特許 7430198 プレーナ型量子デバイスにおけるシリコン貫通ビアの製作

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-02-01

(45)【発行日】2024-02-09

(54)【発明の名称】プレーナ型量子デバイスにおけるシリコン貫通ビアの製作

(51)【国際特許分類】

   H10N 60/00 20230101AFI20240202BHJP

   G06N 10/00 20220101ALI20240202BHJP

   H01L 21/3205 20060101ALI20240202BHJP

   H01L 21/768 20060101ALI20240202BHJP

   H01L 23/522 20060101ALI20240202BHJP

   H01L 21/822 20060101ALI20240202BHJP

   H01L 27/04 20060101ALI20240202BHJP

【ＦＩ】

H10N60/00 C

G06N10/00

H01L21/88 J

H01L27/04 C

H01L27/04 L

【請求項の数】 24

(21)【出願番号】P 2021557159

(86)(22)【出願日】2020-03-20

(65)【公表番号】

(43)【公表日】2022-06-29

(86)【国際出願番号】 EP2020057766

(87)【国際公開番号】W WO2020221510

(87)【国際公開日】2020-11-05

【審査請求日】2022-08-24

(31)【優先権主張番号】16/396,992

(32)【優先日】2019-04-29

(33)【優先権主張国・地域又は機関】US

(73)【特許権者】

【識別番号】390009531

【氏名又は名称】インターナショナル・ビジネス・マシーンズ・コーポレーション

【氏名又は名称原語表記】ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＢＵＳＩＮＥＳＳ ＭＡＣＨＩＮＥＳ ＣＯＲＰＯＲＡＴＩＯＮ

【住所又は居所原語表記】Ｎｅｗ Ｏｒｃｈａｒｄ Ｒｏａｄ， Ａｒｍｏｎｋ， Ｎｅｗ Ｙｏｒｋ １０５０４， Ｕｎｉｔｅｄ Ｓｔａｔｅｓ ｏｆ Ａｍｅｒｉｃａ

(74)【代理人】

【識別番号】100112690

【弁理士】

【氏名又は名称】太佐 種一

(72)【発明者】

【氏名】ルビン、ジョシュア

(72)【発明者】

【氏名】ハーツバーグ、ジャレッド

(72)【発明者】

【氏名】ローゼンブラット、サミー

(72)【発明者】

【氏名】ヴィヴェカナンダ、アディガ

(72)【発明者】

【氏名】ブリンク、マーカス

(72)【発明者】

【氏名】クマール、アーヴィンド

【審査官】上田 智志

(56)【参考文献】

【文献】特開昭６４－０２７２９４（ＪＰ，Ａ）

【文献】特表２０１８－５２４６６７（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１７／０３７３０４４（ＵＳ，Ａ１）

【文献】TAO, Jing，Micro-fabricated Surface Electrode Ion Trap with 3D-TSV Integration for Scalable Quantum Computing，2019 Electron Devices Technology and Manufacturing Conference (EDTM)，2019年03月12日，DOI:10.1109/EDTM.2019.8731188

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ１０Ｎ ６０／００

Ｈ０１Ｌ ２１／３２０５、２１／８２２

Ｇ０６Ｎ １０／００

ＪＳＴＰｌｕｓ／ＪＭＥＤＰｌｕｓ／ＪＳＴ７５８０（ＪＤｒｅａｍＩＩＩ）

(57)【特許請求の範囲】

【請求項1】

方法であって、
基板の第１の表面上に堆積させられた第１の超伝導層上に、共振器の第１の構成要素をパターニングすることと、
前記基板の第２の表面上に堆積させられた第２の超伝導層上に、前記共振器の第２の構成要素をパターニングすることであって、前記第１の表面および前記第２の表面が互いに対して非同一面配置で配置されている、前記パターニングすることと、
前記基板内に凹部を作成することであって、前記凹部が前記第１の超伝導層から前記第２の超伝導層へ延びている、前記作成することと、
前記凹部の内面上に第３の超伝導層を堆積させることであって、前記第３の超伝導層が前記第１の超伝導層と前記第２の超伝導層との間の超伝導経路を形成する、前記堆積させることと、
前記第１の表面および前記第２の表面から、前記第３の超伝導層の余分な材料を除去し、シリコン貫通ビア（ＴＳＶ）を形成することと、
を含む、方法。

【請求項2】

前記パターニングされた第１の表面上に、第１の保護層を堆積させることと、
前記パターニングされた第２の表面上に、第２の保護層を堆積させることと、
前記凹部が前記第１の保護層から前記第２の保護層へ延びるよう、前記作成することを遂行することと、
をさらに含む、請求項１に記載の方法。

【請求項3】

前記第１の保護層が酸化物層を含む、請求項２に記載の方法。

【請求項4】

前記凹部の前記基板部分内に、アンダーカット領域をエッチングすることであって、前記アンダーカット領域の直径が前記第１の超伝導層における前記凹部の直径よりも大きい、前記エッチングすること
をさらに含む、請求項２に記載の方法。

【請求項5】

前記エッチングすることが、等方性シリコン・ドライ・エッチ・プロセスを用いて遂行される、請求項４に記載の方法。

【請求項6】

前記凹部を作成する前に前記第２の保護層上に、エッチング停止層を堆積させることと、
前記アンダーカット領域をエッチングした後に前記第２の保護層から、前記エッチング停止層を除去することと、
をさらに含む、請求項４または５に記載の方法。

【請求項7】

前記エッチング停止層が窒化ケイ素層を含む、請求項６に記載の方法。

【請求項8】

前記凹部の内面上に前記第３の超伝導層を堆積させることは、前記第３の超伝導層を前記第１の保護層および前記第２の保護層上にさらに堆積させること
を含む、請求項２ないし７のいずれかに記載の方法。

【請求項9】

前記第１の表面および前記第２の表面から、前記第３の超伝導層の前記余分な材料を除去することは、前記第３の超伝導層を前記第１の保護層および前記第２の保護層から除去すること
を含む、請求項８に記載の方法。

【請求項10】

前記第１の表面および前記第２の表面から、前記第３の超伝導層の前記余分な材料を除去することは、前記パターニングされた第１の表面および前記パターニングされた第２の表面から、前記第１の保護層および前記第２の保護層を除去すること
を含む、請求項２ないし９のいずれかに記載の方法。

【請求項11】

前記第１の保護層および前記第２の保護層を除去する前に、前記第３の超伝導層の部分をエッチングすることであって、前記部分が前記保護層内の前記凹部を占有する、前記エッチングすること
をさらに含む、請求項１０に記載の方法。

【請求項12】

前記第１の超伝導層、前記第２の超伝導層、および前記第３の超伝導層の各々が窒化チタン層を含む、請求項１ないし１１のいずれかに記載の方法。

【請求項13】

前記除去がエッチング・プロセスを用いる、請求項１ないし１２のいずれかに記載の方法。

【請求項14】

前記ＴＳＶが中空の超伝導体である、請求項１ないし１３のいずれかに記載の方法。

【請求項15】

前記共振器の前記第１の構成要素が誘導要素であり、前記誘導要素およびキュービットが同じ表面上に配置されている、請求項１ないし１４のいずれかに記載の方法。

【請求項16】

前記共振器の前記第１の構成要素が容量要素であり、前記容量要素およびキュービットが同じ表面上に配置されている、請求項１ないし１５のいずれかに記載の方法。

【請求項17】

前記共振器の前記第１の構成要素が導電パッドであり、前記導電パッドおよびキュービットが同じ表面上に配置されており、前記共振器の誘導要素および容量要素が反対の表面上に配置されている、請求項１ないし１６のいずれかに記載の方法。

【請求項18】

量子デバイスであって、
基板の第１の表面上に配置されたキュービットのセットと、
前記基板の前記第１の表面および第２の表面にわたって分布させられた読出し回路であって、これにより、前記第１の表面上の前記読出し回路の第１の構成要素がシリコン貫通ビア（ＴＳＶ）を通じて前記第２の表面上の前記読出し回路の第２の構成要素に超伝導結合されており、前記ＴＳＶが、前記基板を貫く凹部上に堆積させられた中空の超伝導層を含む、前記読出し回路と、
を備える、量子デバイス。

【請求項19】

前記読出し回路の前記第１の構成要素が誘導要素であり、前記誘導要素およびキュービットが同じ表面上に配置されている、請求項１８に記載の量子デバイス。

【請求項20】

前記読出し回路の前記第１の構成要素が容量要素であり、前記容量要素およびキュービットが同じ表面上に配置されている、請求項１８に記載の量子デバイス。

【請求項21】

前記読出し回路の前記第１の構成要素が導電パッドであり、前記導電パッドおよびキュービットが同じ表面上に配置されており、前記読出し回路の誘導要素および容量要素が反対の表面上に配置されている、請求項１８に記載の量子デバイス。

【請求項22】

前記ＴＳＶがアンダーカット領域を含む、請求項１８ないし２１のいずれかに記載の量子デバイス。

【請求項23】

前記ＴＳＶが非超伝導材料で充填されている、請求項１８ないし２０のいずれかに記載の量子デバイス。

【請求項24】

リソグラフィ構成要素を備える超伝導体製作システムであって、前記超伝導体製作システムが、超伝導体デバイスを製作するためにダイ上で動作させられたときに、
基板の第１の表面上に堆積させられた第１の超伝導層上に、共振器の第１の構成要素をパターニングすることと、
前記基板の第２の表面上に堆積させられた第２の超伝導層上に、前記共振器の第２の構成要素をパターニングすることであって、前記第１の表面および前記第２の表面が互いに対して非同一面配置で配置されている、前記パターニングすることと、
前記基板内に凹部を作成することであって、前記凹部が前記第１の超伝導層から前記第２の超伝導層へ延びている、前記作成することと、
前記凹部の内面上に第３の超伝導層を堆積させることであって、前記第３の超伝導層が前記第１の超伝導層と前記第２の超伝導層との間の超伝導経路を形成する、前記堆積させることと、
前記第１の表面および前記第２の表面から、前記第３の超伝導層の余分な材料を除去し、シリコン貫通ビア（ＴＳＶ）を形成することと、
を含む動作を遂行する、超伝導体製作システム。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は概して、量子プロセッサ、プレーナ型量子デバイスにおける低損失アーキテクチャを製作するための製作方法、および超伝導体デバイス製作システムに関する。より詳細には、本発明は、プレーナ型量子デバイスにおけるシリコン貫通ビアの製作のためのデバイス、方法、およびシステムに関する。

【背景技術】

【0002】

以下において、単語または句における「Ｑ」の接頭辞は、使用される所で明示的に区別されていない限り、量子コンピューティングの文脈におけるその単語または句の言及を指示する。

【0003】

分子および亜原子粒子は、量子力学、物質界が基本的なレベルでどのように動作するのかを探求する物理学の一部門の法則に従う。このレベルでは、粒子は奇妙な仕方で振る舞い、同時に１つを超える状態を取り、非常に遠く離れた他の粒子と相互作用する。量子コンピューティングはこれらの量子現象を利用して情報を処理する。

【0004】

我々が今日使用しているコンピュータは、古典的コンピュータ（本明細書において、「従来の」コンピュータまたは従来のノード（conventional node）、もしくは「ＣＮ」とも称される）として知られる。従来のコンピュータは、フォン・ノイマン・アーキテクチャとして知られるものにおいて、半導体材料および技術を用いて製作された従来のプロセッサ、半導体メモリ、ならびに磁気または固体記憶デバイスを用いる。特に、従来のコンピュータにおけるプロセッサは、バイナリ・プロセッサ、すなわち、１および０で表現された２値データを使って動作するプロセッサである。

【0005】

量子プロセッサ（ｑプロセッサ）は、もつれたキュービット・デバイス（本明細書において、簡潔に「キュービット（qubit）」、複数の「キュービット（qubits）」と称される）の変わった性質を用いて計算タスクを遂行する。量子力学が影響する特定の領域では、物質の粒子は、 － 「オン」状態、「オフ」状態、ならびに同時に「オン」および「オフ」状態の両方などの － 複数の状態で存在することができる。半導体プロセッサを用いるバイナリ・コンピューティングは、ただオンおよびオフ状態（２進符号における１および０と等価）のみを用いることに制約されるが、量子プロセッサは物質のこれらの量子状態を利用し、データ・コンピューティングにおいて利用可能である信号を出力する。

【0006】

従来のコンピュータは情報をビットの形で符号化する。各ビットは１または０の値を取ることができる。これらの１および０は、コンピュータ機能を最終的に駆動するオン／オフ・スイッチの役割を果たす。他方で、量子コンピュータは、量子物理学の２つの主要原理：重ね合わせおよびもつれに従って動作する、キュービットに基づく。重ね合わせは、各キュービットが１および０の両方を同時に表すことができることを意味する。もつれは、重ね合わせにおけるキュービットが非古典的な仕方で互いに相関することができること、すなわち、一方の状態が（それが１であるのか、それとも０であるのか、それともその両方であるのかにかかわらず）他方の状態に依存することができること、および、２つのキュービットに関して、それらがもつれているときには、それらが個々に扱われるときよりも確認され得る情報が多く存在することを意味する。

【0007】

これらの２つの原理を用いて、キュービットは情報のより高性能のプロセッサとして動作し、量子コンピュータが、それらが、従来のコンピュータを用いては扱いにくい難問を解決することを可能にする仕方で機能することを可能にする。ＩＢＭは、超伝導キュービットを用いた量子プロセッサの構築およびその運用性の実証に成功した（ＩＢＭは、米国および他国におけるＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ ｃｏｒｐｏｒａｔｉｏｎの登録商標である。）

【0008】

キュービットなどの超伝導デバイスは、既知の半導体製作技法における超伝導および半導体材料を用いて製作される。超伝導デバイスは概して、デバイスの特性および機能を実施するために、異なる材料の１つまたは複数の層を用いる。材料の層は、超伝導性、伝導性、半導性、絶縁性、抵抗性、誘導性、容量性であるか、または任意の数の他の特性を有することができる。材料の異なる層は、材料の性質、材料の形状、サイズもしくは配置、材料に隣接した他の材料、および多くの他の考慮事項を所与として、異なる方法を用いて形成されなければならない場合がある。

【0009】

超伝導デバイスは、多くの場合、プレーナ型である、すなわち、この場合、超伝導体構造が１つの平面上に製作される。非プレーナ型デバイスは、構造のうちの一部が所与の製作平面の上方または下方に形成される３次元（３Ｄ）デバイスである。

【0010】

ｑプロセッサは１つを超えるキュービットのセットとして実施される。キュービットは、単一の製作平面上のコプレーナ型デバイスの格子として製作することができる。

【発明の概要】

【0011】

例示的な実施形態は、超伝導デバイス、ならびにそのための製作の方法およびシステムを提供する。超伝導デバイスを製作するための製作方法では、一実施形態は、基板の第１の表面上に堆積させられた第１の超伝導層上に、共振器の第１の構成要素をパターニングする。一実施形態は、基板の第２の表面上に堆積させられた第２の超伝導層上に、共振器の第２の構成要素をパターニングし、第１の表面および第２の表面が非同一面配置で互いに対して配置されている。一実施形態は基板内に凹部を作成し、凹部が第１の超伝導層から第２の超伝導層へ延びている。一実施形態は凹部の内面上に第３の超伝導層を堆積させ、第３の超伝導層が第１の超伝導層と第２の超伝導層との間の超伝導経路を形成する。一実施形態は、第１の表面および第２の表面から、第３の超伝導層の余分な材料を除去し、完成したシリコン貫通ビア（through-silicon via、ＴＳＶ）を形成する。それゆえ、本実施形態は、コプレーナ型超伝導量子処理回路内にＴＳＶを製作する仕方を提供する。

【0012】

別の実施形態は、パターニングされた第１の表面上に、第１の保護層を堆積させる。一実施形態は、パターニングされた第２の表面上に、第２の保護層を堆積させる。一実施形態は、凹部が第１の保護層から第２の保護層へ延びるよう、作成を遂行する。それゆえ、本実施形態は、ＴＳＶの製作の間に第１の保護層から第２の保護層へ延びる凹部を作成する仕方を提供する。

【0013】

別の実施形態では、第１の保護層が酸化物層を含む。それゆえ、本実施形態は、ＴＳＶの製作の間に第１の保護層から第２の保護層へ延びる凹部を作成する仕方に関するさらなる詳細を提供する。

【0014】

別の実施形態は、凹部の基板部分内に、アンダーカット領域をエッチングし、アンダーカット領域の直径が第１の超伝導層における凹部の直径よりも大きい。それゆえ、本実施形態は、ＴＳＶ内にアンダーカット領域を設ける仕方を提供する。

【0015】

別の実施形態は、凹部を作成する前に第２の保護層上に、エッチング停止層を堆積させる。一実施形態は、アンダーカット領域をエッチングした後に第２の保護層から、エッチング停止層を除去する。それゆえ、本実施形態は、ＴＳＶの製作の間のエッチングを制限する仕方を提供する。

【0016】

別の実施形態では、エッチング停止層が窒化ケイ素層を含む。それゆえ、本実施形態は、ＴＳＶの製作の間のエッチングを制限する仕方のさらなる詳細を提供する。

【0017】

別の実施形態は、第３の超伝導層を第１の保護層および第２の保護層上にさらに堆積させる。それゆえ、本実施形態は、ＴＳＶの製作の間に超伝導層の追加の領域を提供する。

【0018】

別の実施形態は、第３の超伝導層を第１の保護層および第２の保護層からさらに除去する。それゆえ、本実施形態は、ＴＳＶの製作の間にもはや用いられなくなったときの第３の超伝導層の除去を提供する。

【0019】

別の実施形態は、第１のパターニングされた表面および第２のパターニングされた表面から、第１の保護層および第２の保護層をさらに除去する。それゆえ、本実施形態は、ＴＳＶの製作の間に用いられたときの第１の保護層および第２の保護層の除去を提供する。

【0020】

別の実施形態は、第１の保護層および第２の保護層を除去する前に、第３の超伝導層の部分をエッチングし、部分が保護層内の凹部を占有する。それゆえ、本実施形態は、ＴＳＶの製作の間に第３の超伝導層の部分をＴＳＶの周りの領域から除去する。

【0021】

別の実施形態では、エッチングが、等方性シリコン・ドライ・エッチ・プロセスを用いて遂行される。それゆえ、本実施形態は、ＴＳＶの製作の間のエッチングの仕方に関するさらなる詳細を提供する。

【0022】

別の実施形態では、第１の超伝導層、第２の超伝導層、および第３の超伝導層の各々が窒化チタン層を含む。それゆえ、本実施形態は、ＴＳＶの製作の間に用いられる材料に関するさらなる詳細を提供する。

【0023】

別の実施形態では、除去がエッチング・プロセスを用いる。それゆえ、本実施形態は、ＴＳＶの製作の間に用いられるプロセスに関するさらなる詳細を提供する。

【0024】

別の実施形態では、完成したＴＳＶが中空の超伝導体である。それゆえ、本実施形態は、完成したＴＳＶの特性に関するさらなる詳細を提供する。

【0025】

別の実施形態では、共振器の第１の構成要素が誘導要素であり、誘導要素およびキュービットが同じ表面上に配置されている。それゆえ、本実施形態は、超伝導デバイスの構成要素の場所に関するさらなる詳細を提供する。

【0026】

別の実施形態では、共振器の第１の構成要素が容量要素であり、容量要素およびキュービットが同じ表面上に配置されている。それゆえ、本実施形態は、超伝導デバイスの構成要素の場所に関するさらなる詳細を提供する。

【0027】

別の実施形態では、共振器の第１の構成要素が導電パッドであり、導電パッドおよびキュービットが同じ表面上に配置されており、共振器の誘導要素および容量要素が反対の表面上に配置されている。それゆえ、本実施形態は、超伝導デバイスの構成要素の場所に関するさらなる詳細を提供する。

【0028】

一実施形態は量子デバイスを含む。一実施形態は、基板の第１の表面上に配置されたキュービットのセットを含む。一実施形態は、基板の第１の表面および第２の表面にわたって分布させられた読出し回路であって、これにより、第１の表面上の読出し回路の第１の構成要素がシリコン貫通ビア（ＴＳＶ）を通じて第２の表面上の読出し回路の第２の構成要素に超伝導結合されており、ＴＳＶが、基板を貫く凹部上に堆積させられた中空の超伝導層を含む、読出し回路を含む。それゆえ、一実施形態は、ＴＳＶを含む量子デバイスを提供する。

【0029】

量子デバイスの別の実施形態では、共振器の第１の構成要素が誘導要素であり、誘導要素およびキュービットが同じ表面上に配置されている。それゆえ、一実施形態は、量子デバイスの要素の機能および配置のさらなる詳細を提供する。

【0030】

量子デバイスの別の実施形態では、共振器の第１の構成要素が容量要素であり、容量要素およびキュービットが同じ表面上に配置されている。それゆえ、一実施形態は、量子デバイスの要素の機能および配置のさらなる詳細を提供する。

【0031】

量子デバイスの別の実施形態では、共振器の第１の構成要素が導電パッドであり、導電パッドおよびキュービットが同じ表面上に配置されており、共振器の誘導要素および容量要素が反対の表面上に配置されている。それゆえ、一実施形態は、量子デバイスの要素の機能および配置のさらなる詳細を提供する。

【0032】

量子デバイスの別の実施形態では、ＴＳＶがアンダーカット領域を含む。それゆえ、一実施形態は、量子デバイスの要素の配置のさらなる詳細を提供する。

【0033】

量子デバイスの別の実施形態では、ＴＳＶが非超伝導材料で充填されている。それゆえ、一実施形態は、量子デバイスの要素の組成のさらなる詳細を提供する。

【0034】

一実施形態は、超伝導デバイスを製作するための製作システムを含む。

【0035】

本発明の特性と考えられる新規な特徴が添付の請求項において規定される。しかし、本発明自体、ならびにその好ましい使用様式、さらなる目的および利点は、例示的な実施形態の以下の詳細な説明を参照することによって、添付の図面と併せて読むことで最も深く理解されるであろう。

【図面の簡単な説明】

【0036】

【図1】例示的な実施形態を用いて解決することができる問題を示す例示的な表面符号アーキテクチャ（Surface Code Architecture、ＳＣＡ）を示す図である。

【図2】例示的な実施形態が実施され得るデータ処理システムのネットワークのブロック図である。

【図3】例示的な実施形態に従って製作することができる、ＴＳＶを含む、例示的な量子回路の部分の上面図および側面図である。

【図4】例示的な実施形態に従って製作することができる、ＴＳＶを含む、例示的なプレーナ型量子回路のキュービット平面および読出し平面の部分の断面図である。

【図5】例示的な実施形態に係るプレーナ型量子デバイスにおけるシリコン貫通ビアの製作のための製作プロセスにおけるステップを示す図である。

【図6】例示的な実施形態に係るプレーナ型量子デバイスにおけるシリコン貫通ビアの製作のための製作プロセスにおける別のステップを示す図である。

【図7】例示的な実施形態に係るプレーナ型量子デバイスにおけるシリコン貫通ビアの製作のための製作プロセスにおける別のステップを示す図である。

【図8】例示的な実施形態に係るプレーナ型量子デバイスにおけるシリコン貫通ビアの製作のための製作プロセスにおける別のステップを示す図である。

【図9】例示的な実施形態に係るプレーナ型量子デバイスにおけるシリコン貫通ビアの製作のための製作プロセスにおける別のステップを示す図である。

【図10】例示的な実施形態に係るプレーナ型量子デバイスにおけるシリコン貫通ビアの製作のための製作プロセスにおける別のステップを示す図である。

【図11】例示的な実施形態に係るプレーナ型量子デバイスにおけるシリコン貫通ビアの製作のための製作プロセスにおける別のステップを示す図である。

【図12】例示的な実施形態に係るプレーナ型量子デバイスにおけるシリコン貫通ビアの製作のための製作プロセスにおける別のステップを示す図である。

【図13】例示的な実施形態に係るプレーナ型量子デバイスにおけるシリコン貫通ビアの製作のための製作プロセスにおける別のステップを示す図である。

【図14】例示的な実施形態に係るプレーナ型量子デバイスにおけるシリコン貫通ビアの製作のための例示的なプロセスのフローチャートを示す図である。

【発明を実施するための形態】

【0037】

図１は、例示的な実施形態を用いて解決することができる問題を示す例示的な表面符号アーキテクチャ（ＳＣＡ）を示す。ＳＣＡ１００などの超伝導キュービット・アーキテクチャは、補助キュービット１２０およびデータ・キュービット１３０などの、多数のキュービットを単一の平面内に格子編成で配列する。キュービットは、共振線１１０（バスとしても知られる）を介して互いの間で論理演算を遂行させられる。論理演算の結果は各キュービットの状態値から決定される。これは、各キュービットに結合された読出し共振器回路を介して測定される。（図１には示されていない）。

【0038】

キュービット１２０の量子状態は読出し線を用いて読み出される。図から分かるように、バス１１０の全てはキュービット１２０および１３０と同一面にある（coplanar）（同じ平面内にある）。例示的な実施形態によって認識されるように、ＳＣＡ１００は、ＳＣＡ１００の周辺部に存在する同一面の読出し線がキュービット１２０および１３０を読み出すことのみを可能にする。ＳＣＡ１００の境界１４０の内側に存在する内部キュービット１５０などの、キュービットを読み出すには、読出し線が、ＳＣＡ１００の製作の平面と直交する平面内で接続されることが必要となり、ＳＣＡ１００の製作は３次元の製作になる。

【0039】

キュービットの量子状態を読み出すために内部キュービット１５０にアクセスするこの仕方は、「平面を突破する（breaking the plane）」として知られている。例示的な実施形態は、ＳＣＡ１００内の内部キュービット１５０を読み出す必要性のゆえに平面を突破することは、相捕型金属酸化膜半導体（Complementary Metal Oxide Semiconductor、ＣＭＯＳ）チップの製作のために以前に開発された３次元集積方法論とは対照的に、量子プロセッサ・ハードウェアのために適応させられた３次元集積方法論を必要とすることを認識する。具体的には、ＣＭＯＳの製作のために開発された技法は、量子プロセッサにおいて必要とされる、超伝導配線、１００ナノメートル・スケールのジョセフソン・トンネル接合、ならびに信号ルーティングおよびインピーダンス整合のためのサポートを欠いている。加えて、ＣＭＯＳの製作において用いられる非晶質誘電体材料は、超伝導性のために必要とされるミリ－ケルビン温度において高いマイクロ波損失を被りやすく、キュービット・コヒーレンスの乏しさをもたらす。

【0040】

例示的な実施形態は、平面を突破することの他の利点があることを認識する。同一面配列ではＳＣＡの周辺部に配置されていた構造を、キュービットの格子の上方または下方にあるよう再配置することができ、それゆえ、回路面積が低減され、キュービットへの入力およびそれからの出力のためのルーティング可能性が改善される。

【0041】

それゆえ、例示的な実施形態は、当技術分野において必要とされるものは、量子プロセッサの製作プロセスの部分として構築することができる、非晶質誘電体材料を用いることなく、超伝導信号を基板の一方の表面から他方へ輸送することができる信号経路技術であると認識する。

【0042】

本発明を説明するために用いられる例示的な実施形態は、概して、プレーナ型量子デバイスにおいて使用するためのシリコン貫通ビアを提供することによって、上述の問題および他の関連した問題に対処し、それらを解決する。例示的な実施形態はまた、プレーナ型量子デバイスにおけるシリコン貫通ビアの製作のための製作方法およびシステムを提供する。

【0043】

一実施形態はシリコン貫通ビア（ＴＳＶ）を提供する。ＴＳＶは、基板の一方の表面から基板の他方の表面へ基板を貫く伝導経路を提供し、超小型電子構造の３次元集積を可能にする。同様の貫通ビア構造を、シリコン以外の基板 － 例えば、ガラス、サファイア、または石英 － 内に製作することもでき、本明細書で使用されるとおりの用語、シリコン貫通ビアに含まれる。ＴＳＶは伝導経路を介して信号を一方の表面から他方へ伝達する。

【0044】

ＴＳＶは基板表面の間で信号を伝達するため、ＴＳＶを用いることは、一方の基板表面上への量子設計内の一部の構造の配置、および他方の基板表面上への量子設計内の他の構造の配置を可能にする。量子設計は、少なくとも一部の構成要素が、超伝導材料を用いて形成されており、極低温範囲で動作する量子構成要素である、組み上げられた回路機構である。特定の、ただし非限定的な例では、ＴＳＶを用いることは、キュービットのための読出し共振器の全てまたは部分を、キュービットと反対の基板表面上の場所に再配置することを可能にし、それゆえ、平面の従来の突破とは異なる方向に平面を突破する － ＴＳＶは、基板に向かって、それを貫く方向に平面を突破することを可能にするのに対して、従来のアプローチは、基板から遠ざかる方向に平面を突破する。このような再配置も回路面積を低減し、キュービットへの入力およびそれからの出力のためのルーティング可能性を改善する。

【0045】

加えて、量子回路が、より多くのキュービットを含むよう拡大するのに従って、このような回路は、望ましくない寄生マイクロ波共振のより多くのモードにさらされる。ボックス・モードとも呼ばれるこれらのモードは、キュービットの読出しに干渉する、基板内の電磁信号を生じさせる。ＴＳＶは信号を基板表面の間で伝達するため、例示的な実施形態は、ＴＳＶは基板表面の間のグラウンド平面を分路することもでき、それゆえ、ボックス・モードを抑制することを認識する。

【0046】

加えて、非晶質誘電体材料などの損失材料の使用は、量子環境において、特に、信号を一方の基板表面から他方へ伝導する際には、望ましくない。超伝導キュービットは、トンネル接合のジョセフソン・インダクタンス、およびその分路キャパシタンスによって形成された非線形マイクロ波共振器である。共振器の電界の一部がその周りの環境と相互作用するため、誘電体内の２準位系などの、損失を生じさせる実体が存在する場合には、このとき、デコヒーレンスが生じ得る。結果として、量子力学的振る舞いが失われ、その結果、情報が失われる。それゆえ、基板表面上にすでに存在する超伝導層に接続された、超伝導材料から製作されたＴＳＶを用いることは、量子アプリケーションにおける信号損失を最小限に抑える。

【0047】

それゆえ、超伝導ＴＳＶを用いることは、信号を基板の一方の表面から他方へ超伝導輸送することができる信号経路技術を提供する際の、例示的な実施形態によって認識された要求を満たす。例示的な実施形態に係る超伝導ＴＳＶは、非晶質誘電体材料を用いずに製作され、信号品質を改善し、量子プロセッサの製作プロセスの部分として構築され得る。

【0048】

別の実施形態は超伝導ＴＳＶのための製作方法を提供し、これにより、本方法はソフトウェア・アプリケーションとして実施することができる。製作方法の実施形態を実施するアプリケーションは、 － リソグラフィ・システムなどの － 既存の超伝導製作システムと併せて動作するように構成することができる。一実施形態の文脈におけるＴＳＶへの言及は、使用される所で明示的に区別されていない限り、超伝導ＴＳＶへの言及として理解されるべきである。

【0049】

説明を明瞭にするために、およびそれに対するいかなる限定も示唆することなく、例示的な実施形態は、格子状に配列された例示的な数のキュービットを用いて説明されている。一実施形態は、例示的な実施形態の範囲内で、異なる数のキュービット、格子内の異なる配列、キュービット以外の超伝導デバイス、またはこれらの何らかの組合せを用いて実施することができる。一実施形態は、信号を一方の表面から他方へ伝達することが望まれる他の同一面超伝導製作を同様に改善するために実施することができる。

【0050】

さらに、図および例示的な実施形態では、例示的なＴＳＶの簡略図が用いられている。ＴＳＶの実際の製作では、本明細書において図示も説明もされていない追加の構造、または本明細書において図示され、説明されているものとは異なる構造が、例示的な実施形態の範囲から逸脱することなく、存在してもよい。同様に、例示的な実施形態の範囲内において、例示的なＴＳＶにおいて図示または説明された構造は、本明細書において説明されたのと同様の動作または結果をもたらすよう、異なって製作されてもよい。

【0051】

例示的な構造、層、および編成の２次元図面における異なって網掛けされた部分は、本明細書において説明されるように、例示的な製作における異なる構造、層、材料、および編成を表現することを意図される。異なる構造、層、材料、および編成は、当業者に知られた好適な材料を用いて製作され得る。

【0052】

本明細書において示される特定の形状、場所、位置、または形状の寸法は、このような特性が一実施形態の特徴として明示的に説明されない限り、例示的な実施形態に対する限定であることを意図されない。形状、場所、位置、寸法、またはこれらの何らかの組合せは、図面および説明を明瞭にするためにのみ選定されているにすぎず、誇張されているか、最小化されているか、あるいは例示的な実施形態に係る目的を達成するために実際のリソグラフィにおいて用いられ得るであろう実際の形状、場所、位置、または寸法から他の仕方で変更されている場合がある。

【0053】

さらに、例示的な実施形態は、特定の実際の、または仮定上の超伝導デバイス、例えば、単なる一例として、キュービットに関して説明されている。様々な例示的な実施形態によって説明されたステップは、種々のＴＳＶ構造を同様の仕方で製作するために適応させることができ、このような適応は、例示的な実施形態の範囲内に含まれることが企図される。

【0054】

一実施形態は、アプリケーションにおいて実施されたときに、製作プロセスに、本明細書において説明されるとおりの特定のステップを遂行させる。製作プロセスのステップはいくつかの図に示されている。全てのステップが特定の製作プロセスにおいて必須でなくてもよい。いくつかの製作プロセスは、例示的な実施形態の範囲から逸脱することなく、ステップを異なる順序で実施するか、特定のステップを組み合わせるか、特定のステップを除去もしくは置換するか、あるいはステップのこれらおよび他の操作の何らかの組合せを遂行し得る。

【0055】

例示的な実施形態は、単なる例として、特定の種類の材料、電気特性、構造、編成、層の配向、方向、ステップ、動作、平面、寸法、数、データ処理システム、環境、構成要素、およびアプリケーションに関して説明されている。これらおよび他の同様のアーチファクトのいかなる顕示も、本発明の限定となることを意図されていない。これらおよび他の同様のアーチファクトの任意の好適な顕示が例示的な実施形態の範囲内で選択され得る。

【0056】

例示的な実施形態は、特定の設計、アーキテクチャ、レイアウト、概略図、およびツールを例としてのみ用いて説明されており、例示的な実施形態を限定するものではない。例示的な実施形態は、他の同等の、または同様の目的の設計、アーキテクチャ、レイアウト、概略図、およびツールと併用され得る。

【0057】

本開示における例は、説明を明瞭にするためにのみ用いられており、例示的な実施形態を限定するものではない。本明細書において列挙された利点はいずれも単なる例にすぎず、例示的な実施形態への限定であることを意図されていない。さらなる、または異なる利点が特定の例示的な実施形態によって実現され得る。さらに、特定の例示的な実施形態は、以上において列挙された利点のうちの一部、全てを有するか、またはそれらを有しなくてもよい。

【0058】

図２は、例示的な実施形態が実施され得るデータ処理システムのネットワークのブロック図を示す。データ処理環境２００は、例示的な実施形態が実施され得るコンピュータのネットワークである。データ処理環境２００はネットワーク２０２を含む。ネットワーク２０２は、データ処理環境２００内の互いに接続された様々なデバイスおよびコンピュータの間の通信リンクを提供するために用いられる媒体である。ネットワーク２０２は、有線、無線通信リンク、または光ファイバ・ケーブルなどの、接続を含み得る。

【0059】

クライアントまたはサーバは、ネットワーク２０２に接続された特定のデータ処理システムの単なる例示の役割にすぎず、これらのデータ処理システムのための他の構成または役割を除外することを意図されていない。サーバ２０４およびサーバ２０６は記憶ユニット２０８と共にネットワーク２０２に結合している。ソフトウェア・アプリケーションはデータ処理環境２００内の任意のコンピュータ上で実行し得る。クライアント２１０、２１２、および２１４もまた、ネットワーク２０２に結合されている。サーバ２０４もしくは２０６、またはクライアント２１０、２１２、もしくは２１４などの、データ処理システムはデータを包含し得、その上で実行するソフトウェア・アプリケーションまたはソフトウェア・ツールを有し得る。

【0060】

単なる一例として、且つこのようなアーキテクチャに対するいかなる限定をも示唆するものではなく、図２は、一実施形態の例示的な実装形態において使用可能である特定のコンポーネントを示す。例えば、サーバ２０４および２０６、ならびにクライアント２１０、２１２、２１４は、単なる例としてのサーバおよびクライアントとして示されており、クライアント－サーバ・アーキテクチャに対する限定を示唆するために示されているわけではない。別の例として、一実施形態は、図示のように、いくつかのデータ処理システムおよびデータ・ネットワークにわたって分散させることができ、それに対して、別の実施形態は、例示的な実施形態の範囲内において単一のデータ処理システム上で実施することができる。データ処理システム２０４、２０６、２１０、２１２、および２１４はまた、クラスタ、パーティション、および一実施形態を実施するために適した他の構成内の例示的なノードを表す。

【0061】

デバイス２３２は、本明細書において説明されるデバイスの一例である。例えば、デバイス２３２は、スマートフォン、タブレット・コンピュータ、ラップトップ・コンピュータ、据置きもしくは携帯形式のクライアント２１０、ウェアラブル・コンピューティング・デバイス、または任意の他の好適なデバイスの形態を取ることができる。図２における別のデータ処理システムにおいて実行するように説明されるソフトウェア・アプリケーションはいずれも、デバイス２３２において同様の仕方で実行するように構成することができる。図２における別のデータ処理システムにおいて記憶または生成されるデータまたは情報はいずれも、デバイス２３２において同様の仕方で記憶または生成するように構成することができる。

【0062】

アプリケーション２０５は、本明細書において説明された一実施形態を実施する。フォトリソグラフィ・システム２０７は、量子デバイスを製作するための任意の好適なシステムである。アプリケーション２０５は、本明細書において説明された仕方で、構造を位置付けることができるか、材料を堆積および除去することができるか、あるいはこれらの組合せである、量子デバイス上の場所を製作するための命令をシステム２０７に提供する。

【0063】

サーバ２０４および２０６、記憶ユニット２０８、ならびにクライアント２１０、２１２、および２１４は、有線接続、無線通信プロトコル、または他の好適なデータ接続性を用いてネットワーク２０２に結合し得る。クライアント２１０、２１２、および２１４は、例えば、パーソナル・コンピュータまたはネットワーク・コンピュータであり得る。

【0064】

図示の例では、サーバ２０４は、ブート・ファイル、オペレーティング・システム・イメージ、およびアプリケーションなどのデータをクライアント２１０、２１２、および２１４に提供し得る。クライアント２１０、２１２、および２１４は、本例では、サーバ２０４に対するクライアントであり得る。クライアント２１０、２１２、２１４、またはこれらの何らかの組合せは、それらの固有のデータ、ブート・ファイル、オペレーティング・システム・イメージ、およびアプリケーションを含み得る。データ処理環境２００は、図示されていない追加のサーバ、クライアント、および他のデバイスを含み得る。

【0065】

図示の例では、データ処理環境２００はインターネットであり得る。ネットワーク２０２は、伝送制御プロトコル／インターネット・プロトコル（Transmission Control Protocol/Internet Protocol、ＴＣＰ／ＩＰ）および他のプロトコルを用いて互いに通信するネットワークおよびゲートウェイの集合を表し得る。インターネットの中核には、データおよびメッセージを経路制御する、数千もの民営、官営、教育、および他のコンピュータ・システムを含む、大ノードまたはホスト・コンピュータの間のデータ通信リンクのバックボーンがある。無論、データ処理環境２００はまた、例えば、イントラネット、ローカル・エリア・ネットワーク（local area network、ＬＡＮ）、またはワイド・エリア・ネットワーク（wide area network、ＷＡＮ）などの、多数の異なる種類のネットワークとして実施されてもよい。図２は、一例として意図されており、異なる例示的な実施形態のためのアーキテクチャ上の制限として意図されてはいない。

【0066】

利用法の中でもとりわけ、データ処理環境２００は、例示的な実施形態が実施され得るクライアント－サーバ環境を実施するために利用され得る。クライアント－サーバ環境は、アプリケーションが、クライアント・データ処理システムとサーバ・データ処理システムとの間の対話性を用いて機能するよう、ソフトウェア・アプリケーションおよびデータがネットワークにわたって分散することを可能にする。データ処理環境２００はまた、ネットワークにわたって分散した相互運用可能なソフトウェア・コンポーネントが、首尾一貫した業務アプリケーションとして互いにパッケージ化され得る、サービス指向アーキテクチャを採用し得る。

【0067】

図３は、例示的な実施形態に従って製作することができる、ＴＳＶを含む、例示的な量子回路の部分の上面図および側面図を示す。

【0068】

上面図３１０は、回路の上方から見られたときの、プレーナ型量子回路３００を示す。上面図３１０は、基板３１２、基板３１２と平行な超伝導層３１６、およびＴＳＶ３２０の内側を覆う超伝導層３２２を示す。信号３１４は超伝導層３１６および超伝導層３２２に沿って基板３１２の反対の表面へ進む。

【0069】

側面図３３０は、上面図３１０の断面３１８に沿った、プレーナ型量子回路３００の断面を示す。側面図３３０は、基板３１２、基板３１２と平行な超伝導層３１６、およびＴＳＶ３２０の内側を覆う超伝導層３２２を示す。加えて、超伝導層３２６が、基板３１２の反対側に、超伝導層３１６と実質的に平行に配置されている。超伝導層３１６、３２６、および３２２は、同じ、または異なる材料であることができる。

【0070】

側面図３３０はまた、基板３１２の一方の表面の、区域３４０、および、基板３１２の反対の表面上の、区域３５０を示す。区域３４０はキュービットおよびバス共振器の格子を含む。区域３５０は、区域３４０内のキュービットのための入力／出力を提供する際に使用するための読出し共振器を含む。ＴＳＶは区域３４０内のキュービットからの電気信号を区域３５０内の対応する読出し共振器へ伝達する。

【0071】

図４は、例示的な実施形態に従って製作することができる、ＴＳＶを含む、例示的なプレーナ型量子回路のキュービット平面および読出し平面の部分の断面図を示す。基板３１２およびＴＳＶ３２０は図３における基板３１２およびＴＳＶ３２０と同じである。

【0072】

バス共振器によって結合された２つのキュービット、キュービット１およびキュービット２を考える。バス共振器は、一方のキュービットと他方のキュービットとの間の論理量子情報の交換を可能にし、これにより、エンタングリング・ゲート動作が２つのキュービット上で遂行され得る。キュービットはまた、バス共振器を用いずに － 例えば、直接容量結合を用いて － 結合されることも可能である。２つのキュービットは読出し共振器に各々結合されている。各キュービットはジョセフソン接合およびキャパシタを含む。各バス共振器および読出し共振器内には、プレーナ型キャパシタ、プレーナ型インダクタ、導波路要素、あるいはインダクタンスおよびキャパシタンスを組み込んだ他の要素がある。

【0073】

図４は、読出し共振器４２０の構成要素、および周囲の要素を示す。読出し共振器４２０は、キャパシタ・パッド４０８および４１６を含むキャパシタ４０６、ＴＳＶ３２０、ならびにインダクタ４１４を含む。インダクタ４１４は螺旋コイル４１８、誘導要素を含む。螺旋コイル４１８は読出し共振器４２０の誘導性部分であるが、読出し共振器４２０は螺旋コイル４１８に限定されず、螺旋コイル４１８の代わりに、またはそれに加えて、別の構造をインダクタとして用いることができる。ＴＳＶ３２０はキャパシタ・パッド４１６およびキャパシタ・パッド４０８の両方に結合している。基板３１２を貫いて形成されたＴＳＶ３２０は、キュービット平面４１０を読出し平面４１２に物理的且つ電気的に接続する。キュービット平面４１０および読出し平面４１２は基板３１２の反対側／表面に形成されている。実装形態によっては、キュービット平面４１０と基板３１２との間に材料の１つまたは複数の層が存在することができ、読出し平面４１２と基板３１２との間に材料の１つまたは複数の層が存在することができる。基板３１２は、シリコン基板、サファイア基板、シリコン・オン・インシュレータ基板、またはこれらの任意の組合せであることができる。簡略化のために図示されていないが、キュービット平面４１０のグラウンド４０２は複数のインターコネクトによって読出し平面４１２のグラウンド４２２に電気的且つ物理的に接続され得、これにより、グラウンド４０２および４２２は同じ電位（またはほぼ同じ電位）に維持される。

【0074】

図４において示される読出し共振器構成要素の配列は可能な読出し共振器構成要素の配列の単なる一例にすぎない。読出し共振器の誘導性部分は、キュービット平面４１０または読出し平面４１２のどちらか、あるいは両方の上に配置され得る。読出し共振器の容量性部分は、キュービット平面４１０または読出し平面４１２のどちらか、あるいは両方の上に配置され得る。代替的に、誘導性部分および容量性部分を含む、読出し共振器全体がキュービット平面４１０または読出し平面４１２のどちらかの上に配置され、ＴＳＶ３２０によって終端され得る。

【0075】

図５は、例示的な実施形態に係るプレーナ型量子デバイスにおけるシリコン貫通ビアの製作のための製作プロセスにおけるステップを示す。基板３１２ならびに超伝導層３１６および３２６は、図３における基板３１２ならびに超伝導層３１６および３２６と同じである。

【0076】

具体的には、図５は、基板３１２を含む、構造５００を示す。一実施形態は、堆積プロセスを用いて超伝導層３１６および３２６を基板３１２上に堆積させた。超伝導層３１６および３２６は窒化チタン（ＴｉＮ）などの材料であることができる。窒化ニオブ、窒化アルミニウム、または窒化タンタルを含むものなどの、別の窒化物材料、あるいはニオブ、アルミニウム、またはタンタルを含むものなどの、非窒化物材料を超伝導層として用いることもできる。超伝導材料の多層スタックを用いることもできる。しかし、一部の材料は一部の量子回路の特定の動作温度のためにより適している。

【0077】

図６は、例示的な実施形態に係るプレーナ型量子デバイスにおけるシリコン貫通ビアの製作のための製作プロセスにおける別のステップを示す。基板３１２ならびに超伝導層３１６および３２６は、図５における基板３１２ならびに超伝導層３１６および３２６と同じである。

【0078】

具体的には、図６は、超伝導層３１６および３２６が上に堆積させられた基板３１２を含む、構造６００を示す。一実施形態は、超伝導層３１６および３２６上のパターニング・プロセスを用いて、パターニングされた共振器６０２および６０４を作成した。

【0079】

図７は、例示的な実施形態に係るプレーナ型量子デバイスにおけるシリコン貫通ビアの製作のための製作プロセスにおける別のステップを示す。基板３１２ならびに超伝導層３１６および３２６は、図６における基板３１２ならびに超伝導層３１６および３２６と同じである。

【0080】

具体的には、図７は、超伝導層３１６および３２６が上に堆積させられた基板３１２を含む、構造７００を示す。一実施形態は、堆積プロセスを用いて犠牲酸化物層７０２を超伝導層３１６上に堆積させた。一実施形態は、堆積プロセス（例えば、低圧化学蒸着（low pressure chemical vapor deposition、ＬＰＣＶＤ）、低温化学蒸着（low temperature chemical vapor deposition、ＬＴＣＶＤ）、プラズマ促進化学蒸着（plasma enhanced chemical vapor deposition、ＰＥＣＶＤ）、または原子層堆積（atomic layer deposition、ＡＬＤ））を用いて犠牲酸化物層７０４を超伝導層３２６上に堆積させた。犠牲酸化物層７０２および７０４は、酸化ケイ素（ＳｉＯ_２）などの、任意の好適な酸化物材料であることができる。一実施形態は、堆積プロセスを用いてエッチング停止層７０６を酸化物層７０４上に堆積させた。犠牲酸化物層７０２および７０４は超伝導層３１６および３２６を後の処理ステップの効果から保護する。エッチング停止層７０６は、窒化ケイ素（ＳｉＮ）、ドープ酸化物、または選択的に除去され得る任意の他の材料などの、任意の好適なエッチング停止材料であることができる。エッチング停止層７０６は任意選択的なものであるが、後のエッチング・プロセスを、製作中の構造を越えて進行しないよう停止するために有用である。

【0081】

図８は、例示的な実施形態に係るプレーナ型量子デバイスにおけるシリコン貫通ビアの製作のための製作プロセスにおける別のステップを示す。基板３１２、超伝導層３１６および３２６、犠牲酸化物層７０２および７０４、ならびにエッチング停止層７０６は、図７における基板３１２、超伝導層３１６および３２６、犠牲酸化物層７０２および７０４、ならびにエッチング停止層７０６と同じである。

【0082】

具体的には、図８は構造８００を示す。一実施形態は、堆積プロセスを用いてフォトレジスト層８０２を犠牲酸化物層７０２の部分上に堆積させた。フォトレジスト層８０２は、通例、犠牲酸化物層７０２上にスピンコートされる（すなわち、液体の形態で堆積させられ、焼成される）。フォトレジスト層８０２は任意の好適なフォトレジスト材料であることができる。フォトレジスト層８０２は１つのみの層として図示されているが、フォトレジスト層８０２は、ハード・マスク（例えば、酸化物、窒化物、もしくは金属）、または高い選択性および十分な厚さを可能にする他の材料を含む、複数の層を含み得る。例えば、フォトレジスト層８０２の多層バージョンは、厚いフォトレジスト層の上の酸化物の上の薄いフォトレジスト層を含むことができるであろう。薄いフォトレジスト層は、リソグラフィを用いてパターニングすることができるであろう。パターニングは、酸化物をエッチングするために用いられ、酸化物は、厚いレジストをエッチングするためのマスクとして用いられる。

【0083】

フォトレジスト層８０２は、ＴＳＶが形成されることになる開口部を有する。フォトレジスト層８０２および任意の追加の任意選択的なエッチ・マスク層を形成した後に、一実施形態は、エッチ・プロセスを用いて、犠牲酸化物層７０２、超伝導層３１６、基板３１２、犠牲酸化物層７０４、および超伝導層３２６を貫き、エッチング停止層７０６において停止する凹部８０４を形成した。エッチ・プロセスは、必要な深さおよび存在する複数の材料を貫いてエッチングするために適した化学作用を用いた任意のエッチ・プロセスであることができる。１つの一般的なエッチ・プロセスは反応性イオンエッチング（reactive ion etching、ＲＩＥ）である。深いシリコン・エッチングのために、好適なエッチ・プロセスは、通例、シリコンの異方性エッチをもたらす、ＳＦ６エッチングおよびＣ４Ｆ８パッシベーションに基づく（周期的なエッチングおよび堆積ステップを含む）ボッシュ・プロセスの形態である。

【0084】

図９は、例示的な実施形態に係るプレーナ型量子デバイスにおけるシリコン貫通ビアの製作のための製作プロセスにおける別のステップを示す。基板３１２、超伝導層３１６および３２６、犠牲酸化物層７０２および７０４、凹部８０４、ならびにエッチング停止層７０６は、図８における基板３１２、超伝導層３１６および３２６、犠牲酸化物層７０２および７０４、凹部８０４、ならびにエッチング停止層７０６と同じである。

【0085】

具体的には、図９は構造９００を示す。一実施形態は、等方性シリコン・ドライ・エッチ・プロセスなどの、エッチ・プロセスを用いてフォトレジスト層８０２を犠牲酸化物層７０２から除去した。フォトレジストの除去は、多くの場合、シリコン・エッチングとは異なる化学作用を必要とするため、エッチ・プロセスは、湿式化学を任意選択的に含む、複数のステップを含むことができる。エッチ・プロセスはまた、凹部８０４を超伝導層３１６および３２６の下の基板３１２内へさらに拡大する、アンダーカット９０２および９０４を形成した。アンダーカット９０２および９０４を形成することは、凹部８０４内に堆積させられた材料を、製作中に構造の同一面表面に適用される、後の異方性エッチング・プロセスから保護することになる。

【0086】

図１０は、例示的な実施形態に係るプレーナ型量子デバイスにおけるシリコン貫通ビアの製作のための製作プロセスにおける別のステップを示す。基板３１２、超伝導層３１６および３２６、犠牲酸化物層７０２および７０４、凹部８０４、ならびにアンダーカット９０２および９０４は、図９における基板３１２、超伝導層３１６および３２６、犠牲酸化物層７０２および７０４、凹部８０４、ならびにアンダーカット９０２および９０４と同じである。

【0087】

具体的には、図１０は構造１０００を示す。図示のように、一実施形態はエッチング停止層７０６を犠牲酸化物層７０４から除去した。エッチング停止層７０６を除去するために、一実施形態は、ウェット・エッチまたはドライ・エッチ・プロセスを用いるように構成され得る。例えば、リンが、酸化物およびシリコンに関連してＳｉＮを選択的にウェット・エッチングするための典型的な化学作用である。

【0088】

図１１は、例示的な実施形態に係るプレーナ型量子デバイスにおけるシリコン貫通ビアの製作のための製作プロセスにおける別のステップを示す。基板３１２、超伝導層３１６および３２６、犠牲酸化物層７０２および７０４、ならびに凹部８０４は、図１０における基板３１２、超伝導層３１６および３２６、犠牲酸化物層７０２および７０４、ならびに凹部８０４と同じである。

【0089】

具体的には、図１１は構造１１００を示す。一実施形態は、原子層堆積（ＡＬＤ）、物理蒸着（physical vapor deposition、ＰＶＤ）、または化学蒸着（chemical vapor deposition、ＣＶＤ）などの、堆積プロセスを用いて、超伝導層１１０２を犠牲酸化物層７０２および７０４、ならびに凹部８０４の内側の上に堆積させた。堆積プロセスは基板３１２の両側から遂行することもできる。代替的に、層１１０２は、図９において示されるアンダーカットの後のより早い段階で堆積させることができるであろう。超伝導層１１０２は、ＴｉＮ、または別の超伝導材料であることができる。加えて、超伝導層１１０２は、超伝導層３１６および３２６と同じ、または異なる材料であることができる。

【0090】

図１２は、例示的な実施形態に係るプレーナ型量子デバイスにおけるシリコン貫通ビアの製作のための製作プロセスにおける別のステップを示す。基板３１２、超伝導層３１６および３２６、犠牲酸化物層７０２および７０４、超伝導層１１０２、ならびに凹部８０４は、図１１における基板３１２、超伝導層３１６および３２６、犠牲酸化物層７０２および７０４、超伝導層１１０２、ならびに凹部８０４と同じである。

【0091】

具体的には、図１２は構造１２００を示す。一実施形態は、エッチ・プロセスを用いて、エッチバック区域１２０２および１２０４内へ延び、超伝導層３１６および３２６を超伝導層１１０２に電気的に結合または接続し、凹部８０４の区域内にＴＳＶを形成する、超伝導層１１０２の部分を犠牲酸化物層７０２および７０４から除去した。犠牲酸化物層７０２および７０４を適所に有してエッチバックを遂行することは、超伝導層３１６および３２６内へのエッチングを防止し、たとえ、エッチバック区域が平面領域の若干上方または下方にあり得る場合でも、超伝導層３１６および３２６を実質的に平面状に保つ。

【0092】

図１３は、例示的な実施形態に係るプレーナ型量子デバイスにおけるシリコン貫通ビアの製作のための製作プロセスにおける別のステップを示す。基板３１２、超伝導層３１６および３２６、ならびに超伝導層１１０２は、図１２における基板３１２、超伝導層３１６および３２６、ならびに超伝導層１１０２と同じである。ＴＳＶ３２０は図３および図４におけるＴＳＶ３２０と同じである。

【0093】

具体的には、図１３は構造１３００を示す。一実施形態は、ウェット・エッチ（例えば、緩衝酸化物エッチ）プロセス、あるいはウェット・エッチが後に続くドライ・プロセスなどの、プロセスを用いて、犠牲酸化物層７０２および７０４を除去し、超伝導層３１６および３２６をキュービット接合の製作などの後のプロセスのために露出させた。

【0094】

さらなる製作ステップ（図示せず）において、ＴＳＶ３２０は部分的または完全に充填され得るであろう。ＴＳＶ３２０の内側を覆う超伝導層１１０２が、非超伝導充填材料の存在によって影響を受けないよう十分に厚い限り、ポリマー、絶縁材、または金属（例えば、銅）で充填することが企図される。充填はまた、超伝導層１１０２を堆積させ、次に、ＴＳＶ３２０の残りの部分を充填し、充填材を平坦化またはエッチバックすることによって、製作プロセスにおけるより早い段階でも、例えば、アンダーカット９０２および９０４が形成された後に、またはアンダーカット９０２および９０４を形成することなく、遂行され得る。

【0095】

図１４は、例示的な実施形態に係るプレーナ型量子デバイスにおけるシリコン貫通ビアの製作のための例示的なプロセスのフローチャートを示す。プロセス１４００は図２におけるアプリケーション２０５において実施され得る。

【0096】

ブロック１４０２において、アプリケーションは、第１の表面上に堆積させられた第１の超伝導層内の共振器の第１の構成要素をパターニングし、第２の表面上に堆積させられた第２の超伝導層内の共振器の第２の構成要素をパターニングする。ブロック１４０４において、アプリケーションは、パターニングされた第１および第２の表面の各々の上に保護層を堆積させる。ブロック１４０６において、アプリケーションは表面の一方の上の保護層上にエッチング停止層を堆積させる。ブロック１４０８において、アプリケーションは、一方の保護層から他方の保護層へ延びる凹部を基板内に作成する。ブロック１４１０において、アプリケーションは凹部の基板部分内にアンダーカット領域をエッチングする。ブロック１４１２において、アプリケーションはエッチング停止層を除去する。ブロック１４１４において、アプリケーションは第１および第２の表面上ならびに凹部の内面上に第２の超伝導層を堆積させ、第１および第２の表面上の超伝導層の間の導電経路を形成する。ブロック１４１６において、アプリケーションは第１および第２の表面から第２の超伝導層および保護層を除去する。次に、アプリケーションは終了する。

【0097】

本発明の様々な実施形態が本明細書において関連図面を参照して説明されている。本発明の範囲から逸脱することなく代替的な実施形態を考案することができる。以下の説明および図面においては、要素間の様々な接続および位置関係（例えば、上（over）、下（below）、隣接（adjacent）等）が説明されるが、当業者は、たとえ、向きが変更されても、説明された機能性が維持されるときには、本明細書において説明される位置関係の多くは向きに依存しないことを認識するであろう。これらの接続または位置関係あるいはその両方は、別途指定されない限り、直接的または間接的なものであることができ、本発明はこの点において限定的であることを意図されていない。したがって、エンティティ同士の結合は直接結合または間接結合のどちらかを指すことができ、エンティティ間の位置関係は直接的または間接的位置関係であることができる。間接的位置関係の一例として、本説明における、レイヤ「Ａ」をレイヤ「Ｂ」の上に形成することへの言及は、１つまたは複数の中間レイヤ（例えば、レイヤ「Ｃ」）が、レイヤ「Ａ」およびレイヤ「Ｂ」の関連した特徴および機能性が中間レイヤ（単数または複数）によって実質的に変更されない限りにおいて、レイヤ「Ａ」とレイヤ「Ｂ」との間にある状況を含む。

【0098】

以下の定義および略語が請求項および本明細書の解釈のために用いられることになる。本明細書で使用するとき、用語「備える（comprises）」、「備える（comprising）」、「含む（includes）」、「含む（including）」、「有する（has）」、「有する（having）」、「包含する（contains）」、または「包含する（containing）」、あるいはこれらの任意の他の変形は、非排他的包含を包括することを意図されている。例えば、要素のリストを含む合成物、混合物、プロセス、方法、物品、または装置は必ずしもそれらの要素のみに限定されず、明示的に列挙されていない、またはこのような合成物、混合物、プロセス、方法、物品、または装置に固有の他の要素を含むことができる。

【0099】

加えて、用語「例示的（illustrative）」は、本明細書において、「例、実例、または例示の役割を果たすこと」を意味するように使用される。本明細書において「例示的」として説明される任意の実施形態または設計は、必ずしも、他の実施形態または設計に対して好ましい、または有利であると解釈されるべきではない。用語「少なくとも１つ（at least one）」および「１つまたは複数（one or more）」は、１以上の任意の整数、すなわち、１、２、３、４等を含むと理解される。用語「複数（a plurality）」は、２以上の任意の整数、すなわち、２、３、４、５等を含むと理解される。用語「接続（connection）」は間接「接続」および直接「接続」を含むことができる。

【0100】

本明細書における「一実施形態（one embodiment）」、「一実施形態（an embodiment）」、「例示的な一実施形態（an example embodiment）」などへの言及は、説明されている実施形態は特定の特徴、構造、または特性を含み得るが、全ての実施形態はその特定の特徴、構造、または特性を含む場合もあり、含まない場合もあることを指示する。さらに、このような表現は必ずしも同じ実施形態に言及しているわけではない。さらに、特定の特徴、構造、または特性が一実施形態に関して説明されるときには、明示的に説明されているか否かにかかわらず、他の実施形態に関するこのような特徴、構造、または特性にも関係することは当業者の理解の範囲内のことであることが提示されている。

【0101】

用語「約（about）」、「実質的に（substantially）」、「およそ（approximately）」、およびこれらの変形は、本出願の提出時に入手可能な機器に基づく特定の量の測定に付随する誤差の程度を含むことを意図されている。例えば、「約（about）」は所与の値の±８％または５％、または２％の範囲を含むことができる。

【0102】

本発明の様々な実施形態の説明が例示の目的のために提示されたが、網羅的であること、または開示された実施形態に限定されることを意図されてはいない。当業者には、上述の実施形態の範囲から逸脱することなく、多くの変更および変形が明らかであろう。本明細書において使用される術語は、実施形態の原理、実際の適用、または市場において見いだされる技術に対する技術的改善を最もうまく説明するため、あるいは当業者が、本明細書において説明される実施形態を理解することを可能にするために選定された。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】