特許7432071IP Force 特許公報全文掲載

ホーム > 特許ランキング > ヒタチ・エナジー・リミテッド > 特許7432071

技術分野

説明 技術分野 本発明は、パワーエレクトロニクスの分野に関し、より詳細には、半導体装置を製造する方法およびそのような半導体装置

課題を解決するための手段[発明の詳細な説明]から抜粋

発明の開示 本発明の目的は、改善された電気的特性を有するパワー半導体デバイスを製造する方法を提供することであり、 （ａ）半導体装置内にドリフト層を形成する第１の導電型の低濃度ドープ層を有するワイドバンドギャップ基板製品を提供する工程であって、基板製品は、第１の面および第１の面に対向する第２の面を有し、低濃度ドープ層は、第１の面上に配置される工程、 （ｂ）次いで、第１の面上に、ドリ・・・　続きを知財ポータルサイト IP Force にログインして見る

この特許の権利範囲[特許請求の範囲]

知財ポータルサイト IP Force にログインして確認する (無料)

この特許公報に記載されている図面[図面の簡単な説明]から抜粋

【図1】 本発明のＩＧＢＴを示す。
【図2】 本発明のＭＯＳＦＥＴを示す。
【図3】 ワイドバンドギャップ半導体装置（ＩＧＢＴ／ＭＯＳＦＥＴ）の本発明の製造方法の工程を示す。
【図4】 別の製造工程（ａ）を示す。
【図5】 ワイドバンドギャップ半導体装置（ＩＧＢＴ／ＭＯＳＦＥＴ）の本発明の製造方法の工程を示す。
【図6】 ワイドバンドギャップ半導体装置（ＩＧＢＴ／ＭＯＳＦＥＴ）の本発明の製造方法の工程を示す。
【図7】 ワイドバンドギャップ半導体装置（ＩＧＢＴ／ＭＯＳＦＥＴ）の本発明の製造方法の工程を示す。
【図8】 ワイドバンドギャップ半導体装置（ＩＧＢＴ／ＭＯＳＦＥＴ）の本発明の製造方法の工程を示す。
【図9】 ワイドバンドギャップ半導体装置（ＩＧＢＴ／ＭＯＳＦＥＴ）の本発明の製造方法の工程を示す。
【図10】 ワイドバンドギャップ半導体装置（ＩＧＢＴ／ＭＯＳＦＥＴ）の本発明の製造方法の工程を示す。
【図11】 ワイドバンドギャップ半導体装置（ＩＧＢＴ／ＭＯＳＦＥＴ）の本発明の製造方法の工程を示す。
【図12】 ワイドバンドギャップ半導体装置（ＩＧＢＴ／ＭＯＳＦＥＴ）の本発明の製造方法の工程を示す。
【図13】 ワイドバンドギャップ半導体装置（ＩＧＢＴ／ＭＯＳＦＥＴ）の本発明の製造方法の工程を示す。
【図14】 従来技術の炭化ケイ素ＭＯＳＦＥＴを示す。
【図15】 図２に例示されたＭＯＳセル構造を通る異なる切断部に沿った電界を示す。
【図16】 図２に例示されたＭＯＳセル構造を通る異なる切断部に沿った電界を示す。
【図17】 図２に例示されたＭＯＳセル構造を通る異なる切断部に沿った電界を示す。
【図18】 図２に例示されたＭＯＳセル構造を通る異なる切断部に沿った電界を示す。
【図19】 早期破壊を引き起こす短チャネル効果の減少を示す。

代表図 図1本件の代表的な図

符号の説明 １ ＩＧＢＴ １’ ＭＯＳＦＥＴ １０ ワイドバンドギャップ基板製品 １２ 第１の面 １４ 第２の面 ２ ドリフト層 ２０ 第１の主面 ２２ 第２の主面 ２５ バッファ層 ３，３’ ソース領域 ３１ 第２のドーパント ３０ ソース領域深さ ３４ 第１のマスク ３５ 第１のマスク層 ３５’ 残りの第１のマスク層 ３６ 第２のマスク層 ４，４’ チャネル層 ４１ 第１のドーパント ４０ チャネル層深さ ４１ 第１のドーパント ４４ 多結晶シリコン層 ４５ 酸化物層 ４６ 第３のマスク ４７ 非空乏チャネル層 ４８ 空乏チャネル層 ４９ トップマスク層 ４９’ 残りのトップマスク層 ５，５’ 井戸層 ５０ 井戸層深さ ５１ 第３のドーパント ５４ 第２のマスク ６ プラグ ６０ プラグ深さ ６１ 第４のドーパント ６２ 第４のマスク ６５ コンタクト層 ６７ コンタクト層深さ ７ ゲート電極 ７０ ゲート層 ７２ 第１の絶縁層 ７４ 第２の絶縁層 ８ コレクタ層 ８０ ドレイン層 ９ 第１の主電極 ９０ 第２の主電極

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

［広告欄］

ログインすれば広告は減ります

ログインすれば広告は減ります

Copyright © Science Impact Inc. All Rights Reserved.