(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-02-07
(45)【発行日】2024-02-16
(54)【発明の名称】電子部品、回路基板および電子部品の製造方法
(51)【国際特許分類】
H01G 4/30 20060101AFI20240208BHJP
H01G 4/232 20060101ALI20240208BHJP
H01F 27/29 20060101ALI20240208BHJP
【ＦＩ】
H01G4/30 201F
H01G4/30 513
H01G4/30 517
H01G4/30 516
H01G4/30 201G
H01G4/30 311E
H01G4/232 A
H01G4/232 B
H01F27/29 123
【請求項の数】
16
(21)【出願番号】P 2020143481
(22)【出願日】2020-08-27
(65)【公開番号】P2022038810
(43)【公開日】2022-03-10
【審査請求日】2023-07-03
(73)【特許権者】
【識別番号】000204284
【氏名又は名称】太陽誘電株式会社
(74)【代理人】
【識別番号】100109380
【弁理士】
【氏名又は名称】小西 恵
(74)【代理人】
【識別番号】100109036
【弁理士】
【氏名又は名称】永岡 重幸
(72)【発明者】
【氏名】篠▲崎▼ 潤一
(72)【発明者】
【氏名】近藤 稔己
(72)【発明者】
【氏名】星野 良介
(72)【発明者】
【氏名】福田 貴久
【審査官】清水 稔
(56)【参考文献】
【文献】特開２０１９－０８７６２７（ＪＰ，Ａ）
【文献】特開２０１８－０６７５６８（ＪＰ，Ａ）
【文献】特開２０１８－０４９８８３（ＪＰ，Ａ）
【文献】国際公開第２０１２／０４３７４０（ＷＯ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｇ ４／３０
Ｈ０１Ｇ ４／２３２
Ｈ０１Ｆ ２７／２９
(57)【特許請求の範囲】
【請求項1】
誘電体と内部電極が設けられた素体と、前記内部電極と接続し前記素体上の複数の面に形成され、金属に混在した状態で表面に存在する共材の端部が前記金属で覆われた下地層と、前記共材および前記共材の端部を覆う金属に接するように前記下地層上に形成された導電体層とが設けられた外部電極と、
を備えることを特徴とする電子部品。
【請求項2】
前記金属は、前記下地層の表面に存在する共材の裏側から表面に連続的に回り込んでいることを特徴とする請求項１に記載の電子部品。
【請求項3】
前記共材の端部を覆う金属は、前記共材の周辺に存在する金属が前記共材の表面に連続していることを特徴とする請求項１または２に記載の電子部品。
【請求項4】
前記共材の１つの粒子が前記導電体層と接する断面上の長さは０．１～１２μｍの範囲にあることを特徴とする請求項１から３のいずれか１項に記載の電子部品。
【請求項5】
前記共材の端部を覆う金属の断面上の厚さは０．１～０．７μｍ、かつ長さは０．２～２．５μｍの範囲にあることを特徴とする請求項１から４のいずれか１項に記載の電子部品。
【請求項6】
前記共材の端部を覆う金属の断面上の厚さは０．２～０．６μｍ、かつ長さは０．５～２．０μｍの範囲にあることを特徴とする請求項５に記載の電子部品。
【請求項7】
前記下地層中の共材量は、１０～４５％の範囲内にあることを特徴とする請求項１から６のいずれか１項に記載の電子部品。
【請求項8】
前記誘電体と前記共材は、主成分が同一の組成であることを特徴とする請求項１から７のいずれか１項に記載の電子部品。
【請求項9】
前記共材は、酸化物セラミックを主成分とすることを特徴とする請求項１から８のいずれか１項に記載の電子部品。
【請求項10】
前記下地層において、前記素体側の前記共材の比率と、前記導電体層側の前記共材の比率は互いに等しいことを特徴とする請求項１から９のいずれか１項に記載の電子部品。
【請求項11】
前記共材の主成分は、チタン酸バリウム、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸マグネシウム、チタン酸バリウムストロンチウム、チタン酸バリウムカルシウム、ジルコン酸カルシウム、ジルコン酸バリウム、チタン酸ジルコン酸カルシウムおよび酸化チタンのうち少なくとも１つから選択されることを特徴とする１から１０のいずれか１項に記載の電子部品。
【請求項12】
前記金属は、Ｃｕ、Ｆｅ、Ｚｎ、Ａｌ、Ｎｉ、Ｐｔ、Ｐｄ、Ａｇ、ＡｕおよびＳｎから選択される少なくとも１つを含む金属または合金であることを特徴とする１から１１のいずれか１項に記載の電子部品。
【請求項13】
前記素体は、第１内部電極層と第２内部電極層が、前記誘電体を介して交互に積層された積層体を備え、前記外部電極は、
前記積層体の第１側面に設けられ、前記第１内部電極に接続された第１外部電極と、
前記第１側面に対向する第２側面に前記第１外部電極と離間して設けられ、前記第２内部電極に接続された第２外部電極とを備えることを特徴とする請求項１から１２のいずれか１項に記載の電子部品。
【請求項14】
請求項１から１３のいずれか１項に記載の電子部品が実装された回路基板であって、前記電子部品は、前記導電体層に付着されたはんだ層を介して接続されることを特徴とする回路基板。
【請求項15】
誘電体と内部電極が設けられた素体を形成する工程と、金属を含む電極材料に共材を混合した混合材料を前記素体の一対の側面および前記側面の周面に塗布する工程と、
前記混合材料を焼成し、前記金属と前記共材が混在する下地層を前記素体の一対の側面および前記側面の周面に形成する工程と、
前記下地層の金属を酸化し、前記金属の酸化膜を前記下地層の表面に形成する工程と、
前記下地層の投射面に対して斜めの角度を含む方向から前記下地層の表面をブラスト研磨し、前記酸化膜を除去するとともに、前記金属を前記共材の端部にせり上げる工程と、
前記共材および前記共材の端部にせり上げられた前記金属に接するように前記下地層上に導電体層を形成する工程とを備えることを特徴とする電子部品の製造方法。
【請求項16】
前記下地層の投射面に対して斜めの角度は、前記下地層の投射面に対して１５～３５°の範囲内の角度であることを特徴とする請求項１５に記載の電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電子部品、回路基板および電子部品の製造方法に関する。
【背景技術】
【0002】
電子機器の小型化に伴って電子部品の実装面積を低減するため、内部電極が設けられた素体に外部電極を一体的に形成する場合がある。外部電極には、焼結温度を制御したり、素体との固着性を確保したりするため、金属の他、共材等が含まれる下地層が用いられることがある。
【0003】
ここで、外部電極の下地層中の共材量が少な過ぎると、焼結時に素体との間に発生する熱応力を十分に緩和できず、素体または下地層にクラックが入ることがある。一方、外部電極の下地層中の共材量が多過ぎると、下地層上に形成されるめっきの均一性が低下する。
【0004】
特許文献１には、外部電極の下地層中の共材量を内側に比べて外側で少なくしてクラックを低減するとともに、はんだ付け性を確保する方法が開示されている。
【先行技術文献】
【特許文献】
【0005】
【文献】特開２０００－２７７３７１号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
しかしながら、外部電極の下地層の外側の共材量が少な過ぎると、下地層を素体に一体的に形成する焼成工程において、異なる電子部品の下地層同士が張り付く融着不良が発生することがあった。
一方、焼結時の融着不良を防止するために、外部電極の下地層の外側の共材の量を多くし、めっきの均一性を向上させるために、外部電極の下地層の外側の共材を焼結後に物理的研磨および化学研磨にて除去すると、素体へのダメージが大きくなる。
一方、焼結時の融着不良を防止するために、外部電極の下地層の外側の共材の量を多くし、めっきの均一性を向上させるために、外部電極の下地層の外側の共材を焼結後に物理的研磨および化学研磨にて除去すると、素体へのダメージが大きくなる。
【0007】
そこで、本発明は、融着不良および素体へのダメージを低減しつつ、めっきの均一性の低下を抑制することが可能な電子部品、回路基板および電子部品の製造方法を提供することを目的とする。
【課題を解決するための手段】
【0008】
上記課題を解決するために、本発明の一態様に係る電子部品によれば、誘電体と内部電極が設けられた素体と、前記内部電極と接続し前記素体上の複数の面に形成され、金属に混在した状態で表面に存在する共材の端部が前記金属で覆われた共材を備える下地層と、前記共材および前記共材の端部を覆う金属に接するように前記下地層上に形成された導電体層とが設けられた外部電極と、を備える。
【0009】
前記金属は、前記下地層の表面に存在する共材の裏側から表面に連続的に回り込んでいる。
【0010】
前記共材の端部を覆う金属は、前記共材の周辺に存在する金属が前記共材の表面に連続している。
【0011】
前記共材の１つの粒子が前記導電体層と接する断面上の長さは０．１～１２μｍの範囲にあってもよい。
【0012】
前記共材の端部を覆う金属の断面上の厚さは０．１～０．７μｍ、かつ長さは０．２～２．５μｍの範囲にあってもよい。
【0013】
前記共材の端部を覆う金属の断面上の厚さは０．２～０．６μｍ、かつ長さは０．５～２．０μｍの範囲にあってもよい。
【0014】
前記下地層中の共材量は、１０～４５％の範囲内にあってもよい。
【0015】
前記誘電体と前記共材は、主成分が同一の組成であってもよい。
【0016】
前記共材は、酸化物セラミックを主成分としてもよい。
【0017】
前記下地層において、前記素体側の前記共材の比率と、前記めっき層側の前記共材の比率は互いに等しくてもよい。
【0018】
前記共材の主成分は、チタン酸バリウム、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸マグネシウム、チタン酸バリウムストロンチウム、チタン酸バリウムカルシウム、ジルコン酸カルシウム、ジルコン酸バリウム、チタン酸ジルコン酸カルシウムおよび酸化チタンのうち少なくとも１つから選択されてもよい。
【0019】
前記金属は、Ｃｕ、Ｆｅ、Ｚｎ、Ａｌ、Ｎｉ、Ｐｔ、Ｐｄ、Ａｇ、ＡｕおよびＳｎから選択される少なくとも１つを含む金属または合金であってもよい。
【0020】
前記素体は、第１内部電極層と第２内部電極層が、前記誘電体を介して交互に積層された積層体を備え、前記外部電極は、前記積層体の第１側面に設けられ、前記第１内部電極に接続された第１外部電極と、前記第１側面に対向する第２側面に前記第１外部電極と離間して設けられ、前記第２内部電極に接続された第２外部電極とを備えてもよい。
【0021】
また、本発明の一態様に係る回路基板によれば、上記のいずれかに記載の電子部品が実装された回路基板であって、前記電子部品は、前記導電体層に付着されたはんだ層を介して回路基板に接続されてもよい。
【0022】
また、本発明の一態様に係る電子部品の製造方法によれば、誘電体と内部電極が設けられた素体を形成する工程と、金属を含む電極材料に共材を混合した混合材料を前記素体の一対の側面および前記側面の周面に塗布する工程と、前記混合材料を焼成し、前記金属と前記共材が混在する下地層を前記素体の一対の側面および前記側面の周面に形成する工程と、前記下地層の金属を酸化し、前記金属の酸化膜を前記下地層の表面に形成する工程と、前記下地層に対して斜めの角度を含む方向から前記下地層の表面をブラスト研磨し、前記酸化膜を除去するとともに、前記金属を前記共材の端部にせり上げる工程と、前記共材および前記共材の端部にせり上げられた前記金属に接するように前記下地層上に導電体層を形成する工程とを備えてもよい。
【0023】
前記下地層に対して斜めの角度は、前記下地層に対して１５～３５°の範囲内の角度であってもよい。
【発明の効果】
【0024】
本発明の一つの態様によれば、融着不良および素体へのダメージを低減しつつ、めっきの付着性の低下を抑制することができる。
【図面の簡単な説明】
【0025】
【図1】第１実施形態に係る積層セラミックコンデンサの構成を示す斜視図である。
【図4】第１実施形態に係る積層セラミックコンデンサの製造方法を示すフローチャートである。
【図5A】第１実施形態に係る積層セラミックコンデンサの製造方法を示す断面図である。
【図5B】第１実施形態に係る積層セラミックコンデンサの製造方法を示す断面図である。
【図5C】第１実施形態に係る積層セラミックコンデンサの製造方法を示す断面図である。
【図5D】第１実施形態に係る積層セラミックコンデンサの製造方法を示す断面図である。
【図5E】第１実施形態に係る積層セラミックコンデンサの製造方法を示す断面図である。
【図5F】第１実施形態に係る積層セラミックコンデンサの製造方法を示す断面図である。
【図5G】第１実施形態に係る積層セラミックコンデンサの製造方法を示す断面図である。
【図5H】第１実施形態に係る積層セラミックコンデンサの製造方法を示す断面図である。
【図5I】第１実施形態に係る積層セラミックコンデンサの製造方法を示す断面図である。
【図7】第２実施形態に係る積層セラミックコンデンサが実装された回路基板の構成を示す断面図である。
【図8】第３実施形態に係る電子部品の構成を示す斜視図である。
【図9】実施例に係る積層セラミックコンデンサの融着不良およびめっき不良と共材量との関係をブラストなしの場合と比較して示す図である。
【図10】実施例に係る積層セラミックコンデンサの融着不良およびめっき不良と共材量の数値例をブラストなしの場合と比較して示す図である。
【発明を実施するための形態】
【0026】
以下、添付の図面を参照しながら、本発明の実施形態を詳細に説明する。なお、以下の実施形態は本発明を限定するものではなく、実施形態で説明されている特徴の組み合わせの全てが本発明の構成に必須のものとは限らない。実施形態の構成は、本発明が適用される装置の仕様や各種条件（使用条件、使用環境等）によって適宜修正または変更され得る。本発明の技術的範囲は、特許請求の範囲によって確定され、以下の個別の実施形態によって限定されない。また、以下の説明に用いる図面は、各構成を分かり易くするため、実際の構造と縮尺および形状などを異ならせることがある。
【0027】
（第１実施形態）
図１は、第１実施形態に係る積層セラミックコンデンサの構成を示す斜視図、図２は、図１の積層セラミックコンデンサを長さ方向に切断した断面図である。
図１および図２において、積層セラミックコンデンサ１は、素体２および外部電極６Ａ、６Ｂを備える。素体２は、積層体２Ａ、下カバー層５Ａおよび上カバー層５Ｂを備える。積層体２Ａは、内部電極層３Ａ、３Ｂおよび誘電体層４を備える。
図１は、第１実施形態に係る積層セラミックコンデンサの構成を示す斜視図、図２は、図１の積層セラミックコンデンサを長さ方向に切断した断面図である。
図１および図２において、積層セラミックコンデンサ１は、素体２および外部電極６Ａ、６Ｂを備える。素体２は、積層体２Ａ、下カバー層５Ａおよび上カバー層５Ｂを備える。積層体２Ａは、内部電極層３Ａ、３Ｂおよび誘電体層４を備える。
【0028】
積層体２Ａの下層には下カバー層５Ａが設けられ、積層体２Ａの上層には上カバー層５Ｂが設けられている。内部電極層３Ａ、３Ｂは、誘電体層４を介して交互に積層されている。このとき、素体２および積層体２Ａの形状は、略直方体形状とすることができる。素体２は、素体２の稜線に沿って面取りされていてもよい。なお、以下の説明では、素体２の側面が互いに対向する方向を長さ方向ＤＬ、素体２の前後面が互いに対向する方向を幅方向ＤＷ、素体２の上下面が互いに対向する方向を積層方向ＤＳと言うことがある。
【0029】
外部電極６Ａ、６Ｂは、互いに分離された状態で素体２の互いに対向する側面に位置する。各外部電極６Ａ、６Ｂは、素体２の各側面から前後面および上下面にかけて連続している。
【0030】
長さ方向ＤＬにおいて、内部電極層３Ａ、３Ｂは、積層体２Ａ内で交互に長さ方向ＤＬに異なる位置に配置されている。このとき、内部電極層３Ａは、内部電極層３Ｂに対して素体２の一方の側面側に配置され、内部電極層３Ｂは、内部電極層３Ａに対して素体２の他方の側面側に配置することができる。そして、内部電極層３Ａの端部は、素体２の長さ方向ＤＬの一方の側面側で誘電体層４の端部に引き出され、外部電極６Ａに接続される。内部電極層３Ｂの端部は、素体２の長さ方向ＤＬの他方の側面側で誘電体層４の端部に引き出され、外部電極６Ｂに接続される。
一方、素体２の側面が対向する方向（長さ方向ＤＬ）と直交する方向（幅方向ＤＷ）において、内部電極層３Ａ、３Ｂの端部は、誘電体層４にて覆われている。幅方向ＤＷでは、内部電極層３Ａ、３Ｂの端部の位置は揃っていてもよい。
一方、素体２の側面が対向する方向（長さ方向ＤＬ）と直交する方向（幅方向ＤＷ）において、内部電極層３Ａ、３Ｂの端部は、誘電体層４にて覆われている。幅方向ＤＷでは、内部電極層３Ａ、３Ｂの端部の位置は揃っていてもよい。
【0031】
なお、積層セラミックコンデンサ１の外形サイズは、例えば、長さが１．０ｍｍ、幅が０．５ｍｍ、高さが０．５ｍｍであってもよい。内部電極層３Ａ、３Ｂおよび誘電体層４の積層方向ＤＳの厚さはそれぞれ、０．０５μｍ～５μｍの範囲内とすることができ、例えば、０．３μｍである。各外部電極６Ａ、６Ｂの厚さは、例えば、１０～４０μｍの範囲内である。
【0032】
内部電極層３Ａ、３Ｂの材料は、例えば、Ｃｕ（銅）、Ｎｉ（ニッケル）、Ｔｉ（チタン）、Ａｇ（銀）、Ａｕ（金）、Ｐｔ（白金）、Ｐｄ（パラジウム）、Ｔａ（タンタル）およびＷ（タングステン）などの金属から選択することができ、これらの金属を含む合金であってもよい。
【0033】
誘電体層４の材料は、例えば、ペロブスカイト構造を有するセラミック材料を主成分とすることができる。なお、主成分は、５０ａｔ％以上の割合で含まれていればよい。誘電体層４のセラミック材料は、例えば、チタン酸バリウム、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸マグネシウム、チタン酸バリウムストロンチウム、チタン酸バリウムカルシウム、ジルコン酸カルシウム、ジルコン酸バリウム、チタン酸ジルコン酸カルシウムおよび酸化チタンなどから選択することができる。
【0034】
下カバー層５Ａおよび上カバー層５Ｂの材料は、例えば、セラミック材料を主成分とすることができる。このとき、下カバー層５Ａおよび上カバー層５Ｂのセラミック材料の主成分は、誘電体層４のセラミック材料の主成分と同一であってもよい。
【0035】
各外部電極６Ａ、６Ｂは、下地層７と、導電体層であるめっき層９を備える。各外部電極６Ａ、６Ｂは、長さ方向ＤＬに離間して素体２上の複数の面に形成されている。このとき、各外部電極６Ａ、６Ｂは、素体２の長さ方向ＤＬの端面から素体２の周囲を取り巻くように配置された５つの面を持つ。各外部電極６Ａ、６Ｂの５つの面のうち１つの面は実装面として用いられる。実装面は、積層セラミックコンデンサ１が実装される回路基板に対向する面である。実装面は、素体２の下面側に設けられる。
【0036】
下地層７は、素体２とめっき層９との間に位置する。下地層７は、複数の内部電極層をめっき層９に電気的に接続する。下地層７は、導電性材料として金属を備える。例えば、下地層７の金属は、Ｃｕ、Ｆｅ（鉄）、Ｚｎ（亜鉛）、Ａｌ（アルミニウム）、Ｎｉ、Ｐｔ、Ｐｄ、Ａｇ、ＡｕおよびＳｎ（錫）から選択される少なくとも１つを含む金属またはこれらの合金金属を主成分とすることができる。下地層７は、さらに粒子状の共材を含む。共材は、素体２と下地層７との間の熱膨張率の差を低減し、下地層７にかかる応力を緩和するとともに、素体２に対する下地層７の固着性を向上させることができる。共材は、誘電体層４と同一の組成を持つことができ、例えば、誘電体層４の主成分であるセラミック成分を含むことができる。なお、共材は、誘電体層４と主成分が同じ材料であってもよいし、セラミック材料であれば、誘電体層４と異なる材料であってもよい。その場合、共材の熱膨張係数が誘電体層４の熱膨張係数の±３０％以内であるのが好ましい。共材は、下地層７の金属に混在し、下地層７の表面に存在する共材の端部は、下地層７の金属で覆われている。下地層７の金属は、下地層７の表面に存在する共材の裏側から表面に連続的に回り込んでいる。共材の端部を覆う金属は、共材の周辺に存在する金属が共材の表面に連続している。下地層７において、素体２側の共材の比率と、めっき層９側の共材の比率は互いに等しくすることができる。
【0037】
下地層７は、ガラス成分を含んでもよい。ガラス成分は、下地層７の緻密化などに用いられる。このガラス成分は、例えば、Ｂａ（バリウム）、Ｓｒ（ストロンチウム）、Ｃａ（カルシウム）、Ｚｎ、Ａｌ、Ｓｉ（ケイ素）またはＢ（ホウ素）などの酸化物である。下地層７は、素体２の側面に引き出された複数の内部電極層３Ａ、３Ｂとそれぞれ導通するように接続される。
【0038】
下地層７は、素体２に含まれる金属成分を含んでいてもよい。この金属成分は、Ｍｇ、Ｎｉ、Ｃｒ、Ｓｒ、Ａｌ、Ｎａ、Ｆｅのうち少なくとも一つが含まれていてもよく、例えば、Ｍｇである。このとき、下地層７は、下地層７の金属と素体２に含まれる金属と酸素との化合物、例えば、ＮｉとＭｇとＯを成分とする化合物を含むことができる。
【0039】
めっき層９は、下地層７上に形成される。このとき、めっき層９は、下地層７の共材および共材の端部を覆う金属に接している。めっき層９の材料は、例えば、Ｃｕ、Ｎｉ、Ａｌ、Ｚｎ、Ｓｎなどの金属またはこれらの２以上の合金を主成分とする。めっき層９は、単一金属成分のめっき層でもよく、互いに異なる金属成分の複数のめっき層でもよい。めっき層９は、例えば、下地層７上に形成されたＣｕめっき層９Ａと、Ｃｕめっき層９Ａ上に形成されたＮｉめっき層９Ｂと、Ｎｉめっき層９Ｂ上に形成されたＳｎめっき層９Ｃの３層構造とすることができる。Ｃｕめっき層９Ａは、下地層７へのめっき層９の密着性を向上させることができる。Ｎｉめっき層９Ｂは、はんだ付け時の各外部電極６Ａ、６Ｂの耐熱性を向上させることができる。Ｓｎめっき層９Ｃは、めっき層９のはんだ濡れ性を向上させることができる。各外部電極６Ａ、６Ｂにおいて、めっき層９は、下地層７を介して内部電極層３Ａ、３Ｂと導通する。また、めっき層９は、はんだを介して回路基板の端子と導通する。
【0040】
なお、下地層７の金属成分をＣｕとしたとき、Ｃｕめっき層９Ａはなくてもよい。このとき、めっき層９は、Ｎｉめっき層９Ｂと、Ｎｉめっき層９Ｂ上に形成されたＳｎめっき層９Ｃの２層構造としてもよい。
【0041】
図３は、図１のＥＣ部分を拡大して示す断面図である。
図３において、下地層７は、金属層７Ａ、共材７Ｂおよび被覆金属７Ｃを備える。共材７Ｂは、金属層７Ａ内に混在し、金属層７Ａに粒子状に分散して存在する。被覆金属７Ｃは、下地層７の表面に存在する共材７Ｂの端部を覆う。ここで言う下地層７の表面とは、下地層7のめっき層側の面である。被覆金属７Ｃは、下地層７の表面に存在する共材７Ｂ上に金属層７Ａをせり上げることで形成することができる。このとき、被覆金属７Ｃは、下地層７の表面に存在する共材７Ｂの周辺の金属層７Ａを共材７Ｂの表面に延伸させて連続させることができる。被覆金属７Ｃは、下地層７の表面に存在する共材７Ｂの表面の周縁部の少なくとも一部に設けることができる。また、被覆金属７Ｃは、必ずしも下地層７の表面に存在する全ての共材７Ｂの表面に設ける必要はなく、下地層７の表面に存在する一部の共材７Ｂの表面に設けてもよい。下地層７の表面に存在する共材７Ｂ上に被覆金属７Ｃを形成する場合、下地層７の投射面に対して斜めからブラスト研磨を行うことができる。下地層７上には、Ｃｕめっき層９Ａが形成される。このとき、Ｃｕめっき層９Ａは、金属層７Ａ、共材７Ｂおよび被覆金属７Ｃに接することができる。
図３において、下地層７は、金属層７Ａ、共材７Ｂおよび被覆金属７Ｃを備える。共材７Ｂは、金属層７Ａ内に混在し、金属層７Ａに粒子状に分散して存在する。被覆金属７Ｃは、下地層７の表面に存在する共材７Ｂの端部を覆う。ここで言う下地層７の表面とは、下地層7のめっき層側の面である。被覆金属７Ｃは、下地層７の表面に存在する共材７Ｂ上に金属層７Ａをせり上げることで形成することができる。このとき、被覆金属７Ｃは、下地層７の表面に存在する共材７Ｂの周辺の金属層７Ａを共材７Ｂの表面に延伸させて連続させることができる。被覆金属７Ｃは、下地層７の表面に存在する共材７Ｂの表面の周縁部の少なくとも一部に設けることができる。また、被覆金属７Ｃは、必ずしも下地層７の表面に存在する全ての共材７Ｂの表面に設ける必要はなく、下地層７の表面に存在する一部の共材７Ｂの表面に設けてもよい。下地層７の表面に存在する共材７Ｂ上に被覆金属７Ｃを形成する場合、下地層７の投射面に対して斜めからブラスト研磨を行うことができる。下地層７上には、Ｃｕめっき層９Ａが形成される。このとき、Ｃｕめっき層９Ａは、金属層７Ａ、共材７Ｂおよび被覆金属７Ｃに接することができる。
【0042】
ここで、共材７Ｂの端部を覆う被覆金属７Ｃを下地層７の表面に設けることにより、下地層７に混在される共材７Ｂの比率の低下を抑制しつつ、共材７Ｂが下地層７とＣｕめっき層９Ａとの界面に露出される面積比率を低減させることができる。このため、素体２と下地層７との間の熱膨張率の差を抑制しつつ、下地層７上のＣｕめっき層９Ａの均一性を向上させることができ、下地層７を素体２に形成する焼成工程時に熱膨張率の差により発生する素体２のダメージを抑制しつつ、各外部電極６Ａ、６Ｂのはんだ濡れ性を向上させることができる。
【0043】
また、下地層７上のＣｕめっき層９Ａの均一性を向上させるために、下地層７の表面の共材７Ｂを除去する必要がなくなる。このため、下地層７の表面の共材７Ｂを除去するために、めっき前処理として下地層７の物理的研磨および化学研磨を実施する必要がなくなり、めっき前処理における素体２のダメージを抑制することができる。
【0044】
また、下地層７を素体２に形成する焼成工程後、下地層７上にＣｕめっき層９Ａを形成する前に、下地層７の表面の被覆金属７Ｃを形成することができる。このため、異なる電子部品の下地層７同士が接触した状態で焼成が実施される場合においても、異なる電子部品の共材７Ｂ同士の接触面積を増大させることができ、異なる電子部品の下地層７同士が張り付く融着不良を低減することができる。
【0045】
なお、下地層７の表面に存在する共材７Ｂの１つの粒子がＣｕめっき層９Ａと接する断面上の長さＬ１は、０．１～１２μｍの範囲にあることが好ましい。ここで、共材７Ｂの１つの粒子がＣｕめっき層９Ａと接する断面上の長さＬ１を０．１μｍ以上とすることにより、融着不良を防止し、共材７Ｂの端部を覆う被覆金属７Ｃを共材７Ｂ上にせり上げるブラスト研磨の研磨量を抑制し、素体２のダメージを抑制することができる。また、共材７Ｂの１つの粒子がＣｕめっき層９Ａと接する断面上の長さＬ１を１２μｍ以下とすることにより、Ｃｕめっき層９Ａが共材７Ｂで分断されるのを抑制することができ、下地層７上のＣｕめっき層９Ａの連続性を確保することができる。
【0046】
また、被覆金属７Ｃの断面上の厚さＴ１は、０．１～０．７μｍ、かつ長さＬ２は、０．２～２．５μｍの範囲にあるのが好ましい。被覆金属７Ｃの断面上の厚さＴ１を０．１μｍ以上、かつ長さＬ２を０．２μｍ以上とすることにより、下地層７に対するＣｕめっき層９Ａの付着性を向上させることができる。被覆金属７Ｃの断面上の厚さＴ１を０．７μｍ以下、かつ長さＬ２を２．５μｍ以下とすることにより、共材７Ｂの端部を覆う被覆金属７Ｃを共材７Ｂ上にせり上げるブラスト研磨の研磨量を抑制し、素体２のダメージを抑制することができる。
【0047】
また、被覆金属７Ｃの断面上の厚さＴ１は、０．２～０．６μｍ、かつ長さＬ２は、０．５～２．０μｍの範囲にあるのがさらに好ましい。被覆金属７Ｃの断面上の厚さＴ１を０．２μｍ以上、かつ長さＬ２を０．５μｍ以上とすることにより、下地層７に対するＣｕめっき層９Ａの付着性をさらに向上させることができる。被覆金属７Ｃの断面上の厚さＴ１を０．６μｍ以下、かつ長さＬ２を２．０μｍ以下とすることにより、共材７Ｂの端部を覆う被覆金属７Ｃを共材７Ｂ上にせり上げるブラスト研磨の研磨量をさらに抑制し、素体２のダメージをさらに抑制することができる。
【0048】
また、下地層７中の共材量は、１０～４５％（ｗｔ％）の範囲内にあるのが好ましい。ここで、下地層７中の共材量を１０％以下にすると、素体２に対する下地層７の固着性が低下するとともに、融着不良率が増大する。下地層７中の共材量を４５％以上にすると、めっき未着不良率が増大する。このため、下地層７中の共材量を１０～４５％の範囲内に設定することにより、融着不良率およびめっき未着不良率の増大を抑制することができ、融着不良率およびめっき未着不良率を０％に近づけることができる。さらに、下地層７中の共材量は、１５～３５％（ｗｔ％）の範囲内にあるのがより好ましい。このような範囲内にすることで、融着不良率およびめっき未着不良率をより０％に近づけることができる。
【0049】
図４は、第１実施形態に係る積層セラミックコンデンサの製造方法を示すフローチャート、図５Ａから図５Ｉは、第１実施形態に係る積層セラミックコンデンサの製造方法を示す断面図、図６Ａは、図５ＧのＥＡ部分を拡大して示す断面図、図６Ｂは、図５ＨのＥＢ部分を拡大して示す断面図である。なお、図５Ｃから図５Ｉでは、誘電体層４を介して内部電極層３Ａ、３Ｂが交互に２層分だけ積層される場合を示した。
【0050】
図４のＳ１において、配合工程では、分散剤および成形助剤としての有機バインダおよび有機溶剤を誘電体材料粉末に加え、粉砕・混合して泥状のスラリを生成する。誘電体材料粉末は、例えば、セラミック粉末を含む。誘電体材料粉末は、添加物を含んでいてもよい。添加物は、例えば、Ｍｇ、Ｍｎ、Ｖ、Ｃｒ、Ｙ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｃｏ、Ｎｉ、Ｌｉ、Ｂ、Ｎａ、ＫまたはＳｉの酸化物もしくはガラスである。有機バインダは、例えば、ポリビニルブチラール樹脂またはポリビニルアセタール樹脂である。有機溶剤は、例えば、エタノールまたはトルエンである。
【0051】
次に、図４のＳ２および図５Ａに示すように、塗工工程では、セラミック粉末を含むスラリをキャリアフィルム上にシート状に塗布して乾燥させたグリーンシート２４を作製する。キャリアフィルムは、例えば、ＰＥＴ（ポリエチレンテレフタレート）フィルムである。スラリの塗布には、ドクターブレード法、ダイコータ法またはグラビアコータ法などが用いられる。
【0052】
次に、図４のＳ３および図５Ｂに示すように、印刷工程では、複数枚のグリーンシートのうち図１の内部電極層３Ａ、３Ｂを形成する層のグリーンシート２４に内部電極用導電ペーストを所定のパターンとなるように塗布し、内部電極パターン２３を形成する。このとき、１枚のグリーンシート２４には、グリーンシート２４の長手方向に分離された複数の内部電極パターン２３を形成する。内部電極用導電ペーストは、内部電極層３Ａ、３Ｂの材料として用いられる金属の粉末を含む。例えば、内部電極層３Ａ、３Ｂの材料として用いられる金属がＮｉの場合、内部電極用導電ペーストは、Ｎｉの粉末を含む。また、内部電極用導電ペーストは、バインダと、溶剤と、必要に応じて助剤とを含む。内部電極用導電ペーストは、共材として、誘電体層４と主成分が同一の組成であるセラミック材料を含んでいてもよい。内部電極用導電ペーストの塗布には、スクリーン印刷法、インクジェット印刷法またはグラビア印刷法などが用いられる。
【0053】
次に、図４のＳ４および図５Ｃに示すように、成型工程では、内部電極パターン２３が形成されたグリーンシート２４と、内部電極パターンが形成されていない外層用のグリーンシートを所定の順序で複数枚数だけ積み重ねた積層ブロックを作製する。このとき、積層方向に隣接するグリーンシート２４の内部電極パターン２３Ａ、２３Ｂは、グリーンシート２４の長手方向に交互にずらされるように積み重ねる。また、内部電極パターン２３Ａのみが積層方向に積み重ねられる部分と、内部電極パターン２３Ａ、２３Ｂが積層方向に交互に積み重ねられる部分と、内部電極パターン２３Ｂのみが積層方向に積み重ねられる部分とができるようにする。
【0054】
次に、図４のＳ５および図５Ｄに示すように、圧着工程では、図５のＳ４の成型工程で得られた積層ブロックをプレスし、グリーンシート２４を圧着する。積層ブロックをプレスする方法として、例えば、積層ブロックを樹脂フィルムで挟み、静水圧プレスする方法などが用いられる。
【0055】
次に、図４のＳ６および図５Ｅに示すように、カット工程では、プレスされた積層ブロックを切断し、直方体形状の素体に個片化する。積層ブロックの切断は、内部電極パターン２３Ａのみが積層方向に積み重ねられる部分と、内部電極パターン２３Ｂのみが積層方向に積み重ねられる部分で行う。積層ブロックの切断には、例えば、ブレードダイシングなどの方法が用いられる。
【0056】
このとき、図５Ｆに示すように、個片化された素体２には、誘電体層４を介して交互に積層された内部電極層３Ａ、３Ｂが形成される。内部電極層３Ａは、素体２の一方の側面で誘電体層４の表面から引き出され、内部電極層３Ｂは、素体２の他方の側面で誘電体層４の表面から引き出される。
【0057】
【0058】
次に、図４のＳ８に示すように、外部電極下地塗布工程では、図４のＳ７でバインダが除去された素体２の両側面と、各側面の周面の４つの面に下地層用導電ペーストを塗布し乾燥させる。下地層用導電ペーストは、下地層７の導電性材料として用いられる金属の粉末またはフィラーを含む。例えば、下地層７の導電性材料として用いられる金属がＮｉの場合、下地層用導電ペーストは、Ｎｉの粉末またはフィラーを含む。また、下地層用導電ペーストは、共材として、例えば、誘電体層４の主成分であるセラミック成分を含む。例えば、下地層用導電ペーストには、共材として、チタン酸バリウムを主成分とする酸化物セラミックの粒子（Ｄ５０粒子径で０．８μｍ～４μｍ）が混入される。また、下地層用導電ペーストは、バインダと、溶剤とを含む。
【0059】
次に、図４のＳ９および図５Ｇに示すように、焼成・再酸化工程では、図４のＳ８で下地層用導電ペーストが塗布された素体２を焼成し、内部電極層３Ａ、３Ｂと誘電体層４を一体化するとともに、素体２に一体化された下地層７´を形成する。素体２の焼成は、例えば、焼成炉にて１０００～１３５０℃で１０分～２時間だけ行う。内部電極層３Ａ、３ＢにＮｉまたはＣｕなどの卑金属を使用している場合は、内部電極層３Ａ、３Ｂの酸化を防止するため、焼成炉内を還元雰囲気にして焼成することができる。さらに、下地層７´の表面に露出した金属を酸化することにより、その金属の酸化膜を下地層７´の表面の金属上に形成する。下地層７´の表面に露出した金属の酸化では、例えば、Ｎ２ガス雰囲気中で６００℃～１０００℃で再酸化処理を行うことができる。
【0060】
この下地層７´は、図６Ａに示すように、図３の被覆金属７Ｃが形成される前の下地層である。下地層７´では、下地層７´の表面に存在する共材７Ｂは、下地層７´の表面から突出している。このため、下地層７´の表面の平坦性は、下地層７の表面の平坦性に比べて劣る。下地層７´の表面に露出した金属層７Ａ上には、金属層７Ａの酸化膜７Ｄが形成されている。
【0061】
次に、図４のＳ１０および図５Ｈに示すように、ブラスト研磨工程では、下地層７´の投射面に対して斜めの角度を含む方向からのブラスト研磨ＢＰにより、下地層７´上の酸化膜７Ｄを除去するとともに、下地層７´の表面に存在する共材７Ｂ上に金属層７Ａをせり上げることで被覆金属７Ｃを形成する。
【0062】
ブラスト研磨ＢＰでは、図６Ｂに示すように、下地層７´が露出するように素体２をブラスト処理装置内に設置し、下地層７´の各面に対して斜めの角度を含む方向からブラストメディアＢＭを投射する。下地層７´の投射面に対して斜めの角度θは、下地層７´の投射面に対して１５～３５°の範囲内の角度であることが好ましい。このとき、ブラストメディアＢＭが、下地層７の表面に存在する共材７Ｂの周辺の金属層７Ａに斜めから衝突すると、その金属層７Ａが共材７Ｂ上にせり上げられることで、共材７Ｂ上に被覆金属７Ｃが形成される。
【0063】
例えば、下地層７´から露出する素体２の中央部を薄い平板状の治具で固定し、全方位に露出した下地層７´に対して自由に動くノズルを介して各方向からブラストメディアＢＭを投射する。これにより、図１の各外部電極６Ａ、６Ｂの異なる面に存在する共材７Ｂ上に被覆金属７Ｃを一括形成することができる。ブラストメディアＢＭは、例えば、ジルコン製またはアルミナ製の粒子である。投射条件は、主に投射速度、投射量、投射領域および投射角度を設定することができる。投射速度は、ブラストメディアＢＭの圧力および経路で調整する。投射量は、メディア循環および投射時間で調整する。投射領域は、ノズル形状および素体２とノズルとの間の距離で調整する。投射角度は、各投射面に対して１５～３５°の範囲内となるようにノズル角度を調整する。
【0064】
次に、図４のＳ１１および図５Ｉに示すように、めっき工程では、共材７Ｂ上に被覆金属７Ｃが形成された下地層７上にめっき層９を形成する。めっき層９の形成では、例えば、Ｃｕめっき、ＮｉめっきおよびＳｎめっきを順次行うことができる。このとき、被覆金属７Ｃが表面に形成された下地層７上の素体２を、めっき液とともにバレルに収容し、バレルを回転させつつ通電することにより、めっき層９を形成することができる。ここで、めっき層９は、下地層７の表面に存在する共材７Ｂ上の被覆金属７Ｃを介して共材７Ｂの表面全体に導かれる。このため、下地層７の表面に存在する共材７Ｂでめっき層９が分断されるのを防止することができ、下地層７上に形成されるめっき層９の連続性を確保することができる。このとき、めっき層９は、金属層７Ａ、共材７Ｂおよび被覆金属７Ｃに接することができる。
【0065】
以上説明したように、上述した第１実施形態によれば、下地層７´の投射面に対して斜めの角度を含む方向からのブラスト研磨ＢＰを行うことにより、金属層７Ａ上の酸化膜７Ｄを除去しつつ、下地層７´の表面に存在する共材７Ｂ上に金属層７Ａをせり上げることができる。このため、めっき層９を金属層７Ａと接触させることが可能となるとともに、下地層７´の表面に存在する共材７Ｂを除去することなく、めっき層９と共材７Ｂとの接触面積を低減させることができる。この結果、スループットの低下を抑制しつつ、下地層７に対するめっき層９の付着性を向上させることが可能となるとともに、融着不良および素体へのダメージを低減することが可能となる。
【0066】
（第２実施形態）
図７は、第２実施形態に係る積層セラミックコンデンサが実装された回路基板の構成を示す断面図である。
図７において、回路基板１１上には、ランド電極１２Ａ、１２Ｂが形成されている。回路基板１１は、プリント基板であってもよいし、Ｓｉなどの半導体基板であってもよい。積層セラミックコンデンサ１は、各外部電極６Ａ、６ＢのＳｎめっき層９Ｃに付着された各はんだ層１３Ａ、１３Ｂを介してランド電極１２Ａ、１２Ｂに接続される。ここで、めっき層９は、下地層７の金属層７Ａだけでなく被覆金属７Ｃにも接するので、下地層７上のめっき層９の連続性を向上させることができる。このため、めっき層９に対する各はんだ層１３Ａ、１３Ｂの濡れ性を向上させることができ、積層セラミックコンデンサ１の実装時の信頼性を向上させることができる。また、下地層７は、素体２側の共材の比率と、めっき層９側の共材の比率がほぼ等しいので、熱履歴に対する耐性を向上させることができる。
図７は、第２実施形態に係る積層セラミックコンデンサが実装された回路基板の構成を示す断面図である。
図７において、回路基板１１上には、ランド電極１２Ａ、１２Ｂが形成されている。回路基板１１は、プリント基板であってもよいし、Ｓｉなどの半導体基板であってもよい。積層セラミックコンデンサ１は、各外部電極６Ａ、６ＢのＳｎめっき層９Ｃに付着された各はんだ層１３Ａ、１３Ｂを介してランド電極１２Ａ、１２Ｂに接続される。ここで、めっき層９は、下地層７の金属層７Ａだけでなく被覆金属７Ｃにも接するので、下地層７上のめっき層９の連続性を向上させることができる。このため、めっき層９に対する各はんだ層１３Ａ、１３Ｂの濡れ性を向上させることができ、積層セラミックコンデンサ１の実装時の信頼性を向上させることができる。また、下地層７は、素体２側の共材の比率と、めっき層９側の共材の比率がほぼ等しいので、熱履歴に対する耐性を向上させることができる。
【0067】
以上説明したように、上述した第２実施形態によれば、めっき層９は、下地層７の金属層７Ａだけでなく被覆金属７Ｃにも接する。このため、下地層７の表面に存在する共材を除去することなく、下地層７上のめっき層９の連続性を向上させることができ、積層セラミックコンデンサ１が実装された回路基板１１の信頼性を向上させることができる。
【0068】
（第３実施形態）
図８は、第３実施形態に係る電子部品の構成を示す斜視図である。なお、図８では、電子部品としてチップインダクタを例にとった。
図８において、チップインダクタ２１は、素体２２および外部電極２６Ａ、２６Ｂを備える。素体２２は、コイルパターン２３、内部電極層２３Ａ、２３Ｂおよび磁性体材料２４を備える。素体２２の形状は、略直方体形状とすることができる。外部電極２６Ａ、２６Ｂは、互いに分離された状態で素体２２の互いに対向する側面に位置する。各外部電極２６Ａ、２６Ｂは、素体２２の各側面から前後面および上下面にかけて連続している。
図８は、第３実施形態に係る電子部品の構成を示す斜視図である。なお、図８では、電子部品としてチップインダクタを例にとった。
図８において、チップインダクタ２１は、素体２２および外部電極２６Ａ、２６Ｂを備える。素体２２は、コイルパターン２３、内部電極層２３Ａ、２３Ｂおよび磁性体材料２４を備える。素体２２の形状は、略直方体形状とすることができる。外部電極２６Ａ、２６Ｂは、互いに分離された状態で素体２２の互いに対向する側面に位置する。各外部電極２６Ａ、２６Ｂは、素体２２の各側面から前後面および上下面にかけて連続している。
【0069】
コイルパターン２３および内部電極層２３Ａ、２３Ｂは、磁性体材料２４にて覆われている。ただし、内部電極層２３Ａの端部は、素体２２の一方の側面側で磁性体材料２４から露出され、外部電極２６Ａに接続される。内部電極層２３Ｂの端部は、素体２２の他方の側面側で磁性体材料２４から露出され、外部電極２６Ｂに接続される。
【0070】
コイルパターン２３および内部電極層２３Ａ、２３Ｂの材料は、例えば、Ｃｕ、Ｎｉ、Ｔｉ、Ａｇ、Ａｕ、Ｐｔ、Ｐｄ、ＴａおよびＷなどの金属から選択することができ、これらの金属を含む合金であってもよい。磁性体材料２４は、例えば、フェライトである。
【0071】
各外部電極２６Ａ、２６Ｂは、図１の外部電極６Ａ、６Ｂと同様に構成することができる。すなわち、各外部電極２６Ａ、２６Ｂは、下地層とめっき層を備える。下地層は、金属と共材を備える。共材は、下地層の金属に混在し、下地層の表面に存在する共材の端部は、下地層の金属で覆われている。
【0072】
以上説明したように、上述した第３実施形態によれば、外部電極２６Ａ、２６Ｂの下地層の表面に存在する共材を除去することなく、外部電極２６Ａ、２６Ｂのめっき層と共材との接触面積を低減させることができる。このため、異なるチップインダクタ２１の下地層同士の融着不良および素体２２へのダメージを低減しつつ、外部電極２６Ａ、２６Ｂのめっき層の均一性の低下を抑制することが可能となる。
【0073】
なお、上述した実施形態では、電子部品として積層セラミックコンデンサおよびチップインダクタを例にとったが、チップ抵抗またはセンサチップであってもよい。また、上述した実施形態では、電子部品として２端子の外部電極をもつ部品を例にとったが、３端子以上の外部電極をもつ電子部品であってもよい。
【0074】
（実施例）
図９は、実施例に係る積層セラミックコンデンサの融着不良およびめっき不良と共材量との関係をブラストなしの場合と比較して示す図、図１０は、実施例に係る積層セラミックコンデンサの融着不良およびめっき不良と共材量の数値例をブラストなしの場合と比較して示す図である。なお、ブラストなしの場合は化学研磨による下地層の表面処理を行った。また、図９および図１０では、下地層７の金属がＮｉの場合を示した。また、下地層７中の共材量は、ｗｔ％で示した。
図９は、実施例に係る積層セラミックコンデンサの融着不良およびめっき不良と共材量との関係をブラストなしの場合と比較して示す図、図１０は、実施例に係る積層セラミックコンデンサの融着不良およびめっき不良と共材量の数値例をブラストなしの場合と比較して示す図である。なお、ブラストなしの場合は化学研磨による下地層の表面処理を行った。また、図９および図１０では、下地層７の金属がＮｉの場合を示した。また、下地層７中の共材量は、ｗｔ％で示した。
【0075】
図１０において、（共材がメッキ層と接する長さ）／（下地層とメッキ層の界面長さ）、焼成後の融着不良率およびめっき未着不良率の算出では、図２の断面視野で確認される１製品の外部電極６Ａ、６Ｂの全域から１データを算出した。このとき、５個のサンプルで確認し、その平均値を採用した。なお、（共材がメッキ層と接する長さ）は、図３のＬ１に相当する長さをすべて加算した値である。（下地層とメッキ層の界面長さ）は、図２の外部電極６Ａ、６Ｂの下地層７とメッキ層９の界面の全長である。
【0076】
下地層７中の共材量が１０～７０％の範囲内において、ブラストありでは、共材端部へのＮｉ層の被覆があり、ブラストなしでは、共材端部へのＮｉ層の被覆がなかった。このため、共材端部をＮｉ層で被覆するには、ブラスト処理が有効である。
【0077】
下地層７中の共材量が増大すると、ブラストの有無によらず、（共材がメッキ層と接する長さ）が増大するため、（共材がメッキ層と接する長さ）／（下地層とメッキ層の界面長さ）も増大する。ただし、ブラストありでは、ブラストなしに比べて、（共材がメッキ層と接する長さ）が小さいため、（共材がメッキ層と接する長さ）／（下地層とメッキ層の界面長さ）も小さくなる。
【0078】
また、図９および図１０において、下地層７中の共材量が増大すると、焼成後の融着不良率は減少する。このため、融着不良率を減少させるには、下地層７中の共材量を増大させるのが有効である。なお、焼成はブラスト前に実施されるため、ブラストありの融着不良率は、ブラストなしの融着不良率と等しい。
【0079】
また、下地層７中の共材量が増大すると、ブラストの有無によらず、下地層７中の金属とめっき層９との接触面積が減少するため、めっき未着不良率が増大する。ただし、ブラストありでは、ブラストなしに比べて、下地層７中の金属とめっき層９との接触面積が大きいため、めっき未着不良率が小さくなる。
【0080】
以上の結果により、ブラストありの場合、下地層７中の共材量を１０～４５％の範囲内に設定することにより、融着不良率およびめっき未着不良率をほぼ０％にすることができる。ただし、めっき未着不良率は、ブラスト条件により変化する。このため、融着不良率が０％になるように下地層７中の共材量をできるだけ少なく設定した上で、めっき未着不良率が０％になるようにブラスト条件を設定するのが好ましい。
【符号の説明】
【0081】
１ 積層セラミックコンデンサ
２ 素体
２Ａ 積層体
３Ａ、３Ｂ 内部電極層
４ 誘電体層
５Ａ、５Ｂ カバー層
６Ａ、６Ｂ 外部電極
７ 下地層
９、９Ａ～９Ｃ めっき層
２ 素体
２Ａ 積層体
３Ａ、３Ｂ 内部電極層
４ 誘電体層
５Ａ、５Ｂ カバー層
６Ａ、６Ｂ 外部電極
７ 下地層
９、９Ａ～９Ｃ めっき層
【図1】
【図2】
【図3】
【図4】
【図5A】
【図5B】
【図5C】
【図5D】
【図5E】
【図5F】
【図5G】
【図5H】
【図5I】
【図6A】
【図6B】
【図7】
【図8】
【図9】
【図10】