特許 7433225 エンハンスメント型トランジスタ構造を有する半導体素子

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-02-08

(45)【発行日】2024-02-19

(54)【発明の名称】エンハンスメント型トランジスタ構造を有する半導体素子

(51)【国際特許分類】

   H01L 21/337 20060101AFI20240209BHJP

   H01L 21/338 20060101ALI20240209BHJP

   H01L 29/808 20060101ALI20240209BHJP

   H01L 29/812 20060101ALI20240209BHJP

   H01L 29/778 20060101ALI20240209BHJP

【ＦＩ】

H01L29/80 V

H01L29/80 H

【請求項の数】 11

(21)【出願番号】P 2020524862

(86)(22)【出願日】2018-11-05

(65)【公表番号】

(43)【公表日】2021-01-21

(86)【国際出願番号】 EP2018080166

(87)【国際公開番号】W WO2019086664

(87)【国際公開日】2019-05-09

【審査請求日】2021-07-13

(31)【優先権主張番号】102017125803.5

(32)【優先日】2017-11-06

(33)【優先権主張国・地域又は機関】DE

(73)【特許権者】

【識別番号】502021291

【氏名又は名称】インスティチュート フュア ミクロエレクトロニク シュトゥットガルト

(74)【代理人】

【識別番号】110002310

【氏名又は名称】弁理士法人あい特許事務所

(72)【発明者】

【氏名】ブルクハルツ，ヨアヒム，エン．

(72)【発明者】

【氏名】アロマリ，ムハンメド

(72)【発明者】

【氏名】アルシャヘド，ムハンマド

【審査官】恩田 和彦

(56)【参考文献】

【文献】特開２０１０－１１４２１９（ＪＰ，Ａ）

【文献】特表２０１３－５２７９８７（ＪＰ，Ａ）

【文献】特表２０１４－５３４６３２（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１３／０１６８６８７（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２１／３３７

Ｈ０１Ｌ ２１／３３８

Ｈ０１Ｌ ２９／７７８

Ｈ０１Ｌ ２９／８１２

Ｈ０１Ｌ ２９／８０８

(57)【特許請求の範囲】

【請求項1】

エンハンスメント型トランジスタ構造（12）を有する半導体素子であって、
前記トランジスタ構造（12）は、第1の方向（20）に沿って層状に配置されたベース基板（14）、第1の半導体層（16）および第2の半導体層（18）を含む層構造を有し、
前記トランジスタ構造（12）は、第2の方向（28）に沿って互いから離れて間隔を置かれて配置されたソース電極（22）、ゲート電極（24）およびドレイン電極（26）を有し、
前記第1の半導体層（16）は、ベース基板（14）上に配置されたIII族第1グループ窒化物材料によって形成され、
前記第2の半導体層（18）は、前記第1の半導体層（16）上に配置されたIII族第2グループ窒化物材料によって形成され、前記III族第1グループおよび第2グループの窒化物は材料が互いに異なり、
前記第1の半導体層（16）および前記第2の半導体層（18）の境界領域において2D電子ガス（19）が形成され、
前記第1の半導体層（16）および前記第2の半導体層（18）は、前記ゲート電極（24）の領域において、前記第１の方向（20）に沿って前記第1の半導体層（16）および前記第2の半導体層（18）を含む層構造の深さまで延びている複数の穴（32）を有し、前記複数の穴（32）の間に第1および第2のIII族窒化物材料を含む複数のフィン（44）が残留し、
前記ゲート電極（24）は、前記複数の穴（32）の中に延びる複数のゲート電極指（42）を有し、
前記ゲート電極指（42）を含む前記複数の穴（32）が、第1列（34）および第2列（36）を形成し、
前記第1列および前記第2列（34、36）は、前記第2の方向（28）を横断する方向に走る第3の方向（40）を定め、
前記第2列（36）の各穴（32）は、前記第1列（34）の各穴（32）に対して、前記第2の方向（28）および前記第3の方向（40）にずれており、
前記第1列（34）の各穴（32）の間の前記フィン（44）と、前記第2列（36）の各穴（32）の間の前記フィン（44）とは、前記第3の方向（40）にずれており、そのずれている距離は、前記第３の方向（40）の穴径（DL）および穴間距離（DA1）の合計の半分に対応する、半導体素子。

【請求項2】

前記第1列および第2列（34、36）は、互いに平行に走っている、請求項1に記載の半導体素子。

【請求項3】

前記複数の穴（32）が第３列（38）を形成し、前記第３列（38）の各穴（32）は、前記第2列（36）の各穴（32）に対して、前記第2の方向（28）および前記第3の方向（40）にずれている、請求項1または請求項2に記載の半導体素子。

【請求項4】

エンハンスメント型トランジスタ構造（12）を有する半導体素子であって、
前記トランジスタ構造（12）は、第1の方向（20）に沿って層状に配置されたベース基板（14）、第1の半導体層（16）および第2の半導体層（18）を含む層構造を有し、
前記トランジスタ構造（12）は、第2の方向（28）に沿って互いから離れて間隔を置かれて配置されたソース電極（22）、ゲート電極（24）およびドレイン電極（26）を有し、
前記第1の半導体層（16）は、ベース基板（14）上に配置されたIII族第1グループ窒化物材料によって形成され、
前記第2の半導体層（18）は、前記第1の半導体層（16）上に配置されたIII族第2グループ窒化物材料によって形成され、前記III族第1グループおよび第2グループの窒化物は材料が互いに異なり、
前記第1の半導体層（16）および前記第2の半導体層（18）の境界領域において2D電子ガス（19）が形成され、
前記第1の半導体層（16）および前記第2の半導体層（18）は、前記ゲート電極（24）の領域において、前記第１の方向（20）に沿って前記第1の半導体層（16）および前記第2の半導体層（18）を含む層構造の深さまで延びている複数の穴（32）を有し、前記複数の穴（32）の間に第1および第2のIII族窒化物材料を含む複数のフィン（44）が残留し、
前記ゲート電極（24）は、前記複数の穴（32）の中に延びる複数のゲート電極指（42）を有し、
前記ゲート電極指（42）を含む前記複数の穴（32）が、第1列（34）および第2列（36）を形成し、
前記第1列および前記第2列（34、36）は、前記第2の方向（28）を横断する方向に走る第3の方向（40）を定め、
前記第2列（36）の各穴（32）は、前記第1列（34）の各穴（32）に対して、前記第2の方向（28）および前記第3の方向（40）にずれており、
前記第1列（34）の2つの隣接する穴（32）の第1の穴間距離（DA1）が、前記第2列（36）の２つの隣接する穴（32）の第2の穴間距離に等しい、半導体素子。

【請求項5】

エンハンスメント型トランジスタ構造（12）を有する半導体素子であって、
前記トランジスタ構造（12）は、第1の方向（20）に沿って層状に配置されたベース基板（14）、第1の半導体層（16）および第2の半導体層（18）を含む層構造を有し、
前記トランジスタ構造（12）は、第2の方向（28）に沿って互いから離れて間隔を置かれて配置されたソース電極（22）、ゲート電極（24）およびドレイン電極（26）を有し、
前記第1の半導体層（16）は、ベース基板（14）上に配置されたIII族第1グループ窒化物材料によって形成され、
前記第2の半導体層（18）は、前記第1の半導体層（16）上に配置されたIII族第2グループ窒化物材料によって形成され、前記III族第1グループおよび第2グループの窒化物は材料が互いに異なり、
前記第1の半導体層（16）および前記第2の半導体層（18）の境界領域において2D電子ガス（19）が形成され、
前記第1の半導体層（16）および前記第2の半導体層（18）は、前記ゲート電極（24）の領域において、前記第１の方向（20）に沿って前記第1の半導体層（16）および前記第2の半導体層（18）を含む層構造の深さまで延びている複数の穴（32）を有し、前記複数の穴（32）の間に第1および第2のIII族窒化物材料を含む複数のフィン（44）が残留し、
前記ゲート電極（24）は、前記複数の穴（32）の中に延びる複数のゲート電極指（42）を有し、
前記ゲート電極指（42）を含む前記複数の穴（32）が、第1列（34）および第2列（36）を形成し、
前記第1列および前記第2列（34、36）は、前記第2の方向（28）を横断する方向に走る第3の方向（40）を定め、
前記第2列（36）の各穴（32）は、前記第1列（34）の各穴（32）に対して、前記第2の方向（28）および前記第3の方向（40）にずれており、
前記第1列（34）の穴（32）と、前記第2列（36）のそれに隣接する穴（32）との間のさらなる穴間距離（DA2）が、前記第1列（34）の2つの隣接する穴（32）の前記第1の穴間距離（DA1）に等しい、半導体素子。

【請求項6】

エンハンスメント型トランジスタ構造（12）を有する半導体素子であって、
前記トランジスタ構造（12）は、第1の方向（20）に沿って層状に配置されたベース基板（14）、第1の半導体層（16）および第2の半導体層（18）を含む層構造を有し、
前記トランジスタ構造（12）は、第2の方向（28）に沿って互いから離れて間隔を置かれて配置されたソース電極（22）、ゲート電極（24）およびドレイン電極（26）を有し、
前記第1の半導体層（16）は、ベース基板（14）上に配置されたIII族第1グループ窒化物材料によって形成され、
前記第2の半導体層（18）は、前記第1の半導体層（16）上に配置されたIII族第2グループ窒化物材料によって形成され、前記III族第1グループおよび第2グループの窒化物は材料が互いに異なり、
前記第1の半導体層（16）および前記第2の半導体層（18）の境界領域において2D電子ガス（19）が形成され、
前記第1の半導体層（16）および前記第2の半導体層（18）は、前記ゲート電極（24）の領域において、前記第１の方向（20）に沿って前記第1の半導体層（16）および前記第2の半導体層（18）を含む層構造の深さまで延びている複数の穴（32）を有し、前記複数の穴（32）の間に第1および第2のIII族窒化物材料を含む複数のフィン（44）が残留し、
前記ゲート電極（24）は、前記複数の穴（32）の中に延びる複数のゲート電極指（42）を有し、
前記ゲート電極指（42）を含む前記複数の穴（32）が、第1列（34）および第2列（36）を形成し、
前記第1列および前記第2列（34、36）は、前記第2の方向（28）を横断する方向に走る第3の方向（40）を定め、
前記第2列（36）の各穴（32）は、前記第1列（34）の各穴（32）に対して、前記第2の方向（28）および前記第3の方向（40）にずれており、
隣接する穴の穴間距離（DA1、DA2、DA3）は、50nmから150nmの範囲にあり、好ましくは50nmから100nmの範囲にある、半導体素子。

【請求項7】

前記穴（32）が前記第3の方向（40）に穴径（DL）を有し、当該穴径（DL）は、50nmから150nmの範囲にあり、好ましくは50nmから100nmまでの範囲にある、請求項1～請求項６のいずれか１項に記載の半導体素子。

【請求項8】

エンハンスメント型トランジスタ構造（12）を有する半導体素子であって、
前記トランジスタ構造（12）は、第1の方向（20）に沿って層状に配置されたベース基板（14）、第1の半導体層（16）および第2の半導体層（18）を含む層構造を有し、
前記トランジスタ構造（12）は、第2の方向（28）に沿って互いから離れて間隔を置かれて配置されたソース電極（22）、ゲート電極（24）およびドレイン電極（26）を有し、
前記第1の半導体層（16）は、ベース基板（14）上に配置されたIII族第1グループ窒化物材料によって形成され、
前記第2の半導体層（18）は、前記第1の半導体層（16）上に配置されたIII族第2グループ窒化物材料によって形成され、前記III族第1グループおよび第2グループの窒化物は材料が互いに異なり、
前記第1の半導体層（16）および前記第2の半導体層（18）の境界領域において2D電子ガス（19）が形成され、
前記第1の半導体層（16）および前記第2の半導体層（18）は、前記ゲート電極（24）の領域において、前記第１の方向（20）に沿って前記第1の半導体層（16）および前記第2の半導体層（18）を含む層構造の深さまで延びている複数の穴（32）を有し、前記複数の穴（32）の間に第1および第2のIII族窒化物材料を含む複数のフィン（44）が残留し、
前記ゲート電極（24）は、前記複数の穴（32）の中に延びる複数のゲート電極指（42）を有し、
前記ゲート電極指（42）を含む前記複数の穴（32）が、第1列（34）および第2列（36）を形成し、
前記第1列および前記第2列（34、36）は、前記第2の方向（28）を横断する方向に走る第3の方向（40）を定め、
前記第2列（36）の各穴（32）は、前記第1列（34）の各穴（32）に対して、前記第2の方向（28）および前記第3の方向（40）にずれており、
前記ゲート電極（24）の領域の各穴（32）は、合計された穴断面積（46）を形成し、前記ゲート電極（24）の領域のフィン（44）は、合計されたフィン断面積（48）を形成し、
前記合計された穴断面積（46）および前記合計されたフィン断面積（48）は、大きさにおいてほぼ等しい、半導体素子。

【請求項9】

前記穴（32）の内壁が電気絶縁誘電体（30）によって埋められている、請求項1～請求項８のいずれか１項に記載の半導体素子。

【請求項10】

前記フィン（44）は、第3の方向（40）の2本の絶縁ゲート電極指（42）の間を横につながっている、請求項1～請求項９のいずれか１項に記載の半導体素子。

【請求項11】

前記穴（32）の断面は円形である、請求項1～請求項１０のいずれか１項に記載の半導体素子。

【発明の詳細な説明】

【技術分野】

【0001】

本発明はエンハンスメント型トランジスタ構造を有する半導体素子に関する。

【0002】

本発明は、特に、その設計および使用される材料により高電子移動度を有し、短い切換時間を実現した、いわゆる高電子移動度トランジスタ（HEMT）に関する。

【背景技術】

【0003】

この種の半導体素子（HEMT）は、例えば、特許文献1により開示される。

【0004】

HEMTは、いわゆる電界効果トランジスタの特別な設計である。後者は、ソース電極とドレイン電極との間に、ソース電極からドレイン電極まで電流が流れるチャンネルを有する。チャンネルを通る電流の流れはゲート電極の電圧により影響を受け、特に、抑制されるか、または第1の電位で実際に可能になることができる。

【0005】

異なるフェルミレベルと異なる広さのバンドギャップとを有する2つの半導体材料からなる層構造が、ソース電極とドレイン電極との間に領域に適用される場合、いわゆる二次元電子ガス（2DEG）が、前記材料の境界領域において形成される。2D電子ガスは、ソース電極とゲート電極の間に導電チャンネルを提供する。

【0006】

このように形成されたチャンネルにおける電子移動度は、非常に高い。

【0007】

アルミニウムガリウム砒素（AlGaAs）およびガリウム砒素（GaAs）が、HEMTの層構造のための異なる半導体材料として、しばしば用いられる。

【0008】

しかしながら、HEMTの構造は他の半導体層によっても実現可能であり、比較的最近、ガリウム窒素（GaN）を含む材料の組合せ、および／または窒素と周期表の主族IIIの少なくとも一つの元素（以下、一般的に「第III族窒化物」材料と言う）とを含む化合物半導体が注目を浴びている。

【0009】

ガリウム窒素およびその他の第III族窒化物材料は、価電子帯と導電帯との間に大きなバンドギャップを有し、したがって、高電圧をスイッチングするのに非常によく適している。

【0010】

このために、GaN HEMTは、電力エレクトロニクスへの応用および高周波電子工学への応用に適している。

【0011】

HEMTを含む電界効果トランジスタの場合、2つの異なる基本型がある。

【0012】

エンハンスメント型トランジスタは、normally-offトランジスタとも呼ばれる。この種のトランジスタの特性は、電圧がゲート電極に印加されたときに、ソース電極とドレイン電極との間の電流のチャンネルが開かれるということである。

【0013】

反対に、デプリーション型トランジスタ（normally-on）の場合、ソース電極とドレイン電極との間に存在するチャンネルは、ゲート電圧の印加によってピンチオフされる。

【0014】

前述したように、2D電子ガスは非常に異なるバンドギャップを有する2つの半導体材料の間に境界に形成される。この2D電子ガスはソース電極とドレイン電極との間の、導電チャンネルとして役立つことができる。このために、デプリーション型HEMTを製造することは、比較的単純である。

【0015】

対照的に、エンハンスメント型HEMTの製造は、ゲート電位のないゲート電極領域に2D電子ガスが発生するのを防止するために、追加のステップおよび付加的な技術的経費を必要とする。

【0016】

1つの方法は、金属ゲート接点下の第2の半導体層を局部的にエッチングバック(local etching back)すること、すなわち薄くすること(thinning)である。この方法の実施例が、特許文献2、特許文献3、特許文献4、特許文献5、特許文献6、特許文献7および特許文献8に記載されている。薄い半導体層を局部的にエッチングすることは、しかしながら困難で、エッチング工程の非常に正確なコントロールを必要とする。

【0017】

現代の観点から望ましい第2の方法は、金属的ゲート電極と2D電子ガスを形成するための層構造との間に、追加的にpドープされた導電性の半導体層を使用することである。

【0018】

このpドープ層は、電位シフトを起こさせ、その結果、ゲート電極領域の2DEGチャンネルを抑制する。

【0019】

この場合の不利な点は、pドープ層を、ゲート領域の外側でエッチングによって完全に取り除かなければならないということである。しかし、ゲート直下の2DEGチャンネルがオーバーエッチングによって、損傷を受けることは許されない。

【0020】

この方法の実施例が、特許文献9、特許文献10、特許文献11、特許文献12、特許文献13および特許文献14に記載されている。

【0021】

第3の方法は、ゲート誘電体が塗布される前に、ゲート電極下の半導体層にフッ素の注入をするか、またはこの層を酸素プラズマ処理して使用することである。

【0022】

この方法の実施例は、特許文献15、特許文献16および特許文献17に記載されている。

【0023】

この方法の不利な点は、長期安定度の不足である。

【0024】

第4の方法は、半導体層を、ソース電極とドレイン電極との間の領域内で複数のストリップに再分割することに基づく。この方法は、第1の半導体層および第2の半導体層にエッチング溝を作る。「稜線」すなわちウェブ（本明細書では「フィン」と言う）が、溝と溝との間に残る。ソース電極とゲート電極との間のチャンネルはフィンの中を走っており、ゲート電位は、横切る方向に、チャンネルに作用することができる。エンハンスメント型トランジスタ構造を有効にするポテンシャル条件は、このようにして実現される。

【0025】

前述したエッチングバックとは対照的に、溝をエッチングすることは、エッチング深さに関して厳格でなくてもよい。

【0026】

不利な点は、チャンネルの導電性が、構造化の程度に応じて大きな影響を受けるということであり、これによって導電状態における抵抗が増加する。

【0027】

フィンを有するトランジスタ構造の実施例として、非特許文献1、非特許文献2、非特許文献3を参照されたい。

【0028】

はじめに挙げた特許文献1は、フィンを有するエンハンスメント型トランジスタ構造の複数の実施の形態を開示している。

【0029】

いくつかの実施の形態において、フィンおよび溝の長さは、ソース電極とドレイン電極との間の距離より短い。

【0030】

1つの実施の形態において、ゲート電極領域の各フィンに加えて、第2のグループに属する複数のフィンがあり、ソース電極の金属被覆がその上に延びている。すべての実施の形態において、ゲート電極とフィンの層構造との間に、pドープ材料が配置される。

【0031】

したがって、特許文献1は、第2の方法と第4の方法とを合わせたものである。

【先行技術文献】

【特許文献】

【0032】

【文献】独国特許出願公開第10 2015 103 017 A1号明細書

【文献】独国特許出願公開第10 2011 000 911 A1号明細書

【文献】独国特許出願公開第10 2013 102 156 A1号明細書

【文献】米国特許第8,114,726 B2号明細書

【文献】米国特許出願公開第2010/0219452 A1号明細書

【文献】米国特許出願公開第2011/0073912 A1号明細書

【文献】米国特許出願公開第2013/0237021 A1号明細書

【文献】米国特許出願公開第2014/0015011 A1号明細書

【文献】米国特許第7,728,356 B2号明細書

【文献】米国特許第8,890,168 B2号明細書

【文献】米国特許第8,890,206 B2号明細書

【文献】米国特許第8,933,489 B2号明細書

【文献】米国特許第2008/0296618 A1号明細書

【文献】国際出願公開第2008/151138 A1号明細書

【文献】米国特許第7,932,539 B2号明細書

【文献】米国特許出願公開第2007/0278518 A1号明細書

【文献】米国特許出願公開第2012/0098599 A1号明細書

【非特許文献】

【0033】

【文献】Chandan Yadav et al. "Modeling of GaN-Based Normally-Off FinFET", in IEEE Electron Device Letters, Vol. 35, No. 6, June 2014

【文献】Ki-Sik Kim et al. "Heterojunction-Free GaN Nanochannel FinFETs With High Performance", IEEE Electron Device Letters, Vol. 34, No. 3, March 2013

【文献】Dong-Hyeok Son et al. "Fabrication of high performance AlGaN/GaN FinFET by utilizing anisotropic wet etching in TMAH solution", published on the occasion of the Solid State Device Research Conference (ESSDERC) from September 14 to 18, 2015, Graz, Austria.

【発明の概要】

【発明が解決しようとする課題】

【0034】

以上の背景技術に対して、前述の不利な点を回避するかまたは少なくとも減じることができる、冒頭に記載したタイプの半導体素子を提供することが、本発明の目的である。

【0035】

特に、より少ないリソグラフィのための支出および／またはより高い歩留まりを実現し、よって、より高い費用対効果で製造できるエンハンスメント型トランジスタ構造を有する半導体素子を提供することが、本発明の目的である。

【課題を解決するための手段】

【0036】

本発明の一態様にしたがって、前記目的は、以下に記載のエンハンスメント型トランジスタ構造を有する半導体素子により達成される。

【0037】

エンハンスメント型トランジスタ構造は、ベース基板、第1の半導体層および第2の半導体層（それは第1の方向に沿ってより上に配置されたものである）を含む層構造を有し、第1の半導体層および第2の半導体層は第1の方向に沿って積層されている。当該トランジスタ構造はさらに、ソース電極、ゲート電極およびドレイン電極を有し、それらは第2の方向に沿って互いから離れて配置されている。第1の半導体層は、ベース基板上に設置されたIII族第1グループ窒化物材料によって形成され、第2の半導体層は、第1の半導体層上に形成されたIII族第2グループ窒化物材料によって形成される。III族第1グループおよびIII族第2グループの窒化物材料は互いに異なり、2D電子ガスは第1の半導体層および第2の半導体層の境界領域において生成される。

【0038】

第1の半導体層および第2の半導体層は、ゲート電極領域に複数の穴(holes)を有し、それらの穴と穴との間に、III族第1グループおよび第2グループの窒化物材料を含む複数のフィンが残留し(remain)、前記ゲート電極は、前記各穴に延びる複数のゲート電極指(gate finger)を伴う。

【0039】

ゲート電極指を伴う複数の穴は、穴の第1列と、少なくとも、穴の第2列とを形成する。以下単に「第1列」、「第2列」などという。そこにおいて、第1列および第2列は、いずれの場合においても前記第2の方向を横断する方向に延びて、それは第3の方向を定める。そして、第2列の各穴は、第1列の各穴に対して、第2の方向および第3の方向においてずれている(offset)。

【0040】

本発明のトランジスタ構造は、層構造によって形成される2DEGチャンネルを抑制するために、そしてエンハンスメント型トランジスタ構造を得るために、ゲート電極領域に穴およびフィンにより構築される層構造を採用する。

【0041】

ゲート電極のゲート電極指が層構造に到達するので、ポテンシャル条件は変化し、空乏ゾーンがゲート電極指の周辺で形成される。空乏ゾーンは、2D電子ガスの形成を妨げる。

【0042】

好適な実施の形態において、ゲート電極指を伴う各穴は、ソース電極とドレイン電極との間のチャンネルが、ゲート電位の印加なしでピンチオフされるように選ばれた、互いから相対的な距離で配列される。

【0043】

先行技術のフィン・トランジスタとは対照的に、本発明の半導体素子は、ゲート電極指を伴う少なくとも2つの列を有する。そこにおいて、各列の各穴は、残ったフィンが第2の方向において、直線状に通り抜けできなくて、むしろ中断されるか、または少なくとも制限されすなわち狭くなるように、互いにずれている。

【0044】

しかしながら、それと同時に、第2列のずれた各穴はさらなるフィンを形成する。それは第1列の各フィンに対してもずれている。

【0045】

この構造は、先行技術すなわちより広いフィンと比較すると、穴もしくは溝の密度の低下を可能にする。

【0046】

低下した穴密度は、構造を製造するにあたって安い経費で済み、費用対効果の実現を有効にする。さらに、より大きい穴間距離のためのより広いフィンは、導電状態すなわちエンハンスド状態でのより低い電気抵抗を実現する。

【0047】

さらなる利点は2D電子ガスを貫く穴の、精密(critical)でなくても良いエッチング加工にある。このようにして、改良された再現性が得られ、より高い製造歩留まりが得られる。

【0048】

したがって、前述した発明の目的は、完全に達成される。

【0049】

好ましい構成において、第1列および第2列は、互いに平行となる。

【0050】

原則として、第1列および第2列が互いに関して斜めに走ることができる。例えば、10度の角度をなすことができる。

【0051】

これとの比較になるが、前記好ましい構成は、ゲート電極指およびフィンを伴う穴が、ゲート電極の下の可能な最も小さな領域で、互いから離れて配列されて、一様に間隔を置かれる、という効果がある。

【0052】

都合のよいことに、この構成は、前記第3の方向において、チャンネル幅にわたって同質のチャンネル特性を実現できる。

【0053】

さらなる構成において、複数の穴の一部は、第3列を形成する。

【0054】

第3列の各穴は、前記第2の方向および前記第3の方向において、第2列の各穴に対してずれているしている。

【0055】

好ましくは、第1列の穴と第2列の穴は、それぞれ第2の方向に配列される。そうすると、第1列の穴と第3の列の穴とは第2の方向にさらなる列を形成する。さらにまた、好適な実施の形態では、各穴は、第2および第3の方向に関して斜めに走る列を形成する。

【0056】

この構成は、第1および第2の半導体層の特に単純な構造化を有効にする。
ゲート電極指間の相対距離をもう一度増加でき、孔の密度をさらに低下させることができる。

【0057】

さらなる構成において、第1列の穴の間のフィンおよび第2列の穴の間のフィンは、穴径の合計の半分に対応する距離および第2の方向の穴間距離(hole distance)だけ、いずれの場合においても、第3の方向においてずれている。

【0058】

好適な実施の形態において、穴径および第2の方向の穴間距離は、さらに同一である。

【0059】

この構成における好適な実施の形態において、第2列の各穴がそれぞれ、第3の方向に沿って、第1列の２つの穴の中央に実際に配置される。

【0060】

この構成は穴の密度を最小化することに都合よく寄与する。そして、リソグラフィに関する支出を低下させる。

【0061】

さらに、この構成は、2D電子ガス上のゲート電極による非常に均一な電界効果を実現する。

【0062】

通常、この構成は、隣接する穴と穴の距離を比較的大きく選ぶることができるという利点がある。

【0063】

さらに有利な構成において、第1列の2つの隣接する穴どうしの第1の穴間距離は、第2列の２つの隣接する穴どうしの第2の穴間距離に等しい。

【0064】

さらにまた、第1列の穴と第2列の隣接する穴との間のさらなる穴間距離が、第1列の２つの隣接する第1の穴間距離に等しいことが、好ましい。

【0065】

これらの構成は、2D電子ガス上のゲート電極の非常に均一な電界効果に同様に寄与する。その一方で、それらは第1および第2の半導体層の構造を単純化する。

【0066】

さらなる構成において、隣接する穴の穴間距離が50nmから150nmの範囲であり、好ましくは50nmから100nmまでの範囲である。

【0067】

さらに有利な構成おいて、第2の方向に沿って、穴径が、50nmから150nmの範囲、好ましくは50nmから100nmまでの範囲である。

【0068】

本発明のトランジスタ構造で、この大きさの穴間距離および穴径は、エンハンスメント型HEMTの特に費用対効果の実現のために有利であることが判明した。

【0069】

さらなる構成において、ゲート電極領域における各穴は、合計された穴断面積を形成し、ゲート電極領域における各フィンは、合計されたフィン断面積を形成する。合計された穴断面積および合計されたフィン断面積は、大きさにおいて、ほぼ等しい。

【0070】

ここで「大きさにおいて、ほぼ等しい」とは、フィン断面積がゲート電極下の領域の40％から60％の間を占めて、ゲート電極の下の全面積の、好ましくは約50％であることを意味する。

【0071】

すなわち合計された穴断面積は、ゲート電極領域の各穴断面積の合計である。
合計されたフィン断面積とは、ゲート電極領域の残ったフィンの全面積である。

【0072】

好ましい構成において、穴は、ゲート電極の金属および絶縁誘電体を導入するために、大きいことが好ましい。

【0073】

一方では、残ったフィンは、トランジスタのオン（エンハンスド）状態において、有効な電流を得るために広いことが好ましい。

【0074】

さらなる構成において、各穴は、電気絶縁性の誘電体によって満たされる。好ましくは、穴は、絶縁誘電体によって、完全に満たされることが好ましい。

【0075】

この構成において、ゲート電極の金属ゲート電極指は、この誘電体によって、第1および第2の半導体層の第III族窒化物材料から分離される。

【0076】

都合のよいことに好適な実施の形態のこの構成は、追加的なpドープ材料を省く。追加的なpドープ材料は、先行技術によるトランジスタ構造の場合、ゲート電極とチャンネル材料の選択された部分との間に導電接続をしばしば提供した。

【0077】

本構成は、特に費用対効果の実現および穴間距離の最大化をもたらす。それは、電力エレクトロニクスへの応用のための高いブレークダウン電界強度を可能にする。

【0078】

さらなる構成において、フィンは、いずれの場合においても、第3の方向に沿った２本の絶縁ゲート電極指によって、横につながる(bound)。

【0079】

この構成において、ゲート電極指はいずれの場合においても、各フィンの左側に、そして、右側に配置される。

【0080】

その変形例としての他の構成で、選択されたフィンを、pドープもしくはnドープ材料の横につなぐこと、および／または、ソース電極またはドレイン電極との導電接続を実現することができる。

【0081】

この好ましい構成は、本発明の半導体素子の、特に単純なおよび費用対効果の実現に関与する。

【0082】

さらなる構成において、穴は、少なくとも近似的に、円型である。

【0083】

この構成は、穴が電子ビームリソグラフィを用いて作られる場合、特に有利である。

【0084】

主に円形の（円形および円筒状の）穴が、好適な小さな寸法で、より容易に作製される。

【0085】

若干の構成において、穴の列が、いわゆるナノ―インプリントリソグラフィ（NIL）を用いて、代替的に、または、補助的に作製されてもよい。

【0086】

この場合、構造スタンプ(structured stamp)が、リソグラフィ・プロセスのためのフォトレジストの構造を作るために用いられる。

【0087】

この変形例である若干の好適な実施の形態において、非円形を含む異なる穴断面も、可能である。

【0088】

すべての好ましい構成において、本発明の半導体素子は、2D電子ガスが、ゲート電極の電界効果が効果的に必要とされる場合にだけ、ゲート電極指により中断されるという利点がある。

【0089】

したがって、好適な実施の形態において、本半導体素子はゲート電極の領域にだけ穴を有し、その穴は、狭く接近した配置および残った材料ウェブ(material webs)の結果として、フィンのような効果をもたらす。そして同時に、オン状態においてチャンネル抵抗を、より少なく増加させる。

【0090】

好適な実施の形態において、ソース電極とゲート電極間の残ったチャンネル領域は「穴がない」(hole-free)。すなわち、上に記載した方法で構築されていない。

【0091】

いくつかの実施の形態において、第2の方向に沿った非構築チャンネル領域は、穴およびフィンにより構築された領域の２倍のサイズを超える。

【0092】

前述のおよび以下で説明される特徴は、それぞれ示された組合せだけでなく、他の組合せでも、または単独で、本発明の要旨を逸脱しない範囲で、使用可能であることは、言うまでもない。

【0093】

本発明の実施の形態は、図面に示され、以下の説明において、さらに詳細に説明される。

【図面の簡単な説明】

【0094】

【図1】本発明の１つの実施の形態に係る半導体素子を上から簡略化して見た図である。

【図2】図１の半導体素子の線Iに沿った断面図を示す。

【図3】図１の半導体素子の線IIに沿った断面図を示す。

【発明を実施するための形態】

【0095】

図1において、実施の形態に係る半導体素子の全体を、参照番号10によって示す。

【0096】

半導体素子は、ベース基板14に設置されたトランジスタ構造12を含む。
図2に模式的に示されているように、第1の半導体層16および第2の半導体層18を有する層構造が、ベース基板14上に配置されている。

【0097】

第1の半導体層16は、第III族窒化物材料によって形成され、それは例えば、ベース基板14上へエピタキシャルに成長したGaN層であってもよい。

【0098】

第2の半導体層18は、第1の半導体層16の第III族窒化物材料と異なる第III族窒化物材料からなる。例えば、第2の半導体層18は、第1の半導体層16上にエピタキシャルに成長したAlGaN材料によって形成されていても良い。

【0099】

あるいは、若干の好適な実施の形態では、3番目の層（ここで示されない）が、第2の半導体層18と第1の半導体層16との間に配置されていてもよい。

【0100】

この第3層は、都合よく第1の半導体層および第2の半導体層を互いに適応させることに役に立つ、すなわち第1の半導体層から第2の半導体層への移行を「滑らかにする」。例えば、前述の材料の組合せのための適応層は、窒化アルミニウム（AlN）から作り出されることができる。

【0101】

明細書の冒頭においてすでに述べたように、原則として、窒素および第III族元素を含む他の化合物半導体を、用いることもできる。

【0102】

第1の半導体層16の第III族窒化物材料および第2の半導体層18の第III族窒化物材料は、異なるフェルミレベルまたは異なるバンドギャップを有する。

【0103】

したがって、半導体層16、18の境界領域で、2D電子ガス19、すなわち境界領域の2つの横方向に移動できる複数の「自由」電子を有する層が形成される。

【0104】

図２の矢印20を用いて示されるように、層構造は第1の方向20を定め、半導体層16、18の境界領域での電子の移動度は第1の方向20に実質的に直交している。

【0105】

図1を参照して、半導体素子はソース電極22、ゲート電極24およびドレイン電極26を有する。それらは第2の方向28に沿って互いから離れて配置される。各電極は、半導体層構造の上に堆積される金属材料から、典型的に作り出される。

【0106】

図2は、絶縁誘電体30上のゲート電極24の金属層を示す。例えば、誘電体30は酸化物層であり、それは第2の半導体層18の上に形成される。

【0107】

図1および図3を参照して、複数の穴(holes)32が、ゲート電極24の領域においてエッチングされる。

【0108】

穴32は、第1の方向20に沿って、第1および第2の半導体層16、18を含む層構造の深さまで延びている。

【0109】

好適な実施の形態において、穴32は、第III族窒化物材料の局部的なエッチングバックによって形成される。穴32の深さは、好ましくは、2つの第III族窒化物材料を含む層構造の高さよりも大きい。

【0110】

いくつかの実施の形態において、穴32の深さは、例えば第III族窒化物材料を含む層構造がほぼ30ナノメートルの高さを有する場合、30ナノメートルより大きくなり得る。

【0111】

通常、穴32はこのように、方向20に沿って、ベース基板14まで、もしくはベース基板14の中にまで延びるような深さを有することができる。

【0112】

図１から分かるように、これらの穴32は、各列34、36、38に沿って、互いに平行して配列される。穴の各列は、第2の方向28を横断する方向に、第3の方向40に沿って配列される。

【0113】

好適な実施の形態において、列34、36、38は、第2の方向28に対して直交する方向に走り、好ましくは第1の方向20に対して直交方向に走る。

【0114】

図3から分かるように、これらの穴32はいずれの場合においても絶縁誘電体30によって内壁が塗られる。

【0115】

好適な実施の形態において、誘電体30は、穴32がエッチング工程によって形成されたあと、第2の半導体層18を覆って形成される。

【0116】

その後の工程において、電極22、24、26の金属層が塗布される。この「後の工程」によって、穴32はゲート電極24の金属で埋められる。このようにして、穴32に達する金属ゲート電極指42を起こす。好ましくは、ゲート電極指42は誘電体30と協働して、穴32を完全に埋める。

【0117】

第1および第2の半導体層16、18ならびに2D電子ガス19を含む層構造は、穴32と穴32との間に残り、ソース電極22からゲート電極26へ電流が流れることのできるウェブすなわちフィンを形成する。

【0118】

先行技術によるフィンから成るトランジスタ構造とは対照的に、ここのフィン44は、第2の方向28に沿ってドレイン電極までまっすぐに通り抜けない。その理由は、図1に示すように、２番目の列の各穴36が、１番目の列の各穴34に対してずれていて、かつ、第3列の各穴38に対してもずれているからである（列とは、第3の方向４０に沿った列を言う）。

【0119】

好適な実施の形態において、穴32は、比較的薄い誘電体30およびゲート電極24の金属を導き入れることが可能なくらい、十分大きな直径を持つ。

【0120】

トランジスタ構造12の導電（エンハンスド）状態において、穴32は、ソース電極22からドレイン電極26まで電流の流れを妨げて、オン抵抗Ronを増加させるので、穴32をできるだけ小さくすることが望ましい。

【0121】

好適な実施例において、穴径D_Lを、50nmから100nmの範囲にするのが有利であると判明した。１つの列の隣接する穴間の距離D_A1は同様に50nmと100nmとの間にあることが有利であると判明した。さらにまた、異なる列の2つの隣接する穴間の距離D_A2は、50nmから100nm の範囲にあるのが有利であることが判明した。

【0122】

好適な実施例において、穴と穴との距離D_A1およびD_A2は、製造許容度の範囲内で同一である。

【0123】

ここで示される実施の形態において、穴32は主に円形の断面を有する。ただし、数学的に正確な円形形状は、製造許容度および工程の不安定性のためにあまり達成されない。

【0124】

他の実施の形態（ここで例示されない）において、穴32は異なる断面を有することができる。例えば楕円形、正方形、六角形、八角形、矩形その他の断面形状である。そして、それは不規則であることさえできる。

【0125】

前述した実施の形態において、穴径D_Lは、第3の方向40において好ましくは測定される。第2の方向28において、穴径は、より大きくなることができるし、より小さくなることもできる。しかし好ましくは、第2の方向28においても、第3の方向40においても、ほぼ同一である。

【0126】

好適な実施の形態において、ゲート電極24の領域で、穴の断面積の合計は、残留するフィンの断面積48の合計にほぼ等しい。さらに、好適な実施の形態において、穴32およびフィン44による層構造は、図１に示されるように、ゲート電極24の下の領域に限定される。

【0127】

ゲート電極24から離れたソース電極22とドレイン電極26との間のチャンネル領域は、ほとんど邪魔されない電流の流れを促進するために、好ましくは構造化されない。

【図1】

【図2】

【図3】