ホーム > 特許ランキング > 浜松ホトニクス株式会社
知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-02-08
(45)【発行日】2024-02-19
(54)【発明の名称】裏面入射型半導体光検出素子
(51)【国際特許分類】
H01L 31/10 20060101AFI20240209BHJP
【ＦＩ】
H01L31/10 A
【請求項の数】
4
(21)【出願番号】P 2022151347
(22)【出願日】2022-09-22
(62)【分割の表示】P 2018078642の分割
【原出願日】2018-04-16
(65)【公開番号】P2022174306
(43)【公開日】2022-11-22
【審査請求日】2022-10-20
(73)【特許権者】
【識別番号】000236436
【氏名又は名称】浜松ホトニクス株式会社
(74)【代理人】
【識別番号】100088155
【弁理士】
【氏名又は名称】長谷川 芳樹
(74)【代理人】
【識別番号】100113435
【弁理士】
【氏名又は名称】黒木 義樹
(74)【代理人】
【識別番号】100140442
【弁理士】
【氏名又は名称】柴山 健一
(72)【発明者】
【氏名】田口 智也
(72)【発明者】
【氏名】吉田 侑生
(72)【発明者】
【氏名】柴山 勝己
【審査官】吉岡 一也
(56)【参考文献】
【文献】特開２０１１－０２３４１７（ＪＰ，Ａ）
【文献】国際公開第２０１８／０６１８９８（ＷＯ，Ａ１）
【文献】特開２０１０－０９８３２９（ＪＰ，Ａ）
【文献】国際公開第２００４／０４７１７８（ＷＯ，Ａ１）
【文献】特開昭５９－０６１９７３（ＪＰ，Ａ）
【文献】特開２０１３－０６５９１１（ＪＰ，Ａ）
【文献】特開２０１２－２４４１２４（ＪＰ，Ａ）
【文献】米国特許出願公開第２０１２／０３１３２０４（ＵＳ，Ａ１）
【文献】米国特許出願公開第２００８／０１２８８４６（ＵＳ，Ａ１）
【文献】実開昭６４－０１１５５６（ＪＰ，Ｕ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ３１／１０－３１／１１９
Ｈ０１Ｌ ３１／０２３６
(57)【特許請求の範囲】
【請求項1】
互いに対向している第一主面と第二主面とを有している半導体基板を備え、前記半導体基板は、第一導電型の第一半導体領域と、前記第二主面側に形成されていると共に前記第一半導体領域とでｐｎ接合を構成する第二導電型の複数の第二半導体領域と、を有し、
前記複数の第二半導体領域それぞれは、テクスチャ表面を有している第一領域と、テクスチャ表面を有していない第二領域と、を有し、
前記第一領域が有する前記テクスチャ表面の縁領域は、前記第二領域の表面と連続していると共に、前記半導体基板の厚み方向に対して傾斜しており、
前記縁領域での前記第一領域の厚みは、前記第一領域から前記第二領域に向かって大きくなっており、
前記第一領域が有する前記テクスチャ表面は、前記半導体基板の前記厚み方向で、前記第二領域の前記表面よりも前記第一主面寄りに位置し、
前記第一主面が前記半導体基板への光入射面である、裏面入射型半導体光検出素子。
【請求項2】
前記テクスチャ表面の窪みの最深位置での前記第一領域の厚みは、前記半導体基板の前記厚み方向での、前記第二領域の前記表面と前記最深位置との間隔より小さい、請求項１に記載の裏面入射型半導体光検出素子。
【請求項3】
前記半導体基板の前記厚み方向での前記第二領域の厚みは、前記半導体基板の前記厚み方向での前記第一領域の厚みより大きい、請求項１又は２に記載の裏面入射型半導体光検出素子。
【請求項4】
前記第二領域に配置されていると共に、前記第二領域と接触している電極を更に備えている、請求項３に記載の裏面入射型半導体光検出素子。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、裏面入射型半導体光検出素子に関する。
【背景技術】
【0002】
互いに対向している第一主面と第二主面とを有している半導体基板を備えている裏面入射型半導体光検出素子が知られている（たとえば、特許文献１及び２参照）。特許文献２に記載された裏面入射型半導体光検出素子では、半導体基板は、第一導電型の第一半導体領域と、第二導電型の複数の第二半導体領域と、を有している。複数の第二半導体領域は、第二主面側に形成されていると共に、第一半導体領域とでｐｎ接合を構成する。第一主面が、半導体基板への光入射面である。複数の第二半導体領域は、テクスチャ表面を有している。
【先行技術文献】
【特許文献】
【0003】
【文献】米国特許出願公開第２０１２／０３１３２０４号明細書
【文献】特開２０１１－０２３４１７号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
本発明の一つの態様は、長波長域（たとえば、近赤外の波長域）での分光感度特性をより一層向上させる裏面入射型半導体光検出素子を提供することを目的とする。
【課題を解決するための手段】
【0005】
本発明の一つの態様に係る裏面入射型半導体光検出素子は、互いに対向している第一主面と第二主面とを有している半導体基板を備えている。第一主面は、半導体基板への光入射面である。半導体基板は、第一導電型の第一半導体領域と、第二導電型の複数の第二半導体領域と、を有している。第二導電型の複数の第二半導体領域は、第二主面側に形成されていると共に、第一半導体領域とでｐｎ接合を構成する。複数の第二半導体領域それぞれは、テクスチャ表面を有している第一領域と、テクスチャ表面を有していない第二領域と、を有している。テクスチャ表面の窪みの最深位置での第一領域の厚みは、半導体基板の厚み方向での、第二領域の表面と最深位置との間隔より小さい。
【0006】
上記一つの態様に係る裏面入射型半導体光検出素子では、第二半導体領域の第一領域がテクスチャ表面を有している。長波長域の光は、短波長域の光に比して、吸収係数が小さい。したがって、第一主面から半導体基板に入射した長波長域の光は、半導体基板内を進み、テクスチャ表面に到達する。テクスチャ表面に到達した光は、テクスチャ表面で反射又は拡散し、半導体基板内を更に進む。長波長域の光は、半導体基板内を進む距離が長くなり、半導体基板に吸収される。この結果、上記一つの態様は、長波長域での分光感度特性を向上させる。
【0007】
光が半導体基板に吸収されることにより生じたキャリアは、第二半導体領域で再結合するおそれがある。第二半導体領域で再結合したキャリアは、検出感度に寄与しないため、分光感度特性が低下するおそれがある。第二半導体領域の厚みが大きい場合、第二半導体領域の厚みが小さい場合に比して、第二半導体領域でのキャリアの再結合が生じやすい。すなわち、第二半導体領域の表面からｐｎ接合までの距離が大きい場合、第二半導体領域の表面からｐｎ接合までの距離が小さい場合に比して、第二半導体領域でのキャリアの再結合が生じやすい。
【0008】
上記一つの態様では、テクスチャ表面の窪みの最深位置での第一領域の厚みが、半導体基板の厚み方向での、第二領域の表面と最深位置との間隔より小さい。この場合、テクスチャ表面の窪みの最深位置での第一領域の厚みが、半導体基板の厚み方向での、第二領域の表面と最深位置との間隔以上である場合に比して、テクスチャ表面からｐｎ接合までの距離が小さい。したがって、半導体基板に入射した光に起因するキャリアの、第二半導体領域での再結合が抑制される。この結果、上記一つの態様は、長波長域での分光感度特性をより一層向上させる。
【0009】
上記一つの態様では、半導体基板の厚み方向での第二領域の厚みは、半導体基板の厚み方向での第一領域の厚みより大きくてもよい。
半導体基板に応力が作用した場合、光の入射に起因しないキャリアが生じるおそれがある。光の入射に起因しないキャリアは、暗電流を生じさせる。第二領域には、第一領域に比して、応力が作用しやすく、光の入射に起因しないキャリアが生じやすい。第二領域の厚みが第一領域の厚みより大きい構成では、第二領域の厚みが第一領域の厚み以下である構成に比して、第二領域では、光の入射に起因しないキャリアの再結合が生じやすい。したがって、本構成は、暗電流の発生を抑制する。
半導体基板に応力が作用した場合、光の入射に起因しないキャリアが生じるおそれがある。光の入射に起因しないキャリアは、暗電流を生じさせる。第二領域には、第一領域に比して、応力が作用しやすく、光の入射に起因しないキャリアが生じやすい。第二領域の厚みが第一領域の厚みより大きい構成では、第二領域の厚みが第一領域の厚み以下である構成に比して、第二領域では、光の入射に起因しないキャリアの再結合が生じやすい。したがって、本構成は、暗電流の発生を抑制する。
【0010】
上記一つの態様は、第二領域に配置されていると共に、第二領域と接触している電極を備えていてもよい。
本構成では、電極は、半導体基板の厚み方向での厚みが第一領域より大きい第二領域と接触する。電極と半導体基板とが接触している場合、電極を構成する材料と半導体基板を構成する材料とが合金化して、半導体基板にアロイスパイクが生じるおそれがある。アロイスパイクがｐｎ接合に到達すると、アロイスパイクは、漏れ電流を増大させる。第二領域の厚みが第一領域の厚みより大きい構成では、第二領域の厚みが第一領域の厚み以下である構成に比して、アロイスパイクはｐｎ接合に到達し難い。したがって、本構成は、漏れ電流の増大を抑制する。
本構成では、電極は、半導体基板の厚み方向での厚みが第一領域より大きい第二領域と接触する。電極と半導体基板とが接触している場合、電極を構成する材料と半導体基板を構成する材料とが合金化して、半導体基板にアロイスパイクが生じるおそれがある。アロイスパイクがｐｎ接合に到達すると、アロイスパイクは、漏れ電流を増大させる。第二領域の厚みが第一領域の厚みより大きい構成では、第二領域の厚みが第一領域の厚み以下である構成に比して、アロイスパイクはｐｎ接合に到達し難い。したがって、本構成は、漏れ電流の増大を抑制する。
【0011】
上記一つの態様では、第一領域のテクスチャ表面は、半導体基板の厚み方向で、第二領域の表面よりも第一主面寄りに位置していてもよい。
この場合、第一領域には応力が作用し難い。したがって、第一領域では、光の入射に起因しないキャリアの発生が抑制される。この結果、本構成は、暗電流の発生を抑制する。本構成では、たとえば、第二半導体領域にテクスチャ表面が形成される場合、テクスチャ表面からｐｎ接合までの距離がより一層小さくなり得る。したがって、本構成は、長波長域での分光感度特性をより一層向上させ得る。
この場合、第一領域には応力が作用し難い。したがって、第一領域では、光の入射に起因しないキャリアの発生が抑制される。この結果、本構成は、暗電流の発生を抑制する。本構成では、たとえば、第二半導体領域にテクスチャ表面が形成される場合、テクスチャ表面からｐｎ接合までの距離がより一層小さくなり得る。したがって、本構成は、長波長域での分光感度特性をより一層向上させ得る。
【0012】
上記一つの態様では、第一領域のテクスチャ表面の縁領域は、第二領域の表面と連続していると共に、半導体基板の厚み方向に対して傾斜していてもよい。
第一領域のテクスチャ表面が、半導体基板の厚み方向で、第二領域の表面よりも第一主面寄りに位置している場合、第二領域には、応力がより一層作用しやすい。第一領域のテクスチャ表面の縁領域が半導体基板の厚み方向に対して傾斜している構成では、第一領域のテクスチャ表面の縁領域が半導体基板の厚み方向と平行である構成に比して、第二領域に作用する応力が分散されやすい。したがって、第二領域に応力が作用する場合でも、第二領域への応力の集中が抑制される。本構成は、光の入射に起因しないキャリアの発生を抑制する。この結果、本構成は、暗電流の発生を抑制する。
第一領域のテクスチャ表面が、半導体基板の厚み方向で、第二領域の表面よりも第一主面寄りに位置している場合、第二領域には、応力がより一層作用しやすい。第一領域のテクスチャ表面の縁領域が半導体基板の厚み方向に対して傾斜している構成では、第一領域のテクスチャ表面の縁領域が半導体基板の厚み方向と平行である構成に比して、第二領域に作用する応力が分散されやすい。したがって、第二領域に応力が作用する場合でも、第二領域への応力の集中が抑制される。本構成は、光の入射に起因しないキャリアの発生を抑制する。この結果、本構成は、暗電流の発生を抑制する。
【発明の効果】
【0013】
本発明の一つの態様によれば、長波長域での分光感度特性をより一層向上させる裏面入射型半導体光検出素子が提供される。
【図面の簡単な説明】
【0014】
【図1】一実施形態に係る裏面入射型半導体光検出素子の平面図である。
【図2】本実施形態に係る裏面入射型半導体光検出素子の断面構成を示す図である。
【図3】本実施形態に係る裏面入射型半導体光検出素子の構成を示す平面図である。
【図4】テクスチャ表面を観察したＳＥＭ画像である。
【図5】テクスチャ表面を観察したＳＥＭ画像である。
【図6】一画素の断面構成を示す図である。
【図7】不純物濃度の分布を示す線図である。
【図8】本実施形態に係る裏面入射型半導体光検出素子の製造過程の一例を示す模式図である。
【図9】本実施形態に係る裏面入射型半導体光検出素子の製造過程の一例を示す模式図である。
【図10】本実施形態に係る裏面入射型半導体光検出素子の製造過程の一例を示す模式図である。
【図11】本実施形態に係る裏面入射型半導体光検出素子を備える電子部品装置の断面構成を示す図である。
【図12】本実施形態の第一変形例に係る裏面入射型半導体光検出素子の断面構成を示す図である。
【図13】第一変形例に係る裏面入射型半導体光検出素子の構成を示す平面図である。
【図14】第一変形例に係る裏面入射型半導体光検出素子を備える電子部品装置の断面構成を示す図である。
【図15】本実施形態の第二変形例に係る裏面入射型半導体光検出素子の断面構成を示す図である。
【図16】第二変形例に係る裏面入射型半導体光検出素子の構成を示す平面図である。
【図17】本実施形態の第三変形例に係る裏面入射型半導体光検出素子の断面構成を示す図である。
【図18】の第三変形例に係る裏面入射型半導体光検出素子の構成を示す平面図である。
【図19】本実施形態の第四変形例に係る裏面入射型半導体光検出素子の構成を示す平面図である。
【図20】本実施形態の第五変形例に係る裏面入射型半導体光検出素子の構成を示す平面図である。
【図21】本実施形態の第六変形例に係る裏面入射型半導体光検出素子の構成を示す平面図である。
【図22】本実施形態の第七変形例に係る裏面入射型半導体光検出素子の断面構成を示す図である。
【図23】一画素の断面構成を示す図である。
【図24】第七変形例に係る裏面入射型半導体光検出素子の製造過程の一例を示す模式図である。
【図25】第七変形例に係る裏面入射型半導体光検出素子の製造過程の一例を示す模式図である。
【図26】不純物濃度の分布を示す線図である。
【発明を実施するための形態】
【0015】
以下、添付図面を参照して、本発明の実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
【0016】
図１～図６を参照して、本実施形態に係る裏面入射型半導体光検出素子１の構成を説明する。図１は、本実施形態に係る裏面入射型半導体光検出素子の平面図である。図２は、本実施形態に係る裏面入射型半導体光検出素子の断面構成を示す図である。図３は、本実施形態に係る裏面入射型半導体光検出素子の構成を示す平面図である。図４及び図５は、テクスチャ表面を観察したＳＥＭ画像である。図６は、一画素の断面構成を示す図である。図６では、断面を表すハッチングが省略されている。
【0017】
図１及び図２に示されるように、半導体光検出素子１は、半導体基板１１を備えている。半導体基板１１は、シリコン（Ｓｉ）からなる基板である。半導体基板１１は、互いに対向している主面１１ａと主面１１ｂとを有している。主面１１ａは、半導体基板１１への光入射面である。主面１１ａが裏面であり、主面１１ｂが表面である。半導体基板１１は、平面視で、たとえば、多角形状を呈している。本実施形態では、半導体基板１１は、平面視で、矩形状を呈している。半導体基板１１の厚みは、たとえば、１５０μｍである。半導体基板１１の厚み方向は、たとえば、Ｚ軸と平行な方向である。本実施形態では、半導体基板１１の厚み方向は、主面１１ａと主面１１ｂとが対向している方向と一致している。半導体基板１１の厚み方向は、半導体基板１１と直交する方向、主面１１ａと直交している方向、及び、主面１１ｂと直交している方向と一致している。
【0018】
半導体基板１１は、第一導電型の半導体領域１３と、第二導電型の複数の半導体領域１５と、第一導電型の半導体領域１６と、を有している。各半導体領域１５は、半導体基板１１の主面１１ｂ側に配置されている。半導体領域１６は、半導体基板１１の主面１１ａ側に配置されている。半導体領域１６は、アキュムレーション層として機能する。第一導電型は、たとえば、ｎ型である。第二導電型は、たとえば、ｐ型である。半導体基板１１がＳｉからなる場合、ｐ型不純物は、たとえば、第１３族元素を含み、ｎ型不純物は、たとえば、第１５族元素を含む。ｐ型不純物は、たとえば、ホウ素（Ｂ）である。ｎ型不純物は、たとえば、窒素（Ｎ）、リン（Ｐ）、又はヒ素（Ａｓ）である。第一導電型が、ｐ型であり、第二導電型が、ｎ型であってもよい。
【0019】
半導体領域１３は、低不純物濃度である。半導体領域１５及び半導体領域１６は、高不純物濃度である。半導体領域１５及び半導体領域１６は、半導体領域１３よりも不純物濃度が高い。半導体領域１３の不純物濃度は、たとえば、５×１０１２ｃｍ－３である。半導体領域１５の不純物濃度は、たとえば、１×１０１９ｃｍ－３である。半導体領域１６の不純物濃度は、たとえば、１×１０１５ｃｍ－３である。半導体領域１５の最大厚みは、たとえば、５μｍである。半導体領域１６の厚みは、たとえば、１μｍである。
【0020】
複数の半導体領域１５は、半導体基板１１と直交する方向から見て、二次元配列されている。本実施形態では、複数の半導体領域１５は、互いに直交する第一方向及び第二方向に沿って配列されている。複数の半導体領域１５は、Ｍ行Ｎ列（Ｍ，Ｎは２以上の整数）で並んでいる。複数の半導体領域１５は、互いに直交する第一方向及び第二方向に沿って配列されている。第一方向は、たとえば、Ｘ軸と平行な方向である。第二方向は、たとえば、Ｙ軸と平行な方向である。各半導体領域１５は、半導体基板１１と直交する方向から見て、たとえば、多角形状を呈している。本実施形態では、各半導体領域１５は、矩形状を呈している。各半導体領域１５は、半導体基板１１と直交する方向から見て、円形状を呈していてもよい。本実施形態では、一つの半導体領域１５が、一つの画素を構成している。半導体光検出素子１は、二次元配列されている複数の画素を有している。半導体領域１３と各半導体領域１５とは、ｐｎ接合を構成している。ｐｎ接合は、半導体領域１３と各半導体領域１５との境界に形成されている。各画素では、半導体領域１５とｐｎ接合とを含む領域が、光感応領域である。矩形状は、角が面取りされている形状、及び、角が丸められている形状を含む。
【0021】
半導体基板１１は、第一導電型の半導体領域１４を有している。半導体領域１４は、半導体基板１１の主面１１ｂ側に配置されている。半導体領域１４は、主面１１ｂと直交している方向から見て、枠形状を呈している。半導体領域１４は主面１１ｂと直交している方向から見て、複数の半導体領域１５が配列されている領域を囲むように、主面１１ｂの縁に沿って設けられている。半導体領域１４は、チャネルストップ層として機能し、空乏層が半導体基板１１の側面に達するのを抑制する。
【0022】
各半導体領域１５は、テクスチャ表面ＴＳを有している領域１７と、テクスチャ表面ＴＳを有していない領域１９と、を有している。テクスチャ表面ＴＳは、図４及び図５に示されるように、微細な凹凸が形成されている表面である。領域１７は、表面に微細な凹凸が形成されている領域である。領域１７の表面全体に、微細な凹凸が形成されている。領域１７は、表面全体にテクスチャ表面ＴＳを有している。テクスチャ表面ＴＳは、たとえば、ウエットエッチングにより形成される。テクスチャ表面ＴＳは、ドライエッチング又はレーザ照射により形成されてもよい。表面がテクスチャ表面ＴＳである領域が、テクスチャ領域である。図４に示されているテクスチャ表面ＴＳは、ウエットエッチングにより形成されている。図５に示されているテクスチャ表面ＴＳは、ドライエッチングにより形成されている。図３では、テクスチャ表面ＴＳである領域を容易に理解するために、当該領域にハッチングが付されている。
【0023】
テクスチャ表面ＴＳの凹凸は、不規則に形成されている。テクスチャ表面ＴＳの凹凸が不規則であるとは、凹凸における頂の間隔が不規則に変化していること、及び、凹凸の高低差が不規則に変化していることの少なくとも一方を含む。本実施形態では、凹凸における頂の間隔が不規則に変化していると共に、凹凸の高低差が不規則に変化している。テクスチャ表面ＴＳの凹凸における頂の間隔は、たとえば、０．１～１．０μｍである。テクスチャ表面ＴＳの凹凸の高低差は、たとえば、０．５～１．５μｍである。テクスチャ表面ＴＳの凹凸は、規則的に形成されていてもよい。
【0024】
領域１７は、図３に示されるように、半導体基板１１と直交する方向から見て、領域１９の内側に位置している。本実施形態では、半導体基板１１と直交する方向から見て、領域１７は、領域１７の縁全体にわたって領域１９に囲まれている。領域１９の表面は、平坦である。領域１９は、互いに連続している二つの領域１９ａ，１９ｂを有している。領域１９ａは、半導体領域１５の縁に沿って位置している。領域１９ｂは、半導体領域１５の一つの角に位置している領域１９ｂと、を有している。領域１９ａの表面と、領域１９ｂの表面とは、同一平面上に位置している。領域１７は、半導体基板１１と直交する方向から見て、矩形の一つの角が矩形状に切り欠かれた形状を呈している。領域１７と領域１９ｂとは、図３に示されるように、半導体基板１１と直交する方向から見て、第一方向と第二方向とに交差する方向で隣り合っている。
【0025】
図６に示されるように、テクスチャ表面ＴＳの窪みの最深位置での領域１７の厚みＴＨ１は、半導体基板１１の厚み方向での、領域１９（領域１９ｂ）の表面と上記最深位置との間隔Ｄ１より小さい。上記最深位置は、たとえば、全ての窪みのうち、最も深い窪みの最深位置である。上記最深位置は、全ての窪みのうち、任意の一つの窪みの最深位置であってもよい。上記最深位置は、全ての窪みの最深位置の平均位置であってもよい。
【0026】
半導体領域１５の不純物濃度は、たとえば、図７に示されるように、表面からの深さ（半導体基板１１の厚み方向での、主面１１ｂからの距離）に対して変化する。図７は、不純物濃度の分布を示す線図である。図７に示された不純物濃度分布は、以下の過程により不純物を熱拡散させたときの分布である。半導体領域１５が形成された後に、テクスチャ表面ＴＳが形成される。その後、不純物が、高温熱処理により熱拡散される。この過程は、本実施形態に係る半導体光検出素子１の製造過程として後述される。
【0027】
半導体領域１５の不純物濃度は、所定深さ位置までは高い状態が続き、所定深さ位置から主面１１ａに向かうにしたがって徐々に低下する。半導体領域１５は、不純物濃度の分布にしたがって、主面１１ｂ寄りに位置している領域Ｒ１と、領域Ｒ１より主面１１ａ寄りに位置している領域Ｒ２と、を有している。領域Ｒ１と領域Ｒ２とは連続している。領域Ｒ１は、不純物濃度が高い領域である。領域Ｒ２は、不純物濃度が領域Ｒ１での不純物濃度から徐々に低下する遷移領域である。本実施形態では、上記所定深さは、たとえば、約３μｍである。
【0028】
本実施形態では、テクスチャ表面ＴＳの窪みの最深位置は、領域Ｒ１と領域Ｒ２との境界近傍に位置している。すなわち、最深位置は、半導体領域１５の不純物濃度が低下し始める領域近傍に位置している。領域１７では、領域Ｒ２が占有する割合が、領域Ｒ１が占有する割合より大きい。領域１７は、領域Ｒ２のみで構成されていてもよい。
【0029】
半導体領域１５（領域１７，１９）の厚みは、たとえば、表面から、半導体領域１５の不純物濃度が半導体領域１６の不純物濃度と同等となる深さまでの距離で規定される。この距離も、半導体基板１１の厚み方向での距離である。この場合、厚みＴＨ１は、テクスチャ表面ＴＳの窪みの最深位置から、半導体領域１５の不純物濃度が半導体領域１６の不純物濃度と同等となる深さまでの距離で規定される。窪みの最深位置は、たとえば、全ての窪みのうち、最も深い窪みの最深位置である。この場合、厚みＴＨ１は、領域１７の厚みの最小値を示す。窪みの最深位置は、たとえば、全ての窪みのうち、最も浅い窪みの最深位置であってもよい。この場合、厚みＴＨ１は、領域１７の厚みの最大値を示す。窪みの最深位置は、たとえば、全ての窪みの最深位置の平均位置であってもよい。この場合、厚みＴＨ１は、領域１７の厚みの平均値を示す。厚みＴＨ１は、たとえば、０．１～１．０μｍである。
【0030】
半導体領域１５（領域１７，１９）の厚みは、たとえば、半導体基板１１の厚み方向での、表面から、領域Ｒ２が終わる位置までの距離で規定されてもよい。領域Ｒ２が終わる位置は、図７から明らかなように、不純物濃度の低下が終わる位置である。この場合、厚みＴＨ１は、テクスチャ表面ＴＳの窪みの最深位置から、領域Ｒ２が終わる位置までの距離で規定される。
【0031】
間隔Ｄ１は、テクスチャ表面ＴＳの窪みの深さである。最深位置が、最も深い窪みの最深位置である場合、間隔Ｄ１は、テクスチャ表面ＴＳの窪みの深さの最大値である。最深位置が、最も浅い窪みの最深位置である場合、間隔Ｄ１は、テクスチャ表面ＴＳの窪みの深さの最小値である。最深位置が、全ての窪みの最深位置の平均位置である場合、間隔Ｄ１は、テクスチャ表面ＴＳの窪みの平均深さである。間隔Ｄ１は、たとえば、１．０～２．５μｍである。
【0032】
半導体基板１１の厚み方向での領域１９（領域１９ｂ）の厚みＴＨ２は、半導体基板１１の厚み方向での領域１７の厚みＴＨ３より大きい。厚みＴＨ２は、たとえば、５μｍである。本実施形態では、厚みＴＨ２は、半導体領域１５の最大厚みでもある。
領域１７の厚みＴＨ３は、テクスチャ表面ＴＳの凹凸に応じて変化する。厚みＴＨ３は、たとえば、テクスチャ表面ＴＳの窪みの最深位置での厚みである。この場合、厚みＴＨ３は、厚みＴＨ１と同等である。厚みＴＨ３は、たとえば、テクスチャ表面ＴＳの頂の位置での厚みであってもよい。厚みＴＨ３が規定される頂は、たとえば、全ての頂のうち、最も高い頂である。最も高い頂は、半導体基板１１の厚み方向で、最も主面１１ｂ寄りに位置している頂である。この場合、厚みＴＨ３は、領域１７の厚みの最大を示す。厚みＴＨ３が規定される頂は、たとえば、全ての頂のうち、最も低い頂であってもよい。最も低い頂は、半導体基板１１の厚み方向で、最も主面１１ａ寄りに位置している頂である。厚みＴＨ３は、たとえば、テクスチャ表面ＴＳの凹凸の平均高さ位置から、領域Ｒ２が終わる位置までの距離であってもよい。厚みＴＨ３は、たとえば、０．１～１．５μｍである。
領域１７の厚みＴＨ３は、テクスチャ表面ＴＳの凹凸に応じて変化する。厚みＴＨ３は、たとえば、テクスチャ表面ＴＳの窪みの最深位置での厚みである。この場合、厚みＴＨ３は、厚みＴＨ１と同等である。厚みＴＨ３は、たとえば、テクスチャ表面ＴＳの頂の位置での厚みであってもよい。厚みＴＨ３が規定される頂は、たとえば、全ての頂のうち、最も高い頂である。最も高い頂は、半導体基板１１の厚み方向で、最も主面１１ｂ寄りに位置している頂である。この場合、厚みＴＨ３は、領域１７の厚みの最大を示す。厚みＴＨ３が規定される頂は、たとえば、全ての頂のうち、最も低い頂であってもよい。最も低い頂は、半導体基板１１の厚み方向で、最も主面１１ａ寄りに位置している頂である。厚みＴＨ３は、たとえば、テクスチャ表面ＴＳの凹凸の平均高さ位置から、領域Ｒ２が終わる位置までの距離であってもよい。厚みＴＨ３は、たとえば、０．１～１．５μｍである。
【0033】
テクスチャ表面ＴＳは、半導体基板１１の厚み方向で、領域１９（領域１９ａ，１９ｂ）表面より主面１１ａ寄りに位置している。すなわち、テクスチャ表面ＴＳは、領域１９（領域１９ａ，１９ｂ）の表面を含む仮想平面ＶＰより主面１１ａ寄りに位置している。主面１１ｂは、領域１７で窪んでいる。テクスチャ表面ＴＳと領域１９の表面とで、段差が形成されている。領域１７のテクスチャ表面ＴＳの縁領域ＴＳａは、領域１９（領域１９ａ，１９ｂ）の表面と連続していると共に、半導体基板１１の厚み方向に対して傾斜している。本実施形態では、縁領域ＴＳａでの領域１７の厚みが、領域１７から領域１９に向かうにつれて徐々に大きくなるように、縁領域ＴＳａが傾斜している。
【0034】
半導体光検出素子１は、複数の絶縁膜２１，２３，２５、複数のパッド電極３１、複数のＵＢＭ（under-bump metal）３３、及び複数のバンプ電極３５を備えている。本実施形態では、半導体光検出素子１は、半導体領域１５毎に、一つのパッド電極３１、一つのＵＢＭ３３、及び一つのバンプ電極３５を備えている。半導体光検出素子１は、半導体領域１４と電気的に接続されている電極（不図示）を備えている。半導体領域１４と電気的に接続されている電極は、主面１１ｂ側に配置されている。
【0035】
絶縁膜２１は、半導体基板１１の主面１１ａに配置されている。絶縁膜２１は、主面１１ａ上に形成されている。絶縁膜２１は、たとえば、酸化膜である。本実施形態では、絶縁膜２１は、酸化シリコン（ＳｉＯ２）からなる。絶縁膜２１は、たとえば、シリコン熱酸化膜である。絶縁膜２１は、窒化シリコン（ＳｉＮ）からなっていてもよい。この場合、絶縁膜２１は、たとえば、プラズマＣＶＤ（Plasma-enhanced Chemical Vapor Deposition）により形成される。絶縁膜２１は、反射防止膜として機能する。絶縁膜２１の厚みは、たとえば、０．１μｍである。
【0036】
絶縁膜２３は、半導体基板１１の主面１１ｂに配置されている。絶縁膜２３は、主面１１ｂ上に形成されている。絶縁膜２３は、たとえば、酸化膜である。本実施形態では、絶縁膜２１は、酸化シリコンからなる。絶縁膜２３は、たとえば、シリコン熱酸化膜である。絶縁膜２３は、各半導体領域１５の表面を覆っている。絶縁膜２３は、テクスチャ表面ＴＳ全体を直接覆っている。絶縁膜２３は、窒化シリコンからなっていてもよい。この場合、絶縁膜２３は、減圧ＣＶＤ（Low-pressure Chemical Vapor Deposition）により形成される。絶縁膜２３は、酸化アルミニウム（Ａｌ２Ｏ３）からなっていてもよい。この場合、絶縁膜２３は、ＡＬＤ（Atomic Layer Deposition）により形成される。絶縁膜２３の厚みは、たとえば、０．２μｍである。
【0037】
絶縁膜２５は、半導体基板１１の主面１１ｂ上に配置されている。絶縁膜２５は、絶縁膜２３上に形成されている。絶縁膜２５は、絶縁膜２３と接触している。絶縁膜２５は、たとえば、窒化膜である。本実施形態では、絶縁膜２５は、窒化シリコンからなる。絶縁膜２３は、半導体基板１１と絶縁膜２５との間に位置している。絶縁膜２５は、半導体基板１１上に、間接的に配置されている。絶縁膜２５は、各半導体領域１５の表面を間接的に覆っている。絶縁膜２５は、絶縁膜２３における領域１７に対応する領域を直接覆っている。絶縁膜２５は、テクスチャ表面ＴＳ全体を間接的に覆っている。絶縁膜２５は、酸化シリコンからなっていてもよい。この場合、絶縁膜２５は、たとえば、プラズマＣＶＤにより形成される。絶縁膜２５は、パッシベーション膜として機能する。絶縁膜２５の厚みは、たとえば、０．１～０．４μｍである。
【0038】
パッド電極３１は、領域１９に配置されている。本実施形態では、パッド電極３１は、領域１９ｂに配置されている。パッド電極３１は、領域１９ｂ上と絶縁膜２３上とに形成されている。パッド電極３１は、絶縁膜２３に形成されているコンタクトホールＨ１を通して領域１９ｂと接続されている。パッド電極３１は、領域１９と絶縁膜２３とに接触している。パッド電極３１は、領域１９ｂ上に、直接配置されている。パッド電極３１は、絶縁膜２５と接触している。絶縁膜２５は、パッド電極３１の周縁を覆っている。パッド電極３１は、導電性材料からなる。パッド電極３１は、たとえば、アルミニウム（Ａｌ）からなる。この場合、パッド電極３１は、スパッタ法又は蒸着法により形成される。
【0039】
パッド電極３１は、図３に示されるように、二つの電極領域３１ａ，３１ｂを有している。本実施形態では、パッド電極３１は、二つの電極領域３１ａ，３１ｂからなる。電極領域３１ａは、領域１９に配置されている。本実施形態では、電極領域３１ａは、領域１９ｂに配置されている。電極領域３１ａは、領域１９ｂと接触している。電極領域３１ａは、領域１９ｂ上に、直接配置されている。電極領域３１ｂは、絶縁膜２３における領域１７に対応する領域の少なくとも一部に配置されている。電極領域３１ｂは、絶縁膜２３が領域１７と電極領域３１ｂとの間に位置するように、領域１７に配置されている。電極領域３１ｂは、電極領域３１ａと連続している。パッド電極３１は、半導体基板１１と直交する方向から見て、領域１７と領域１９ｂとの境界全体と重なっている。本実施形態では、電極領域３１ｂは、半導体基板１１と直交する方向から見て、領域１９ｂと連続している縁領域ＴＳａと重なっている。電極領域３１ｂは、縁領域ＴＳａ上に、間接的に配置されている。図３では、絶縁膜２３，２５の図示が省略されている。
【0040】
ＵＢＭ３３は、領域１９に配置されている。本実施形態では、ＵＢＭ３３は、領域１９ｂに配置されている。ＵＢＭ３３は、領域１９ｂ上と絶縁膜２５上とに形成されている。ＵＢＭ３３は、絶縁膜２５に形成されているコンタクトホールＨ２を通してパッド電極３１と接続されている。ＵＢＭ３３は、パッド電極３１と接触している。ＵＢＭ３３は、絶縁膜２５と接触している。ＵＢＭ３３は、バンプ電極３５と電気的及び物理的に接続が優れた材料からなる。ＵＢＭ３３は、たとえば、チタン（Ｔｉ）からなる層と白金（Ｐｔ）からなる層との積層体からなる。ＵＢＭ３３は、たとえば、積層蒸着法により形成される。
【0041】
バンプ電極３５は、領域１９に配置されている。本実施形態では、バンプ電極３５は、領域１９ｂに配置されている。バンプ電極３５は、ＵＢＭ３３上に形成されている。バンプ電極３５は、ＵＢＭ３３と接触している。ＵＢＭ３３は、パッド電極３１とバンプ電極３５との間に位置している。バンプ電極３５は、領域１９上に、間接的に配置されている。バンプ電極３５は、パッド電極３１上に、間接的に配置されている。バンプ電極３５は、ＵＢＭ３３及びパッド電極３１を通して、領域１９ｂ（半導体領域１５）と電気的に接続されている。バンプ電極３５は、はんだ材料からなる。バンプ電極３５は、たとえば、インジウム（Ｉｎ）からなる。バンプ電極３５は、たとえば、蒸着法により形成される。
【0042】
半導体光検出素子１では、半導体領域１３は、バイアス電圧の印加により、完全空乏化状態とされる。すなわち、半導体領域１５から広がる空乏層が、半導体領域１３に到達する。半導体領域１３は、完全空乏化されなくてもよい。
【0043】
次に、図８～図１０を参照して、半導体光検出素子１の製造過程の一例を説明する。図８～図１０は、本実施形態に係る裏面入射型半導体光検出素子の製造過程の一例を示す模式図である。図８～図１０では、断面を表すハッチングが省略されている。
【0044】
図８の（ａ）に示されるように、ｎ型の半導体基板１１が準備され、酸化膜５１が主面１１ａに形成されると共に、酸化膜５３が主面１１ｂに形成される。酸化膜５１，５３は、たとえば、半導体基板１１を酸素雰囲気中で加熱することにより形成される。図８の（ａ）に示された状態では、半導体基板１１は、半導体領域１３からなり、半導体領域１５及び半導体領域１６を有していない。
【0045】
図８の（ｂ）に示されるように、半導体基板１１に、複数の半導体領域１５及び半導体領域１６が形成される。この過程により、半導体領域１３と、複数の半導体領域１５と、半導体領域１６と、を有している半導体基板１１が準備される。
半導体領域１５は、以下のようにして形成される。開口５３ａが、酸化膜５３がパターニングされることにより、酸化膜５３に形成される。開口５３ａは、矩形状を呈している。ｐ型不純物が、酸化膜５３の開口５３ａを通して、主面１１ｂから半導体基板１１に添加される。添加されたｐ型不純物が、高温熱処理により、半導体基板１１内に拡散する。半導体領域１５は、主面１１ｂから高濃度で拡散したｐ型不純物により形成される。上記高温熱処理により、酸化膜５５が半導体領域１５上に形成される（図８の（ｃ）を参照）。
半導体領域１６は、以下のようにして形成される。ｎ型不純物が、主面１１ａから半導体基板１１に添加される。添加されたｎ型不純物が、上記高温熱処理により、半導体基板１１内に拡散する。半導体領域１６は、主面１１ａから高濃度で拡散したｎ型不純物により形成される。
半導体領域１５は、以下のようにして形成される。開口５３ａが、酸化膜５３がパターニングされることにより、酸化膜５３に形成される。開口５３ａは、矩形状を呈している。ｐ型不純物が、酸化膜５３の開口５３ａを通して、主面１１ｂから半導体基板１１に添加される。添加されたｐ型不純物が、高温熱処理により、半導体基板１１内に拡散する。半導体領域１５は、主面１１ｂから高濃度で拡散したｐ型不純物により形成される。上記高温熱処理により、酸化膜５５が半導体領域１５上に形成される（図８の（ｃ）を参照）。
半導体領域１６は、以下のようにして形成される。ｎ型不純物が、主面１１ａから半導体基板１１に添加される。添加されたｎ型不純物が、上記高温熱処理により、半導体基板１１内に拡散する。半導体領域１６は、主面１１ａから高濃度で拡散したｎ型不純物により形成される。
【0046】
図８の（ｃ）に示されるように、コンタクトホールＨ１が、酸化膜５５がパターニングされることにより、酸化膜５５に形成される。コンタクトホールＨ１が形成された後、窒化シリコン膜５７が酸化膜５１，５５上に形成される。窒化シリコン膜５７は、たとえば、減圧ＣＶＤにより形成される。
【0047】
図９の（ａ）に示されるように、酸化膜５５に形成された窒化シリコン膜５７と、酸化膜５５とがパターニングされ、開口５９が、半導体領域１５の領域１７に対応する位置に形成される。開口５９は、たとえば、ドライエッチングにより形成される。
【0048】
図９の（ｂ）に示されるように、テクスチャ表面ＴＳが、半導体領域１５の、開口５９から露出している領域に形成される。テクスチャ表面ＴＳは、たとえば、上述したように、ウエットエッチングにより形成される。図９の（ｂ）以降の図では、クロスハッチングが付されている領域が、テクスチャ表面ＴＳが形成されている領域である。
【0049】
図９の（ｃ）に示されるように、酸化膜６１が、半導体領域１５の、開口５９から露出している領域に形成される。酸化膜６１は、テクスチャ表面ＴＳに形成される。酸化膜６１は、たとえば、半導体基板１１を酸素雰囲気中で加熱することにより形成される。酸化膜５３，６１が、絶縁膜２３を構成する。
【0050】
図１０の（ａ）に示されるように、窒化シリコン膜５７が酸化膜５１及び絶縁膜２３（酸化膜５３，６１）上から除去される。窒化シリコン膜５７の除去により、半導体領域１５が、コンタクトホールＨ１を通して露出する。その後、パッド電極３１が、半導体領域１５の、コンタクトホールＨ１を通して露出している領域に形成される。パッド電極３１は、絶縁膜２３の、コンタクトホールＨ１周辺の領域上に位置するようにも形成される。酸化膜５１は、絶縁膜２１を構成する。
【0051】
図１０の（ｂ）に示されるように、絶縁膜２５が絶縁膜２３に形成された後、コンタクトホールＨ２が、絶縁膜２５がパターニングされることにより、絶縁膜２５に形成される。コンタクトホールＨ２の形成により、パッド電極３１の一部が露出する。
【0052】
図１０の（ｃ）に示されるように、ＵＢＭ３３が、パッド電極３１の、コンタクトホールＨ２から露出している領域に形成される。ＵＢＭ３３は、絶縁膜２５の、コンタクトホールＨ２周辺の領域上に位置するようにも形成される。その後、バンプ電極３５が、ＵＢＭ３３に形成される。これらの過程を経て、半導体光検出素子１が得られる。
【0053】
【0054】
電子部品装置ＥＤは、半導体光検出素子１と、半導体光検出素子１が実装される電子部品ＥＣと、樹脂層ＲＬと、を備えている。電子部品ＥＣは、たとえば、配線基板又はＡＳＩＣ（Application Specific Integrated Circuit）を含んでいる。
【0055】
電子部品ＥＣは、複数のパッド電極７１、複数のＵＢＭ７３、及び複数のバンプ電極７５を備えている。複数のパッド電極７１、複数のＵＢＭ７３、及び複数のバンプ電極７５は、半導体光検出素子１が備えている複数のバンプ電極３５と対応する位置に配置されている。半導体光検出素子１は、互いに対応するバンプ電極３５とバンプ電極７５とが接合されることにより、電子部品ＥＣに実装されている。半導体領域１４と電気的に接続されている電極も、電子部品ＥＣのバンプ電極（不図示）と接合されている。
【0056】
樹脂層ＲＬは、半導体光検出素子１と電子部品ＥＣとの間に配置されている。樹脂層ＲＬは、アンダーフィル層として機能する。樹脂層ＲＬは、半導体光検出素子１と電子部品ＥＣとの間に形成される空間に充填された樹脂材料が硬化することにより、形成されている。樹脂層ＲＬは、たとえば、エポキシ系樹脂、ウレタン系樹脂、シリコーン系樹脂、又はアクリル系樹脂を含んでいる。
【0057】
以上のように、半導体光検出素子１では、半導体領域１５の領域１７がテクスチャ表面ＴＳを有している。長波長域の光は、短波長域の光に比して、吸収係数が小さい。したがって、主面１１ａから半導体基板１１に入射した長波長域の光は、半導体基板１１内を進み、テクスチャ表面ＴＳに到達する。テクスチャ表面ＴＳに到達した光は、テクスチャ表面ＴＳで反射又は拡散し、半導体基板１１内を更に進む。長波長域の光は、半導体基板１１内を進む距離が長くなり、半導体基板１１に吸収される。この結果、半導体光検出素子１は、長波長域での分光感度特性を向上させる。
【0058】
光が半導体基板１１に吸収されることにより生じたキャリアは、半導体領域１５で再結合するおそれがある。半導体領域１５で再結合したキャリアは、検出感度に寄与しないため、分光感度特性が低下するおそれがある。半導体領域１５の厚みが大きい場合、半導体領域１５の厚みが小さい場合に比して、半導体領域１５でのキャリアの再結合が生じやすい。すなわち、半導体領域１５の表面からｐｎ接合までの距離が大きい場合、半導体領域１５の表面からｐｎ接合までの距離が小さい場合に比して、半導体領域１５でのキャリアの再結合が生じやすい。
半導体光検出素子１では、厚みＴＨ１が、間隔Ｄ１より小さい。この場合、厚みＴＨ１が、間隔Ｄ１以上である場合に比して、テクスチャ表面ＴＳからｐｎ接合までの距離が小さい。したがって、半導体基板１１に入射した光に起因するキャリアの、半導体領域１５での再結合が抑制される。この結果、半導体光検出素子１は、長波長域での分光感度特性をより一層向上させる。
半導体光検出素子１では、厚みＴＨ１が、間隔Ｄ１より小さい。この場合、厚みＴＨ１が、間隔Ｄ１以上である場合に比して、テクスチャ表面ＴＳからｐｎ接合までの距離が小さい。したがって、半導体基板１１に入射した光に起因するキャリアの、半導体領域１５での再結合が抑制される。この結果、半導体光検出素子１は、長波長域での分光感度特性をより一層向上させる。
【0059】
上述した製造過程では、テクスチャ領域（テクスチャ表面ＴＳ）が主面１１ｂに形成される前に、複数の半導体領域１５（複数の半導体領域１５２）が複数の予定領域に形成される。複数の半導体領域１５が形成された後に、テクスチャ領域が形成される過程では、テクスチャ領域がｐｎ接合に達するのを確実に防ぐ必要がある。テクスチャ領域がｐｎ接合に達するのを確実に防ぐために、各半導体領域１５の厚みを大きくすることが考えられる。しかしながら、各半導体領域１５の厚みが大きい場合、上述したように、分光感度特性の向上が抑制されるおそれがある。
半導体光検出素子１の製造過程は、複数の半導体領域１５が形成された後に、テクスチャ領域が形成される過程を含んでいるものの、半導体光検出素子１では、厚みＴＨ１が間隔Ｄ１より小さい。したがって、半導体光検出素子１は、分光感度特性の向上を抑制し難い。
半導体光検出素子１の製造過程は、複数の半導体領域１５が形成された後に、テクスチャ領域が形成される過程を含んでいるものの、半導体光検出素子１では、厚みＴＨ１が間隔Ｄ１より小さい。したがって、半導体光検出素子１は、分光感度特性の向上を抑制し難い。
【0060】
半導体基板１１に応力が作用した場合、光の入射に起因しないキャリアが生じるおそれがある。光の入射に起因しないキャリアは、暗電流を生じさせる。領域１９には、領域１７に比して、応力が作用しやすく、光の入射に起因しないキャリアが生じやすい。
半導体光検出素子１では、厚みＴＨ２が、厚みＴＨ３より大きい。したがって、半導体光検出素子１では、厚みＴＨ２が厚みＴＨ３以下である構成に比して、領域１９では、光の入射に起因しないキャリアの再結合が生じやすい。この結果、半導体光検出素子１は、暗電流の発生を抑制する。
半導体光検出素子１では、厚みＴＨ２が、厚みＴＨ３より大きい。したがって、半導体光検出素子１では、厚みＴＨ２が厚みＴＨ３以下である構成に比して、領域１９では、光の入射に起因しないキャリアの再結合が生じやすい。この結果、半導体光検出素子１は、暗電流の発生を抑制する。
【0061】
半導体光検出素子１では、パッド電極３１が、領域１９（領域１９ｂ）と接触する。パッド電極３１と半導体基板１１とが接触している場合、パッド電極３１を構成する材料（Ａｌ）と半導体基板１１を構成する材料（Ｓｉ）とが合金化して、半導体基板１１にアロイスパイクが生じるおそれがある。アロイスパイクがｐｎ接合に到達すると、アロイスパイクは、漏れ電流を増大させる。
半導体光検出素子１では、厚みＴＨ２が、厚みＴＨ３より大きいので、厚みＴＨ２が厚みＴＨ３以下である構成に比して、アロイスパイクはｐｎ接合に到達し難い。したがって、半導体光検出素子１は、漏れ電流の増大を抑制する。
半導体光検出素子１では、厚みＴＨ２が、厚みＴＨ３より大きいので、厚みＴＨ２が厚みＴＨ３以下である構成に比して、アロイスパイクはｐｎ接合に到達し難い。したがって、半導体光検出素子１は、漏れ電流の増大を抑制する。
【0062】
半導体光検出素子１では、テクスチャ表面ＴＳは、半導体基板１１の厚み方向で、領域１９の表面より主面１１ａ寄りに位置している。すなわち、テクスチャ表面ＴＳは、仮想平面ＶＰより主面１１ａ寄りに位置している。この場合、領域１７には応力が作用し難い。したがって、領域１７では、光の入射に起因しないキャリアの発生が抑制される。この結果、半導体光検出素子１は、暗電流の発生を抑制する。半導体光検出素子１では、上述した製造過程のように、半導体領域１５にテクスチャ表面ＴＳが形成される場合、テクスチャ表面ＴＳからｐｎ接合までの距離がより一層小さくなる。したがって、半導体光検出素子１は、長波長域での分光感度特性をより一層向上させる。
【0063】
半導体光検出素子１は、バンプ電極３５を介して電子部品ＥＣに実装される。したがって、半導体光検出素子１が電子部品ＥＣに実装される際に、領域１９（領域１９ｂ）に応力が作用する。テクスチャ表面ＴＳが、仮想平面ＶＰより主面１１ａ寄りに位置しているので、半導体光検出素子１が電子部品ＥＣに実装される場合でも、領域１７には、応力が作用し難い。したがって、領域１７では、光の入射に起因しないキャリアの発生が抑制される。半導体光検出素子１は、暗電流の発生をより一層抑制する。
【0064】
半導体光検出素子１が電子部品ＥＣに実装される際に、バンプ電極３５（又はバンプ電極７５）が潰れた場合、潰れたバンプ電極３５（又はバンプ電極７５）が半導体光検出素子１のバンプ電極３５以外の部位（たとえば、配線又はテクスチャ表面ＴＳ）と物理的に干渉するおそれがある。バンプ電極３５（又はバンプ電極７５）が他の配線と物理的に干渉した場合には、バンプ電極３５（又はバンプ電極７５）と他の配線とが短絡するおそれがある。バンプ電極３５（又はバンプ電極７５）がテクスチャ表面ＴＳと物理的に干渉した場合には、テクスチャ表面ＴＳが物理的なダメージを受けて、長波長域での分光感度特性が悪影響を受けるおそれがある。
半導体光検出素子１では、テクスチャ表面ＴＳが、仮想平面ＶＰより主面１１ａ寄りに位置している。テクスチャ表面ＴＳと領域１９の表面とで段差が形成される。したがって、半導体光検出素子１が電子部品ＥＣに実装される際に、潰れたバンプ電極３５（又はバンプ電極７５）が半導体光検出素子１のバンプ電極３５以外の部位と干渉し難い。半導体光検出素子１は、バンプ電極３５（又はバンプ電極７５）と他の配線との短絡の発生を抑制すると共に、長波長域での分光感度特性が受ける悪影響を抑制する。
半導体光検出素子１では、テクスチャ表面ＴＳが、仮想平面ＶＰより主面１１ａ寄りに位置している。テクスチャ表面ＴＳと領域１９の表面とで段差が形成される。したがって、半導体光検出素子１が電子部品ＥＣに実装される際に、潰れたバンプ電極３５（又はバンプ電極７５）が半導体光検出素子１のバンプ電極３５以外の部位と干渉し難い。半導体光検出素子１は、バンプ電極３５（又はバンプ電極７５）と他の配線との短絡の発生を抑制すると共に、長波長域での分光感度特性が受ける悪影響を抑制する。
【0065】
バンプ電極３５を形成する際に、バンプ電極３５を形成する装置がテクスチャ表面ＴＳと物理的に干渉するおそれがある。バンプ電極３５を形成する装置がテクスチャ表面ＴＳと物理的に干渉した場合、テクスチャ表面ＴＳが物理的なダメージを受けて、長波長域での分光感度特性が悪影響を受けるおそれがある。
半導体光検出素子１では、テクスチャ表面ＴＳが、仮想平面ＶＰより主面１１ａ寄りに位置している。したがって、バンプ電極３５を形成する装置がテクスチャ表面ＴＳと物理的に干渉し難い。半導体光検出素子１は、バンプ電極３５を形成する際に、長波長域での分光感度特性が受ける悪影響を抑制する。
半導体光検出素子１では、テクスチャ表面ＴＳが、仮想平面ＶＰより主面１１ａ寄りに位置している。したがって、バンプ電極３５を形成する装置がテクスチャ表面ＴＳと物理的に干渉し難い。半導体光検出素子１は、バンプ電極３５を形成する際に、長波長域での分光感度特性が受ける悪影響を抑制する。
【0066】
半導体光検出素子１では、テクスチャ表面ＴＳの縁領域ＴＳａは、領域１９（領域１９ａ，１９ｂ）の表面と連続していると共に、半導体基板１１の厚み方向に対して傾斜している。テクスチャ表面ＴＳが、仮想平面ＶＰより主面１１ａ寄りに位置している場合、領域１９には、応力がより一層作用しやすい。
半導体光検出素子１では、縁領域ＴＳａが半導体基板の厚み方向と平行である構成に比して、領域１９に作用する応力が分散されやすい。したがって、領域１９に応力が作用する場合でも、領域１９への応力の集中が抑制される。半導体光検出素子１は、光の入射に起因しないキャリアの発生を抑制する。この結果、半導体光検出素子１は、暗電流の発生をより一層抑制する。
半導体光検出素子１では、縁領域ＴＳａが半導体基板の厚み方向と平行である構成に比して、領域１９に作用する応力が分散されやすい。したがって、領域１９に応力が作用する場合でも、領域１９への応力の集中が抑制される。半導体光検出素子１は、光の入射に起因しないキャリアの発生を抑制する。この結果、半導体光検出素子１は、暗電流の発生をより一層抑制する。
【0067】
半導体光検出素子１では、領域１９（領域１９ａ，１９ｂ）は、テクスチャ表面ＴＳを有していない。半導体光検出素子１では、領域１９がテクスチャ表面ＴＳを有している構成に比して、領域１９（領域１９ｂ）へのパッド電極３１の形成が容易である。
【0068】
テクスチャ表面ＴＳの表面に達した光は、上述したように、テクスチャ表面ＴＳで反射又は散乱する。テクスチャ表面ＴＳで反射又は散乱した光は、平坦な表面で反射した光に比して、半導体基板１１の厚み方向と交差する様々な方向に進む。したがって、テクスチャ表面ＴＳで反射又は拡散した光が隣接する画素に進み、画素間でのクロストークが生じるおそれがある。クロストークは、ノイズの要因となる。
半導体光検出素子１では、テクスチャ表面ＴＳは、半導体領域１５毎に設けられている。テクスチャ表面ＴＳは、主面１１ｂの、半導体領域１５以外の領域には設けられていない。テクスチャ表面ＴＳが半導体領域１５毎に設けられている構成は、テクスチャ表面ＴＳが主面１１ｂ全体に設けられている構成に比して、クロストークの発生を制限する。したがって、半導体光検出素子１は、クロストークの発生を抑制する。
半導体光検出素子１では、テクスチャ表面ＴＳは、半導体領域１５毎に設けられている。テクスチャ表面ＴＳは、主面１１ｂの、半導体領域１５以外の領域には設けられていない。テクスチャ表面ＴＳが半導体領域１５毎に設けられている構成は、テクスチャ表面ＴＳが主面１１ｂ全体に設けられている構成に比して、クロストークの発生を制限する。したがって、半導体光検出素子１は、クロストークの発生を抑制する。
【0069】
半導体光検出素子１では、パッド電極３１は、電極領域３１ａと、電極領域３１ｂと、を有している。電極領域３１ａは、領域１９（領域１９ｂ）に配置されている。電極領域３１ｂは、領域１７との間に絶縁膜２３が位置するように領域１７に配置されている。電極領域３１ａと、電極領域３１ｂとは、連続している。すなわち、パッド電極３１は、領域１９ｂと領域１７とにわたるように配置されている。この構成では、パッド電極３１の面積は、パッド電極３１が領域１９ｂのみに配置されている構成に比して、大きい。ＵＢＭ３３及びバンプ電極３５は、面積が大きいパッド電極３１に配置される。したがって、半導体光検出素子１は、半導体領域１５（領域１９）とバンプ電極３５との電気的接続の確実性及び安定性を向上させる。
【0070】
テクスチャ表面ＴＳ（領域１７）の面積が大きい構成は、テクスチャ表面ＴＳ（領域１７）の面積が小さい構成に比して、長波長域での分光感度特性を向上させる。したがって、長波長域での分光感度特性を向上するために、領域１７の面積はできるだけ大きく、領域１９（領域１９ｂ）の面積はできるだけ小さいことが求められる。
【0071】
パッド電極３１は、コンタクトホールＨ１を通して、領域１９ｂと接触する。コンタクトホールＨ１を容易に形成するために、コンタクトホールＨ１は、絶縁膜２３の、領域１９ｂ上に位置している領域に形成される。領域１９ｂの表面が平坦であるため、コンタクトホールＨ１は、絶縁膜２３に容易に形成される。パッド電極３１がコンタクトホールＨ１からずれて形成された場合、コンタクトホールＨ１を通して、領域１９ｂが露出する。この場合、耐圧特性の劣化及び信頼性の低下が生じるおそれがある。したがって、パッド電極３１の面積は、コンタクトホールＨ１の形成位置の精度、及び、パッド電極３１の形成位置の精度を考慮して設定される。この結果、パッド電極３１の面積は、大きくならざるを得ない。
【0072】
パッド電極３１が電極領域３１ｂを有していない構成では、パッド電極３１と領域１７とが、主面１１ｂと直交する方向から見て、重ならない。この構成では、パッド電極３１の面積を確保するために、領域１９ｂの面積を拡大する必要があり、領域１７の面積の縮小が求められる。したがって、パッド電極３１が電極領域３１ｂを有していない構成は、長波長域での分光感度特性を向上させ難い。
半導体光検出素子１では、パッド電極３１が、電極領域３１ｂを有している。すなわち、パッド電極３１と領域１７との少なくとも一部同士が、主面１１ｂと直交する方向から見て、重なっている。したがって、パッド電極３１の面積が確保される場合でも、半導体光検出素子１は、長波長域での分光感度特性を向上させる。
半導体光検出素子１では、パッド電極３１が、電極領域３１ｂを有している。すなわち、パッド電極３１と領域１７との少なくとも一部同士が、主面１１ｂと直交する方向から見て、重なっている。したがって、パッド電極３１の面積が確保される場合でも、半導体光検出素子１は、長波長域での分光感度特性を向上させる。
【0073】
半導体光検出素子１では、絶縁膜２５がパッド電極３１の周縁を覆っている。したがって、絶縁膜２５は、パッド電極３１の剥がれを抑制する。絶縁膜２５は、バンプ電極３５の材料成分がパッド電極３１と絶縁膜２３との界面から侵入するのを抑制する。絶縁膜２５は、漏れ電流及び短絡の発生を抑制する。
【0074】
半導体光検出素子１では、絶縁膜２５は、絶縁膜２３における領域１７に対応する領域を覆っている。絶縁膜２３と絶縁膜２５とにより構成される積層膜が、テクスチャ表面ＴＳ全体を覆っている。絶縁膜２３の厚み及び絶縁膜２５の厚みが所望の値に設定されることにより、積層膜（絶縁膜２３，２５）は、高反射膜を構成し得る。積層膜（絶縁膜２３，２５）が高反射膜を構成する構成では、長波長域での分光感度特性がより一層向上する。
【0075】
絶縁膜２３は、酸化膜であり、絶縁膜２５は、窒化膜である。したがって、積層膜（絶縁膜２３，２５）は、簡易に高反射膜を構成し得る。
絶縁膜２３がシリコン熱酸化膜である場合、絶縁膜２３が形成される過程の熱処理により、テクスチャ表面ＴＳの凹凸が滑らかになる。テクスチャ表面ＴＳの凹凸が滑らかである場合、パッド電極３１を含むメタル配線の形成プロセスが容易である。
絶縁膜２３がシリコン熱酸化膜である場合、絶縁膜２３が形成される過程の熱処理により、テクスチャ表面ＴＳの凹凸が滑らかになる。テクスチャ表面ＴＳの凹凸が滑らかである場合、パッド電極３１を含むメタル配線の形成プロセスが容易である。
【0076】
次に、図１２及び図１３を参照して、上述した実施形態の第一変形例に係る半導体光検出素子１の構成を説明する。図１２は、第一変形例に係る裏面入射型半導体光検出素子の断面構成を示す図である。図１３は、第一変形例に係る裏面入射型半導体光検出素子の構成を示す平面図である。図１３では、絶縁膜２３，２５の図示が省略されている。図１３では、テクスチャ表面ＴＳである領域を容易に理解するために、当該領域にハッチングが付されている。第一変形例は、概ね、上述した実施形態と類似又は同じであるが、第一変形例は、半導体基板１１の構成に関して、上述した実施形態と相違する。以下、上述した実施形態と第一変形例との相違点を主として説明する。
【0077】
半導体基板１１は、第一導電型の半導体領域２０を有している。半導体領域２０は、半導体基板１１の主面１１ｂ側に配置されている。半導体領域２０は、高不純物濃度である。半導体領域２０の不純物濃度は、たとえば、１×１０１８ｃｍ－３である。半導体領域２０の厚みは、たとえば、１．５μｍである。半導体領域２０は、主面１１ｂと直交している方向から見て、格子形状を呈している。半導体領域２０は、主面１１ｂと直交している方向から見て、第一方向で隣り合う半導体領域１５の間に位置していると共に、第二方向で隣り合う半導体領域１５の間に位置している。半導体領域２０は、半導体領域１４と連続している。半導体領域２０は、チャネルストップ層として機能し、画素間での空乏層の拡がりを抑制する。半導体領域２０は、主面１１ｂと直交している方向から見て、複数の領域に分割されていてもよい。
【0078】
半導体光検出素子１は、複数のパッド電極４１、複数のＵＢＭ（under-bump metal）４３、及び複数のバンプ電極４５を備えている。
各パッド電極４１は、半導体領域２０に配置されている。各パッド電極４１は、主面１１ｂと直交している方向から見て、所定間隔毎に配置されている。パッド電極４１は、絶縁膜２３上に形成されている。パッド電極４１は、絶縁膜２３に形成されているコンタクトホールを通して半導体領域２０と接続されている。パッド電極４１は、半導体領域２０と絶縁膜２３とに接触している。パッド電極４１は、半導体領域２０上に、直接配置されている。パッド電極４１は、絶縁膜２５と接触している。絶縁膜２５は、パッド電極４１の周縁を覆っている。パッド電極４１は、導電性材料からなる。パッド電極４１は、たとえば、アルミニウムからなる。この場合、パッド電極４１は、スパッタ法又は蒸着法により形成される。
各パッド電極４１は、半導体領域２０に配置されている。各パッド電極４１は、主面１１ｂと直交している方向から見て、所定間隔毎に配置されている。パッド電極４１は、絶縁膜２３上に形成されている。パッド電極４１は、絶縁膜２３に形成されているコンタクトホールを通して半導体領域２０と接続されている。パッド電極４１は、半導体領域２０と絶縁膜２３とに接触している。パッド電極４１は、半導体領域２０上に、直接配置されている。パッド電極４１は、絶縁膜２５と接触している。絶縁膜２５は、パッド電極４１の周縁を覆っている。パッド電極４１は、導電性材料からなる。パッド電極４１は、たとえば、アルミニウムからなる。この場合、パッド電極４１は、スパッタ法又は蒸着法により形成される。
【0079】
ＵＢＭ４３は、半導体領域２０に配置されている。ＵＢＭ４３は、半導体領域２０上と絶縁膜２５上とに形成されている。ＵＢＭ４３は、絶縁膜２５に形成されているコンタクトホールを通してパッド電極４１と接続されている。ＵＢＭ４３は、パッド電極４１と接触している。ＵＢＭ４３は、絶縁膜２５と接触している。ＵＢＭ４３は、バンプ電極４５と電気的及び物理的に接続が優れた材料からなる。ＵＢＭ４３は、たとえば、チタンからなる層と白金からなる層との積層体からなる。ＵＢＭ４３は、たとえば、積層蒸着法により形成される。
【0080】
バンプ電極４５は、半導体領域２０に配置されている。バンプ電極４５は、ＵＢＭ４３上に形成されている。バンプ電極４５は、ＵＢＭ４３と接触している。ＵＢＭ４３は、パッド電極４１とバンプ電極４５との間に位置している。バンプ電極４５は、半導体領域２０上に、間接的に配置されている。バンプ電極４５は、パッド電極４１上に、間接的に配置されている。バンプ電極４５は、ＵＢＭ４３及びパッド電極４１を通して、半導体領域２０と電気的に接続されている。バンプ電極４５は、はんだ材料からなる。バンプ電極４５は、たとえば、インジウム（Ｉｎ）からなる。バンプ電極４５は、たとえば、蒸着法により形成される。
【0081】
【0082】
電子部品装置ＥＤは、第一変形例に係る半導体光検出素子１と、電子部品ＥＣと、を備えている。電子部品ＥＣは、複数のパッド電極７１、複数のＵＢＭ７３、及び複数のバンプ電極７５を備えている。複数のパッド電極７１、複数のＵＢＭ７３、及び複数のバンプ電極７５は、半導体光検出素子１が備えている複数のバンプ電極３５，４５と対応する位置に配置されている。半導体光検出素子１は、互いに対応するバンプ電極３５，４５とバンプ電極７５とが接合されることにより、電子部品ＥＣに実装されている。
【0083】
次に、図１５及び図１６を参照して、上述した実施形態の第二変形例に係る半導体光検出素子１の構成を説明する。図１５は、第二変形例に係る裏面入射型半導体光検出素子の断面構成を示す図である。図１６は、第二変形例に係る裏面入射型半導体光検出素子の構成を示す平面図である。図１６では、絶縁膜２３，２５の図示が省略されている。図１６では、テクスチャ表面ＴＳである領域を容易に理解するために、当該領域にハッチングが付されている。第二変形例は、概ね、上述した実施形態と類似又は同じであるが、第二変形例は、半導体基板１１の構成に関して、上述した実施形態と相違する。以下、上述した実施形態と第二変形例との相違点を主として説明する。
【0084】
半導体基板１１には、各画素を互いに隔てるように、トレンチＴＲが形成されている。トレンチＴＲは、主面１１ｂに開口している。トレンチＴＲは、主面１１ｂと直交している方向から見て、半導体領域２０を分断するように形成されている。トレンチＴＲは、主面１１ｂと直交している方向から見て、第一方向で隣り合う半導体領域１５の間を通ると共に第二方向で隣り合う半導体領域１５の間を通るように、格子状に形成されている。トレンチＴＲの開口の幅は、たとえば、５μｍである。トレンチＴＲの深さは、厚みＴＨ２より大きい。トレンチＴＲの深さは、たとえば、５０μｍである。トレンチＴＲは、たとえば、反応性イオンエッチング（ＲＩＥ）により形成される。トレンチＴＲは、主面１１ｂと直交している方向から見て、不連続に形成されていてもよい。この場合、たとえば、主面１１ｂと直交している方向から見て第一方向に延在する複数のトレンチと、主面１１ｂと直交している方向から見て第二方向に延在する複数のトレンチとが、半導体基板１１に形成される。
【0085】
トレンチＴＲの内面（具体的には、側面及び底面）には、絶縁膜２３が形成されている。絶縁膜２３は、主面１１ｂ上からトレンチＴＲ内に至っている。トレンチＴＲの内面形成された絶縁膜２３には、絶縁膜２５が形成されている。絶縁膜２５は、主面１１ｂ上に位置する絶縁膜２３上からトレンチＴＲ内に至っている。トレンチＴＲ内には、埋め込み層が配置されていてもよい。埋め込み層は、たとえば、金属からなる。この場合、埋め込み層（金属層）は、たとえば、ＣＶＤ又は電解めっきにより形成される。
【0086】
トレンチＴＲは、テクスチャ表面ＴＳで反射又は拡散した光が隣接する画素に進むのを抑制する。したがって、第二変形例は、クロストークの発生をより一層抑制する。トレンチＴＲは、キャリアが隣接する画素間を移動するのも抑制する。
【0087】
第二変形例に係る半導体光検出素子１は、図１１に示されるように、電子部品ＥＣに実装されてもよい。この場合、電子部品装置ＥＤは、第二変形例に係る半導体光検出素子１と、電子部品ＥＣと、を備える。
【0088】
次に、図１７及び図１８を参照して、上述した実施形態の第三変形例に係る半導体光検出素子１の構成を説明する。図１７は、第三変形例に係る裏面入射型半導体光検出素子の断面構成を示す図である。図１８は、第三変形例に係る裏面入射型半導体光検出素子の構成を示す平面図である。図１８では、絶縁膜２３，２５の図示が省略されている。図１８では、テクスチャ表面ＴＳである領域を容易に理解するために、当該領域にハッチングが付されている。第三変形例は、概ね、上述した実施形態と類似又は同じであるが、第三変形例は、パッド電極３１の構成に関して、上述した実施形態と相違する。以下、上述した実施形態と第三変形例との相違点を主として説明する。
【0089】
パッド電極３１は、半導体基板１１と直交する方向から見て、半導体領域１５全体を覆うように配置されている。電極領域３１ｂは、絶縁膜２３における領域１７に対応する領域全体上に、間接的に配置されている。電極領域３１ｂは、半導体基板１１と直交する方向から見て、領域１９（領域１９ａ，１９ｂ）と連続している縁領域ＴＳａ全体と重なっている。パッド電極３１は、半導体基板１１と直交する方向から見て、領域１７と領域１９との境界全体と重なっている。パッド電極３１は、半導体領域１５全体上に、間接的に配置されている。
【0090】
パッド電極３１がＡｌからなる場合には、パッド電極３１が、パッド電極３１に達した光（たとえば、近赤外光）を吸収するおそれがある。パッド電極３１での光の吸収は、長波長域での分光感度特性を低下させる。
半導体光検出素子１では、テクスチャ表面ＴＳに配置されている絶縁膜２３，２５が、絶縁膜２３，２５に達した光を反射又は拡散させる。したがって、絶縁膜２３，２５を透過する光が減少する。この結果、半導体光検出素子１は、長波長域での分光感度特性の低下を抑制する。
半導体光検出素子１では、テクスチャ表面ＴＳに配置されている絶縁膜２３，２５が、絶縁膜２３，２５に達した光を反射又は拡散させる。したがって、絶縁膜２３，２５を透過する光が減少する。この結果、半導体光検出素子１は、長波長域での分光感度特性の低下を抑制する。
【0091】
次に、図１９及び図２０を参照して、上述した実施形態の第四及び第五変形例に係る半導体光検出素子１の構成を説明する。図１９は、第四変形例に係る裏面入射型半導体光検出素子の構成を示す平面図である。図２０は、第五変形例に係る裏面入射型半導体光検出素子の構成を示す平面図である。図１９及び図２０では、絶縁膜２３，２５の図示が省略されている。図１９及び図２０では、テクスチャ表面ＴＳである領域を容易に理解するために、当該領域にハッチングが付されている。第四及び第五変形例は、概ね、上述した実施形態と類似又は同じであるが、第四変形例は、半導体領域１５の構成に関して、上述した実施形態と相違し、第五変形例は、半導体領域１５及びパッド電極３１の構成に関して、上述した実施形態と相違する。以下、上述した実施形態と第四及び第五変形例との相違点を主として説明する。
【0092】
領域１９ｂは、図１９に示されるように、半導体基板１１と直交する方向から見て、半導体領域１５の中央に位置している。領域１９ｂは、領域１９ａと離間している。領域１７（テクスチャ表面ＴＳ）は、半導体基板１１と直交する方向から見て、領域１９ａと領域１９ｂとの間に位置している。電極領域３１ｂは、半導体基板１１と直交する方向から見て、領域１９ｂと連続している縁領域ＴＳａ全体と重なっている。パッド電極３１は、半導体基板１１と直交する方向から見て、領域１７と領域１９ｂとの境界全体と重なっている。
【0093】
図２０に示されるように、領域１９ｂは、第四変形例と同じく、半導体基板１１と直交する方向から見て、半導体領域１５の中央に位置している。パッド電極３１は、第三変形例と同じく、半導体基板１１と直交する方向から見て、半導体領域１５全体を覆うように配置されている。電極領域３１ｂは、半導体基板１１と直交する方向から見て、領域１９ａと連続している縁領域ＴＳａ全体と、領域１９ｂと連続している縁領域ＴＳａ全体とに重なっている。パッド電極３１は、半導体基板１１と直交する方向から見て、領域１７と領域１９ａとの境界全体と、領域１７と領域１９ｂとの境界全体とに重なっている。
【0094】
領域１９ｂが半導体領域１５の中央に位置している構成では、領域１９ｂが半導体領域１５の一つの角に位置している構成に比して、キャリアの移動距離が短く、光が入射してから信号が出力されるまでの時間が短い。したがって、第四及び第五変形例の各半導体光検出素子１は、応答速度を向上させる。
【0095】
次に、図２１を参照して、上述した実施形態の第六変形例に係る半導体光検出素子１の構成を説明する。図２１は、第六変形例に係る裏面入射型半導体光検出素子の構成を示す平面図である。図２１では、絶縁膜２３，２５の図示が省略されている。図２１では、テクスチャ表面ＴＳである領域を容易に理解するために、当該領域にハッチングが付されている。第六変形例は、概ね、上述した実施形態と類似又は同じであるが、第六変形例は、半導体領域１５の構成に関して、上述した実施形態と相違する。以下、上述した実施形態と第六変形例との相違点を主として説明する。
【0096】
領域１７と領域１９ｂとは、半導体基板１１と直交する方向から見て、第一方向で隣り合っている。領域１７及び領域１９ａ，１９ｂは、半導体基板１１と直交する方向から見て、矩形状を呈している。領域１９ｂは、領域１９ａの外側に位置している。領域１９ａの縁を構成する一辺と、領域１９ｂの縁を構成する一辺とが、接している。半導体基板１１と直交する方向から見て、領域１９ｂの面積は、領域１９ａの面積より小さい。パッド電極３１は、領域１７（テクスチャ表面ＴＳ）上には位置していない。半導体基板１１と直交する方向から見て、パッド電極３１は、テクスチャ表面ＴＳと重なっていない。第六変形例では、半導体基板１１が半導体領域２０を有しているが、半導体基板１１が半導体領域２０を有していなくてもよい。領域１７と領域１９ｂとは、半導体基板１１と直交する方向から見て、第二方向で隣り合っていてもよい。
【0097】
次に、図２２及び図２３を参照して、上述した実施形態の第七変形例に係る半導体光検出素子１の構成を説明する。図２２は、第七変形例に係る裏面入射型半導体光検出素子の断面構成を示す図である。図２３は、一画素の断面構成を示す図である。図２３では、断面を表すハッチングが省略されている。第七変形例は、概ね、上述した実施形態と類似又は同じであるが、第七変形例は、半導体領域１５の構成に関して、上述した実施形態と相違する。以下、上述した実施形態と第七変形例との相違点を主として説明する。
【0098】
半導体領域１５の領域１７は、テクスチャ表面ＴＳに沿って形成されている。領域１７と半導体領域１３との境界面は、テクスチャ表面ＴＳの凹凸形状に対応した凹凸形状を呈している。領域１７と半導体領域１３との境界面は、たとえば、テクスチャ表面ＴＳの凹凸形状より緩やかな凹凸形状を呈している。半導体領域１５の領域１９は、主面１１ｂに沿って形成されている。半導体基板１１の厚み方向での領域１９の厚みＴＨ２と、半導体基板１１の厚み方向での領域１７の厚みＴＨ３とは、同等である。領域１７は、上述したように、テクスチャ表面ＴＳに沿って形成されている。したがって、厚みＴＨ３は、テクスチャ表面ＴＳの凹凸に応じて変化し難い。第七変形例では、厚みＴＨ３は、たとえば、略一定である。テクスチャ表面ＴＳの窪みの最深位置での領域１７の厚みＴＨ１は、厚みＴＨ２及び厚みＴＨ３と同等である。厚みＴＨ１、厚みＴＨ２、及び厚みＴＨ３は、たとえば、０．５μｍである。
【0099】
半導体基板１１は、第一変形例と同じく、半導体領域２０を有していてもよい。半導体基板１１には、第二変形例と同じく、トレンチＴＲが形成されていてもよい。パッド電極３１は、第三変形例と同じく、半導体領域１５全体を覆うように配置されていてもよい。領域１９ｂは、第四及び第五変形例と同じく、半導体基板１１と直交する方向から見て、半導体領域１５の中央に位置していてもよい。領域１７と領域１９ｂとは、第六変形例と同じく、半導体基板１１と直交する方向から見て、第一方向又は第二方向で隣り合っていてもよい。
【0100】
次に、図２４及び図２５を参照して、第七変形例に係る半導体光検出素子１の製造過程の一例を説明する。図２４及び図２５は、第七変形例に係る裏面入射型半導体光検出素子の製造過程の一例を示す模式図である。図２４及び図２５では、断面を表すハッチングが省略されている。以下、上述した実施形態での製造過程と第七変形例での製造過程との相違点を主として説明する。
【0101】
酸化膜５１が主面１１ａに形成されていると共に酸化膜５３が主面１１ｂに形成されている半導体基板１１が準備される（図９の（ａ）を参照）。すなわち、半導体領域１３を有している半導体基板１１が準備される。半導体基板１１は、複数の半導体領域１５を形成する複数の予定領域ＰＲを主面１１ｂ側に有している。図２４及び図２５では、一つの予定領域ＰＲのみが図示されている。
【0102】
図２４の（ａ）に示されるように、半導体基板１１に、複数の半導体領域１５１及び半導体領域１６が形成される。各半導体領域１５１は、複数の予定領域ＰＲのうち対応する予定領域ＰＲに形成される。半導体領域１５１は、上述した実施形態での半導体領域１５の形成過程と同じ過程により形成される。半導体領域１５１は、主面１１ｂから高濃度で拡散したｐ型不純物により形成される。半導体領域１６は、上述した実施形態での半導体領域１６の形成過程と同じ過程により形成される。
【0103】
図２４の（ｂ）に示されるように、コンタクトホールＨ１、窒化シリコン膜５７、及び開口５９のそれぞれが、上述した実施形態での各形成過程と同じ過程により形成される。
【0104】
図２４の（ｃ）に示されるように、テクスチャ表面ＴＳが、上述した実施形態での各形成過程と同じ過程により、半導体領域１５１の、開口５９から露出している領域に形成される。すなわち、複数のテクスチャ領域が、主面１１ｂのうち、上述した複数の予定領域ＰＲに含まれる面に形成される。テクスチャ領域は、表面がテクスチャ表面ＴＳである領域である。テクスチャ表面ＴＳの形成により、半導体領域１５１の、開口５９から露出している領域が除去される。半導体領域１５１の、開口５９から露出している領域は、必ずしも完全に除去される必要はなく、当該領域の一部が残っていてもよい。図２４の（ｃ）以降の図では、クロスハッチングが付されている領域が、テクスチャ表面ＴＳが形成されている領域である。
【0105】
図２５の（ａ）に示されるように、半導体基板１１に、複数の半導体領域１５２が形成される。半導体領域１５２は、テクスチャ表面ＴＳに沿って形成される。すなわち、半導体領域１５２は、テクスチャ領域の表面形状に沿って形成される。各半導体領域１５２は、複数の予定領域ＰＲのうち対応する予定領域ＰＲに形成される。半導体領域１５２は、上述した実施形態での半導体領域１５の形成過程と同じ過程により形成される。半導体領域１５２は、主面１１ｂから高濃度で拡散したｐ型不純物により形成される。ｐ型不純物は、半導体基板１１の厚み方向と直交する方向にも拡散する。したがって、半導体領域１５２は、半導体領域１５１と連続して形成される。半導体領域１５２と半導体領域１５１とは、一体化して、半導体領域１５を構成する。半導体領域１５２は、領域１７を構成する。半導体領域１５１は、領域１９を構成する。すなわち、この過程により、複数の半導体領域１５が、半導体基板１１に形成される。半導体領域１５２を形成するための高温熱処理により、酸化膜６１がテクスチャ表面ＴＳ上に形成される（図２５の（ｂ）を参照）。酸化膜５３，６１が、絶縁膜２３を構成する。
【0106】
図２５の（ｂ）に示されるように、窒化シリコン膜５７が酸化膜５１及び絶縁膜２３（酸化膜５３，６１）上から除去される。窒化シリコン膜５７の除去により、半導体領域１５（半導体領域１５１）が、コンタクトホールＨ１を通して露出する。その後、図２５の（ｃ）に示されるように、パッド電極３１、絶縁膜２５、ＵＢＭ３３、及びバンプ電極３５のそれぞれが、上述した実施形態での各形成過程と同じ過程により形成される。これらの過程を経て、第七変形例に係る半導体光検出素子１が得られる。酸化膜５１は、絶縁膜２１を構成する。
【0107】
半導体領域１５２の不純物濃度は、たとえば、図２６に示されるように、表面からの深さ（半導体基板１１の厚み方向での、テクスチャ表面ＴＳからの距離）に対して変化する。図２６は、不純物濃度の分布を示す線図である。図２６では、図示の都合上、テクスチャ表面ＴＳと、半導体領域１５２と半導体領域１３との界面とが、平坦として示されているが、実際には、テクスチャ表面ＴＳと、半導体領域１５２と半導体領域１３との界面とは、上述したように、微細な凹凸を呈している。
【0108】
半導体領域１５２の不純物濃度も、所定深さ位置までは高い状態が続き、所定深さ位置から主面１１ａに向かうにしたがって徐々に低下する。半導体領域１５２は、不純物濃度の分布にしたがって、領域Ｒ１と領域Ｒ２とを有している。すなわち、第七変形例では、領域１７は、領域Ｒ１と領域Ｒ２とを有している。半導体領域１５２（領域１７）では、領域Ｒ２が占有する割合が、領域Ｒ１が占有する割合より大きい。第七変形例では、テクスチャ表面ＴＳの窪みの最深位置は、領域Ｒ１の厚み分、半導体領域１５の不純物濃度が低下し始める領域から離れている。第七変形例では、上記所定深さは、たとえば、約０．４５μｍである。
【0109】
第七変形例での製造過程では、テクスチャ領域が主面１１ｂに形成された後に、複数の半導体領域１５（複数の半導体領域１５２）が複数の予定領域ＰＲに形成される。複数の半導体領域１５が形成された後に、テクスチャ領域（テクスチャ表面ＴＳ）が形成される過程では、テクスチャ領域がｐｎ接合に達するのを確実に防ぐために、各半導体領域１５の厚みを大きくせざるを得ない。したがって、テクスチャ領域が形成された後に、複数の半導体領域１５が形成される過程では、複数の半導体領域１５が形成された後に、テクスチャ領域が形成される過程に比して、各半導体領域１５の厚みが小さくされ得る。この結果、第七変形例に係る半導体光検出素子１は、長波長域での分光感度特性をより一層向上させ得る。
【0110】
第七変形例での製造過程では、半導体領域１５２（領域１７）が、テクスチャ領域の表面形状に沿って形成される。この場合、半導体領域１５２（領域１７）の厚みがより一層小さくされ得る。したがって、半導体光検出素子１は、長波長域での分光感度特性を確実により一層向上させ得る。
【0111】
第七変形例での製造過程では、半導体領域１５２（領域１７）は、予定領域ＰＲ内にｐ型不純物が添加されることにより形成される。この場合、既存の手法を利用して、半導体領域１５２が簡易に形成される。
【0112】
以上、本発明の実施形態及び変形例について説明してきたが、本発明は必ずしも上述した実施形態及び変形例に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。
【0113】
テクスチャ表面ＴＳは、半導体基板１１の厚み方向で、領域１９の表面より主面１１ａ寄りに位置していなくてもよい。すなわち、テクスチャ表面ＴＳは、仮想平面ＶＰより主面１１ａ寄りに位置していなくてもよい。たとえば、テクスチャ表面ＴＳの頂が、仮想平面ＶＰと同じ位置であってもよい。テクスチャ表面ＴＳは、仮想平面ＶＰより主面１１ａ寄りに位置している場合、上述したように、半導体光検出素子１は、暗電流の発生を抑制する。
縁領域ＴＳａは、領域１９の表面と連続していなくてもよい。たとえば、縁領域ＴＳａは、領域１７と領域１９とで形成される段差から離間していてもよい。たとえば、テクスチャ表面ＴＳを有していない領域が、領域１７と領域１９とで形成される段差と、縁領域ＴＳａとの間に位置していてもよい。この場合、たとえば、半導体基板１１と直交する方向から見て、縁領域ＴＳａの全体が、テクスチャ表面ＴＳを有していない領域に囲まれていてもよい。領域１７は、たとえば、テクスチャ表面ＴＳを有していない領域を有していてもよい。
縁領域ＴＳａは、半導体基板の厚み方向と略平行であってもよい。縁領域ＴＳａが、半導体基板１１の厚み方向に対して傾斜している場合、上述したように、半導体光検出素子１は、暗電流の発生をより一層抑制する。
バンプ電極３５は、パッド電極３１上に、直接配置されていてもよい。この場合、半導体光検出素子１は、ＵＢＭ３３を備えていない。
縁領域ＴＳａは、領域１９の表面と連続していなくてもよい。たとえば、縁領域ＴＳａは、領域１７と領域１９とで形成される段差から離間していてもよい。たとえば、テクスチャ表面ＴＳを有していない領域が、領域１７と領域１９とで形成される段差と、縁領域ＴＳａとの間に位置していてもよい。この場合、たとえば、半導体基板１１と直交する方向から見て、縁領域ＴＳａの全体が、テクスチャ表面ＴＳを有していない領域に囲まれていてもよい。領域１７は、たとえば、テクスチャ表面ＴＳを有していない領域を有していてもよい。
縁領域ＴＳａは、半導体基板の厚み方向と略平行であってもよい。縁領域ＴＳａが、半導体基板１１の厚み方向に対して傾斜している場合、上述したように、半導体光検出素子１は、暗電流の発生をより一層抑制する。
バンプ電極３５は、パッド電極３１上に、直接配置されていてもよい。この場合、半導体光検出素子１は、ＵＢＭ３３を備えていない。
【0114】
本明細書は、以下の付記を開示する。
（付記１）
互いに対向している第一主面と第二主面とを有している半導体基板を備え、
前記半導体基板は、第一導電型の第一半導体領域と、前記第二主面側に形成されていると共に前記第一半導体領域とでｐｎ接合を構成する第二導電型の複数の第二半導体領域と、を有し、
前記複数の第二半導体領域それぞれは、テクスチャ表面を有している第一領域と、第二領域と、を有し、
前記テクスチャ表面の窪みの最深位置での前記第一領域の厚みは、前記半導体基板の厚み方向での、前記第二領域の表面と前記最深位置との間隔より小さく、
前記第一主面が前記半導体基板への光入射面である、裏面入射型半導体光検出素子。
（付記２）
前記半導体基板の前記厚み方向での前記第二領域の厚みは、前記半導体基板の前記厚み方向での前記第一領域の厚みより大きい、付記１に記載の裏面入射型半導体光検出素子。
（付記３）
前記第二領域に配置されていると共に、前記第二領域と接触している電極を更に備えている、付記２に記載の裏面入射型半導体光検出素子。
（付記４）
前記第一領域の前記テクスチャ表面は、前記半導体基板の厚み方向で、前記第二領域の前記表面よりも前記第一主面寄りに位置している、付記１～３のいずれか一つに記載の裏面入射型半導体光検出素子。
（付記５）
前記第一領域の前記テクスチャ表面の縁領域は、前記第二領域の前記表面と連続していると共に、前記半導体基板の前記厚み方向に対して傾斜している、付記４に記載の裏面入射型半導体光検出素子。
（付記６）
前記第二領域は、テクスチャ表面を有していない、付記１～５のいずれか一つに記載の裏面入射型半導体光検出素子。
付記１の実施形態では、第二領域は、凹凸が形成されている表面を有していてもよい。第二領域は、たとえば、テクスチャ表面を有していてもよい。第二領域は、たとえば、テクスチャ表面とは異なる態様の凹凸が形成された表面を有していてもよい。
第二領域が、凹凸が形成されている表面を有している場合、第二領域の表面の位置は、以下のように規定してもよい。
第二領域の表面の位置は、全ての窪みのうち、最も深い窪みの最深位置であってもよい。第二領域の表面の位置は、全ての窪みのうち、最も浅い窪みの最深位置であってもよい。第二領域の表面の位置は、全ての窪みのうち、任意の一つの窪みの最深位置であってもよい。第二領域の表面の位置は、全ての窪みの最深位置の平均位置であってもよい。
第二領域の表面の位置は、全ての頂のうち、最も高い頂で規定してもよい。第二領域の表面の位置は、全ての頂のうち、最も低い頂で規定してもよい。第二領域の表面の位置は、全ての頂のうち、任意の一つの頂で規定してもよい。第二領域の表面の位置は、全ての頂の平均高さ位置であってもよい。
第二領域が、凹凸が形成されている表面を有している場合、第二領域の厚みは、表面の凹凸に応じて変化する。この場合、第二領域の厚みは、第二領域の最大厚みであってもよく、第二領域の最小厚みであってもよい。第二領域の厚みは、第二領域の平均厚みであってもよい。
第一領域でのテクスチャ表面の窪みの最深位置と、第一領域の厚みとは、上述した実施形態と同様に規定してもよい。
付記１の実施形態では、第二領域は、凹凸が形成されている表面と、平坦な表面とを有していてもよい。この場合、第二領域の表面の位置は、凹凸が形成されている表面で規定してもよく、平坦な表面で規定してもよい。第二領域の表面の位置は、凹凸が形成されている表面と平坦な表面との平均高さ位置であってもよい。
（付記１）
互いに対向している第一主面と第二主面とを有している半導体基板を備え、
前記半導体基板は、第一導電型の第一半導体領域と、前記第二主面側に形成されていると共に前記第一半導体領域とでｐｎ接合を構成する第二導電型の複数の第二半導体領域と、を有し、
前記複数の第二半導体領域それぞれは、テクスチャ表面を有している第一領域と、第二領域と、を有し、
前記テクスチャ表面の窪みの最深位置での前記第一領域の厚みは、前記半導体基板の厚み方向での、前記第二領域の表面と前記最深位置との間隔より小さく、
前記第一主面が前記半導体基板への光入射面である、裏面入射型半導体光検出素子。
（付記２）
前記半導体基板の前記厚み方向での前記第二領域の厚みは、前記半導体基板の前記厚み方向での前記第一領域の厚みより大きい、付記１に記載の裏面入射型半導体光検出素子。
（付記３）
前記第二領域に配置されていると共に、前記第二領域と接触している電極を更に備えている、付記２に記載の裏面入射型半導体光検出素子。
（付記４）
前記第一領域の前記テクスチャ表面は、前記半導体基板の厚み方向で、前記第二領域の前記表面よりも前記第一主面寄りに位置している、付記１～３のいずれか一つに記載の裏面入射型半導体光検出素子。
（付記５）
前記第一領域の前記テクスチャ表面の縁領域は、前記第二領域の前記表面と連続していると共に、前記半導体基板の前記厚み方向に対して傾斜している、付記４に記載の裏面入射型半導体光検出素子。
（付記６）
前記第二領域は、テクスチャ表面を有していない、付記１～５のいずれか一つに記載の裏面入射型半導体光検出素子。
付記１の実施形態では、第二領域は、凹凸が形成されている表面を有していてもよい。第二領域は、たとえば、テクスチャ表面を有していてもよい。第二領域は、たとえば、テクスチャ表面とは異なる態様の凹凸が形成された表面を有していてもよい。
第二領域が、凹凸が形成されている表面を有している場合、第二領域の表面の位置は、以下のように規定してもよい。
第二領域の表面の位置は、全ての窪みのうち、最も深い窪みの最深位置であってもよい。第二領域の表面の位置は、全ての窪みのうち、最も浅い窪みの最深位置であってもよい。第二領域の表面の位置は、全ての窪みのうち、任意の一つの窪みの最深位置であってもよい。第二領域の表面の位置は、全ての窪みの最深位置の平均位置であってもよい。
第二領域の表面の位置は、全ての頂のうち、最も高い頂で規定してもよい。第二領域の表面の位置は、全ての頂のうち、最も低い頂で規定してもよい。第二領域の表面の位置は、全ての頂のうち、任意の一つの頂で規定してもよい。第二領域の表面の位置は、全ての頂の平均高さ位置であってもよい。
第二領域が、凹凸が形成されている表面を有している場合、第二領域の厚みは、表面の凹凸に応じて変化する。この場合、第二領域の厚みは、第二領域の最大厚みであってもよく、第二領域の最小厚みであってもよい。第二領域の厚みは、第二領域の平均厚みであってもよい。
第一領域でのテクスチャ表面の窪みの最深位置と、第一領域の厚みとは、上述した実施形態と同様に規定してもよい。
付記１の実施形態では、第二領域は、凹凸が形成されている表面と、平坦な表面とを有していてもよい。この場合、第二領域の表面の位置は、凹凸が形成されている表面で規定してもよく、平坦な表面で規定してもよい。第二領域の表面の位置は、凹凸が形成されている表面と平坦な表面との平均高さ位置であってもよい。
【0115】
本明細書は、以下の付記も開示する。
（付記７）
互いに対向している第一主面と第二主面とを有している半導体基板を備え、
前記半導体基板は、第一導電型の第一半導体領域と、前記第二主面側に形成されていると共に前記第一半導体領域とでｐｎ接合を構成する第二導電型の複数の第二半導体領域と、を有し、
前記複数の第二半導体領域それぞれは、テクスチャ表面を有しており、
前記テクスチャ表面の窪みの最深位置での前記第二半導体領域の厚みは、前記半導体基板の厚み方向での、前記テクスチャ表面の頂と前記最深位置との距離より小さく、
前記第一主面が前記半導体基板への光入射面である、裏面入射型半導体光検出素子。
付記７の実施形態では、最深位置は、以下のように規定してもよい。
最深位置は、全ての窪みのうち、最も深い窪みの最深位置であってもよい。最深位置は、全ての窪みのうち、最も浅い窪みの最深位置であってもよい。最深位置は、全ての窪みのうち、任意の一つの窪みの最深位置であってもよい。最深位置は、全ての窪みの最深位置の平均位置であってもよい。
付記７の実施形態では、テクスチャ表面の頂は、以下のように規定してもよい。
テクスチャ表面の頂は、全ての頂のうち、最も高い頂であってもよい。テクスチャ表面の頂は、全ての頂のうち、最も低い頂であってもよい。テクスチャ表面の頂は、全ての頂のうち、任意の一つの頂であってもよい。テクスチャ表面の頂は、全ての頂の平均位置であってもよい。
付記７の実施形態では、半導体基板の厚み方向での、テクスチャ表面の頂と最深位置との距離は、以下のように規定してもよい。
上記距離は、凹凸の高低差の最大値であってもよく、凹凸の高低差の最小値であってもよい。上記距離は、テクスチャ表面での任意の位置における、凹凸の高低差であってもよい。上記距離は、凹凸の高低差の平均値であってもよい。
付記７の実施形態では、各第二半導体領域の表面全体が、テクスチャ表面であってもよい。
（付記７）
互いに対向している第一主面と第二主面とを有している半導体基板を備え、
前記半導体基板は、第一導電型の第一半導体領域と、前記第二主面側に形成されていると共に前記第一半導体領域とでｐｎ接合を構成する第二導電型の複数の第二半導体領域と、を有し、
前記複数の第二半導体領域それぞれは、テクスチャ表面を有しており、
前記テクスチャ表面の窪みの最深位置での前記第二半導体領域の厚みは、前記半導体基板の厚み方向での、前記テクスチャ表面の頂と前記最深位置との距離より小さく、
前記第一主面が前記半導体基板への光入射面である、裏面入射型半導体光検出素子。
付記７の実施形態では、最深位置は、以下のように規定してもよい。
最深位置は、全ての窪みのうち、最も深い窪みの最深位置であってもよい。最深位置は、全ての窪みのうち、最も浅い窪みの最深位置であってもよい。最深位置は、全ての窪みのうち、任意の一つの窪みの最深位置であってもよい。最深位置は、全ての窪みの最深位置の平均位置であってもよい。
付記７の実施形態では、テクスチャ表面の頂は、以下のように規定してもよい。
テクスチャ表面の頂は、全ての頂のうち、最も高い頂であってもよい。テクスチャ表面の頂は、全ての頂のうち、最も低い頂であってもよい。テクスチャ表面の頂は、全ての頂のうち、任意の一つの頂であってもよい。テクスチャ表面の頂は、全ての頂の平均位置であってもよい。
付記７の実施形態では、半導体基板の厚み方向での、テクスチャ表面の頂と最深位置との距離は、以下のように規定してもよい。
上記距離は、凹凸の高低差の最大値であってもよく、凹凸の高低差の最小値であってもよい。上記距離は、テクスチャ表面での任意の位置における、凹凸の高低差であってもよい。上記距離は、凹凸の高低差の平均値であってもよい。
付記７の実施形態では、各第二半導体領域の表面全体が、テクスチャ表面であってもよい。
【符号の説明】
【0116】
１…裏面入射型半導体光検出素子、１１…半導体基板、１１ａ，１１ｂ…主面、１３，１５…半導体領域、１７…テクスチャ表面を有している領域、１９…テクスチャ表面を有していない領域、３１…パッド電極、Ｄ１…テクスチャ表面を有していない領域の表面とテクスチャ表面の窪みの最深位置との間隔、ＴＨ１…テクスチャ表面の窪みの最深位置での厚み、ＴＨ２…半導体基板の厚み方向でのテクスチャ表面を有していない領域の厚み、ＴＨ３…半導体基板の厚み方向でのテクスチャ表面を有している領域の厚み、ＴＳ…テクスチャ表面、ＴＳａ…テクスチャ表面の縁領域。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】