▶ 株式会社東芝の特許一覧 ▶ 東芝デバイス＆ストレージ株式会社の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-02-09
(45)【発行日】2024-02-20
(54)【発明の名称】電流検出回路、電流検出システム、および電源回路
(51)【国際特許分類】
G01R 19/165 20060101AFI20240213BHJP
H03K 17/08 20060101ALI20240213BHJP
H03K 17/082 20060101ALI20240213BHJP
H03K 17/687 20060101ALI20240213BHJP
H02M 7/12 20060101ALI20240213BHJP
【ＦＩ】
G01R19/165 L
G01R19/165 P
H03K17/08 C
H03K17/082
H03K17/687 A
H02M7/12 F
【請求項の数】
4
(21)【出願番号】P 2020159320
(22)【出願日】2020-09-24
(65)【公開番号】P2022052838
(43)【公開日】2022-04-05
【審査請求日】2022-06-23
(73)【特許権者】
【識別番号】000003078
【氏名又は名称】株式会社東芝
(73)【特許権者】
【識別番号】317011920
【氏名又は名称】東芝デバイス＆ストレージ株式会社
(74)【代理人】
【識別番号】110002147
【氏名又は名称】弁理士法人酒井国際特許事務所
(72)【発明者】
【氏名】間島 秀明
【審査官】島田 保
(56)【参考文献】
【文献】特開２０１９－００４６８６（ＪＰ，Ａ）
【文献】特開２００４－１４０４２３（ＪＰ，Ａ）
【文献】特開２０１４－１２１２３６（ＪＰ，Ａ）
【文献】特開２０２０－１０７９６６（ＪＰ，Ａ）
【文献】特開２００４－２８９７５０（ＪＰ，Ａ）
【文献】国際公開第２０１２／１２０７８８（ＷＯ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｇ０１Ｒ １９／００－１９／３２
Ｈ０３Ｋ １７／０８
Ｈ０３Ｋ １７／０８２
Ｈ０３Ｋ １７／６８７
Ｈ０２Ｍ ７／１２
(57)【特許請求の範囲】
【請求項1】
ソース、ドレイン、及びゲートを有するノーマリオン型の第１のスイッチング素子と、前記第１のスイッチング素子のソースに接続されたドレインと、基準電位に接続されたソースと、ゲートを有するノーマリオフ型の第２のスイッチング素子と、
前記第２のスイッチング素子のソースに接続されたソースと、制御信号に応答して電流値が変化する電流源に接続されたドレインと、電流検出時に前記第２のスイッチング素子のゲートに印加される電圧がゲートに印加されるノーマリオフ型の第３のスイッチング素子と、
前記第２のスイッチング素子のドレイン電圧と前記第３のスイッチング素子のドレイン電圧を比較して検出信号を出力する比較回路と、を具備し、
前記電流源の電流値は、正の値から負の値まで変化することを特徴とする電流検出回路。
【請求項2】
請求項１に記載の電流検出回路と、前記制御信号の基礎データを生成する制御回路と、
前記制御回路と前記電流検出回路の間を絶縁分離し、前記基礎データに基づく信号を前記電流検出回路に供給する第１のアイソレータと、
前記比較回路と前記制御回路との間を絶縁分離し、前記検出信号を前記制御回路に供給する第２のアイソレータと、
を具備することを特徴とする電流検出システム。
【請求項3】
交流電源が接続される第１の入力端子および第２の入力端子と、第１の出力端子および第２の出力端子と、
前記第１の入力端子に接続されたドレインと、ソースと、ゲートを有するノーマリオン型の第１のスイッチング素子と、
前記第１のスイッチング素子のソースに接続されたドレインと、前記第２の出力端子に接続されたソースと、ゲートを有するノーマリオフ型の第２のスイッチング素子と、
前記第２のスイッチング素子のソースに接続されたソースと、第１の制御信号に応答して電流値が変化する第１の電流源に接続されたドレインと、電流検出時に前記第２のスイッチング素子のゲートに印加される電圧がゲートに印加されるノーマリオフ型の第３のスイッチング素子と、
前記第２のスイッチング素子のドレイン電圧と前記第３のスイッチング素子のドレイン電圧を比較する第１の比較回路と、
前記第１の出力端子に接続されたドレインと、ソースと、ゲートを有するノーマリオン型の第４のスイッチング素子と、
前記第４のスイッチング素子のソースに接続されたドレインと、前記第１の入力端子に接続されたソースと、ゲートを有するノーマリオフ型の第５のスイッチング素子と、
前記第５のスイッチング素子のソースに接続されたソースと、第２の制御信号に応答して電流値が変化する第２の電流源に接続されたドレインと、電流検出時に前記第５のスイッチング素子のゲートに印加される電圧がゲートに印加されるノーマリオフ型の第６のスイッチング素子と、
前記第５のスイッチング素子のドレイン電圧と前記第６のスイッチング素子のドレイン電圧を比較する第２の比較回路と、
前記第１の比較回路と前記第２の比較回路の出力信号に応答して前記第１乃至第６のスイッチング素子のオン／オフを制御する駆動信号を生成する駆動回路と、
前記第２の入力端子と前記第１の出力端子の間に接続された第１の整流素子と、
前記第２の入力端子と前記第２の出力端子の間に接続された第２の整流素子と、
前記第１の出力端子と前記第２の出力端子の間に接続されるコンデンサと、
を具備することを特徴とする電源回路。
【請求項4】
前記第１の制御信号と前記第２の制御信号の基礎データを生成する制御回路を備え、前記基礎データは正弦波に基づいて生成されることを特徴とする請求項３に記載の電源回路。
【発明の詳細な説明】
【技術分野】
【0001】
本実施形態は、電流検出回路、電流検出システム、および電源回路に関する。
【背景技術】
【0002】
従来、ノーマリオン型のスイッチング素子とノーマリオフ型のスイッチング素子をカスコード接続した半導体装置が開示されている。例えば、ノーマリオン型のスイッチング素子は、ＧａＮ（窒化ガリューム）やＳｉＣ（炭化ケイ素）を材料とするトランジスタで構成される。ＧａＮやＳｉＣで構成されるノーマリオン型のスイッチング素子は高耐圧で低損失である為、高電圧を出力する電源回路への適用に好適する。一方、ノーマリオン型のスイッチング素子を備える為、例えば、ノーマリオン型のスイッチング素子の漏れ電流に応答して、半導体装置の出力電流が正確に検出できない場合がある。例えば、交流電圧を直流電圧に変換するＡＣ／ＤＣコンバータにおいては入力電圧と出力電流の位相を一致させることで力率が高まる為、出力電流を正確に検出できる電流検出回路を備えた構成が望まれる。ノーマリオン型のスイッチング素子を備える半導体装置の特性を活かしつつ、且つ、出力電流を正確に検出することが出来る信頼性の高い電流検出回路、電流検出システム、及び出力電流を正確に検出することが出来る電流検出回路を備えた電源回路が望まれる。
【先行技術文献】
【特許文献】
【0003】
【文献】国際公開第２０１５／１６６５２３号
【文献】特許第５８００９８６号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
一つの実施形態は、ノーマリオン型のスイッチング素子とノーマリオフ型のスイッチング素子をカスコード接続した半導体装置の出力電流を正確に検出することが出来る電流検出回路、電流検出システム、および電源回路を提供することを目的とする。
【課題を解決するための手段】
【0005】
一つの実施形態によれば、電流検出回路は、ソース、ドレイン、及びゲートを有するノーマリオン型の第１のスイッチング素子と、前記第１のスイッチング素子のソースに接続されたドレインと、基準電位に接続されたソースと、ゲートを有するノーマリオフ型の第２のスイッチング素子と、前記第２のスイッチング素子のソースに接続されたソースと、制御信号に応答して電流値が変化する電流源に接続されたドレインと、電流検出時に前記第２のスイッチング素子のゲートに印加される電圧がゲートに印加されるノーマリオフ型の第３のスイッチング素子と、前記第２のスイッチング素子のドレイン電圧と前記第３のスイッチング素子のドレイン電圧を比較して検出信号を出力する比較回路と、を具備し、前記電流源の電流値は、正の値から負の値まで変化する。
【図面の簡単な説明】
【0006】
【発明を実施するための形態】
【0007】
以下に添付図面を参照して、実施形態にかかる電流検出回路、電流検出システム、および電源回路を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。
【0008】
（第１の実施形態）
図１は、第１の実施形態の電流検出回路を示す図である。本実施形態は駆動回路１０、電流検出回路２０を有する。電流検出回路２０は、ノーマリオン型のスイッチング素子２１を有する。スイッチング素子２１は、例えば、ＧａＮを材料とするＮチャネル型のＭＯＳトランジスタで構成される。例えば、ＧａＮを材料とするＭＯＳトランジスタは、ドレイン・ソース間の主電流路がＧａＮで構成される。
図１は、第１の実施形態の電流検出回路を示す図である。本実施形態は駆動回路１０、電流検出回路２０を有する。電流検出回路２０は、ノーマリオン型のスイッチング素子２１を有する。スイッチング素子２１は、例えば、ＧａＮを材料とするＮチャネル型のＭＯＳトランジスタで構成される。例えば、ＧａＮを材料とするＭＯＳトランジスタは、ドレイン・ソース間の主電流路がＧａＮで構成される。
【0009】
電流検出回路２０は、ノーマリオフ型のスイッチング素子２２、２３を有する。ノーマリオフ型のスイッチング素子２２、２３は、例えば、Ｓｉを材料とするＮチャネル型のＭＯＳトランジスタで構成される。例えば、Ｓｉを材料とするＭＯＳトランジスタは、ドレイン・ソース間の主電流路がＳｉで構成される。
【0010】
スイッチング素子２１のドレインは、端子２６に接続される。端子２６は、例えば、６００Ｖの電圧が印加される電源ライン（図示せず）に負荷（図示せず）を介して接続される。スイッチング素子２１のソースは、スイッチング素子２２のドレインに接続される。
【0011】
スイッチング素子２２のソースは、端子２７に接続される。すなわち、スイッチング素子２２の主電流路であるドレイン・ソース路は、スイッチング素子２１の主電流路であるドレイン・ソース路に直列に接続される。端子２７には、例えば、接地電位が供給される。
【0012】
スイッチング素子２３のソースは、スイッチング素子２２のソースに接続され、ドレインは参照電流ＩＲＥＦを供給する電流源２４に接続される。電流源２４の参照電流ＩＲＥＦの電流値は、電流制御信号Ｃｏｎｔによって制御される。電流源２４の他端は、電源電圧ＶＤＤが印加される。
【0013】
スイッチング素子２２と２３は、共通の半導体基板（図示せず）に形成される。共通の半導体基板に形成することで、両者の素子特性を合せることが出来る。仮に、製造バラツキが生じたとしても、スイッチング素子２２と２３の素子特性は同じように変動する。例えば、スイッチング素子２２のオン抵抗が増加する様に変動した場合には、スイッチング素子２３のオン抵抗も、同様に増加する様に変動する。
【0014】
スイッチング素子２２と２３の寸法は、ゲート長が同じで、ゲート幅がｎ：ｍの寸法比に設定される。寸法比に従い、スイッチング素子２２のオン抵抗Ｒｏｎ２とスイッチング素子２３のオン抵抗Ｒｏｎ３の比は、式（１）で示される。
Ｒｏｎ２：Ｒｏｎ３＝１／ｎ：１／ｍ ・・・ （１）
Ｒｏｎ２：Ｒｏｎ３＝１／ｎ：１／ｍ ・・・ （１）
【0015】
スイッチング素子２２と２３のドレイン電圧Ｖ１、Ｖ２は、式（２）、（３）で示される。端子２７に印加された接地電位、ゼロ（０）Ｖを基準にした場合のドレイン電圧Ｖ１、Ｖ２を示す。以降、同様である。
【0016】
Ｖ１＝Ｒｏｎ２×Ｉｄ ・・・ （２）
Ｖ２＝Ｒｏｎ３×ＩＲＥＦ ・・・ （３）
ここで、Ｉｄは、スイッチング素子２１を流れるドレイン電流Ｉｄを示す。スイッチング素子２２を流れる電流は、スイッチング素子２１に流れる電流に略等しい為、スイッチング素子２２を流れる電流は、出力電流Ｉｄに略等しい電流となる。以降、スイッチング素子２１のドレイン電流Ｉｄを、便宜的に出力電流Ｉｄとして用いる場合がある。
Ｖ２＝Ｒｏｎ３×ＩＲＥＦ ・・・ （３）
ここで、Ｉｄは、スイッチング素子２１を流れるドレイン電流Ｉｄを示す。スイッチング素子２２を流れる電流は、スイッチング素子２１に流れる電流に略等しい為、スイッチング素子２２を流れる電流は、出力電流Ｉｄに略等しい電流となる。以降、スイッチング素子２１のドレイン電流Ｉｄを、便宜的に出力電流Ｉｄとして用いる場合がある。
【0017】
比較回路２５の非反転入力端（＋）には、スイッチング素子２２のドレイン電圧Ｖ１が供給され、反転入力端（－）には、スイッチング素子２３のドレイン電圧Ｖ２が供給される。比較回路２５は、スイッチング素子２２のドレイン電圧Ｖ１がスイッチング素子２３のドレイン電圧Ｖ２よりも高くなるとＨレベルの検出信号を出力端２８から出力する。すなわち、式（２）と（３）の関係から、Ｒｏｎ２×Ｉｄ＞Ｒｏｎ３×ＩＲＥＦになった時にＨレベルの検出信号を出力する。比較回路２５のＨレベルの検出信号により、出力電流Ｉｄが参照電流ＩＲＥＦに達したことが検出される。
【0018】
例えば、許容される出力電流Ｉｄの最大電流ＩＭＡＸの値と参照電流ＩＲＥＦの値、及び、スイッチング素子２２、２３の寸法比ｍ：ｎの設定に従い、出力電流Ｉｄが最大電流ＩＭＡＸを超える過大電流の状態であることを比較回路２５の検出信号によって検出することが出来る。また、出力電流Ｉｄが最大電流ＩＭＡＸを超える過大電流の状態になったことを示す比較回路２５の検出信号を駆動回路１０に供給してスイッチング素子２１、２２をオフにする構成とすることにより、スイッチング素子２１、２２を過電流状態から回避させることが出来る。
【0019】
駆動回路１０は、スイッチング素子２１、２２、２３のオン／オフを制御する駆動信号を生成して、夫々のゲートに供給する。例えば、駆動回路１０は、電流検出時にスイッチング素子２３のゲートに印加される電圧に等しい電圧をスイッチング素子２２のゲートに印加して、スイッチング素子２２をオンさせる。スイッチング素子２２と２３をオンさせる時の両者のゲート・ソース間電圧を同じにすることで、スイッチング素子２２と２３のオン抵抗の比をゲート幅の寸法比で設定し、オン抵抗Ｒｏｎ２とＲｏｎ３の比と電流源２４の参照電流ＩＲＥＦの値によって出力電流Ｉｄを精度良く正確に検出することが出来る。
【0020】
尚、スイッチング素子２１のゲートをスイッチング素子２２のソースに接続し、電流検知時にスイッチング素子２３のゲートに印加される信号と同じ電圧の駆動信号を駆動回路１０によってスイッチング素子２２のゲートに供給しても良い。
【0021】
第１の実施形態によれば、電流源２４の参照電流ＩＲＥＦの値を電流制御信号Ｃｏｎｔによって変化させ、スイッチング素子２２と２３のドレイン電圧Ｖ１、Ｖ２を比較回路２５によって比較する。比較回路２５のＨレベルの検出信号は、出力電流Ｉｄが参照電流ＩＲＥＦに達したことを示す。従って、参照電流ＩＲＥＦの値をターゲットの値とした場合には、比較回路２５のＨレベルの検出信号は、出力電流Ｉｄがそのターゲットの電流値に達したことを示す。
【0022】
検出信号がＨレベルになった時の参照電流ＩＲＥＦの値により出力電流Ｉｄの値が検出される。従って、参照電流ＩＲＥＦを変化させることで、出力電流Ｉｄの値を探知する電流検出回路が提供される。尚、端子２６の出力電圧Ｖｏｕｔは、スイッチング素子２１と２２がオン状態の時には、出力電流Ｉｄによってスイッチング素子２１と２２のオン抵抗に生じた電圧降下の和の値となる。従って、参照電流ＩＲＥＦが示す出力電流Ｉｄの値は、端子２６の出力電圧Ｖｏｕｔを示すデータとして用いることが出来る。
【0023】
図２を用いて、第１の実施形態の動作を説明する。図２の横軸は時間、縦軸は参照電流ＩＲＥＦを示す。実線１５は、参照電流ＩＲＥＦを示す。参照電流ＩＲＥＦの値を電流制御信号Ｃｏｎｔによって時間と共に増加させる。タイミングｔ１において、比較回路２５の検出信号がＨレベルになった場合には、出力電流Ｉｄの値はその時の参照電流ＩＲＥＦの値Ｉｔ１であることが検出される。また、タイミングｔ２において比較回路２５の検出信号がＨレベルになった場合には、出力電流Ｉｄの値は、その時の参照電流ＩＲＥＦの値Ｉｔ２であることが検出される。
【0024】
（第２の実施形態）
図３は、第２の実施形態の電流検出システムの構成を示す図である。既述した実施形態に対応する構成には同一符号を付し、重複した記載は必要な場合にのみ行う。以降、同様である。本実施形態は、制御回路１００、変調器１０１、復調器１０３、アイソレータ１０２、１０５、１０６を有する。電流検出回路２０は、ＤＡコンバータ１０４と電流源２４を有する。ＤＡコンバータ１０４と電流源２４を別個に示すが、ＤＡコンバータ１０４と電流源２４は協働して一つの電流源を構成する。電流源の具体的な構成例については、後述する。
図３は、第２の実施形態の電流検出システムの構成を示す図である。既述した実施形態に対応する構成には同一符号を付し、重複した記載は必要な場合にのみ行う。以降、同様である。本実施形態は、制御回路１００、変調器１０１、復調器１０３、アイソレータ１０２、１０５、１０６を有する。電流検出回路２０は、ＤＡコンバータ１０４と電流源２４を有する。ＤＡコンバータ１０４と電流源２４を別個に示すが、ＤＡコンバータ１０４と電流源２４は協働して一つの電流源を構成する。電流源の具体的な構成例については、後述する。
【0025】
制御回路１００は、電流源２４の参照電流ＩＲＥＦを制御する為の基礎データを生成して変調器１０１に供給する。基礎データは、例えば、正弦波に対応する振幅値を示すデジタル信号データである。定数による０次曲線（Ｙ＝Ｃ）、定数と変数（Ｙ＝ａ×Ｘ＋ｂ）による１次曲線等の近似曲線により、基礎データを正弦波に近似させることが出来る。近似曲線の次数を上げることで、正弦波に近似した基礎データが得られる。制御回路１００は、例えばスイッチング素子２１、２２、２３のオン／オフのスイッチング動作に合わせて、基礎データを離散的に出力する。基礎データを離散的に出力することで、データ量を削減することが出来る。
【0026】
変調器１０１は、制御回路１００からのデジタル信号をマンチェスター符号等で符号化した変調信号を生成する。変調器１０１の変調信号は、アイソレータ１０２に供給される。アイソレータ１０２は、トランス、フォトカプラ、あるいは、容量等を用いて構成される。アイソレータ１０２は、例えば、５Ｖ程度の低電圧でバイアスされる制御回路１００を備える低圧側と、例えば、４００Ｖを超える高電圧が印加される高圧側を電気的に絶縁分離する。アイソレータ１０５、１０６は、アイソレータ１０２と同様の構成とすることが出来る。
【0027】
復調器１０３は、アイソレータ１０２から供給された変調信号を復調し、電流制御信号Ｃｏｎｔを生成してＤＡコンバータ１０４に供給する。ＤＡコンバータ１０４は、電流制御信号Ｃｏｎｔをアナログ信号に変換して電流源２４に供給する。電流源２４は、ＤＡコンバータ１０４と協働して電流制御信号Ｃｏｎｔに応じて変化する参照電流ＩＲＥＦを出力する。
【0028】
比較回路２５は、スイッチング素子２２のドレイン電圧Ｖ１とスイッチング素子２３のドレイン電圧Ｖ２を比較し、その比較結果に応じてＨレベル、又はＬレベルの検出信号を出力する。検出信号は、アイソレータ１０５に供給される。アイソレータ１０５は、検出信号に応答した信号を制御回路１００に供給する。制御回路１００は、アイソレータ１０５からの信号により、出力電流Ｉｄが参照電流ＩＲＥＦに達したか否かを検出する。
【0029】
制御回路１００は、アイソレータ１０６を介して、駆動回路１０に制御信号を供給する。駆動回路１０に供給される制御信号は、例えば、ＰＷＭ制御信号である。駆動回路１０は、ＰＷＭ制御信号に応答して、スイッチング素子２１、２２、２３に供給する駆動信号のデューティ比を調整する。
【0030】
本実施形態によれば、制御回路１００の基礎データに基づいて参照電流ＩＲＥＦを変化させ、出力電流Ｉｄによって生じるスイッチング素子２２のドレイン電圧Ｖ１と参照電流ＩＲＥＦによって生じるスイッチング素子２３のドレイン電圧Ｖ２を比較する。比較回路２５のＨレベルの検出信号は、ドレイン電圧Ｖ１がドレイン電圧Ｖ２に達したことを示す為、出力電流Ｉｄが参照電流ＩＲＥＦに達したことが検出される。また、出力電流Ｉｄが参照電流ＩＲＥＦに達した時にスイッチング素子２１、２２をオフにすれば、参照電流ＩＲＥＦを出力電流Ｉｄの上限の値とする制御が可能となる。
【0031】
制御回路１００側と電流検出回路２０側をアイソレータ１０２、１０５、１０６によって結合することによって、低電圧でバイアスされる低圧側と高電圧が印加される高圧側とを絶縁分離することが出来る。また、比較回路２５を高圧側に設け、比較回路２５の検出信号を、アイソレータ１０５を介して制御回路１００に供給する。すなわち、出力電流Ｉｄの電流値を示すデータではなく、参照電流ＩＲＥＦと出力電流Ｉｄを比較した結果に基づく１ビットの検出信号を制御回路１００に供給する。これにより、制御回路１００に供給するデータ量を減らすことが出来る。
【0032】
また、アイソレータ１０５は、比較回路２５の１ビットの検出信号を伝送すれば良い為、伝送速度が比較的に遅いアイソレータで構成することが出来る。制御回路１００は、アイソレータ１０２、１０５による遅延時間を算入したタイミングで比較回路２５の検出信号を判定する。基礎データが制御回路１００から出力されるタイミング、基礎データに基づいて変化する参照電流ＩＲＥＦと出力電流Ｉｄが比較されるタイミング、及び、比較回路２５の検出信号が制御回路１００に供給されるタイミングを考慮することにより、出力電流Ｉｄを正確に検出することが出来る。
【0033】
図４は、スイッチング素子２３に参照電流ＩＲＥＦを供給する電流源の一つの構成例を示す図である。電流源１２０は、スイッチング素子２３のドレインに接続される電流源１２４と１２５を有する。電流源１２４は、ＤＡコンバータ１１４と協働して、電流制御信号Ｃｏｎｔ１によって制御される参照電流ＩＲＥＦｐを出力する。電流源１２５は、ＤＡコンバータ１１５と協働して、電流制御信号Ｃｏｎｔ２によって制御される参照電流ＩＲＥＦｎを出力する。電流源１２４の一端に供給される電源電圧ＶＤＤは、スイッチング素子２３のソース電圧に対して正の電圧であり、電流源１２５の一端に供給される電源電圧ＶＳＳはスイッチング素子２３のソース電圧に対して負の電圧である。
【0034】
電流源１２５の参照電流ＩＲＥＦｎは電流源１２４の参照電流ＩＲＥＦｐに対して負の関係になる為、スイッチング素子２３に供給される参照電流ＩＲＥＦは、ＩＲＥＦｐ－ＩＲＥＦｎとなる。従って、電流制御信号Ｃｏｎｔ１、Ｃｏｎｔ２によって参照電流ＩＲＥＦｐ、ＩＲＥＦｎを制御することで、スイッチング素子２３に供給される参照電流ＩＲＥＦの値を正の値から負の値まで変化させることが出来る。従って、例えば、正弦波に従って変化する参照電流ＩＲＥＦを生成することが出来る。
【0035】
図５は、図４の電流源の一つの具体的な構成例を示す図である。本構成例の電流源は、電流源１２４と協働するＤＡコンバータ１１４を有する。ＤＡコンバータ１１４は、ダイオード接続されたＰＭＯＳトランジスタ３００を有する。ＰＭＯＳトランジスタ３００のソースは電源電圧ＶＤＤが印加される端子２２０に接続され、ドレインは電流源１２４の一端に接続される。電流源１２４の他端は、電源電圧ＶＳＳが印加される端子２２１に接続される。
【0036】
ＤＡコンバータ１１４は、端子２２０とスイッチング素子２３のドレインとの間に並列接続されたＰＭＯＳトランジスタ３０１～３０４を有する。ＰＭＯＳトランジスタ３０１～３０４は、ＰＭＯＳトランジスタ３００に対して２Ｎ乗の重み付けがされた寸法を有する。具体的には、ＰＭＯＳトランジスタ３０１は、ＰＭＯＳトランジスタ３００と同じ寸法を有し、ＰＭＯＳトランジスタ３０２、３０３、３０４はＰＭＯＳトランジスタ３００の寸法に対して２１、２２、２３の重み付けに応じた寸法を有する。
【0037】
ＰＭＯＳトランジスタ３０１のソース・ゲート間にはスイッチ３１１が接続され、ゲートとノードＮＤ１間には、スイッチ３１２が接続される。スイッチ３１１には、インバータ３２０を介して制御信号Ｐ０が供給され、スイッチ３１２には制御信号Ｐ０が供給される。制御信号Ｐ０がＨレベルの時にスイッチ３１２は接続状態となり、ＰＭＯＳトランジスタ３０１がオンとなる。スイッチ３１３、３１５、３１７には、制御信号Ｐ１、Ｐ２、Ｐ３がインバータ３２１、３２２、３２３を介して供給される。
【0038】
同様に、スイッチ３１３～３１８に供給される制御信号Ｐ１～Ｐ３によってＰＭＯＳトランジスタ３０２～３０４のオン／オフが制御される。ＰＭＯＳトランジスタ３０１～３０４は、ＰＭＯＳトランジスタ３００に対する重み付けに応じた電流を出力する。制御信号Ｐ０～Ｐ３によりオンさせるＰＭＯＳトランジスタ３０１～３０４の組合せを変更することにより参照電流ＩＲＥＦｐの値を調整することが出来る。復調器１０３は、制御信号Ｐ０～Ｐ３を電流制御信号Ｃｏｎｔ１として出力する。
【0039】
本構成例の電流源は、電流源１２５と協働するＤＡコンバータ１１５を有する。ＤＡコンバータ１１５は、ダイオード接続されたＮＭＯＳトランジスタ４００を有する。ＮＭＯＳトランジスタ４００のソースは電源電圧ＶＳＳが印加される端子２２５に接続され、ドレインは電流源１２５の一端に接続される。電流源１２５の他端は、電源電圧ＶＤＤが印加される端子２２４に接続される。電流源１２４と１２５は、例えば、バンドギャップ回路によって構成され、電流Ｉｏを出力する。
【0040】
ＤＡコンバータ１１５は、端子２２５とノードＮＤ４との間に並列接続されたＮＭＯＳトランジスタ４０１～４０４を有する。ＮＭＯＳトランジスタ４０１～４０４は、ＮＭＯＳトランジスタ４００に対して２Ｎ乗の重み付けがされた寸法を有する。具体的には、ＮＭＯＳトランジスタ４０１は、ＮＭＯＳトランジスタ４００と同じ寸法を有し、ＮＭＯＳトランジスタ４０２、４０３、４０４はＮＭＯＳトランジスタ４００の寸法に対して２１、２２、２３の重み付けに応じた寸法を有する。
【0041】
ＮＭＯＳトランジスタ４０１のソース・ゲート間にはスイッチ４１１が接続され、ゲートとノードＮＤ３間には、スイッチ４１２が接続される。スイッチ４１１には、インバータ４２０を介して制御信号Ｎ０が供給され、スイッチ４１２には制御信号Ｎ０が供給される。制御信号Ｎ０がＨレベルの時にスイッチ４１２はオンとなり、ＮＭＯＳトランジスタ４０１がオンとなる。スイッチ４１３、４１５、４１７には、制御信号Ｎ１、Ｎ２、Ｎ３がインバータ４２１、４２２、４２３を介して供給される。
【0042】
同様に、スイッチ４１３～４１８に供給される制御信号Ｎ１～Ｎ３によってＮＭＯＳトランジスタ４０２～４０４のオン／オフが制御される。ＮＭＯＳトランジスタ４０１～４０４は、ＮＭＯＳトランジスタ４００に対する重み付けに応じた電流を出力する。制御信号Ｎ０～Ｎ３によりオンさせるＮＭＯＳトランジスタ４０１～４０４の組合せを変更することにより参照電流ＩＲＥＦｎの値を調整することが出来る。復調器１０３は、制御信号Ｎ０～Ｎ３を電流制御信号Ｃｏｎｔ２として出力する。本構成例の電流源は、電流制御信号Ｃｏｎｔ１、Ｃｏｎｔ２に応じた電流を供給することができる。
【0043】
図６は、電流源の他の一つの構成例を具体的に示す図である。本実施形態の電流源は、Ｒ－２Ｒラダー抵抗で構成される抵抗ラダー回路５００を有する。抵抗ラダー回路５００は、抵抗値Ｒの抵抗５１１～５１４と、２倍の抵抗値２Ｒの抵抗５２１～５２３を有する。右端の抵抗５１４を介して流れる電流Ｉｏに対し、隣の抵抗５２３を介して流れる電流は２×Ｉｏとなる。同様に、抵抗５２２を介して流れる電流は４×Ｉｏ、抵抗５２１を介して流れる電流は８×Ｉｏとなる。スイッチＳ０～Ｓ３の接続先を制御信号Ｄに応じて切換え、出力端子５０１に供給される電流の組合せを変えることで出力端子５０１から出力される参照電流ＩＲＥＦの値を調整することが出来る。
【0044】
抵抗ラダー回路５００の入力端子５０４の接続先は、切換信号Ｓによって制御されるスイッチＳ１７によって＋ＶＲＥＦが印加された端子５０２と、－ＶＲＥＦが印加された端子５０３との間で切換えられる。入力端子５０４に印加される電圧を＋ＶＲＥＦと－ＶＲＥＦとの間で切換えることによって、参照電流ＩＲＥＦを＋の値から－の値まで変化させることが出来る。従って、＋の電流値から－の電流値まで変化する正弦波に対応した参照電流ＩＲＥＦを供給する電流源を構成することが出来る。制御信号Ｄ、及び切換信号Ｓは、例えば、復調器１０３から電流制御信号Ｃｏｎｔ１、Ｃｏｎｔ２として供給される。本構成例の電流源は、電流制御信号Ｃｏｎｔ１、Ｃｏｎｔ２に応じた電流を供給することができる。
【0045】
（第３の実施形態）
図７は、第３の実施形態の電流検出システムを示す図である。本実施形態は、ＤＡコンバータ６０１、変調器６０２、アイソレータ６０３、復調器６０４を有する。ＤＡコンバータ６０１は、制御回路１００のデジタル信号をアナログ信号に変換して変調器６０２に供給する。変調器６０２は、例えば、ＡＭ変調器、ＦＳＫ変調器で構成する。変調器６０２の出力信号は、アイソレータ６０３に供給される。アイソレータ６０３の出力信号は、復調器６０４に供給される。復調器６０４は、変調器６０２に対応して構成される。例えば、変調器６０２がＡＭ変調器であれば、ＡＭ復調器で構成される。復調器６０４は、電流制御信号Ｃｏｎｔを生成して電流源２４に供給する。電流源２４は、電流制御信号Ｃｏｎｔに応じて変化する参照電流ＩＲＥＦを生成する。例えば、電流制御信号Ｃｏｎｔにより電流源２４を構成するＭＯＳトランジスタ（図示せず）のゲート電圧を制御して参照電流ＩＲＥＦをアナログ的に変化させる構成とすることが出来る。
図７は、第３の実施形態の電流検出システムを示す図である。本実施形態は、ＤＡコンバータ６０１、変調器６０２、アイソレータ６０３、復調器６０４を有する。ＤＡコンバータ６０１は、制御回路１００のデジタル信号をアナログ信号に変換して変調器６０２に供給する。変調器６０２は、例えば、ＡＭ変調器、ＦＳＫ変調器で構成する。変調器６０２の出力信号は、アイソレータ６０３に供給される。アイソレータ６０３の出力信号は、復調器６０４に供給される。復調器６０４は、変調器６０２に対応して構成される。例えば、変調器６０２がＡＭ変調器であれば、ＡＭ復調器で構成される。復調器６０４は、電流制御信号Ｃｏｎｔを生成して電流源２４に供給する。電流源２４は、電流制御信号Ｃｏｎｔに応じて変化する参照電流ＩＲＥＦを生成する。例えば、電流制御信号Ｃｏｎｔにより電流源２４を構成するＭＯＳトランジスタ（図示せず）のゲート電圧を制御して参照電流ＩＲＥＦをアナログ的に変化させる構成とすることが出来る。
【0046】
スイッチング素子２２のドレイン電圧Ｖ１とスイッチング素子２３のドレイン電圧Ｖ２を比較する比較回路２５の検出信号は、アイソレータ６０６を介して制御回路１００に供給される。制御回路１００は、アイソレータ６０５を介して駆動回路１０に制御信号を供給する。
【0047】
本実施形態においては、制御回路１００からの基礎データは、ＤＡコンバータ６０１によってアナログ変換され、アイソレータ６０３を介して高圧側に供給される。アイソレータ６０３は、アナログ信号をそのまま高圧側に供給すれば良い為、周波数帯域が比較的に狭い構成とすることが出来る。スイッチング素子２２のドレイン電圧Ｖ１とスイッチング素子２３のドレイン電圧Ｖ２を比較する比較回路２５は高圧側に設けられ、その検出信号がアイソレータ６０６を介して制御回路１００に供給される。比較回路２５の検出信号は、スイッチング素子２２のドレイン電圧Ｖ１とスイッチング素子２３のドレイン電圧Ｖ２の比較結果に基づく１ビットのデジタル信号で有る。従って、比較回路２５の検出信号を伝送するアイソレータ６０６は、伝送速度が比較的に遅いアイソレータで構成することが出来る。
【0048】
（第４の実施形態）
図８は、第４の実施形態の電源回路を示す図である。本実施形態は、交流電圧を直流電圧に変換するＡＣ／ＤＣコンバータを構成する。本実施形態は、電流検出回路２０－１、２０－２、出力端子７１２と７１３の間に接続されるコンデンサ７０４、ダイオード７０２、７０３を有する。入力端子７１０、７１１の間には交流電源７００、昇圧用インダクタ７０１が接続される。ダイオード７０２は、入力端子７１１から出力端子７１２に向けて順方向に接続され、ダイオード７０３は、出力端子７１３から入力端子７１１に向けて順方向に接続される。
図８は、第４の実施形態の電源回路を示す図である。本実施形態は、交流電圧を直流電圧に変換するＡＣ／ＤＣコンバータを構成する。本実施形態は、電流検出回路２０－１、２０－２、出力端子７１２と７１３の間に接続されるコンデンサ７０４、ダイオード７０２、７０３を有する。入力端子７１０、７１１の間には交流電源７００、昇圧用インダクタ７０１が接続される。ダイオード７０２は、入力端子７１１から出力端子７１２に向けて順方向に接続され、ダイオード７０３は、出力端子７１３から入力端子７１１に向けて順方向に接続される。
【0049】
電流検出回路２０－１は、スイッチング素子２２－１のドレイン電圧Ｖ１－１とスイッチング素子２３－１のドレイン電圧Ｖ２－１を比較回路２５－１によって比較して、スイッチング素子２１－１、２２－１を流れる出力電流Ｉｄ１を検出する。スイッチング素子２３－１に参照電流ＩＲＥＦ１を供給する電流源２４－１は、ＤＡコンバータ１０４－１に供給される電流制御信号Ｃｏｎｔ１１によって制御される。
【0050】
電流検出回路２０－２は、スイッチング素子２２－２のドレイン電圧Ｖ１－２とスイッチング素子２３－２のドレイン電圧Ｖ２－２を比較回路２５－２によって比較して、スイッチング素子２１－２、２２－２を流れる出力電流Ｉｄ２を検出する。スイッチング素子２３－２に参照電流ＩＲＥＦ２を供給する電流源２４－２は、ＤＡコンバータ１０４－２に供給される電流制御信号Ｃｏｎｔ１２によって制御される。比較回路２５－１、２５－２の検出信号は、夫々、アイソレータ１０５－１、１０５－２を介して制御回路１００に供給される。
【0051】
制御回路１００は、参照電流ＩＲＥＦ１、ＩＲＥＦ２を制御する基礎データのデジタル信号を変調器１０１に供給する。基礎データは、例えば、交流電源７００の正弦波に基づいて生成されるデジタル信号である。変調器１０１は、制御回路１００からのデジタル信号をマンチェスター符号等で符号化した変調信号を生成し、アイソレータ１０２－１、１０２－２を介して復調器１０３－１、１０３－２に供給する。復調器１０３－１、１０３－２は、電流制御信号Ｃｏｎｔ１１、Ｃｏｎｔ１２を生成してＤＡコンバータ１０４－１、１０４－２に供給する。電流源２４－１、２４－２は、ＤＡコンバータ１０４－１、１０４－２と協働して参照電流ＩＲＥＦ１、ＩＲＥＦ２を出力する。
【0052】
電流検出回路２０－１のスイッチング素子２１－１、２２－１、２３－１は駆動回路１０－１によって駆動され、電流検出回路２０－２のスイッチング素子２１－２、２２－２、２３－２は駆動回路１０－２によって駆動される。制御回路１００は、比較回路２５－１、２５－２からの検出信号に応答して制御信号を生成して駆動回路１０－１、１０－２に供給する。
【0053】
駆動回路１０－１、１０－２は、制御回路１００からの制御信号に応答して、電流検出回路２０－１のスイッチング素子２１－１、２２－１と電流検出回路２０－２のスイッチング素子２１－２、２２－２のオン／オフを制御する。インダクタ電流ＩＬは、電流検出回路２０－１のスイッチング素子２１－１、２２－１を流れる出力電流Ｉｄ１と電流検出回路２０－２のスイッチング素子２１－２、２２－２を流れる出力電流Ｉｄ２となる。電流検出回路２０－１のスイッチング素子２１－１、２２－１と電流検出回路２０－２のスイッチング素子２１－２、２２－２を交互にオン／オフすることにより、出力端子７１２を＋側、出力端子７１３を－側とする出力電圧Ｖｏｕｔがコンデンサ７０４にチャージされる。
【0054】
第４の実施形態の動作を、図９を用いて説明する。図９（Ａ）は、入力電圧Ｖｉｎが正、すなわち、入力端子７１０側の電圧が入力端子７１１側の電圧よりも高い場合を示す。横軸は時間を示す。上段はインダクタ電流ＩＬ、次段は電流検出回路２０－１のスイッチング素子２１－１、２２－１を流れる出力電流Ｉｄ１、下段は電流検出回路２０－２のスイッチング素子２１－２、２２－２を流れる出力電流Ｉｄ２を示す。図１１（Ａ）の上段の破線７２０は、制御回路１００から供給される正弦波の基礎データによって生成された参照電流ＩＲＥＦ１を示す。
【0055】
入力電圧Ｖｉｎが正の状態では、電流検出回路２０－１の電流源２４－１の参照電流ＩＲＥＦ１が、正弦波に対応した値になる様に電流制御信号Ｃｏｎｔ１１が生成される。スイッチング素子２１－１、２２－１を流れる出力電流Ｉｄ１が参照電流ＩＲＥＦ１に達したタイミングｔ１１、ｔ１３、ｔ１５、ｔ１７でスイッチング素子２１－１、２２－１をオフにし、電流検出回路２０－２のスイッチング素子２１－２、２２－２をオンにする。
【0056】
入力電圧Ｖｉｎが正の状態では、電流源２４－２の参照電流ＩＲＥＦ２は、電流制御信号Ｃｏｎｔ１２によってゼロに設定される。電流検出回路２０－２のスイッチング素子２１－２、２２－２を流れる出力電流Ｉｄ２がゼロになるタイミングｔ１２、ｔ１４、ｔ１６、ｔ１８で、電流検出回路２０－２のスイッチング素子２１－２、２２－２をオフにし、電流検出回路２０－１のスイッチング素子２１－１、２２－１をオンにする。
【0057】
電流検出回路２０－１のスイッチング素子２１－１、２２－１を流れる出力電流Ｉｄ１が参照電流ＩＲＥＦ１に達したタイミングｔ１１、ｔ１３、ｔ１５、ｔ１７で電流検出回路２０－１、２０－２のスイッチング素子２１－１、２２－１、２１－２、２２－２のオン／オフを制御することにより、出力電流Ｉｄ１の上限の値、従って、インダクタ電流ＩＬを制御回路１００が供給する正弦波に基づく基礎データによって制御することが出来る。すなわち、インダクタ電流ＩＬの包絡線を交流電源７００の正弦波に一致させることが出来る。
【0058】
図９（Ｂ）は、入力電圧Ｖｉｎが負、すなわち、入力端子７１１側の電圧が入力端子７１０側の電圧よりも高い場合を示す。入力電圧Ｖｉｎが反転する為、インダクタ電流ＩＬの向きは反転するが、便宜的に、上側を正にして示す。図９（Ｂ）の上段の破線７２１は、制御回路１００から供給される正弦波の基礎データによって電流源２４－２が出力する参照電流ＩＲＥＦ２を示す。横軸は時間を示す。図９（Ｂ）の上段はインダクタ電流ＩＬ、次段は電流検出回路２０－１のスイッチング素子２１－１、２２－１を流れる出力電流Ｉｄ１、下段は電流検出回路２０－２のスイッチング素子２１－２、２２－２を流れる出力電流Ｉｄ２を示す。
【0059】
入力電圧Ｖｉｎが負の状態では、電流検出回路２０－２の電流源２４－２の参照電流ＩＲＥＦ２が、正弦波に対応した値になる様に電流制御信号Ｃｏｎｔ１２が生成される。スイッチング素子２１－２、２２－２を流れる出力電流Ｉｄ２が参照電流ＩＲＥＦ２に達したタイミングｔ２１、ｔ２３、ｔ２５、ｔ２７で電流検出回路２０－２のスイッチング素子２１－２、２２－２をオフにし、電流検出回路２０－１のスイッチング素子２１－１、２２－１をオンにする。
【0060】
入力電圧Ｖｉｎが負の状態では、電流源２４－１の参照電流ＩＲＥＦ１は、電流制御信号Ｃｏｎｔ１１によってゼロに設定される。電流検出回路２０－１のスイッチング素子２１－１、２２－１を流れる出力電流Ｉｄ１がゼロになるタイミングｔ２２、ｔ２４、ｔ２６、ｔ２８で、電流検出回路２０－１のスイッチング素子２１－１、２２－１をオフにし、電流検出回路２０－２のスイッチング素子２１－２、２２－２をオンにする。
【0061】
電流検出回路２０－２のスイッチング素子２１－２、２２－２を流れる出力電流Ｉｄ２が参照電流ＩＲＥＦ２に達したタイミングｔ２１、ｔ２３、ｔ２５、ｔ２７で電流検出回路２０－１のスイッチング素子２１－１、２２－１と電流検出回路２０－２のスイッチング素子２１－２、２２－２のオン／オフを制御することにより、出力電流Ｉｄ２の下限の値、従って、インダクタ電流ＩＬを制御回路１００が供給する正弦波に基づく基礎データによって制御することが出来る。すなわち、インダクタ電流ＩＬの包絡線を交流電源７００の正弦波に一致させることが出来る。
【0062】
本実施形態によれば、インダクタ電流ＩＬは制御回路１００が出力する交流電源７００の正弦波に基づく基礎データに応じて生成される参照電流ＩＲＥＦ１、ＩＲＥＦ２によって制御される。これによって、インダクタ電流ＩＬの包絡線を交流電源７００の正弦波に一致させることが出来る。すなわち、入力電圧Ｖｉｎの位相と出力電流の位相を一致させて電源回路の力率を高めることが出来る。また、電流検出回路２０－１、２０－２により出力電流Ｉｄ１、Ｉｄ２を検出することによりインダクタ電流ＩＬを検出することが出来る為、インダクタ電流ＩＬを検出する為の回路を別途設ける必要がない。更に、制御回路１００が設けられる低圧側と入力電圧Ｖｉｎが印加される高圧側との間にアイソレータ１０２－１、１０２－２、１０５－１、１０５－２、１０６－１、１０６－２を設けることにより、低圧側と高圧側を電気的に絶縁分離して結合することが出来る。比較回路２５－１、２５－２の検出信号は、スイッチング素子２１－１、２２－１、２１－２、２２－２のスイッチングサイクル毎に出力されるドレイン電圧Ｖ１－１とドレイン電圧Ｖ２－１、及びドレイン電圧Ｖ１－２とドレイン電圧Ｖ２－２の比較結果を示す１ビットの信号で有る為、アイソレータ１０５－１、１０５－２は、伝送速度が比較的に遅いアイソレータで構成することが出来る。
【0063】
ノーマリオン型のスイッチング素子は、ＪＦＥＴ（Ｊｕｎｃｔｉｏｎ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）で構成してもよい。
【0064】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【0065】
１０ 駆動回路、２０、２０－１、２０－２ 電流検出回路、２１～２３ スイッチング素子、２４ 電流源、２５ 比較回路、１００ 制御回路、７００ 交流電源、７０１ 昇圧用インダクタ、７０２、７０３ ダイオード、７０４ コンデンサ。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】