特許 7434594 アナログ・デジタル変換器及びサーモパイルアレイ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-02-09

(45)【発行日】2024-02-20

(54)【発明の名称】アナログ・デジタル変換器及びサーモパイルアレイ

(51)【国際特許分類】

   G01J 1/02 20060101AFI20240213BHJP

   H03M 3/02 20060101ALI20240213BHJP

   G01J 1/42 20060101ALI20240213BHJP

   G01J 1/04 20060101ALI20240213BHJP

【ＦＩ】

G01J1/02 Q

H03M3/02

G01J1/42 B

G01J1/04 C

【請求項の数】 15

(21)【出願番号】P 2022555728

(86)(22)【出願日】2021-05-27

(65)【公表番号】

(43)【公表日】2023-06-19

(86)【国際出願番号】 CN2021096381

(87)【国際公開番号】W WO2022062448

(87)【国際公開日】2022-03-31

【審査請求日】2022-11-22

(31)【優先権主張番号】202011000336.X

(32)【優先日】2020-09-22

(33)【優先権主張国・地域又は機関】CN

(73)【特許権者】

【識別番号】512154998

【氏名又は名称】無錫華潤上華科技有限公司

【氏名又は名称原語表記】ＣＳＭＣ ＴＥＣＨＮＯＬＯＧＩＥＳ ＦＡＢ２ ＣＯ．， ＬＴＤ．

【住所又は居所原語表記】Ｎｏ．８ Ｘｉｎｚｈｏｕ Ｒｏａｄ Ｗｕｘｉ Ｎｅｗ Ｄｉｓｔｒｉｃｔ，Ｊｉａｎｇｓｕ ２１４０２８ Ｃｈｉｎａ

(74)【代理人】

【識別番号】100120891

【弁理士】

【氏名又は名称】林 一好

(74)【代理人】

【識別番号】100165157

【弁理士】

【氏名又は名称】芝 哲央

(74)【代理人】

【識別番号】100205659

【弁理士】

【氏名又は名称】齋藤 拓也

(74)【代理人】

【識別番号】100126000

【弁理士】

【氏名又は名称】岩池 満

(74)【代理人】

【識別番号】100185269

【弁理士】

【氏名又は名称】小菅 一弘

(72)【発明者】

【氏名】リー チェン

(72)【発明者】

【氏名】ワン ハオ

【審査官】小澤 瞬

(56)【参考文献】

【文献】特表２０２０－５０５６１８（ＪＰ，Ａ）

【文献】国際公開第２０１９／２０８１２２（ＷＯ，Ａ１）

【文献】特開２０２０－１２６０４２（ＪＰ，Ａ）

【文献】特開２００３－２０３１９５（ＪＰ，Ａ）

【文献】特開２００９－２７３０３７（ＪＰ，Ａ）

【文献】特開平０６－０６１８６３（ＪＰ，Ａ）

【文献】米国特許第０６４６２６１２（ＵＳ，Ｂ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０１Ｊ １／００ － Ｇ０１Ｊ １／６０

Ｇ０１Ｊ ５／００ － Ｇ０１Ｊ ５／９０

Ｇ０１Ｊ １１／００

Ｈ０３Ｍ １／００ － Ｈ０３Ｍ ９／００

(57)【特許請求の範囲】

【請求項1】

サーモパイルアレイに使用されるアナログ・デジタル変換器であって、前記アナログ・デジタル変換器は基準電圧生成回路を備え、前記基準電圧生成回路が、
電圧生成ユニットと、
前記電圧生成ユニットによって生成された電圧信号に対してチョッパ変調を実行するように構成されたチョッパ変調ユニットであって、前記電圧信号中の低周波ノイズを高周波ノイズに変調する、チョッパ変調ユニットと、
前記高周波ノイズを除去し、基準電圧を取得するためのローパスフィルタと、
バッファであって、前記チョッパ変調ユニットの出力端子は、前記ローパスフィルタの入力端子に接続され、前記ローパスフィルタの出力端子は、前記バッファの入力端子に接続され、前記基準電圧は、前記バッファから出力される、バッファと、
を備える、アナログ・デジタル変換器。

【請求項2】

前記電圧生成ユニットは、バンドギャップ電圧基準であり、
前記アナログ・デジタル変換器は、１．２Ｖ未満の動作電源電圧を有し、バイポーラ接合トランジスタを備え、前記バイポーラ接合トランジスタのＶｂｅは、前記電圧生成ユニットによって生成された電圧信号として機能する、請求項１に記載のアナログ・デジタル変換器。

【請求項3】

前記ローパスフィルタは、１００Ｈｚ以下のカットオフ周波数を有する、請求項１に記載のアナログ・デジタル変換器。

【請求項4】

前記ローパスフィルタは、抵抗器ユニットとフィルタキャパシタとを備え、前記抵抗器ユニットはスイッチトキャパシタ回路を備える、請求項１に記載のアナログ・デジタル変換器。

【請求項5】

前記基準電圧生成回路からの前記基準電圧は、正基準電圧と負基準電圧とからなり、前記正基準電圧と前記負基準電圧との差は、±５０ｍＶ～±２００ｍＶの範囲で調整可能であり、これにより、前記アナログ・デジタル変換器は、動的入力範囲が調整可能になる、請求項１に記載のアナログ・デジタル変換器。

【請求項6】

所定の周波数でディザリング信号を生成し、前記ディザリング信号を前記アナログ・デジタル変換器の入力端子に出力するように構成されたディザリング信号生成ユニットをさらに備える、請求項１に記載のアナログ・デジタル変換器。

【請求項7】

前記アナログ・デジタル変換器は、ΔΣアナログ・デジタル変換器である、請求項１に記載のアナログ・デジタル変換器。

【請求項8】

前記アナログ・デジタル変換器は、一次シングルビット量子化器フィードバックアーキテクチャを採用する、請求項７に記載のアナログ・デジタル変換器。

【請求項9】

前記アナログ・デジタル変換器のオーバーサンプリング比が４０９６より大きく、前記アナログ・デジタル変換器の積分器がインバータベースの積分器である、請求項８に記載のアナログ・デジタル変換器。

【請求項10】

前記アナログ・デジタル変換器は、１００ｆＦ以下の静電容量を有する素子キャパシタを採用する、請求項１に記載のアナログ・デジタル変換器。

【請求項11】

複数のセンサ画素素子と、
複数の信号処理チャネルを備える読み出し回路と、
を備える、サーモパイルアレイであって、
前記複数の信号処理チャネルのそれぞれが、
センサ信号を増幅するための前置増幅器であって、前記前置増幅器が一段増幅器である、前置増幅器と、
前記前置増幅器の出力端子に接続された入力端子を有するアナログ・デジタル変換器であって、前記アナログ・デジタル変換器がΔΣアナログ・デジタル変換器であり、請求項１～６のいずれか一項で規定されるアナログ・デジタル変換器である、アナログ・デジタル変換器と、
を備え、
前記複数の信号処理チャネルのそれぞれは、前記複数のセンサ画素素子のうちのｉ個からのセンサ信号を処理するように構成され、ｉは正の整数であり、前記複数のセンサ画素素子の数が２５６未満でないとき、ｉは前記サーモパイルアレイにおける前記複数のセンサ画素素子の数の平方根の４分の１より大きくなく、前記複数の信号処理チャネルのそれぞれにおいて前記アナログ・デジタル変換器と前記前置増幅器との間にローパスフィルタが配置されない、サーモパイルアレイ。

【請求項12】

前記複数の信号処理チャネルの数は、前記複数のセンサ画素素子の数と等しく、前記複数の信号処理チャネルは、前記複数のセンサ画素素子と１対１に対応し、又は前記サーモパイルアレイは少なくとも１つのマルチプレクサをさらに備え、そのそれぞれは、各マルチプレクサが前記複数の信号処理チャネルの異なる１つに接続されるように、前記複数のセンサ画素素子の２つ以上に接続される入力端子と、前記複数の信号処理チャネルの１つに接続される出力端子を有し、各マルチプレクサについて、特定のマルチプレクサに接続された前記複数のセンサ画素素子を同時に閉じたり開いたりして、閉じたときの前記複数のセンサ画素素子からのセンサ信号を合成して、前記特定のマルチプレクサに接続された前記複数の信号処理チャネルに送出することを可能にする、請求項１１に記載のサーモパイルアレイ。

【請求項13】

前記前置増幅器は、チョッパ変調技術を採用する、請求項１１に記載のサーモパイルアレイ。

【請求項14】

前記複数のセンサ画素素子のうち最大８つが、１つのマルチプレクサを介して前記複数の信号処理チャネルのうちの１つに接続される、請求項１１に記載のサーモパイルアレイ。

【請求項15】

前記複数のセンサ画素素子がセンサアレイに配置され、前記複数の信号処理チャネルの数が前記センサアレイの行数の少なくとも４倍に等しい、請求項１１に記載のサーモパイルアレイ。

【発明の詳細な説明】

【技術分野】

【0001】

（関連出願との相互参照）
本出願は、２０２０年９月２２日に中国国家知識産権局に出願された中国特許出願第２０２０１１０００３３６Ｘ号（発明の名称「模数轉換器及熱電堆陣列」）の優先権を主張し、その全体は参照により本明細書に組み込まれる。

【0002】

（技術分野）
本発明は、アナログ・デジタル変換に関し、特に、アナログ・デジタル変換器（ＡＤＣ）、及びサーモパイルアレイに関する。

【背景技術】

【0003】

本節の記載は、単に本出願に関連する背景情報を提供するものであり、必ずしも従来技術を構成するものではない。

【0004】

遠赤外線サーマルセンサは、産業制御から家電製品、スマートビル、モノのインターネット等に至るまで、ますます多くの用途で使用されるようになっている。民生市場の活発な発展により、より多くの遠赤外線サーマルセンサとその高集積化の必要性が生じている。そのため、このようなセンサには、サイズやコスト面でのさらなる改善が必要とされている。サーモパイルセンサは、典型的には、多数の熱電対を通常直列（又は、稀に並列）に接続したものから構成される。直列接続された熱電対の出力電圧は、熱電対のジャンクション温度と基準ジャンクション温度との差に依存する。これは、ゼーベック効果として知られている。サーモパイル式赤外線センサは、技術及び市場の進歩に伴い、初期の単一画素構造からアレイ状のセンサへと徐々に進化してきた。

【0005】

サーモパイルからの信号は非常に微弱であるため、この目的のためのアナログ・デジタル変換器（ＡＤＣ）には、非常に高いノイズフロアの要求が課せられ、基準ソースのノイズ特性は、このような高精度ＡＤＣの性能にとって重要である。

【発明の概要】

【発明が解決しようとする課題】

【0006】

このため、基準電圧のノイズを低減したＡＤＣ及びサーモパイルアレイを提供することが必要である。

【課題を解決するための手段】

【0007】

サーモパイルアレイに使用されるＡＤＣは、基準電圧生成回路を含む。基準電圧生成回路は、電圧生成ユニットと、電圧生成ユニットによって生成された電圧信号をチョッパ変調するように構成され、電圧信号中の低周波ノイズを高周波ノイズに変調するチョッパ変調ユニットと、高周波ノイズを除去して基準電圧を得るように構成されたローパスフィルタと、を含む。

【0008】

サーモパイルアレイは、複数のセンサ画素素子と、複数の信号処理チャネルを含む読み出し回路と、を含む。信号処理チャネルのそれぞれは、センサ信号を増幅するための前置増幅器（前置増幅器は一段増幅器である）、及び前置増幅器の出力端子に接続された入力端子を有するＡＤＣ（ＡＤＣは前段落で定義されたＡＤＣであり、ΔΣＡＤＣである）を含む。信号処理チャネルのそれぞれは、センサ画素素子のうちのｉ個からのセンサ信号を処理するように構成され、ｉは正の整数であり、センサ画素素子の数が２５６未満でないとき、サーモパイルアレイにおけるセンサ画素素子の数の平方根の１／４より大きくない。

【0009】

本発明の１つ以上の実施形態の詳細は、以下の図面及び詳細な説明に記載されている。本発明の他の特徴、目的、及び利点は、説明、図面、及び特許請求の範囲から明らかになる。

【図面の簡単な説明】

【0010】

本明細書に開示されたそれらの発明の実施形態及び／又は実施例をより良く説明及び例示するために、１つ以上の添付図面を参照してもよい。添付図面を説明するために使用される追加の詳細又は実施例は、開示された発明、現在説明されている実施形態及び／又は実施例、並びにこれらの発明の現在理解されている最良の態様のいずれかの範囲に対する制限として考慮されるべきではない。

【0011】

【図1】一実施形態による信号処理チャネルの構成を示す概略図である。

【図2】一実施形態による基準電圧生成回路のブロック図である。

【図3】他の実施形態による基準電圧生成回路のブロック図である。

【図4】一実施形態によるローパスフィルタの概略回路図である。

【図5】一実施形態による信号処理チャネルのセンサ画素素子との接続を概略的に示す。

【図6】一実施形態による単一の信号処理チャネルに対する複数のセンサ画素素子の同時ゲーティングを概略的に示す。

【図7】一次フィードバックΔΣ変調器のブロック図である。

【図8】正負の基準電圧を調整することによってＡＤＣの動的入力範囲を調整する方法を概略的に示す。

【発明を実施するための形態】

【0012】

本発明の目的、特徴及び利点は、添付図面を参照しながら特定の実施形態によって示される以下のより詳細な説明を読めば、より明らかになるであろう。本明細書で開示される特定の実施形態は、本発明を限定するものではなく、単に例示であることを意図していることに留意されたい。

【0013】

他に定義されない限り、本明細書で使用される全ての技術的及び科学的用語は、本発明が属する技術分野における当業者によって、一般的に理解されるのと同じ意味を有する。本明細書で使用される用語は、特定の実施形態を説明することのみを目的とし、本発明を限定することを意図するものではない。本明細書で使用される場合、用語「及び／又は」は、関連する列挙された項目の１つ以上の任意のもの及び全ての組合せを含む。

【0014】

ある要素が他の要素に「固定されている」とされる場合、それは他の要素の上に直接的に存在することも、あるいは介在する要素が存在することもあることに留意されたい。ある要素が他の要素に「接続されている」とされる場合、それは他の要素に直接接続されることも、あるいは介在する要素が存在することもある。本明細書で使用される場合、「垂直」、「水平」、「上」、「下」、「左」、「右」等の用語は、単に例示に過ぎない。ある要素又は層が、他の要素又は層「の上」、「に隣接」、「に接続」又は「に結合」されているとされる場合、それは他の要素又は層に直上にあることも、隣接していることも、あるいは接続又は結合されることもでき、介在する要素又は層が存在することもある。対照的に、ある要素が他の要素に「直上に」、「直接的に隣接して」、「直接的に接続されて」、又は「直接的に結合されて」いるとされる場合、介在する要素又は層は存在しない。第一、第二、第三等の用語は、様々な要素、構成要素、領域、層及び／又はセクションを説明するために、本明細書で使用されることがあるが、これらの要素、構成要素、領域、層及び／又はセクションは、これらの用語によって限定されるべきでないことが理解されよう。これらの用語は、ある要素、構成要素、領域、層又はセクションを別の要素、構成要素、領域、層又はセクションから区別するためにのみ使用される。したがって、後述する第一の要素、構成要素、領域、層又はセクションは、本発明の教示から逸脱することなく、第二の要素、構成要素、領域、層又はセクションと称することができる。

【0015】

本明細書で使用される場合、用語「備える」及び／又は「備えている」は、記載された特徴、整数、ステップ、操作、要素、及び／又は構成要素の存在を規定するが、１つ以上の他の特徴、整数、ステップ、操作、要素、構成要素、及び／又はそれらのグループの存在又は追加を排除するものではない。単数形「１つの」及び「１個の」は、文脈上明らかにそうでないことが示されない限り、複数形も含むことが意図されている。

【0016】

サーモパイル赤外線センサアレイを継続的に開発する中で、サーモパイルセンサにおける信号処理は、必然的に以下に詳述する問題に遭遇してきた。

【0017】

主流となっているサーモパイルアレイの信号読み出し回路は、信号処理のために、前置増幅器を高精度アナログ・デジタル変換器（ＡＤＣ）と組み合わせて使用する。前置増幅器とＡＤＣは両方とも、望ましい性能を確保するために比較的大きな面積を必要とし、多くの電力を消費する。センサの画素素子が比較的多く、信号強度が高い小型アレイ（２×２や４×４等）の場合、信号処理チップは、高性能な前置増幅器とＡＤＣを収納するのに十分なスペースを確保することができる。しかしながら、画素素子が著しく少ない大型アレイ（１６×１６以上）の場合、信号処理チップに、それに見合った数の信号処理チャネルを収納することは困難である。さらに、信号処理チャネル数が増えるということは、消費電力が増えることを意味する。チャネル自体の消費電流は別として、より重要なことは、チャネルを流れる大電流がチップの自己発熱につながり、センサの校正に著しく不利になるため、サーモパイルセンサの温度分解能と信頼性を大きく低下させることである。サーモパイルアレイの信号読み出し回路は、通常１０，０００を超える非常に高い利得を有する前置増幅器を用いることが多い。各前置増幅器の後には、高周波ノイズを除去するためのローパスフィルタが続き、さらに増幅された信号をデジタル表現に変換して、デジタル信号を出力する高性能ＡＤＣが続くのが一般的である。良好な性能を確保するためには、広い面積と高い消費電力とが必要である。

【0018】

本出願は、複数のセンサ画素素子と読み出し回路（ＲＯＩＣ）とを含むサーモパイルアレイ、特にサーモパイル赤外線センサアレイを提供する。ＲＯＩＣは、複数の信号処理チャネルを含む。図１は、実施形態による信号処理チャネルのうちの１つの構造を示す概略図である。信号処理チャネルのそれぞれは、前置増幅器及びＡＤＣを含む。前置増幅器は、センサ信号を増幅するように構成される。図１に示す実施形態において、前置増幅器は、一段増幅器である。ＡＤＣの入力端子は、前置増幅器の出力端子に接続されている。図１に示す実施形態では、ＡＤＣは、ΔΣＡＤＣである。各信号処理チャネルは、ｉ個のセンサ画素素子（すなわち、センサ画素点）から出力されるセンサ信号を処理するように構成されており、ｉは、サーモパイルアレイのセンサ画素素子の数が２５６未満でない場合、サーモパイルアレイのセンサ画素素子の数の平方根の１／４を超えない正の整数である。理解されるであろうが、この実施形態は、主に大きなアレイで使用するためのものであり、アレイのサイズが大きくなればなるほど、ｉの値も大きくなる。サーモパイルアレイのセンサ画素素子の数が２５６未満である場合、すなわち、小さなアレイの場合、各信号処理チャネルは、センサ画素素子のうちの複数個から出力されたセンサ信号を処理するように構成されてもよい。

【0019】

上記のサーモパイルアレイでは、センサ画素素子の数に応じて、十分な数の並列信号処理チャネルが配置されている。この結果、各単一信号処理チャネルのデータ処理時間が大幅に延長され、システム要件を満たすために前置増幅器とＡＤＣの両方が動作できる周波数が低くなり、ノイズ帯域幅が効果的に減少し、したがって、信号処理チャネルのＳ／Ｎ比が効果的に向上し、熱温度分解能が大幅に改善される。さらに、周波数が低いため、前置増幅器とＡＤＣの面積と消費電力の両方が削減される。信号処理チャネルの数は、任意のセンサ画素素子からの各センサ信号に対して大幅に増加した積分処理時間を提供するのに十分な値まで増加するので、ノイズ帯域幅は大幅に減少している。前置増幅器は、主にノイズ抑制、予備信号増幅、及び一定の駆動効果の付与のために機能するので、その増幅精度にはあまり厳しい要求を課すことはできない。このため、ＲＯＩＣの面積を抑制するために、前置増幅器は。閉ループ利得が低いもの（例えば、一段増幅器）として実装してもよい。これにより、消費電力と面積を大幅に削減することができ、関連するアナログ回路（例えば、前置増幅器やＡＤＣ等のアナログ回路）の設計の困難さを軽減することができる。信号処理チャネルは、著しく低い電流で動作することができるので、大きな動作電流によって引き起こされる自己発熱の問題を効果的に克服し、システムの温度較正の要件を著しく削減することができる。前置増幅器の閉ループ利得係数が低いため、ＡＤＣは、ローパス特性を有するΔΣ信号伝達関数を特徴とするΔΣアーキテクチャに基づいてもよく、したがって、前置増幅器とＡＤＣとの間にローパスフィルタを配置する必要性がなくなる。

【0020】

基準電圧源は、低周波ノイズを抑制するために、一般的に特殊な低ノイズデバイス又は大面積のデバイスを採用している。そのため、非常に高価になっている。

【0021】

これを克服するために、本出願は、上述したようなサーモパイルアレイで使用可能なアナログ・デジタル変換器（ＡＤＣ）を提供する。ＡＤＣは、基準電圧生成回路を含む。図２は、一実施形態による基準電圧生成回路のブロック図である。基準電圧生成回路は、電圧生成ユニット１１０と、チョッパ変調ユニット１２０と、ローパスフィルタ１３０とを含む。サーモパイルアレイのセンサ画素素子から出力されるセンサ信号は極めて微弱（ｎＶオーダー）であるため、ＡＤＣには、極めて厳しいノイズフロア要件が課され、基準ソースのノイズ特性は高精度ＡＤＣの性能に極めて重要である。サーモパイルアレイの用途の要求を満たすために、電圧生成ユニット１１０は、低ノイズバンドギャップ電圧基準（ＢＧＲ）のような低ノイズ電圧源として実装される。チョッパ変調ユニット１２０は、電圧生成ユニット１１０によって生成された電圧信号をチョッパ変調するように構成されており、電圧信号における低周波ノイズ（例えば、１／ｆノイズ）を高周波ノイズに変調する。次いで、その信号は、ローパスフィルタ１３０に供給され、高周波ノイズが除去され、その結果、基準電圧が得られる。チョッパ変調ユニット１２０は、当該技術分野において既知のチョッパ変調器として実装されてもよく、したがって、本明細書においてさらに詳細に説明する必要はない。

【0022】

このＡＤＣでは、チョッパ変調ユニット１２０は、電圧生成ユニット１１０によって生成された電圧信号における低周波ノイズを高周波ノイズに変調し、次いで、ローパスフィルタ１３０が高周波ノイズをフィルタアウトし、その結果、基準電圧が得られる。このように、低ノイズの基準電圧を簡単な構造で安価に得ることができる。

【0023】

一実施形態では、ローパスフィルタ１３０のカットオフ周波数は、１００Ｈｚ以下である。

【0024】

サーモパイルアレイのセンサ画素素子から出力されるセンサ信号は極めて弱く、前置増幅器によって増幅された後でも弱いままなので、ＡＤＣは、低電圧で動作することが可能で、したがって、電力消費が少なくなる。一実施形態では、ＡＤＣは、０．９Ｖ～１．８Ｖの範囲内で調整可能な動作電源電圧ＬＤＯをＡＤＣに提供する低ドロップアウトレギュレータ（ＬＤＯ）を含む。一実施形態では、ＡＤＣの動作電源電圧は、１．２Ｖ未満である。ＡＤＣは、ベース－エミッタ電圧Ｖｂｅ（約０．７Ｖ）のバイポーラ接合トランジスタ（ＢＪＴ）を含み、ＢＵＴは、電圧生成ユニット１１０が生成する電圧信号となる。すなわち、基準ソースは、前述のＢＧＲ電圧の代わりにＶｂｅを使用する。これにより、ＡＤＣの消費電力を効果的に低減することができる。

【0025】

図３は、他の実施形態による基準電圧生成回路のブロック図であり、ＢＧＲ及びチョッパモジュール２１０、一次カットオフ周波数調整型ローパスフィルタ２３０及びバッファ２４０を含み、これらは端から端まで接続される。ＢＧＲ及びチョッパモジュール２１０の出力端子は、一次カット周波数調整型ローパスフィルタ２３０の入力端子に接続され、一次カットオフ周波数調整型ローパスフィルタ２３０の出力端子は、バッファ２４０の入力端子に接続されている。低ノイズＢＧＲは、従来のチョッパ変調器として実装され、チョッパ変調器は、低周波の１／ｆノイズを高周波に変調し、次いで、ローパスフィルタが高周波ノイズを除去する。それに応じで、バッファ２４０から基準電圧が出力される。ローパスフィルタは、カットオフ周波数が１００Ｈｚ以内に調整可能な一次フィルタである。一実施形態では、低ノイズＢＧＲによって生成される電圧は、約１．２Ｖである。

【0026】

図３の一次カットオフ周波数調整型ローパスフィルタ２３０のカットオフ周波数は、１／（２π＊ＲＣ）で与えられる。したがって、十分に低いカットオフ周波数を得るためには、大きな抵抗器又はキャパシタを入れる必要がある。抵抗器又はキャパシタが占める面積を減らすために、本出願の一実施形態では、一次カットオフ周波数調整型ローパスフィルタ２３０の可変抵抗器をスイッチトキャパシタ回路に置き換える。図４に示すように、ローパスフィルタは、抵抗器ユニットとフィルタキャパシタＣ２とを含む。スイッチトキャパシタ回路は、抵抗器ユニットに含まれ、キャパシタＣ１、スイッチΦ１及びスイッチΦ２を含む。スイッチΦ１とスイッチΦ２は、交互に「ＯＮ」と「ＯＦＦ」になる。すなわち、スイッチΦ１を閉じると、スイッチΦ２を開き、スイッチΦ１を開くと、スイッチΦ２を閉じる。スイッチトキャパシタ回路の等価抵抗は、Ｒ＝１／ＦＣで与えられる（ここで、Ｆはクロック周波数、ＣはＣ１の静電容量である）。したがって，可変抵抗器をスイッチトキャパシタ回路に置き換えることで，抵抗器又はキャパシタの占有面積を効果的に削減でき，スイッチΦ１とスイッチΦ２のクロック周波数を調整することでローパスフィルタのカットオフ周波数を精密に制御することができる。

【0027】

サーモパイルアレイに少数の画素がある場合、例示的な信号調整回路は、各画素素子に対する処理時間の妥協、すなわち、画素当たりのノイズ帯域幅が増加することを犠牲にして、複数の信号を単一又は複数の信号処理チャネルに時分割で多重化するために、マルチプレクサ（ＭＵＸ）を採用してもよい。このため、画素アレイが大きくなると、性能が低下する。初期の市販のサーモパイル赤外線センサアレイは、それぞれがかなり大きなサイズ（例えば、１５０～３００μｍ×１５０～３００μｍ）を有する１つ又は少数の画素（例えば、８×８又は１６×１６画素）だけを有していた。したがって、関連するセンサチップは、サーモパイルセンサアレイの横に配置された複数の増幅器又はローパスフィルタを収容するための十分なスペースを提供することができる。画素数が多いサーモパイルセンサアレイでは、画素を縮小して、辺の長さを１００μｍ、あるいは２５μｍにする必要がある。しかしながら、画素が発する信号は、その表面積に比例する。つまり、画素の大きさが半分になれば、さらに処理を必要とするその画素が出す信号の強度は４分の１に減少する。原理的には、サーモパイル画素のサイズを小さくすることが可能で、１つのセンサチップ上に、より多くの画素、例えば、１６×１６、３２×３２、６４×６４、１２８×１２８以上のサーモパイル画素を配置することが可能である。したがって、個々のサーモパイル画素からの信号電圧は、Ｍ×Ｎ個のアドレス指定マルチプレクサ（ＭＵＸ）スイッチを用いて多重化する必要、すなわち、共通のシリアル信号線に配線する必要がある。あるいは、各行又は各列に、共通のシリアルインターフェースを介してアクセスする。アレイセンサの高集積化に伴い、画素間ピッチが著しく縮小したため、センサの出力インピーダンスが著しく増加し、信号強度が著しく低下する。その結果、デバイスや回路のノイズにより、システムの信号対ノイズ比（ＳＮＲ）が著しく低下する。初期の単一画素サーモパイルセンサに比べ、アレイサイズの大きなアレイセンサは、一定のフレームレートにおいて、処理すべき信号が多いので、その信号処理回路は、より厳しい帯域、利得等の性能要件が課される。

【0028】

図５は、一実施形態による信号処理チャネルのセンサ画素素子との接続を概略的に示す。この実施形態では、センサ画素素子はＭ×Ｎアレイに配置される。サーモパイルアレイの望ましい熱温度分解能と変換速度を確保するために、各信号処理チャネルを関連するマルチプレクサによって最大８つのセンサ画素素子に接続し、各センサ画素素子を信号処理チャネルのうちの１つにのみ接続する。信号処理チャネルの数は、アレイの行数の少なくとも４倍である。

【0029】

別の実施形態では、マルチプレクサは省略され、信号処理チャネルの数はセンサ画素素子の数と同じである。さらに、信号処理チャネルは、それぞれのセンサ画素素子と１対１に対応する。つまり、各信号処理チャネルは、センサ画素素子のそれぞれ１つからのセンサ信号を調整するように構成されている。マルチプレクサを省略することで、チップ面積を節約し、設計を簡素化することができる。

【0030】

複数の信号処理チャネルが含まれるため、各単一の信号処理チャネルは、データ処理時間が著しく改善される。例えば、３２×３２のサーモパイルアレイの場合、アレイ変換速度を１５フレーム／秒に保つためには、各信号処理チャネルが入力信号の多重化にマルチプレクサを利用すると仮定すると、その前置増幅器とＡＤＣは、１５×３２×３２＝１５ｋＨｚより高い変換速度でなければならない。これに対し、本出願の実施形態では、各センサ画素素子を個別の信号処理チャネルに関連付けることで、前置増幅器及びＡＤＣの変換速度が１５Ｈｚであれば、システム要件を満たすことができる。この変換時間の延長により、信号処理チャネルのノイズ帯域幅が大幅に減少し（１５ｋＨｚから１５Ｈｚ）、信号処理チャネルのＳ／Ｎ比が実質的に改善される。さらに、周波数の低下により、前置増幅器とＡＤＣの面積と消費電力を大幅に削減することができる。

【0031】

従来のサーモパイル用信号読み出し回路は、チャネル数が少ない場合、前置増幅器とＡＤＣの性能には非常に高い要件が課されていた。相関二重サンプリング（ＣＤＳ）技術又はチョッピング（チョッパ変調）技術のいずれかを使用すると、設計に大きな困難が生じる。面積、消費電力、及び他の要因も相まって、システム要件を満たすことは困難だった。これに対して、本出願によれば、十分な数の信号処理チャネルを使用することにより、信号チャネルのノイズ帯域幅が効果的に減少し、それゆえ、システム性能が効果的に向上し、熱温度分解能が著しく向上することになる。また、十分な数のチャネルを使用することにより、関連するアナログ回路の設計の困難さが軽減される。さらに、大幅な消費電力及び面積の削減は、大規模アレイ（＞１６×１６）の集積に役立つ。

【0032】

一実施形態では、サーモパイルアレイは少なくとも１つのマルチプレクサを含み、そのそれぞれは、２つ以上のセンサ画素素子に接続された入力端子と、１つの信号処理チャネルに接続された出力端子を有する。さらに、個々のマルチプレクサは、別個のそれぞれの信号処理チャネルに接続されている。各単一マルチプレクサについて、接続されたセンサ画素素子が同時に有効化及び無効化され、有効化されたときのこれらのセンサ画素素子からのセンサ信号が、接続されたそれぞれの信号処理チャネルに結合され、したがって、高められた信号強度を得ることができる。

【0033】

図６は、一実施形態による、単一の信号処理チャネルに対する複数のセンサ画素素子の同時ゲーティングを概略的に示す。所定の時点で、マルチプレクサのスイッチが同時に開閉され、複数のセンサ画素素子からのセンサ信号が結合され、単一の信号処理チャネルに駆動されることができる。直列接続及び並列接続されたサーモパイルの組合せから、改善された信号対ノイズ比を得ることができる。図６に示す実施形態は、各マルチプレクサに接続されるセンサ画素素子の数は特に限定されず、システムで実際に必要とされる数として決定することができる。

【0034】

例示的なサーモパイルは、データ変換のために積分型又はランプ型ＡＤＣを採用している。この構造は比較的単純であるが、その精度は設計及び製造の品質と密接に関係している。さらに、占有面積が大きく、動作速度が非常に遅い。そのため、システム要件を満たすのを保証することが難しい。本出願の実施形態による前置増幅器の閉ループ利得係数が低いことを考慮すると、一実施形態では、前置増幅器は、積分型／ランプ型ＡＤＣ等のＮＹＱＵＩＳＴ ＡＤＣの後に続かない。その代わりに、高精度のΔΣアーキテクチャが、アナログ・デジタル変換のために採用される。ΔΣアーキテクチャの信号伝達関数のローパス特性を利用して、前置増幅器とＡＤＣとの間のローパスフィルタを省略することができる。

【0035】

従来のＡＤＣは、通常、動的入力範囲が広い。しかしながら、サーモパイルアレイのセンサ画素から出力されるセンサ信号は、前置増幅器で増幅してもＡＤＣの動的入力範囲よりも、はるかに微弱で、非常に狭いため、ＡＤＣを消費電力と性能の両面から最適化する必要がある。小さな振幅の入力信号では、ＡＤＣの動的入力範囲を下げることで、信号対ノイズ比（ＳＱＮＲ）を効果的に高めることができる。図７は、一次フィードバックΔΣ変調器のブロック図である。入力信号は、フィードフォワード段Ａ１を通過して、信号Ｘとなる。信号Ｘとフィードバック信号Ｙとの間で行われる減算演算から得られる信号は、積分器、Ａ２、量子化器で順次処理される。信号は、出力された後、さらにフィードバック段Ｂ１を通過し、フィードバック信号Ｙとなる。図７における積分器は、低次積分器であってもよく、量子化器は、シングルビット量子化器であってもよい。ΔΣ変調器における量子化器の動的出力範囲は、正基準電圧ＶＲＥＦ＋と負基準電圧ＶＲＥＦ－との差によって決定され、変調器の動的入力範囲は、量子化器の動的範囲に加えて、フィードフォワード係数Ａ１とフィードバック係数Ｂ１との両方にも、さらに関係する。例示的なＡＤＣの場合、正基準電圧ＶＲＥＦ＋と負基準電圧ＶＲＥＦ－との差は一定であり、ＡＤＣの動的入力範囲は、Ｂ１のＡ１に対する比を変えることによって調整可能である。さらに、Ｂ１／Ａ１比が大きいほど、動的入力範囲は広くなる。

【0036】

サーモパイルアレイのセンサ画素素子から出力されるセンサ信号は極めて微弱で、前置増幅器で増幅されても微弱なままであることを考慮すると、ＡＤＣの動的入力範囲を下げることによって、システムの有効温度分解能を改善できる（サーモパイルアレイからの微弱な信号が前置増幅器の出力信号振幅よりも小さくなければ、ＡＤＣの動的入力信号範囲が低いほど、システムの温度分解能は高くなるからである）。上記の説明を参照すると、１つの例示的なアプローチは、フィードバック係数Ｂ１を小さくすることによって、比較的低い動的入力範囲を得ることである。しかしながら、スイッチトキャパシタ型ＡＤＣの場合、フィードバック係数Ｂ１を小さくすることは、キャパシタに必要な面積が大きくなることを意味する。キャパシタ面積が大きくなることを避けるため、本出願の一実施形態では、図８に示すように、正基準電圧ＶＲＥＦ＋と負基準電圧ＶＲＥＦ－との差を小さくすることによって、ＡＤＣの動的入力範囲を狭くする。一実施形態では、正負の基準電圧の差は、±５０ｍＶ～±２００ｍＶの範囲内で調整可能であり、ＡＤＣの動的入力範囲での調整が可能になる。一実施形態では、その差は、±５０ｍＶのステップで調整することができる。

【0037】

正負の基準電圧の差を低減するアプローチは、特に、低電圧の用途で好適に使用され、システムの電力消費と設計の複雑さの両方を効果的に低減することができる。一実施形態では、ＡＤＣは、正基準電圧を増幅するための演算増幅器をさらに含む。電圧増幅は、基準ノイズ（例えば、ＢＧＲの）の比例増幅を伴う。したがって、正基準電圧が低い場合であっても、より良いノイズ特性、ひいては改善されたＡＤＣ性能を達成することができる。

【0038】

正負の基準電圧の差を調整することとは別に、フィードフォワード係数Ａ１を適切に増加させることによって、あるいはフィードバック係数Ｂ１を減少させることによって、システム温度分解能を効果的に改善するために、ＡＤＣの動的入力範囲を都合よく調整し得ることも理解されるであろう。

【0039】

多くの並列信号チャネルを使用するので、本出願によれば、各単一信号処理チャネルは、大幅に低下した周波数範囲を有し、前置増幅器及びＡＤＣに対するノイズ帯域幅の要件を大幅に低減させる。上述したように、システムの熱温度分解能を改善するためのＡＤＣの動的入力範囲の広範な調整機能は、正負の基準電圧の差を調整することによって、あるいはフィードフォワード係数Ａ１又はフィードバック係数Ｂ１を調整することによって達成することが可能である。一実施形態において、動的入力範囲のかなりの変動に対するシステムの安定性を確保するために、ＡＤＣは、一次シングルビット量子化器フィードバックアーキテクチャを採用する。この結果、ＡＤＣの面積及び消費電力を節約することができる。さらに、フィードバックアーキテクチャを使用することで、回路設計を簡素化でき、多数の信号チャネルの集積を促進する。比較例として、アナログ・デジタル変換に二次以上のΔΣアーキテクチャを採用した調整回路は、構造が複雑になり、サーモパイルアレイの大規模なＲＯＩＣ集積には不向きである。対照的に、簡素化された一次ΔΣＡＤＣは、面積及び消費電力の大幅な節約をもたらし、多数の信号チャネルの統合を容易にする。一実施形態では、ＡＤＣのオーバーサンプリング比は、４０９６より高い。ＡＤＣの性能は帯域内低周波ノイズフロアに依存し（信号対量子化ノイズ比ＳＱＮＲに依存しない）、ＭＯＤ１は、面積及び消費電力の点で優れている一方で、高次変調器のそれに限りなく近い信号対ノイズ比を示す。

【0040】

４０９６より大きなオーバーサンプリング比（ＯＳＲ）では、以下の式から知られるように、サンプルキャパシタからの熱ノイズの影響を著しく減らすことができる。
Ｅ^２ _Ｔ＝（１／ＯＳＲ）×ｋＴ／Ｃ
ここで、Ｅ^２ _ＴはＶ^２で測定されるサンプルキャパシタの熱ノイズエネルギーを表し、ＯＳＲはオーバーサンプリング比、ｋはボルツマン定数、Ｔはケルビン温度、Ｃは静電容量である。一実施形態では、消費電力と面積コストを削減するために、ＡＤＣは、それぞれが１００ｆＦ以下の静電容量を有する素子キャパシタを採用する。

【0041】

一実施形態では、高オーバーサンプリング比ＡＤＣを使用することで、その中の積分器に対する要件が大幅に削減される。消費電力及び面積の節約を達成するために、比較例として、演算トランスコンダクタンス増幅器（ＯＴＡ）ベースの積分器の代わりに、インバータベースの積分器を使用することができる。一実施形態では、インバータベースの積分器は、低電圧（＜１．５Ｖ）の用途に適している。従来のＯＴＡベースの積分器の代わりにインバータベースの積分器を使用すると、効果的な面積及び電力消費の節約につながるので、特に低電圧の用途での使用に適している。

【0042】

例えば、微弱なアナログ信号の場合、高性能ＡＤＣの量子化ノイズを低減するために、ディザリング信号（通常は疑似ランダムアルゴリズムから得られるディザリングクロック）をＡＤＣに導入し、性能を向上させることがある。このアプローチは間違いなく回路の複雑さを増し、導入されたディザリング信号がＡＤＣシステムの安定性に影響を与えることがある。これを克服するために、本出願の一実施形態では、ＡＤＣは、所定の周波数でディザリング信号を生成し、ＡＤＣの入力端子に出力するように構成されたディザリング信号生成ユニットをさらに含む。所定の周波数は調整可能であり、一度設定されると、生成されたディザリング信号は、再度調整されるまで一定のクロック周期となる。正負の基準電圧の差が小さく調整可能な低次ΔΣＡＤＣでは、クロック周期を調整可能なディザリング信号がループ安定性への影響を最小限に抑えることができる。

【0043】

本明細書を通じて「いくつかの実施形態」、「他の実施形態」、「理想的な実施形態」等への言及は、実施形態又は実施例に関連して説明した特定の特徴、構造、材料、又は特性が、本発明の少なくとも１つの実施形態又は実施例に含まれることを意味する。したがって、本明細書中の様々な場所でそれらの語句が現れることは、必ずしも本発明の同じ実施形態又は実施例に言及しているわけではない。

【0044】

上述した実施形態の様々な技術的特徴は、任意の方法で組み合わせてもよい。簡潔にするために、そのような組み合わせの全てを上述したわけではないが、技術的特徴の間に矛盾がない限り、そのいずれもが本明細書の範囲に含まれるものとみなされる。

【0045】

上記の提示は、本発明のいくつかの実施形態に過ぎない。これらの実施形態は、いくつかの特殊性といくつかの詳細で説明されているが、そのことがいかなる意味でも本出願の範囲を限定すると解釈されるべきではない。本出願の概念から逸脱することなく、当業者によって様々な変形及び修正がなされ得ることに留意されたい。したがって、そのような全ての変形及び修正が、添付の特許請求の範囲に定義される本出願の範囲内に含まれることが意図される。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】