特許 7435182 電子制御装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-02-13

(45)【発行日】2024-02-21

(54)【発明の名称】電子制御装置

(51)【国際特許分類】

   G06F 9/48 20060101AFI20240214BHJP

   F02D 45/00 20060101ALI20240214BHJP

【ＦＩ】

G06F9/48 300F

F02D45/00 358

F02D45/00 370

【請求項の数】 5

(21)【出願番号】P 2020067803

(22)【出願日】2020-04-03

(65)【公開番号】P2021163425

(43)【公開日】2021-10-11

【審査請求日】2022-07-14

(73)【特許権者】

【識別番号】000004260

【氏名又は名称】株式会社デンソー

(74)【代理人】

【識別番号】110000578

【氏名又は名称】名古屋国際弁理士法人

(72)【発明者】

【氏名】関屋 大樹

【審査官】坂東 博司

(56)【参考文献】

【文献】特開２０１０－１４６２５８（ＪＰ，Ａ）

【文献】特開２００５－１９０１９５（ＪＰ，Ａ）

【文献】特開２００７－１１５０３６（ＪＰ，Ａ）

【文献】特開平８－１６１１８３（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０６Ｆ ９／４８

Ｆ０２Ｄ ４５／００

(57)【特許請求の範囲】

【請求項1】

第１のトリガ信号を一定時間（Ｔｃ）毎に発生させるように構成された第１の発生部（２１）と、
前記第１のトリガ信号が発生すると、制御対象の制御に用いられるアナログ信号のＡＤ変換を実施し、当該ＡＤ変換が完了すると、当該ＡＤ変換の結果であるＡＤ値をメモリ（１３）に格納するように構成された変換格納実施部（１５，１７，Ｓ１２０，Ｓ１４０）と、
前記第１のトリガ信号の発生タイミングから、前記ＡＤ変換と前記ＡＤ値の前記メモリへの格納とに要する最小時間よりも長く、且つ、前記一定時間よりは短い時間に設定された所定時間（Ｔｓ）だけずれたタイミングで、第２のトリガ信号を発生させるように構成された第２の発生部（２２）と、
前記第２のトリガ信号が発生すると、前記制御を行うためのタスクとして、前記メモリに格納されている前記ＡＤ値を使用する処理を含む周期タスクを実行するように構成された実行部（７）と、
前記周期タスクが前回起動されてから今回起動される前に前記変換格納実施部による前記ＡＤ値の前記メモリへの格納が完了したか否かの、判定を行うように構成された順序監視部（７，Ｓ４７０）と、
を備える電子制御装置。

【請求項2】

請求項１に記載の電子制御装置であって、
前記順序監視部は、
前記第２のトリガ信号が発生する毎に、前記判定を行うように構成されている、
電子制御装置。

【請求項3】

請求項１又は請求項２に記載の電子制御装置であって、
前記ＡＤ値の前記メモリへの格納が完了する毎に、前記ＡＤ値の前記メモリへの格納が完了した時刻である格納完了時刻を記憶するように構成された完了時刻記憶部（１７，Ｓ１６０）と、
前記第２のトリガ信号が発生する毎に、当該第２のトリガ信号が発生した時刻を、前記周期タスクの起動時刻として記憶するように構成された起動時刻記憶部（１７，Ｓ３２０）と、を備え、
前記順序監視部は、前記完了時刻記憶部により記憶された前記格納完了時刻と、前記起動時刻記憶部により記憶された前記起動時刻とに基づいて、前記判定を行うように構成されている、
電子制御装置。

【請求項4】

請求項３に記載の電子制御装置であって、
前記ＡＤ値の前記メモリへの格納が完了する毎に、前記起動時刻記憶部により記憶された前記起動時刻のうち、最新の前記起動時刻と、当該最新の前記起動時刻よりも１回前に記憶された前記起動時刻との差に基づいて、前記周期タスクの起動周期が正常範囲内か否かを判定するように構成された起動周期判定部（７，Ｓ２２０）、を更に備える、
電子制御装置。

【請求項5】

請求項３又は請求項４に記載の電子制御装置であって、
前記第２のトリガ信号が発生する毎に、前記完了時刻記憶部により記憶された前記格納完了時刻のうち、最新の前記格納完了時刻と、当該最新の前記格納完了時刻よりも１回前に記憶された前記格納完了時刻との差に基づいて、前記ＡＤ値の格納周期が正常範囲内か否かを判定するように構成された格納周期判定部（７，Ｓ４２０）、を更に備える、
電子制御装置。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、電子制御装置に関する。

【背景技術】

【0002】

例えば、下記特許文献１に記載の電子制御装置では、タイマにより一定時間毎にＡＤ変換トリガ信号が発生され、このＡＤ変換トリガ信号の発生により、ＡＤ変換器によるアナログ信号のＡＤ変換が実施される。そして、ＡＤ変換が完了すると、このＡＤ変換の結果であるＡＤ値が、ＤＭＡ転送によりメモリに格納される。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２０１１－１６０１９９号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

上記特許文献１に記載の技術に関連して、発明者の詳細な検討の結果、以下の課題が見出された。
制御対象を制御するためのタスクとして、一定時間毎に起動されるタスク（即ち、周期タスク）があり、この周期タスクにより、アナログ信号のＡＤ値を使用する処理を行うとする。言い換えると、周期タスクに、ＡＤ値を使用する処理が含まれているとする。尚、ここで言うタスクはソフトウェアの実行単位のことである。また、周期タスクの起動とは、周期タスクの実行を開始させることである。

【0005】

発明者は、ＡＤ変換トリガ信号の発生タイミングから所定時間だけずれたタイミングで別のトリガ信号を発生させ、この別のトリガ信号の発生により、上記周期タスクが起動される構成を考えた。この構成によれば、周期タスクの起動周期を安定させやすい。上記別のトリガ信号は、ＡＤ変換トリガ信号と同様に、タイマなどによって高い精度の周期で発生させることができるからである。

【0006】

そして、この構成の場合、ＡＤ変換トリガ信号と上記別のトリガ信号との位相差に相当する上記所定時間は、アナログ信号のＡＤ変換とＡＤ値のメモリへの格納とに要すると予想される時間よりも長く、かつ、上記一定時間よりは短い時間に設定すれば良い。

【0007】

ところで、ＡＤ変換とＡＤ値のメモリへの格納とに要する時間は、種々の要因により、ばらつく可能性がある。ここで言うＡＤ変換に要する時間とは、ＡＤ変換トリガ信号が発生してからＡＤ変換が完了するまでの時間である。例えば、ＡＤ変換に要する時間は、別の高優先度のＡＤ変換が実施された場合に、該当のＡＤ変換の開始が待たされることで、長くなる可能性がある。また、ＡＤ値のメモリへの格納に要する時間は、バスの混み具合により、長くなる可能性がある。

【0008】

そして、ＡＤ変換トリガ信号の発生からＡＤ値のメモリへの格納が完了するまでの時間が、上記所定時間よりも長くなった場合には、最新のＡＤ変換によるＡＤ値がメモリに格納される前に周期タスクが起動される。すると、周期タスクにおいて最新のＡＤ値を使用することができなくなる。

【0009】

このような事態を検知できないと、例えば周期タスクにおいてより新しいＡＤ値が使用できる可能性を高めるための処置や、周期タスクにて最新のＡＤ値が使用できないことによる影響を抑制するための処置等、制御性能の低下を抑制するための処置を実施することができない。

【0010】

そこで、本開示の１つの局面は、周期タスクの起動周期を安定させつつ、周期タスクにおいて最新のＡＤ値が使用できない事態が生じたことを検知できるようにする。

【課題を解決するための手段】

【0011】

本開示の１つの態様による電子制御装置は、第１の発生部（２１）と、変換格納実施部（１５，１７，Ｓ１２０，Ｓ１４０）と、第２の発生部（２２）と、実行部（７）と、順序監視部（７，Ｓ４７０）と、を備える。

【0012】

第１の発生部は、第１のトリガ信号を一定時間（Ｔｃ）毎に発生させる。
変換格納実施部は、第１のトリガ信号が発生すると、制御対象の制御に用いられるアナログ信号のＡＤ変換を実施し、当該ＡＤ変換が完了すると、当該ＡＤ変換の結果であるＡＤ値をメモリ（１３）に格納する。

【0013】

第２の発生部は、第１のトリガ信号の発生タイミングから、前記ＡＤ変換と前記ＡＤ値のメモリへの格納とに要する最小時間よりも長く、且つ、前記一定時間よりは短い時間に設定された所定時間（Ｔｓ）だけずれたタイミングで、第２のトリガ信号を発生させる。このため、第２のトリガ信号は、第１のトリガ信号に対して位相が所定時間だけずれた信号であって良い。

【0014】

実行部は、第２のトリガ信号が発生すると、制御対象の制御を行うためのタスクとして、前記メモリに格納されているＡＤ値を使用する処理を含む周期タスクを実行する。
順序監視部は、周期タスクが前回起動されてから今回起動される前に変換格納実施部によるＡＤ値のメモリへの格納が完了したか否かの、判定を行う。

【0015】

このような構成によれば、第１のトリガ信号に対して位相が所定時間だけずれた第２のトリガ信号を発生させ、この第２のトリガ信号により周期タスクが起動されるため、周期タスクの起動周期を安定させやすい。そして、順序監視部を備えるため、周期タスクが前回起動してから今回起動する前にＡＤ値のメモリへの格納が完了しなかったことを検知することができる。よって、周期タスクにおいて最新のＡＤ値が使用できない事態が生じたことを検知できるようになる。

【図面の簡単な説明】

【0016】

【図1】実施形態の電子制御装置の構成を示すブロック図である。

【図2】第１のトリガ信号が発生する毎に行われる動作及び処理を表すフローチャートである。

【図3】第２のトリガ信号が発生する毎に行われる動作及び処理を表すフローチャートである。

【図4】実施形態の作用を説明するタイムチャートである。

【図5】比較例を説明するタイムチャートである。

【発明を実施するための形態】

【0017】

以下、図面を参照しながら、本開示の実施形態を説明する。
［１．構成］
図１に示す電子制御装置（以下、ＥＣＵ）１は、例えば自動車のエンジン３を制御するものである。ＥＣＵは、「Electronic Control Unit」の略である。ＥＣＵ１は、エンジン３を制御するための処理を行う制御部として、マイコン５を備える。

【0018】

マイコン５は、ＣＰＵ７と、ＣＰＵ７により実行されるプログラムが格納されたＲＯＭ１１と、ＣＰＵ７によって演算される対象のデータや演算結果等が記憶されるＲＡＭ１３と、内部バス１４と、を備える。尚、ＣＰＵ７は、１つに限らず、複数備えられても良い。

【0019】

更に、マイコン５は、１つ以上のアナログ信号をＡＤ変換（即ち、アナログ／デジタル変換）するＡＤ変換部１５と、プログラムによって指定されたデータのＲＡＭ１３への転送を行うＤＭＡコントローラ（以下、ＤＭＡＣ）１７と、タイマ部１９と、を備える。ＤＭＡは、「Direct Memory Access」の略である。

【0020】

制御対象としてのエンジン３に備えられた複数の各気筒３１には、筒内圧力に応じた電圧となる筒内圧信号を出力する圧力センサ３３がそれぞれ設けられている。
マイコン５には、ＡＤ変換対象のアナログ信号として、各圧力センサ３３からの筒内圧信号が入力される。そして、マイコン５に入力される筒内圧信号のそれぞれは、ＡＤ変換部１５によってＡＤ変換される。以下では、説明を簡略化するため、ＡＤ変換されるアナログ信号が１つの筒内圧信号である、として説明する。

【0021】

マイコン５において、ＡＤ変換部１５による筒内圧信号のＡＤ変換が完了すると、ＡＤ変換部１５からＤＭＡＣ１７に、ＡＤ値のＤＭＡ転送要求が出力される。ＡＤ値とは、ＡＤ変換の結果であり、即ち、ＡＤ変換された後のデジタルデータのことである。ＡＤ値のＤＭＡ転送要求は、ＡＤ変換部１５とは別の要求発生部から出力されても良い。

【0022】

ＤＭＡＣ１７は、ＡＤ値のＤＭＡ転送要求を受けると、ＡＤ変換部１５からＲＡＭ１３へＡＤ値を転送（即ち、ＤＭＡ転送）する。
そして、ＤＭＡ転送によりＲＡＭ１３に格納されたＡＤ値は、ＣＰＵ７が後述の周期タスクを実行することにより、エンジン３の制御に用いられる。つまり、後述の周期タスクには、筒内圧信号のＡＤ値をＲＡＭ１３から読み出して当該ＡＤ値をエンジン３の制御のために使用する処理（以下、ＡＤ値使用処理）が含まれている。ＡＤ値使用処理としては、例えば、筒内圧信号のＡＤ値（即ち、筒内圧検出値）に基づいて燃料噴射量を演算する処理がある。

【0023】

タイマ部１９は、少なくとも２つのタイマ２１，２２を備える。
各タイマ２１、２２は、マイコン５の内部クロックでカウントアップされるタイマカウンタと、コンペアレジスタとを備える。そして、各タイマ２１，２２は、タイマカウンタの値が、コンペアレジスタに予め設定されている値（即ち、比較値）と同じになると、トリガ信号を発生させる（即ち、出力する）と共に、その時点でタイマカウンタの値が０に戻るように構成されている。

【0024】

このため、例えば、タイマ２１からは、当該タイマ２１を構成するタイマカウンタの値が当該タイマ２１を構成するコンペアレジスタ内の比較値と一致する毎であって、「比較値×内部クロックの１周期時間」の一定時間毎に、トリガ信号が出力される。タイマ２２についても同様である。尚、以下の説明において、タイマ２１，２２が満了するとは、タイマカウンタの値がコンペアレジスタ内の比較値と一致した、ということを意味する。

【0025】

タイマ２１によって発生されるトリガ信号は、ＡＤ変換部１５にＡＤ変換を開始させるためのトリガ信号として使用される。また、タイマ２２によって発生されるトリガ信号は、周期タスクを起動するためのトリガ信号として使用される。

【0026】

以下では、タイマ２１，２２を特に区別して呼称する場合には、タイマ２１を、ＡＤ変換開始タイマ２１と言い、タイマ２２を、周期タスク起動タイマ２２と言う。また、ＡＤ変換開始タイマ２１によって発生されるトリガ信号を、第１のトリガ信号とも言い、周期タスク起動タイマ２２によって発生されるトリガ信号を、第２のトリガ信号とも言う。

【0027】

ここで、図４に示すように、第１のトリガ信号と第２のトリガ信号とで、発生する周期は同じ一定時間Ｔｃに設定されるが、第２のトリガ信号は、第１のトリガ信号の発生タイミングから所定時間Ｔｓだけずれて発生される。尚、図４において、「ＡＤ変換開始タイマ」は、ＡＤ変換開始タイマ２１を構成するタイマカウンタの値を表している。同様に、「周期タスク起動タイマ」は、周期タスク起動タイマ２２を構成するタイマカウンタの値を表している。

【0028】

具体的には、マイコン５の動作開始時に実行される初期設定処理により、ＡＤ変換開始タイマ２１を構成するコンペアレジスタと、周期タスク起動タイマ２２を構成するコンペアレジスタとのそれぞれには、比較値として、一定時間Ｔｃに相当する同じ値が設定（即ち、セット）される。一定時間Ｔｃに相当する値とは、一定時間Ｔｃを内部クロックの１周期時間で割った値である。

【0029】

そして、上記初期設定処理により、周期タスク起動タイマ２２を構成するタイマカウンタには、初期値として例えば０が設定されるが、ＡＤ変換開始タイマ２１を構成するタイマカウンタには、初期値として、所定時間Ｔｓに相当する値が設定される。つまり、第１のトリガ信号が第２のトリガ信号よりも所定時間Ｔｓだけ先に発生するように、ＡＤ変換開始タイマ２１を構成するタイマカウンタの値にはオフセットが付けられる。そして、このような初期設定が終了すると、両タイマ２１，２２がスタートされる。即ち、両タイマ２１，２２におけるタイマカウンタのカウントアップが開始される。

【0030】

また、タイマ部１９には、フリーランニングカウンタ（以下、ＦＲＣ）３０も備えられている。ＦＲＣ３０も、マイコン５の内部クロックでカウントアップされるカウンタである。そして、ＦＲＣ３０の値（以下、ＦＲＣ値）は、所定の上限値になると０に戻る（即ち、ラップラウンドする）ようになっている。ＦＲＣ値は、マイコン５において時刻の値として使用される。

【0031】

［２．基本動作の説明］
図４に示すように、時刻ｔ１にて、ＡＤ変換開始タイマ２１が満了したとする。すると、第１のトリガ信号が発生して、ＡＤ変換部１５が筒内圧信号のＡＤ変換を開始する。そして、ＡＤ変換が完了すると、ＤＭＡＣ１７にＡＤ値のＤＭＡ転送要求が出力されて、ＤＭＡＣ１７によるＡＤ値のＲＡＭ１３へのＤＭＡ転送が開始される。このＤＭＡ転送が完了することにより、ＡＤ値がＲＡＭ１３に格納される。図４の例では、時刻ｔ２でＡＤ値のＤＭＡ転送が完了している。

【0032】

また、第１のトリガ信号が発生してから所定時間Ｔｓが経過した時刻ｔ３になると、周期タスク起動タイマ２２が満了して、第２のトリガ信号が発生し、周期タスクが起動する。つまり、ＣＰＵ７が周期タスクの実行を開始する。そして、この周期タスクのなかで、前述のＡＤ値使用処理が行われる。

【0033】

ここで、ＡＤ値使用処理にて最新のＡＤ変換によるＡＤ値が使用されるようにするためには、周期タスクが起動される前に、直前に発生した第１のトリガ信号に伴うＡＤ変換によるＡＤ値のＲＡＭ１３への格納（即ち、ＤＭＡ転送）が完了していることが望ましい。

【0034】

このため、上記所定時間Ｔｓは、第１及び第２のトリガ信号の発生周期である一定時間Ｔｃよりも短いが、少なくとも、ＡＤ変換とＡＤ値のＲＡＭ１３への格納とに要するトータルの最小時間Ｔｍｉｎよりは長い時間に設定されている。実際には、所定時間Ｔｓは、上記最小時間Ｔｍｉｎに所定のマージン時間を加えた時間に設定されている。

【0035】

よって、例えば優先度が高い別の信号のＡＤ変換が実施されることで、筒内圧信号のＡＤ変換が長い時間待たされたり、内部バス１４の混雑によりＡＤ値のＤＭＡ転送が長い時間待たされたりしなければ、周期タスクの起動前にＡＤ値のＲＡＭ１３への格納は完了する。

【0036】

そして、時刻ｔ１から一定時間Ｔｃが経過した時刻ｔ４になると、再びＡＤ変換開始タイマ２１が満了して第１のトリガ信号が発生し、筒内圧信号のＡＤ変換と、ＡＤ値のＲＡＭ１３へのＤＭＡ転送とが順次実施される。図４の例では、時刻ｔ５でＡＤ値のＤＭＡ転送が完了している。

【0037】

また、時刻ｔ２から一定時間Ｔｃが経過した時刻ｔ６になると、再び周期タスク起動タイマ２２が満了して第２のトリガ信号が発生し、周期タスクが起動される。そして、この回の周期タスクでは、最新のＡＤ変換によるＡＤ値、即ち、直前に発生した第１のトリガ信号に伴うＡＤ変換によるＡＤ値が、使用されることになる。

【0038】

［３．処理］
次に、マイコン５において第１のトリガ信号が発生する毎に行われる動作及び処理について、図２のフローチャートを用いて説明する。また、マイコン５において第２のトリガ信号が発生する毎に行われる動作及び処理について、図３のフローチャートを用いて説明する。尚、図２において、Ｓ１１０～Ｓ１７０は、ＡＤ変換開始タイマ２１、ＡＤ変換部１５及びＤＭＡＣ１７によって行われる動作であり、Ｓ２１０～Ｓ２５０は、ＣＰＵ７がプログラムを実行することで行われる処理である。また、図３において、Ｓ３１０～Ｓ３３０は、周期タスク起動タイマ２２及びＤＭＡＣ１７によって行われる動作であり、Ｓ４１０～Ｓ４９０は、ＣＰＵ７がプログラムを実行することで行われる処理である。

【0039】

図２において、Ｓ１１０に示すように、ＡＤ変換開始タイマ２１が満了して第１のトリガ信号が発生すると、Ｓ１２０に示すように、ＡＤ変換部１５が筒内圧信号のＡＤ変換を実施する。そして、Ｓ１３０に示すように、ＡＤ変換が完了すると、ＤＭＡＣ１７にＡＤ値のＤＭＡ転送要求が出力される。このため、Ｓ１４０に示すように、ＤＭＡＣ１７が、ＡＤ変換部１５からＲＡＭ１３へのＡＤ値のＤＭＡ転送を実施する。

【0040】

そして、Ｓ１５０に示すように、ＡＤ値のＤＭＡ転送が完了すると、即ち、ＡＤ値のＲＡＭ１３への格納が完了すると、ＤＭＡＣ１７にＦＲＣ値のＤＭＡ転送要求が出力される。このため、Ｓ１６０に示すように、ＤＭＡＣ１７が、ＦＲＣ３０からＲＡＭ１３へのＦＲＣ値のＤＭＡ転送を実施する。尚、ＦＲＣ値のＤＭＡ転送要求は、例えばマイコン５における図示省略の要求発生部から出力されて良い。

【0041】

このＳ１６０でのＤＭＡ転送によって、ＲＡＭ１３には、現在のＦＲＣ値が、ＡＤ値のＲＡＭ１３への格納が完了した時刻（以下、ＡＤ値格納完了時刻）として、記憶される。以下では、ＡＤ値格納完了時刻としてのＦＲＣ値のことを、単に、ＡＤ値格納完了時刻という。

【0042】

また、ＲＡＭ１３には、ＡＤ値格納完了時刻の最新値と、当該最新値よりも１つ前の値である前回値とが、少なくとも格納される。図４に示すように、ＲＡＭ１３には、ＡＤ値格納完了時刻を記憶するための複数の領域ＲＡＭ_ＡＤ[i]が用意されている。[]内の「i」は、順番を表す。例えば、今回の（即ち、最新の）ＡＤ値格納完了時刻がｎ番目であるとすると、このｎ番目のＡＤ値格納完了時刻である「ＤＡn」は、領域ＲＡＭ_ＡＤ[n]に記憶される。また、前回のＡＤ値格納完了時刻である「ＤＡn-1」は、領域ＲＡＭ_ＡＤ[n-1]に記憶されていることになる。

【0043】

そして、Ｓ１７０に示すように、ＦＲＣ値のＤＭＡ転送が完了すると、即ち、ＡＤ値格納完了時刻の記憶が完了すると、例えばマイコン５における上記要求発生部により割り込み要求が発生する。すると、ＣＰＵ７が、Ｓ２１０～Ｓ２４０の処理を、例えば割り込み処理として実行する。

【0044】

ここで一旦、図３に基づく説明に移る。
図３において、Ｓ３１０に示すように、周期タスク起動タイマ２２が満了して第２のトリガ信号が発生すると、周期タスクが起動されると共に、ＤＭＡＣ１７にＦＲＣ値のＤＭＡ転送要求が出力される。このため、Ｓ３２０に示すように、ＤＭＡＣ１７が、ＦＲＣ３０からＲＡＭ１３へのＦＲＣ値のＤＭＡ転送を実施する。

【0045】

このＳ３２０でのＤＭＡ転送によって、ＲＡＭ１３には、現在のＦＲＣ値が、周期タスクの起動時刻（以下、周期タスク起動時刻）として記憶される。この周期タスク起動時刻は、第２のトリガ信号が発生した時刻でもある。以下では、周期タスク起動時刻としてのＦＲＣ値のことを、単に、周期タスク起動時刻という。

【0046】

また、ＲＡＭ１３には、周期タスク起動時刻の最新値と、当該最新値よりも１つ前の値である前回値とが、少なくとも格納される。図４に示すように、ＲＡＭ１３には、周期タスク起動時刻を記憶するための複数の領域ＲＡＭ_ＴＡＳＫ[i]が用意されている。[]内の「i」は、順番を表す。例えば、今回の（即ち、最新の）周期タスク起動時刻がｎ番目であるとすると、このｎ番目の周期タスク起動時刻である「ＤＴn」は、領域ＲＡＭ_ＴＡＳＫ[n]に記憶される。また、前回の周期タスク起動時刻である「ＤＴn-1」は、領域ＲＡＭ_ＴＡＳＫ[n-1]に記憶されていることになる。

【0047】

そして、Ｓ３３０に示すように、ＦＲＣ値のＤＭＡ転送が完了すると、即ち、周期タスク起動時刻の記憶が完了すると、例えばマイコン５における上記要求発生部により割り込み要求が発生する。すると、ＣＰＵ７が、Ｓ４１０～Ｓ４９０の処理を、例えば割り込み処理として実行する。このため、周期タスクは、第２のトリガ信号の発生によって起動されるが、当該周期タスクの大部分又は全部は、図３におけるＳ４１０～Ｓ４９０の処理の後に実行される。尚、Ｓ４１０～Ｓ４９０の処理と周期タスクとが、例えばマルチタスクのかたちで並行して実行されても良い。

【0048】

ここで、図２に基づく説明に戻る。
図２に示すように、ＣＰＵ７は、第１のトリガ信号の発生に伴って行うＳ２１０～Ｓ２４０の処理のうち、ＡＤ値格納完了時刻の記憶が完了した後のＳ２１０では、ＲＡＭ１３から、周期タスク起動時刻の最新値である「ＤＴn」を読み出して取得する。更に、ＲＡＭ１３から、周期タスク起動時刻の前回値である「ＤＴn-1」を読み出して取得する。尚、周期タスク起動時刻は、前述した図３のＳ３２０のＤＭＡ転送動作によってＲＡＭ１３に記憶されている。

【0049】

ＣＰＵ７は、次のＳ２２０にて、Ｓ２１０で取得した「ＤＴn」と「ＤＴn-1」との差である「ＤＴn－ＤＴn-1」が、正常範囲内か否かを判定する。「ＤＴn－ＤＴn-1」は、周期タスクの起動周期の測定値に該当する。正常範囲は、周期タスクの起動周期の正常範囲であり、一定時間Ｔｃの設計上で設定された正常範囲である。例えば、正常範囲は、一定時間Ｔｃの標準値の±１０μｓに設定されて良い。

【0050】

例えば、図４における時刻ｔ７でＡＤ値のＤＭＡ転送が完了した後のＳ２１０では、図４における領域ＲＡＭ_ＴＡＳＫ[n]に記憶されている値（即ち、0x00001F45）が、周期タスク起動時刻の最新値「ＤＴn」として読み出される。また、図４における領域ＲＡＭ_ＴＡＳＫ[n-1]に記憶されている値（即ち、0x00000FA5）が、周期タスク起動時刻の前回値「ＤＴn-1」として読み出される。そして、この回のＳ２２０では、「0x00001F45－0x00000FA5」である「0xFA0」が、正常範囲内か否かが判定されることになる。尚、「0x…」は、ヘキサ表示の数値である。

【0051】

ＣＰＵ７は、Ｓ２２０にて、「ＤＴn－ＤＴn-1」が正常範囲内であると判定した場合には、そのまま図２の処理を終了するが、「ＤＴn－ＤＴn-1」が正常範囲内ではないと判定した場合には、Ｓ２３０に進む。

【0052】

ＣＰＵ７は、Ｓ２３０では、「ＤＴn－ＤＴn-1」が正常範囲よりも大きいか否かを判定し、「ＤＴn－ＤＴn-1」が正常範囲よりも大きいと判定した場合、即ち、周期タスクの実際の起動周期が正常範囲よりも長かった場合には、Ｓ２５０に進む。そして、このＳ２５０にて、周期タスクを起動し、その後、Ｓ２４０に進む。尚、Ｓ２５０で起動された周期タスクは、例えば当該図２の処理が終了してから開始される。そして、Ｓ２５０で周期タスクが起動されることにより、周期タスクの実行回数が少なくなってしまうこと（即ち、タスク抜け）を抑制することができる。

【0053】

また、ＣＰＵ７は、Ｓ２３０にて、「ＤＴn－ＤＴn-1」が正常範囲よりも大きくないと判定した場合、即ち、周期タスクの実際の起動周期が正常範囲よりも短かった場合には、そのままＳ２４０に進む。

【0054】

そして、ＣＰＵ７は、Ｓ２４０では、第２のトリガ信号が、一定時間Ｔｃ毎に、且つ、第１のトリガ信号の発生タイミングから所定時間Ｔｓ後に発生するように、周期タスク起動タイマ２２を再スタートさせる。具体的には、周期タスク起動タイマ２２を構成するコンペアレジスタに、一定時間Ｔｃに相当する値を再セットする。更に、周期タスク起動タイマ２２を構成するタイマカウンタには、第１のトリガ信号の今回の発生タイミングから所定時間Ｔｓ後に当該タイマ２２が満了するようになる値をプリセットして、当該タイマカウンタのカウントアップをスタートさせる。尚、他の例として、Ｓ２４０では、ＡＤ変換開始タイマ２１と周期タスク起動タイマ２２との両方に対して、前述の初期設定処理で行われる設定と同じ設定が行われて、両タイマ２１，２２が再スタートされても良い。

【0055】

そして、ＣＰＵ７は、このＳ２４０の処理を行った後、当該図２の処理を終了する。
一方、図３に示すように、ＣＰＵ７は、第２のトリガ信号の発生に伴って行うＳ４１０～Ｓ４９０の処理のうち、周期タスク起動時刻の記憶が完了した後のＳ４１０では、ＲＡＭ１３から、ＡＤ値格納完了時刻の最新値である「ＤＡn」を読み出して取得する。更に、ＲＡＭ１３から、ＡＤ値格納完了時刻の前回値である「ＤＡn-1」を読み出して取得する。尚、ＡＤ値格納完了時刻は、前述した図２のＳ１６０のＤＭＡ転送動作によってＲＡＭ１３に記憶されている。

【0056】

ＣＰＵ７は、次のＳ４２０にて、Ｓ４１０で取得した「ＤＡn」と「ＤＡn-1」との差である「ＤＡn－ＤＡn-1」が、正常範囲内か否かを判定する。「ＤＡn－ＤＡn-1」は、ＡＤ値の格納周期の測定値に該当する。この正常範囲は、ＡＤ値の格納周期の正常範囲であり、周期タスクの起動周期の正常範囲と同じ値に設定されても良いし、異なる値に設定されても良い。

【0057】

例えば、図４における時刻ｔ６で第２のトリガ信号が発生して、周期タスク起動時刻の記憶が完了した後のＳ４１０では、図４における領域ＲＡＭ_ＡＤ[n]に記憶されている値（即ち、0x00001F40）が、ＡＤ値格納完了時刻の最新値「ＤＡn」として読み出される。また、図４における領域ＲＡＭ_ＡＤ[n-1]に記憶されている値（即ち、0x00000FA0）が、ＡＤ値格納完了時刻の前回値「ＤＡn-1」として読み出される。そして、この回のＳ４２０では、「0x00001F40－0x00000FA0」である「0xFA0」が、正常範囲内か否かが判定されることになる。

【0058】

ＣＰＵ７は、Ｓ４２０にて、「ＤＡn－ＤＡn-1」が正常範囲内ではないと判定した場合には、Ｓ４３０に進む。
ＣＰＵ７は、Ｓ４３０では、「ＤＡn－ＤＡn-1」が正常範囲よりも大きいか否かを判定し、「ＤＡn－ＤＡn-1」が正常範囲よりも大きいと判定した場合、即ち、ＡＤ値の実際の格納周期が正常範囲よりも長かった場合には、Ｓ４５０に進む。そして、このＳ４５０にて、ＡＤ変換部１５に筒内圧信号のＡＤ変換を即座に開始させ、その後、Ｓ４４０に進む。Ｓ４５０でＡＤ変換が開始されることにより、今回の周期タスクにて、より直前のＡＤ値を使用することができる可能性を高めることができる。

【0059】

また、ＣＰＵ７は、Ｓ４３０にて、「ＤＡn－ＤＡn-1」が正常範囲よりも大きくないと判定した場合、即ち、ＡＤ値の実際の格納周期が正常範囲よりも短かった場合には、そのままＳ４４０に進む。

【0060】

そして、ＣＰＵ７は、Ｓ４４０では、第１のトリガ信号が、一定時間Ｔｃ毎に、且つ、第２のトリガ信号の発生タイミングから「Ｔｃ－Ｔｓ」の時間後に発生するように、ＡＤ変換開始タイマ２１を再スタートさせる。具体的には、ＡＤ変換開始タイマ２１を構成するコンペアレジスタに、一定時間Ｔｃに相当する値を再セットする。更に、ＡＤ変換開始タイマ２１を構成するタイマカウンタには、第２のトリガ信号の今回の発生タイミングから「Ｔｃ－Ｔｓ」後に当該タイマ２１が満了するようになる値をプリセットして、当該タイマカウンタのカウントアップをスタートさせる。尚、他の例として、Ｓ４４０では、ＡＤ変換開始タイマ２１と周期タスク起動タイマ２２との両方に対して、前述の初期設定処理で行われる設定と同じ設定が行われて、両タイマ２１，２２が再スタートされても良い。

【0061】

そして、ＣＰＵ７は、このＳ４４０の処理を行った後、当該図３の処理を終了する。
また、ＣＰＵ７は、上記Ｓ４２０にて、「ＤＡn－ＤＡn-1」が正常範囲内であると判定した場合には、Ｓ４６０に進む。

【0062】

ＣＰＵ７は、Ｓ４６０では、ＲＡＭ１３から、ＡＤ値格納完了時刻の最新値である「ＤＡn」を読み出して取得する。更に、ＲＡＭ１３から、周期タスク起動時刻の最新値である「ＤＴn」と、周期タスク起動時刻の前回値である「ＤＴn-1」とを読み出して取得する。

【0063】

例えば、図４における時刻ｔ６で第２のトリガ信号が発生して、周期タスク起動時刻の記憶が完了した後のＳ４６０では、この回のＳ４１０と同様に、図４における領域ＲＡＭ_ＡＤ[n]に記憶されている値（即ち、0x00001F40）が、ＡＤ値格納完了時刻の最新値「ＤＡn」として読み出される。そして、図４における領域ＲＡＭ_ＴＡＳＫ[n]に記憶されている値であって、今回のＳ３２０の動作で記憶された値（即ち、0x00001F45）が、周期タスク起動時刻の最新値「ＤＴn」として読み出される。また、図４における領域ＲＡＭ_ＴＡＳＫ[n-1]に記憶されている値（即ち、0x00000FA5）が、周期タスク起動時刻の前回値「ＤＴn-1」として読み出される。

【0064】

そして、ＣＰＵ７は、次のＳ４７０にて、Ｓ４６０で取得した値について、「ＤＴn-1＜ＤＡn＜ＤＴn」の大小関係が成立しているか否かを判定する。尚、大小関係を示す「＜」は、時刻を表す数値に関しては「より大きい値である」ことを示しており、時刻そのものに関しては「より進んだ時刻である」ことを示している。また、「ＤＡn」は、Ｓ４６０ではＲＡＭ１３から読み出されずに、Ｓ４１０で読み出された「ＤＡn」が、Ｓ４７０で使用されても良い。

【0065】

つまり、Ｓ４７０では、前回の周期タスク起動時刻（即ち、ＤＴn-1）と、今回の周期タスク起動時刻（即ち、ＤＴn）との間に、最新のＡＤ値格納完了時刻（即ち、ＤＡn）が入っているか否かを判定している。よって、このＳ４７０により、周期タスクが前回起動されてから今回起動される前にＡＤ値のＲＡＭ１３への格納が完了したか否かが判定される。

【0066】

ＣＰＵ７は、上記Ｓ４７０にて、「ＤＴn-1＜ＤＡn＜ＤＴn」の大小関係が成立していると判定した場合、即ち、周期タスクが前回起動されてから今回起動される前にＡＤ値のＲＡＭ１３への格納が完了していると判定した場合には、設計想定通り（即ち、正常）であることから、当該図３の処理を終了する。

【0067】

また、ＣＰＵ７は、上記Ｓ４７０にて、「ＤＴn-1＜ＤＡn＜ＤＴn」の大小関係が成立していないと判定した場合、即ち、周期タスクが前回起動されてから今回起動される前にＡＤ値のＲＡＭ１３への格納が完了していないと判定した場合には、Ｓ４８０に進む。

【0068】

ＣＰＵ７は、Ｓ４８０では、ＡＤ変換部１５に筒内圧信号のＡＤ変換を即座に開始させ、その後、Ｓ４９０に進む。Ｓ４８０でＡＤ変換が開始されることにより、今回の周期タスクにて、より新しいＡＤ値を使用することができる可能性を高めることができる。

【0069】

そして、ＣＰＵ７は、Ｓ４９０では、前述したＳ４４０と同様に、第１のトリガ信号が、一定時間Ｔｃ毎に、且つ、第２のトリガ信号の発生タイミングから「Ｔｃ－Ｔｓ」の時間後に発生するように、ＡＤ変換開始タイマ２１を再スタートさせ、その後、当該図３の処理を終了する。尚、Ｓ４９０においても、ＡＤ変換開始タイマ２１と周期タスク起動タイマ２２との両方に対して、前述の初期設定処理で行われる設定と同じ設定が行われて、両タイマ２１，２２が再スタートされても良い。

【0070】

［４．効果］
以上詳述した実施形態のＥＣＵ１によれば、以下の効果を奏する。
（１－１）ＡＤ変換開始タイマ２１によって発生される第１のトリガ信号をトリガとして、エンジン３の制御に用いられるアナログ信号のＡＤ変換と、当該ＡＤ変換によるＡＤ値のＲＡＭ１３へのＤＭＡ転送（即ち、ＲＡＭ１３への格納）とが、順次実施される。一方、第１のトリガ信号に対して位相が所定時間Ｔｓだけずれた第２のトリガ信号が、周期タスク起動タイマ２２によって発生され、この第２のトリガ信号をトリガとして、周期タスクが起動される。このため、周期タスクの起動周期を安定させやすい。

【0071】

比較例として、図５に示すように、第１のトリガ信号の発生によりＡＤ変換が実施され、このＡＤ変換によるＡＤ値のＲＡＭ１３へのＤＭＡ転送が完了したことをトリガとして、周期タスクが起動されるように構成されているとする。この比較例の場合、第１のトリガ信号が発生してからＡＤ値のＤＭＡ転送が完了するまでの時間、即ち、ＡＤ変換とＡＤ値のＲＡＭ１３への格納とに要する時間が、例えば前述の要因により変動することで、周期タスクの起動周期が変動してしまう。これに対して、本実施形態では、一定時間Ｔｃ毎に発生される第２のトリガ信号により周期タスクが起動されるため、周期タスクの起動周期のずれを抑制し易い。

【0072】

（１－２）ＣＰＵ７が、図３におけるＳ４７０の判定を行うことにより、周期タスクが前回起動されてから今回起動される前にＡＤ値のＲＡＭ１３への格納が完了したか否かの判定を行う。このため、周期タスクが前回起動してから今回起動する前にＡＤ値のメモリへの格納が完了しなかったことを検知することができる。よって、周期タスクにおいて最新のＡＤ値が使用できない事態が生じたことを検知できるようになる。そして、この事態が生じた場合に、例えば、周期タスクにおいてより新しいＡＤ値が使用できる可能性を高めるための処置や、周期タスクにて最新のＡＤ値が使用できないことによる影響を抑制するための処置等、制御性能の低下を抑制するための処置を実施することができるようになる。

【0073】

周期タスクにおいてより新しいＡＤ値が使用できる可能性を高めるための処置としては、例えば、図３のＳ４８０のように、第１のトリガ信号の発生とは関係なく直ぐにＡＤ変換を開始させる、という処置であって良い。また、周期タスクにて最新のＡＤ値が使用できないことによる影響を抑制するための処置としては、例えば、過去の複数回のＡＤ変換による各ＡＤ値から、演算により現在のアナログ信号の電圧値を予測し、その予測値をエンジン３の制御に使用する、という処置であって良い。

【0074】

（２）ＣＰＵ７は、第２のトリガ信号が発生する毎に、図３におけるＳ４７０の判定を行う。このため、周期タスクが起動される毎に、前回の起動から今回の起動までの間にＡＤ値のＲＡＭ１３への格納が完了しているか否かを、確認することができる。また、ＡＤ値のＲＡＭ１３への格納が完了していなかった場合に、直ぐにＡＤ変換を開始させることで、今回の周期タスクにおいてより新しいＡＤ値が使用できる可能性を高めることができる。

【0075】

（３）ＡＤ値のＲＡＭ１３への格納が完了する毎に、図２におけるＳ１６０のＤＭＡＣ１７の動作により、ＡＤ値格納完了時刻がＲＡＭ１３に記憶される。また、第２のトリガ信号が発生する毎に、図３におけるＳ３２０のＤＭＡＣ１７の動作により、周期タスク起動時刻がＲＡＭ１３に記憶される。そして、ＣＰＵ７は、図３におけるＳ４７０では、ＲＡＭ１３に記憶されたＡＤ値格納完了時刻と周期タスク起動時刻とに基づいて、周期タスクが前回起動されてから今回起動される前にＡＤ値のＲＡＭ１３への格納が完了したか否かの判定を行う。このため、当該判定を、時刻を比較することで実施することができる。

【0076】

（４）ＣＰＵ７は、ＡＤ値のＲＡＭ１３への格納が完了する毎に、図２におけるＳＳ２２０の判定を行う。そして、このＳ２２０では、ＲＡＭ１３に記憶された最新の周期タスク起動時刻である「ＤＴn」と、この「ＤＴn」よりも１回前に記憶された周期タスク起動時刻である「ＤＴn-1」との差に基づいて、周期タスクの起動周期が正常範囲内か否かを判定する。この判定は、周期タスクの起動有無に関係なく、第１のトリガ信号に起因するＡＤ値のＲＡＭ１３への格納完了をトリガとして実施されることから、周期タスクの起動周期の監視という面において信頼性が高い。

【0077】

（５）ＣＰＵ７は、第２のトリガ信号が発生する毎に、図３におけるＳ４２０の判定を行う。そして、このＳ４２０では、ＲＡＭ１３に記憶された最新のＡＤ値格納完了時刻である「ＤＡn」と、この「ＤＡn」よりも１回前に記憶されたＡＤ値格納完了時刻である「ＤＡn-1」との差に基づいて、ＡＤ値の格納周期が正常範囲内か否かを判定する。この判定は、ＡＤ変換の実施有無やＡＤ値のＲＡＭ１３への格納の実施有無に関係なく、第２のトリガ信号をトリガとして実施されることから、ＡＤ値の格納周期の監視という面において信頼性が高い。

【0078】

尚、上記実施形態では、ＡＤ変換開始タイマ２１が第１の発生部に相当する。周期タスク起動タイマが第２の発生部に相当する。Ｓ１２０の動作を行うＡＤ変換部１５と、Ｓ１４０の動作を行うＤＭＡＣ１７とが、変換格納実施部に相当する。ＲＡＭ１３がメモリに相当する。ＣＰＵ７が、周期タスクを実行する実行部に相当する。また、Ｓ４７０の処理を行うＣＰＵ７は、順序監視部に相当する。Ｓ１６０の動作を行うＤＭＡＣ１７は、完了時刻記憶部する。Ｓ３２０の動作を行うＤＭＡＣ１７は、起動時刻記憶部に相当する。Ｓ２２０の処理を行うＣＰＵ７は、起動周期判定部に相当する。Ｓ４２０の処理を行うＣＰＵ７は、格納周期判定部に相当する。

【0079】

［５．他の実施形態］
以上、本開示の実施形態について説明したが、本開示は上述の実施形態に限定されることなく、種々変形して実施することができる。

【0080】

例えば、ＣＰＵ７が、図２におけるＳ２１０の直前又は直後で、ＡＤ値のＲＡＭ１３への格納回数をカウントし、図３におけるＳ４１０の直前又は直後で、周期タスクの起動回数をカウントし、更に図３におけるＳ４７０では、以下に述べる内容の判定を行っても良い。

【0081】

即ち、Ｓ４７０では、「ＡＤ値の格納回数が周期タスクの起動回数以上」であるか否かを判定しても良い。また、「ＡＤ値の格納回数と周期タスクの起動回数とが同じ」であるか否かを判定しても良い。このような判定によっても、周期タスクが前回起動されてから今回起動される前にＡＤ値のＲＡＭ１３への格納が完了したか否かを、判定することができる。

【0082】

一方、ＡＤ値は、ＲＡＭ１３とは別のメモリに格納（即ち、記憶）されても良い。また、ＡＤ値格納完了時刻と周期タスク起動時刻との両方又は一方は、ＡＤ値が記憶されるメモリとは別のメモリに記憶されても良い。

【0083】

また、図２におけるＳ２２０及びＳ２３０と、図３におけるＳ４２０及びＳ４３０との、一方又は両方が実行されない構成であっても良い。また、制御対象は、エンジン３に限らず、例えば電動機やトランスミッション等であっても良い。

【0084】

また、本開示に記載のＥＣＵ１及びその手法は、コンピュータプログラムにより具体化された一つ乃至は複数の機能を実行するようにプログラムされたプロセッサ及びメモリを構成することによって提供された専用コンピュータにより、実現されても良い。あるいは、本開示に記載のＥＣＵ１及びその手法は、一つ以上の専用ハードウェア論理回路によってプロセッサを構成することによって提供された専用コンピュータにより、実現されても良い。もしくは、本開示に記載のＥＣＵ１及びその手法は、一つ乃至は複数の機能を実行するようにプログラムされたプロセッサ及びメモリと一つ以上のハードウェア論理回路によって構成されたプロセッサとの組み合わせにより構成された一つ以上の専用コンピュータにより、実現されても良い。また、コンピュータプログラムは、コンピュータにより実行されるインストラクションとして、コンピュータ読み取り可能な非遷移有形記録媒体に記憶されても良い。ＥＣＵ１に含まれる各部の機能を実現する手法には、必ずしもソフトウェアが含まれている必要はなく、その全部の機能が、一つあるいは複数のハードウェアを用いて実現されても良い。

【0085】

また、上記実施形態における１つの構成要素が有する複数の機能を、複数の構成要素によって実現したり、１つの構成要素が有する１つの機能を、複数の構成要素によって実現したりしても良い。また、複数の構成要素が有する複数の機能を、１つの構成要素によって実現したり、複数の構成要素によって実現される１つの機能を、１つの構成要素によって実現したりしても良い。また、上記実施形態の構成の一部を省略しても良い。また、上記実施形態の構成の少なくとも一部を、他の上記実施形態の構成に対して付加又は置換しても良い。

【0086】

また、上述したＥＣＵ１の他、当該ＥＣＵ１を構成要素とするシステム、当該ＥＣＵ１としてコンピュータを機能させるためのプログラム、このプログラムを記録した半導体メモリ等の非遷移的実体的記録媒体、順序異常判定方法など、種々の形態で本開示を実現することもできる。

【符号の説明】

【0087】

１…ＥＣＵ、７…ＣＰＵ、１５…ＡＤ変換部、１７…ＤＭＡコントローラ、２１…ＡＤ変換開始タイマ、２２…周期タスク起動タイマ。

【図1】

【図2】

【図3】

【図4】

【図5】