特許 7435306 キャビティを有する回路基板及びその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-02-13

(45)【発行日】2024-02-21

(54)【発明の名称】キャビティを有する回路基板及びその製造方法

(51)【国際特許分類】

   H05K 3/46 20060101AFI20240214BHJP

   H01L 23/12 20060101ALI20240214BHJP

【ＦＩ】

H05K3/46 Q

H01L23/12 F

H01L23/12 B

【請求項の数】 12

(21)【出願番号】P 2020109382

(22)【出願日】2020-06-25

(65)【公開番号】P2022006852

(43)【公開日】2022-01-13

【審査請求日】2022-08-26

(73)【特許権者】

【識別番号】000003067

【氏名又は名称】ＴＤＫ株式会社

(74)【代理人】

【識別番号】100115738

【弁理士】

【氏名又は名称】鷲頭 光宏

(74)【代理人】

【識別番号】100121681

【弁理士】

【氏名又は名称】緒方 和文

(72)【発明者】

【氏名】露谷 和俊

(72)【発明者】

【氏名】岡崎 道隆

【審査官】黒田 久美子

(56)【参考文献】

【文献】特開平０６－０５３４５９（ＪＰ，Ａ）

【文献】特開２００６－１２８２２９（ＪＰ，Ａ）

【文献】特開２００８－２８２９７１（ＪＰ，Ａ）

【文献】特開平０２－２８１７４０（ＪＰ，Ａ）

【文献】特開２０２０－０５６７１１（ＪＰ，Ａ）

【文献】特開２０１４－０２９９７４（ＪＰ，Ａ）

【文献】特開平０７－３３５９１２（ＪＰ，Ａ）

【文献】国際公開第２０１２／１２４４３７（ＷＯ，Ａ１）

【文献】特開２００８－０３４５８９（ＪＰ，Ａ）

【文献】特開２０１１－１８８３３０（ＪＰ，Ａ）

【文献】特開２０１１－２５４１９２（ＪＰ，Ａ）

【文献】特表２０１５－５３２５４８（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０５Ｋ ３／４６

Ｈ０１Ｌ ２３／１２

Ｈ０４Ｒ １／００

(57)【特許請求の範囲】

【請求項1】

第１の絶縁層と、
前記第１の絶縁層の表面上に積層された単層の第２の絶縁層と、
前記第１の絶縁層と前記第２の絶縁層の界面に形成された導体層と、を備え、
前記第２の絶縁層は、前記第１の絶縁層の前記表面を露出させるキャビティを有し、
前記キャビティの内壁は、底部近傍においてオーバーハング形状を有しており、
前記オーバーハング形状によって形成される凹部の高さは、前記導体層の厚みと等しいことを特徴とする回路基板。

【請求項2】

前記第１の絶縁層は、前記キャビティと連通する貫通孔を有することを特徴とする請求項１に記載の回路基板。

【請求項3】

前記第２の絶縁層に埋め込まれた第１の電子部品をさらに備えることを特徴とする請求項１又は２に記載の回路基板。

【請求項4】

前記キャビティに収容され、前記第１の電子部品よりも厚い第２の電子部品をさらに備えることを特徴とする請求項３に記載の回路基板。

【請求項5】

前記第２の電子部品を前記キャビティ内に固定する接着剤をさらに備え、
前記接着剤の一部は、前記オーバーハング形状によって形成される凹部に充填されていることを特徴とする請求項４に記載の回路基板。

【請求項6】

前記第２の絶縁層の前記第１の絶縁層と接する表面とは反対側の表面上に積層された第３及び第４の絶縁層をさらに備え、
前記キャビティは、前記第２、第３及び第４の絶縁層を貫通して設けられ、
前記キャビティの内壁には、前記第３の絶縁層と前記第４の絶縁層の境界部分に別の凹部が設けられていることを特徴とする請求項５に記載の回路基板。

【請求項7】

前記接着剤の別の一部は、前記別の凹部に充填されていることを特徴とする請求項６に記載の回路基板。

【請求項8】

前記第１の絶縁層に埋め込まれた第１の電子部品をさらに備えることを特徴とする請求項１又は２に記載の回路基板。

【請求項9】

前記第１の電子部品は、平面視で前記キャビティと重なりを有していることを特徴とする請求項８に記載の回路基板。

【請求項10】

前記キャビティに収容された第２の電子部品をさらに備え、
前記第２の電子部品は、平面視で前記第１の電子部品と重なりを有していることを特徴とする請求項９に記載の回路基板。

【請求項11】

第１の絶縁層の一方の表面に第２の絶縁層を積層する第１の工程と、
前記第１の絶縁層の前記一方の表面に設けられた第１の配線パターンをストッパーとして前記第２の絶縁層の一部を除去することにより、前記第１の配線パターンよりも平面サイズの小さいキャビティを前記第２の絶縁層に形成するとともに、前記第１の絶縁層の他方の表面に設けられた第２の配線パターンをマスクとして前記第１の絶縁層の一部を除去することにより、前記キャビティと連通する貫通孔を前記第１の絶縁層に形成する第２の工程と、
前記第１の配線パターンを除去することにより前記キャビティの内壁の底部近傍に凹部を形成し、これにより前記キャビティの内壁の底部近傍をオーバーハング形状とする第３の工程と、を備えることを特徴とする回路基板の製造方法。

【請求項12】

前記キャビティの内部に電子部品を収容するとともに、一部が前記凹部に充填された接着剤によって前記電子部品を前記キャビティ内に固定する第４の工程をさらに備えることを特徴とする請求項１１に記載の回路基板の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明はキャビティを有する回路基板及びその製造方法に関し、特に、キャビティ内にセンサーチップなどの電子部品を収容可能な回路基板及びその製造方法に関する。

【背景技術】

【0002】

マイクロフォンなどのセンサーチップを備えるセンサーモジュールとしては、特許文献１に記載されたセンサーモジュールが知られている。特許文献１に記載されたセンサーモジュールは、貫通孔を有する基板と、貫通孔と重なるよう基板に搭載されたセンサーチップを有しており、貫通孔を介して進入する空気の振動（音）がセンサーチップによって検出される。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２０１０－１８７２７７号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

しかしながら、特許文献１に記載されたセンサーモジュールは、基板が箱形形状を有していることから、多層配線構造を実現することが困難であった。

【0005】

したがって、本発明は、センサーチップなどの電子部品を収容可能なキャビティを有し、且つ、多層配線構造を有する回路基板及びその製造方法を提供することを目的とする。

【課題を解決するための手段】

【0006】

本発明による回路基板は、第１の絶縁層と、第１の絶縁層の表面上に積層された第２の絶縁層とを備え、第２の絶縁層は第１の絶縁層の表面を露出させるキャビティを有し、キャビティの内壁は底部近傍においてオーバーハング形状を有していることを特徴とする。

【0007】

本発明によれば、複数の絶縁層が積層された構造を有していることから、基板を多層配線構造とすることが可能となる。しかも、キャビティの内壁の底部近傍がオーバーハング形状を有していることから、キャビティ内に収容したセンサーチップなどの電子部品を接着剤によって固定する場合に、接着強度を高めることが可能となる。

【0008】

本発明において、第１の絶縁層はキャビティと連通する貫通孔を有していても構わない。これによれば、キャビティの内部が貫通孔を介して雰囲気中に晒されることになる。

【0009】

本発明による回路基板は、第２の絶縁層に埋め込まれた第１の電子部品をさらに備えていても構わない。これによれば、回路基板を多機能化することが可能となる。この場合、回路基板は、キャビティに収容され第１の電子部品よりも厚い第２の電子部品をさらに備えても構わない。これによれば、第２の電子部品が厚い場合であっても、全体の厚みの増加を抑えることが可能となる。さらにこの場合、回路基板は、第２の電子部品をキャビティ内に固定する接着剤をさらに備え、接着剤の一部は、オーバーハング形状によって形成される凹部に充填されていても構わない。これによれば、第１及び第２の絶縁層に対する接着剤の接着強度を高めることが可能となる。

【0010】

本発明による回路基板は、第２の絶縁層の第１の絶縁層と接する表面とは反対側の表面上に積層された第３の絶縁層をさらに備え、キャビティは第２及び第３の絶縁層を貫通して設けられ、キャビティの内壁には、第２の絶縁層と第３の絶縁層の境界部分に別の凹部が設けられていても構わない。これによれば、接着剤の別の一部を別の凹部に充填させることにより、第２及び第３の絶縁層に対する接着剤の接着強度を高めることが可能となる。

【0011】

本発明による回路基板は、第１の絶縁層に埋め込まれた第１の電子部品をさらに備えていても構わない。これによれば、回路基板を多機能化することが可能となる。この場合、第１の電子部品は平面視で前記キャビティと重なりを有していても構わない。これによれば、回路基板の平面サイズを小型化することが可能となる。さらにこの場合、キャビティに収容された第２の電子部品をさらに備え、第２の電子部品は平面視で第１の電子部品と重なりを有していても構わない。これによれば、回路基板の平面サイズをより小型化することが可能となる。

【0012】

本発明による回路基板の製造方法は、第１の絶縁層の一方の表面に第２の絶縁層を積層する第１の工程と、第１の絶縁層の一方の表面に設けられた第１の配線パターンをストッパーとして第２の絶縁層の一部を除去することにより、第１の配線パターンよりも平面サイズの小さいキャビティを第２の絶縁層に形成するとともに、第１の絶縁層の他方の表面に設けられた第２の配線パターンをマスクとして第１の絶縁層の一部を除去することにより、キャビティと連通する貫通孔を第１の絶縁層に形成する第２の工程と、第１の配線パターンを除去することによりキャビティの内壁の底部近傍に凹部を形成し、これによりキャビティの内壁の底部近傍をオーバーハング形状とする第３の工程を備えることを特徴とする。

【0013】

本発明によれば、第１の配線パターンのサイズ及び形状によって、キャビティの内壁に形成すべき凹部の形状を調整することが可能となる。

【0014】

本発明による回路基板の製造方法は、キャビティの内部に電子部品を収容するとともに、一部が凹部に充填された接着剤によって電子部品をキャビティ内に固定する第４の工程をさらに備えていても構わない。これによれば、第１及び第２の絶縁層に対する接着剤の接着強度を高めることが可能となる。

【発明の効果】

【0015】

このように、本発明によれば、センサーチップなどの電子部品を収容可能なキャビティを有し、且つ、多層配線構造を有する回路基板及びその製造方法を提供することが可能となる。

【図面の簡単な説明】

【0016】

【図1】図１は、本発明の第１の実施形態による回路基板１の構造を説明するための模式的な断面図である。

【図2】図２は、回路基板１の製造方法を説明するための工程図である。

【図3】図３は、回路基板１の製造方法を説明するための工程図である。

【図4】図４は、回路基板１の製造方法を説明するための工程図である。

【図5】図５は、回路基板１の製造方法を説明するための工程図である。

【図6】図６は、回路基板１の製造方法を説明するための工程図である。

【図7】図７は、回路基板１の製造方法を説明するための工程図である。

【図8】図８は、回路基板１の製造方法を説明するための工程図である。

【図9】図９は、回路基板１の製造方法を説明するための工程図である。

【図10】図１０は、回路基板１の製造方法を説明するための工程図である。

【図11】図１１は、回路基板１の製造方法を説明するための工程図である。

【図12】図１２は、回路基板１の製造方法を説明するための工程図である。

【図13】図１３は、回路基板１の製造方法を説明するための工程図である。

【図14】図１４は、回路基板１の製造方法を説明するための工程図である。

【図15】図１５は、回路基板１の製造方法を説明するための工程図である。

【図16】図１６は、回路基板１の製造方法を説明するための工程図である。

【図17】図１７は、回路基板１の製造方法を説明するための工程図である。

【図18】図１８は、本発明の第２の実施形態による回路基板２の構造を説明するための模式的な断面図である。

【図19】図１９は、本発明の第３の実施形態による回路基板６の構造を説明するための模式的な断面図である。

【図20】図２０は、本発明の第４の実施形態による回路基板７の構造を説明するための模式的な断面図である。

【発明を実施するための形態】

【0017】

以下、添付図面を参照しながら、本発明の好ましい実施形態について詳細に説明する。

【0018】

図１は、本発明の第１の実施形態による回路基板１の構造を説明するための模式的な断面図である。

【0019】

図１に示すように、第１の実施形態による回路基板１は、絶縁層３～５と、絶縁層３～５の各表面に位置する導体層Ｌ１～Ｌ４からなる多層配線構造を有している。特に限定されるものではないが、最下層に位置する絶縁層３及び最上層に位置する絶縁層５は、ガラスクロスなどの芯材にエポキシなどの樹脂材料を含浸させたコア層であっても構わない。これに対し、絶縁層４は、ガラスクロスなどの芯材を含まない無芯材樹脂層であっても構わない。絶縁層４は、絶縁層４ａ，４ｂからなる。特に、絶縁層３，５の熱膨張係数は、絶縁層４の熱膨張係数よりも小さいことが好ましい。このように、無芯材樹脂層である絶縁層４をコア層である絶縁層３，５で挟み込む構造とすれば、回路基板１の厚さが薄い場合であっても十分な機械的強度を得ることが可能となる。絶縁層３と絶縁層５の厚みは、互いに同じであっても構わない。

【0020】

絶縁層４には、半導体ＩＣなどの電子部品６０が埋め込まれている。また、回路基板１には、電子部品６０の近傍に絶縁層４，５を貫通して設けられ、底部において絶縁層３の表面を露出させるキャビティＣが設けられており、キャビティＣの内部に半導体ＩＣなどの電子部品７０が収容されている。電子部品６０，７０の種類については特に限定されないが、電子部品７０についてはマイクロフォン、圧力センサー、温度センサー、ガスセンサーなどのセンサーチップであっても構わないし、電子部品６０については電子部品７０を制御するコントローラチップであっても構わない。キャビティＣを電子部品６０の近傍に設ければ、電子部品６０と電子部品７０を接続する配線の配線長を短くすることができる。電子部品６０は、絶縁層４に埋め込み可能な厚さ、例えば１００μｍ以下に薄型化されている。これに対し、電子部品７０は電子部品６０よりも厚みが大きいが、キャビティＣに収容することによって回路基板１の全体の厚みが抑制されている。電子部品７０は、最上層に位置する絶縁層５の表面から突出していても構わない。キャビティＣの内壁は、絶縁層３～５の主面に対して垂直であることが好ましいが、製造プロセスによってはキャビティＣの内壁を完全な垂直とすることは困難であるため、キャビティＣの内壁はテーパー状であっても構わない。

【0021】

キャビティＣの底部近傍には凹部Ａ１が設けられている。凹部Ａ１は、キャビティＣの径を底部において局所的に拡大させる部分であり、平面視でキャビティＣの底部の全周に亘って設けられている。このような凹部Ａ１が設けられていることにより、キャビティＣの内壁は、底部近傍においてオーバーハング形状を構成する。キャビティＣに収容された電子部品７０は、接着剤７４によって回路基板１に固定されている。接着剤７４は、キャビティＣの底面を構成する絶縁層３の表面、並びに、キャビティＣの内壁を構成する絶縁層４の断面と接しているとともに、一部が凹部Ａ１に充填されている。このように、接着剤７４の一部が凹部Ａ１に充填されることにより、絶縁層３，４ａに対する接着剤７４の接着強度が高められる。

【0022】

絶縁層３にはキャビティＣと連通する複数の貫通孔Ｔが設けられている。これにより、電子部品７０の検出部７３が貫通孔Ｔを介して雰囲気中に晒されることから、空気の振動、圧力、温度又は組成を検出することが可能となる。貫通孔Ｔの数については特に限定されないが、１つの大きな貫通孔Ｔを設けるよりも、サイズの小さい複数の貫通孔Ｔを設けることが好ましい。これによれば、貫通孔Ｔから異物が混入しにくくなる。但し、電子部品７０の種類によっては、必ずしも貫通孔Ｔを設ける必要はない。

【0023】

最上層に位置する絶縁層５及びその表面に形成された導体層Ｌ１の一部は、ソルダーレジストＳＲ１によって覆われている。同様に、最下層に位置する絶縁層３及びその表面に形成された導体層Ｌ４の一部は、ソルダーレジストＳＲ２によって覆われている。特に限定されるものではないが、ソルダーレジストＳＲ１は回路基板１の上面１ａを構成し、ソルダーレジストＳＲ２は回路基板１の下面１ｂを構成する。図示しないが、回路基板１の上面１ａには、キャパシタやインダクタなどの電子部品を搭載することができる。下面１ｂにはマザーボードと接続されるユーザー端子を形成することができる。

【0024】

導体層Ｌ１は、配線パターン１１～１４を含んでいる。配線パターン１１～１４のうち、ソルダーレジストＳＲ１で覆われていない部分は、ＡｕなどからなるメッキＰが施されていても構わない。配線パターン１１は、ボンディングワイヤＢＷ１を介して電子部品７０のボンディングパッド７１に接続される。同様に、配線パターン１２は、ボンディングワイヤＢＷ２を介して電子部品７０のボンディングパッド７２に接続される。一方、配線パターン１３は、キャビティＣの開口部の周囲において絶縁層５が露出しないよう、キャビティＣの開口部を取り囲むように設けられている。配線パターン１３は、グランド電位が与えられるグランドパターンであることが好ましい。これによれば、配線パターン１３によってシールド効果も得られる。

【0025】

導体層Ｌ２は、配線パターン２１～２３を含んでいる。配線パターン２１～２３は、絶縁層５を貫通して設けられたビア導体５０～５２を介して、導体層Ｌ１の配線パターン１１，１２，１４にそれぞれ接続されている。また、配線パターン２２，２３は、平面視で電子部品６０と重なる位置に設けられたビア導体５５，５６を介して、電子部品６０の端子電極６１，６２にそれぞれ接続されている。

【0026】

導体層Ｌ３は、配線パターン３２，３３を含んでいる。配線パターン３２，３３は、絶縁層４を貫通して設けられたビア導体５３，５４を介して、導体層Ｌ２の配線パターン２１，２３にそれぞれ接続されている。ビア導体５３，５４は、平面視で電子部品６０と重ならない位置に配置されている。

【0027】

導体層Ｌ４は、配線パターン４１～４３を含んでいる。配線パターン４１は、キャビティＣと重なる位置に設けられており、貫通孔Ｔに対応する部分においては除去されている。配線パターン４２，４３は、絶縁層３を貫通して設けられたビア導体５８，５９を介して、導体層Ｌ３の配線パターン３２，３３にそれぞれ接続されている。配線パターン４１～４３のうち、ソルダーレジストＳＲ２で覆われていない部分は、ＡｕなどからなるメッキＰが施されていても構わない。

【0028】

以上が第１の実施形態による回路基板１の構造である。このように、本実施形態による回路基板１は、電子部品７０を収容するキャビティＣを備えているとともに、キャビティＣと連通する複数の貫通孔Ｔを備えていることから、電子部品７０の厚みが大きい場合であっても全体の厚さを抑えつつ、貫通孔Ｔを介して空気の振動、圧力、温度又は組成を検出することが可能となる。しかも、キャビティＣの内壁は、底部近傍においてオーバーハング形状を有しており、接着剤７４の一部がオーバーハング形状によって形成される凹部Ａ１に充填されていることから、接着剤７４による接着力を高めることも可能となる。また、キャビティＣの開口部の周囲において絶縁層５が露出しないよう、配線パターン１３がキャビティＣの開口部を取り囲むように設けられていることから、絶縁層５に含まれるガラスクロスなどの芯材の脱落を防止することも可能となる。

【0029】

次に、本実施形態による回路基板１の製造方法について説明する。

【0030】

図２～図１７は、回路基板１の製造方法を説明するための工程図である。

【0031】

まず、図２に示すように、ガラス繊維などの芯材を含む絶縁層３の両面にＣｕ等の導体箔からなる導体層Ｌ３，Ｌ４が貼合されてなる基材（ワークボード）、すなわち両面ＣＣＬ（Copper Clad Laminate）を準備する。絶縁層３に含まれる芯材の厚みは、ハンドリングを容易にするための適度な剛性を確保するため、４０μｍ以上であることが望ましい。なお、導体層Ｌ３，Ｌ４の材質については特に制限されず、上述したＣｕの他、例えば、Ａｕ、Ａｇ、Ｎｉ、Ｐｄ、Ｓｎ、Ｃｒ、Ａｌ、Ｗ、Ｆｅ、Ｔｉ、ＳＵＳ材等の金属導電材料が挙げられ、これらの中でも、導電率やコストの観点からＣｕを用いることが好ましい。後述する他の導体層Ｌ１，Ｌ２についても同様である。また、導体層Ｌ３の表面Ｌ３ａは、絶縁層４ａに対する密着性を高めるために、粗化されていることが好ましい。

【0032】

また、絶縁層３に用いる樹脂材料は、シート状又はフィルム状に成形可能なものであれば特に制限されず使用可能であり、ガラスエポキシの他、例えば、ビニルベンジル樹脂、ポリビニルベンジルエーテル化合物樹脂、ビスマレイミドトリアジン樹脂（ＢＴレジン）、ポリフェニレエーテル（ポリフェニレンエーテルオキサイド）樹脂（ＰＰＥ，ＰＰＯ）、シアネートエステル樹脂、エポキシ＋活性エステル硬化樹脂、ポリフェニレンエーテル樹脂（ポリフェニレンオキサオド樹脂）、硬化性ポリオレフィン樹脂、ベンゾシクロブテン樹脂、ポリイミド樹脂、芳香族ポリエステル樹脂、芳香族液晶ポリエステル樹脂、ポリフェニレンサルファイド樹脂、ポリエーテルイミド樹脂、ポリアクリレート樹脂、ポリエーテルエーテルケトン樹脂、フッ素樹脂、エポキシ樹脂、フェノール樹脂、若しくはベンゾオキサジン樹脂の単体、又は、これらの樹脂に、シリカ、タルク、炭酸カルシウム、炭酸マグネシウム、水酸化アルミニウム、水酸化マグネシウム、ホウ酸アルミウイスカ、チタン酸カリウム繊維、アルミナ、ガラスフレーク、ガラス繊維、窒化タンタル、窒化アルミニウム等を添加した材料、さらに、これらの樹脂に、マグネシウム、ケイ素、チタン、亜鉛、カルシウム、ストロンチウム、ジルコニウム、錫、ネオジウム、サマリウム、アルミニウム、ビスマス、鉛、ランタン、リチウム及びタンタルのうち少なくとも１種の金属を含む金属酸化物粉末を添加した材料を用いることができ、電気特性、機械特性、吸水性、リフロー耐性等の観点から、適宜選択して用いることができる。さらに、絶縁層３に含まれる芯材としては、ガラス繊維、アラミド繊維等の樹脂繊維等を配合した材料を挙げることができる。後述する他の絶縁層４ａ，４ｂ，５についても同様である。

【0033】

次に、図３に示すように、例えばフォトリソグラフィー法など公知の手法を用いて導体層Ｌ３をパターニングすることにより、配線パターン３１～３３を形成する。配線パターン３１は、キャビティＣを形成すべき領域と重なる位置に設けられる。また、配線パターン３１には、貫通孔Ｔを形成すべき領域と重なる位置に開口部３１ａが設けられている。次に、図４に示すように、導体層Ｌ３を埋め込むよう、絶縁層３の表面に例えば未硬化（Ｂステージ状態）の樹脂シート等を真空圧着等によって積層することにより、絶縁層４ａを形成する。

【0034】

次に、図５に示すように、絶縁層４ａ上に電子部品６０を載置する。電子部品６０は、端子電極６１，６２が形成された主面が上側を向くよう、フェースアップ方式で搭載される。電子部品６０が半導体ＩＣである場合、シリコン基板が例えば２００μｍ以下、より好ましくは５０～１００μｍ程度に薄型化されていても構わない。

【0035】

次に、図６に示すように、電子部品６０を覆うよう、絶縁層４ｂ及び導体層Ｌ２を形成する。絶縁層４ｂの形成は、例えば、未硬化又は半硬化状態の熱硬化性樹脂を塗布した後、未硬化樹脂の場合それを加熱して半硬化させ、さらに、プレス手段を用いて導体層Ｌ２とともに硬化成形することが好ましい。絶縁層４ｂは、電子部品６０の埋め込みを妨げる繊維が含まれない樹脂シートが望ましい。これにより、電子部品６０が絶縁層４に埋め込まれる。

【0036】

次に、図７に示すように、例えばフォトリソグラフィー法など公知の手法を用いて導体層Ｌ２の一部をエッチングにより除去することにより、絶縁層４を露出させる開口部５３ａ～５６ａを形成する。このうち、開口部５３ａ，５４ａはそれぞれ配線パターン３２，３３と重なる位置に形成され、開口部５５ａ，５６ａはそれぞれ電子部品６０の端子電極６１，６２と重なる位置に形成される。

【0037】

次に、図８に示すように、導体層Ｌ２をマスクとしてレーザー加工又はブラスト加工を行うことにより、導体層Ｌ２で覆われていない部分における絶縁層４を除去する。これにより、開口部５３ａ～５６ａに対応する位置には、それぞれビア５３ｂ～５６ｂが形成される。ビア５３ｂ～５６ｂの底部においては、それぞれ配線パターン３２，３３及び端子電極６１，６２が露出する。

【0038】

次に、図９に示すように、無電解メッキ及び電解メッキを施すことにより、ビア５３ｂ～５６ｂの内部にそれぞれビア導体５３～５６を形成する。無電解メッキ及び電解メッキを行う前に、導体層Ｌ２を全て削除しても構わない。これにより、ビア導体５３～５６を介して、導体層Ｌ３の配線パターン３２，３３及び電子部品６０の端子電極６１，６２が導体層Ｌ２に接続される。次に、図１０に示すように、導体層Ｌ２をフォトリソグラフィー法など公知の手法によってパターニングすることにより、配線パターン２１～２３を形成する。

【0039】

次に、図１１に示すように、導体層Ｌ２を埋め込むよう、絶縁層５と導体層Ｌ１が積層されたシートを真空熱プレスする。次に、図１２に示すように、例えばフォトリソグラフィー法など公知の手法を用いて導体層Ｌ１，Ｌ４の一部をエッチングにより除去することにより、導体層Ｌ１に絶縁層５を露出させる開口部５０ａ～５２ａ，Ｃａを形成し、導体層Ｌ４に絶縁層３を露出させる開口部５７ａ～５９ａを形成する。開口部Ｃａは配線パターン３１と重なる位置に設けられ、開口部５７ａは開口部３１ａと重なる位置に設けられる。

【0040】

次に、図１３に示すように、導体層Ｌ１，Ｌ４をマスクとしてレーザー加工又はブラスト加工を行うことにより、導体層Ｌ１で覆われていない部分における絶縁層５，４を除去するとともに、導体層Ｌ４で覆われていない部分における絶縁層３を除去する。これにより、開口部５０ａ～５２ａ，５８ａ，５９ａに対応する位置には、それぞれビア５０ｂ～５２ｂ，５８ｂ，５９ｂが形成され、開口部Ｃａに対応する位置にはキャビティＣが形成され、開口部５７ａに対応する位置には貫通孔Ｔが形成される。開口部５０ａ～５２ａの形成とキャビティＣの形成は、同時に行っても構わないし、順次行っても構わない。この時、キャビティＣの底部における平面サイズは、配線パターン３１の平面サイズよりも小さく、このため、配線パターン３１の外周縁部は絶縁層４ａで覆われた状態となる。

【0041】

このように、キャビティＣの形成においては、配線パターン１３をマスクの一部とし、配線パターン３１をストッパーとして加工を行うことにより、所望の形状を有するキャビティＣを容易に形成することができる。また、キャビティＣを形成すると、絶縁層５に含まれるガラスクロスなどの芯材がキャビティＣの内部に突出することがある。このような場合であっても、配線パターン１３がキャビティＣの開口部を取り囲むように設けられ、これによりキャビティＣの開口部の周囲が配線パターン１３によって押さえられることから、ガラスクロスなどの芯材の脱落が生じにくい。

【0042】

レーザー加工又はブラスト加工においては、被加工物の厚み方向に対するガラスクロスの比率が多いほど、また、被加工物である樹脂に含まれるフィラーの充填率が多いほど、単位時間当たりの加工量が少なくなる。このことは、一般に、被加工物の熱膨張係数が大きいほど単位時間当たりの加工量が多くなることを意味する。このため、絶縁層５よりも絶縁層４の熱膨張係数が大きい場合、絶縁層５を加工する第１段階、つまりアスペクト比が小さい段階においては、単位時間当たりの加工量が比較的小さい。これに対し、絶縁層４を加工する第２の段階、つまりアスペクト比が大きい段階においては、単位時間当たりの加工量が比較的大きくなる。これにより、アスペクト比の大きいキャビティを形成する場合に生じる内壁のテーパーが抑えられ、より垂直に近い内壁を有するキャビティＣを形成することが可能となる。但し、キャビティＣの形成方法がレーザー加工又はブラスト加工に限定されるものではなく、他の方法、例えばドリル加工を用いても構わない。

【0043】

次に、図１４に示すように、無電解メッキ及び電解メッキを施すことにより、ビア５０ｂ～５２ｂ，５８ｂ，５９ｂの内部にそれぞれビア導体５０～５２，５８，５９を形成する。この時、キャビティＣの内壁や貫通孔Ｔの内壁にメッキ膜が形成されても構わない。次に、図１５に示すように、導体層Ｌ１，Ｌ４をフォトリソグラフィー法など公知の手法によってパターニングすることにより、導体層Ｌ１に配線パターン１１～１４を形成し、導体層Ｌ４に配線パターン４１～４３を形成する。この時、キャビティＣの底面に露出する配線パターン３１も除去され、これによりキャビティＣの底部には凹部Ａ１が形成される。したがって、凹部Ａ１の高さは導体層Ｌ３の厚みと等しい。

【0044】

そして、図１６に示すように、所定の平面位置にソルダーレジストＳＲ１，ＳＲ２を形成した後、図１７に示すように、ソルダーレジストＳＲ１，ＳＲ２から露出する配線パターン１１～１３，４１～４３の表面にＡｕなどからなるメッキＰを形成すれば、回路基板１の前駆体が完成する。回路基板１の前駆体は、キャビティＣに電子部品７０を収容する前の半完成品である。そして、キャビティＣの内部に接着剤７４を供給した後、キャビティＣに電子部品７０を収容し、ボンディングワイヤＢＷ１，ＢＷ２を用いた電気的接続を行えば、回路基板１が完成する。

【0045】

このように、本実施形態においては、配線パターン３１をストッパーとして配線パターン３１よりも平面サイズの小さいキャビティＣを形成し、その後、配線パターン３１を除去していることから、キャビティＣの底部近傍に凹部Ａ１を形成することが可能となる。また、配線パターン３１には開口部３１ａが設けられていることから、キャビティＣに連通する貫通孔ＴをキャビティＣと同時に形成することが可能となる。

【0046】

しかも、キャビティＣをレーザー加工又はブラスト加工によって形成する場合、下層に位置する絶縁層４の材料として、ガラスクロスを含まず、且つ、上層に位置する絶縁層５よりも樹脂に含まれるフィラーの充填率が少なく、これにより絶縁層５よりも熱膨張係数の大きい材料を用いれば、キャビティＣの内壁をより垂直に加工することが可能となる。これにより、回路基板１の平面サイズを小型化することが可能となる。

【0047】

図１８は、本発明の第２の実施形態による回路基板２の構造を説明するための模式的な断面図である。

【0048】

図１８に示すように、第２の実施形態による回路基板２は、キャビティＣの内壁に別の凹部Ａ２が設けられている点において、第１の実施形態による回路基板１と相違している。その他の基本的な構成は第１の実施形態による回路基板１と同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。凹部Ａ２は絶縁層４ｂと絶縁層５の境界部分に設けられており、キャビティＣを形成した後、キャビティＣの内壁に露出する導体層Ｌ２を除去することによって形成することができる。そして、キャビティＣの底部近傍に位置する凹部Ａ１だけでなく、別の凹部Ａ２にも接着剤７４を充填させれば、接着剤７４の接着強度をより高めることが可能となる。

【0049】

図１９は、本発明の第３の実施形態による回路基板６の構造を説明するための模式的な断面図である。

【0050】

図１９に示すように、第３の実施形態による回路基板６は、絶縁層３，４にキャビティＣが設けられ、絶縁層５に貫通孔Ｔが設けられている点において、第１の実施形態による回路基板１と相違している。その他の基本的な構成は第１の実施形態による回路基板１と同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。本実施形態が例示するように、キャビティＣと貫通孔Ｔの上下位置は、第１の実施形態による回路基板１と逆であっても構わない。

【0051】

図２０は、本発明の第４の実施形態による回路基板７の構造を説明するための模式的な断面図である。

【0052】

図２０に示すように、第４の実施形態による回路基板７は、絶縁層５にキャビティＣが設けられ、絶縁層３，４に貫通孔Ｔが設けられている点において、第１の実施形態による回路基板１と相違している。その他の基本的な構成は第１の実施形態による回路基板１と同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。本実施形態においては、電子部品６０が埋め込まれた絶縁層４とキャビティＣが形成された絶縁層５が別であることから、平面視で電子部品６０とキャビティＣに部分的な重なりを持たせることが可能となる。特に、図２０に示すように、平面視で電子部品６０と電子部品７０に部分的な重なりを持たせれば、回路基板７の平面サイズを小型化することも可能となる。

【0053】

以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。

【符号の説明】

【0054】

１，２，６，７ 回路基板
１ａ 回路基板の上面
１ｂ 回路基板の下面
３，４，４ａ，４ｂ，５ 絶縁層
１１～１４，２１～２３，３１～３３，４１～４３ 配線パターン
３１ａ，５０ａ～５９ａ，Ｃａ 開口部
５０～５６，５８，５９ ビア導体
５０ｂ～５６ｂ，５８ｂ，５９ｂ ビア
６０，７０ 電子部品
６１，６２ 端子電極
７１，７２ ボンディングパッド
７３ 検出部
７４ 接着剤
Ａ１，Ａ２ 凹部
ＢＷ１，ＢＷ２ ボンディングワイヤ
Ｃ キャビティ
Ｌ１～Ｌ４ 導体層
Ｌ３ａ 導体層の表面
Ｐ メッキ
ＳＲ１，ＳＲ２ ソルダーレジスト
Ｔ 貫通孔

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】