ホーム > 特許ランキング > 三菱マテリアル株式会社
▶ 三菱マテリアル株式会社の特許一覧 ▶ 学校法人トヨタ学園の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-02-13
(45)【発行日】2024-02-21
(54)【発明の名称】熱流スイッチング素子
(51)【国際特許分類】
H10N 99/00 20230101AFI20240214BHJP
【ＦＩ】
H10N99/00
【請求項の数】
6
(21)【出願番号】P 2020018679
(22)【出願日】2020-02-06
(65)【公開番号】P2021125579
(43)【公開日】2021-08-30
【審査請求日】2023-01-16
【新規性喪失の例外の表示】特許法第３０条第２項適用 ２０１９年７月２日韓国で開催の「３８ｔｈ Ａｎｎｕａｌ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ｔｈｅｒｍｏｅｌｅｃｔｒｉｃｓ ａｎｄ ４ｔｈ Ａｓｉａｎ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ｔｈｅｒｍｏｅｌｅｃｔｒｉｃｓ（ＩＣＴ／ＡＣＴ２０１９）」にて公開 ２０１９年９月４日公益社団法人応用物理学会『第８０回応用物理学会秋期学術講演会 講演予稿集』にて公開 ２０１９年１０月２４日下記アドレスにて公開 ｈｔｔｐ：／／ｗｗｗ．ｔｈｅｒｍｏｅｌｅｃｔｒｉｃｓ．ｊｐ／ｚａｔａ／ｍａｔｅｔｒａ／ｐａｐｅｒ／ＴＳＪ＿ｍａｔｓｕｎａｇａ＿２０１９１０２４ＪＡ．ｐｄｆ ２０１９年１１月２１日学校法人トヨタ学園豊田工業大学『スマートエネルギー技術研究センター第１２回シンポジウム プログラム予稿集』にて公開 ２０１９年１２月１日一般社団法人日本ＭＲＳ『ＭＡＴＥＲＩＡＬＳ ＲＥＳＥＡＲＣＨ ＭＥＥＴＩＮＧ ２０１９ 講演予稿集』にて公開
(73)【特許権者】
【識別番号】000006264
【氏名又は名称】三菱マテリアル株式会社
(73)【特許権者】
【識別番号】592032636
【氏名又は名称】学校法人トヨタ学園
(74)【代理人】
【識別番号】100120396
【弁理士】
【氏名又は名称】杉浦 秀幸
(72)【発明者】
【氏名】藤田 利晃
(72)【発明者】
【氏名】新井 皓也
(72)【発明者】
【氏名】竹内 恒博
(72)【発明者】
【氏名】松永 卓也
【審査官】小山 満
(56)【参考文献】
【文献】特開２０１０－２５１６９２（ＪＰ，Ａ）
【文献】特開２０１３－１０６０４３（ＪＰ，Ａ）
【文献】特表２０１９－５０６１１１（ＪＰ，Ａ）
【文献】米国特許出願公開第２０１５／０１４４５８８（ＵＳ，Ａ１）
【文献】米国特許出願公開第２０１５／０２０４５８５（ＵＳ，Ａ１）
【文献】国際公開第２０１０／０７３３９８（ＷＯ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ１０Ｎ ９９／００
Ｈ１０Ｎ １０／００
Ｈ１０Ｎ １５／００
Ｈ１０Ｎ １９／００
(57)【特許請求の範囲】
【請求項1】
少なくとも上面が絶縁性材料で形成された基材と、Ｎ型半導体層と、
Ｐ型半導体層と、
絶縁体層と、
前記Ｎ型半導体層に接続されたＮ側電極と、
前記Ｐ型半導体層に接続されたＰ側電極とを備え、
前記基材上に前記Ｎ型半導体層及び前記Ｐ型半導体層のうち一方の半導体層が形成され、
前記一方の半導体層上に絶縁体層が形成され、
前記絶縁体層上に前記Ｎ型半導体層及び前記Ｐ型半導体層のうち他方の半導体層が形成され、
前記Ｎ型半導体層と前記Ｐ型半導体層とは、その間に前記絶縁体層を配して絶縁状態であり、
前記Ｎ側電極と前記Ｐ側電極とに外部電圧を印加することにより熱伝導率が変化することを特徴とする熱流スイッチング素子。
【請求項2】
請求項１に記載の熱流スイッチング素子において、前記Ｎ型半導体層及び前記Ｐ型半導体層が、厚さ５ｎｍ以上かつ１μｍ未満の薄膜で形成され、
前記絶縁体層が、厚さ１μｍ未満であることを特徴とする熱流スイッチング素子。
【請求項3】
請求項１に記載の熱流スイッチング素子において、前記基材と前記Ｎ型半導体層と前記Ｐ型半導体層とを備えた単位素子部を複数備え、
複数の前記単位素子部が、互いに上下に積層されて接合され、互いの前記Ｎ型半導体層が電気的に接続されていると共に、互いの前記Ｐ型半導体層が電気的に接続されていることを特徴とする熱流スイッチング素子。
【請求項4】
請求項３に記載の熱流スイッチング素子において、前記単位素子部が、前記Ｎ型半導体層に接続された前記Ｎ側電極と、
前記Ｐ型半導体層に接続された前記Ｐ側電極とを前記基材上に備え、
複数の前記単位素子部の前記Ｎ側電極が、互いに前記基材に形成されたＮ側スルーホールを介して接続され、
複数の前記単位素子部の前記Ｐ側電極が、互いに前記基材に形成されたＰ側スルーホールを介して接続されていることを特徴とする熱流スイッチング素子。
【請求項5】
請求項１から４のいずれか一項に記載の熱流スイッチング素子において、前記基材の両端部に、前記基材よりも熱伝導性の高い材料で形成した高熱伝導部が設けられていることを特徴とする熱流スイッチング素子。
【請求項6】
請求項１から５のいずれか一項に記載の熱流スイッチング素子において、前記絶縁体層が、誘電体で形成されていることを特徴とする熱流スイッチング素子。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、バイアス電圧で熱伝導を能動的に制御可能な熱流スイッチング素子に関する。
【背景技術】
【0002】
従来、熱伝導率を変化させる熱スイッチとして、例えば特許文献１には、熱膨張率の異なる２つの熱伝導体を軽く接触させて温度勾配の方向によって熱の流れ方が異なるサーマルダイオードが記載されている。また、特許文献２にも、熱膨張による物理的熱接触を使った熱スイッチである放熱装置が記載されている。
【0003】
また、特許文献３には、化合物に電圧を印加させることで起こる可逆的な酸化還元反応により熱伝導率が変化する熱伝導可変デバイスが記載されている。
さらに、非特許文献１には、ポリイミドテープを２枚のＡｇ２Ｓ０．６Ｓｅ０．４で挟み込んで電場を印加することで熱伝導度を変化させる熱流スイッチング素子が提案されている。
さらに、非特許文献１には、ポリイミドテープを２枚のＡｇ２Ｓ０．６Ｓｅ０．４で挟み込んで電場を印加することで熱伝導度を変化させる熱流スイッチング素子が提案されている。
【先行技術文献】
【特許文献】
【0004】
【文献】特許第２７８１８９２号公報
【文献】特許第５４０２３４６号公報
【文献】特開２０１６－２１６６８８号公報
【非特許文献】
【0005】
【文献】松永卓也、他４名、「バイアス電圧で動作する熱流スイッチング素子の作製」、第１５回日本熱電学会学術講演会、２０１８年９月１３日
【発明の概要】
【発明が解決しようとする課題】
【0006】
上記従来の技術には、以下の課題が残されている。
すなわち、特許文献１及び２に記載の技術では、熱膨張による物理的熱接触を使うため、再現性が得られず、特に微小変化であるためサイズ設計が困難であると共に、機械接触圧による塑性変形を回避することができない。また、材料間の対流熱伝達の影響が大き過ぎる問題があった。
また、特許文献３に記載の技術では、化学反応である酸化還元反応を用いており、熱応答性に劣り、熱伝導が安定しないという不都合があった。
これらに対して非特許文献１に記載の技術では、電圧を印加することで、材料界面に熱伝導可能な電荷を生成し、その電荷によって熱を運ぶことができるため、熱伝導が変化した状態に直ちに移行でき、比較的良好な熱応答性を得ることができる。しかしながら、生成される電荷の量が少ないため、より生成される電荷の量を増大させ、熱伝導率の変化がさらに大きい熱流スイッチング素子が望まれている。
すなわち、特許文献１及び２に記載の技術では、熱膨張による物理的熱接触を使うため、再現性が得られず、特に微小変化であるためサイズ設計が困難であると共に、機械接触圧による塑性変形を回避することができない。また、材料間の対流熱伝達の影響が大き過ぎる問題があった。
また、特許文献３に記載の技術では、化学反応である酸化還元反応を用いており、熱応答性に劣り、熱伝導が安定しないという不都合があった。
これらに対して非特許文献１に記載の技術では、電圧を印加することで、材料界面に熱伝導可能な電荷を生成し、その電荷によって熱を運ぶことができるため、熱伝導が変化した状態に直ちに移行でき、比較的良好な熱応答性を得ることができる。しかしながら、生成される電荷の量が少ないため、より生成される電荷の量を増大させ、熱伝導率の変化がさらに大きい熱流スイッチング素子が望まれている。
【0007】
本発明は、前述の課題に鑑みてなされたもので、熱伝導率の変化がより大きく、優れた熱応答性を有する熱流スイッチング素子を提供することを目的とする。
【課題を解決するための手段】
【0008】
本発明は、前記課題を解決するために以下の構成を採用した。すなわち、第１の発明に係る熱流スイッチング素子は、少なくとも上面が絶縁性材料で形成された基材と、Ｎ型半導体層と、Ｐ型半導体層と、絶縁体層とを備え、前記基材上に前記Ｎ型半導体層及び前記Ｐ型半導体層のうち一方の半導体層が形成され、前記一方の半導体層上に絶縁体層が形成され、前記絶縁体層上に前記Ｎ型半導体層及び前記Ｐ型半導体層のうち他方の半導体層が形成されていることを特徴とする。
【0009】
この熱流スイッチング素子では、基材上にＮ型半導体層及びＰ型半導体層のうち一方の半導体層が形成され、一方の半導体層上に絶縁体層が形成され、絶縁体層上にＮ型半導体層及びＰ型半導体層のうち他方の半導体層が形成されているので、Ｎ型半導体層と絶縁体層との界面及びその近傍と、Ｐ型半導体層と絶縁体層との界面及びその近傍との両方で、外部電圧により誘起された電荷が生成されるため、生成される電荷量が多く、熱伝導率の大きな変化と高い熱応答性とを得ることができる。特に、Ｎ型半導体層，Ｐ型半導体層及び絶縁体層の各層が基材上に形成されているので、素子全体として平坦性と機械的強度とを確保することができる。
また、外部電圧の大きさに乗じて、界面に誘起される電荷量が変化するので、外部電圧を調整することで、熱伝導率を調整することが可能となるので、本素子を介して、熱流を能動的に制御可能となる。
なお、基材上面が絶縁体層であり、電圧印加に伴う電流が発生しないため、ジュール熱は生じない。そのため、自己発熱することなく、熱流を能動的に制御可能となる。
また、外部電圧の大きさに乗じて、界面に誘起される電荷量が変化するので、外部電圧を調整することで、熱伝導率を調整することが可能となるので、本素子を介して、熱流を能動的に制御可能となる。
なお、基材上面が絶縁体層であり、電圧印加に伴う電流が発生しないため、ジュール熱は生じない。そのため、自己発熱することなく、熱流を能動的に制御可能となる。
【0010】
第２の発明に係る熱流スイッチング素子は、第１の発明において、前記基材と前記Ｎ型半導体層と前記Ｐ型半導体層とを備えた単位素子部を複数備え、複数の前記単位素子部が、互いに上下に積層されて接合され、互いの前記Ｎ型半導体層が電気的に接続されていると共に、互いの前記Ｐ型半導体層が電気的に接続されていることを特徴とする。
すなわち、この熱流スイッチング素子では、複数の単位素子部が、互いに上下に積層されて接合され、互いのＮ型半導体層が電気的に接続されていると共に、互いのＰ型半導体層が電気的に接続されているので、積層され接合された単位素子部同士の並列回路が構成されて、単位素子部の接合数に応じてさらに電荷の生成を増大させることができる。
すなわち、この熱流スイッチング素子では、複数の単位素子部が、互いに上下に積層されて接合され、互いのＮ型半導体層が電気的に接続されていると共に、互いのＰ型半導体層が電気的に接続されているので、積層され接合された単位素子部同士の並列回路が構成されて、単位素子部の接合数に応じてさらに電荷の生成を増大させることができる。
【0011】
第３の発明に係る熱流スイッチング素子は、第２の発明において、前記単位素子部が、前記Ｎ型半導体層に接続されたＮ側電極と、前記Ｐ型半導体層に接続されたＰ側電極とを前記基材上に備え、複数の前記単位素子部の前記Ｎ側電極が、互いに前記基材に形成されたＮ側スルーホールを介して接続され、複数の前記単位素子部の前記Ｐ側電極が、互いに前記基材に形成されたＰ側スルーホールを介して接続されていることを特徴とする。
すなわち、この熱流スイッチング素子では、複数の単位素子部のＮ側電極が、互いに基材に形成されたＮ側スルーホールを介して接続され、複数の単位素子部のＰ側電極が、互いに基材に形成されたＰ側スルーホールを介して接続されているので、積層され接合された単位素子部同士がＮ側スルーホール及びＰ側スルーホールを介して容易に並列回路を構成することができる。
すなわち、この熱流スイッチング素子では、複数の単位素子部のＮ側電極が、互いに基材に形成されたＮ側スルーホールを介して接続され、複数の単位素子部のＰ側電極が、互いに基材に形成されたＰ側スルーホールを介して接続されているので、積層され接合された単位素子部同士がＮ側スルーホール及びＰ側スルーホールを介して容易に並列回路を構成することができる。
【0012】
第４の発明に係る熱流スイッチング素子は、第１から３の発明のいずれかにおいて、前記基材の両端部に、前記基材よりも熱伝導性の高い材料で形成した高熱伝導部が設けられていることを特徴とする。
すなわち、この熱流スイッチング素子では、基材の両端部に、基材よりも熱伝導性の高い材料で形成した高熱伝導部が設けられているので、両端部における接触熱抵抗を低減し、両端部間の熱流を促進でき、端部から端部への方向に高い熱スイッチ性を得ることができる。
すなわち、この熱流スイッチング素子では、基材の両端部に、基材よりも熱伝導性の高い材料で形成した高熱伝導部が設けられているので、両端部における接触熱抵抗を低減し、両端部間の熱流を促進でき、端部から端部への方向に高い熱スイッチ性を得ることができる。
【0013】
第５の発明に係る熱流スイッチング素子は、第１から４の発明のいずれかにおいて、前記絶縁体層が、誘電体で形成されていることを特徴とする。
すなわち、この熱流スイッチング素子では、絶縁体層が、誘電体で形成されているので、Ｎ型半導体層及びＰ型半導体層と絶縁体層との界面において誘電体である絶縁体層側にも電荷が生成され、より熱伝導率の大きな変化と高い熱応答性とを得ることができる。また、化学反応機構を用いない、物理的に熱伝導率を変化させる機構であるので、熱伝導が変化した状態に直ちに移行でき、良好な熱応答性を得ることができる。
すなわち、この熱流スイッチング素子では、絶縁体層が、誘電体で形成されているので、Ｎ型半導体層及びＰ型半導体層と絶縁体層との界面において誘電体である絶縁体層側にも電荷が生成され、より熱伝導率の大きな変化と高い熱応答性とを得ることができる。また、化学反応機構を用いない、物理的に熱伝導率を変化させる機構であるので、熱伝導が変化した状態に直ちに移行でき、良好な熱応答性を得ることができる。
【発明の効果】
【0014】
本発明によれば、以下の効果を奏する。
すなわち、本発明に係る熱流スイッチング素子によれば、基材上にＮ型半導体層及びＰ型半導体層のうち一方の半導体層が形成され、一方の半導体層上に絶縁体層が形成され、絶縁体層上にＮ型半導体層及びＰ型半導体層のうち他方の半導体層が形成されているので、Ｎ型半導体層と絶縁体層との界面及びその近傍と、Ｐ型半導体層と絶縁体層との界面及びその近傍との両方で、外部電圧印加により電荷が生成されるため、生成される電荷量が多く、熱伝導率の大きな変化と高い熱応答性とを得ることができる。特に、Ｎ型半導体層，Ｐ型半導体層及び絶縁体層の各層が基材上に形成されているので、素子全体として平坦性と機械的強度とを確保することができる。
すなわち、本発明に係る熱流スイッチング素子によれば、基材上にＮ型半導体層及びＰ型半導体層のうち一方の半導体層が形成され、一方の半導体層上に絶縁体層が形成され、絶縁体層上にＮ型半導体層及びＰ型半導体層のうち他方の半導体層が形成されているので、Ｎ型半導体層と絶縁体層との界面及びその近傍と、Ｐ型半導体層と絶縁体層との界面及びその近傍との両方で、外部電圧印加により電荷が生成されるため、生成される電荷量が多く、熱伝導率の大きな変化と高い熱応答性とを得ることができる。特に、Ｎ型半導体層，Ｐ型半導体層及び絶縁体層の各層が基材上に形成されているので、素子全体として平坦性と機械的強度とを確保することができる。
【図面の簡単な説明】
【0015】
【図1】本発明に係る熱流スイッチング素子の第１実施形態を示す斜視図である。
【図2】第１実施形態において、熱流スイッチング素子を示す断面図である。
【図3】第１実施形態において、熱流スイッチング素子の原理を説明するための概念図である。
【図4】本発明に係る熱流スイッチング素子の第２実施形態を示す分解斜視図である。
【図5】第２実施形態において、熱流スイッチング素子を示す斜視図である。
【図6】本発明に係る熱流スイッチング素子の参考例１において、パルス光加熱サーモリフレクタンス法（ＦＦ法）による測定時の、表面温度（ΔＴ／ΔＴMAX）の時間依存性を示すグラフである。
【図7】本発明に係る熱流スイッチング素子の実施例１において、パルス光加熱サーモリフレクタンス法（ＦＦ法）による測定時の、表面温度（ΔＴ／ΔＴMAX）の時間依存性を示すグラフである。
【発明を実施するための形態】
【0016】
以下、本発明に係る熱流スイッチング素子における第１実施形態を、図１から図３を参照しながら説明する。なお、以下の説明に用いる図面では、各部を認識可能又は認識容易な大きさとするために必要に応じて縮尺を適宜変更している。
【0017】
本実施形態の熱流スイッチング素子１は、図１から図３に示すように、少なくとも上面が絶縁性材料で形成された基材２と、Ｎ型半導体層３と、Ｐ型半導体層５と、絶縁体層４とを備えている。
上記基材２上には、Ｎ型半導体層３及びＰ型半導体層５のうち一方の半導体層が形成され、一方の半導体層上に絶縁体層４が形成され、絶縁体層４上にＮ型半導体層３及びＰ型半導体層５のうち他方の半導体層が形成されている。
例えば、本実施形態では、基材２上にＮ型半導体層３が形成され、Ｎ型半導体層３上に絶縁体層４が形成され、絶縁体層４上にＰ型半導体層５が形成されている。
成膜方法は、スパッタリング法、分子線エピタキシー法（ＭＢＥ法）等、各種成膜手法が採用される。また、メタルマスク、エッチングプロセス等を用いて、基材２上に、Ｎ型半導体層３、絶縁体層４及びＰ型半導体層５がパターン形成されている。
上記基材２上には、Ｎ型半導体層３及びＰ型半導体層５のうち一方の半導体層が形成され、一方の半導体層上に絶縁体層４が形成され、絶縁体層４上にＮ型半導体層３及びＰ型半導体層５のうち他方の半導体層が形成されている。
例えば、本実施形態では、基材２上にＮ型半導体層３が形成され、Ｎ型半導体層３上に絶縁体層４が形成され、絶縁体層４上にＰ型半導体層５が形成されている。
成膜方法は、スパッタリング法、分子線エピタキシー法（ＭＢＥ法）等、各種成膜手法が採用される。また、メタルマスク、エッチングプロセス等を用いて、基材２上に、Ｎ型半導体層３、絶縁体層４及びＰ型半導体層５がパターン形成されている。
【0018】
さらに、本実施形態の熱流スイッチング素子１は、Ｎ型半導体層３に接続されたＮ側電極６と、Ｐ型半導体層５に接続されたＰ側電極７とを基材２上に備えている。
なお、Ｎ型半導体層３及びＰ型半導体層５に直接電圧を印加可能な場合は、Ｎ側電極６及びＰ側電極７が不要である。すなわち、Ｎ型半導体層３及びＰ型半導体層５に直接ワイヤーボンディングしたり、リード線を接続しても構わない。
上記絶縁体層４は、誘電体で形成されている。
上記Ｎ側電極６及びＰ側電極７には、外部電源Ｖが接続され、電圧が印加される。
なお、Ｎ型半導体層３及びＰ型半導体層５に直接電圧を印加可能な場合は、Ｎ側電極６及びＰ側電極７が不要である。すなわち、Ｎ型半導体層３及びＰ型半導体層５に直接ワイヤーボンディングしたり、リード線を接続しても構わない。
上記絶縁体層４は、誘電体で形成されている。
上記Ｎ側電極６及びＰ側電極７には、外部電源Ｖが接続され、電圧が印加される。
【0019】
Ｎ型半導体層３及びＰ型半導体層５は、厚さ１μｍ未満の薄膜で形成されている。特に、絶縁体層４との界面及びその近傍に生成される電荷ｅ（正電荷，負電荷）は、５～１０ｎｍの厚さ範囲で主に溜まるため、Ｎ型半導体層３及びＰ型半導体層５は、１００ｎｍ以下の膜厚で形成されることがより好ましい。なお、Ｎ型半導体層３及びＰ型半導体層５は、５ｎｍ以上の膜厚が好ましい。
なお、図１中の、Ｎ型半導体層３と絶縁体層４との界面及びその近傍に生成される電荷ｅの種類は、電子であり、白丸で表記されている。また、Ｐ型半導体層５と絶縁体層４との界面及びその近傍に生成される電荷ｅの種類は、正孔であり、黒丸で表記されている。（正孔は、半導体の価電子帯の電子の不足によってできた孔であり、相対的に正の電荷を持っているように見える。）
なお、素子全体として平坦性と機械的強度とを確保するために、基材２は基板単体でハンドリングできる強度があることが好ましく、具体的には厚みが０．１ｍｍ以上あることが好ましく、０．５ｍｍ以上あることがさらに好ましい。
なお、図１中の、Ｎ型半導体層３と絶縁体層４との界面及びその近傍に生成される電荷ｅの種類は、電子であり、白丸で表記されている。また、Ｐ型半導体層５と絶縁体層４との界面及びその近傍に生成される電荷ｅの種類は、正孔であり、黒丸で表記されている。（正孔は、半導体の価電子帯の電子の不足によってできた孔であり、相対的に正の電荷を持っているように見える。）
なお、素子全体として平坦性と機械的強度とを確保するために、基材２は基板単体でハンドリングできる強度があることが好ましく、具体的には厚みが０．１ｍｍ以上あることが好ましく、０．５ｍｍ以上あることがさらに好ましい。
【0020】
なお、Ｎ型半導体層３及びＰ型半導体層５が、厚さ１μｍ未満の薄膜で形成されているので、厚さ１μｍ以上であっても機能的に電荷生成の効果は変わらないため、熱流スイッチングに寄与しない無駄な部分が低減され、製造コストの低減及び薄型化を図ることができる。
また、絶縁体層４は、４０ｎｍ以上の膜厚が好ましく、絶縁破壊が生じない厚さに設定される。なお、絶縁体層４は、厚すぎると電荷ｅを運び難くなるため、１μｍ未満の膜厚とすることが好ましい。したがって、絶縁体層４は基板２よりも薄い構成が好ましい。
また、絶縁体層４は、４０ｎｍ以上の膜厚が好ましく、絶縁破壊が生じない厚さに設定される。なお、絶縁体層４は、厚すぎると電荷ｅを運び難くなるため、１μｍ未満の膜厚とすることが好ましい。したがって、絶縁体層４は基板２よりも薄い構成が好ましい。
【0021】
Ｎ型半導体層３及びＰ型半導体層５は、低い格子熱伝導を持つ縮退半導体材料が好ましく、例えばＳｉＧｅ等の熱電材料、ＣｒＮ等の窒化物半導体、ＶＯ２等の酸化物半導体などが採用可能である。なお、Ｎ型，Ｐ型は、半導体材料にＮ型，Ｐ型のドーパントを添加すること等で設定している。
【0022】
絶縁体層４は、熱伝導率が小さい絶縁性材料であることが好ましく、上記ＳｉＯ２等の絶縁体、ＨｆＯ２，ＢｉＦｅＯ３等の誘電体、ポリイミド（ＰＩ）等の有機材料などが採用可能である。特に、誘電率の高い誘電体材料が好ましい。
なお、上記基材２は、例えば絶縁体のガラス基板などが採用可能である。なお、基材２として、Ｓｉ基板上に絶縁体の酸化膜のＳｉＯ２を形成した基材などを採用しても構わない。
なお、上記基材２は、例えば絶縁体のガラス基板などが採用可能である。なお、基材２として、Ｓｉ基板上に絶縁体の酸化膜のＳｉＯ２を形成した基材などを採用しても構わない。
【0023】
上記Ｎ側電極６及びＰ側電極７は、例えばＭｏ，Ａｌ等の金属で形成される。
Ｎ型半導体層３とＰ型半導体層５とは、それぞれ長方形板状の基材２の一端部まで延在してパターン形成されている。そして、Ｎ側電極６は、Ｎ型半導体層３の端部上に接続され、Ｐ側電極７は、Ｐ型半導体層５の端部上に接続されている。
Ｎ型半導体層３とＰ型半導体層５とは、それぞれ長方形板状の基材２の一端部まで延在してパターン形成されている。そして、Ｎ側電極６は、Ｎ型半導体層３の端部上に接続され、Ｐ側電極７は、Ｐ型半導体層５の端部上に接続されている。
【0024】
本実施形態の熱流スイッチング素子１は、図３に示すように、電場（電圧）印加により、Ｎ型半導体層３と絶縁体層４との界面及びその近傍に熱伝導可能な電荷ｅを生成することで、生成した電荷ｅが熱を運んで熱伝導率が変化する。
なお、熱伝導率は以下の式で得られる。
熱伝導率＝格子熱伝導率＋電子熱伝導率
なお、熱伝導率は以下の式で得られる。
熱伝導率＝格子熱伝導率＋電子熱伝導率
【0025】
この２種類の熱伝導率のうち、電場（電圧）印加により生成した電荷量に応じて変化するのは、電子熱伝導率である。したがって、本実施形態において、より大きな熱伝導率変化を得るには、格子熱伝導率が小さい材料が適している。したがって、Ｎ型半導体層３，絶縁体層４及びＰ型半導体層５のいずれにおいても、格子熱伝導率が小さい、すなわち、熱伝導率が小さい材料が選択される。
【0026】
本実施形態の各層を構成する材料の熱伝導率は、５Ｗ／ｍＫ以下、より好ましくは１Ｗ／ｍＫ以下の低いものであることが良く、上述した材料が採用可能である。
また、上記電子熱伝導率は、印加する外部電場（電圧）に応じて生成される電荷ｅの量に応じて増大する。
なお、Ｎ型半導体層３及びＰ型半導体層５と絶縁体層４との界面で電荷ｅが生成されることから、界面の総面積を増やすことで、生成する電荷ｅの量も増やすことができる。
また、上記電子熱伝導率は、印加する外部電場（電圧）に応じて生成される電荷ｅの量に応じて増大する。
なお、Ｎ型半導体層３及びＰ型半導体層５と絶縁体層４との界面で電荷ｅが生成されることから、界面の総面積を増やすことで、生成する電荷ｅの量も増やすことができる。
【0027】
上記熱伝導率の測定方法は、例えば基板上に形成された薄膜試料をパルスレーザーで瞬間的に加熱し、薄膜内部への熱拡散による表面温度の低下速度あるいは表面温度の上昇速度を測定することにより、薄膜の膜圧方向の熱拡散率又は熱浸透率を求める方法であるパルス光加熱サーモリフレクタンス法により行う。なお、上記パルス光加熱サーモリフレクタンス法のうち、熱拡散を直接測定する方法（裏面加熱／表面測温（ＲＦ）方式）では、パルスレーザーが透過可能な透明基板を用いる必要があるため、透明基板でない場合は、熱浸透率を測定し、熱伝導率に換算する方式である表面加熱／測温（ＦＦ）方式で熱伝導率を測定する。なお、この測定には、金属膜が必要であり、Ｍｏ，Ａｌ等が採用される。
【0028】
このように本実施形態の熱流スイッチング素子１では、基材２上にＮ型半導体層３及びＰ型半導体層５のうち一方の半導体層が形成され、一方の半導体層上に絶縁体層４が形成され、絶縁体層４上にＮ型半導体層３及びＰ型半導体層５のうち他方の半導体層が形成されているので、Ｎ型半導体層３と絶縁体層４との界面及びその近傍と、Ｐ型半導体層５と絶縁体層４との界面及びその近傍との両方で電荷ｅが生成されるため、外部電圧により生成される電荷量が多く、熱伝導率の大きな変化と高い熱応答性とを得ることができる。また、化学反応機構を用いない、物理的に熱伝導率を変化させる機構であるので、熱伝導が変化した状態に直ちに移行でき、良好な熱応答性を得ることができる。
【0029】
また、外部電圧の大きさに乗じて、界面に誘起される電荷量が変化するので、外部電圧を調整することで、熱伝導率を調整することが可能となり、本素子を介して、熱流を能動的に制御可能となる。なお、絶縁体層４が絶縁体であるため、電圧印加に伴う電流が発生しないため、電圧印加に伴うジュール熱は生じない。そのため、自己発熱することなく、熱流を能動的に制御可能となる。
【0030】
特に、Ｎ型半導体層３，Ｐ型半導体層５及び絶縁体層４の各層が基材２上に形成されているので、素子全体として平坦性と機械的強度とを確保することができる。
また、絶縁体層４が、誘電体で形成されているので、Ｎ型半導体層３及びＰ型半導体層５と絶縁体層４との界面において誘電体である絶縁体層４側にも電荷ｅが生成され、より熱伝導率の大きな変化と高い熱応答性とを得ることができる。
また、絶縁体層４が、誘電体で形成されているので、Ｎ型半導体層３及びＰ型半導体層５と絶縁体層４との界面において誘電体である絶縁体層４側にも電荷ｅが生成され、より熱伝導率の大きな変化と高い熱応答性とを得ることができる。
【0031】
次に、本発明に係る熱流スイッチング素子の第２及び第３実施形態について、図４から図５を参照して以下に説明する。なお、以下の各実施形態の説明において、上記実施形態において説明した同一の構成要素には同一の符号を付し、その説明は省略する。
【0032】
第２実施形態と第１実施形態との異なる点は、第１実施形態では、基材２，Ｎ型半導体層３及びＰ型半導体層５が各１つずつで構成されているのに対し、第２実施形態の熱流スイッチング素子２１では、図４及び図５に示すように、基材２とＮ型半導体層３とＰ型半導体層５とＮ側電極６とＰ側電極７とを備えた単位素子部２０を複数備え、複数の単位素子部２０が、互いに上下に積層されて接合されている点である。
【0033】
また、第２実施形態では、複数の単位素子部２０のＮ側電極６が、互いに基材２に形成されたＮ側スルーホールＨ１を介して接続され、複数の単位素子部２０のＰ側電極７が、互いに基材に形成されたＰ側スルーホールＨ２を介して接続されている。
上記単位素子部２０は、接着剤等により互いに積層、接合されている。
上記Ｎ側スルーホールＨ１及びＰ側スルーホールＨ２は、基材２を貫通しており、内面に金属等の導電体が形成されて上下の単位素子部２０同士で互いに導通されている。
上記単位素子部２０は、接着剤等により互いに積層、接合されている。
上記Ｎ側スルーホールＨ１及びＰ側スルーホールＨ２は、基材２を貫通しており、内面に金属等の導電体が形成されて上下の単位素子部２０同士で互いに導通されている。
【0034】
上記基材２は、絶縁性を有する材料で構成されており、長方形状のガラス基板、ポリイミド等の樹脂基板、熱酸化膜付Ｓｉ基板等であり、基材２の両端部には、基材２よりも熱伝導性の高い材料で形成した高熱伝導部２９が設けられている。すなわち、単位素子部２０を積層、接合させた際の熱流スイッチング素子２１の両端面には、高熱伝導部２９が設けられている。この高熱伝導部２９は、例えばシリコーン樹脂等の材料で形成されている。
【0035】
このように第２実施形態の熱流スイッチング素子２１では、複数の単位素子部２０が、互いに上下に積層されて接合され、互いのＮ型半導体層３が電気的に接続されていると共に、互いのＰ型半導体層５が電気的に接続されているので、積層され接合された単位素子部２０同士の並列回路が構成されて、単位素子部２０の接合数に応じてさらに電荷ｅの生成を増大させることができる。
【0036】
特に、複数の単位素子部２０のＮ側電極６が、互いに基材２に形成されたＮ側スルーホールＨ１を介して接続され、複数の単位素子部２０のＰ側電極７が、互いに基材２に形成されたＰ側スルーホールＨ２を介して接続されているので、積層され接合された単位素子部２０同士がＮ側スルーホールＨ１及びＰ側スルーホールＨ２を介して容易に並列回路を構成することができる。
【0037】
また、基材２の両端部に、基材２よりも熱伝導性の高い材料で形成した高熱伝導部２９が設けられているので、両端部における接触熱抵抗を低減し、両端部間の熱流を促進でき、端部から端部への方向に熱スイッチ性を得ることができる。
また、基材２を薄くすることで、絶縁体の基材２を通して、積層方向にＰ型半導体層５／基材２（絶縁体）／Ｎ型半導体層３の積層構造が得られるので、基材２との界面にも電荷ｅが生成され、電荷ｅをさらに増大させることができる。
また、基材２を薄くすることで、絶縁体の基材２を通して、積層方向にＰ型半導体層５／基材２（絶縁体）／Ｎ型半導体層３の積層構造が得られるので、基材２との界面にも電荷ｅが生成され、電荷ｅをさらに増大させることができる。
【0038】
さらに、積層方向にも熱伝導を変化させることが可能になり、Ｎ型半導体層３，絶縁体層４及びＰ型半導体層５の外周縁を覆った外周断熱部を設け、外周断熱部よりも熱伝導性の高い材料で最上面及び最下面に高熱伝導部を設けることで、面内方向への熱流を抑制でき、積層方向に熱スイッチ性を得ることができる。
なお、この積層・接合方向における電荷生成効果は、基材２を薄く設定するほど得ることができる。
なお、この積層・接合方向における電荷生成効果は、基材２を薄く設定するほど得ることができる。
【実施例】
【0039】
＜参考例１＞
以下の材料を用いてＮ型半導体層上に、絶縁体層、Ｐ型半導体層及びＰ側電極を積層して本発明の参考例１とし、その熱伝導性の変化について測定した。
Ｎ型半導体層：Ｎ型半導体のＳｉ基板（厚さ０．５ｍｍ）
絶縁体層：ＳｉＯ２（厚さ１００ｎｍ）
Ｐ型半導体層：Ｓｉ０．３７５Ｇｅ０．５７５Ａｕ０．０５（厚さ４０ｎｍ）
Ｐ側電極：Ｍｏ（厚さ１００ｎｍ）
以下の材料を用いてＮ型半導体層上に、絶縁体層、Ｐ型半導体層及びＰ側電極を積層して本発明の参考例１とし、その熱伝導性の変化について測定した。
Ｎ型半導体層：Ｎ型半導体のＳｉ基板（厚さ０．５ｍｍ）
絶縁体層：ＳｉＯ２（厚さ１００ｎｍ）
Ｐ型半導体層：Ｓｉ０．３７５Ｇｅ０．５７５Ａｕ０．０５（厚さ４０ｎｍ）
Ｐ側電極：Ｍｏ（厚さ１００ｎｍ）
【0040】
なお、ＳｉＯ２（厚さ１００ｎｍ）及びＳｉ０．３７５Ｇｅ０．５７５Ａｕ０．０５（厚さ４０ｎｍ）は、それぞれ単膜にて熱伝導率が２Ｗ／ｍＫ未満であることは確認済みである。
また、ＳｉＯ２（厚さ１００ｎｍ）は、ＲＦスパッタ法で成膜し、Ｓｉ０．３７５Ｇｅ０．５７５Ａｕ０．０５（厚さ４０ｎｍ）は、ＭＢＥ法で成膜した。
上記Ｎ型半導体のＳｉ基板とＰ側電極のＭｏとにＡｕ線を接続し、電圧を印加した。また、測定は、室温で行った。
上記測定について、電圧に対する熱浸透率と電圧印加後の熱伝導率の上昇率を以下の表１及び図６に示す。
また、ＳｉＯ２（厚さ１００ｎｍ）は、ＲＦスパッタ法で成膜し、Ｓｉ０．３７５Ｇｅ０．５７５Ａｕ０．０５（厚さ４０ｎｍ）は、ＭＢＥ法で成膜した。
上記Ｎ型半導体のＳｉ基板とＰ側電極のＭｏとにＡｕ線を接続し、電圧を印加した。また、測定は、室温で行った。
上記測定について、電圧に対する熱浸透率と電圧印加後の熱伝導率の上昇率を以下の表１及び図６に示す。
【0041】
【表1】
【0042】
＜実施例１＞
以下の材料を用いて基材上にＮ型半導体層、絶縁体層、Ｐ型半導体層及びＰ側電極を積層して本発明の実施例１とし、その熱伝導性の変化について測定した。
基材：ガラス基板（厚さ０．５ｍｍ）
Ｎ型半導体層：Ｓｉ０．３６Ｇｅ０．５６Ｐ０．０８（厚さ４０ｎｍ）
絶縁体層：ＳｉＯ２（厚さ３０ｎｍ）
Ｐ型半導体層：Ｓｉ０．３７５Ｇｅ０．５７５Ａｕ０．０５（厚さ２０ｎｍ）
Ｐ側電極：Ｍｏ（厚さ１００ｎｍ）
以下の材料を用いて基材上にＮ型半導体層、絶縁体層、Ｐ型半導体層及びＰ側電極を積層して本発明の実施例１とし、その熱伝導性の変化について測定した。
基材：ガラス基板（厚さ０．５ｍｍ）
Ｎ型半導体層：Ｓｉ０．３６Ｇｅ０．５６Ｐ０．０８（厚さ４０ｎｍ）
絶縁体層：ＳｉＯ２（厚さ３０ｎｍ）
Ｐ型半導体層：Ｓｉ０．３７５Ｇｅ０．５７５Ａｕ０．０５（厚さ２０ｎｍ）
Ｐ側電極：Ｍｏ（厚さ１００ｎｍ）
【0043】
なお、Ｓｉ０．３６Ｇｅ０．５６Ｐ０．０８（厚さ４０ｎｍ）、ＳｉＯ２（厚さ１００ｎｍ）及びＳｉ０．３７５Ｇｅ０．５７５Ａｕ０．０５（厚さ２０ｎｍ）は、それぞれ単膜にて熱伝導率が２Ｗ／ｍＫ未満であることは確認済みである。
また、ＳｉＯ２（厚さ１００ｎｍ）は、ＲＦスパッタ法で成膜し、Ｓｉ０．３６Ｇｅ０．５６Ｐ０．０８（厚さ４０ｎｍ）及びＳｉ０．３７５Ｇｅ０．５７５Ａｕ０．０５（厚さ２０ｎｍ）は、ＭＢＥ法で成膜した。
上記Ｎ型半導体のＳｉ０．３６Ｇｅ０．５６Ｐ０．０８とＰ側電極のＭｏとにＡｕ線を接続し、電圧を印加した。また、測定は、室温で行った。
上記測定について、電圧に対する熱浸透率と電圧印加後の熱伝導率の上昇率を以下の表２及び図９に示す。
また、ＳｉＯ２（厚さ１００ｎｍ）は、ＲＦスパッタ法で成膜し、Ｓｉ０．３６Ｇｅ０．５６Ｐ０．０８（厚さ４０ｎｍ）及びＳｉ０．３７５Ｇｅ０．５７５Ａｕ０．０５（厚さ２０ｎｍ）は、ＭＢＥ法で成膜した。
上記Ｎ型半導体のＳｉ０．３６Ｇｅ０．５６Ｐ０．０８とＰ側電極のＭｏとにＡｕ線を接続し、電圧を印加した。また、測定は、室温で行った。
上記測定について、電圧に対する熱浸透率と電圧印加後の熱伝導率の上昇率を以下の表２及び図９に示す。
【0044】
【表2】
【0045】
なお、熱浸透率は、パルス光加熱サーモリフレクタンス法のＦＦ方式（表面加熱／表面測温）にて測定した（測定装置：ピコサーム社PicoTR）。
熱伝導率は、以下の式により熱浸透率から計算される。
熱伝導率ｋ＝（熱浸透率ｂ）２／体積熱容量
＝（熱浸透率ｂ）２／（比熱×密度）
熱伝導率は、以下の式により熱浸透率から計算される。
熱伝導率ｋ＝（熱浸透率ｂ）２／体積熱容量
＝（熱浸透率ｂ）２／（比熱×密度）
【0046】
したがって、電圧印加後の熱伝導率の上昇率Δｋは、以下の式にて評価される。
Δｋ＝ｋ（Ｖ）／ｋ（０）－１
Δｋ＝ｂ（Ｖ）２／ｂ（０）２－１
ｋ（Ｖ）：電圧印加時の熱伝導率（Ｗ／ｍＫ）
ｋ（０）：電圧印加なしの熱伝導率（Ｗ／ｍＫ）
ｂ（Ｖ）：電圧印加時の熱浸透率（Ｗ／ｓ０．５ｍ２Ｋ）
ｂ（０）：電圧印加なしの熱浸透率（Ｗ／ｓ０．５ｍ２Ｋ）
Δｋ＝ｋ（Ｖ）／ｋ（０）－１
Δｋ＝ｂ（Ｖ）２／ｂ（０）２－１
ｋ（Ｖ）：電圧印加時の熱伝導率（Ｗ／ｍＫ）
ｋ（０）：電圧印加なしの熱伝導率（Ｗ／ｍＫ）
ｂ（Ｖ）：電圧印加時の熱浸透率（Ｗ／ｓ０．５ｍ２Ｋ）
ｂ（０）：電圧印加なしの熱浸透率（Ｗ／ｓ０．５ｍ２Ｋ）
【0047】
上記パルス光加熱サーモリフレクタンス法（ＦＦ法）による測定は、Ｐ側電極のＭｏ膜側から、パルスレーザーで瞬間的に素子を加熱し、薄膜内部への熱拡散による表面温度の低下速度を測定することで、薄膜の熱浸透率が計測される。
この熱浸透率が大きい、すなわち熱伝導率が大きいと熱の伝わり方が大きくなり、温度の低下する時間が速くなる。
なお、図６及び図７は、表面温度の時間依存性を示すものであり、縦軸の表面温度は、パルスレーザーで加熱したときの最大温度にて規格化（最大１）されている。
この熱浸透率が大きい、すなわち熱伝導率が大きいと熱の伝わり方が大きくなり、温度の低下する時間が速くなる。
なお、図６及び図７は、表面温度の時間依存性を示すものであり、縦軸の表面温度は、パルスレーザーで加熱したときの最大温度にて規格化（最大１）されている。
【0048】
これら測定の結果、上記参考例１及び実施例１の両方とも、印加する電圧を上げる程、熱浸透率が高くなると共に電圧印加後の熱伝導率の上昇率も高くなることが確認された。
すなわち、図６及び図７の結果より、電圧印加時の方が、表面温度の低下スピードが速く、電圧が印加されていない時と比べて、熱浸透率が大きく、すなわち熱伝導率が大きくなっていることがわかる。絶縁体層を有しているので、電圧印加に伴うジュール熱は生じず、自己発熱することなく、物理的、かつ、能動的に、熱伝導度を制御可能であることが確認された。
すなわち、図６及び図７の結果より、電圧印加時の方が、表面温度の低下スピードが速く、電圧が印加されていない時と比べて、熱浸透率が大きく、すなわち熱伝導率が大きくなっていることがわかる。絶縁体層を有しているので、電圧印加に伴うジュール熱は生じず、自己発熱することなく、物理的、かつ、能動的に、熱伝導度を制御可能であることが確認された。
【0049】
なお、本発明の技術範囲は上記各実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
【符号の説明】
【0050】
１，２１…熱流スイッチング素子、３…Ｎ型半導体層、４…絶縁体層、５…Ｐ型半導体層、６…Ｎ側電極、７…Ｐ側電極、２９…高熱伝導部、Ｈ１…Ｎ側スルーホール、Ｈ２…Ｐ側スルーホール
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
