知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-02-13
(45)【発行日】2024-02-21
(54)【発明の名称】耐放射線回路、および耐放射線回路の自己診断方法
(51)【国際特許分類】
H03K 17/00 20060101AFI20240214BHJP
H03K 19/003 20060101ALI20240214BHJP
H03K 17/693 20060101ALI20240214BHJP
H03K 17/687 20060101ALI20240214BHJP
G01R 31/30 20060101ALI20240214BHJP
G01R 31/28 20060101ALI20240214BHJP
G01R 31/26 20200101ALI20240214BHJP
【ＦＩ】
H03K17/00 B
H03K19/003 130
H03K17/693 A
H03K17/687 G
G01R31/30
G01R31/28 V
G01R31/26 B
【請求項の数】
15
(21)【出願番号】P 2020136120
(22)【出願日】2020-08-12
(65)【公開番号】P2022032396
(43)【公開日】2022-02-25
【審査請求日】2023-02-20
(73)【特許権者】
【識別番号】507250427
【氏名又は名称】日立ＧＥニュークリア・エナジー株式会社
(74)【代理人】
【識別番号】110001807
【氏名又は名称】弁理士法人磯野国際特許商標事務所
(72)【発明者】
【氏名】桑名 諒
(72)【発明者】
【氏名】増永 昌弘
(72)【発明者】
【氏名】鈴木 睦三
(72)【発明者】
【氏名】鳥谷部 祐
【審査官】及川 尚人
(56)【参考文献】
【文献】特開平０９－２３６６８７（ＪＰ，Ａ）
【文献】特開２００７－３０９７７３（ＪＰ，Ａ）
【文献】特開２０１４－０２２８５６（ＪＰ，Ａ）
【文献】特表２０１７－５０２２７３（ＪＰ，Ａ）
【文献】特開２００９－１１０５１６（ＪＰ，Ａ）
【文献】特開昭５８－１８０９５５（ＪＰ，Ａ）
【文献】特開２０１３－１４０１００（ＪＰ，Ａ）
【文献】特開２００３－３４７９１４（ＪＰ，Ａ）
【文献】特開平０７－２９４６８８（ＪＰ，Ａ）
【文献】特開２００７－２８５７６４（ＪＰ，Ａ）
【文献】韓国公開特許第１０－２０１２－０００８２９４（ＫＲ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０３Ｋ １７／００ー１７／７０
Ｈ０３Ｋ １９／００３
Ｇ０１Ｒ ３１／３０
Ｇ０１Ｒ ３１／２８
Ｇ０１Ｒ ３１／２６
(57)【特許請求の範囲】
【請求項1】
放射線領域に設置され、ｐＭＯＳとｎＭＯＳの並列回路で構成されたアナログスイッチ回路と、既知の信号であるパイロット信号を生成し、前記アナログスイッチ回路の第１端子に入力するパイロット信号生成部と、
非放射線領域に設置され、前記アナログスイッチ回路を通過して当該アナログスイッチ回路の第２端子から出力される前記パイロット信号をもとに、放射線劣化に関わる信号処理を行う信号処理部と、
非放射線領域に設置され、前記信号処理部の出力をもとに、前記アナログスイッチ回路の放射線による劣化状況と、前記アナログスイッチ回路を含む自己装置の劣化の状態を診断する自己診断部と、を備え、
前記信号処理部は、
前記放射線の照射により前記ｎＭＯＳよりも先に劣化が起る前記ｐＭＯＳにおいて、前記ｐＭＯＳの劣化の発生に起因する前記ｐＭＯＳと前記ｎＭＯＳの特性差によって、前記アナログスイッチ回路を通過する前記パイロット信号に生じさせる信号の歪みを、前記信号処理して出力する、
ことを特徴とする耐放射線回路。
【請求項2】
請求項１において、
前記信号処理部は、前記ｐＭＯＳが、前記ｎＭＯＳよりも放射線劣化が速いことに起因する、前記ｐＭＯＳに流れる電流と前記ｎＭＯＳに流れる電流の変化から、前記アナログスイッチ回路の放射線劣化に関わる信号処理を行う
ことを特徴とする耐放射線回路。
【請求項3】
請求項１において、前記アナログスイッチ回路の前記ｐＭＯＳと前記ｎＭＯＳは、シリコンのバンドギャップより広いバンドギャップを有する半導体を用いて構成される、
ことを特徴とする耐放射線回路。
【請求項4】
請求項３において、前記アナログスイッチ回路の前記ｐＭＯＳと前記ｎＭＯＳは、シリコンカーバイドによる半導体を有して構成される、
ことを特徴とする耐放射線回路。
【請求項5】
請求項１において、前記アナログスイッチ回路と前記パイロット信号生成部は、放射線領域に設置され、
前記信号処理部と前記自己診断部は、非放射線領域に設置される、
ことを特徴とする耐放射線回路。
【請求項6】
請求項１において、放射線の照射に対する前記パイロット信号生成部のパイロット信号のアナログスイッチ回路におけるｐＭＯＳとｎＭＯＳの劣化の差により生じる信号歪みを、あらかじめデータベースとして有するデータベース部を備え、
前記自己診断部は、前記信号処理部の出力信号を診断する際に、前記データベース部のデータを参照する、
ことを特徴とする耐放射線回路。
【請求項7】
請求項１において、前記パイロット信号生成部は、半導体のバンドギャップに対応する信号を出力するバンドギャップリファレンス回路で構成される、
ことを特徴とする耐放射線回路。
【請求項8】
請求項１において、前記パイロット信号生成部は、固定電圧の電池、またはツェナーダイオードを備えて構成される、
ことを特徴とする耐放射線回路。
【請求項9】
請求項５において、放射線領域に設置された前記アナログスイッチ回路の異状を表示するアラーム表示部を備え、
前記アラーム表示部は、前記信号処理部、または前記自己診断部のアラーム指令によって、アラーム表示をする、
ことを特徴とする耐放射線回路。
【請求項10】
放射線領域に設置され、ｐＭＯＳとｎＭＯＳの並列回路で構成されたアナログスイッチ回路と、当該の複数のアナログスイッチ回路を選択するデコーダ回路とを有するマルチプレクサ回路と、既知の信号であるパイロット信号を生成し、前記マルチプレクサ回路の複数の前記アナログスイッチ回路のそれぞれの第１端子に入力するパイロット信号生成部と、
非放射線領域に設置され、前記アナログスイッチ回路を通過して当該アナログスイッチ回路のそれぞれの第２端子から出力される前記パイロット信号をもとに、放射線劣化に関わる信号処理を行う信号処理部と、
非放射線領域に設置され、前記信号処理部の出力をもとに、前記アナログスイッチ回路の放射線による劣化状況と、前記アナログスイッチ回路を含む自己装置の劣化の状態を診断する自己診断部と、を備え、
前記マルチプレクサ回路は、複数の前記アナログスイッチ回路のそれぞれの前記第１端子に前記パイロット信号生成部の信号と一つ以上の計測機器の信号のいずれかをそれぞれ入力し、複数のアナログスイッチ回路のそれぞれの前記第２端子が互いに接続され、前記デコーダ回路によって選択された一つのアナログスイッチ回路の前記第２端子の信号が前記マルチプレクサ回路の出力として出力され、
前記信号処理部は、
前記放射線の照射により前記ｎＭＯＳよりも先に劣化が起る前記ｐＭＯＳにおいて、前記ｐＭＯＳの劣化の発生に起因する前記ｐＭＯＳと前記ｎＭＯＳの特性差によって、前記アナログスイッチ回路を通過する前記パイロット信号に生じさせる信号の歪みを、前記信号処理して出力する、
ことを特徴とする耐放射線回路。
【請求項11】
請求項１０において、前記パイロット信号生成部の信号は、前記マルチプレクサ回路の複数のアナログスイッチ回路の第１端子のいずれかに接続される、
ことを特徴とする耐放射線回路。
【請求項12】
請求項１０において、前記パイロット信号生成部の信号と、前記計測機器の計測信号とを切り替えが可能なアナログスイッチ切替回路を備える、
ことを特徴とする耐放射線回路。
【請求項13】
請求項１０において、前記マルチプレクサ回路と前記パイロット信号生成部と前記計測機器は、放射線領域に設置され、
前記信号処理部と前記自己診断部は、非放射線領域に設置される、
ことを特徴とする耐放射線回路。
【請求項14】
請求項１０において、前記マルチプレクサ回路の前記デコーダ回路を制御する複数の制御信号は、１本のケーブルに収納される、
ことを特徴とする耐放射線回路。
【請求項15】
請求項１から請求項１４のいずれか一項に記載の耐放射線回路を備え、放射線領域に設置された前記ｐＭＯＳとｎＭＯＳの劣化の差により生じる信号歪みを検出して耐放射線回路の劣化を診断する耐放射線回路の自己診断方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、耐放射線回路、および耐放射線回路の自己診断方法に関する。
【背景技術】
【0002】
放射線の環境下における回路装置の保全を図る必要があるものとして、例えば原子力プラントがある。
原子力プラントでは、プラント内や施設内を監視するために、多くの計測装置（計測機器、計測器）が設置されている。これらの計測装置を構成する半導体回路は、放射線で劣化する可能性がある。
この半導体回路が放射線で劣化する可能性に対して、半導体回路部に従来のＳｉ（シリコン）を用いたＳｉ半導体から、ＳｉＣ（シリコンカーバイド、炭化ケイ素）のようなバンドギャップの広い、高バンドギャップ半導体を用いることで、半導体回路の放射線耐性を大幅に向上させている。
しかし、この対策においても、放射線の積算線量がｋＧｙ～ＭＧｙオーダとなると、放射線によって半導体回路が劣化する可能性がある。
そのため、半導体回路の健全性を確認する手段が必要である。
原子力プラントでは、プラント内や施設内を監視するために、多くの計測装置（計測機器、計測器）が設置されている。これらの計測装置を構成する半導体回路は、放射線で劣化する可能性がある。
この半導体回路が放射線で劣化する可能性に対して、半導体回路部に従来のＳｉ（シリコン）を用いたＳｉ半導体から、ＳｉＣ（シリコンカーバイド、炭化ケイ素）のようなバンドギャップの広い、高バンドギャップ半導体を用いることで、半導体回路の放射線耐性を大幅に向上させている。
しかし、この対策においても、放射線の積算線量がｋＧｙ～ＭＧｙオーダとなると、放射線によって半導体回路が劣化する可能性がある。
そのため、半導体回路の健全性を確認する手段が必要である。
【0003】
このような技術に関連するものとして、例えば特許文献１がある。
特許文献１の［要約］には、「［目的］本発明は、伝送異常の発生箇所を自己診断で特定でき、信頼性及び保守性の向上とシステム稼働率の改善を図ることを目的とする。［構成］データ端末装置１０Ａの伝送コントローラ１２から他データ端末装置１０Ｂへ伝送データを出力し、他から送られてくるデータを伝送コントローラ１２の受信端子から入力する伝送装置であり、テストデータを他のデータ端末装置１０Ｂへ向けて送出し且つ返信データから異常診断を行う診断手段１１と、伝送コントローラ１２の受信端子の前段に設けられ他のデータ端末装置１０Ｂから送られてきたデータがテストデータか否か判別するデータ検出手段１３と、伝送コントローラ１２の送信端子の前段に設けられデータ検出手段１３でテストデータと判別されたならば他のデータ端末装置１０Ｂから送られてきたデータを伝送元のデータ端末装置１０Ｂへ返す返送手段１４とを備えたことを特徴とする。」と記載され、自己診断機能付き伝送装置の技術が開示されている。
特許文献１の［要約］には、「［目的］本発明は、伝送異常の発生箇所を自己診断で特定でき、信頼性及び保守性の向上とシステム稼働率の改善を図ることを目的とする。［構成］データ端末装置１０Ａの伝送コントローラ１２から他データ端末装置１０Ｂへ伝送データを出力し、他から送られてくるデータを伝送コントローラ１２の受信端子から入力する伝送装置であり、テストデータを他のデータ端末装置１０Ｂへ向けて送出し且つ返信データから異常診断を行う診断手段１１と、伝送コントローラ１２の受信端子の前段に設けられ他のデータ端末装置１０Ｂから送られてきたデータがテストデータか否か判別するデータ検出手段１３と、伝送コントローラ１２の送信端子の前段に設けられデータ検出手段１３でテストデータと判別されたならば他のデータ端末装置１０Ｂから送られてきたデータを伝送元のデータ端末装置１０Ｂへ返す返送手段１４とを備えたことを特徴とする。」と記載され、自己診断機能付き伝送装置の技術が開示されている。
【先行技術文献】
【特許文献】
【0004】
【文献】特開平７－２５３９９５号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
前記の特許文献１では、診断対象の回路にテストデータを送信し、返信データから異常診断を行う手段を設けている。
しかしながら、放射線環境に診断対象がある状況においては、診断対象の装置に追加で診断部(診断回路)を設けることは、放射線による故障リスクを高めてしまう可能性があるという課題（問題）がある。
しかしながら、放射線環境に診断対象がある状況においては、診断対象の装置に追加で診断部(診断回路)を設けることは、放射線による故障リスクを高めてしまう可能性があるという課題（問題）がある。
【0006】
本発明は、前記した課題に鑑みて創案されたものであって、耐放射線性などの環境性能に優れ、かつ放射線による劣化を診断する耐放射線回路、および耐放射線回路の自己診断方法を提供することを課題（目的）とする。
【課題を解決するための手段】
【0007】
前記の課題を解決するために、本発明を以下のように構成した。
すなわち、本発明の耐放射線回路は、放射線領域に設置され、ｐＭＯＳとｎＭＯＳの並列回路で構成されたアナログスイッチ回路と、既知の信号であるパイロット信号を生成し、前記アナログスイッチ回路の第１端子に入力するパイロット信号生成部と、非放射線領域に設置され、前記アナログスイッチ回路を通過して当該アナログスイッチ回路の第２端子から出力される前記パイロット信号をもとに、放射線劣化に関わる信号処理を行う信号処理部と、非放射線領域に設置され、前記信号処理部の出力をもとに、前記アナログスイッチ回路の放射線による劣化状況と、前記アナログスイッチ回路を含む自己装置の劣化の状態を診断する自己診断部と、を備え、前記信号処理部は、前記放射線の照射により前記ｎＭＯＳよりも先に劣化が起る前記ｐＭＯＳにおいて、前記ｐＭＯＳの劣化の発生に起因する前記ｐＭＯＳと前記ｎＭＯＳの特性差によって、前記アナログスイッチ回路を通過する前記パイロット信号に生じさせる信号の歪みを、前記信号処理して出力する、ことを特徴とする。
すなわち、本発明の耐放射線回路は、放射線領域に設置され、ｐＭＯＳとｎＭＯＳの並列回路で構成されたアナログスイッチ回路と、既知の信号であるパイロット信号を生成し、前記アナログスイッチ回路の第１端子に入力するパイロット信号生成部と、非放射線領域に設置され、前記アナログスイッチ回路を通過して当該アナログスイッチ回路の第２端子から出力される前記パイロット信号をもとに、放射線劣化に関わる信号処理を行う信号処理部と、非放射線領域に設置され、前記信号処理部の出力をもとに、前記アナログスイッチ回路の放射線による劣化状況と、前記アナログスイッチ回路を含む自己装置の劣化の状態を診断する自己診断部と、を備え、前記信号処理部は、前記放射線の照射により前記ｎＭＯＳよりも先に劣化が起る前記ｐＭＯＳにおいて、前記ｐＭＯＳの劣化の発生に起因する前記ｐＭＯＳと前記ｎＭＯＳの特性差によって、前記アナログスイッチ回路を通過する前記パイロット信号に生じさせる信号の歪みを、前記信号処理して出力する、ことを特徴とする。
【0008】
また、その他の手段は、発明を実施するための形態のなかで説明する。
【発明の効果】
【0009】
本発明によれば、耐放射線性などの耐環境性能に優れ、かつ放射線による劣化を診断する耐放射線回路、および耐放射線回路の自己診断方法を提供できる。
【図面の簡単な説明】
【0010】
【図1】本発明の第１実施形態に係る耐放射線回路の構成例を示す図である。
【図2】本発明の第２実施形態に係る耐放射線回路の構成例を示す図である。
【図3】本発明の第３実施形態に係る耐放射線回路の構成例を示す図である。
【図4A】本発明の第４実施形態に係る耐放射線回路の構成例を示す図である。
【図4B】本発明の第４実施形態の第１変形例におけるパイロット信号生成部の回路構成を示す図である。
【図4C】本発明の第４実施形態の第２変形例におけるパイロット信号生成部の回路構成を示す図である。
【図5】本発明の第５実施形態に係る耐放射線回路におけるパイロット信号生成部をバンドギャップリファレンス回路で構成した一例を示す図である。
【図6A】本発明の第６実施形態に係る耐放射線回路において、アナログスイッチ回路を複数個、用いてマルチプレクサ回路を構成した一例を示す図である。
【図6B】本発明の第６実施形態に係る耐放射線回路において、マルチプレクサ回路におけるデコーダ回路の制御信号に対する出力信号の真理値表を示す図である。
【図6C】本発明の第６実施形態に係る耐放射線回路において、マルチプレクサ回路におけるデコーダ回路の制御信号に対して、アナログスイッチ回路のいずれかを選択する論理回路を構成するための論理式表を示す図である。
【図7】本発明の第６実施形態の変形例に係る耐放射線回路におけるマルチプレクサ回路の他の構成例を示す図である。
【発明を実施するための形態】
【0011】
以下、本発明を実施するための形態（以下においては「実施形態」と表記する）を、適宜、図面を参照して説明する。
ただし、本発明は以下の実施形態・変形例に限らず、例えば複数の実施形態・変形例を組み合わせたり、本発明の技術的思想から逸脱しない範囲で任意に変形したりできる。
また、本明細書において、同じ部材には同じ符号を付し、重複する説明は省略する。図示の内容は、図示の都合上、本発明の趣旨を損なわない範囲で実際の構成から変更することがある。
ただし、本発明は以下の実施形態・変形例に限らず、例えば複数の実施形態・変形例を組み合わせたり、本発明の技術的思想から逸脱しない範囲で任意に変形したりできる。
また、本明細書において、同じ部材には同じ符号を付し、重複する説明は省略する。図示の内容は、図示の都合上、本発明の趣旨を損なわない範囲で実際の構成から変更することがある。
【0012】
≪第１実施形態≫
本発明の第１実施形態に係る耐放射線回路の構成について、図を参照して説明する。
図１は、本発明の第１実施形態に係る耐放射線回路の構成例を示す図である。なお、以下の説明は、主として耐放射線回路についての説明であるが、耐放射線回路の自己診断方法の説明も兼ねるものとする。
また、放射線は、γ線を例として説明する。
本発明の第１実施形態に係る耐放射線回路の構成について、図を参照して説明する。
図１は、本発明の第１実施形態に係る耐放射線回路の構成例を示す図である。なお、以下の説明は、主として耐放射線回路についての説明であるが、耐放射線回路の自己診断方法の説明も兼ねるものとする。
また、放射線は、γ線を例として説明する。
【0013】
図１において、耐放射線回路１１は、アナログスイッチ回路１０１、パイロット信号生成部１０２、信号処理部１０３、自己診断部１０４を備えて構成されている。
【0014】
アナログスイッチ回路１０１は、ｐ型のＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）であるｐＭＯＳ１１１と、ｎ型のＭＯＳＦＥＴであるｎＭＯＳ１１２が並列に接続されて構成されている。なお、ｐＭＯＳ１１１とｎＭＯＳ１１２は、Ｓｉよりもバンドギャップの広い（高い）半導体である、例えば、ＳｉＣ（シリコンカーバイド、炭化ケイ素）を用いて構成される。
【0015】
ｐＭＯＳ１１１のゲート電極１００１には、制御信号１が入力している。
ｎＭＯＳ１１２のゲート電極１００２には、制御信号２が入力している。
アナログスイッチ回路１０１は、制御信号１と制御信号２によって、導通（ＯＮ）、もしくは、遮断（ＯＦＦ）される。なお、アナログスイッチ回路１０１を導通（ＯＮ）する場合には、制御信号１を低電位（負電位、Ｌ）とし、制御信号２を高電位（正電位、Ｈ）として、ｐＭＯＳ１１１とｎＭＯＳ１１２を併せて導通（ＯＮ）とする。
また、アナログスイッチ回路１０１を遮断（ＯＦＦ）する場合には、制御信号１を高電位（正電位、Ｈ）とし、制御信号２を低電位（負電位、Ｌ）として、ｐＭＯＳ１１１とｎＭＯＳ１１２を併せて遮断（ＯＦＦ）する。
ｎＭＯＳ１１２のゲート電極１００２には、制御信号２が入力している。
アナログスイッチ回路１０１は、制御信号１と制御信号２によって、導通（ＯＮ）、もしくは、遮断（ＯＦＦ）される。なお、アナログスイッチ回路１０１を導通（ＯＮ）する場合には、制御信号１を低電位（負電位、Ｌ）とし、制御信号２を高電位（正電位、Ｈ）として、ｐＭＯＳ１１１とｎＭＯＳ１１２を併せて導通（ＯＮ）とする。
また、アナログスイッチ回路１０１を遮断（ＯＦＦ）する場合には、制御信号１を高電位（正電位、Ｈ）とし、制御信号２を低電位（負電位、Ｌ）として、ｐＭＯＳ１１１とｎＭＯＳ１１２を併せて遮断（ＯＦＦ）する。
【0016】
アナログスイッチ回路１０１の第１端子１００３は、パイロット信号生成部１０２の出力信号（電気信号）が入力している。なお、パイロット信号生成部１０２のパイロット信号は、既知の信号（例えば、固定のＤＣ電圧）である。パイロット信号生成部の具体的な構成例については、図４Ａ、図４Ｂ、図４Ｃ、図５などを参照して後記する。
【0017】
アナログスイッチ回路１０１の第２端子１００４は、ケーブル１０１０を介して信号処理部１０３の入力部に接続されている。すなわち、パイロット信号生成部１０２の出力信号（電気信号）が、アナログスイッチ回路１０１とケーブル１０１０とを介して信号処理部１０３に入力している。
信号処理部１０３から出力した信号は、自己診断部１０４に入力している。
信号処理部１０３から出力した信号は、自己診断部１０４に入力している。
【0018】
アナログスイッチ回路１０１とパイロット信号生成部１０２は、放射線の線量が高い放射線領域に設置されている。例えば原子力発電プラントの格納容器（ＰＣＶ：Primary Containment Vessel）内部に設置されている。
信号処理部１０３と自己診断部１０４は、放射線の線量が低い非放射線領域（もしくは低放射線領域）に設置されている。
境界２００１が放射線領域と非放射線領域の境であって、例えば原子力発電プラントの格納容器（ＰＣＶ）の壁に相当する。この壁には、ケーブル１０１０を格納容器（ＰＣＶ）の外部に引き出すための貫通部（ペネ）が設けられている。
信号処理部１０３と自己診断部１０４は、放射線の線量が低い非放射線領域（もしくは低放射線領域）に設置されている。
境界２００１が放射線領域と非放射線領域の境であって、例えば原子力発電プラントの格納容器（ＰＣＶ）の壁に相当する。この壁には、ケーブル１０１０を格納容器（ＰＣＶ）の外部に引き出すための貫通部（ペネ）が設けられている。
【0019】
放射線領域に設置されているパイロット信号生成部１０２とアナログスイッチ回路１０１は、放射線の影響を受ける可能性がある。
そのため、アナログスイッチ回路１０１を構成するｐＭＯＳ１１１とｎＭＯＳ１１２の半導体素子は、前記したように、放射線の影響を受けにくい、例えばＳｉＣを基に構成される。
パイロット信号生成部１０２は、鉛などの遮蔽物で覆われる場合がある。鉛などの放射線遮蔽物によって、照射される放射線量を低減する。
なお、制御信号１と制御信号２を生成する回路、または信号源は、非放射線領域に設ける場合もあるし、図６Ａを参照して後記するマルチプレクサ回路１１０（図６Ａ）のデコーダ回路１２０（図６Ａ）のように、放射線領域に設ける場合もある。
そのため、アナログスイッチ回路１０１を構成するｐＭＯＳ１１１とｎＭＯＳ１１２の半導体素子は、前記したように、放射線の影響を受けにくい、例えばＳｉＣを基に構成される。
パイロット信号生成部１０２は、鉛などの遮蔽物で覆われる場合がある。鉛などの放射線遮蔽物によって、照射される放射線量を低減する。
なお、制御信号１と制御信号２を生成する回路、または信号源は、非放射線領域に設ける場合もあるし、図６Ａを参照して後記するマルチプレクサ回路１１０（図６Ａ）のデコーダ回路１２０（図６Ａ）のように、放射線領域に設ける場合もある。
【0020】
＜アナログスイッチ回路１０１の放射線の影響＞
図１に示した構成において、前記したように、アナログスイッチ回路１０１は、放射線が照射される環境にあるので、アナログスイッチ回路１０１を構成するｐＭＯＳ１１１とｎＭＯＳ１１２の半導体素子は、放射線による劣化が起こることがある。
この放射線による劣化は、半導体のバンドギャップが低いほど顕著である。そのため、バンドギャップが比較的に低いＳｉ（シリコン）を用いたｐＭＯＳとｎＭＯＳの半導体素子は、放射線による劣化が起きやすい。
この放射線による劣化を低減するために、半導体のバンドギャップがＳｉよりも高いＳｉＣ（シリコンカーバイド、炭化ケイ素）を図１のｐＭＯＳ１１１とｎＭＯＳ１１２に用いている。
しかしながら、バンドギャップが相対的に高いＳｉＣを用いたｐＭＯＳ１１１とｎＭＯＳ１１２でも、放射線による劣化が起こる可能性がある。
図１に示した構成において、前記したように、アナログスイッチ回路１０１は、放射線が照射される環境にあるので、アナログスイッチ回路１０１を構成するｐＭＯＳ１１１とｎＭＯＳ１１２の半導体素子は、放射線による劣化が起こることがある。
この放射線による劣化は、半導体のバンドギャップが低いほど顕著である。そのため、バンドギャップが比較的に低いＳｉ（シリコン）を用いたｐＭＯＳとｎＭＯＳの半導体素子は、放射線による劣化が起きやすい。
この放射線による劣化を低減するために、半導体のバンドギャップがＳｉよりも高いＳｉＣ（シリコンカーバイド、炭化ケイ素）を図１のｐＭＯＳ１１１とｎＭＯＳ１１２に用いている。
しかしながら、バンドギャップが相対的に高いＳｉＣを用いたｐＭＯＳ１１１とｎＭＯＳ１１２でも、放射線による劣化が起こる可能性がある。
【0021】
ＳｉＣを用いたｐＭＯＳ１１１とｎＭＯＳ１１２においては、放射線が照射され続けると、ｎＭＯＳ（１１２）よりも先にｐＭＯＳ（１１１）の劣化が起こる。具体的には放射線による電離作用によりリーク電流が増加する。
このようにｐＭＯＳ１１１の劣化が発生すると、ｎＭＯＳ１１２とｐＭＯＳ１１１の特性差によって、アナログスイッチ回路１０１を通過したパイロット信号に歪み（ドリフト）が生じる。この歪みを信号処理部１０３で受信し、自己診断部１０４で診断することで、アナログスイッチ回路１０１の劣化度を評価することができる。
なお、前記したように、信号処理部１０３と自己診断部１０４は、非放射線領域に設置されている。そのため、信号処理部１０３と自己診断部１０４は、放射線の影響は受けない。
このようにｐＭＯＳ１１１の劣化が発生すると、ｎＭＯＳ１１２とｐＭＯＳ１１１の特性差によって、アナログスイッチ回路１０１を通過したパイロット信号に歪み（ドリフト）が生じる。この歪みを信号処理部１０３で受信し、自己診断部１０４で診断することで、アナログスイッチ回路１０１の劣化度を評価することができる。
なお、前記したように、信号処理部１０３と自己診断部１０４は、非放射線領域に設置されている。そのため、信号処理部１０３と自己診断部１０４は、放射線の影響は受けない。
【0022】
アナログスイッチ回路１０１は、前記のように放射線領域に設置されているので、放射線の影響が少ないことが望ましい。そのため、アナログスイッチ回路１０１を構成するｐＭＯＳ１１１とｎＭＯＳ１１２は、耐放射線性に優れるＳｉＣを用いて構成されている。
しかしながら、ｐＭＯＳ１１１とｎＭＯＳ１１２にＳｉＣを用いたとしても、放射線の影響によって、半導体素子として所定の劣化が進行する。前記したように、ＳｉＣにおいては、ｐＭＯＳの方がｎＭＯＳよりも放射線劣化が速い。
このように、アナログスイッチ回路１０１は、ｐＭＯＳ１１１とｎＭＯＳ１１２とが放射線に対して劣化すると電気的特性が変化する。
しかしながら、ｐＭＯＳ１１１とｎＭＯＳ１１２にＳｉＣを用いたとしても、放射線の影響によって、半導体素子として所定の劣化が進行する。前記したように、ＳｉＣにおいては、ｐＭＯＳの方がｎＭＯＳよりも放射線劣化が速い。
このように、アナログスイッチ回路１０１は、ｐＭＯＳ１１１とｎＭＯＳ１１２とが放射線に対して劣化すると電気的特性が変化する。
【0023】
パイロット信号生成部１０２は、所定の電位の信号を生成し、アナログスイッチ回路１０１の第１端子１００３に入力する。
アナログスイッチ回路１０１は、この入力した所定の電位の信号を伝達して、第２端子１００４に出力する。
アナログスイッチ回路１０１の第２端子１００４に出力された所定の信号は、前記したように、ケーブル１０１０を介して、信号処理部１０３に入力する。
アナログスイッチ回路１０１は、この入力した所定の電位の信号を伝達して、第２端子１００４に出力する。
アナログスイッチ回路１０１の第２端子１００４に出力された所定の信号は、前記したように、ケーブル１０１０を介して、信号処理部１０３に入力する。
【0024】
信号処理部１０３は、パイロット信号生成部１０２の信号がｐＭＯＳ１１１とｎＭＯＳ１１２を有するアナログスイッチ回路１０１を経て、入力した信号の信号処理を行う。
前記したように、アナログスイッチ回路１０１において、ｐＭＯＳ１１１は、ｎＭＯＳ１１２よりも放射線劣化が速い。この放射線劣化はｐＭＯＳ１１１に流れる電流とｎＭＯＳ１１２に流れる電流に異なる影響を与える。
信号処理部１０３は、これらのｐＭＯＳ１１１に流れる電流とｎＭＯＳ１１２に流れる電流の信号処理を行う。すなわち、ｐＭＯＳ１１１に流れる電流とｎＭＯＳ１１２に流れる電流の変化から、アナログスイッチ回路１０１の放射線劣化に関わる信号処理を行う。
前記したように、アナログスイッチ回路１０１において、ｐＭＯＳ１１１は、ｎＭＯＳ１１２よりも放射線劣化が速い。この放射線劣化はｐＭＯＳ１１１に流れる電流とｎＭＯＳ１１２に流れる電流に異なる影響を与える。
信号処理部１０３は、これらのｐＭＯＳ１１１に流れる電流とｎＭＯＳ１１２に流れる電流の信号処理を行う。すなわち、ｐＭＯＳ１１１に流れる電流とｎＭＯＳ１１２に流れる電流の変化から、アナログスイッチ回路１０１の放射線劣化に関わる信号処理を行う。
【0025】
自己診断部１０４は、信号処理部１０３の信号によって、耐放射線回路１１の放射線劣化に関する自己診断を行う。
具体的には、自己診断部１０４は、信号処理部１０３の放射線劣化に関わる信号処理の結果を基に、アナログスイッチ回路１０１の劣化状況、さらには耐放射線回路１１そのもの放射線劣化を解析して、耐放射線回路１１としての自己診断を行う。
具体的には、自己診断部１０４は、信号処理部１０３の放射線劣化に関わる信号処理の結果を基に、アナログスイッチ回路１０１の劣化状況、さらには耐放射線回路１１そのもの放射線劣化を解析して、耐放射線回路１１としての自己診断を行う。
【0026】
＜第１実施形態の総括＞
耐放射線回路１１は、アナログスイッチ回路１０１、パイロット信号生成部１０２、信号処理部１０３、自己診断部１０４を備えて構成されている。
アナログスイッチ回路１０１は、放射線の線量が高い放射線領域、例えば原子力発電プラントの格納容器（ＰＣＶ）内部に設置されている。信号処理部１０３と自己診断部１０４は、放射線の線量が低い非放射線領域（もしくは低放射線領域）に設置されている。
耐放射線回路１１は、アナログスイッチ回路１０１、パイロット信号生成部１０２、信号処理部１０３、自己診断部１０４を備えて構成されている。
アナログスイッチ回路１０１は、放射線の線量が高い放射線領域、例えば原子力発電プラントの格納容器（ＰＣＶ）内部に設置されている。信号処理部１０３と自己診断部１０４は、放射線の線量が低い非放射線領域（もしくは低放射線領域）に設置されている。
【0027】
アナログスイッチ回路１０１を構成するｐＭＯＳ１１１とｎＭＯＳ１１２の半導体素子は、放射線の影響を受けにくい、ＳｉＣを基に構成されている。ただし、ｐＭＯＳ１１１とｎＭＯＳ１１２にＳｉＣを用いたとしても、放射線の影響によって、半導体素子として所定の劣化が進行する。アナログスイッチ回路１０１は、ｐＭＯＳ１１１とｎＭＯＳ１１２とが放射線に対して劣化すると電気的特性が変化する。なお、ｎＭＯＳよりもｐＭＯＳの方が、放射線劣化が速い。
そこで、信号処理部１０３は、入力した信号の変化から、アナログスイッチ回路１０１の放射線劣化に関わる信号処理を行う。自己診断部１０４は、信号処理部１０３の信号によって、耐放射線回路１１の放射線劣化に関する自己診断を行う。
そこで、信号処理部１０３は、入力した信号の変化から、アナログスイッチ回路１０１の放射線劣化に関わる信号処理を行う。自己診断部１０４は、信号処理部１０３の信号によって、耐放射線回路１１の放射線劣化に関する自己診断を行う。
【0028】
＜第１実施形態の効果＞
本発明の第１実施形態の耐放射線回路によれば、ＳｉＣによるｐＭＯＳとｎＭＯＳで構成されたアナログスイッチ回路が、ｐＭＯＳとｎＭＯＳの特性差によって、アナログスイッチ回路を通過したパイロット信号に歪みが生じる。この歪みを信号処理部で受信し、自己診断部で診断することで、アナログスイッチ回路の劣化度を評価することができる。
すなわち、本発明の第１実施形態によれば、耐放射線性などの耐環境性能に優れ、かつ放射線による劣化を診断する耐放射線回路、および耐放射線回路の自己診断方法を提供できる。
本発明の第１実施形態の耐放射線回路によれば、ＳｉＣによるｐＭＯＳとｎＭＯＳで構成されたアナログスイッチ回路が、ｐＭＯＳとｎＭＯＳの特性差によって、アナログスイッチ回路を通過したパイロット信号に歪みが生じる。この歪みを信号処理部で受信し、自己診断部で診断することで、アナログスイッチ回路の劣化度を評価することができる。
すなわち、本発明の第１実施形態によれば、耐放射線性などの耐環境性能に優れ、かつ放射線による劣化を診断する耐放射線回路、および耐放射線回路の自己診断方法を提供できる。
【0029】
≪第２実施形態≫
本発明の第２実施形態に係る耐放射線回路の構成について、図を参照して説明する。
図２は、本発明の第２実施形態に係る耐放射線回路の構成例を示す図である。なお、以下の説明は、主として耐放射線回路についての説明であるが、その自己診断方法の説明も兼ねるものとする。
本発明の第２実施形態に係る耐放射線回路の構成について、図を参照して説明する。
図２は、本発明の第２実施形態に係る耐放射線回路の構成例を示す図である。なお、以下の説明は、主として耐放射線回路についての説明であるが、その自己診断方法の説明も兼ねるものとする。
【0030】
図２において、耐放射線回路１２は、アナログスイッチ回路１０１、パイロット信号生成部１０２、信号処理部１０３、自己診断部１０４、データベース部（ＤＢ）１０５を備えて構成されている。
以上の図２に示す耐放射線回路１２が、図１の耐放射線回路１１と異なるのは、データベース部（ＤＢ）１０５である。他の構成要素は、同じであるので重複する説明は省略する。
以上の図２に示す耐放射線回路１２が、図１の耐放射線回路１１と異なるのは、データベース部（ＤＢ）１０５である。他の構成要素は、同じであるので重複する説明は省略する。
【0031】
データベース部１０５は、あらかじめ放射線の照射量に対するパイロット信号生成部１０２のパイロット信号のアナログスイッチ回路１０１を通過後における信号の歪みの影響のデータをデータベースとして蓄積している。
したがって、自己診断部１０４は、信号処理部１０３の信号を都度、演算して判定するよりは、データベース部１０５にあらかじめ蓄積されたデータベース（データ）を参照すれば、短時間に精度よく、アナログスイッチ回路１０１の劣化を診断できる。
したがって、自己診断部１０４は、信号処理部１０３の信号を都度、演算して判定するよりは、データベース部１０５にあらかじめ蓄積されたデータベース（データ）を参照すれば、短時間に精度よく、アナログスイッチ回路１０１の劣化を診断できる。
【0032】
＜第２実施形態の効果＞
本発明の第２実施形態によれば、データベース部１０５にあらかじめ蓄積されたデータベース（データ）を参照することにより、短時間に精度よく、アナログスイッチ回路１０１の劣化を診断できる。
本発明の第２実施形態によれば、データベース部１０５にあらかじめ蓄積されたデータベース（データ）を参照することにより、短時間に精度よく、アナログスイッチ回路１０１の劣化を診断できる。
【0033】
≪第３実施形態≫
本発明の第３実施形態に係る耐放射線回路の構成について、図を参照して説明する。
図３は、本発明の第３実施形態に係る耐放射線回路の構成例を示す図である。なお、以下の説明は、主として耐放射線回路についての説明であるが、その自己診断方法の説明も兼ねるものとする。
本発明の第３実施形態に係る耐放射線回路の構成について、図を参照して説明する。
図３は、本発明の第３実施形態に係る耐放射線回路の構成例を示す図である。なお、以下の説明は、主として耐放射線回路についての説明であるが、その自己診断方法の説明も兼ねるものとする。
【0034】
図３において、耐放射線回路１３は、アナログスイッチ回路１０１、パイロット信号生成部１０２、信号処理部１０３、自己診断部１０４、アラーム指令部１０６、アラーム表示部１０７を備えて構成されている。
以上の図３に示す耐放射線回路１５が図１の耐放射線回路１１と異なるのは、アラーム指令部１０６、アラーム表示部１０７である。他の構成要素は、同じであるので重複する説明は省略する。
以上の図３に示す耐放射線回路１５が図１の耐放射線回路１１と異なるのは、アラーム指令部１０６、アラーム表示部１０７である。他の構成要素は、同じであるので重複する説明は省略する。
【0035】
図３において、自己診断部１０４でアナログスイッチ回路１０１の故障、もしくは電気特性の劣化が検知された場合に、信号処理部１０３からアラーム指令部１０６を介して第１のアラーム指令がアラーム表示部１０７に発信される。
あるいは、自己診断部１０４から第２のアラーム指令がアラーム表示部１０７に発信される。
信号処理部１０３からアラーム指令部１０６を介して発信される第１のアラーム指令は、アナログスイッチ回路１０１が故障した場合のような重大な状況のアラームである。
また、自己診断部１０４から発信される第２のアラーム指令は、アナログスイッチ回路１０１の電気特性の劣化が検知された場合のような状況に対応するアラームである。
あるいは、自己診断部１０４から第２のアラーム指令がアラーム表示部１０７に発信される。
信号処理部１０３からアラーム指令部１０６を介して発信される第１のアラーム指令は、アナログスイッチ回路１０１が故障した場合のような重大な状況のアラームである。
また、自己診断部１０４から発信される第２のアラーム指令は、アナログスイッチ回路１０１の電気特性の劣化が検知された場合のような状況に対応するアラームである。
【0036】
アナログスイッチ回路１０１が故障した場合のような明確な状況は、信号処理部１０３の段階でも比較的容易に判定できるので、自己診断部１０４を介さずにアラーム表示部１０７にアラーム指令部１０６を介してアラーム（第１のアラーム指令）を出す。
また、アナログスイッチ回路１０１の電気特性の劣化を検知するような場合のような軽微な変化の状況においては、自己診断部１０４の診断を経てから、アラーム表示部１０７にアラーム（第２のアラーム指令）を出す。
アラーム表示部１０７は、第１のアラーム指令、または第２のアラーム指令を受信すると、アナログスイッチの異状（異常）を表示する。この表示は、単に異状（故障、異常）を表示するように設定する場合と、第１のアラーム指令と第２のアラーム指令を区別して、例えば第２のアラーム指令においては、詳細な情報を表示するようにも設定できる。
また、アナログスイッチ回路１０１の電気特性の劣化を検知するような場合のような軽微な変化の状況においては、自己診断部１０４の診断を経てから、アラーム表示部１０７にアラーム（第２のアラーム指令）を出す。
アラーム表示部１０７は、第１のアラーム指令、または第２のアラーム指令を受信すると、アナログスイッチの異状（異常）を表示する。この表示は、単に異状（故障、異常）を表示するように設定する場合と、第１のアラーム指令と第２のアラーム指令を区別して、例えば第２のアラーム指令においては、詳細な情報を表示するようにも設定できる。
【0037】
＜第３実施形態の効果＞
本発明の第３実施形態によれば、耐放射線回路のアラーム表示を使用者（保全者）が確認しやすくなるため、機器の交換が適切に実施することができるようになる。そして機器の健全性を保証できるようになる。
本発明の第３実施形態によれば、耐放射線回路のアラーム表示を使用者（保全者）が確認しやすくなるため、機器の交換が適切に実施することができるようになる。そして機器の健全性を保証できるようになる。
【0038】
≪第４実施形態≫
本発明の第４実施形態に係る耐放射線回路の構成について、図を参照して説明する。
図４Ａは、本発明の第４実施形態に係る耐放射線回路の構成例を示す図である。
図４Ａにおいて、耐放射線回路１４は、アナログスイッチ回路１０１、電池３１１、信号処理部１０３、自己診断部１０４を備えて構成されている。
以上の図４に示す耐放射線回路１４が図１の耐放射線回路１１と異なるのは、図１におけるパイロット信号生成部１０２が、図４におけるパイロット信号生成部２０２として、電池３１１で構成されていることである。他の構成要素は、同じであるので重複する説明は省略する。
本発明の第４実施形態に係る耐放射線回路の構成について、図を参照して説明する。
図４Ａは、本発明の第４実施形態に係る耐放射線回路の構成例を示す図である。
図４Ａにおいて、耐放射線回路１４は、アナログスイッチ回路１０１、電池３１１、信号処理部１０３、自己診断部１０４を備えて構成されている。
以上の図４に示す耐放射線回路１４が図１の耐放射線回路１１と異なるのは、図１におけるパイロット信号生成部１０２が、図４におけるパイロット信号生成部２０２として、電池３１１で構成されていることである。他の構成要素は、同じであるので重複する説明は省略する。
【0039】
図４Ａにおいては、前記したように、図１におけるパイロット信号生成部１０２（図４におけるパイロット信号生成部２０２）が電池３１１で構成されている。
電池３１１は、負極がグラウンド（ＧＮＤ、アース）３２２に接続され、正極が信号線３２１として、アナログスイッチ回路１０１の入力部の第１端子に接続されている。
電池３１１が安定した所定の固定電位を出力する電池であれば、図１におけるパイロット信号生成部１０２の機能を有する。
なお、電池３１１は、放射線環境に設置してもよいし、また非放射線領域に設置してもよい。ただし、電池３１１の設置場所は、アナログスイッチ回路１０１の近傍である方がノイズの影響が少なく、安定したパイロット信号を供給できる。
また、電池３１１を放射線環境に設置する場合には、鉛などの放射線遮蔽物による遮蔽によって電池３１１に照射される放射線量を低減させてもよい
電池３１１は、負極がグラウンド（ＧＮＤ、アース）３２２に接続され、正極が信号線３２１として、アナログスイッチ回路１０１の入力部の第１端子に接続されている。
電池３１１が安定した所定の固定電位を出力する電池であれば、図１におけるパイロット信号生成部１０２の機能を有する。
なお、電池３１１は、放射線環境に設置してもよいし、また非放射線領域に設置してもよい。ただし、電池３１１の設置場所は、アナログスイッチ回路１０１の近傍である方がノイズの影響が少なく、安定したパイロット信号を供給できる。
また、電池３１１を放射線環境に設置する場合には、鉛などの放射線遮蔽物による遮蔽によって電池３１１に照射される放射線量を低減させてもよい
【0040】
＜第４実施形態の効果＞
第４実施形態の前記の構成によれば、パイロット信号生成部２０２としては、電池３１１であって、格別な回路の追加が不要であるため、比較的に簡易な構成で実現できる効果がある。
第４実施形態の前記の構成によれば、パイロット信号生成部２０２としては、電池３１１であって、格別な回路の追加が不要であるため、比較的に簡易な構成で実現できる効果がある。
【0041】
《第４実施形態の第１変形例》
前記のように、第４実施形態として、パイロット信号生成部に、電池を用いる例を示したが、さらにツェナーダイオードを用いる例を、図４Ｂを参照し、第４実施形態の第１変形例として、次に説明する。
前記のように、第４実施形態として、パイロット信号生成部に、電池を用いる例を示したが、さらにツェナーダイオードを用いる例を、図４Ｂを参照し、第４実施形態の第１変形例として、次に説明する。
【0042】
図４Ｂは、本発明の第４実施形態の第１変形例におけるパイロット信号生成部の回路構成を示す図である。
図４Ｂにおいて、パイロット信号生成部３０２は、電池４１１、ツェナーダイオード４１２、抵抗４１３を備えて構成されている。
電池４１１の負極とツェナーダイオード４１２のアノードは、互いに接続されているとともに、グラウンド４２２に接続されている。
電池４１１の正極とツェナーダイオード４１２のカソードの間に、抵抗４１３が接続されている。
ツェナーダイオード４１２のカソードは、パイロット信号生成部３０２の出力端子４２１に接続されている。
パイロット信号生成部３０２の出力端子４２１は、図４Ａまたは図１におけるアナログスイッチ回路１０１の入力部の第１端子に接続される。
図４Ｂにおいて、パイロット信号生成部３０２は、電池４１１、ツェナーダイオード４１２、抵抗４１３を備えて構成されている。
電池４１１の負極とツェナーダイオード４１２のアノードは、互いに接続されているとともに、グラウンド４２２に接続されている。
電池４１１の正極とツェナーダイオード４１２のカソードの間に、抵抗４１３が接続されている。
ツェナーダイオード４１２のカソードは、パイロット信号生成部３０２の出力端子４２１に接続されている。
パイロット信号生成部３０２の出力端子４２１は、図４Ａまたは図１におけるアナログスイッチ回路１０１の入力部の第１端子に接続される。
【0043】
図４Ｂにおいて、前記したように、電池４１１の正極は、抵抗４１３を介してツェナーダイオード４１２のカソードに接続されているので、出力端子４２１の電位は、ツェナーダイオード４１２の所定のツェナー電圧に保たれる。
なお、出力端子４２１からアナログスイッチ回路１０１（図４Ａ）の入力部の第１端子に流れる電流が変化しても、出力端子４２１の電圧は、ツェナーダイオード４１２の所定のツェナー電圧に保たれる。
また、電池４１１の電池電圧が所定の電圧範囲で変動したとしても、出力端子４２１の電圧は、ツェナーダイオード４１２の所定のツェナー電圧に保たれる。
以上の図４Ｂの構成によって、パイロット信号生成部３０２は、電池４１１の電池電圧の変動やアナログスイッチ回路１０１（図４Ａ）に流れる電流が変化したとしても、パイロット信号生成部３０２の出力端子４２１に安定した電圧を供給する。
なお、出力端子４２１からアナログスイッチ回路１０１（図４Ａ）の入力部の第１端子に流れる電流が変化しても、出力端子４２１の電圧は、ツェナーダイオード４１２の所定のツェナー電圧に保たれる。
また、電池４１１の電池電圧が所定の電圧範囲で変動したとしても、出力端子４２１の電圧は、ツェナーダイオード４１２の所定のツェナー電圧に保たれる。
以上の図４Ｂの構成によって、パイロット信号生成部３０２は、電池４１１の電池電圧の変動やアナログスイッチ回路１０１（図４Ａ）に流れる電流が変化したとしても、パイロット信号生成部３０２の出力端子４２１に安定した電圧を供給する。
【0044】
＜第４実施形態の第１変形例の効果＞
第４実施形態の第１変形例の前記の構成によれば、比較的に簡易な構成でありながら、電池４１１の電池電圧が所定の電圧範囲で変動したとしても、また、アナログスイッチ回路１０１に流れる電流が変化したとしても、パイロット信号生成部３０２の出力端子４２１に安定した電圧を供給する効果がある。
第４実施形態の第１変形例の前記の構成によれば、比較的に簡易な構成でありながら、電池４１１の電池電圧が所定の電圧範囲で変動したとしても、また、アナログスイッチ回路１０１に流れる電流が変化したとしても、パイロット信号生成部３０２の出力端子４２１に安定した電圧を供給する効果がある。
【0045】
《第４実施形態の第２変形例》
前記のように、第４実施形態の第１変形例では、パイロット信号生成部に、ツェナーダイオードを用いる回路構成例を示したが、さらに第４実施形態の第２変形例として、ツェナーダイオードを用いる他の回路構成例を、図４Ｃを参照して次に説明する。
前記のように、第４実施形態の第１変形例では、パイロット信号生成部に、ツェナーダイオードを用いる回路構成例を示したが、さらに第４実施形態の第２変形例として、ツェナーダイオードを用いる他の回路構成例を、図４Ｃを参照して次に説明する。
【0046】
図４Ｃは、本発明の第４実施形態の第２変形例におけるパイロット信号生成部の回路構成を示す図である。
図４Ｃにおいて、パイロット信号生成部４０２は、ツェナーダイオード４１２、抵抗４１３、コンデンサ４１４を備えて構成されている。また入力端子４３２、出力端子４３１、グラウンド４２２を備えている。
ツェナーダイオード４１２とコンデンサ４１４は並列に接続されている。そしてツェナーダイオード４１２のアノードは、グラウンド４２２に接続され、ツェナーダイオード４１２のカソードは、出力端子４３１に接続されている。
図４Ｃにおいて、パイロット信号生成部４０２は、ツェナーダイオード４１２、抵抗４１３、コンデンサ４１４を備えて構成されている。また入力端子４３２、出力端子４３１、グラウンド４２２を備えている。
ツェナーダイオード４１２とコンデンサ４１４は並列に接続されている。そしてツェナーダイオード４１２のアノードは、グラウンド４２２に接続され、ツェナーダイオード４１２のカソードは、出力端子４３１に接続されている。
【0047】
抵抗４１３は、入力端子４３２とツェナーダイオード４１２のカソードに接続されている。
入力端子４３２とグラウンド４２２との間に入力電圧が印加される。この入力電圧は所定の電圧範囲、所定の時間の間に変動する可能性があってもよい。前記の入力電圧は、抵抗４１３とコンデンサ４１４とによって、平滑化される。また、抵抗４１３とコンデンサ４１４の接続点、すなわち出力端子４３１とグラウンド４２２との間には、ツェナーダイオード４１２が接続されている。そのため、出力端子４３１とグラウンド４２２との間は、ツェナーダイオード４１２のツェナー電圧に保たれる。
入力端子４３２とグラウンド４２２との間に入力電圧が印加される。この入力電圧は所定の電圧範囲、所定の時間の間に変動する可能性があってもよい。前記の入力電圧は、抵抗４１３とコンデンサ４１４とによって、平滑化される。また、抵抗４１３とコンデンサ４１４の接続点、すなわち出力端子４３１とグラウンド４２２との間には、ツェナーダイオード４１２が接続されている。そのため、出力端子４３１とグラウンド４２２との間は、ツェナーダイオード４１２のツェナー電圧に保たれる。
【0048】
以上の回路構成によって、入力端子４３２とグラウンド４２２との間に印加される入力電圧が所定の電圧範囲で変動したとしても、また、アナログスイッチ回路１０１（図４Ａ）に流れる電流が変化したとしても、出力端子４３１とグラウンド４２２との間の電位は、所定の電圧（ツェナー電圧）に安定して保たれる。すなわち、パイロット信号生成部４０２の出力端子４３１は、安定した電圧を出力、供給する。
【0049】
＜第４実施形態の第２変形例の効果＞
第４実施形態の第２変形例の前記の構成によれば、固定電圧を供給する電池を必要としない。
そして、入力電圧が所定の電圧範囲で変動したとしても、また、アナログスイッチ回路１０１に流れる電流が変化したとしても、パイロット信号生成部４０２の出力端子４３１に安定した電圧を出力、供給する効果がある。
第４実施形態の第２変形例の前記の構成によれば、固定電圧を供給する電池を必要としない。
そして、入力電圧が所定の電圧範囲で変動したとしても、また、アナログスイッチ回路１０１に流れる電流が変化したとしても、パイロット信号生成部４０２の出力端子４３１に安定した電圧を出力、供給する効果がある。
【0050】
≪第５実施形態≫
本発明の第５実施形態に係る耐放射線回路の構成を、図を参照して説明する。
図５は、本発明の第５実施形態に係る耐放射線回路におけるパイロット信号生成部をバンドギャップリファレンス回路で構成した一例を示す図である。
本発明の第５実施形態に係る耐放射線回路の構成を、図を参照して説明する。
図５は、本発明の第５実施形態に係る耐放射線回路におけるパイロット信号生成部をバンドギャップリファレンス回路で構成した一例を示す図である。
【0051】
図５において、バンドギャップリファレンス回路５０２は、図１におけるパイロット信号生成部１０２の具体的な構成例を示すものである。他の耐放射線回路（１１）の構成は、図１と同じであるので重複する説明は省略する。
図５に示すバンドギャップリファレンス回路５０２は、トランジスタＱ１，Ｑ２、抵抗Ｒ１，Ｒ２，Ｒ３、オペアンプ回路５１０を備えて構成されている。
図５に示すバンドギャップリファレンス回路５０２は、トランジスタＱ１，Ｑ２、抵抗Ｒ１，Ｒ２，Ｒ３、オペアンプ回路５１０を備えて構成されている。
【0052】
トランジスタＱ１は、ベースとコレクタがショートされており、いわゆるダイオード接続されている。
また、トランジスタＱ１のコレクタは、抵抗Ｒ１の一端に接続されている。トランジスタＱ１のエミッタは、グラウンド（ＧＮＤ）に接続されている。抵抗Ｒ１の他端は、オペアンプ回路５１０の出力端子２３０（Ｖｏｕｔ）に接続されている。
トランジスタＱ１のコレクタと、抵抗Ｒ１の接続点はオペアンプ回路５１０の非反転端子に接続されている。
また、トランジスタＱ１のコレクタは、抵抗Ｒ１の一端に接続されている。トランジスタＱ１のエミッタは、グラウンド（ＧＮＤ）に接続されている。抵抗Ｒ１の他端は、オペアンプ回路５１０の出力端子２３０（Ｖｏｕｔ）に接続されている。
トランジスタＱ１のコレクタと、抵抗Ｒ１の接続点はオペアンプ回路５１０の非反転端子に接続されている。
【0053】
トランジスタＱ２は、ベースとコレクタがショートされており、いわゆるダイオード接続されている。
また、トランジスタＱ２のコレクタは、直列に接続された抵抗Ｒ３の一端に接続されている。
トランジスタＱ２のエミッタは、グラウンド（ＧＮＤ）に接続されている。抵抗Ｒ３と抵抗Ｒ２は直列に接続されている。抵抗Ｒ３の多端である抵抗Ｒ３と抵抗Ｒ２との接続点は、オペアンプ５１０の反転端子に接続されている。
抵抗Ｒ２の他端はオペアンプ回路５１０の出力端子２３０に接続されている。
また、トランジスタＱ２のコレクタは、直列に接続された抵抗Ｒ３の一端に接続されている。
トランジスタＱ２のエミッタは、グラウンド（ＧＮＤ）に接続されている。抵抗Ｒ３と抵抗Ｒ２は直列に接続されている。抵抗Ｒ３の多端である抵抗Ｒ３と抵抗Ｒ２との接続点は、オペアンプ５１０の反転端子に接続されている。
抵抗Ｒ２の他端はオペアンプ回路５１０の出力端子２３０に接続されている。
【0054】
以上の回路構成のバンドギャップリファレンス回路５０２は、一般的に知られた回路であるので、詳細な説明は省略する。ただし、概要としては、次のとおりである。
【0055】
図５において、ベースとコレクタがショートされたトランジスタＱ１と定電流を流す意図の抵抗Ｒ１との組み合わせにより、それらの接続点にはトランジスタＱ１のベースエミッタ間の電圧が生成される。なお、この電圧は、前記したようにオペアンプ回路５１０の非反転端子に入力する。
また、ベースとコレクタがショートされたトランジスタＱ１と抵抗Ｒ２と抵抗Ｒ３との組み合わせにより、抵抗Ｒ２と抵抗Ｒ３の接続点には、トランジスタＱ２のベースエミッタ間の電圧に比例する電圧が生成される。なお、この電圧は、前記したようにオペアンプ回路５１０の反転端子に入力する。
また、ベースとコレクタがショートされたトランジスタＱ１と抵抗Ｒ２と抵抗Ｒ３との組み合わせにより、抵抗Ｒ２と抵抗Ｒ３の接続点には、トランジスタＱ２のベースエミッタ間の電圧に比例する電圧が生成される。なお、この電圧は、前記したようにオペアンプ回路５１０の反転端子に入力する。
【0056】
以上の構成によって、抵抗Ｒ３にかかる電圧は、トランジスタＱ１のエミッタベース電圧とトランジスタＱ２のエミッタベース電圧の差の電圧となる。また、抵抗Ｒ２と抵抗Ｒ３に流れる電流が等しいことを考慮すれば、オペアンプ回路５１０の出力電圧Ｖoutは、トランジスタＱ１のエミッタベース間電圧ＶBE1と、熱電圧ＶＴに比例（比例定数Ｋ）するＫＶＴの和となる。すなわち、
Ｖout ＝ＶBE1＋ＫＶＴ ・・・（式１）
となる。なお、比例定数Ｋは、抵抗Ｒ１、抵抗Ｒ２、抵抗Ｒ３の抵抗値の比で定まる。
式１におけるＶBE1とＫＶＴは、正負、逆の温度係数を有しているので、比例定数Ｋを適切に選択すれば、温度の変化に強い基準電圧回路を提供できる。
また、前記のＶBE1は、シリコン等の半導体のバンドギャップ電圧に関連する電圧値であるので、図５は、一般的に「バンドギャップリファレンス回路」と呼称される。
Ｖout ＝ＶBE1＋ＫＶＴ ・・・（式１）
となる。なお、比例定数Ｋは、抵抗Ｒ１、抵抗Ｒ２、抵抗Ｒ３の抵抗値の比で定まる。
式１におけるＶBE1とＫＶＴは、正負、逆の温度係数を有しているので、比例定数Ｋを適切に選択すれば、温度の変化に強い基準電圧回路を提供できる。
また、前記のＶBE1は、シリコン等の半導体のバンドギャップ電圧に関連する電圧値であるので、図５は、一般的に「バンドギャップリファレンス回路」と呼称される。
【0057】
なお、バンドギャップリファレンス回路５０２は、放射線環境に設置してもよいし、非放射線領域に設置してもよい。
バンドギャップリファレンス回路５０２を放射線領域に設置する場合、放射線耐性を上げるために、Ｓｉよりもバンドギャップの高い半導体素子、例えばＳｉＣで構成することが望ましい。また、鉛などの遮蔽により照射される放射線量を低減させてもよい。
なお、鉛などの遮蔽物でバンドギャップリファレンス回路５０２を覆う場合には、図５におけるトランジスタＱ１，Ｑ２、オペアンプ５１０は、Ｓｉ半導体を用いることも可能である。
バンドギャップリファレンス回路５０２を放射線領域に設置する場合、放射線耐性を上げるために、Ｓｉよりもバンドギャップの高い半導体素子、例えばＳｉＣで構成することが望ましい。また、鉛などの遮蔽により照射される放射線量を低減させてもよい。
なお、鉛などの遮蔽物でバンドギャップリファレンス回路５０２を覆う場合には、図５におけるトランジスタＱ１，Ｑ２、オペアンプ５１０は、Ｓｉ半導体を用いることも可能である。
【0058】
以上のように、図５に示したバンドギャップリファレンス回路５０２は、半導体材料のバンドギャップ電圧を利用して所定の電圧値を生成する回路であって、図１におけるパイロット信号生成部１０２の構成例を示すものである。
図５に示すバンドギャップリファレンス回路５０２の出力端子２３０の出力（Ｖｏｕｔ）は、パイロット信号生成部１０２（図１）のパイロット信号として、アナログスイッチ回路の入力部（第１端子１００３：図１）に印加する。
図５に示すバンドギャップリファレンス回路５０２の出力端子２３０の出力（Ｖｏｕｔ）は、パイロット信号生成部１０２（図１）のパイロット信号として、アナログスイッチ回路の入力部（第１端子１００３：図１）に印加する。
【0059】
なお、図５において、オペアンプ５１０は、電源としてのＶｃｃ，ＧＮＤ間に接続されている。この電源としてのＶｃｃ，ＧＮＤは、後記する図６Ａのマルチプレクサ回路１１０の電源ＶＤＤ，ＶＳＳと実質的には概ね同じ意味であり、同じ機能を果たす。
ただし、動作に適正な電圧の差や、ノイズの混入を防止するために、電源系を分けて使用する場合もある。電源系を分けて使用する場合には、前記のように、（Ｖｃｃ，ＧＮＤ）や（ＶＤＤ，ＶＳＳ）と区別して表記することもある。
ただし、動作に適正な電圧の差や、ノイズの混入を防止するために、電源系を分けて使用する場合もある。電源系を分けて使用する場合には、前記のように、（Ｖｃｃ，ＧＮＤ）や（ＶＤＤ，ＶＳＳ）と区別して表記することもある。
【0060】
＜第５実施形態の効果＞
第５実施形態の耐放射線回路におけるパイロット信号生成部をバンドギャップリファレンス回路で構成することによって、供給電圧の変動や環境温度の変化に対してもパイロット信号生成部としての出力端子に安定した電圧を供給する効果がある。
第５実施形態の耐放射線回路におけるパイロット信号生成部をバンドギャップリファレンス回路で構成することによって、供給電圧の変動や環境温度の変化に対してもパイロット信号生成部としての出力端子に安定した電圧を供給する効果がある。
【0061】
≪第６実施形態≫
本発明の第６実施形態に係る耐放射線回路の構成を、図６Ａ、図６Ｂ、図６Ｃを参照して説明する。
図６Ａは、本発明の第６実施形態に係る耐放射線回路において、図１に示したアナログスイッチ回路１０１を複数個、用いてマルチプレクサ回路１１０を構成した一例を示す図である。
本発明の第６実施形態に係る耐放射線回路の構成を、図６Ａ、図６Ｂ、図６Ｃを参照して説明する。
図６Ａは、本発明の第６実施形態に係る耐放射線回路において、図１に示したアナログスイッチ回路１０１を複数個、用いてマルチプレクサ回路１１０を構成した一例を示す図である。
【0062】
図６Ａにおいて、マルチプレクサ回路１１０は、複数個のアナログスイッチ回路（ＳＷ０，ＳＷ１，ＳＷ２，ＳＷ３）と、デコーダ回路（ＤＥＣ）１２０を備えて構成されている。また、マルチプレクサ回路１１０の出力（出力信号Ｄ）を増幅する増幅部１１６を、マルチプレクサ回路１１０の外部に備えている。
図６Ａにおけるアナログスイッチ回路（ＳＷ０，ＳＷ１，ＳＷ２，ＳＷ３）は、それぞれ図１におけるアナログスイッチ回路１０１に相当する。
なお、耐放射線回路（１１）としての他の構成は、図１と概ね同じ構成であるので、重複する説明は省略する。
図６Ａにおけるアナログスイッチ回路（ＳＷ０，ＳＷ１，ＳＷ２，ＳＷ３）は、それぞれ図１におけるアナログスイッチ回路１０１に相当する。
なお、耐放射線回路（１１）としての他の構成は、図１と概ね同じ構成であるので、重複する説明は省略する。
【0063】
図６Ａにおいて、４個のアナログスイッチ回路ＳＷ０，ＳＷ１，ＳＷ２，ＳＷ３は、それぞれの第１端子に、それぞれに信号Ｓ０，Ｓ１，Ｓ２，Ｓ３を入力している。
信号Ｓ０は、パイロット信号生成部（１０２）の出力信号である。また、信号Ｓ１，Ｓ２，Ｓ３は、ＰＣＶ（原子力発電プラントの格納容器）内部に設置された計測機器の信号、または、他のパイロット信号生成部の出力信号である。
また、アナログスイッチ回路ＳＷ０，ＳＷ１，ＳＷ２，ＳＷ３のそれぞれの第２端子は、互い接続され、マルチプレクサ回路１１０の出力端子となっている。この出力端子から出力信号Ｄが出力する。
また、デコーダ回路１２０の制御信号Ａ０，Ａ１が入力している。
また、マルチプレクサ回路１１０には正電源ＶＤＤと負電源ＶＳＳが供給されている。
信号Ｓ０は、パイロット信号生成部（１０２）の出力信号である。また、信号Ｓ１，Ｓ２，Ｓ３は、ＰＣＶ（原子力発電プラントの格納容器）内部に設置された計測機器の信号、または、他のパイロット信号生成部の出力信号である。
また、アナログスイッチ回路ＳＷ０，ＳＷ１，ＳＷ２，ＳＷ３のそれぞれの第２端子は、互い接続され、マルチプレクサ回路１１０の出力端子となっている。この出力端子から出力信号Ｄが出力する。
また、デコーダ回路１２０の制御信号Ａ０，Ａ１が入力している。
また、マルチプレクサ回路１１０には正電源ＶＤＤと負電源ＶＳＳが供給されている。
【0064】
図６Ａにおいて、デコーダ回路１２０は、４個のＮＡＮＤ回路１４０，１４１，１４２，１４３と、６個のインバータ回路１３０，１３１，１５０，１５１，１５２，１５３を備えて構成されている。
デコーダ回路１２０は、制御信号Ａ０,Ａ１を入力している。
制御信号Ａ０は、ＮＡＮＤ回路１４１，１４３のそれぞれの第１入力端子に入力している。また、制御信号Ａ０は、インバータ回路１３０の入力端子に接続されている。インバータ回路１３０の出力端子は、ＮＡＮＤ回路１４０，１４２のそれぞれの第１入力端子に入力している。
制御信号Ａ１は、ＮＡＮＤ回路１４２，１４３のそれぞれの第２入力端子に入力している。また、制御信号Ａ１は、インバータ回路１３１の入力端子に接続されている。インバータ回路１３１の出力端子は、ＮＡＮＤ回路１４０，１４１のそれぞれの第２入力端子に入力している。
デコーダ回路１２０は、制御信号Ａ０,Ａ１を入力している。
制御信号Ａ０は、ＮＡＮＤ回路１４１，１４３のそれぞれの第１入力端子に入力している。また、制御信号Ａ０は、インバータ回路１３０の入力端子に接続されている。インバータ回路１３０の出力端子は、ＮＡＮＤ回路１４０，１４２のそれぞれの第１入力端子に入力している。
制御信号Ａ１は、ＮＡＮＤ回路１４２，１４３のそれぞれの第２入力端子に入力している。また、制御信号Ａ１は、インバータ回路１３１の入力端子に接続されている。インバータ回路１３１の出力端子は、ＮＡＮＤ回路１４０，１４１のそれぞれの第２入力端子に入力している。
【0065】
ＮＡＮＤ回路１４０の出力信号は、インバータ回路１５０に入力している。ＮＡＮＤ回路１４０の出力信号ＳＷ０Ｉとインバータ回路１５０の出力信号ＳＷ０ｈは、アナログスイッチ回路ＳＷ０のそれぞれｐＭＯＳのゲートとｎＭＯＳのゲートに入力している。
前記の出力信号ＳＷ０Ｉと出力信号ＳＷ０ｈは、インバータ回路１５０の動作により互いに反転した関係にあるので、ＮＡＮＤ回路１４０の出力信号ＳＷ０Ｉが低電位（負電位、Ｌ、０）で、インバータ回路１５０の出力信号ＳＷ０ｈが高電位（正電位、Ｈ、１）となるとき、アナログスイッチ回路ＳＷ０が導通（ＯＮ）する。
なお、ＮＡＮＤ回路１４０の出力信号ＳＷ０Ｉが低電位（負電位、Ｌ、０）となるのは、デコーダ回路１２０の制御信号Ａ０と制御信号Ａ１が共に低電位（負電位、Ｌ、０）の場合である。
前記の出力信号ＳＷ０Ｉと出力信号ＳＷ０ｈは、インバータ回路１５０の動作により互いに反転した関係にあるので、ＮＡＮＤ回路１４０の出力信号ＳＷ０Ｉが低電位（負電位、Ｌ、０）で、インバータ回路１５０の出力信号ＳＷ０ｈが高電位（正電位、Ｈ、１）となるとき、アナログスイッチ回路ＳＷ０が導通（ＯＮ）する。
なお、ＮＡＮＤ回路１４０の出力信号ＳＷ０Ｉが低電位（負電位、Ｌ、０）となるのは、デコーダ回路１２０の制御信号Ａ０と制御信号Ａ１が共に低電位（負電位、Ｌ、０）の場合である。
【0066】
ＮＡＮＤ回路１４１の出力信号は、インバータ回路１５１に入力している。ＮＡＮＤ回路１４１の出力信号ＳＷ１Ｉとインバータ回路１５１の出力信号ＳＷ１ｈは、アナログスイッチ回路ＳＷ１のそれぞれｐＭＯＳのゲートとｎＭＯＳのゲートに入力している。
前記の出力信号ＳＷ１Ｉと出力信号ＳＷ１ｈは、インバータ回路１５１の動作により互いに反転した関係にあるので、ＮＡＮＤ回路１４１の出力信号ＳＷ１Ｉが低電位（負電位、Ｌ、０）で、インバータ回路１５１の出力信号ＳＷ１ｈが高電位（正電位、Ｈ、１）となるとき、アナログスイッチ回路ＳＷ１が導通（ＯＮ）する。
なお、ＮＡＮＤ回路１４１の出力信号ＳＷ１Ｉが低電位（負電位、Ｌ、０）となるのは、デコーダ回路１２０の制御信号Ａ０が高電位（正電位、Ｈ、１）であり、制御信号Ａ１が低電位（負電位、Ｌ、０）の場合である。
前記の出力信号ＳＷ１Ｉと出力信号ＳＷ１ｈは、インバータ回路１５１の動作により互いに反転した関係にあるので、ＮＡＮＤ回路１４１の出力信号ＳＷ１Ｉが低電位（負電位、Ｌ、０）で、インバータ回路１５１の出力信号ＳＷ１ｈが高電位（正電位、Ｈ、１）となるとき、アナログスイッチ回路ＳＷ１が導通（ＯＮ）する。
なお、ＮＡＮＤ回路１４１の出力信号ＳＷ１Ｉが低電位（負電位、Ｌ、０）となるのは、デコーダ回路１２０の制御信号Ａ０が高電位（正電位、Ｈ、１）であり、制御信号Ａ１が低電位（負電位、Ｌ、０）の場合である。
【0067】
ＮＡＮＤ回路１４２の出力信号は、インバータ回路１５２に入力している。ＮＡＮＤ回路１４２の出力信号ＳＷ２Ｉとインバータ回路１５２の出力信号ＳＷ２ｈは、アナログスイッチ回路ＳＷ２のそれぞれｐＭＯＳのゲートとｎＭＯＳのゲートに入力している。
前記の出力信号ＳＷ２Ｉと出力信号ＳＷ２ｈは、インバータ回路１５２の動作により互いに反転した関係にあるので、ＮＡＮＤ回路１４２の出力信号ＳＷ２Ｉが低電位（負電位、Ｌ、０）で、インバータ回路１５２の出力信号ＳＷ２ｈが高電位（正電位、Ｈ、１）となるとき、アナログスイッチ回路ＳＷ２が導通（ＯＮ）する。
なお、ＮＡＮＤ回路１４２の出力信号ＳＷ２Ｉが低電位（負電位、Ｌ、０）となるのは、デコーダ回路１２０の制御信号Ａ０が低電位（負電位、Ｌ、０）であり、制御信号Ａ１が高電位（正電位、Ｈ、１）の場合である。
前記の出力信号ＳＷ２Ｉと出力信号ＳＷ２ｈは、インバータ回路１５２の動作により互いに反転した関係にあるので、ＮＡＮＤ回路１４２の出力信号ＳＷ２Ｉが低電位（負電位、Ｌ、０）で、インバータ回路１５２の出力信号ＳＷ２ｈが高電位（正電位、Ｈ、１）となるとき、アナログスイッチ回路ＳＷ２が導通（ＯＮ）する。
なお、ＮＡＮＤ回路１４２の出力信号ＳＷ２Ｉが低電位（負電位、Ｌ、０）となるのは、デコーダ回路１２０の制御信号Ａ０が低電位（負電位、Ｌ、０）であり、制御信号Ａ１が高電位（正電位、Ｈ、１）の場合である。
【0068】
ＮＡＮＤ回路１４３の出力信号は、インバータ回路１５３に入力している。ＮＡＮＤ回路１４３の出力信号ＳＷ３Ｉとインバータ回路１５３の出力信号ＳＷ３ｈは、アナログスイッチ回路ＳＷ３のそれぞれｐＭＯＳのゲートとｎＭＯＳのゲートに入力している。
前記の出力信号ＳＷ３Ｉと出力信号ＳＷ３ｈは、インバータ回路１５３の動作により互いに反転した関係にあるので、ＮＡＮＤ回路１４３の出力信号ＳＷ３Ｉが低電位（負電位、Ｌ、０）で、インバータ回路１５３の出力信号ＳＷ３ｈが高電位（正電位、Ｈ、１）となるとき、アナログスイッチ回路ＳＷ３が導通（ＯＮ）する。
なお、ＮＡＮＤ回路１４３の出力信号ＳＷ３Ｉが低電位（負電位、Ｌ、０）となるのは、デコーダ回路１２０の制御信号Ａ０と制御信号Ａ１が共に高電位（正電位、Ｈ、１）の場合である。
前記の出力信号ＳＷ３Ｉと出力信号ＳＷ３ｈは、インバータ回路１５３の動作により互いに反転した関係にあるので、ＮＡＮＤ回路１４３の出力信号ＳＷ３Ｉが低電位（負電位、Ｌ、０）で、インバータ回路１５３の出力信号ＳＷ３ｈが高電位（正電位、Ｈ、１）となるとき、アナログスイッチ回路ＳＷ３が導通（ＯＮ）する。
なお、ＮＡＮＤ回路１４３の出力信号ＳＷ３Ｉが低電位（負電位、Ｌ、０）となるのは、デコーダ回路１２０の制御信号Ａ０と制御信号Ａ１が共に高電位（正電位、Ｈ、１）の場合である。
【0069】
なお、以上の構成において、アナログスイッチ回路ＳＷ０，ＳＷ１，ＳＷ２，ＳＷ３のいずれか一つが導通（ＯＮ）すると、他のアナログスイッチ回路は、すべて非導通（ＯＦＦ）となるように、デコーダ回路１２０が構成されている。
また、アナログスイッチ回路ＳＷ０，ＳＷ１，ＳＷ２，ＳＷ３は、アナログ回路動作であり、デコーダ回路１２０は、デジタル回路動作であるので、放射線に対しての回路動作において、デコーダ回路１２０は、アナログスイッチ回路よりも安定した動作をする。
また、アナログスイッチ回路ＳＷ０，ＳＷ１，ＳＷ２，ＳＷ３は、アナログ回路動作であり、デコーダ回路１２０は、デジタル回路動作であるので、放射線に対しての回路動作において、デコーダ回路１２０は、アナログスイッチ回路よりも安定した動作をする。
【0070】
図６Ｂは、本発明の第６実施形態に係る耐放射線回路において、図６Ａに示したマルチプレクサ回路１１０におけるデコーダ回路１２０の制御信号Ａ０，Ａ１に対する出力信号Ｄの真理値表を示す図である。
図６Ｂにおいて、符号Ａ０と符号Ａ１は、それぞれ制御信号Ａ０と制御信号Ａ１を示し、符号Ｄはマルチプレクサ回路１１０の出力信号Ｄを示している。
制御信号Ａ０と制御信号Ａ１の１もしくは０の組み合わせによって、出力信号Ｄが入力信号Ｓ０，Ｓ１，Ｓ２，Ｓ３のいずれかとして出力される。
図６Ｂにおいて、符号Ａ０と符号Ａ１は、それぞれ制御信号Ａ０と制御信号Ａ１を示し、符号Ｄはマルチプレクサ回路１１０の出力信号Ｄを示している。
制御信号Ａ０と制御信号Ａ１の１もしくは０の組み合わせによって、出力信号Ｄが入力信号Ｓ０，Ｓ１，Ｓ２，Ｓ３のいずれかとして出力される。
【0071】
図６Ｃは、本発明の第６実施形態に係る耐放射線回路において、図６Ａに示したマルチプレクサ回路１１０におけるデコーダ回路の制御信号Ａ０，Ａ１に対して、アナログスイッチ回路ＳＷ０，ＳＷ１，ＳＷ２，ＳＷ３のいずれかを選択する論理回路を構成するための論理式表を示す図である。
アナログスイッチ回路ＳＷ０，ＳＷ１，ＳＷ２，ＳＷ３のいずれかが、制御信号Ａ０，Ａ１に対して、図６Ｃに示すＮＡＮＤ回路とインバータ回路の論理の組み合わせで選択される論理構成を示している。
アナログスイッチ回路ＳＷ０，ＳＷ１，ＳＷ２，ＳＷ３のいずれかが、制御信号Ａ０，Ａ１に対して、図６Ｃに示すＮＡＮＤ回路とインバータ回路の論理の組み合わせで選択される論理構成を示している。
【0072】
以上、図６Ａ、図６Ｂ、図６Ｃに示した構成によって、マルチプレクサ回路１１０は、制御信号Ａ０，Ａ１に基づいたデコーダ回路１２０により、アナログスイッチ回路ＳＷ０，ＳＷ１，ＳＷ２，ＳＷ３のいずれかが導通（ＯＮ）して、信号Ｓ０，Ｓ１，Ｓ２，Ｓ３のいずれかがマルチプレクサ回路１１０から出力（出力信号Ｄ）される。
また、マルチプレクサ回路１１０から出力信号Ｄは、増幅部１１６で増幅されて、信号処理部１０３（図１）に入力する。なお、増幅部１１６は、必須要素ではない。例えば信号処理部１０３の信号検出感度を高める構成としてもよい。
信号処理部１０３以降の動作は、図１での説明と重複する説明は省略する。
また、マルチプレクサ回路１１０から出力信号Ｄは、増幅部１１６で増幅されて、信号処理部１０３（図１）に入力する。なお、増幅部１１６は、必須要素ではない。例えば信号処理部１０３の信号検出感度を高める構成としてもよい。
信号処理部１０３以降の動作は、図１での説明と重複する説明は省略する。
【0073】
前記したように、図６Ａに示した構成において、入力信号Ｓ０の入力部に、ＰＣＶ（原子力発電プラントの格納容器）内部に設置されたパイロット信号生成部（１０２：図１）の出力（出力信号）を接続することで、図１で示すようにアナログスイッチ回路ＳＷ０の劣化診断が可能となる。また、残りの入力信号Ｓ１，Ｓ２，Ｓ３には、ＰＣＶ内部に設置された計測機器の計測信号などが入力される。
【0074】
半導体素子は、同じレイアウト、同じ製造ラインであれば、放射線による劣化度合いの相関が近くなることが分かっており、アナログスイッチ回路ＳＷ０の診断結果を、アナログスイッチ回路ＳＷ１，ＳＷ２，ＳＷ３にも適用することが可能である。
この方法により、マルチプレクサ回路１１０のようにアナログスイッチ回路ＳＷ０，ＳＷ１，ＳＷ２，ＳＷ３を利用した回路（マルチプレクサ回路１１０）の健全性を保証することができるようになる。
以上の構成によって、ＳｉＣの半導体素子を用いた耐放射線型のマルチプレクサ回路が具現化する。
この方法により、マルチプレクサ回路１１０のようにアナログスイッチ回路ＳＷ０，ＳＷ１，ＳＷ２，ＳＷ３を利用した回路（マルチプレクサ回路１１０）の健全性を保証することができるようになる。
以上の構成によって、ＳｉＣの半導体素子を用いた耐放射線型のマルチプレクサ回路が具現化する。
【0075】
＜第６実施形態の総括＞
６実施形態に係る耐放射線回路においては、アナログスイッチ回路（ＳＷ０，ＳＷ１，ＳＷ２，ＳＷ３）を複数、用いてマルチプレクサ回路１１０を構成している。
ＰＣＶ（原子力発電プラントの格納容器）内には温度計などの電子回路部をもたない計測機器がいくつか設置されているが、複数の計測機器の出力を複数のアナログスイッチ回路に接続し、そのアナログスイッチ回路の複数の出力をＰＣＶの外部に取り出す場合には、ＰＣＶの外部にケーブルを引き出すためのＰＣＶの壁のペネ（貫通部）に制限がある。
そのため、マルチプレクサ回路１１０の構成をとることによって、複数のアナログスイッチ回路（ＳＷ０，ＳＷ１，ＳＷ２，ＳＷ３）の出力を１本化して、ＰＣＶの外部に取り出す。この１本の信号線を用いて、ＰＣＶ内における複数の計測機器の多点計測をＰＣＶの外部で実施する。
６実施形態に係る耐放射線回路においては、アナログスイッチ回路（ＳＷ０，ＳＷ１，ＳＷ２，ＳＷ３）を複数、用いてマルチプレクサ回路１１０を構成している。
ＰＣＶ（原子力発電プラントの格納容器）内には温度計などの電子回路部をもたない計測機器がいくつか設置されているが、複数の計測機器の出力を複数のアナログスイッチ回路に接続し、そのアナログスイッチ回路の複数の出力をＰＣＶの外部に取り出す場合には、ＰＣＶの外部にケーブルを引き出すためのＰＣＶの壁のペネ（貫通部）に制限がある。
そのため、マルチプレクサ回路１１０の構成をとることによって、複数のアナログスイッチ回路（ＳＷ０，ＳＷ１，ＳＷ２，ＳＷ３）の出力を１本化して、ＰＣＶの外部に取り出す。この１本の信号線を用いて、ＰＣＶ内における複数の計測機器の多点計測をＰＣＶの外部で実施する。
【0076】
＜第６実施形態の効果＞
ＰＣＶ（原子力発電プラントの格納容器）内の多点に設置した複数の計測機器の複数の信号を、ｐＭＯＳとｎＭＯＳの並列回路構成からなるアナログスイッチ回路を複数個と、複数の制御信号によるデコーダ回路を備えるマルチプレクサ回路を用いることによって、前記の多点計測をした複数の信号を１本の出力として、ＰＣＶの外部に取り出せる。
この多点計測をした複数の信号を１本の出力として、ＰＣＶの壁の１箇所のペネ（貫通部）から外部にケーブルを通じて取り出すことができるので、ＰＣＶの放射能に対する防護機能が確保しやすいという効果がある。
また、ＰＣＶの壁の１箇所のペネ（貫通部）から外部に１本のケーブルとして取り出せるのでケーブル削減によるコストダウンが図れるという効果がある。
ＰＣＶ（原子力発電プラントの格納容器）内の多点に設置した複数の計測機器の複数の信号を、ｐＭＯＳとｎＭＯＳの並列回路構成からなるアナログスイッチ回路を複数個と、複数の制御信号によるデコーダ回路を備えるマルチプレクサ回路を用いることによって、前記の多点計測をした複数の信号を１本の出力として、ＰＣＶの外部に取り出せる。
この多点計測をした複数の信号を１本の出力として、ＰＣＶの壁の１箇所のペネ（貫通部）から外部にケーブルを通じて取り出すことができるので、ＰＣＶの放射能に対する防護機能が確保しやすいという効果がある。
また、ＰＣＶの壁の１箇所のペネ（貫通部）から外部に１本のケーブルとして取り出せるのでケーブル削減によるコストダウンが図れるという効果がある。
【0077】
また、前記のケーブル削減によって、原子力発電プラントの廃炉作業の効率化が図れるという効果がある。
また、前記のように、マルチプレクサ回路がｐＭＯＳとｎＭＯＳの並列回路構成からなるアナログスイッチ回路を有しており、放射線に強いＳｉＣ化技術により高放射線下での高度センシングを可能とする効果がある。
また、マルチプレクサ回路自身の予兆診断を可能とする効果がある。
また、ＰＣＶ内の高度センシングによるプラント運転の効率化が図れるという効果がある。
また、前記のように、マルチプレクサ回路がｐＭＯＳとｎＭＯＳの並列回路構成からなるアナログスイッチ回路を有しており、放射線に強いＳｉＣ化技術により高放射線下での高度センシングを可能とする効果がある。
また、マルチプレクサ回路自身の予兆診断を可能とする効果がある。
また、ＰＣＶ内の高度センシングによるプラント運転の効率化が図れるという効果がある。
【0078】
≪第６実施形態の変形例≫
本発明の第６実施形態の変形例に係る耐放射線回路におけるマルチプレクサ回路の構成について、図７を参照して説明する。
図７は、本発明の第６実施形態の変形例に係る耐放射線回路におけるマルチプレクサ回路の他の構成例を示す図である。
本発明の第６実施形態の変形例に係る耐放射線回路におけるマルチプレクサ回路の構成について、図７を参照して説明する。
図７は、本発明の第６実施形態の変形例に係る耐放射線回路におけるマルチプレクサ回路の他の構成例を示す図である。
【0079】
図７において、第６実施形態の変形例としてのマルチプレクサ回路１１０Ｂは、マルチプレクサ回路１１０の他にアナログスイッチ切替回路１７０を備えて構成されている。なお、マルチプレクサ回路１１０は、図６で説明しているので、重複する説明は省略する。
アナログスイッチ切替回路１７０は、信号Ｓ３Ａと信号Ｓ３Ｂを入力している。そして制御信号Ａ３を入力しており、制御信号Ａ３によって、信号Ｓ３Ａと信号Ｓ３Ｂとを切り替えて、出力している。
アナログスイッチ切替回路１７０としての出力信号は、マルチプレクサ回路１１０の信号Ｓ３としてマルチプレクサ回路１１０に入力している。
アナログスイッチ切替回路１７０は、信号Ｓ３Ａと信号Ｓ３Ｂを入力している。そして制御信号Ａ３を入力しており、制御信号Ａ３によって、信号Ｓ３Ａと信号Ｓ３Ｂとを切り替えて、出力している。
アナログスイッチ切替回路１７０としての出力信号は、マルチプレクサ回路１１０の信号Ｓ３としてマルチプレクサ回路１１０に入力している。
【0080】
【0081】
アナログスイッチ切替回路１７０が信号Ｓ３Ａを選択すれば、図７のマルチプレクサ回路１１０の信号Ｓ３（Ｓ３Ａ）は、計測機器の計測信号Ｓ３（Ｓ３Ａ）となって、図６のマルチプレクサ回路１１０と同じ機能・動作をする。
また、アナログスイッチ切替回路１７０が信号Ｓ３Ｂを選択すれば、図７のマルチプレクサ回路１１０の信号Ｓ３（Ｓ３Ｂ）は、信号Ｓ０とは異なるパイロット信号生成部から生成されたパイロット信号（Ｓ３Ｂ）となる。そのため、マルチプレクサ回路１１０Ｂの出力は、異なるパイロット信号生成部から生成されたパイロット信号が選択可能となって、放射線の影響に対して、より正確な診断が可能となる。
また、アナログスイッチ切替回路１７０が信号Ｓ３Ｂを選択すれば、図７のマルチプレクサ回路１１０の信号Ｓ３（Ｓ３Ｂ）は、信号Ｓ０とは異なるパイロット信号生成部から生成されたパイロット信号（Ｓ３Ｂ）となる。そのため、マルチプレクサ回路１１０Ｂの出力は、異なるパイロット信号生成部から生成されたパイロット信号が選択可能となって、放射線の影響に対して、より正確な診断が可能となる。
【0082】
＜第６実施形態の変形例の効果＞
第６実施形態の変形例としてのマルチプレクサ回路１１０Ｂは、アナログスイッチ切替回路１７０を備え、信号Ｓ０とは異なるパイロット信号生成部から生成されたパイロット信号の信号Ｓ３Ｂの選択が可能となることによって、マルチプレクサ回路１１０Ｂは、放射線の影響に対して、より正確な診断が可能な構成となる。
第６実施形態の変形例としてのマルチプレクサ回路１１０Ｂは、アナログスイッチ切替回路１７０を備え、信号Ｓ０とは異なるパイロット信号生成部から生成されたパイロット信号の信号Ｓ３Ｂの選択が可能となることによって、マルチプレクサ回路１１０Ｂは、放射線の影響に対して、より正確な診断が可能な構成となる。
【0083】
≪その他の実施形態≫
なお、本発明は、以上に説明した実施形態に限定されるものでなく、さらに様々な変形例が含まれる。例えば、前記の実施形態は、本発明を分かりやすく説明するために、詳細に説明したものであり、必ずしも説明したすべての構成を備えるものに限定されるものではない。また、ある実施形態の構成の一部を他の実施形態の構成の一部で置き換えることが可能であり、さらに、ある実施形態の構成に他の実施形態の構成の一部または全部を追加・削除・置換をすることも可能である。
以下に、その他の実施形態や変形例について、さらに説明する。
なお、本発明は、以上に説明した実施形態に限定されるものでなく、さらに様々な変形例が含まれる。例えば、前記の実施形態は、本発明を分かりやすく説明するために、詳細に説明したものであり、必ずしも説明したすべての構成を備えるものに限定されるものではない。また、ある実施形態の構成の一部を他の実施形態の構成の一部で置き換えることが可能であり、さらに、ある実施形態の構成に他の実施形態の構成の一部または全部を追加・削除・置換をすることも可能である。
以下に、その他の実施形態や変形例について、さらに説明する。
【0084】
《半導体素子について》
第１実施形態においては、バンドギャップがＳｉより広く、放射線に強い半導体として、ＳｉＣをｐＭＯＳやｎＭＯＳに用いる場合について説明した。
しかし、バンドギャップがＳｉより広く、放射線に強い半導体は、ＳｉＣ（シリコンカーバイド、炭化ケイ素）に限定されない。例えば、バンドギャップが広い半導体としては、化合物半導体のＧａＡｓ（ヒ化ガリウム）、ＧａＮ（窒化ガリウム）、ＡｌＰ（リン化アルミニウム）、ＩｎＰ（リン化インジウム）等がある。
第１実施形態においては、バンドギャップがＳｉより広く、放射線に強い半導体として、ＳｉＣをｐＭＯＳやｎＭＯＳに用いる場合について説明した。
しかし、バンドギャップがＳｉより広く、放射線に強い半導体は、ＳｉＣ（シリコンカーバイド、炭化ケイ素）に限定されない。例えば、バンドギャップが広い半導体としては、化合物半導体のＧａＡｓ（ヒ化ガリウム）、ＧａＮ（窒化ガリウム）、ＡｌＰ（リン化アルミニウム）、ＩｎＰ（リン化インジウム）等がある。
【0085】
なお、ＳｉＣは、ＩＶ族－ＩＶ族の組み合わせで、Ｓｉと同じくＩＶ族であるので、ｐＭＯＳやｎＭＯＳを制作する際のｐ型半導体とｎ型半導体の形成には、それぞれ３価（Ｖ族）のＢ（ホウ素）や、５価（ＩＩＩ族）のＰ（リン）を不純物として打ち込む。
また、例えばＧａＡｓは、ＩＩＩ族－Ｖ族の組み合わせである。Ｇａ（ガリウム）がＡｓ（ヒ素）より多く含まれるとｐ型半導体となり、ＡｓがＧａより多く含まれるとｎ型半導体となる。
以上のように、バンドギャップがＳｉより広く、放射線に強い半導体（化合物半導体を含む）を用いることによって、耐放射線に強いｐＭＯＳやｎＭＯＳが形成できる。
また、例えばＧａＡｓは、ＩＩＩ族－Ｖ族の組み合わせである。Ｇａ（ガリウム）がＡｓ（ヒ素）より多く含まれるとｐ型半導体となり、ＡｓがＧａより多く含まれるとｎ型半導体となる。
以上のように、バンドギャップがＳｉより広く、放射線に強い半導体（化合物半導体を含む）を用いることによって、耐放射線に強いｐＭＯＳやｎＭＯＳが形成できる。
【0086】
《ＭＯＳＦＥＴについて》
第１実施形態において、ｐＭＯＳやｎＭＯＳの説明として、単にＭＯＳＦＥＴと説明した。このＭＯＳＦＥＴは、プレーナ型（横型）の構造のＭＯＳＦＥＴ、あるいはトレンチ型（縦型）の構造のＭＯＳＦＥＴ、さらにはスーパージャンクションＭＯＳＦＥＴにおいても、前記した効果がある。
第１実施形態において、ｐＭＯＳやｎＭＯＳの説明として、単にＭＯＳＦＥＴと説明した。このＭＯＳＦＥＴは、プレーナ型（横型）の構造のＭＯＳＦＥＴ、あるいはトレンチ型（縦型）の構造のＭＯＳＦＥＴ、さらにはスーパージャンクションＭＯＳＦＥＴにおいても、前記した効果がある。
【0087】
《アナログスイッチ回路》
図１においては、アナログスイッチ回路１０１は、ｐＭＯＳ１１１とｎＭＯＳ１１２の並列回路の構成で説明した。しかしアナログスイッチ回路１０１は、この構成に限定されない。
前記したように、放射線に対する影響はｐＭＯＳ１１１の方が支配的であるので、一つのｐＭＯＳ１１１によって、アナログスイッチ回路（１０１）を構成してもよい。
ｐＭＯＳ１１１とｎＭＯＳ１１２の並列回路のアナログスイッチ回路１０１の構成は、ｐＭＯＳ１１１が単独の構成のアナログスイッチ回路（１０１）よりもアナログスイッチとしての電気特性はよい。一方、ｐＭＯＳ１１１が単独の構成のアナログスイッチ回路（１０１）の方が放射線の影響に対する感度は高くなる。
また、一般的に、同一形状のｐＭＯＳとｎＭＯＳでは、ｎＭＯＳの方が、電流駆動能力が高いので、それを補うように、ｐＭＯＳの形状を相対的に大きくして設定してもよい。この場合には、ｐＭＯＳとｎＭＯＳの電流駆動能力のバランスがとれるとともに、ｐＭＯＳの形状を相対的に大きくしたため、放射線の影響に対する感度は高くなる。
図１においては、アナログスイッチ回路１０１は、ｐＭＯＳ１１１とｎＭＯＳ１１２の並列回路の構成で説明した。しかしアナログスイッチ回路１０１は、この構成に限定されない。
前記したように、放射線に対する影響はｐＭＯＳ１１１の方が支配的であるので、一つのｐＭＯＳ１１１によって、アナログスイッチ回路（１０１）を構成してもよい。
ｐＭＯＳ１１１とｎＭＯＳ１１２の並列回路のアナログスイッチ回路１０１の構成は、ｐＭＯＳ１１１が単独の構成のアナログスイッチ回路（１０１）よりもアナログスイッチとしての電気特性はよい。一方、ｐＭＯＳ１１１が単独の構成のアナログスイッチ回路（１０１）の方が放射線の影響に対する感度は高くなる。
また、一般的に、同一形状のｐＭＯＳとｎＭＯＳでは、ｎＭＯＳの方が、電流駆動能力が高いので、それを補うように、ｐＭＯＳの形状を相対的に大きくして設定してもよい。この場合には、ｐＭＯＳとｎＭＯＳの電流駆動能力のバランスがとれるとともに、ｐＭＯＳの形状を相対的に大きくしたため、放射線の影響に対する感度は高くなる。
【0088】
《パイロット信号生成部の生成信号について》
図４Ａ、図４Ｂ、図５においては、パイロット信号生成部の出力信号の電位は、所定の電位であって、基本的には電位は変動しないものとして説明した。
しかしながら、パイロット信号生成部の出力信号の電位が基本的には変動しないものとして限定される訳ではない。
例えば、図１のパイロット信号生成部の出力信号を所定の幅の周期的な１，０の矩形波として出力する。この場合には、図１の信号処理部１０３では、パイロット信号生成部の２種類の出力信号に対して、アナログスイッチ回路１０１の特にｐＭＯＳ１１１の放射線に対する影響の情報がそれぞれ得られる。すなわち、二つの情報によって、より精度の高い検出ができる可能性がある。
図４Ａ、図４Ｂ、図５においては、パイロット信号生成部の出力信号の電位は、所定の電位であって、基本的には電位は変動しないものとして説明した。
しかしながら、パイロット信号生成部の出力信号の電位が基本的には変動しないものとして限定される訳ではない。
例えば、図１のパイロット信号生成部の出力信号を所定の幅の周期的な１，０の矩形波として出力する。この場合には、図１の信号処理部１０３では、パイロット信号生成部の２種類の出力信号に対して、アナログスイッチ回路１０１の特にｐＭＯＳ１１１の放射線に対する影響の情報がそれぞれ得られる。すなわち、二つの情報によって、より精度の高い検出ができる可能性がある。
【0089】
《アラーム表示部について》
図３に示した第３実施形態において、アラーム指令部１０６とアラーム表示部１０７を備えて、第１のアラーム指令、または第２のアラーム指令によって、耐放射線回路１３の異状（異常）をアラーム表示部１０７で表示する構成を説明した。
しかし、アラームを表示する構成は、前記の構成に限定されない。
例えば、耐放射線回路１３の異状をアラーム表示部１０７は、自己診断部１０４のアラーム指令によって表示するように構成を簡略化してもよい。
また、アラーム表示部１０７の表示は、視覚的な表示のみならず、さらに音声や音響で警告してもよい。また、アラーム表示部１０７から、原子力プラントを含む関連施設にアラームに関連する電気信号を送信してもよい。
図３に示した第３実施形態において、アラーム指令部１０６とアラーム表示部１０７を備えて、第１のアラーム指令、または第２のアラーム指令によって、耐放射線回路１３の異状（異常）をアラーム表示部１０７で表示する構成を説明した。
しかし、アラームを表示する構成は、前記の構成に限定されない。
例えば、耐放射線回路１３の異状をアラーム表示部１０７は、自己診断部１０４のアラーム指令によって表示するように構成を簡略化してもよい。
また、アラーム表示部１０７の表示は、視覚的な表示のみならず、さらに音声や音響で警告してもよい。また、アラーム表示部１０７から、原子力プラントを含む関連施設にアラームに関連する電気信号を送信してもよい。
【0090】
《マルチプレクサ回路》
図６Ａに示したマルチプレクサ回路１１０において、ｎＭＯＳとｐＭＯＳによるアナログスイッチ回路（ＳＷ０，ＳＷ１，ＳＷ２，ＳＷ３）は、４個で構成されている場合を説明したが、４個に限定されない。５個以上で構成してもよいし、２個または３個の場合であってもよい。
また、デコーダ回路１２０の構成も、アナログスイッチ回路の個数に応じて変更する。
また、図６Ａに示したデコーダ回路１２０においては、ＮＡＮＤ回路とインバータ回路を用いている例を示したが、ＮＯＲ回路を併せて用いてもよい。
図６Ａに示したマルチプレクサ回路１１０において、ｎＭＯＳとｐＭＯＳによるアナログスイッチ回路（ＳＷ０，ＳＷ１，ＳＷ２，ＳＷ３）は、４個で構成されている場合を説明したが、４個に限定されない。５個以上で構成してもよいし、２個または３個の場合であってもよい。
また、デコーダ回路１２０の構成も、アナログスイッチ回路の個数に応じて変更する。
また、図６Ａに示したデコーダ回路１２０においては、ＮＡＮＤ回路とインバータ回路を用いている例を示したが、ＮＯＲ回路を併せて用いてもよい。
【0091】
また、図６Ａの説明においては、４個のアナログスイッチ回路ＳＷ０，ＳＷ１，ＳＷ２，ＳＷ３のそれぞれに入力する信号Ｓ０，Ｓ１，Ｓ２，Ｓ３について、信号Ｓ０はパイロット信号生成部の出力信号であり、信号Ｓ１，Ｓ２，Ｓ３は計測機器の信号であるとして説明したが、この信号の組み合わせに限定されない。パイロット信号生成部の出力信号はアナログスイッチ回路ＳＷ０以外に入力してもよい。
また、複数の異なるパイロット信号生成部の信号を、マルチプレクサ回路１１０に入力してもよい。
また、一つのパイロット信号生成部の出力信号を、複数のアナログスイッチ回路の第１端子に入力してもよい。
また、複数の異なるパイロット信号生成部の信号を、マルチプレクサ回路１１０に入力してもよい。
また、一つのパイロット信号生成部の出力信号を、複数のアナログスイッチ回路の第１端子に入力してもよい。
【0092】
なお、図６Ａにおける制御信号Ａ０，Ａ１は、１本のケーブルの中に併せて、ＰＣＶ（原子力発電プラントの格納容器）の外部から取り入れてもよい。
また、図６Ａにおいて、増幅部１１６は、マルチプレクサ回路１１０の外部に設置した場合を示したが、マルチプレクサ回路１１０の内部に設けてもよい。
また、図７において、マルチプレクサ回路１１０Ｂは、マルチプレクサ回路１１０の外部にアナログスイッチ切替回路１７０を備えて構成されると説明したが、アナログスイッチ切替回路１７０をマルチプレクサ回路１１０の内部に取り込んで１チップとして構成してもよい。
また、図６Ａにおいて、増幅部１１６は、マルチプレクサ回路１１０の外部に設置した場合を示したが、マルチプレクサ回路１１０の内部に設けてもよい。
また、図７において、マルチプレクサ回路１１０Ｂは、マルチプレクサ回路１１０の外部にアナログスイッチ切替回路１７０を備えて構成されると説明したが、アナログスイッチ切替回路１７０をマルチプレクサ回路１１０の内部に取り込んで１チップとして構成してもよい。
【0093】
《マルチプレクサ回路以外のＳｉＣ集積回路》
図６Ａにおいては、ＳｉＣで構成されたｐＭＯＳとｎＭＯＳによるアナログスイッチ回路を複数、備えてマルチプレクサ回路１１０を構成する例を説明した。
しかし、第６実施形態に含まれるＳｉＣで構成されたｐＭＯＳとｎＭＯＳによるアナログスイッチ回路の特性上の効果は、マルチプレクサ回路１１０に限定されない。
ＳｉＣ集積回路において、前記したＳｉＣで構成されたｐＭＯＳとｎＭＯＳによるアナログスイッチ回路を備え、このアナログスイッチ回路の放射線による劣化を検出するようにすれば、前記のＳｉＣ集積回路の放射線劣化を検出したり、健全性を確認したりすることが可能となる。
図６Ａにおいては、ＳｉＣで構成されたｐＭＯＳとｎＭＯＳによるアナログスイッチ回路を複数、備えてマルチプレクサ回路１１０を構成する例を説明した。
しかし、第６実施形態に含まれるＳｉＣで構成されたｐＭＯＳとｎＭＯＳによるアナログスイッチ回路の特性上の効果は、マルチプレクサ回路１１０に限定されない。
ＳｉＣ集積回路において、前記したＳｉＣで構成されたｐＭＯＳとｎＭＯＳによるアナログスイッチ回路を備え、このアナログスイッチ回路の放射線による劣化を検出するようにすれば、前記のＳｉＣ集積回路の放射線劣化を検出したり、健全性を確認したりすることが可能となる。
【0094】
《アナログスイッチ切替回路について》
図７を参照したアナログスイッチ切替回路１７０の説明において、信号Ｓ３Ｂを「信号Ｓ０とは異なるパイロット信号生成部から生成、出力されたパイロット信号」として説明した。しかし、信号Ｓ３Ｂとして、信号Ｓ０を用いてもよい。この場合には、同じパイロット信号生成部のパイロット信号を、マルチプレクサ回路１１０における異なる二つのアナログスイッチ回路のｐＭＯＳとｎＭＯＳの放射線の影響を検出することになるので、検出結果を比較することができるので、検出精度も把握できて、検出の信頼度が高まる効果がある。
また、図７においては、アナログスイッチ切替回路１７０を１個として表記したが、複数、備えてもよい。
なお、図７における制御信号Ａ０，Ａ１，Ａ３は、１本のケーブルの中に併せて、ＰＣＶ（原子力発電プラントの格納容器）の外部から取り入れてもよい。
図７を参照したアナログスイッチ切替回路１７０の説明において、信号Ｓ３Ｂを「信号Ｓ０とは異なるパイロット信号生成部から生成、出力されたパイロット信号」として説明した。しかし、信号Ｓ３Ｂとして、信号Ｓ０を用いてもよい。この場合には、同じパイロット信号生成部のパイロット信号を、マルチプレクサ回路１１０における異なる二つのアナログスイッチ回路のｐＭＯＳとｎＭＯＳの放射線の影響を検出することになるので、検出結果を比較することができるので、検出精度も把握できて、検出の信頼度が高まる効果がある。
また、図７においては、アナログスイッチ切替回路１７０を１個として表記したが、複数、備えてもよい。
なお、図７における制御信号Ａ０，Ａ１，Ａ３は、１本のケーブルの中に併せて、ＰＣＶ（原子力発電プラントの格納容器）の外部から取り入れてもよい。
【符号の説明】
【0095】
１１，１２，１３，１４ 耐放射線回路
１０１，ＳＷ０，ＳＷ１，ＳＷ２，ＳＷ３ アナログスイッチ回路
１０２，２０２，３０２，４０２，５０２ パイロット信号生成部
１０３ 信号処理部
１０４ 自己診断部
１０５ データベース部（ＤＢ）
１０６ アラーム指令部
１０７ アラーム表示部
１１０，１１０Ｂ マルチプレクサ回路
１１１ ｐＭＯＳ
１１２ ｎＭＯＳ
１１６ 増幅部
１２０ デコーダ回路（ＤＥＣ）
１３０，１３１，１５０，１５１，１５２，１５３ インバータ回路
１４０，１４１，１４２，１４３ ＮＡＮＤ回路
１７０ アナログスイッチ切替回路
３１１，４１１ 電池
４１２ ツェナーダイオード
４１３，Ｒ１，Ｒ２，Ｒ３ 抵抗
４１４ コンデンサ
５０２ バンドギャップリファレンス回路（パイロット信号生成部）
５１０ オペアンプ回路
１００３ 第１端子（アナログスイッチ回路の第１端子）
１００４ 第２端子（アナログスイッチ回路の第２端子）
Ｑ１，Ｑ２ トランジスタ
１０１，ＳＷ０，ＳＷ１，ＳＷ２，ＳＷ３ アナログスイッチ回路
１０２，２０２，３０２，４０２，５０２ パイロット信号生成部
１０３ 信号処理部
１０４ 自己診断部
１０５ データベース部（ＤＢ）
１０６ アラーム指令部
１０７ アラーム表示部
１１０，１１０Ｂ マルチプレクサ回路
１１１ ｐＭＯＳ
１１２ ｎＭＯＳ
１１６ 増幅部
１２０ デコーダ回路（ＤＥＣ）
１３０，１３１，１５０，１５１，１５２，１５３ インバータ回路
１４０，１４１，１４２，１４３ ＮＡＮＤ回路
１７０ アナログスイッチ切替回路
３１１，４１１ 電池
４１２ ツェナーダイオード
４１３，Ｒ１，Ｒ２，Ｒ３ 抵抗
４１４ コンデンサ
５０２ バンドギャップリファレンス回路（パイロット信号生成部）
５１０ オペアンプ回路
１００３ 第１端子（アナログスイッチ回路の第１端子）
１００４ 第２端子（アナログスイッチ回路の第２端子）
Ｑ１，Ｑ２ トランジスタ
【図1】
【図2】
【図3】
【図4A】
【図4B】
【図4C】
【図5】
【図6A】
【図6B】
【図6C】
【図7】