特許 7437866 セラミック電子部品およびその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-02-15

(45)【発行日】2024-02-26

(54)【発明の名称】セラミック電子部品およびその製造方法

(51)【国際特許分類】

   H01G 4/30 20060101AFI20240216BHJP

【ＦＩ】

H01G4/30 513

H01G4/30 201B

【請求項の数】 7

(21)【出願番号】P 2017219431

(22)【出願日】2017-11-14

(65)【公開番号】P2019091800

(43)【公開日】2019-06-13

【審査請求日】2020-11-10

【審判番号】

【審判請求日】2022-12-06

(73)【特許権者】

【識別番号】000204284

【氏名又は名称】太陽誘電株式会社

(74)【代理人】

【識別番号】100087480

【弁理士】

【氏名又は名称】片山 修平

(72)【発明者】

【氏名】中村 智彰

(72)【発明者】

【氏名】田原 幹夫

(72)【発明者】

【氏名】大島 道生

(72)【発明者】

【氏名】植西 広明

(72)【発明者】

【氏名】加茂部 剛彦

【合議体】

【審判長】篠原 功一

【審判官】畑中 博幸

【審判官】渡辺 努

(56)【参考文献】

【文献】特開２０１３－０４８２０８（ＪＰ，Ａ）

【文献】特開２０１４－０１１２１０（ＪＰ，Ａ）

【文献】特開２０１３－１４９９３６（ＪＰ，Ａ）

【文献】特開２０１７－０５０４５３（ＪＰ，Ａ）

【文献】特開２０１０－１６５９１０（ＪＰ，Ａ）

【文献】特開２００５－１２３４０７（ＪＰ，Ａ）

【文献】国際公開第２０１５／０４５６２５（ＷＯ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

H01G 4/30

(57)【特許請求の範囲】

【請求項1】

内部に導電性金属層を有し、対向する２つの端面に前記導電性金属層の一部が引き出された略直方体形状を有するセラミック本体と、
前記対向する２つの端面から前記セラミック本体の４つの側面のうち少なくとも１つの側面にかけて形成された１対の外部電極と、
を備え、
前記セラミック本体の角部上での前記１対の外部電極間の間隔は、前記少なくとも１つの側面上の中央部における前記１対の外部電極間の間隔よりも短く、
前記角部は、前記少なくとも１つの側面と、前記少なくとも１つの側面に隣接する別の側面と、を接続する、曲率を有する領域であり、
前記１対の外部電極は各々、前記セラミック本体上に形成された単一の下地層と、前記単一の下地層上に形成されためっき層と、を有し、
前記単一の下地層は、前記セラミック本体の前記角部上での厚みが１．２μｍ以上であり、かつ、
前記単一の下地層は、前記側面上での厚みが９．３μｍ以下である、
ことを特徴とするセラミック電子部品。

【請求項2】

前記２つの端面の間隔は１ｍｍ以下であることを特徴とする請求項１に記載のセラミック電子部品。

【請求項3】

前記セラミック本体の前記角部上での前記１対の外部電極間の間隔をＬ１とし、前記少なくとも１つの側面上の前記中央部における前記１対の外部電極間の間隔をＬ２とした場合に、（Ｌ２－Ｌ１）／２は、５μｍ以上、３０μｍ以下であることを特徴とする請求項１または２に記載のセラミック電子部品。

【請求項4】

前記１対の外部電極は、前記側面上の厚みが１０μｍ以下であることを特徴とする請求項１～３のいずれか一項に記載のセラミック電子部品。

【請求項5】

内部に導電性金属層を有し、対向する２つの端面に前記導電性金属層の一部が引き出された略直方体形状を有するセラミック本体において、
前記対向する２つの端面から前記セラミック本体の４つの側面のうち少なくとも１つの側面にかけて、前記セラミック本体上に形成された単一の下地層と、前記単一の下地層上に形成されためっき層と、を各々有し、前記セラミック本体の角部上での間隔が、前記少なくとも１つの側面上の中央部における間隔よりも短く、前記単一の下地層の前記セラミック本体の前記角部上での厚みが１．２μｍ以上であり、かつ、前記単一の下地層の前記側面上での厚みが９．３μｍ以下である１対の外部電極を形成する工程を含み、
前記角部は、前記少なくとも１つの側面と、前記少なくとも１つの側面に隣接する別の側面と、を接続する、曲率を有する領域であることを特徴とするセラミック電子部品の製造方法。

【請求項6】

前記外部電極を形成する工程は、
前記セラミック本体の表面を改質する工程と、
改質された前記セラミック本体を導電性金属ペーストに浸漬することにより前記導電性金属ペーストを塗布し、焼き付けることにより下地層を形成する工程と、
前記下地層上にめっき層を形成する工程と、
を含むことを特徴とする請求項５に記載のセラミック電子部品の製造方法。

【請求項7】

前記改質する工程は、前記セラミック本体の表面の水に対する接触角を１００°以上とする工程を含む、ことを特徴とする請求項６に記載のセラミック電子部品の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、セラミック電子部品およびその製造方法に関する。

【背景技術】

【0002】

積層セラミックコンデンサ等のセラミック電子部品において、耐熱衝撃性の向上や、静電容量のばらつきの低減を目的として、外部電極の形状を制御する技術が開示されている（例えば、特許文献１及び２参照）。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２００６－１７３２７０号公報

【文献】特開２０１３－１６５１７８号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

しかしながら、外部電極を特許文献１及び２で開示される形状とすると、高い耐湿性を実現できないおそれがある。

【0005】

本発明は、上記課題に鑑みなされたものであり、高い耐湿性を実現することができるセラミック電子部品およびその製造方法を提供することを目的とする。

【課題を解決するための手段】

【0006】

本発明に係るセラミック電子部品は、内部に導電性金属層を有し、対向する２つの端面に前記導電性金属層の一部が引き出された略直方体形状を有するセラミック本体と、前記対向する２つの端面から前記セラミック本体の４つの側面のうち少なくとも１つの側面にかけて形成された１対の外部電極と、を備え、前記セラミック本体の角部上での前記１対の外部電極間の間隔は、前記少なくとも１つの側面上の中央部における前記１対の外部電極間の間隔よりも短く、前記角部は、前記少なくとも１つの側面と、前記少なくとも１つの側面に隣接する別の側面と、を接続する、曲率を有する領域であり、前記１対の外部電極は各々、前記セラミック本体上に形成された単一の下地層と、前記単一の下地層上に形成されためっき層と、を有し、前記単一の下地層は、前記セラミック本体の前記角部上での厚みが１．２μｍ以上であり、かつ、前記単一の下地層は、前記側面上での厚みが９．３μｍ以下である、ことを特徴とする。

【0007】

上記セラミック電子部品において、前記２つの端面の間隔は１ｍｍ以下としてもよい。

【0008】

前記セラミック本体の角部上での前記１対の外部電極間の間隔をＬ１とし、前記少なくとも１つの側面上の前記中央部における前記１対の外部電極間の間隔をＬ２とした場合に、（Ｌ２－Ｌ１）／２は、５μｍ以上、３０μｍ以下であるとしてもよい。

【0009】

上記セラミック電子部品において、前記１対の外部電極は、前記側面上の厚みが１０μｍ以下であるとしてもよい。

【0010】

本発明に係るセラミック電子部品の製造方法は、内部に導電性金属層を有し、対向する２つの端面に前記導電性金属層の一部が引き出された略直方体形状を有するセラミック本体において、前記対向する２つの端面から前記セラミック本体の４つの側面のうち少なくとも１つの側面にかけて、前記セラミック本体上に形成された単一の下地層と、前記単一の下地層上に形成されためっき層と、を各々有し、前記セラミック本体の角部上での間隔が、前記少なくとも１つの側面上の中央部における間隔よりも短く、前記単一の下地層の前記セラミック本体の前記角部上での厚みが１．２μｍ以上であり、かつ、前記単一の下地層の前記側面上での厚みが９．３μｍ以下である１対の外部電極を形成する工程を含み、
前記角部は、前記少なくとも１つの側面と、前記少なくとも１つの側面に隣接する別の側面と、を接続する、曲率を有する領域であることを特徴とする。

【0011】

上記製造方法において、前記外部電極を形成する工程は、前記セラミック本体の表面を改質する工程と、改質された前記セラミック本体を導電性金属ペーストに浸漬することにより前記導電性金属ペーストを塗布し、焼き付けることにより下地層を形成する工程と、前記下地層上にめっき層を形成する工程と、を含んでもよい。

【0012】

上記製造方法において、前記改質する工程は、前記セラミック本体の表面の水に対する接触角を１００°以上とする工程を含んでもよい。

【発明の効果】

【0013】

本発明によれば、高い耐湿性を実現することができる。

【図面の簡単な説明】

【0014】

【図1】積層セラミックコンデンサの部分断面斜視図である。

【図2】外部電極の断面図であり、図１のＡ－Ａ線の部分断面図である。

【図3】外部電極の形状の一例を示す図である。

【図4】実施形態に係る積層セラミックコンデンサの外部電極の形状の一例を示す図である。

【図5】実施形態に係る積層セラミックコンデンサの製造方法のフローを例示する図である。

【図6】導電性金属ペーストの塗布工程について説明する図である。

【図7】下地層の各部における寸法を示す図である。

【発明を実施するための形態】

【0015】

以下、図面を参照しつつ、実施形態について説明する。

【0016】

（実施形態）
まず、積層セラミックコンデンサについて説明する。図１は、積層セラミックコンデンサ１００の部分断面斜視図である。図１で例示するように、積層セラミックコンデンサ１００は、直方体形状を有する積層チップ（セラミック本体）１０と、積層チップ１０のいずれかの対向する２端面に設けられた外部電極２０ａ，２０ｂとを備える。なお、積層チップ１０の当該２端面以外の４面を側面と称する。外部電極２０ａ，２０ｂは、４つの側面に延在している。ただし、外部電極２０ａ，２０ｂは、４つの側面において互いに離間している。

【0017】

積層チップ１０は、誘電体として機能するセラミック材料を含む誘電体層１１と、卑金属材料を含む内部電極層１２とが、交互に積層された構成を有する。各内部電極層１２の端縁は、積層チップ１０の外部電極２０ａが設けられた端面と、外部電極２０ｂが設けられた端面とに、交互に露出している。それにより、各内部電極層１２は、外部電極２０ａと外部電極２０ｂとに、交互に導通している。その結果、積層セラミックコンデンサ１００は、複数の誘電体層１１が内部電極層１２を介して積層された構成を有する。また、積層チップ１０において、４つの側面のうち、誘電体層１１と内部電極層１２との積層方向（以下、積層方向と称する。）の上面と下面とに対応する２側面は、カバー層１３によって覆われている。カバー層１３は、セラミック材料を主成分とする。例えば、カバー層１３の主成分材料は、誘電体層１１の主成分材料と同じである。

【0018】

積層セラミックコンデンサ１００のサイズは、例えば、長さ０．２ｍｍ、幅０．１２５ｍｍ、高さ０．１２５ｍｍであり、または長さ０．６ｍｍ、幅０．３ｍｍ、高さ０．３ｍｍであり、または長さ１．０ｍｍ、幅０．５ｍｍ、高さ０．５ｍｍであり、または長さ３．２ｍｍ、幅１．６ｍｍ、高さ１．６ｍｍであり、または長さ４．５ｍｍ、幅３．２ｍｍ、高さ２．５ｍｍであるが、これらのサイズに限定されるものではない。

【0019】

内部電極層１２は、Ｎｉ（ニッケル），Ｃｕ（銅），Ｓｎ（スズ）等の卑金属を主成分とする。内部電極層１２として、Ｐｔ（白金）、Ｐｄ（パラジウム）、Ａｇ（銀）、Ａｕ（金）などの貴金属やこれらを含む合金を用いてもよい。誘電体層１１は、一般式ＡＢＯ_３で表されるペロブスカイト構造を有するセラミック材料を主成分とする。なお、当該ペロブスカイト構造は、化学量論組成から外れたＡＢＯ_３－αを含む。例えば、当該セラミック材料として、ＢａＴｉＯ_３（チタン酸バリウム）、ＣａＺｒＯ_３（ジルコン酸カルシウム）、ＣａＴｉＯ_３（チタン酸カルシウム）、ＳｒＴｉＯ_３（チタン酸ストロンチウム）、ペロブスカイト構造を形成するＢａ_{１-ｘ－ｙ}Ｃａ_ｘＳｒ_ｙＴｉ_１－ｚＺｒ_ｚＯ_３(０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１)等を用いることができる。

【0020】

図２は、外部電極２０ｂの断面図であり、図１のＡ－Ａ線の部分断面図である。なお、図２では断面を表すハッチを省略している。積層チップ１０の表面においては、主としてセラミック材料が露出している。したがって、積層チップ１０の表面に下地層無しでめっき層を形成することは困難である。そこで、図２で例示するように、外部電極２０ｂは、積層チップ１０の表面に形成された下地層２１上に、めっき層２２が形成された構造を有する。

【0021】

下地層２１は、Ｃｕ，Ｎｉ，Ａｌ（アルミニウム），Ｚｎ（亜鉛）などの金属、またはこれらの２以上の合金（例えば、ＣｕとＮｉとの合金）を主成分とし、下地層２１の緻密化のためのガラス成分、下地層２１の焼結性を制御するための共材、などのセラミックを含んでいる。ガラス成分は、Ｂａ（バリウム），Ｓｒ（ストロンチウム），Ｃａ（カルシウム），Ｚｎ，Ａｌ，Ｓｉ（ケイ素），Ｂ（ホウ素）等の酸化物である。共材は、例えば、誘電体層１１の主成分と同じ材料を主成分とするセラミック成分である。

【0022】

めっき層２２は、Ｃｕ，Ｎｉ，Ａｌ，Ｚｎ，Ｓｎなどの金属またはこれらの２以上の合金を主成分とする。めっき層２２は、単一金属成分のめっき層でもよく、互いに異なる金属成分の複数のめっき層でもよい。下地層２１およびめっき層２２は、積層チップ１０の両端面を覆うとともに、４つの側面の少なくともいずれかに延在している。本実施形態においては、下地層２１およびめっき層２２は、積層チップ１０の両端面から４つの側面に延在している。なお、図２では、外部電極２０ｂについて例示しているが、外部電極２０ａも同様の構造を有する。

【0023】

下地層２１は、例えば、ディップ塗布法によって、焼成後の積層チップ１０の２端面に導電性金属ペーストを塗布し、焼き付けることで形成することができる。ディップ塗布法によって導電性金属ペーストを積層チップ１０に塗布する場合、所定の電極幅（Ｅ寸法）となるように、積層チップ１０を導電性金属ペーストに浸漬させる。ここで、水分やフラックスは、外部電極２０ａ，２０ｂが最も薄い、積層チップ１０の角部（コバ部）から滲入すると予測されるため、積層チップ１０のコバ部には導電性金属ペーストを厚く塗布することが望ましい。しかしながら、積層チップ１０のコバ部に、導電性金属ペーストを厚く塗布することは困難である。また、導電性金属ペーストの粘性や、積層チップ１０表面の濡れ性、及び表面張力などに起因して、図３に示すように外部電極２０ａ，２０ｂの側面上の側端部間の間隔Ｌ１が中央部間の間隔Ｌ２よりも長くなると、積層セラミックコンデンサ１００の耐湿性が低下するおそれがある。図３に示す積層セラミックコンデンサ１００´では、積層チップ１０のコバ部における外部電極２０ａ，２０ｂが短いため、例えば、耐湿負荷試験を行うと、水溶性のフラックスがコバ部から滲入し、内部電極層１２と外部電極２０ａ，２０ｂとの接続箇所まで達し、絶縁抵抗の劣化を引き起こすおそれがある。特に、２端面の間隔が１ｍｍ以下であると、外部電極２０ａと外部電極２０ｂとの最短距離（間隔Ｌ２）を十分に確保しようとすることで、間隔Ｌ１もそれに合わせて大きくなるため、コバ部における外部電極２０ａ，２０ｂの長さを十分に確保することが困難となり、その影響が顕著となる。なお、コバ部とは、積層チップ１０の角において曲率を有する領域のことである。

【0024】

そこで、本実施形態においては、図４に示すように、積層チップ１０の側面上における外部電極２０ａ，２０ｂの側端部間の間隔Ｌ１が、中央部間の間隔Ｌ２よりも短くなっている。これにより、コバ部における外部電極２０ａ，２０ｂを長くできるため、水分やフラックスが内部電極層１２と外部電極２０ａ，２０ｂとの接続箇所に到達するのを抑制でき、耐湿性を向上できる。外部電極２０ａ，２０ｂの側端部と中央部（最も端面側に近い部分）との距離をＬ３とすると、Ｌ３（＝（Ｌ２－Ｌ１）／２）は０μｍより大きいことが好ましい。なお、図１では、２つの側面上において外部電極２０ａ，２０ｂの側端部間の間隔Ｌ１が中央部間の間隔Ｌ２よりも短くなっているが、実際には、外部電極２０ａ，２０ｂが延在する側面上（本実施形態では４つの側面上）において、側端部間の間隔Ｌ１が中央部間の間隔Ｌ２よりも短くなる。

【0025】

図３に示す積層セラミックコンデンサ１００´では、２端面の間隔が１ｍｍ以下であると、外部電極２０ａと外部電極２０ｂとの最短距離（間隔Ｌ２）を十分に確保しようとすることで、間隔Ｌ１もそれに合わせて大きくなるため、コバ部における外部電極２０ａ，２０ｂの長さを十分に確保することが困難となる。一方、本実施形態によれば、２端面の間隔が１ｍｍ以下であっても、外部電極２０ａと外部電極２０ｂとの最短距離（間隔Ｌ１）を十分に確保しつつ、コバ部における外部電極２０ａ，２０ｂの長さを十分に確保することができ、積層セラミックコンデンサ１００の耐湿性を向上させることができる。したがって、本実施形態は、外部電極２０ａ，２０ｂが設けられた２端面の間隔が１ｍｍ以下である場合に、より効果が高い。

【0026】

また、本実施形態において、コバ部における外部電極２０ａ，２０ｂの厚みは１μｍ以上であることが好ましい。これにより、水分やフラックスの滲入を抑制し、積層セラミックコンデンサ１００の耐湿性をより向上させることができるとともに、外部電極２０ａ，２０ｂに欠け又は剃りこみが発生するのを抑制できる。

【0027】

さらに、本実施形態において、積層チップ１０の側面における外部電極２０ａ，２０ｂの厚みは１０μｍ以下であることが好ましい。これにより、積層セラミックコンデンサ１００が大型化するのを抑制することができる。

【0028】

上記のような形状を有する外部電極２０ａ，２０ｂの下地層２１は、例えば、焼成後の積層チップ１０の表面を改質した後、積層チップ１０の２端面に導電性金属ペーストを塗布し、焼き付けることで形成することができる。

【0029】

続いて、積層セラミックコンデンサ１００の製造方法について説明する。図５は、積層セラミックコンデンサ１００の製造方法のフローを例示する図である。

【0030】

（原料粉末作製工程）
まず、誘電体層１１の主成分であるセラミック材料の粉末に、目的に応じて所定の添加化合物を添加する。添加化合物としては、Ｍｇ（マグネシウム），Ｍｎ（マンガン），Ｖ（バナジウム），Ｃｒ（クロム），希土類元素(Ｙ（イットリウム）,Ｓｍ（サマリウム），Ｅｕ（ユウロピウム），Ｇｄ（ガドリニウム），Ｔｂ（テルビウム），Ｄｙ（ジスプロシウム）,Ｈｏ（ホロミウム）,Ｅｒ(エルビウム)，Ｔｍ（ツリウム）およびＹｂ（イッテルビウム）)の酸化物、並びに、Ｃｏ（コバルト），Ｎｉ，Ｌｉ（リチウム），Ｂ，Ｎａ（ナトリウム），Ｋ（カリウム）およびＳｉの酸化物もしくはガラスが挙げられる。例えば、まず、セラミック材料の粉末に添加化合物を含む化合物を混合して仮焼を行う。続いて、得られたセラミック材料の粒子を添加化合物とともに湿式混合し、乾燥および粉砕してセラミック材料の粉末を調製する。

【0031】

（積層工程）
次に、得られたセラミック材料の粉末に、ポリビニルブチラール（ＰＶＢ）樹脂等のバインダと、エタノール、トルエン等の有機溶剤と、フタル酸ジオクチル（ＤＯＰ）等の可塑剤とを加えて湿式混合する。得られたスラリーを使用して、例えばダイコータ法やドクターブレード法により、基材上に例えば厚み０．８μｍ以下の帯状の誘電体グリーンシートを塗工して乾燥させる。

【0032】

次に、誘電体グリーンシートの表面に、内部電極層形成用導電ペーストをスクリーン印刷、グラビア印刷等により印刷することで、内部電極層１２のパターンを配置する。内部電極層形成用導電ペーストは、内部電極層１２の主成分金属の粉末と、バインダと、溶剤と、必要に応じてその他助剤とを含んでいる。バインダおよび溶剤は、上記したセラミックスラリーと異なるものを使用することが好ましい。また、内部電極層形成用導電ペーストには、共材として、誘電体層１１の主成分であるセラミック材料を分散させてもよい。

【0033】

次に、内部電極層パターンが印刷された誘電体グリーンシートを所定の大きさに打ち抜いて、打ち抜かれた誘電体グリーンシートを、基材を剥離した状態で、内部電極層１２と誘電体層１１とが互い違いになるように、かつ内部電極層１２が誘電体層１１の長さ方向両端面に端縁が交互に露出して極性の異なる一対の外部電極に交互に引き出されるように、所定層数（例えば２００～５００層）だけ積層する。積層したパターン形成シートの上下にカバー層１３となるカバーシートを圧着させ、所定チップ寸法（例えば１．０ｍｍ×０．５ｍｍ）にカットする。これにより、略直方体形状のセラミック積層体が得られる。

【0034】

（焼成工程）
このようにして得られたセラミック積層体を、２５０～５００℃のＮ_２雰囲気中で脱バインダした後に、還元雰囲気中で１１００～１３００℃で１０分～２時間焼成することで、誘電体グリーンシートを構成する各化合物が焼結して粒成長する。このようにして、内部に焼結体からなる誘電体層１１と内部電極層１２とが交互に積層されてなる積層チップ１０と、積層方向上下の最外層として形成されるカバー層１３とを有する積層セラミックコンデンサ１００が得られる。

【0035】

（再酸化処理工程）
その後、Ｎ_２ガス雰囲気中で６００℃～１０００℃で再酸化処理を行ってもよい。

【0036】

（表面処理工程）
次に、積層チップ１０の表面を改質し、積層チップ１０の表面の濡れ性（水に対する接触角）を１００°以上とする。具体的には、積層チップ１０を、所望の濃度で建浴したシリコン系離型剤又はフッ素系離型剤等の処理液に浸漬させた後、脱水、熱処理する。熱処理温度及び熱処理時間は、例えば、処理液がシリコン系離型剤の場合、１５０℃及び３０分であり、処理液がフッ素系離型剤の場合１００℃及び５分である。積層チップ１０表面の改質前の水に対する接触角は、一般的に５０～１００°であるが、上記表面処理工程により水に対する接触角が１００°以上である積層チップ１０が得られる。例えば、シリコン系離型剤により表面処理を行った場合、積層チップ１０表面の水に対する接触角は、例えば、１０８°となり、フッ素系離型剤により表面処理を行った場合、積層チップ１０表面の水に対する接触角は、例えば、１２２°となる。

【0037】

後述する外部電極形成工程では、積層チップ１０を導電性金属ペースト中に浸漬(ディップ)し、積層チップ１０に導電性金属ペーストを塗布する。このとき、図６（ｂ）に示すように、積層チップ１０の角部にまず導電性金属ペースト（ハッチで示す）が塗布される。その後、図６（ｃ）および図６（ｄ）において矢印Ａ１で示すように、積層チップ１０の中央部が徐々に濡れていく。このとき、積層チップ１０表面に対して導電性金属ペーストが濡れにくい場合（積層チップ１０の水に対する接触角が大きい場合）、導電性金属ペーストが十分に濡れあがることができない。そのため、積層チップ１０表面の水に対する接触角を１００°以上とすると、外部電極２０ａ，２０ｂの側端部間の間隔Ｌ１を中央部間の間隔Ｌ２よりも短くできる。

【0038】

（外部電極形成工程）
次に、積層チップ１０に外部電極２０ａ，２０ｂを形成する。

【0039】

金属フィラー、ガラスフリット、バインダ、および溶剤を含む導電性金属ペーストに、積層チップ１０の端面を浸漬した後引き上げることにより、積層チップ１０の両端面に導電性金属ペーストを塗布し、乾燥させる。このとき、導電性金属ペーストの粘度、チクソ比、及び積層チップ１０を導電性金属ペーストに浸漬する時間の少なくとも１つを、所望のＬ３に応じて変更する。

【0040】

導電性金属ペーストの粘度を大きくするほど、距離Ｌ３（＝（Ｌ２－Ｌ１）／２：図４参照）を大きくできる。例えば、導電性金属ペーストの粘度を２５［Ｐａ・ｓ］以上とすることができる。導電性金属ペーストの粘度は、６０［Ｐａ・ｓ］以上がより好ましく、１００［Ｐａ・ｓ］以上がさらに好ましい。

【0041】

上述したように、積層チップ１０に導電性金属ペーストを塗布する場合、積層チップ１０の角部にまず導電性金属ペーストが塗布され（図６（ｂ）参照）、その後、積層チップ１０の中央部が徐々に濡れていく（図６（ｃ）および図６（ｄ）参照）。このとき、導電性金属ペーストの粘度が高くて濡れあがりにくい場合、導電性金属ペーストが十分に濡れあがることができない。そのため、導電性金属ペーストの粘度を大きくするほど、距離Ｌ３を大きくすることができる。

【0042】

また、チクソ比を大きくするほど、距離Ｌ３（＝（Ｌ２－Ｌ１）／２：図４参照）を大きくできる。例えば、導電性金属ペーストの粘度が６０［Ｐａ・ｓ］の場合、チクソ比は３．１以上とすることができる。チクソ比は、５．４以上がより好ましい。

【0043】

上述したように、積層チップ１０に導電性金属ペーストを塗布する場合、積層チップ１０の角部にまず導電性金属ペーストが塗布され（図６（ｂ）参照）、その後、積層チップ１０の中央部が徐々に濡れていく（図６（ｃ）および図６（ｄ）参照）。濡れあがりはせん断速度が小さいため、低せん断速度域の粘度が高い、つまり、チクソ比が高い場合、導電性金属ペーストが十分に濡れあがることができない。そのため、チクソ比を大きくするほど、距離Ｌ３を大きくすることができる。

【0044】

また、積層チップ１０の導電性金属ペーストへの浸漬時間を短くするほど、距離Ｌ３（＝（Ｌ２－Ｌ１）／２：図４参照）を大きくできる。例えば、導電性金属ペーストの粘度が６０［Ｐａ・ｓ］の場合、積層チップ１０を導電性金属ペーストに浸漬させる速度（浸漬速度）を、２５０［μｍ／ｓｅｃ］以上とすることができる。なお、浸漬速度は、２０００［μｍ／ｓｅｃ］以上がより好ましく、１００００［μｍ／ｓｅｃ］以上がさらに好ましい。

【0045】

上述したように、積層チップ１０に導電性金属ペーストを塗布する場合、積層チップ１０の角部にまず導電性金属ペーストが塗布され（図６（ｂ）参照）、その後、積層チップ１０の中央部が徐々に濡れていく（図６（ｃ）および図６（ｄ）参照）。このとき、導電性金属ペーストが濡れあがる時間が短い、すなわち、積層チップ１０の導電性金属ペーストへの浸漬時間が短い場合、導電性金属ペーストが十分に濡れあがることができない。そのため、積層チップ１０の導電性金属ペーストへの浸漬時間を短くするほど、距離Ｌ３を大きくすることができる。

【0046】

その後、導電性金属ペーストを焼き付ける。それにより、下地層２１が形成される。なお、バインダおよび溶剤は、焼き付けによって揮発する。

【0047】

その後、基板実装における半田食われの予防や、半田への濡れ性の向上を目的として、積層セラミックコンデンサ１００にめっき層２２をめっき処理により形成する。以上の工程により、積層セラミックコンデンサ１００が完成する。

【0048】

本実施形態に係る製造方法によれば、対向する２端面に設けられた外部電極２０ａ，２０ｂの側面上における側端部間の間隔Ｌ１が、中央部間の間隔Ｌ２よりも短くなる。これにより、コバ部における外部電極２０ａ，２０ｂが長くなる。そのため、コバ部における外部電極２０ａ，２０ｂの端部から内部電極層１２と外部電極２０ａ，２０ｂとの接続箇所までの距離を長くできるので、水分やフラックスがコバ部から滲入し当該接続箇所まで達するのを抑制することができる。これにより、積層セラミックコンデンサ１００の耐湿性を向上させることができる。

【0049】

また、本実施形態に係る製造方法によれば、積層チップ１０表面の水に対する接触角・積層チップ１０の浸漬速度・導電性金属ペーストのペースト粘度・導電性金属ペーストのチクソ比を調整することで、コバ部の厚みを確保しながら、周面部に適度な厚みの下地層２１を形成することが可能となるため、コバ部における外部電極２０ａ，２０ｂの厚みを１μｍ以上とすることができる。これにより、積層セラミックコンデンサ１００の耐湿性をより向上させることができるとともに、外部電極２０ａ，２０ｂに欠けや剃りこみが発生するのを抑制することができる。

【0050】

また、本実施形態に係る製造方法によれば、積層チップ１０表面の水に対する接触角・積層チップ１０の浸漬速度・導電性金属ペーストのペースト粘度・導電性金属ペーストのチクソ比を調整することで、コバ部の厚みを確保しながら、周面部に適度な厚みの下地層２１を形成することが可能となるため、積層チップ１０の周面部における下地層２１の厚みを８μｍ以下にできる。このため、積層チップ１０の側面における外部電極２０ａ，２０ｂの厚みを１０μｍ以下とすることができる。これにより、積層セラミックコンデンサ１００が大型化するのを抑制することができる。

【0051】

なお、本実施形態に係る製造方法において、表面処理工程を行わずに（すなわち、積層チップ１０の表面を改質せずに）、導電性金属ペーストの粘度を調整して、対向する２端面に設けられた外部電極２０ａ，２０ｂの側面上における側端部間の間隔Ｌ１が、中央部間の間隔Ｌ２よりも短くなるようにしてもよい。この場合、積層チップ１０の周面部における下地層２１が厚くなり、積層セラミックコンデンサが大型化するおそれがある。したがって、表面処理によって積層チップ１０の表面を改質することが好ましい。

【0052】

なお、上記各実施形態においては、セラミック電子部品の一例として積層セラミックコンデンサについて説明したが、それに限られない。例えば、バリスタやサーミスタなどの、他の電子部品を用いてもよい。

【実施例】

【0053】

以下、実施形態に係る積層セラミックコンデンサを作製し、特性について調べた。

【0054】

（実施例１～３、比較例１～２）
外部電極を形成せずに焼成した積層チップ１０を用意した。用意した積層チップ１０のサイズは、長さ０．６ｍｍ×幅０．３ｍｍ×高さ０．３ｍｍであり、外部電極２０ａ，２０ｂが形成される２端面の間隔は１ｍｍ以下である。

【0055】

実施例１では、溶媒として水を用い、０．１０重量％濃度で建浴したシリコン系離型剤に積層チップ１０を浸漬、脱水した後、１５０℃で３０分熱処理を行い、積層チップ１０の表面を改質する表面処理を行った。実施例２では、溶媒として水を用い、１重量％濃度で建浴したフッ素系離型剤に積層チップ１０を浸漬、脱水した後、１００℃で５分熱処理を行い、積層チップ１０の表面を改質する表面処理を行った。実施例３、比較例１～２では、表面処理を行わなかった。

【0056】

次に、Ｃｕフィラー、ガラスフリット、バインダ、および溶剤を含む導電性金属ペーストを積層チップ１０の両端面に塗布し、乾燥させた。その後、導電性金属ペーストを焼き付けた。それにより、下地層２１が形成された。なお、バインダおよび溶剤は、焼き付けによって揮発した。実施例１及び２では、導電性金属ペーストの粘度を６０［Ｐａ・ｓ］とし、実施例３では、１００［Ｐａ・ｓ］とした。また、比較例１～２では、導電性金属ペーストの粘度をそれぞれ２５，５０［Ｐａ・ｓ］とした。なお、実施例１～３並びに比較例１～２において、積層チップ１０を導電性金属ペーストへ浸漬させる速度を２５０［μｍ／ｓｅｃ］とし、積層チップ１０を導電性金属ペーストへ停滞させる時間を０秒とし、積層チップ１０を導電性金属ペーストから引き上げる速度を１０００［μｍ／ｓｅｃ］とした。実施例１～３並びに比較例１～２について、それぞれ１０００個のサンプルを作製した。

【0057】

（分析）
実施例１～３並びに比較例１～２の各サンプルについて、図７（ａ）に示す距離Ｌ３、図７（ｂ）に示す積層チップ１０の角部（コバ部）における下地層２１の厚みＴ１、及び、周面部における下地層２１の厚みＴ２を計測した。図７（ｂ）は、図７（ａ）のＢ－Ｂ断面図であり、積層チップ１０の端面に相当する位置における断面図である。なお、図７（ａ）では、断面を表すハッチを省略している。

【0058】

また、実施例１～３並びに比較例１～２の各サンプルについて、下地層２１に欠け又は剃りこみが生じていないか否かを確認した。さらに、信頼性試験を行った。信頼性試験については、温度＝８５℃、相対湿度＝８５％、１０Ｖの耐圧試験を１０００ｈ時間行った。この場合に、６０秒間１００ＭΩ以下になる異常サンプルの発生数を調べた。

【0059】

表１は、下地層２１の状態及び信頼性試験の結果を示す。なお、表１において、Ｌ３が負の値の場合、図３に示すように、外部電極２０ａ，２０ｂの側面上における中央部間の間隔Ｌ２が側端部間の間隔Ｌ１よりも短くなっている。

【表1】

【0060】

表１に示すように、比較例１及び２では、信頼性試験において異常サンプル数がそれぞれ２個及び１個となった。これは、図３に示すように、コバ部における下地層２１が短いためであると考えられる。

【0061】

一方、実施例１～３のいずれにおいても、信頼性試験で異常サンプル数がゼロとなった。これは、実施例１～３では、下地層２１が図７（ａ）に示す形状を有しており、コバ部における下地層２１が長いためであると考えられる。また、コバ部における下地層２１の厚みが１μｍ以上となっていることも、耐湿性の向上に寄与していると考えられる。

【0062】

また、比較例１及び２では、下地層２１に欠け又は剃りこみが生じたサンプル数がそれぞれ５個及び２個となった。一方、実施例１～３のいずれにおいても、下地層２１に欠け又は剃りこみは生じなかった。これは、実施例１～３では、積層チップ１０表面の水に対する接触角および導電性金属ペーストのペースト粘度を調整することで、衝撃を受けやすい角部厚みＴ１が１μｍ以上となっており、比較例１及び２よりも厚いためであると考えられる。

【0063】

なお、実施例３では、実施例１及び２と同様に、下地層２１に欠け又は剃りこみは生じず、信頼性試験で異常サンプル数がゼロとなったが、周面部における下地層２１の厚みＴ２が、実施例１及び２と比較して厚い。このため、積層セラミックコンデンサが大型化するおそれがある。一方、実施例１及び２のいずれにおいても、下地層２１の周面部厚みＴ２は８μｍ以下となっている。これにより、下地層２１上にめっき層２２を形成した場合にも、外部電極２０ａ，２０ｂ全体の厚みを１０μｍ以下にでき、積層セラミックコンデンサが大型化するのを抑制することができる。以上のことから、実施例３のように、導電性金属ペーストの粘度を調整することによって、下地層２１の形状を制御することもできるが、積層チップ１０の表面処理を行い、積層チップ１０表面の濡れ性（水に対する接触角）を制御することにより下地層２１の形状を制御する方が好ましいことが確認された。

【0064】

（実施例４～６）
導電性金属ペーストの粘度又はチクソ比を変えて、下地層２１を形成した。実施例４では、導電性金属ペーストの粘度を２５［Ｐａ・ｓ］とし、実施例５では、導電性金属ペーストの粘度を１００［Ｐａ・ｓ］とし、実施例６では、導電性金属ペーストの粘度を６０［Ｐａ・ｓ］とし、チクソ比を５．４とした。なお、実施例４～６において、積層チップ１０として、シリコン系離型剤により表面処理を行った積層チップ１０を用いた。また、積層チップ１０を導電性金属ペーストへ浸漬させる速度（浸漬速度）を２５０［μｍ／ｓｅｃ］とし、積層チップ１０を導電性金属ペーストへ停滞させる時間（停滞時間）を０秒とし、積層チップ１０を導電性金属ペーストから引き上げる速度（引上げ速度）を１０００［μｍ／ｓｅｃ］とした。

【0065】

表２は、実施例１及び４～６の各サンプルにおいて得られた距離Ｌ３を示している。なお、チクソ比において１Ｔは、せん断速度０．４［１／ｓ］に相当し、１００Ｔは、せん断速度４０［１／ｓ］に相当する。

【表2】

【0066】

表２に示すように、導電性金属ペーストの粘度が大きくなるほど、距離Ｌ３が大きくなることが確認された。また、実施例１と６との比較から、チクソ比を大きくするほど、距離Ｌ３が大きくなることが確認された。すなわち、ペースト粘度又はチクソ比の少なくとも一方を適宜変更することにより、距離Ｌ３を制御できることが確認された。

【0067】

（実施例７～８）
積層チップ１０を導電性金属ペーストへ浸漬させる速度を変えて、下地層２１を形成した。実施例７では、積層チップ１０を導電性金属ペーストへ浸漬させる速度（浸漬速度）を２０００［μｍ／ｓｅｃ］とし、実施例８では１００００［μｍ／ｓｅｃ］とした。なお、実施例７～８において、積層チップ１０として、シリコン系離型剤により表面処理を行った積層チップ１０を用い、導電性金属ペーストは、実施例１と同一とした。

【0068】

表３は、実施例１及び７～８の各サンプルにおいて得られた距離Ｌ３を示している。

【表3】

【0069】

表３に示すように、積層チップ１０を導電性金属ペーストへ浸漬させる速度を速くするほど、すなわち、積層チップ１０を導電性金属ペーストに浸漬する時間が短いほど、距離Ｌ３が大きくなることが確認された。すなわち、積層チップ１０を導電性金属ペーストへ浸漬させる速度（浸漬速度）を適宜変更することにより、距離Ｌ３を制御できることが確認された。なお、浸漬速度に代えて、又は、浸漬速度とともに、積層チップ１０を導電性金属ペーストから引き上げる速度を変更（速く）することにより、積層チップ１０の導電性金属ペーストへの浸漬時間を短くしてもよい。

【0070】

以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

【符号の説明】

【0071】

１０ 積層チップ
１１ 誘電体層
１２ 内部電極層
２０ａ，２０ｂ 外部電極
２１ 下地層
２２ めっき層
１００ 積層セラミックコンデンサ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】