(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-02-15
(45)【発行日】2024-02-26
(54)【発明の名称】デュアルモードデータ変換器
(51)【国際特許分類】
H03M 1/12 20060101AFI20240216BHJP
H03M 1/36 20060101ALI20240216BHJP
H03M 1/44 20060101ALI20240216BHJP
H03M 1/46 20060101ALI20240216BHJP
【FI】
H03M1/12 C
H03M1/36
H03M1/44
H03M1/46
【外国語出願】
(21)【出願番号】P 2020201820
(22)【出願日】2020-12-04
【審査請求日】2020-12-08
【審判番号】
【審判請求日】2023-01-26
(32)【優先日】2019-12-06
(33)【優先権主張国・地域又は機関】US
(73)【特許権者】
【識別番号】519383544
【氏名又は名称】アナログ・ディヴァイシス・インターナショナル・アンリミテッド・カンパニー
(74)【代理人】
【識別番号】100108453
【氏名又は名称】村山 靖彦
(74)【代理人】
【識別番号】100110364
【氏名又は名称】実広 信哉
(74)【代理人】
【識別番号】100133400
【氏名又は名称】阿部 達彦
(72)【発明者】
【氏名】ジョージ・ピーター・ライツマ
(72)【発明者】
【氏名】アンドレアス・コッホ
【合議体】
【審判長】猪瀬 隆広
【審判官】千葉 輝久
【審判官】衣鳩 文彦
(56)【参考文献】
【文献】特開平6-112832(JP,A)
【文献】特開平10-303751(JP,A)
【文献】国際公開第2017/158996(WO,A1)
【文献】特開2015-99451(JP,A)
【文献】特開2016-119003(JP,A)
【文献】特開2009-164914(JP,A)
【文献】特開平6-152421(JP,A)
(58)【調査した分野】(Int.Cl.,DB名)
H03M1/12
(57)【特許請求の範囲】
【請求項1】
マルチモードパイプラインアナログ-デジタル変換器(ADC)回路であって、
第1の動作モード中にアナログ入力信号のマルチビット表現を提供するように構成されているADCと、
第2の動作モード中に前記アナログ入力信号の第2のアナログ信号に対する第1の比較結果の単一ビット表現
であるALRM信号を提供するように構成されている出力と、
前記第1の動作モード中に前記マルチビット表現を提供するエンコーダ
回路であって、前記第2の動作モード中に
前記ALRM信号に応答して前記エンコーダ
回路の一部の電源を切るように構成されている、エンコーダ
回路と、
を備える回路。
【請求項2】
前記ADCが、第1および第2の逐次近似レジスタ(SAR)回路を含むパイプラインADCを含み、前記マルチビット表現が、前記第1および第2のSAR回路の各々からの情報を含む、請求項1に記載の回路。
【請求項3】
前記エンコーダ回路は、前記第1および第2のSAR回路から信号を受信し、それに応答して、前記第1の動作モード中に前記アナログ入力信号の前記マルチビット表現を提供するように構成されてい
る、請求項2に記載の回路。
【請求項4】
前記エンコーダ回路は、前記第2の動作モード中に電源を切るように構成されている、請求項3に記載の回路。
【請求項5】
前記第1のSAR回路が、
比較器と、
前記比較器から比較結果信号を受信するように構成されているレジスタと、
前記第2のSAR回路に結合された残差出力と、
前記比較器に、前記第1の動作モードにおいて第1のフィードバック信号および前記第2の動作モードにおいて第2のフィードバック信号を提供するように構成されているデジタル-アナログ変換器(DAC)であって、前記第1のフィードバック信号が、前記比較結果信号に基づき、前記第2のフィードバック信号が、前記第2のアナログ信号に基づく、DACと、
を備える、請求項2に記載の回路。
【請求項6】
前記第2のSAR回路が、前記第2の動作モード中に電源を切るように構成されている、請求項5に記載の回路。
【請求項7】
前記第1のSAR回路内の前記レジスタは、前記第2の動作モード中に電源を切るように構成されている、請求項6に記載の回路。
【請求項8】
前記第2のアナログ信号が、下限信号および上限信号を含む、請求項5に記載の回路。
【請求項9】
前記ADCが、
前記第1の動作モード中に前記アナログ入力信号の逐次比較の結果を保存するように構成されている第1の逐次近似レジスタ(SAR)と、
前記逐次比較を実行し、前記第1の動作モード中に前記逐次比較の前記結果を提供するように構成されている比較器と、を備え、
前記第1のSARは、前記第2の動作モード中に電源を切るように構成されている、請求項1に記載の回路。
【請求項10】
前記ADCが、前記第1の動作モード中に前記比較器に第1のフィードバック信号を提供するように構成されているフィードバックデジタル-アナログ変換器(DAC)を含み、前記第1のフィードバック信号は、前記第1の動作モード中の前記SARの値に基づく、請求項9に記載の回路。
【請求項11】
前記比較器が、前記第2の動作モード中に前記単一ビット表現を提供するように構成されている、請求項9に記載の回路。
【請求項12】
マルチモードパイプラインADC回路を動作させるための方法であって、
前記パイプラインADC回路の入力においてアナログ入力信号を受信することと、
第1の動作モードにおいて、
前記アナログ入力信号に関する情報を第1および第2の逐次近似レジスタ(SAR)回路に提供することと、
エンコーダにおいて、前記アナログ入力信号に関する前記第1および第2のSAR回路からの情報を受信することと、
前記エンコーダを使用して、かつ前記第1および第2のSAR回路からの前記情報に応答して、前記パイプラインADC回路の第1の出力において前記アナログ入力信号のマルチビット表現を提供することと、
第2の動作モードにおいて、
前記第1のSAR回路を使用して、前記アナログ入力信号と基準値との比較結果の表現
であるALRM信号を提供することと、
前記ALRM信号に応答して前記第2のSAR回路および前記エンコーダ
の一部の電源を切ることと、
を含む方法。
【請求項13】
前記第2の動作モードにおいて、前記第2のSAR回路および前記エンコーダの電源を切ることを含む、請求項12に記載の方法。
【請求項14】
前記アナログ入力信号と前記基準値との前記比較結果の前記表現を提供することは、バイナリ表現信号を提供することを含む、請求項12に記載の方法。
【請求項15】
1つ以上の基準信号に応答して、前記基準値に関する情報を前記第1のSAR回路内のフィードバックデジタル-アナログ変換器(DAC)から受信することを含む、請求項12に記載の方法。
【請求項16】
前記アナログ入力信号に関する情報を前記第1および第2のSAR回路に提供することは、前記アナログ入力信号の第1の部分を前記第1のSAR回路に提供することと、前記アナログ入力信号の残差誤差部分を前記第2のSAR回路に提供することと、を含む、請求項12に記載の方法。
【請求項17】
マルチモードパイプラインアナログ-デジタル変換器(ADC)回路であって、
アナログ入力信号を受信するための手段と、
第1のモード中に前記アナログ入力信号のマルチビット表現を提供するための手段と、
第2のモード中に前記アナログ入力信号と決定レベル信号との比較結果のバイナリ表現
であるALRM信号を提供するための手段と、
前記第2のモード中に
前記ALRM信号に応答して前記マルチビット表現を提供するための前記手段
の一部の電源を切るための手段と、
を備える、ADC回路。
【請求項18】
前記バイナリ表現を提供するための手段が、逐次近似レジスタ(SAR)回路の比較器を含む、請求項17に記載のADC回路。
【請求項19】
前記マルチビット表現を提供するための手段が、一連の少なくとも第1および第2の逐次近似レジスタ(SAR)回路を含み、前記第2のSAR回路が、前記第1のSAR回路からの残差誤差に応答する、請求項17に記載のADC回路。
【請求項20】
前記電源を切るための手段が、前記第1のSAR回路の電源を切ることなく前記第2のSAR回路の電源を切るための手段を含む、請求項19に記載のADC回路。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、データ変換に関し、より詳細には、エネルギー効率の良いデュアルモードアナログ-デジタル変換器(ADC)のための技術に関する。
【背景技術】
【0002】
監視センサは、しばしばアナログ値の表示を提供する。そうするために、そのようなセンサは、アナログ値をデジタル値に完全に変換するためにアナログ-デジタル変換器を使用する。次いで、センサは、デジタル値を閾値と比較し、結果に基づいて所定の一連の行動をとり得る。比較は、しばしば、デジタル値が懸念の原因にならない限り、またはイベントをトリガするレベルにならない限り、実行する必要のない電力集約型プロセスを回避するために使用され得る。しかしながら、アナログ値をデジタル値に完全に変換することは、特に、センサがリモートまたはモバイルセンシングなどの限られた電源を有し得る状況において、デバイスがエネルギーの大部分を消費することを意味し得る。
【発明の概要】
【課題を解決するための手段】
【0003】
アナログ-デジタル変換(ADC)の動作電力を節約するための技術が提供される。一例では、回路は、第1の動作モード中にアナログ入力のマルチビットデジタル表現を提供するように構成されているADCと、第2の動作モード中にアナログ入力信号の第2のアナログ信号に対する第1の比較の単一ビット表現を提供するように構成されている出力と、を含むことができる。特定の例では、回路は、第1のモード中にマルチビットデジタル表現を提供し、第2の動作モード中に電源を切るように構成されているエンコーダを含むことができる。
【0004】
この概要は、本特許出願の主題の概観を提供することを意図している。発明の排他的または網羅的な説明を提供することを意図していない。詳細な説明は、本特許出願に関するさらなる情報を提供するために含まれている。
【0005】
図面において、必ずしも縮尺通りに描かれていないが、同様の数字は、異なる図面において同様の構成要素を記載することがある。異なる文字の添字を有する同様の数字は、同様の構成要素の異なる例を表すことがある。概して、図面は、限定ではなく例として、本文書で論じられた様々な実施形態を図示する。
【図面の簡単な説明】
【0006】
【
図1】概して、本主題によるSAR ADCの例を図示する。
【
図2】概して、本主題による例示的なパイプラインSAR ADCを図示する。
【
図3】概して、完全なデジタル変換モードに加えて、省電力モードで動作するように構成されているフラッシュADCである、第2のタイプのADCの例を図示する。
【
図4】概して、本主題による例示的なフラッシュADCを図示する。
【
図5】概して、本主題による例示的なADCを動作させる例示的な方法のフローチャートを図示する。
【発明を実施するための形態】
【0007】
本発明者らは、アナログ値のデジタル値への完全な変換を条件付きで必要とし得る監視センサの効率を改善するための技術を認識した。特定の例では、従来の監視センサのADCは、完全な変換が必要とされるときを検出するために、デジタル比較器として第2の電力効率モードで動作するようにわずかに再構成されている。特定の例では、ADCがデジタル比較器として動作している間、完全な変換を行うことに関連付けられたADCの一部は、電源を切ることができる。それほど限定されないが、この技術は、逐次近似レジスタ(SAR)ADCまたはフラッシュADCを使用するセンサに大幅な節電をもたらすことができる。本主題を利用することができる用途には、医療用のリモートモニタリング、システム正常性用のリモートモニタリング(例えば、供給、温度)、環境モニタリング(温度、CO2)などが含まれるが、これらに限定されない。このような用途は、アラーム状態が発生した場合に、低電力(アラーム)レベルの検出だけでなく精密な測定から恩恵を受けることができる。これらのシステムは常にオンになっているため、低電力が好まれる。
【0008】
図1は、概して、本主題によるSAR ADC100の例を図示する。SAR ADC100は、サンプルホールド回路101と、演算回路103および比較器104を含む比較器回路102と、SARレジスタ105と、フィードバックデジタル-アナログ変換器(DAC)106と、エンコーダ回路107と、を含むことができる。特に当業者には、比較器104は、演算回路103の出力を比較するための電圧などの基準信号を含むか、またはそれを受信することができると理解される。いくつかの例では、基準電圧は接地電圧とすることができる。また、特定の例では、演算回路103は加算ノードとして機能的に表され得ると理解される。また、SARレジスタ105の出力のように、
図1および本出願の他の図に示すように、スラッシュが通っている線は、複数のワイヤ、複数のトレース、または複数の信号導体を表すことができること理解される。特定の例では、フィードバックDAC106は静電容量DAC(CDAC)とすることができる。いくつかの例では、比較回路102は、CDACに関連付けられたコンデンサアレイの少なくとも一部を含むことができる。加えて、SAR ADC100は、閾値またはリミットレジスタ108と、アナログ入力信号(SIG
ANLG)の完全なデジタル変換(SIG
DIG)を提供するための第1のモードと、アナログ入力信号(SIG
ANLG)とリミットレジスタ108に提供された閾値との比較およびその比較のバイナリ結果(ALRM)を提供するための第2のモードとを切り替えるとともに、第2のモードにあるときに、使用されていないSAR ADCの少なくとも一部の電源を切るための制御回路109と、を含むことができる。特定の例では、閾値が、例えば、上限閾値であるときに、SAR ADC100は、アナログ信号のレベルが閾値に違反するときに、アナログ信号(SIG
ANLG)の完全なデジタル変換を提供することができる。アナログ信号(SIG
ANLG)のレベルが閾値に違反しないときに、SAR ADC100の一部は、エネルギーを節約するために電源を切られ得る。SAR ADC100の他の部分は、アナログ信号(SIG
ANLG)のレベルが閾値を下回り続けるかどうかを示すバイナリ出力(ALRM)を提供することができる単純な比較器機能を提供するようにアクティブなままでいることができる。
【0009】
いくつかの例では、閾値は下限閾値であることができ、SAR ADC100は、アナログ信号のレベルが閾値に違反するときに、アナログ信号(SIGANLG)の完全なデジタル変換を提供することができる。アナログ信号(SIGANLG)のレベルが閾値に違反しないときに、SAR ADC100の一部は、エネルギーを節約するために電源を切られ得る。加えて、アナログ信号(SIGANLG)のレベルが閾値に違反しないときに、SAR ADC100の他の部分は、アナログ信号(SIGANLG)のレベルが閾値を上回り続けるかどうかを示すバイナリ出力(ALRM)を提供することができる単純な比較器機能を提供するようにアクティブなままでいることができる。
【0010】
制御回路109は、SAR ADC100の特定の部分を有効および無効にすることができ、比較器出力(ALRM)の値に応答することができる。例えば、比較器出力(ALRM)が、アナログ信号(SIGANLG)のレベルが閾値に違反するときにロジックハイになると仮定すると、制御回路109は、ロジックハイ信号上で開始し、かつSAR ADC100の構成要素が、ラッチの時限期間に完全なデジタル変換を提供することを可能にするかまたは電力供給する、タイマー、クロック、または時限ラッチなどのタイマー回路(図示せず)を含むことができる。ラッチの時限期間が終了すると、完全なデジタル変換を無効にするか、または電源を切ることができ、単純な比較器機能を再実行することができる。アナログ信号(SIGANLG)のレベルが、時限期間が終了しても閾値に違反する場合、時限ラッチを再トリガすることができる。このような例は、従来のSAR ADCと比較して非常に少ない追加の回路を使用する。いくつかの例では、SAR ADC比較器回路102とは別に第2の比較器を使用して、アナログ信号のレベルが閾値に違反するかどうかを示す連続的に有効な信号(ALRM)を提供することができる。このような例では、第2の比較器の出力を使用して、上述したようにSAR ADC構成要素の有効化/電源を入れること、および無効化/電源を切ること制御することができ、制御回路109を構成することができる。特定の例では、SAR ADC100は、より大きなシステムの一部とすることができ、制御回路109は、より大きなシステムから受信された信号に応答して、SAR ADC100を完全なデジタル変換モードに入れるか、もしくは外すか、または上述の低電力比較器モードに入れるか、もしくは外すことができる。特定の例では、SAR ADC100または制御回路109は、フィードバックDAC106の入力でデジタル値を制御するためのマルチプレクサ110を含むことができる。第1のモード、すなわち、完全なデジタル変換モード中、マルチプレクサ110は、SARレジスタ105の値をフィードバックDAC106の入力に渡すことを可能にすることができる。第2のモード中、比較器出力のバイナリ結果(ALRM)を提供するために、マルチプレクサ110は、リミットレジスタ108の値をフィードバックDAC106の入力に渡すことを可能にすることができる。特定の例では、第2のモードでは、ビットテスト(比較器-クロックサイクル)の数を検証されるアラームレベルの数に低減することができる。よって、変換時間を大幅に短縮することができる。変換時間を短縮することにより、単純化された比較器機能の著しく高速な変換率およびより速い応答時間を可能にすることができる。
【0011】
図2は、概して、本主題による例示的なパイプラインSAR ADC250を図示する。パイプラインSAR ADC250は、一対のSAR回路200、220、およびエンコーダ207を含むことができる。各SAR回路200は、サンプルホールド回路201、221、演算回路203、223、比較器204、224、SARレジスタ205、225、およびフィードバックDAC206、226を含むことができる。SAR回路のうちの1つ200は、ディザジェネレータ213、ディザDAC211、および対応するディザ演算回路212を含むことができる。第1のSAR回路200は、残差増幅器229を介して第2のSAR回路220に結合することができる。パイプラインSAR ADC250は、
図1のSAR ADC100と同様のアナログ信号(SIG
ANLG)の完全なデジタル変換および表現(SIG
DIG)を提供することができる。しかしながら、パイプラインSAR ADC250は、変換を2つ以上のバイナリ検索に分割する。特定の例では、パイプラインSAR ADC250は、第1のSAR回路200のフィードバックDAC206および比較器204を使用して、アナログ信号(SIG
ANLG)およびディザ値の合計を低解像度に分解することができる。第1のSAR回路200の有限分解能により、第1のSAR回路200の残差誤差を残差増幅器229によって増幅し、第2のSAR回路220のサンプルホールド回路221に渡すことができる。第2のSAR回路220のフィードバックDAC226および比較器224は、増幅された残差誤差を分解することができる。エンコーダ回路207は、SAR回路200、220のSARレジスタ205、225の各々の分解値を受信することができ、アナログ信号(SIG
ANLG)のマルチビットのデジタル表現(SIG
DIG)を提供することができる。例示的なパイプラインSAR ADC250はまた、1つ以上の閾値レジスタ208、218、マルチプレクサ210、およびコントローラ209を含むことができる。図示される例は、高閾値レジスタ208および低閾値レジスタ218を含むことができる。
【0012】
第1の動作モードでは、パイプラインSAR ADC250は、アナログ入力信号(SIGANLG)の完全なマルチビットのデジタル表現(SIGDIG)を提供することができる。第2の動作モードでは、パイプラインSAR ADC250は、アナログ入力(SIGANLG)が高閾値レジスタ208および低閾値レジスタ218の値によって規定されたウィンドウ内にとどまっているかどうかを示すバイナリ出力(ALRM)を提供することができる。加えて、第2の動作モード中、パイプラインSAR ADC250のいくつかの構成要素を、エネルギーを節約するために無効にするか、または電源を切ることができる。例えば、第2のモード中、エンコーダ207、残差増幅器229を含む第2のSAR回路220、および第1のSAR回路200のSARレジスタ205を、無効にするか、または電源を切ることができる。そのように限定されないが、第2のモードは、典型的には、アナログ信号(SIGANLG)がウィンドウ内にあるとき、正常とみなされるレベルで動作しているとき、または非アラームレベルであるときに使用される。第2のモードでは、比較器204は、アナログ入力信号(SIGANLG)を、第1のSAR回路200のフィードバックDAC206によって提供されるアナログ表現と比較することができる。特定の例では、コントローラ209は、閾値レジスタ208、218のデジタル値のフィードバックDAC206の入力への提示を代替することができる。特定の例では、コントローラ209は、アナログ信号(SIGANLG)のレベルが高閾値レジスタ208および低閾値レジスタ218によって規定されるウィンドウの外側を超えたときに第1の動作モードを可能にするように、比較器204の出力に応答することができる。特定の例では、第1のモード中、コントローラは、アナログ入力信号(SIGANLG)の完全なデジタル変換の動作を阻害しない。
【0013】
特定の例では、ディザDAC211はまた、SARレジスタ205および閾値レジスタ208、218から入力を受信するマルチプレクサ210の出力を受信することができる。そのような例では、ディザDAC211は、閾値のより高い解像度を提供することを支援することができる。
【0014】
図3は、概して、完全なデジタル変換モードに加えて、省電力モードで動作するように構成されている第2のタイプADC、フラッシュADC360の例を図示する。フラッシュADC360は、いくつかの直列接続抵抗、いくつかの比較器332、333、334、エンコーダ335、およびコントローラ336を含む電圧分割器331を含むことができる。比較器332、333、334の各々は、フラッシュADC360の信号入力337に結合された第1の入力を有することができる。信号入力337は、目的のアナログ信号(SIG
ANLG)を受信することができる。比較器332、333、334の第2の入力は、電圧分割器331の異なるノードに個別に結合され得る。電圧分割器331は、第1の基準電圧(REF+)と第2の基準電圧(REF-)との間に直列に結合されたいくつかの抵抗を含むことができる。比較器332、333、334に結合された電圧分割器331のノードは、目的のアナログ信号(SIG
ANLG)の比較の基礎となる各比較器に決定レベルを提供する。例示的なフラッシュADC360が、アナログ信号の完全なデジタル変換を提供するために動作モードにあるときに、エンコーダ335は、各比較器332、333、334の出力を受信することができ、アナログ信号(SIG
ANLG)のデジタル表現(SIG
DIG)を提供することができる。上述の例と同様に、アナログ入力信号(SIG
ANLG)の完全なデジタル変換を提供するためにフラッシュADC360を連続的に動作させることは、比較的大量の電力を消費する可能性がある。バッテリなどの制限された電源を有するシステムで使用される場合、フラッシュADCの動作は、システムの充電寿命の著しい制限となり得る。
【0015】
アナログ信号(SIGANLG)の完全なデジタル変換が閾値を超えるまで必要とされない用途では、例示的なフラッシュADC360のコントローラ336は、フラッシュADC360の一部を有効および無効にして、アナログ信号(SIGANLG)と所定の決定レベルとの比較のバイナリ表示(ALRM)を提供する第2の省電力動作モードを提供することができる。コントローラ336は、アナログ信号(SIGANLG)の比較が決定レベルを満たすか、または超えるまで、第2の省電力動作モードでフラッシュADC360の動作を維持することができる。例えば、図示されるように、フラッシュADC360が第2の省電力動作モードで動作していると仮定して、アナログ信号(SIGANLG)が第1の比較器333によって受信される決定レベルを下回っている場合、第1の比較器333は、出力(ALRM)において低論理信号を提供することができる。第2の省電力動作モードでは、コントローラ336は、第1の比較器333を除いて、エンコーダ335、およびすべての比較器332、334などを無効にして、電力を節約することができる。アナログ信号(SIGANLG)のレベルが第1の比較器333の決定レベルを超えて上昇すると、第1の比較器333の出力の論理レベルは、低から高に移行することができる。コントローラ336は、第2の省電力動作モードで動作しながら、第1の比較器333の出力の低から高への移行に応答することができ、第2の省電力動作モードから第1の完全なデジタル変換動作モードに移行することができる。特定の例では、コントローラ360は、所定の遅延間隔の後に第2の動作モードに戻ることができる。いくつかの例では、コントローラ360は、アナログ信号(SIGANLG)のデジタル表現(SIGDIG)を任意で受信することができ、デジタル表現(SIGDIG)が第2の所定値を下回るときに、第2の動作モードに戻ることができる。
【0016】
図4は、概して、本主題による例示のフラッシュADC460を図示する。フラッシュADC460は、いくつかの直列接続抵抗、いくつかの比較器432、433、434、エンコーダ435、およびコントローラ436を含む電圧分割器431を含むことができる。フラッシュADCはまた、マルチプレクサ437、1つ以上のレジスタ438、439、およびイネーブルバス440を含むことができる。比較器432、433、434の各々は、フラッシュADC460の信号入力に結合された第1の入力を有することができる。信号入力は、目的のアナログ信号(SIG
ANLG)を受信することができる。比較器432、433、434の第2の入力は、電圧分割器431の異なるノードに個別に結合され得る。電圧分割器431は、第1の基準電圧(REF+)と第2の基準電圧(REF-)との間に直列に結合されたいくつかの抵抗を含むことができる。比較器432、433、434に結合された電圧分割器431のノードは、目的のアナログ信号(SIG
ANLG)の比較の基礎となる各比較器に決定レベルを提供する。例示のフラッシュADC460が、アナログ信号(SIG
ANLG)の完全なデジタル変換を提供するために動作モードにあるときに、エンコーダ435は、各比較器432、433、434の出力を受信し、アナログ信号(SIG
ANLG)のデジタル表現(SIG
DIG)を提供することができる。再び、上述の例と同様に、アナログ信号(SIG
ANLG)の完全なデジタル変換を提供するためにフラッシュADC460を連続的に動作させることは、比較的大量の電力を消費する可能性がある。バッテリなどの制限された電源を有するシステムで使用される場合、フラッシュADC460の動作は、システムの充電寿命の著しい制限となり得る。
【0017】
アナログ信号(SIGANLG)の完全なデジタル変換がアナログ信号(SIGANLG)のレベルが閾値を超えるまで必要とされない用途では、例示のフラッシュADC460のコントローラ436は、フラッシュADC460の一部を有効および無効にして、アナログ信号(SIGANLG)と所定のまたはプログラムされた決定レベル(LIMIT1、LIMIT2)との比較のバイナリ表示(ALRM)を提供する、第2の省電力動作モードを提供することができる。コントローラ436は、アナログ信号(SIGANLG)の比較が決定レベルを満たすか、または超えるまで、第2の省電力動作モードでフラッシュADC460の動作を維持することができる。特定の例では、コントローラ436は、決定レベル(LIMIT1)のデジタル表現を有するレジスタ438を有することができる。第2の省電力動作モードでは、コントローラ436は、電力を節約するために決定レベル(LIMIT1)に対応する比較器を除いて、エンコーダ435およびすべての比較器432、433、434などを無効にすることができる。そのような例では、イネーブルバス440を介した個々のイネーブル信号を、コントローラ436から各比較器432、433、434などに提供することができる。第2の動作モード中、コントローラ436は、マルチプレクサ437を介して、対応する比較器の出力をフラッシュADC460のバイナリ出力ノード(ALRM)に接続することができる。一例では、アナログ信号(SIGANLG)が対応する比較器によって受信されるアナログ決定レベルを下回る場合、対応する比較器は、バイナリ出力ノード(ALRM)において低論理信号を提供することができる。アナログ信号(SIGANLG)のレベルが、対応する比較器のアナログ決定レベルを超えて上昇すると、対応する比較器の出力の論理レベルは、低から高に移行することができる。コントローラ436は、第2の省電力動作モードで動作しながら、低から高へのバイナリ出力ノード(ALRM)の移行に応答することができ、第2の省電力動作モードから第1の完全なデジタル変換動作モードに移行することができる。特定の例では、コントローラ436は、所定の遅延間隔の後に第2の動作モードに戻ることができる。いくつかの例では、コントローラ436は、アナログ信号(SIGANLG)のデジタル表現(SIGDIG)を任意で受信することができ、デジタル表現(SIGDIG)がレジスタ438の第2の所定値(LIMIT1)を下回るときに、第2の動作モードに戻ることができる。
【0018】
コントローラ436は、第1の例では、アナログ信号(SIGANLG)が第1および第2のレジスタ438、439の値(LIMIT1、LIMIT2)によって規定されたウィンドウ内にあるときに、低電力動作が使用され得、第2の例では、アナログ信号(SIGANLG)がウィンドウ外にあるときに、低電力動作が使用され得るように、ウィンドウ比較器を提供するために第2の閾値(LIMIT2)を含む第2のレジスタ439を含むことができると理解される。コントローラ436によって制御される可能性がある追加のゲーティングが、コントローラ436が所望の比較器の条件に応答することを可能にするために必要であり得ることも理解される。例えば、ウィンドウ動作を提供する例では、2つの有効化された比較器の出力の論理レベルが、アナログ信号(SIGANLG)のレベルがウィンドウ内にあるときに同じであることを保証するために、コントローラ436によって追加のゲーティングが有効にされてもよい。加えて、コントローラ436は、マルチプレクサ437を介してウィンドウ演算子の出力をバイナリ出力ノード(ALRM)に交互に結合するためのクロックまたは発振器を含むことができる。
【0019】
特定の例では、各比較器の出力を有する代わりに、コントローラは、比較の表示を提供するために追加の出力を使用する論理回路またはプログラムを含むことができる。例えば、出力は、アナログ信号がウィンドウより下にあることを示す第1の状態(例えば、00)、アナログ信号がウィンドウ内にあることを示す第2の状態(例えば、01)、およびアナログ信号がウィンドウの上にあることを示す第3の状態(例えば、11)を示すことができる。
【0020】
図5は、概して、本主題による例示的なADCを動作させる例示的な方法500のフローチャートを図示する。501では、アナログ入力信号の表現は、ADCの比較器で受信することができる。表現は、アナログ表現とすることができる。503において、比較器の出力は、ADCの第1の動作モード中にADCのエンコーダにおいて受信することができる。505において、ADCの第1の動作モード中、エンコーダ回路は、アナログ入力信号のマルチビットのデジタル表現を提供することができる。507において、ADCの第2の動作モード中、ADCの第2の出力は、比較器出力のバイナリ表現を提供することができる。509において、ADCの第2の動作モード中、エンコーダは、電力を節約するために無効にすることができる。特定の例では、ADCのコントローラは、第2のモード中に比較器の出力に応答して、ADCの動作を第1のモードに移行させることができる。例えば、第2の動作モード中、コントローラは、比較器の出力が、アナログ入力信号と閾値またはリミットとの比較の結果を表すことを選択することができる。アナログ入力信号のレベルがリミットに違反しない限り、コントローラは、ADCの動作を低電力比較器モードに維持する。アナログ信号のレベルが閾値またはリミットに違反すると、コントローラは、ADCの動作を第1のモード、すなわち、アナログ入力信号の完全なマルチビットデジタル変換に移行させることができる。第2のモードから第1のモードへのADCの移行は、ADCの特定の構成要素を有効にすること、またはそれに電力を提供することを含むことができる。このような構成要素は、1つ以上のSARレジスタ、第2のモードのバイナリ比較を提供するために使用されない他の構成要素、またはこれらの組み合わせが含むことができるが、これらに限定されない。特定の例では、コントローラは、アナログ信号のレベルが閾値に違反しなくなるまで、ADCの動作を第1のモードに維持することができる。特定の例では、コントローラは、本明細書では論じられていないが、当業者の知識の範囲内で追加のロジックおよび比較器を含んでもよい。いくつかの例では、第1のモードに入ると、コントローラは、第1のモードに入ると開始されるタイマの終了によって自動的に第2のモードに切り替わることができる。いくつかの例では、コントローラは、ADCの外部の信号に応答して第2の動作モードへの移行を開始することができる。いくつかの例では、ADCは2つ以上の閾値を含むことができる。
【0021】
様々な備考&例
【0022】
第1の例、例1では、回路は、第1の動作モード中にアナログ入力信号のマルチビットデジタル表現を提供するように構成されているアナログ-デジタル変換器(ADC)と、第2の動作モード中にアナログ入力信号の第2のアナログ信号に対する第1の比較の単一のビット表現を提供するように構成されている出力と、第1のモード中にマルチビットデジタル表現を提供し、第2の動作モードに応答して電源を切るように構成されたエンコーダと、を含むことができる。
【0023】
例2では、例1のADCは、任意で、パイプライン逐次近似レジスタ(SAR)ADC回路を含む。
【0024】
例3では、例1~2のいずれか1つ以上の回路が、任意で、第2のアナログ信号を受信するように構成されている入力を含む。
【0025】
例4では、例1~3のいずれか1つ以上のADCが、任意で、第1のモード中のアナログ入力信号の逐次比較の結果を保存するように構成されている逐次近似レジスタ(SAR)を含む。
【0026】
例5では、例1~4のいずれか1つ以上のSARが、任意で、第2のモード中に電源を切るように構成されている。
【0027】
例6では、例1~5のいずれか1つ以上のADCが、任意で、第1のモード中に逐次比較を実行し、かつ逐次比較の結果を提供するための比較器を含む。
【0028】
例7では、例1~6のいずれか1つ以上のADCが、任意で、第1のモード中に第1のアナログ決定レベル信号を比較器に提供するように構成されているフィードバックデジタル-アナログ変換器(DAC)を含み、第1のアナログ決定レベル信号が、第1のモード中のSARの値に基づく。
【0029】
例8では、例1~7のいずれか1つ以上の比較器が、任意で、第1の比較を実行し、第2のモード中に単一ビット表現を提供するように構成されている。
【0030】
例9では、例1~8のいずれか1つ以上のADCが、任意で、フラッシュADCである。
【0031】
例10では、ADC回路を動作させる方法は、ADC回路の入力においてアナログ信号を受信することと、ADC回路の比較器においてアナログ信号を受信することと、第1のモード中にADC回路のエンコーダ回路の入力において比較器の出力を受信することと、第1のモード中にエンコーダ回路の出力からデジタル表現を提供することと、第2のモード中にADC回路の第2の出力において比較器の出力のバイナリ表現を提供することと、第2のモード中にエンコーダ回路の電源を切ることと、を含むことができる。
【0032】
例11では、例1~10のいずれか1つ以上のADC回路が、任意で、フラッシュADC回路である。
【0033】
例12では、例1~11のいずれか1つ以上の方法が、任意で、フラッシュADC回路の複数の比較器から比較器を選択することを含む。
【0034】
例13では、例1~12のいずれか1つ以上のADC回路が、任意で、逐次近似レジスタ(SAR)ADC回路である。
【0035】
例14では、例1~13のいずれか1つ以上の方法が、任意で、第2のモード中にSAR ADC回路の逐次近似レジスタの電源を切ることを含む。
【0036】
例15では、例1~14のいずれか1つ以上の方法が、任意で、比較器においてSAR ADC回路のフィードバックDACから決定レベルを受信することを含む。
【0037】
例16では、例1~15のいずれか1つ以上の方法が、任意で、第1のモード中にSARから決定レベルのデジタル表現を受信することを含む。
【0038】
例17では、例1~2のいずれか1つ以上の方法が、任意で、第2のモード中に、SAR ADC回路の第2のレジスタから決定レベルのデジタル表現を受信することを含む。
【0039】
例18では、アナログ-デジタル変換器(ADC)回路は、アナログ入力信号を受信するための手段と、第1のモード中にアナログ入力信号のデジタル表現を提供するための手段と、第2のモード中にアナログ入力信号を決定レベルと比較し、比較結果を表すバイナリ出力を提供するための手段と、第2のモード中にデジタル表現を提供するための手段の一部の電源を切るための手段と、を含むことができる。
【0040】
例19では、例1~8のいずれか1つ以上の、第2のモード中にアナログ入力信号を決定レベルと比較し、比較結果を表すバイナリ出力を提供するための手段は、任意で、逐次近似レジスタ(SAR)ADCの比較器を含む。
【0041】
例20では、例1~19のいずれか1つ以上の第2のモード中に、アナログ入力信号を決定レベルと比較し、比較結果を表すバイナリ出力を提供するための手段は、任意で、フラッシュADCの複数の比較器のうちの1つを含む。
【0042】
上記の詳細な説明は、詳細な説明の一部を形成する添付図面の参照を含む。図面は、例示として、本発明を実施することができる特定の実施形態を示す。これらの実施形態は、本明細書では「例」とも呼ばれる。そのような例は、図示または説明されたものに加えて要素を含むことができる。しかし、本発明者らは、図示または説明された要素のみが提供される例も想定している。さらに、本発明者らはまた、特定の例(またはその1つ以上の態様)に関して、または本明細書に図示または説明された他の例(またはその1つ以上の態様)に関してのいずれかで、図示または説明されたそれらの要素(またはその1つ以上の態様)の任意の組合せまたは順列を使用する例も想定している。
【0043】
この文書と参照により組み込まれた任意の文書との間に矛盾した使用法がある場合には、この文書における使用法が制御する。
【0044】
この文書では、「a」または「an」という用語は、特許文書で一般的であるように、「少なくとも1つ」または「1つ以上」の他の例または使用法とは関係なく、1つ以上を含むように使用される。この文書では、「または」という用語は、特に指定のない限り、「AまたはB」が「AであるがBではない」、「BであるがAではない」、ならびに「AおよびB」を含むように、非排他的な「または」を指すために使用される。この文書では、「含む」および「その中に」という用語は、「備える」および「そこで」というそれぞれの用語の平易な英語の同等語として使用される。また、「含む」および「備える」という用語は制限のないものであり、すなわち、そのような用語の後に列挙されたものに加えて、要素を含むシステム、デバイス、物品、組成物、製剤、またはプロセスは、依然として論じられた主題の範囲内にあると考えられる。さらに、請求項に現れることがあるような、「第1」、「第2」、および「第3」などの用語は、単にラベルとして使用され、その対象に数値的な要件を課すことを意図していない。
【0045】
本明細書に説明される方法の例は、少なくとも部分的に機械またはコンピュータ実装することができる。いくつかの例は、上記の例において説明されたように方法を行うために電子デバイスを構成するように動作可能な命令でコード化されたコンピュータ可読媒体または機械可読媒体を含むことができる。そのような方法の実装は、マイクロコード、アセンブリ言語コード、高水準言語コードなどのコードを含むことができる。そのようなコードは、様々な方法を行うためのコンピュータ可読命令を含むことができる。コードは、コンピュータプログラム製品の一部を形成してもよい。さらに、一例では、コードは、実行中または他の時点などで、1つ以上の揮発性、非一時的、または不揮発性の有形のコンピュータ可読媒体に有形に記憶することができる。これらの有形のコンピュータ可読媒体の例は、ハードディスク、リムーバブル磁気ディスク、リムーバブル光ディスク(例えば、コンパクトディスクおよびデジタルビデオディスク)、磁気カセット、メモリカードまたはスティック、ランダムアクセスメモリ(RAM)、読み出し専用メモリ(ROM)などを含み得るが、これらに限定されない。
【0046】
上記の説明は例示的なものであり、限定的なものではないことを意図している。例えば、上述の例(またはその1つ以上の態様)を互いに組み合わせて使用してもよい。当業者などは、上記の説明を検討することにより、他の実施形態を使用することができる。要約は、読者が技術的開示の性質を迅速に確認することを可能にするために提供される。要約は、請求項の範囲または意味を解釈または限定するために使用されないということを理解した上で提出されている。また、上記の発明を実施するための形態では、開示を簡素化するために、様々な特徴はグループ化してまとめられている場合がある。これは、請求項に記載されていない開示された特徴がいずれかの請求項に不可欠であることを意図するものとして解釈されるべきではない。むしろ、本発明の主題は、特定の開示された実施形態のすべての特徴にない場合がある。以下の態様は、例または実施形態として発明を実施するための形態に組み込まれ、各態様は別個の実施形態としてそれ自体で成り立ち、かつそのような実施形態は、様々な組み合わせまたは順列で互いに組み合わせることができることが想定される。
【符号の説明】
【0047】
101 サンプルホールド回路
102 比較回路
103 演算回路
104 比較器
105 レジスタ
106 フィードバックデジタル-アナログ変換器(DAC)
107 エンコーダ回路
108 リミットレジスタ
109 制御回路
110 マルチプレクサ
200 回路
201 サンプルホールド回路
203 演算回路
204 比較器
205 レジスタ
207 エンコーダ
208 閾値レジスタ
209 コントローラ
210 マルチプレクサ
212 ディザ演算回路
213 ディザジェネレータ
218 閾値レジスタ
220 回路
221 サンプルホールド回路
223 演算回路
224 比較器
225 レジスタ
229 残差増幅器
331 電圧分割器
332 比較器
333 第1の比較器
334 比較器
335 エンコーダ
336 コントローラ
337 信号入力
360 コントローラ
431 電圧分割器
432 比較器
433 比較器
434 比較器
435 エンコーダ
436 コントローラ
437 マルチプレクサ
438 第1のレジスタ
439 第2のレジスタ
440 イネーブルバス