特許 7438124 増幅器回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-02-15

(45)【発行日】2024-02-26

(54)【発明の名称】増幅器回路

(51)【国際特許分類】

   H03F 1/52 20060101AFI20240216BHJP

   H03F 3/217 20060101ALI20240216BHJP

【ＦＩ】

H03F1/52 210

H03F3/217

【請求項の数】 11

(21)【出願番号】P 2020549867

(86)(22)【出願日】2018-07-20

(65)【公表番号】

(43)【公表日】2021-02-18

(86)【国際出願番号】 EP2018069753

(87)【国際公開番号】W WO2019110152

(87)【国際公開日】2019-06-13

【審査請求日】2021-07-05

(31)【優先権主張番号】17205949.5

(32)【優先日】2017-12-07

(33)【優先権主張国・地域又は機関】EP

(73)【特許権者】

【識別番号】520200137

【氏名又は名称】ピューリファイ・アーペーエス

(74)【代理人】

【識別番号】100108453

【弁理士】

【氏名又は名称】村山 靖彦

(74)【代理人】

【識別番号】100110364

【弁理士】

【氏名又は名称】実広 信哉

(74)【代理人】

【識別番号】100133400

【弁理士】

【氏名又は名称】阿部 達彦

(72)【発明者】

【氏名】ブルーノ・プッツェイ

(72)【発明者】

【氏名】ラルス・リスボ

【審査官】工藤 一光

(56)【参考文献】

【文献】米国特許出願公開第２０１６／０３５２２９３（ＵＳ，Ａ１）

【文献】米国特許出願公開第２００７／０２１６４９１（ＵＳ，Ａ１）

【文献】特表２００１－５０３５７５（ＪＰ，Ａ）

【文献】特表２００４－５１０３９７（ＪＰ，Ａ）

【文献】特表２００６－５０６８８７（ＪＰ，Ａ）

【文献】特表２０１５－５１５８４１（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０３Ｆ１／００－３／７２

(57)【特許請求の範囲】

【請求項1】

増幅器であって、
入力(20)と、
出力(21)と、
主増幅器入力および主増幅器出力を有する主増幅器(102)であって、前記主増幅器が、少なくとも第1の動作モードと第2の動作モードのうちの各々の1つで動作するように構成され、前記主増幅器が、比較器、および前記比較器によって制御されるスイッチング電力段、ならびに前記主増幅器出力と前記比較器の入力との間に接続される第1の高域通過フィルタ(10)を備え、前記主増幅器出力が、前記出力であり、または、前記主増幅器出力が、低域通過フィルタまたは複数の回路を介して前記出力に接続される、主増幅器と、
補償器(5, 50)であって、前記補償器が、低域通過フィルタ、または、1つまたは複数の積分器を備え、
前記主増幅器が前記第1の動作モードで動作しているときに動作し、
前記主増幅器が前記第2の動作モードで動作しているときに前記補償器の動作を無効化させるように構成される補償器と、
少なくとも第1の加算ノード(4)であって、前記入力から前記第1の加算ノードへの経路および前記主増幅器出力からの第1のフィードバック経路を有し、前記第1のフィードバック経路が第2の高域通過フィルタ(11)を備え、前記第1の加算ノードから前記主増幅器入力へと第1の経路が存在し、前記第1の経路が前記補償器を備える、第1の加算ノードと、
前記第1の加算ノードとは異なる少なくとも第2の加算ノード(1, 1a, 1b)であって、前記入力から前記第2の加算ノードへの経路および前記主増幅器出力からの第2のフィードバック経路を有し、前記第2の加算ノードから前記主増幅器の入力へと第2の経路が存在し、前記第2の経路が、少なくとも前記主増幅器が前記第1の動作モードで動作しているときに動作中であるように構成される低域通過フィルタ(2, 2’, 3, 3’)を備える、第2の加算ノードと、
前記第1および第2の経路に設けられ、前記主増幅器の入力に接続される出力を有する第3の加算ノード(6)と
を備える増幅器。

【請求項2】

前記第2の加算ノードが前記第1の加算ノードである、請求項1に記載の増幅器。

【請求項3】

前記補償器が帰還回路網(51, 52)を有する増幅器(50)を備え、前記補償器が、前記帰還回路網の少なくとも一部を短絡することによって無効化されるように構成される、請求項1または2に記載の増幅器。

【請求項4】

前記主増幅器が、比較器と、前記比較器によって制御されるスイッチング電力段とを備えるD級増幅器であり、前記主増幅器がアイドルスイッチング周波数を有する、請求項1から3のいずれか一項に記載の増幅器。

【請求項5】

前記低域通過フィルタが、前記アイドルスイッチング周波数において第1の利得を有し、前記アイドルスイッチング周波数の半分において第2の利得を有し、前記第2の利得が前記第1の利得の少なくとも1.5倍である、請求項4に記載の増幅器。

【請求項6】

前記第1の経路も前記低域通過フィルタを備える、請求項1から5のいずれか一項に記載の増幅器。

【請求項7】

前記第1の経路と前記第2の経路が並列部分を有し、前記補償器が、前記第1の経路の前記並列部分に設けられる、請求項1から6のいずれか一項に記載の増幅器。

【請求項8】

前記補償器が前記第2の経路にも設けられ、前記補償器が、無効化されると、一定の利得を有するように構成される、請求項1から6のいずれか一項に記載の増幅器。

【請求項9】

前記第1の動作モードにおいて、前記主増幅器が通常動作モードで動作する、請求項1から8のいずれか一項に記載の増幅器。

【請求項10】

前記第2の動作モードにおいて、前記主増幅器がクリッピングモードで動作する、請求項1から9のいずれか一項に記載の増幅器。

【請求項11】

前記スイッチング電力段と前記主増幅器出力の間に出力フィルタ(9)をさらに備える、請求項1から10のいずれか一項に記載の増幅器。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、増幅器に関し、特に、増加したループ利得を有するD級増幅器に関する。

【背景技術】

【0002】

D級増幅器および関連技術は、米国特許第4041411号、米国特許第7142050号、米国特許第8049557号、米国特許第8736367号、WO2013/164229、米国特許出願公開第2006/008095号、米国特許出願公開第2015/214902号、米国特許出願公開第2016/0352293号に見ることができる。

【発明の概要】

【課題を解決するための手段】

【0003】

第1の態様では、本発明は、
・入力と、
・出力と、
・主増幅器入力および主増幅器出力を有する主増幅器であって、増幅器動作モードなどといった、少なくとも第1の動作モードと第2の動作モードのうちの1つで動作するように構成され、比較器、および比較器によって制御されるスイッチング電力段、ならびに主増幅器出力と比較器の入力および/または主増幅器への入力との間に接続される帰還導体もしくはフィルタを備える、主増幅器と、
・補償器であって、主増幅器が第2の動作モードで動作しているときにその動作を無効化させるように構成される補償器と、
・少なくとも第1の加算ノードであって、入力および主増幅器出力からそこへの経路を有し、そこから主増幅器の入力へと第1の経路が存在する、第1の経路が補償器を備える、第1の加算ノードと、
・少なくとも第2の加算ノードであって、入力および主増幅器出力からそこへの経路を有し、そこから主増幅器入力へと第2の経路が存在し、第2の経路が、少なくとも主増幅器が第1の動作モードで動作しているときに動作中であるように構成される低域通過フィルタを備える、第2の加算ノードと
を備える増幅器に関する。

【0004】

本文脈では、増幅器とは、音声信号などといった信号を受け取って、好ましくはより大きい信号振幅を有する対応する信号を出力するように構成される要素である。しばしば、音声増幅器は、小さい信号強度(電圧)の電気的な音声信号を受け取って、より大きい信号強度を有する対応する信号を出力する。本文脈では、2つの信号は、少なくとも周波数区間において、同じ周波数成分を有する場合、対応している。

【0005】

増幅器は、音声信号以外の他のタイプの信号を増幅するため使用できることに留意されたい。増幅器は、アクチュエータを制御された様式で駆動するために、たとえば、リニアアクチュエータに供給する電源またはコントローラとして使用することができる。この状況では、増幅器は、アクチュエータに供給するように望むものに対応するより小さい振幅の信号を受け取ることができ、ここで、増幅器は、アクチュエータの要件に適合された電流または電圧を出力することになる。

【0006】

本文脈では、入力は、たとえば、信号を受け取るように構成される回路の一部である。多くの状況では、入力は、電気要素、チップ/ASICなどの導体などといった導体である。入力が増幅器自体に対する入力である場合などに(増幅器ケースの外側から、および/または前置増幅器からなど)、入力は、コネクタを備える場合がある。その場合、信号源は、入力に信号を送出するため、入力に取外し可能に接続することができる。あるいは、入力は、取外し性が求められない増幅器の一部への入力である場合があり、そのため、入力は、固定接続となる場合がある。固定接続は、信号を入力に送出するために、半田付けなどによって他の要素を恒久的に接続することができる、たとえば、導体、半田パッドなどを介して行うことができる。当然、入力は、チップの部分間の、チップの導体などといった内部部分であってよい。

【0007】

入力のように、出力は、増幅器の周囲への出力であってよく、そのため、出力が、たとえば、負荷、ケーブルなどへの取外し可能に取り付けるためのコネクタを備える場合がある。あるいは、出力は、増幅器の1つの構成要素から別の構成要素への出力であってよい。そのような構成要素が取外し可能であることを求められない場合、出力はそこへ恒久的に接続されてよい。恒久的に接続される状況では、出力は、導体、脚などであってよく、導体の一方の端部が入力であり、他方の端部が出力であってよい。

【0008】

しばしば、出力が同じ導体を共有する場合などに、主増幅器出力は増幅器自体の出力でもある。しかし、これらの出力間に、増幅器出力の後に、または単に出力に、フィルタなどといったさらなる回路を接続することが求められる場合がある。通常、主増幅器の動作から生じる高周波数雑音を除去するために、出力フィルタと呼ばれることが多い、LCフィルタなどの低域通過フィルタが出力に接続され、その結果、この雑音は、出力に接続される負荷に伝達されない。このフィルタを、主増幅器の内側に設けて、主増幅器の出力を形成することができる。フィルタの1つのポートが接続されるコネクタを出力が共有する場合があることに留意されたい。

【0009】

主増幅器は、それ自体で増幅器である。したがって、主増幅器は、上述の増幅器のように挙動することができる。しかし、主増幅器は、増幅器全体のものとは別の他のパラメータ、もしくは挙動を有することが求められる場合があり、または、許容される場合がある。たとえば、増幅器全体は通常自励発振するようには求められないにもかかわらず、補償器が主増幅器を発振から避けるよう制御するように構成される場合など、またはこの発振が望ましいような様式で、主増幅器がそれ自体で自励発振することが許容される場合がある。

【0010】

下で記載されるように、主増幅器は、好ましくはD級増幅器である。

【0011】

主増幅器は、上で記載した入力および出力のようであってよい、主増幅器入力および主増幅器出力を有する。下で述べる経路から主増幅器を取り外すことを可能にするのは、通常求められず、そのため、主増幅器入力/出力が、回路内、回路間などで、たとえばPCB上で導体などによって形成できることを留意されたい。

【0012】

主増幅器は、少なくとも第1の動作モードと第2の動作モードのうちの1つで動作するように構成され、1つの増幅器動作モードは、主増幅器が特定の範囲における特定の周波数応答、特定の利得、スイッチング周波数などを有するモードであってよい。しばしば、第1のモードが所望の動作モードであり、第2のモードは、好ましくはないが、主増幅器において完全には避けることができないモードである。典型的な第2のモードはクリッピングモードであり、ここでは、主増幅器が、電源電圧によって実質的に制限される出力電圧を作り、スイッチングを停止する、または第1のモードの範囲外の周波数でスイッチングする。別の第2の増幅器モードは、いわゆる「電流クリッピング」であってよく、保護回路が比較器を無効にして、出力電流を制限するために電力の状況の制御を行う。第2のモードで動作すると、主増幅器は、主増幅器入力信号の変化に対して無視できるほどの応答だけを有し得る。第2のモードは、主増幅器が第1のモードでないときであってよい。

【0013】

したがって、第1のモードは、主増幅器入力信号における追加の小さい変化に応答する主増幅器出力信号における追加の変化が、主増幅器入力信号におけるその追加の変化だけからなる信号に対する主増幅器出力信号の応答と実質的に同じであるモードとして特徴づけることができる。したがって、第1のモードでは、主増幅器は、所望の利得を有する入力信号を提供することができる。すなわち、大きい信号の存在が、追加の小さい信号に応答する主増幅器の能力に実質的に影響を及ぼさない場合である。

【0014】

第3のモードは、主増幅器が、潜在的に損傷を与えるような負荷条件に対して主増幅器自体を保護するものであってよい。たとえば、一時的にオフにすることによってそうすることができる。

【0015】

第4のモードは、主増幅器がオフにされるものであってよい。これは、電源起動/停止シーケンスの一部として、またはユーザによるコマンドの結果であってよい。

【0016】

本文脈では、補償器は、加算ノードおよび経路によって、主増幅器の入力と出力の間の帰還ループ中に接続される回路である。補償器は、任意の所望の様式で実装できる、任意の次数のフィルタであってよい。補償器の全体的な機能は、好ましくは、その所望の値により近づけるように主増幅器の出力を調整することである。補償器は、好ましくは、第1の周波数範囲では補償器が誤差信号を増幅し、第2の周波数範囲では補償器が誤差信号を増幅せず、減衰する場合さえあるようなやり方で、入力から得られた信号を主増幅器出力から得られた信号と比較することにより見いだされる誤差信号をフィルタ処理する。補償器は、任意の次数の低域通過フィルタとして、または1つまたは複数の積分器として具体化することができる。第1の周波数範囲は、動作させる所望の周波数帯域に対応する。音声増幅器では、この帯域は、たとえば、0Hz～40kHz、0Hz～20kHz、または20Hz～20kHzに対応する。第2の周波数範囲は、たとえば、60kHz～1MHz、100kHz～700kHzといった、第1の帯域の外側の帯域に対応し、D級増幅器の場合には、典型的には、スイッチング周波数を含む。

【0017】

補償器は、主増幅器が第2の動作モードで動作しているときにその動作を無効化させるように構成される。こうした無効化は、任意の所望の様式で具体化することができ、いくつかの様式で補償器を休止状態にすることができる。1つの状況では、補償器は、無効化されると、第1の経路に沿った信号の伝達を妨げ、したがって、第1の加算ノードから主増幅器入力への信号搬送を効果的に防ぐことができる。この状況では、第2の加算ノードおよび第2の経路を介して入力から主増幅器入力に信号を依然として供給できるように、第1の加算ノードと第2の加算ノードが異なる加算ノードであってよい。この設定に対する代替実施形態が下でさらに記載される。

【0018】

別の状況では、無効化は、補償器が対象の周波数区間にわたって(0Hz～100kHzなど)、単位利得などといった所定の利得を有するときなどに、周波数フィルタ処理能力を有さない補償器を設けることなどによって、補償器を「見えなく」することによって行うことができる。次いで、無効化した補償器によって、その両端間、および第1の加算ノードから主増幅器入力への信号の搬送を可能にすることができる。この状況では、すべての環境下で信号が第1の経路を介して入力から主増幅器入力に搬送され得るように、第1の加算ノードと第2の加算ノードは異なる加算ノードまたは同じ加算ノードであってよい。

【0019】

本文脈では、加算ノードとは、少なくとも2つの信号を組み合わせて、組み合わせた/加算した信号を出力するように構成される要素である。アナログ電子回路では、加算ノードは、単に、組み合わされるもしくは加算される各回路もしくは信号のための1つの分岐を、および出力のための1つの分岐を有する分岐した導体であってよい。他の状況では、加算ノードは、加算ノードがその入力間にクロストークを引き起こすのを防ぐための仮想短絡入力を有するように構成されるOPアンプを含むことができる。加算ノードを構築する別の方法は、2つの入力信号間の差(すなわち、1つの入力信号と他の入力信号の符号反転の和)をその出力で提供する差動増幅器を作ることである。差動増幅器は、1つの信号がベースまたはゲートに印可され、別の信号がエミッタまたはソースに印可される、たとえばトランジスタまたはFETを使用して実装することができる。差動増幅器は、差動対として配置される2つのトランジスタもしくはFETを使用して、またはOPアンプを使用して実装することもできる。差動増幅器として実装される加算ノードは、トランジスタ、FET、およびOPアンプなどといった能動デバイスの使用のため、さらなる増幅およびフィルタ処理を含むことができる。

【0020】

たとえば入力から加算ノードに経路が存在するとは、信号が入力から加算ノードに搬送され得ることを意味する。この信号は、この搬送の期間に変更されることも、変更されないこともある。こうして、本経路は、フィルタまたは他の回路を備えることができ、所望の場合、加算ノード、帰還、増幅器などを備えることもできる。

【0021】

第1の加算ノードと第2の加算ノードは、別個の加算ノードであってよく、または同じ共通の加算ノードであってよい。この第1/第2または共通の加算ノードは、したがって、入力からの経路および主増幅器出力からの経路、ならびに、共通の第1/第2の経路または主増幅器入力への第1および第2の経路のいずれかを有する。下で述べるように、第1の経路と第2の経路は、異なる経路、同じ共通の経路、または並列部分を有する経路であってよい。

【0022】

第1および第2の経路は、入力から主増幅器入力に存在する。第1の経路は補償器を備え、第2の経路は低域通過フィルタを備える。

【0023】

本文脈では、低域通過フィルタとは、その周波数応答が、少なくとも10倍の間にわたって、または少なくとも20dBにわたって下降傾向を呈する任意の回路である。低域通過フィルタの伝達関数は、低い周波数で小さい減衰(または高い利得)、および高い周波数で大きい減衰(または低い利得)を有する回路を表す。

【0024】

低域通過フィルタは、主増幅器出力から主増幅器入力への帰還ループ中に第2の加算ノードを介して設けられる。低域通過フィルタは、少なくとも主増幅器が第1の動作モードで動作しているときに、動作可能または動作中であるように構成される。当然、低域通過フィルタは、個別構成要素だけから作られる場合、または無効化されるように構成されていないときなどに、恒久的に動作中であることができる。

【0025】

本文脈では、低域通過フィルタは、少なくとも動作中であるとき、低域通過フィルタの伝達関数を有する。無効化できる場合に、低域通過フィルタは、動作中でないときには、第2の経路に沿った任意の信号伝達をブロックすることができる。あるいは、低域通過フィルタは、動作中でないとき、上の周波数区間のすべてにわたって、所定の利得を有することができる。

【0026】

一般的に、主増幅器が第2の動作モードであるときにも、入力から信号を受け取ることが常に求められる。この信号は、入力から受け取った信号と比較して、フィルタ処理などを行うことができる。主増幅器がクリップするときなど、主増幅器が第2の動作モードであるとき、または第1のモードでないときにもこの信号を受け取ることによって、主増幅器が第1の動作モードに戻るのを助けることができる。

【0027】

述べたように、補償器と低域通過フィルタは、それらが、第1および第2の経路の両方に沿って信号伝達をブロックするような様式で無効化することができる。その状況では、別の経路を、入力から主増幅器入力に設けることができる。この経路は、ブロックした補償器/フィルタをバイパスするように、第1/第2の経路の一方または両方との重複部を有することができる。

【0028】

第2/第3/第4の動作モードにおいてさえ、入力から主増幅器入力への信号の伝達をフィルタと補償器のうちの一方が可能にする他の状況では、第1/第2の経路は、入力から主増幅器入力へのこの好ましい恒久的な信号伝達を行うことができる。

【0029】

上で述べたように、第1および第2の加算ノードは、単一で共通の加算ノードとして具体化することができる。

【0030】

さらに、またはそれに加えて、第1および第2の経路は、互いに共通なそれらの部分、および、共通でない並列部分である他の部分を有することができる。本文脈では、経路の並列部分は、他方の経路に含まれない部分である。この場合、無効化されると信号伝達をブロックするように構成される補償器などといったブロック回路を並列部分の中に設けることができ、その結果、回路がブロックするときに、別の並列部分を介して信号を搬送することができる。

【0031】

一実施形態では、第1の経路が、低域通過フィルタをやはり備える。したがって、低域通過フィルタは、第1の経路と第2の経路の両方に存在する。このことは、第1の経路と第2の経路が同じ共通の経路である場合に固有のものである。一方、第1の経路と第2の経路が並列部分を有する場合など、第1の経路と第2の経路が異なる経路である場合、各並列部分に低域通過フィルタが存在してよく、または、第1の経路と第2の経路の共通部分に低域通過フィルタが存在してよい。

【0032】

一実施形態では、第2の経路にやはり補償器が設けられる。ここで、補償器は、無効化されると、単位利得などといった、一定の利得を有するように構成される。第1の経路と第2の経路が同一である場合にも、この状況となってよい。

【0033】

述べたように、回路を無効化することができる多くの様式がある。補償器は、単独で自動的に無効化することができ、または、補償器に無効化を命令する別の回路から信号を受け取ることができる。

【0034】

1つの状況では、補償器もしくはその要素の両端の電圧または補償器もしくはその要素を通る電流が閾値を超えると、補償器が自動的に無効化する。補償器は、電圧/閾値を超えた結果としてトリガまたは動作する要素を備えることができ、このトリガ/動作が、次いで、補償器を無効化する。

【0035】

一実施形態では、補償器は、帰還回路網を有する演算増幅器を備える。補償器の無効化は、この場合、帰還回路網の少なくとも一部を短絡することによって行うことができる。この短絡は、回路網のコンデンサの短絡であってよい。増幅器の出力と入力の間にコンデンサが設けられるとき、その短絡は周波数に無関係な挙動を有する回路網を実現し、周波数に無関係な挙動が補償器に課され、または少なくとも、低周波数での補償器の利得および位相シフトは減少され得る。

【0036】

この短絡は、いくつかの様式で行うことができる。1つの状況では、回路網は、ダイオードにわたる電圧がダイオードの順方向電圧を超えると自動的に導電性となり、したがって、ダイオードに並列に接続される構成要素を短絡するダイオードまたは2つの逆並列ダイオードを備える。この電圧は、主増幅器から得ることができ、その結果、主増幅器がクリップし、過大な電圧を出力する場合、または予期される電圧から過度に逸脱する場合、補償器は、自動的に無効化することになる。

【0037】

他の状況では、検出回路が、主増幅器が第1の増幅器動作モードを離れたか、または第2、第3、もしくは第4の増幅器動作モードであるかを決定し、次いで、無効にさせるような反応をするように補償器が構成される所定の信号を補償器に対して送信することができる。この信号は、たとえば、補償器の動作中の回路への電力を切断して、補償器の動作中の回路からのバイアス電流を除去する、または、補償器の動作中の回路の部分を短絡もしくは切断することができる。あるいは、補償器の帰還回路網の少なくとも一部の短絡は、スイッチとして動作して前記検出回路からの信号によって制御されるたとえばトランジスタまたはFETといったスイッチを使用して行うことができる。あるいは、そのようなスイッチを、補償器の入力に直列に挿入して、通常はオン(すなわち閉じ)、主増幅器が第2の動作モードであると前記検出回路が決定するとオフになるように構成することができる。

【0038】

主増幅器が第2の動作モードであるときに低域通過フィルタが動作中でないまたは無効化されることが望ましい場合、この点で同じタイプの無効化を使用することができることに留意されたい。

【0039】

主増幅器は、比較器および比較器によって制御されるスイッチング電力段を備える。しばしば、出力フィルタが、スイッチング電力段と主増幅器出力の間に設けられる。通常、主増幅器入力は、比較器への入力に接続される、または比較器への入力によって構成される。D級増幅器は、自励発振することができ、またはD級増幅器に課される発振周波数を有する場合がある。一般的に、D級主増幅器は、アイドルスイッチング周波数を有する。アイドルスイッチング周波数は、すべての入力信号を取り除き、電力段で見いだされるオン/オフサイクルの平均周期を測定することによって決定することができる。

【0040】

本文脈では、出力フィルタは、しばしば、スイッチング周波数を除去または実質的に抑制させるように構成される低域通過フィルタである。

【0041】

通常、アイドルスイッチング周波数は、200kHz～2MHzの範囲にある。

【0042】

D級の状況では、低域通過フィルタを、好ましくは、スイッチング周波数に適応し、このスイッチング周波数を低周波数に対して減衰させる。一実施形態では、低域通過フィルタは、アイドルスイッチング周波数で第1の利得を有し、アイドルスイッチング周波数の半分で第2の利得を有し、ここで、第2の利得が第1の利得の少なくとも1.5倍である。好ましくは、第2の利得は、第1の利得の少なくとも2倍、または第1の利得の少なくとも3、4、5、6、7、8、9、10倍またはそれ以上でさえある。

【0043】

主増幅器は、主増幅器出力と、比較器の入力および/もしくは主増幅器への入力との間に接続される高域通過フィルタである、または高域通過フィルタを備える帰還などといった、帰還導体もしくは回路を備える。

【0044】

本文脈では、高域通過フィルタは、その利得が、少なくとも所望の周波数区間にわたって、上昇傾向を呈するフィルタである。本文脈では、関連する周波数区間は、アイドルスイッチング周波数の1/4と1/2の間であり、利得は、高い周波数で大きく(小さい減衰)、低い周波数で小さい(大きい減衰)。

【0045】

主増幅器が自励発振D級増幅器である場合、第1の帰還フィルタを通るこの「内部」帰還ループは、第1に、アイドルスイッチング周波数を設定し、比較器の統計的(線形化)利得を決定することを担うことができる。第2に、負荷インピーダンスと実質的に独立して、主増幅器の周波数応答を行うことを担う。第1の帰還フィルタがないと、負荷がかかった出力フィルタが、主増幅器の周波数応答を決定する。所定の位置に第1の帰還フィルタがあると、主増幅器の周波数応答は、第1の帰還フィルタの利得に実質的に反比例となる。このように、第1の帰還フィルタの第3の機能は、主増幅器の周波数応答をプログラムすることである。主増幅器が固定発振器を有するD級増幅器である場合、第1の帰還フィルタは、もはやスイッチング周波数および統計的利得を設定せず、他の2つの機能が残る。主増幅器が線形増幅器である場合、主増幅器として使用される回路が、本発明の教示を適用するのを有用にする周波数応答を既に有するかに応じて、第1の帰還フィルタに対応する回路要素が存在する場合も、存在しない場合もある。存在しない場合、第1の帰還フィルタを、線形増幅器の周りの帰還ループ内で使用して、所望の周波数応答を得なければならない。

【0046】

この帰還フィルタは、任意の次数を有することができる。伝統的なD級増幅器では、このフィルタは、1次フィルタであるが、代わりにより高次のフィルタを使用することが有利な場合がある。これには、主増幅器の閉ループ利得を増加させる効果があり、それによって、第1の加算ノードを通して閉じるループで利用可能なループ利得が増加する。

【0047】

一実施形態では、増幅器は、補償器の出力から入力への第3の経路をさらに備える。この経路は、増幅器入力からの経路とともに、出力および入力から補償器の入力への経路を通して供給される信号から得られる誤差信号に基づいて、補償器が、主増幅器への追加の入力信号を生成することを可能にする。誤差信号をフィルタ処理および増幅することによって、補償器は、主増幅器によって生成される歪を、少なくとも所望の周波数帯域内で打ち消す信号を作ることになる。

【0048】

一実施形態では、主増幅器は、実質的に積分器として働くように構成される。主増幅器がD級増幅器である場合、これは、第1の帰還フィルタを、高域通過フィルタであるように構成することによって行われる。いくつかの追加技術および解決策は、同じ日に出願され、その全体が参照によってここで本明細書に組み込まれる、「AN AMPLIFIER WITH A COMPENSATOR WITH A NETWORK OF AT LEAST THIRD ORDER」および「AN AMPLIFIER WITH AN AT LEAST SECOND ORDER FILTER IN THE CONTROL LOOP」という発明の名称の、出願人の同時係属の出願に見いだすことができる。

【0049】

以下では、本発明の好ましい実施形態が図面を参照して説明される。

【図面の簡単な説明】

【0050】

【図1】本発明に係るD級電力増幅器の第1の実施形態を図示する。

【図2】本発明に係るD級電力増幅器の第2の実施形態を図示する。

【図3】本発明に係るD級電力増幅器の第3の実施形態を図示する。

【図4】本発明に係るD級電力増幅器の第4の実施形態を図示する。

【図5】加算ノード1、第3の帰還フィルタ12、および第1の順方向フィルタ2の回路実装を図示し、順方向フィルタ2が1次低域通過フィルタである。

【図6】加算ノード1、第3の帰還フィルタ12、および第1の順方向フィルタ2の回路実装を図示し、順方向フィルタ2が積分器である。

【図7】加算ノード1、第3の帰還フィルタ12、および第1の順方向フィルタ2の回路実装を図示し、順方向フィルタ2が2次低域通過フィルタである。

【図8】加算ノード4、順方向フィルタ3、第2の帰還フィルタ11、および補償器5の回路実装を図示し、補償器5が、出力と反転入力の間に接続されて補償器5を飽和積分器にするダイオード回路網52と並列な補償回路網51として使用されるコンデンサを有するOPアンプであって、順方向フィルタ3が抵抗器であり、第2の帰還フィルタ11が高域通過フィルタである。

【図9】補償器に、2つのDC極および1つの実数ゼロを有する関数をもたらす、補償回路網51として使用することがやはりできる別の回路網を図示する。

【図10】補償器に、振幅だけは自由に選択できる1つの実数ゼロおよび2つの複素数極を有する関数をもたらす、補償回路網51として使用することがやはりできる別の回路網を図示する。

【図11】補償器に、自由に選択できる1つの実数ゼロおよび2つの複素数極を有する関数をもたらす、補償回路網51として使用することがやはりできる別の回路網を図示する。

【図12】補償器に、振幅だけは自由に選択できる2つの実数ゼロおよび1つのDC極および2つの複素数極を有する関数をもたらす、補償回路網51として使用することがやはりできる別の回路網を図示する。

【図13】補償器に、自由に選択できる2つの実数ゼロおよび1つのDC極および2つの複素数極を有する関数をもたらす、補償回路網51として使用することがやはりできる別の回路網を図示する。

【図14】補償器に、振幅だけは自由に選択できる3つの実数ゼロおよび2対の複素数極を有する関数をもたらす、補償回路網51として使用することがやはりできる別の回路網を図示する。

【図15】図8(破線、黒)、図9(一点鎖線、灰色)、図10(点線、灰色)、図11(実線、灰色)、図12(点線、黒)、および図13(実線、黒)の補償回路網51が使用される図8のもののような回路によって得られる利得の典型的な曲線を図示する。

【図16】補償器に飽和をもたらす帰還回路網52として使用することができる別の回路網を図示する。

【図17】演算増幅器をその供給レールに対してクリップさせることによって暗示的に飽和させられる、補償器5の回路実装を図示する。

【図18】図2の実施形態で使用するための補償器5aの回路実装を図示しており、飽和の手段は設けられていないが、補償器をリセットするため、補償回路網51の両端間に電界効果トランジスタが接続される。

【図19】図2の実施形態で使用するための補償器5aの回路実装を図示しており、積分を保持するが積分器をリセットしないために、積分器と直列にスイッチが配置される。

【図20】3つのOPアンプを使用して実行され、コンデンサ毎の両端間にリセットスイッチを有し、(2つの共振対の)3つの極および2つのゼロを有する、図2の実施形態で使用するための補償器5aの完全差動回路の実装を図示する。

【図21】順方向フィルタ3および第2の帰還フィルタ11の回路実装を図示しており、順方向フィルタ3が1次低域通過フィルタである。

【図22】加算ノード6および7ならびに第1の帰還フィルタ10の回路実装を図示しており、第1の帰還フィルタ10が高域通過フィルタである。

【図23】加算ノード6および7ならびに第1の帰還フィルタ10の回路実装を図示しており、第1の帰還フィルタ10がハイシェルフフィルタである。

【図24】電圧フォロワとして構成される線形増幅器の簡略化した回路を図示しており、補償回路網51の改善版が代替できることを示す。

【図25】副増幅器101、順方向フィルタ2、第3の帰還フィルタ12、ケーブル、および負荷といった、本発明に係る組立体を図示しており、第3の帰還フィルタ12への入力信号が負荷が取り付けられるケーブルの端部に接続される。

【図26】積分増幅器として構成される副増幅器101、差動増幅器13、負荷、および電流センサ14といった、本発明に係る組立体を図示しており、積分増幅器が、入力信号と電流センサの出力信号との間の差に応答するように構成される。

【図27】ほぼ等価な機能が示される従来技術の増幅器、すなわち、第1の帰還フィルタ10としての1次高域通過フィルタおよび第1の順方向フィルタ2としての1次低域通過フィルタを図示する。

【図28】1次帰還フィルタ中に2次以上の高域通過フィルタが使用されているのを示す、本発明に係る増幅器を図示する。

【発明を実施するための形態】

【0051】

図1では、入力20、出力21、利得段(ボックス8および9)、4つの加算ノード1、4、6、7、第1の帰還フィルタ10、第2の帰還フィルタ11、第3の帰還フィルタ12、第1の順方向フィルタ2、第2の順方向フィルタ3、および補償器5を有する増幅器100が図示される。

【0052】

主増幅器はボックス102として示され、副増幅器はボックス101として示される。

【0053】

順方向経路は、入力20と主増幅器101への入力との間で規定され、複数の帰還経路は、すべて出力21と加算ノードとの間に図示される。

【0054】

内部帰還経路は、出力21と加算ノード7の間で規定され、内部帰還ループは、出力21から、フィルタ10を通り、加算ノード7、増幅器利得段8、およびフィルタ9で規定される。

【0055】

入力20を通って、音声信号が加算ノード1へと供給される。出力21は、帰還フィルタ12を通して加算ノード1に接続される。好ましい実施形態では、帰還フィルタ12は図5に示されるように抵抗器であるが、増幅器100の周波数応答のさらなる整形を可能にするフィルタをやはり含むことができる。加算ノード1の出力は、順方向フィルタ2へと供給される。好ましい実施形態では、順方向フィルタ2は、音声帯域より上にコーナー周波数を有する、図5に示されるような1次低域通過フィルタである。順方向フィルタ2の出力は、加算ノード6と、順方向フィルタ3を通した加算ノード4との両方に接続される。加算ノード4は、帰還フィルタ11を通して出力21の信号をやはり受け取る。加算ノード4は、補償器5に供給する。補償器5は、加算ノード6に供給する。補償器は、増幅器がクリップするときに無効化されるように配置構成される。順方向経路は、一方の部分がフィルタ3、加算ノード4、およびフィルタ5を備え、他方の部分がフィルタ3の入力から加算ノード6へ直接接続する、並列部分を有する。

【0056】

帰還経路は、出力21からフィルタ11を通って加算ノード4へと規定される。この帰還経路は、補償器5、加算ノード6、および主増幅器102をやはり備える帰還ループの部分を形成する。こうして、帰還ループは、フィルタ11および補償器5によって形成される制御回路を備える。

【0057】

本実施形態では、補償器は、補償器利得段である演算増幅器50を備え、容量性補償回路網51が、出力と演算増幅器の反転入力との間に接続される。これは、図8に図示される。OPアンプの周りに帰還回路網を採用するフィルタ回路を設計するとき、差動入力を有する回路を得るために、グランドとOPアンプの非反転入力との間にこれらの帰還回路網の複製を設けるのが、慣例である。利点の中でもとりわけ、これによって、反転動作または非反転動作の自由な選択が可能になる。しかし、わかりやすくするために、図面には、そのような複製の帰還回路網は示されず、正しい極性を復元するのに必要な任意の反転は暗に示されている。

【0058】

最も簡単なそのような容量性帰還回路網は、図8のように、単純にコンデンサである。結果として得られる回路は、積分器、すなわち、利得が周波数に反比例する回路である。これは、1次フィルタまたは1極フィルタとも呼ばれ、「極」とは、利得が無限大である(実数または複素数)周波数であり、「次」とは、極の数である。簡単な積分器では、極は0Hzである(または、実際には0Hzに非常に近い)。IfbとVcompの比は、補償器利得に反比例し、補償器利得は、所望の動作周波数範囲で高いことが求められる。本開示において、容量性回路網とは、少なくとも、増幅器の動作帯域と、スイッチング周波数の半分との間の範囲で、OPアンプ出力電圧Vcompに対して振幅が周波数で増加する帰還電流Ifbを生成する回路であると理解される。例として、IfbとVcompの比は、20kHzと200kHzの間で10倍増加する場合がある。別の例として、IfbとVoutの比は、80kHzと800kHzの間で10倍増加する場合がある。さらに、Ifb/Vcomp比は、高い補償器利得を確実にするために、記載した増幅器動作範囲で低い。

【0059】

図9では、2次応答が図示される。応答のタイプの例として、得られたものが、図15のグラフの灰色の一点鎖線で示される。低い周波数では、利得は、(40dB/10倍)の下向きの傾きで明示されるように周波数の2乗に反比例する。高い周波数では、応答は、1次(20dB/10倍)の傾きに遷移する。補償器にこのタイプの挙動が非常に望ましい。フィルタは、安定な動作を可能にするため、1次の傾きへの遷移が、ループ利得が1になる点の前に起こり、したがって、位相シフトが十分に低い値に減少するように設計される。同時に、低い周波数におけるより急な傾きは、単純な1次回路が行うよりも、低い周波数での高いループ利得を可能にする。図10および図11における改善点は、DCにおけるループ利得を犠牲にして、利得が最大となる周波数をより高い周波数に動かすのに役立つ(図15における、点線の灰色および実線の灰色)。

【0060】

追加の増幅段を使用することなく、低周波数ループ利得をさらに増加する(すなわち、次数を増加する)ことができる。従来、3次以上の補償器は、図20に図示されるように、単に、次数毎に1つの増幅段を使用して実装されただけであった。

【0061】

図8では、OPアンプの反転入力端子は、仮想短絡として動かされ、補償回路網51は、微分器として働くコンデンサであり、その出力電流IfbはVcompの導関数である。言い方を変えると、Vcompは、電流Ifbの積分である。図9の回路網は、1次高域通過フィルタと縦続接続された微分器として働く。この回路網は、さらなる高域通過部分を追加することによって拡張することができる。もう1つの高域通過部分を追加することによって、図15の中の黒い一点鎖線に示されるような応答がもたらされる。(図12に示されるような)3つのコンデンサのうちの2つをブリッジする抵抗器が、図15の中の黒い点線で示されるようなより高い周波数に2つの極を再び移動させることになる。図13は、図11の2つの極の場合に同じ効果をあげるのに必要だった、3つの構成要素の並列T字回路網を必要としない、2つの極のQ値を増加させる方法を示す。最終的に、図14は、(任意選択で、より高い周波数に極を移動させるため並列回路網を有する)さらなる高域通過部分を縦続接続することによって、任意の数の極に方法を拡張することができることを示す。

【0062】

この洞察は、D級増幅器のための制御回路に適用可能なだけではない。図24は、標準的な演算増幅器の基本回路を示す(実際のOPアンプは、バイポーラトランジスタ、j-FET、MOSFET、もしくは同様のデバイスまたは混合物を使用する場合があり、さらなるバイアス回路、カスコード回路、または保護回路を含む場合がある)。補償回路網51、ここではコンデンサが、「補償コンデンサ」の位置を占める。ここでも、そのような回路網が音声の忠実度を改善する。

【0063】

本発明の一実施形態では、主増幅器102に関連して、第1の帰還フィルタ10は、補償器5に関連して補償回路網51によって実現されるものと同様の関数を実現することに留意されたい。すなわち、補償器の利得は、補償回路網51の利得に対してほぼ反比例する。補償回路網51がコンデンサである場合、補償器5は積分器のように振る舞うことになる。補償回路網51が、図9以下図14までに示されるもののように、より高次の微分回路網である場合、補償器は、より高次の積分器のように働くことになる。同様に、主増幅器102の利得は、帰還フィルタ10の利得に対してほぼ反比例する。第1の帰還フィルタ10の中のコンデンサの代わりにより高次の微分回路網を用いることによって、主増幅器102の利得が増加することになる。第2の帰還フィルタ11の中の知られている単一のコンデンサの代わりに同様の回路網を設けることによって、信号のキャンセルもまた行われる。

【0064】

図27は、その性能が多くの音声用途で許容される、知られている簡単な回路を図示する。本記載で命名された要素の観点では、回路は、順方向フィルタ2、第1の帰還回路網10、利得段8、および出力フィルタ9へと分解することができ、ここで、加算ノード1および7が回路の接合部として実装される。コンデンサの代わりに高次の微分回路網を用いることにより第1の帰還フィルタ10を変更することによって、そのような回路のループ利得が安価な方法で改善される。

【0065】

好ましい実施形態では、第2の帰還回路網52が、飽和を実現するため、すなわち、容量性帰還回路網51の両端間の電圧が予め設定された限度より大きくなるのを防ぐために接続される。この第2の帰還回路網は、図8に示されるような、逆並列ダイオードの対のように簡単であってよく、または図16のものなどといった、より高度な回路であってよい。さらに別の実施形態では、OPアンプ50は、選択された電源電圧から単に電力供給され、その結果、OPアンプ50の出力Vcompは、当然、通常の動作範囲の外側でちょうど飽和する(図17)。

【0066】

主増幅器がクリップするとき補償器がその動作を無効化するように配置構成される効果と一緒に信号のキャンセルおよび飽和が採用されるかは、実験的に確認することができる。第1に音声信号は、十分な振幅で入力20に印可されて、主増幅器102の極端なクリッピングを引き起こす。入力信号として、20Hzと20kHzの間を連続的に掃引する正弦波が使用される。出力信号21のピークツーピーク値Vclipが記録される。この試験期間に、補償器50の飽和が観察されるべきである(観察1)。次に、出力信号21のピークツーピーク値がVclipの70%になるまで、音声信号のレベルが減らされる。ここで、補償器50の飽和は観察されないべきである(観察2)。次に、第1の帰還フィルタ10の利得が、少なくともDCから20kHzの範囲で、10%だけ変えられる。主増幅器102がクリッピングからはほど遠いにもかかわらず、補償器50の飽和が再び観察されるべきである(観察3)。観察1、2、および3がすべて真である場合、主増幅器がクリップするときに、補償器は、その動作を無効化するように配置される。

【0067】

主増幅器がクリップするとき補償器がその動作を無効化するように配置構成される効果と一緒に信号のキャンセルおよび飽和が採用されるかを確立するための代替の手順は、第1の帰還フィルタ10の利得が変わるときの歪性能の急激な変化を探すことである。第1に、入力20に正弦波の音声信号を印可し、全高調波歪が10%という測定値になるまでレベルを調整することによって増幅器のクリッピングレベルを確立する。次いで、信号レベルを40%だけ下げて歪を測定する。次に、第1の帰還フィルタの利得を10%だけ変えて、再び歪を測定する。第2の歪の数字が第1の歪の数字の少なくとも2倍となる場合、主増幅器がクリップするときに補償器がその動作を無効化するように配置されている。試験は、1kHzおよび6kHzで行うことができる。

【0068】

第2の実施形態では(図2)、主増幅器のクリッピングを検出する回路が追加される。クリッピングを検出する多くの方法が存在する。1つの方法は、ウィンドウ比較器で加算ノード7の出力を監視することである。通常動作の期間において、出力段に状態を変えさせるため、ゼロと交差する必要があるために、加算ノード7の出力は、ある限度内にとどまることになる。主増幅器がクリップするとき、加算ノード7の出力は、はるかに大きくなる。このことによって、通常動作またはクリッピングの区別が容易になる。別の方法は、比較器出力を計ることである。比較器出力が所定の最大値よりも長く高い、または低い状態にとどまる場合、主増幅器はクリッピングしているとみなされる。さらなる方法は、それを超えると主増幅器がクリッピングしているとみなされる予め設定された限度と、入力または出力信号とを比較することを含む。

【0069】

次いで、クリッピング検出器の出力を使用して、容量性帰還回路網51を短絡(すなわち、リセット)する、スイッチ53(図18に示される)を制御する。そのようなスイッチは、電界効果トランジスタを使用して実装することができる。帰還回路網としての単一のコンデンサと、リセットスイッチとして働く電界効果トランジスタとを使用する変形形態が、図18に示される。

【0070】

あるいは、スイッチは、さらなる積分を無効化するように配置することができる。図19は、主増幅器のクリッピングが検出されると補償器の入力を切断し、主増幅器が通常動作に戻ると補償器の入力を再接続するようにスイッチが配置される補償器の実装を示す。

【0071】

補償器は、1つのOPアンプを使用して構築する必要はなく、ただ1つの帰還回路網を有する必要もない。機能的に等価な回路を、たとえば、微分帰還回路網、差動OPアンプ、または複数のOPアンプを使用して作ることができる。3つの差動OPアンプを使用し、個々の積分段をリセットするため電界効果トランジスタを使用して構築される3次の補償器の実装が、図20に示される。同時に複数の変形形態を表示するためにこの実装が示され、多くの有用な組合せを見いだすことができることが明らかである。

【0072】

加算ノード6の出力が主増幅器102に供給される。この増幅器は、A級、AB級、B級、またはD級増幅器であってよい。D級増幅器である場合、自励発振してよく、または発振器に駆動されてよい。自励発振の実装形態は、D級利得段8、出力フィルタ9、および帰還フィルタ10を備えることができる。利得段8は、比較器(または、ゼロクロス検出器)によって制御されるスイッチング電力段を備える。利得段8は、比較器に印可される入力信号の符号に応じて、その出力を、正または負の電力供給レールのいずれかに接続する。この様式で構築されると、主増幅器102は、自励発振増幅器として動作する。三角波などといった周期的基準信号が、利得段8の非反転端子に接続される場合、増幅器は、もはや自励発振しない。その代わり、その動作周波数および利得は、基準波形の周波数、形状、および振幅によって決定されることになる。従来技術の増幅器では、帰還フィルタ10は、主増幅器102の周波数応答が音声使用のために十分平坦であるように設計された。帰還フィルタ10がDCで無視できるほどの利得を有し得る本発明の場合では、そうである必要はない。好ましい実施形態では、帰還フィルタ10は、直列の抵抗器とコンデンサだけからなる(図22)。その結果、主増幅器102の周波数応答は、大きいDC利得および低いコーナー周波数を有する低域通過フィルタに近い。周波数応答は、その使用可能な帯域のほとんどにわたって、20dB/10倍の下向きの傾きを有する。実際の目的では、主増幅器102は、積分器のように振る舞う。

【0073】

好ましい実施形態では、順方向フィルタ3が一定の利得を有し(たとえば、抵抗器であり)、帰還フィルタ11は、主増幅器のDC利得が無限大ではなく、それによって信号のキャンセルを改善することを考慮に入れるため、並列に抵抗器を有する帰還フィルタ10の正確なコピーである。これは、帰還フィルタ10と11について、別個の回路を有することが有利であることを示す。この配置が図1に示される。副増幅器101の周波数応答は、主増幅器102のみの周波数応答と厳密に一致する。飽和した補償器5の出力において、音声入力信号のキャンセルをさらに改善するために、順方向フィルタ3と帰還フィルタ11を一緒に数値的に最適化することが有利な場合がある。図21は、順方向フィルタ3が1次低域通過フィルタである例を示す。

【0074】

ベッセル、バタワース、もしくはチェビシェフ応答、または中間のいずれかを達成する可能性を有する2次または高次の低域通過フィルタに近似する閉ループ周波数応答を得ることが好ましい。(0.5を超えるQ値を有する)共振コーナーを有する2次低域通過フィルタを構築する方法は、共通の帰還ループの内側に2つの1次低域通過フィルタを置くことである。増幅器100から2次低域通過周波数応答を得るため、副増幅器101および順方向フィルタ2が、そのような低域通過フィルタの構成部分として使用される。帰還ループは、帰還フィルタ12および加算ノード1を通って閉じる。好ましい実施形態では、副増幅器101は、大きいDC利得だが非常に低いコーナー周波数を有する。図22は、そのような応答に影響を及ぼす第1の帰還フィルタ10の実装を示す。一般的に、副増幅器101がそのような特性を得るため、第1の帰還フィルタ10は、DCで非常に低い利得を有し、高い周波数(たとえば、スイッチング周波数、200kHz、100kHzなど)で大きい利得を有するように構成するべきである。第1の帰還フィルタ10がDCで非ゼロの利得を有する場合、その利得がそのDC利得より3dB大きく増える周波数が低く(たとえば、20kHzより低く、たとえば、2kHzより低く)なるべきである。第1の帰還フィルタ10が1次高域通過フィルタである場合、順方向フィルタ2が1次低域通過フィルタとして構成される場合に順方向フィルタ2で帰還ループ中に副増幅器101を囲むことによって、増幅器100について、ほぼ2次の周波数応答を得ることができる。図5は、そのような順方向フィルタ2の実装形態を示す。順方向フィルタ2の利得およびコーナー周波数を変えることによって、増幅器100の周波数応答について、任意の所望のコーナー周波数およびQ値を得ることができる。

【0075】

帰還フィルタ10および順方向フィルタ2の異なる選択でも、増幅器100についての同じ周波数応答が得られることは、当業者には明らかとなろう。たとえば、図23は、副増幅器が、小さいDC利得だが逆に高いコーナー周波数を有することを可能にする、帰還フィルタ10の実装形態を示す。その後、順方向フィルタ2を積分器として構成することによって、増幅器100の周波数応答のQ値を自由に選択することが可能になる。積分器として順方向フィルタ2を構成する実装形態が図17に示される。追加の信号処理(ここでは順方向フィルタ2)が積分の終結から影響を受けないことが、本発明の目的である。順方向フィルタ2を積分器として構成することは従来の増幅器設計戦略により適合するが、主増幅器のクリッピングは、クリッピングが持続する限り順方向フィルタ2の出力が増大し続けることを引き起こし、積分の終結をもたらすことになる。したがって、順方向フィルタ2を低域通過フィルタとして構成し、大きいDC利得および低いコーナー周波数(たとえば、20kHz未満、たとえば、1kHz)を有するように主増幅器を構成することが好ましい。

【0076】

追加の信号処理が増幅器入力と比較器の間で低域通過フィルタ処理を行うことが望ましい。順方向フィルタ2が低域通過フィルタまたは積分器であるために、このことが行われる。

【0077】

順方向フィルタ2の次数を増やすことによって、より高次の低域通過挙動を達成することができる。これは、たとえば、図7に示されるように行うことができる。これは、比較器に到達する入力信号中の高周波数成分の減衰をさらに改善する。

【0078】

増幅器が、遠隔検知により適用できることが好ましい。図1から図4に図示されるように、第3の帰還フィルタ12の入力は、第2の帰還フィルタ11および第1の帰還フィルタ10の入力とは独立に負荷に接続される。これは、第3の帰還フィルタ12の入力が、増幅器とラウドスピーカ負荷を接続するケーブルの遠位端で接続される一方、帰還フィルタ11および10が近位端で接続できることを可能にする。この配置が図25に示される。これは、順方向フィルタ2が低域通過フィルタまたは積分器であり、ケーブルの遠位端で存在する場合がある、または消失する場合がある高周波数成分に対して不感受性にさせるために可能である。また、順方向フィルタ2は、積分器の終結を防ぐための信号のキャンセルに依拠しない。そのため、ケーブルの抵抗によってもたらされる利得誤差はまったく取るにたらない。それに反して、遠位端に第2の帰還フィルタ11を接続することによって、補償器の出力信号が非常に大きくなる結果がもたらされる。

【0079】

図25の遠隔検知帰還配置を見ると、副増幅器101が積分器として働くように構成される場合、明らかに、実際には電力OPアンプとして動作している。一実施形態では、副増幅器101が積分器として構成され、そのため、電力OPアンプの使用が必要な多くの用途で使用することができる。図28は、制御された電流源として働くために、電流センサと組み合わせた電力OPアンプとして使用される副増幅器101の配置を示す。電流センサは、抵抗器、電流検知変圧器、またはホールセンサであってよい。その出力は、典型的には、負荷電流に比例する電圧である。この電圧が入力信号から減算されて、主増幅器102の入力に印可される。減算は、単純な固定利得差動増幅器を使用して行うことができるが、追加のフィルタ処理も設けることができる。

【0080】

図3では、代替実施形態が示される。それは、図1から、簡単なブロック図の操作によって得られる。フィルタ3'は、ここで、フィルタ2と3の伝達関数を組み合わせているが、一方フィルタ2'は、フィルタ2と同一であるが、ここでは、加算ノード1と6の間に並列接続で挿入されるだけである。これは、回路の動作を何ら変えることなく、図1の厳密な構造から逸脱することが可能であることを明瞭に説明している。この方法は、H4の2つのバージョンへと別個に調整することを可能にして(以前はフィルタ2)、信号のキャンセルの正確性をさらに改善することにより、有利となる場合がある。

【0081】

図4は、加算ノード1が、その入力と、12aおよび12bとして今度は2回現れる帰還フィルタ12と一緒に複製されている実装形態を示す。ここでやはり、信号のキャンセルを改善すること、ならびに2'および3'で使用される増幅段について異なる選択を可能にすることに、潜在的な利益を期待することができる。

【0082】

機能ブロックのそのような再配置が、しかし本発明の教示から逸脱しないさらなる実施形態をもたらし得ることは、当業者には明白であろう。第1の経路が、少なくとも、主増幅器がクリップするときに無効化される補償器を備えるとき、その補償器は含まないが、少なくとも1次低域通過フィルタを備える第2の経路を設けることができる。

【0083】

要するに、補償器を備えない経路が、(1)主増幅器を無効化するステップ、(2)補償器を無効化するステップ、(3)入力20に正弦波の刺激を印可するステップ、(4)主増幅器102の入力で見いだされる信号レベルを測定するステップを行うことによって特徴づけることができるということである。この測定は、増幅器100のコーナー周波数の2倍である第1の周波数において最初に行われ、第1の信号レベルがもたらされ、第1の周波数の4倍である第2の周波数で繰り返されて、第2の信号レベルがもたらされる。第2のレベルが第1のレベルの1/3未満である場合、第2の経路は、少なくとも1次低域通過フィルタのように振る舞う。

【0084】

この目的で、主増幅器の入力を分離するのは実際的でない可能性がある。というのは、加算ノードは、回路の接合部として実装されることが多いためである。その場合、増幅器が普通に動作する代わりの試験方法を適用することができる。順方向フィルタ2としての1次フィルタの使用によって、2次低域通過フィルタとして動作する増幅器100がもたらされることになるため、この特性は、直接試験することができる。そのために、正弦波の刺激が入力20に接続され、出力21でレベルが測定される。この試験は、2つの周波数で再び行われる。最初に増幅器100のコーナー周波数の2倍である第1の周波数で第1の信号レベルがもたらされ、次に第1の周波数の2倍である第2の周波数で第2の信号レベルがもたらされる。第2のレベルが第1のレベルの1/3未満である場合、第2の経路は、少なくとも1次低域通過フィルタのように振る舞う。

【符号の説明】

【0085】

1 加算ノード
2 第1の順方向フィルタ
2' フィルタ
3 第2の順方向フィルタ
3' フィルタ
4 加算ノード
5 補償器
5a 補償器
6 加算ノード
7 加算ノード
8 増幅器利得段、利得段、D級利得段
9 利得段、フィルタ、出力フィルタ
10 第1の帰還フィルタ、第1の帰還回路網
11 第2の帰還フィルタ
12 第3の帰還フィルタ
12a 帰還フィルタ
12b 帰還フィルタ
13 差動増幅器
14 電流センサ
20 入力
21 出力
50 演算増幅器、OPアンプ
51 補償回路網、容量性補償回路網、容量性帰還回路網
52 ダイオード回路網、帰還回路網、第2の帰還回路網
53 スイッチ
100 増幅器
101 副増幅器
102 主増幅器

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】

【図24】

【図25】

【図26】

【図27】

【図28】