▶ シリコン ストーリッジ テクノロージー インコーポレイテッドの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-02-15
(45)【発行日】2024-02-26
(54)【発明の名称】集積回路のための低電圧レベルシフタ
(51)【国際特許分類】
H03K 19/0185 20060101AFI20240216BHJP
H03K 19/0175 20060101ALI20240216BHJP
【ＦＩ】
H03K19/0185 240
H03K19/0175 210
【請求項の数】
2
(21)【出願番号】P 2022530706
(86)(22)【出願日】2020-04-03
(65)【公表番号】
(43)【公表日】2023-02-01
(86)【国際出願番号】 US2020026543
(87)【国際公開番号】W WO2021107974
(87)【国際公開日】2021-06-03
【審査請求日】2022-06-24
(31)【優先権主張番号】201911192206.8
(32)【優先日】2019-11-28
(33)【優先権主張国・地域又は機関】CN
(31)【優先権主張番号】16/838,847
(32)【優先日】2020-04-02
(33)【優先権主張国・地域又は機関】US
(73)【特許権者】
【識別番号】500147506
【氏名又は名称】シリコン ストーリッジ テクノロージー インコーポレイテッド
【氏名又は名称原語表記】ＳＩＬＩＣＯＮ ＳＴＯＲＡＧＥ ＴＥＣＨＮＯＬＯＧＹ， ＩＮＣ．
(74)【代理人】
【識別番号】110000626
【氏名又は名称】弁理士法人英知国際特許商標事務所
(72)【発明者】
【氏名】メイ、ライアン
(72)【発明者】
【氏名】キアン、シャオゾウ
(72)【発明者】
【氏名】トラン、ヒュー バン
(72)【発明者】
【氏名】ズー、クレア
【審査官】及川 尚人
(56)【参考文献】
【文献】米国特許出願公開第２００４／０１６４７６６（ＵＳ，Ａ１）
【文献】特表２０１６－５１３９１４（ＪＰ，Ａ）
【文献】米国特許出願公開第２００５／０２８５６５８（ＵＳ，Ａ１）
【文献】中国特許出願公開第１０２０３５５３４（ＣＮ，Ａ）
【文献】米国特許出願公開第２０１３／０２２２０３７（ＵＳ，Ａ１）
【文献】米国特許出願公開第２０１０／０１０９７４４（ＵＳ，Ａ１）
【文献】特開２００３－１５２０９６（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０３Ｋ １９／０１７５
Ｈ０３Ｋ １９／０１８５
(57)【特許請求の範囲】
【請求項1】
第１の電圧領域の入力を受信し、第２の電圧領域の出力を生成するためのレベルシフタであって、前記第１の電圧領域内の「０」は第１の電圧であり、前記第１の電圧領域内の「１」は第２の電圧であり、前記第２の電圧領域内の「０」は前記第１の電圧であり、前記第２の電圧領域内の「１」は、前記第２の電圧とは異なる第３の電圧であり、前記レベルシフタは、前記第３の電圧（ＶＤＤＨ）を提供する第１の電源と、
前記第１の電源に結合された第１の端子、ゲート、及び第２の端子を含む、第１のＰＭＯＳトランジスタ（１００５）と、
前記第１の電源に結合された第１の端子、前記第１のＰＭＯＳトランジスタの前記第２の端子に結合されたゲート、及び、前記第１のＰＭＯＳトランジスタの前記ゲートに結合され、前記出力を提供するための出力ノードにも結合された第２の端子を含む、第２のＰＭＯＳトランジスタ（１００６）と、
前記第１のＰＭＯＳトランジスタの前記第２の端子に結合された第１の端子、第１の信号（ＣＣ）を受信するように構成されたゲート、及び第２の端子を含む、第１のＮＭＯＳトランジスタ（１００３）と、
前記第１のＮＭＯＳトランジスタの前記第２の端子に結合された第１の端子、前記入力（Ｃ）を受信するように構成されたゲート、及び前記第１の電圧に結合された第２の端子を含む、第２のＮＭＯＳトランジスタ（１００１）と、
前記出力ノードに結合された第１の端子、第２の信号（ＣＣ－ＢＡＲ）を受信するように結合されたゲート、及び第２の端子を含む、第３のＮＭＯＳトランジスタ（１００４）と、
前記第３のＮＭＯＳトランジスタの前記第２の端子に結合された第１の端子、前記入力（Ｃ－ＢＡＲ）の補数を受信するように構成されたゲート、及び前記第１の電圧に結合された第２の端子を含む、第４のＮＭＯＳトランジスタ（１００２）と、を含み、
前記第１の信号（ＣＣ）は、
前記第２の電源（ＶＤＤＬ）に結合された第１の端子、ゲート、第２の端子、及びバルクを含む、第３のＰＭＯＳトランジスタ（９１２）と、
前記第３のＰＭＯＳトランジスタの前記ゲートに結合された第１の端子、並びに前記第３のＰＭＯＳトランジスタの前記第２の端子及び前記第３のＰＭＯＳトランジスタの前記バルクに結合された第２の端子を含む、第１のコンデンサ（９１１）と、を含む、第１の回路（９１０）によって生成され、
前記第２の信号は、
前記第２の電源に結合された第１の端子、ゲート、第２の端子、及びバルクを含む、第４のＰＭＯＳトランジスタ（９２２）と、
前記第４のＰＭＯＳトランジスタの前記ゲートに結合された第１の端子、並びに前記第４のＰＭＯＳトランジスタの前記第２の端子及び前記第４のＰＭＯＳトランジスタの前記バルクに結合された第２の端子を含む、第２のコンデンサ（９２１）と、を含む第２の回路によって生成され、
前記第１の信号は、前記入力が前記第２の電圧であるとき、前記第２の電圧の２倍から前記第３のＰＭＯＳトランジスタの閾値電圧をマイナスしたものであり、かつ、前記入力が前記第１の電圧であるとき、前記第２の電圧であり、
前記第２の信号は、前記入力が前記第１の電圧であるとき、前記第２の電圧の２倍から前記第４のＰＭＯＳトランジスタの閾値電圧をマイナスしたものであり、かつ、前記入力が前記第２の電圧であるとき、前記第２の電圧であり、
前記入力が前記第１の電圧であるとき、前記出力は、前記第１の電圧であり、前記入力が前記第２の電圧であるとき、前記出力は、前記第３の電圧である、レベルシフタ。
【請求項2】
前記第２の電圧は、０．７５ボルト～１．２６ボルトである、請求項１に記載のレベルシフタ。【発明の詳細な説明】
【技術分野】
【0001】
（優先権の主張）
本出願は、２０１９年１１月２８日に出願された「Ｌｏｗ Ｖｏｌｔａｇｅ Ｌｅｖｅｌ Ｓｈｉｆｔｅｒ Ｆｏｒ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ」と題する中国特許出願番号第２０１９１１１９２２０６．８号、及び２０２０年４月２日に出願された「Ｌｏｗ Ｖｏｌｔａｇｅ Ｌｅｖｅｌ Ｓｈｉｆｔｅｒ Ｆｏｒ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ」と題する米国特許出願第１６／８３８，８４７号に対する優先権を主張するものである。
本出願は、２０１９年１１月２８日に出願された「Ｌｏｗ Ｖｏｌｔａｇｅ Ｌｅｖｅｌ Ｓｈｉｆｔｅｒ Ｆｏｒ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ」と題する中国特許出願番号第２０１９１１１９２２０６．８号、及び２０２０年４月２日に出願された「Ｌｏｗ Ｖｏｌｔａｇｅ Ｌｅｖｅｌ Ｓｈｉｆｔｅｒ Ｆｏｒ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ」と題する米国特許出願第１６／８３８，８４７号に対する優先権を主張するものである。
【0002】
（発明の分野）
高速かつ低動作電圧で動作することができる、改善されたレベルシフタが開示される。
高速かつ低動作電圧で動作することができる、改善されたレベルシフタが開示される。
【背景技術】
【0003】
レベルシフタは、集積回路内の重要な構成要素である。レベルシフタは、第１の電圧領域から第２の電圧領域にデジタル信号を変換し、これは、集積回路の異なる部分が異なる電圧領域内で動作するときの本質的な機能である。
【0004】
図１は、先行技術において既知であるレベルシフタを含む、レベルシフタ１００の概念的な動作を示す。この例では、電圧領域１０１（Ｖ1）内の「１」は１Ｖで表され、「０」は０Ｖで表され、電圧領域１０２（Ｖ2）内の「１」は２．５Ｖで表され、「０」は０Ｖで表される。レベルシフタ１００は、電圧領域１０１の「１」（１Ｖ）を電圧領域１０２の「１」（２．５Ｖ）に変換し、電圧領域１０１の「０」（０Ｖ）を電圧領域１０２の「０」（０Ｖ）に変換する。「１」及び「０」を表すために他の電圧を利用する他の電圧領域は既知であり、当業者は、図１及び本明細書で提供される電圧値が単なる例であることを理解するであろう。
【0005】
ここで、図２～図４を参照してレベルシフタ１００の実施形態について説明する。最初に、図２は、インバータ２０１及び２０２を示し、インバータ２０１は、信号としてＩＮＰＵＴを受信し、出力としてＡを生成し（ＩＮＰＵＴの補数である）、インバータ２０２は、入力としてＡを受信し、出力としてＡ－ＢＡＲを生成する（Ａの補数であり、論理的にＩＮＰＵＴと同一である）。ここで、Ａ及びＡ－ＢＡＲの値「１」はそれぞれ、例えば１Ｖである電圧ＶＤＤＬを有し得る。ＶＤＤＬは、低電圧のコア電源電圧であり得る。
【0006】
図３は、レベルシフタ１００の一例である先行技術のレベルシフタ３００を示す。レベルシフタ３００は、ＮＭＯＳトランジスタ３０１及び３０２、ＰＭＯＳトランジスタ３０３及び３０４、並びにインバータ３０５を含む。図２の信号Ａは、ＮＭＯＳトランジスタ３０１のゲートに提供され、図２の信号Ａ－ＢＡＲは、ＮＭＯＳトランジスタ３０２のゲートに提供される。
【0007】
Ａが高である場合、ＮＭＯＳトランジスタ３０１はオンになり、トランジスタ３０２はオフになる。インバータ３０５への入力は、ＮＭＯＳトランジスタ３０１を介してグランドへとプルされ、ＰＭＯＳトランジスタ３０４へのゲートをオンにすることにもなる。ＯＵＴＰＵＴと標識されたインバータ３０５の出力は高になり、ここでは電圧ＶＤＤＨとなり、これは例えば２．５Ｖであり得る。ＶＤＤＨは、高電圧のコア電源電圧であり得る。
【0008】
Ａが低である場合、ＮＭＯＳトランジスタ３０１はオフになり、ＮＭＯＳトランジスタ３０２はオンになる。ＰＭＯＳトランジスタ３０３は、そのゲートがＮＭＯＳトランジスタ３０２を介してグランドへとプルされるためオンになり、それによってインバータ３０５への入力は、ＰＭＯＳトランジスタ３０３を介して高にプルされることになる。次いで、ＯＵＴＰＵＴは低になる。
【0009】
先行技術のレベルシフタ３００は、著しい制限を有する。具体的には、レベルシフタ３００は、約０．５ナノ秒未満の切り替え時間で動作することができない。最悪の場合、切り替え時間は、１ナノ秒以上にもなり得る。これは、各トランジスタの電流駆動能力における固有の変動性に起因する。加えて、図２の低供給電圧ＶＤＤＬが低すぎることからＡ及びＡ－ＢＡＲのピーク電圧が低すぎる場合、すなわち、ＮＭＯＳトランジスタ３０１、３０２をそれぞれ完全にオンにするには不十分である場合、レベルシフタ３００は完全に機能しなくなり得る。
【0010】
図４は、レベルシフタ１００の別の例であり、レベルシフタ３００よりも短い切り替え時間を有する先行技術のレベルシフタ４００を示す。レベルシフタ４００は、ＮＭＯＳトランジスタ４０１及び４０２と、ＰＭＯＳトランジスタ４０３、４０４、４０５、及び４０６と、インバータ４０７と、を含む。図２の信号Ａは、ＮＭＯＳトランジスタ４０１のゲート及びＰＭＯＳトランジスタ４０５のゲートに提供され、図２の信号Ａ－ＢＡＲは、ＮＭＯＳトランジスタ４０２のゲート及びＰＭＯＳトランジスタ４０６のゲートに提供される。
【0011】
Ａが高である場合、ＮＭＯＳトランジスタ４０１はオンになり、トランジスタ４０２はオフになり、ＰＭＯＳトランジスタ４０５はオフになり、ＰＭＯＳトランジスタ４０６はオンになる。インバータ４０７への入力は、ＮＭＯＳトランジスタ４０１を介してグランドへとプルされ、ＰＭＯＳトランジスタ４０４のゲートをプルダウンすることにもなり、それによってＰＭＯＳトランジスタ４０４はオンになり、次いで、ＰＭＯＳトランジスタ４０３のゲートが、ＰＭＯＳトランジスタ４０４及び４０６を介してＶＤＤＨへと高くプルされることになる。ＯＵＴＰＵＴと標識されたインバータの出力４０７は高になり、ここでは電圧ＶＤＤＨとなり、これは例えば２．５Ｖであり得る。
【0012】
Ａが低である場合、ＮＭＯＳトランジスタ４０１はオフになり、ＮＭＯＳトランジスタ４０２はオンになり、ＰＭＯＳトランジスタ４０５はオンになり、ＰＭＯＳトランジスタ４０６はオフになる。ＰＭＯＳトランジスタ４０３は、そのゲートがＮＭＯＳトランジスタ４０２を介してグランドへとプルされ、それによってインバータ４０７への入力は、ＰＭＯＳトランジスタ４０３及び４０５を介してＶＤＤＨへと高くプルされることになる。次いで、ＯＵＴＰＵＴは低になる。
【0013】
レベルシフタ４００はレベルシフタ３００よりも速い切り替え時間を有するが、レベルシフタ４００は依然として制限される。具体的には、切り替え時間を１ナノ秒未満に減少させることはできない。加えて、図２の低供給電圧ＶＤＤＬが低すぎることからＡ及びＡ－ＢＡＲのピーク電圧が低すぎる場合、レベルシフタ４００は完全に機能しなくなり得る。
【0014】
出願人は、最近、２０１９年８月９日に出願された「Ｉｍｐｒｏｖｅｄ Ｌｅｖｅｌ Ｓｈｉｆｔｅｒ ｆｏｒ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ」と題する中国特許出願第２０１９／１０７３３３６３．９号において改善されたレベルシフタを提案した。ここで、図５～図７を参照してその設計について説明する。
【0015】
図５は、結合段６００及びレベルシフト段７００を含むレベルシフタ５００を示す。レベルシフタ５００は、入力として「０」を受信すると（「０」は第１の電圧である）、「０」、すなわち第１の電圧を出力し、入力として第２の電圧である第１の電圧領域（ＶＤＤＬ）の「１」を入力として受信すると、第１又は第２の電圧とは異なる第３の電圧である第２の電圧領域（ＶＤＤＨ）の「１」を出力する。
【0016】
図６は、電圧ＶＤＤＬを出力する低電圧電源６１０によって双方が電力供給される第１の回路６２１及び第２の回路６２２を含む、結合段６００を示す。第１の回路６２１は、ＮＭＯＳトランジスタ６０２と、ＰＭＯＳトランジスタ６０４、６０６、及び６０８と、コンデンサ６１０と、を含む。第２の回路６２２は、ＮＭＯＳトランジスタ６０１と、ＰＭＯＳトランジスタ６０３、６０５、及び６０７と、コンデンサ６０９と、を含む。図２の信号Ａは、ＮＭＯＳトランジスタ６０１のゲート、ＰＭＯＳトランジスタ６０３のゲート、及びＰＭＯＳトランジスタ６０８のゲートに提供され、図２の信号Ａ－ＢＡＲは、ＮＭＯＳトランジスタ６０２のゲート、ＰＭＯＳトランジスタ６０４のゲート、及びＰＭＯＳトランジスタ６０７のゲートに提供される。
【0017】
ここで、第１の回路６２１の動作について説明する。Ａが高である場合、Ａ－ＢＡＲは低であり、ＮＭＯＳトランジスタ６０２はオフであり、ＰＭＯＳトランジスタ６０４はオンであり、ＰＭＯＳトランジスタ６０８はオフである。電圧ＡＡは、ＮＭＯＳトランジスタ６０２がオフであり、ＰＭＯＳトランジスタ６０８もオフであるため、浮遊することになり、かつ、コンデンサ６１０の任意の残留電荷は電源がない状態で消散するため、起動後の初期状態で約０Ｖとなる。
【0018】
Ａが高から低に切り替わると、Ａ－ＢＡＲが低から高に切り替わり、ＮＭＯＳトランジスタ６０２がオンになり、ＰＭＯＳトランジスタ６０４がオフになり、ＰＭＯＳトランジスタ６０８がオンになる。ＰＭＯＳトランジスタ６０６はまた、そのゲートがＮＭＯＳトランジスタ６０２を介してグランドへとプルされるためオンになる。ＰＭＯＳトランジスタ６０６及び６０８がオンになり、したがってノードＡＡはＰＭＯＳトランジスタ６０６及び６０８の直列接続を通してＶＤＤＬを提供する電源に結合されるので、コンデンサ６１０は充電を開始し、ＡＡと標識されたノードは電圧ＶＤＤＬに近づくことになる。上記は、グランドに接続されているＮＭＯＳトランジスタ６０２のソースを有するものとして説明されてきたが、これは決して限定することを意味するものではなく、ＶＤＤＨに関連する任意の復帰電圧は、範囲を超えることなく、この文書全体を通してグランドの代わりに利用され得る。第１の電圧、すなわち、第２の電圧領域内の「０」は、復帰電圧に近づく電圧である。
【0019】
次いで、Ａが低から高に切り替わると、Ａ－ＢＡＲは高から低に切り替わることになる。ＮＭＯＳトランジスタ６０２はオフになり、ＰＭＯＳトランジスタ６０４はオンになり、ＰＭＯＳトランジスタ６０８は、ＡがＰＭＯＳトランジスタ６０８のゲートに提供されるためオフになる。ＰＭＯＳトランジスタ６０６のゲートは、ノードＡＡの電圧（ＶＤＤＬで開始する）になり、オフになる。Ａは、コンデンサ６１０の上板を低から高（ＶＤＤＬである）に駆動しているため、ノードＡＡは、コンデンサ６１０によって２＊ＶＤＤＬに駆動されることになる。
【0020】
次いで、Ａが高から低に切り替わると、ＰＭＯＳトランジスタ６０８はオンになり、ＮＭＯＳトランジスタ６０２がオンになって、ＰＭＯＳトランジスタ６０６のゲートをグランドへとプルし、ＰＭＯＳトランジスタ６０６をオンにすることで、ノードＡＡを電圧ＶＤＤＬへとプルすることになる。したがって、ノードＡＡは、Ａが低から高に切り替わることに応答して、ＶＤＤＬから２＊ＶＤＤＬにスイングし、ノードＡＡは、Ａが高から低に切り替わることに応答して、２＊ＶＤＤＬからＶＤＤＬにスイングする。
【0021】
ここで、第２の回路６２２の動作について説明する。Ａが低である場合、Ａ－ＢＡＲは高であり、ＮＭＯＳトランジスタ６０１はオフであり、ＰＭＯＳトランジスタ６０３はオンであり、ＰＭＯＳトランジスタ６０７はオフである。電圧ＡＡ－ＢＡＲは、ＮＭＯＳトランジスタ６０１及びＰＭＯＳトランジスタ６０７の両方がオフであるため、浮遊することになり、かつ、コンデンサ６０９の任意の残留電荷は電源がない状態で消散するため、起動後の初期状態で約０Ｖとなる。
【0022】
Ａが低から高に切り替わると、Ａ－ＢＡＲは高から低に切り替わり、ＮＭＯＳトランジスタ６０１はオンになり、ＰＭＯＳトランジスタ６０３はオフになり、ＰＭＯＳトランジスタ６０７はオンになる。ＰＭＯＳトランジスタ６０５はまた、そのゲートがＮＭＯＳトランジスタ６０１を介してグランドへとプルされるためオンになる。コンデンサ６０９の底板は、ＰＭＯＳトランジスタ６０７及び６０５を介してＶＤＤＬへとプルされ、ＡＡ－ＢＡＲと標識されたノードは、電圧ＶＤＤＬを取得することになる。
【0023】
次いで、Ａが高から低に切り替わると、Ａ－ＢＡＲは、低から高に切り替わり、ＮＭＯＳトランジスタ６０１は、オフになり、ＰＭＯＳトランジスタ６０３は、オンになり、ＰＭＯＳトランジスタ６０７は、オフになる。ＰＭＯＳトランジスタ６０５のゲートは、ＰＭＯＳトランジスタ６０３を介して電圧ＡＡ－ＢＡＲ（ＶＤＤＬで開始する）になり、したがってオフになる。Ａ－ＢＡＲは、コンデンサ６０９の上板を低から高（ＶＤＤＬである）に駆動しているため、ＡＡ－ＢＡＲは、コンデンサ６０９によって２＊ＶＤＤＬに駆動されることになる。
【0024】
次いで、Ａが低から高に切り替わると、Ａ－ＢＡＲは高から低に切り替わり、ＰＭＯＳトランジスタ６０７はオンになり、ＮＭＯＳトランジスタ６０１はオンになって、ＰＭＯＳトランジスタ６０５のゲートをグランドへとプルし、ＰＭＯＳトランジスタ６０５をオンにすることで、ノードＡＡ－ＢＡＲを、ＰＭＯＳトランジスタ６０５及び６０７を介して電圧ＶＤＤＬへとプルすることになる。したがって、ノードＡＡ－ＢＡＲは、Ａ－ＢＡＲが低から高に切り替わることに応答して、ＶＤＤＬから２＊ＶＤＤＬにスイングし、ノードＡＡ－ＢＡＲは、Ａ－ＢＡＲが高から低に切り替わることに応答して、２＊ＶＤＤＬからＶＤＤＬにスイングする。
【0025】
図７は、ＮＭＯＳトランジスタ７０１、７０２、７０３、及び７０４、ＰＭＯＳトランジスタ７０５及び７０６、並びに電圧ＶＤＤＨを出力する高電源７１０を含むレベルシフト段７００を示す。図２の信号Ａは、ＮＭＯＳトランジスタ７０１のゲート及びＮＭＯＳトランジスタ７０４の１つの端子に提供される。図２の信号Ａ－ＢＡＲは、ＮＭＯＳトランジスタ７０２のゲート及び、ＮＭＯＳトランジスタ７０３の１つの端子に提供される。図５のノードＡＡは、ＮＭＯＳトランジスタ７０３のゲートに提供され、図５のノードＡＡ－ＢＡＲは、ＮＭＯＳトランジスタ７０４のゲートに提供される。上に示したように、ノードＡＡは、ＶＤＤＬと２＊ＶＤＤＬとの間で発振し、ノードＡＡ－ＢＡＲは、２＊ＶＤＤＬとＶＤＤＬとの間で発振することになる。
【0026】
Ａが１（ＶＤＤＬ）から０に切り替わると、Ａ－ＢＡＲは０から１（ＶＤＤＬ）に切り替わり、ＡＡはＶＤＤＬになり、ＡＡ－ＢＡＲは２＊ＶＤＤＬになる。ＮＭＯＳトランジスタ７０１はオフになり、ＮＭＯＳトランジスタ７０２はオンになり、ＮＭＯＳトランジスタ７０３はオフになり（ＡＡ及びＡ－ＢＡＲが両方ともＶＤＤＬになるため）、ＮＭＯＳトランジスタ７０４はオンになる。これは、ノードＯＵＴＰＵＴを、トランジスタ７０２及び７０４を介してグランドにプルし、ＰＭＯＳトランジスタ７０５をオンにし、これは、ＰＭＯＳトランジスタ７０６がオフになることを確実にすることになる。
【0027】
Ａが０から１（ＶＤＤＬ）に切り替わると、Ａ－ＢＡＲは１から０に切り替わり、ＡＡは２＊ＶＤＤＬになり、ＡＡ－ＢＡＲはＶＤＤＬになる。ＮＭＯＳトランジスタ７０１はオンになり、ＮＭＯＳトランジスタ７０２はオフになり、ＮＭＯＳトランジスタ７０３はオンになり、ＮＭＯＳトランジスタ７０４はオフになり（Ａ及びＡＡ－ＢＡＲが両方ともＶＤＤＬになるため）、ＮＭＯＳトランジスタ７０４はオフになる。ＰＭＯＳトランジスタ７０６のゲートは、ＮＭＯＳトランジスタ７０１及び７０３を介してグランドへとプルされることになり、これにより、ＰＭＯＳトランジスタ７０６はオンになり、ＯＵＰＵＴがＶＤＤＨへとプルされることになり、したがって、ＰＭＯＳトランジスタ７０５をオフにする。
【0028】
特に、Ａが１から０に切り替わると、ＮＭＯＳトランジスタ７０４のオーバードライブ電圧は２倍の高さであるため、ＮＭＯＳトランジスタ７０２及び７０４は、レベルシフタ３００及び４００よりも速くノードＯＵＴＰＵＴをグランドへとプルすることができる。具体的には、プルダウンＮＭＯＳトランジスタ７０４のＶｇｓは、２＊ＶＤＤＬであり、ＮＭＯＳトランジスタ３０２のＶｇｓ及びレベルシフタ４００のＮＭＯＳトランジスタ４０２のＶｇｓは、ＶＤＤＬのみである。その結果、レベルシフタ７００のＯＵＴＰＵＴは、レベルシフタ４００よりも速く「０」にプルされ得る。
【0029】
同様に、Ａが０から１に切り替わると、ＮＭＯＳトランジスタ７０３のオーバードライブ電圧は２倍の高さであるため、ＮＭＯＳトランジスタ７０１及び７０３は、レベルシフタ３００及び４００よりも速くＰＭＯＳトランジスタ７０６のゲートをグランドへとプルすることができる。その結果、ＯＵＴＰＵＴは、非常に短時間でＶＤＤＨへとプルされる。具体的には、プルダウンＮＭＯＳトランジスタ７０３のＶｇｓは、２＊ＶＤＤＬであり、レベルシフタ３００のＮＭＯＳトランジスタ３０１のＶｇｓ及びレベルシフタ４００のＮＭＯＳトランジスタ４０１のＶｇｓは各々、ＶＤＤＬのみである。その結果、ＰＭＯＳトランジスタ７０６のゲートは迅速に「０」へとプルダウンされ、ＯＵＴＰＵＴは、レベルシフタ３００及び４００よりも速くＶＤＤＨへとプルアップされることになる。
【0030】
すなわち、レベルシフタ５００は、レベルシフタ３００及び４００よりも速く切り替わることができ、これは、レベルシフタ５００に必要な切り替え時間は、レベルシフタ３００及び４００に必要な切り替え時間よりも小さいことを意味する。
【0031】
出願人は、先行技術のレベルシフタ３００及び４００に対してレベルシフタ５００のシフト速度を比較するための実験を行った。ＶＤＤＬ＝０．９４～１．２６Ｖ、ＶＤＤＨ＝１．４～２．７５Ｖ、及び温度＝－４０℃～１６０℃という条件では、Ａが０から１に切り替わるとき、レベルシフタ５００は３．５倍速く、Ａが１から０に切り替わるとき、５．７倍速かった。このように、レベルシフタ５００は、その切り替え時間においてレベルシフタ３００及び４００より少なくとも３．５倍速い。
【0032】
しかしながら、図５～図７の改善された設計であっても、いくつかの欠点を有する。具体的には、この設計は、レベルシフト段７００が、２．５Ｖの供給電圧を使用するトランジスタを必要とするので、利用可能な供給電圧が０．８Ｖ以下であるシステムでは十分に機能しない。すなわち、レベルシフタ５００は、ＶＤＤＬが０．７５Ｖなどの比較的小さい場合には、十分に機能しない。
【0033】
【0034】
０．７５Ｖの低さでＶＤＤＬを使用しながら、その切り替え時間を０．５ナノ秒未満に減少させることが可能である、改善されたレベルシフト設計が必要とされる。
【発明の概要】
【0035】
改善されたレベルシフタが開示される。レベルシフタは、依然として０．７５Ｖ～１．２６ＶなどのＶＤＤＬの比較的低い電圧を使用しながら、１ナノ秒未満の切り替え時間を達成することができる。改善されたレベルシフタは、結合段及びレベル切り替え段を含む。
【0036】
【0037】
【0038】
【0039】
【0040】
【0041】
【0042】
【0043】
【0044】
【0045】
【図面の簡単な説明】
【0046】
【図1】先行技術のレベルシフタを示す。
【図2】先行技術のインバータのセットを示す。
【図3】先行技術のレベルシフタを示す。
【図4】別の先行技術のレベルシフタを示す。
【図5】出願人によって最近提案されたレベルシフタを示す。
【図8】改善されたレベルシフタを示す。
【図11】レベルシフトを行う方法を示す。
【発明を実施するための形態】
【0047】
図８は、結合段９００及びレベルシフト段１０００を含むレベルシフタ８００を示す。レベルシフタ８００は、入力として「０」を受信すると（「０」は第１の電圧である）、「０」、すなわち第１の電圧を出力し、入力として第２の電圧である第１の電圧領域（ＶＤＤＬ）の「１」を入力として受信すると、第１又は第２の電圧とは異なる第３の電圧である第２の電圧領域（ＶＤＤＨ、１．４Ｖ～２．７５Ｖの範囲）の「１」を出力する。
【0048】
図９は、その範囲が０．７５Ｖ～約１．２６Ｖである低電圧電源９３０（ＶＤＤＬ）によって、双方が電力供給される第１の回路９１０及び第２の回路９２０を含む、結合段９００を示す。第１の回路９１０は、ＰＭＯＳトランジスタ９１２とコンデンサ９１１とを含む。第２の回路９２０は、ＰＭＯＳトランジスタ９２２とコンデンサ９２１と、を含む。ＰＭＯＳトランジスタ９１２のゲートはコンデンサ９１１の第１の端子に接続され、ＰＭＯＳトランジスタ９１２のドレインは低電圧電源９３０に接続され、ＰＭＯＳトランジスタ９１２のソースは、ＰＭＯＳトランジスタ９１２のバルク、及びノードＣＣで表されるコンデンサ９１１の第２の端子に接続される。ＰＭＯＳトランジスタ９２２のゲートはコンデンサ９２１の第１の端子に接続され、ＰＭＯＳトランジスタ９２２のドレインは低電圧電源９３０に接続され、ＰＭＯＳトランジスタ９２２のソースはＰＭＯＳトランジスタ９２２のバルク、及びノードＣＣ－ＢＡＲで表されるコンデンサ９２１の第２の端子に接続される。
【0049】
ここでは、信号Ｃ及びＣ－ＢＡＲは、ＶＤＤＬ電力領域電圧であり、それぞれＰＭＯＳトランジスタ９１２及び９２２のゲートに提供される。
【0050】
ここで、スタンバイ動作モード中の結合段９００の動作について説明する。
【0051】
電源を入れると、ＶＤＤＬは低から高まで（すなわち、０から０．７５Ｖ～１．２６Ｖまで）上昇し、Ｃは低から高（ＶＤＤＬ）まで上昇し、Ｃ－ＢＡＲは低状態（０Ｖ）を維持する。ノードＣＣは、コンデンサ９１１を介して結合され、低から高（ＶＤＤＬ－ＶＤ）まで上昇し、ここで、ＶＤは、ＰＭＯＳトランジスタ９１２の寄生ダイオードからの順電圧である。ＰＭＯＳトランジスタ９１２を通る電流が存在しないので、ＶＤは非常に小さくなる（約２０ｍＶ）。信号Ｃ－ＢＡＲは低状態を維持し、ＰＭＯＳトランジスタ９２２はオンになるので、ノードＣＣ－ＢＡＲでの電圧は低から高（ＶＤＤＬ）まで上昇する。したがって、コンデンサ９１１は大部分が放電され、コンデンサの両端にわずかな電圧（ＶＤ）を有し、コンデンサ９２１は両端のＶＤＤＬの電圧によって充電される。
【0052】
次に、アクティブモード中の結合段９００の動作について説明する。
【0053】
Ｃが高から低に切り替わると、信号Ｃの変化がコンデンサ９１１を介して結合され、それにより、ノードＣＣは、高（ＶＤＤＬ－ＶＤ）から低（約０Ｖ）まで直ちに切り替わり、次いで、ＰＭＯＳトランジスタ９１２がオンになるので、高（ＶＤＤＬ）まで上昇する。Ｃ－ＢＡＲは、低から高に切り替わり、信号Ｃ－ＢＡＲの変化がコンデンサ９２１を介して結合され、それにより、ノードＣＣ－ＢＡＲが高（ＶＤＤＬ）からより高（約２＊ＶＤＤＬ）に直ちに切り替わり、次いで、ＰＭＯＳトランジスタ９２２のソースへの電圧がそれをオフにするＰＭＯＳトランジスタ９２２の閾値に低下するまでコンデンサ９２１がＰＭＯＳトランジスタ９２２を介して放電するので、ＶＤＤＬ＋Ｖｔｈ９２２まで低下する。Ｖｔｈ９２２は、ＰＭＯＳトランジスタ９２２の閾値電圧である。
【0054】
Ｃが低から高に切り替わると、信号Ｃの変化がコンデンサ９１１を介して結合され、それにより、ノードＣＣは、高（ＶＤＤＬ）からより高（約２＊ＶＤＤＬ）に直ちに切り替わり、次いで、ＰＭＯＳトランジスタ９１２のソースへの電圧がそれをオフにするＰＭＯＳトランジスタ９１２の閾値に低下するまでコンデンサ９１１がＰＭＯＳトランジスタ９１２を介して放電するので、高（ＶＤＤＬ＋Ｖｔｈ９１２）まで低下する。Ｖｔｈ９１２は、ＰＭＯＳトランジスタ９１２の閾値電圧である。Ｃ－ＢＡＲは高から低に切り替わり、信号Ｃ－ＢＡＲの変化がコンデンサ９２１を介して結合され、それにより、ノードＣＣ－ＢＡＲは、高（ＶＤＤＬ＋Ｖｔｈ９２２）から低（Ｖｔｈ９２２）に直ちに切り替わり、次いで、この時点でＰＭＯＳトランジスタ９２２がオンになるので、ＶＤＤＬまで上昇する。
【0055】
図１０は、ＮＭＯＳトランジスタ１００１、１００２、１００３、及び１００４、ＰＭＯＳトランジスタ１００５及び１００６、並びに電圧ＶＤＤＨを出力する高電源１００７を含むレベルシフト段１０００を示す。レベルシフタ５００のレベルシフト段７００とは異なり、レベルシフト段１０００は、ＶＤＤＬが０．７５Ｖの低さである場合に動作することが可能である。
信号Ｃは、ＮＭＯＳトランジスタ１００１のゲートに提供される。信号Ｃ－ＢＡＲは、ＮＭＯＳトランジスタ１００２のゲートに提供される。図９のノードＣＣは、ＮＭＯＳトランジスタ１００３のゲートに提供され、図９からのノードのＣＣ－ＢＡＲは、ＮＭＯＳトランジスタ１００４のゲートに提供される。
信号Ｃは、ＮＭＯＳトランジスタ１００１のゲートに提供される。信号Ｃ－ＢＡＲは、ＮＭＯＳトランジスタ１００２のゲートに提供される。図９のノードＣＣは、ＮＭＯＳトランジスタ１００３のゲートに提供され、図９からのノードのＣＣ－ＢＡＲは、ＮＭＯＳトランジスタ１００４のゲートに提供される。
【0056】
Ｃが高（ＶＤＤＬ）から低に切り替わると、Ｃ－ＢＡＲが低から高（ＶＤＤＬ）に切り替わり、ＮＭＯＳトランジスタ１００１がオフになり、ＮＭＯＳトランジスタ１００２がオンになり、ＮＭＯＳトランジスタ１００３がオンになり、ＮＭＯＳトランジスタ１００４がオンになる。ノードＯＵＴは、トランジスタ１００４及び１００２を通してグランドにプルされ、したがって、ＰＭＯＳトランジスタ１００５をオンにする。次いで、ＰＭＯＳトランジスタ１００６のゲートがＰＭＯＳトランジスタ１００５を介して高にプルされ、ＰＭＯＳトランジスタ１００６がオフにされる。
【0057】
Ｃが低から高（ＶＤＤＬ）に切り替わると、Ｃ－ＢＡＲは高から低に切り替わることになる。ＮＭＯＳトランジスタ１００１はオンになり、ＮＭＯＳトランジスタ１００２はオフになり、ＮＭＯＳトランジスタ１００３はオンになり、ＮＭＯＳトランジスタ１００４はオンになる。ＰＭＯＳトランジスタ１００６のゲートは、ＮＭＯＳトランジスタ１００３及び１００１を介してグランドにプルされ、次に、ＰＭＯＳトランジスタ１００６はオンになり、ＯＵＰＵＴがＶＤＤＨへとプルされることになり、したがって、ＰＭＯＳトランジスタ１００５をオフにする。
【0058】
特に、Ｃが高から低に切り替わると、ＮＭＯＳトランジスタ１００４のオーバードライブ電圧（ＣＣ－ＢＡＲ）は２倍の高さ（すなわち、２＊ＶＤＤＬ）であるため、ＮＭＯＳトランジスタ１００２及び１００４は、先行技術のレベルシフタ３００及び４００よりも速くノードＯＵＴＰＵＴをグランドにプルすることができる。具体的には、プルダウンＮＭＯＳトランジスタ１００４のＶｇｓは、２＊ＶＤＤＬであり、ＮＭＯＳトランジスタ３０２のＶｇｓ及びレベルシフタ４００のＮＭＯＳトランジスタ４０２のＶｇｓは、ＶＤＤＬのみである。その結果、レベルシフト段１０００のＯＵＴＰＵＴは、レベルシフタ４００よりも速く「０」にプルされ得る。
【0059】
同様に、Ｃが低から高に切り替わると、ＮＭＯＳトランジスタ１００３のオーバードライブ電圧（ＣＣ）は２倍の高さである（すなわち、２＊ＶＤＤＬ）ため、ＮＭＯＳトランジスタ１００３及び１００１は、レベルシフタ３００及び４００よりも速くＰＭＯＳトランジスタ１００６のゲートをグランドにプルすることができる。結果として、ＯＵＴは、非常に短時間でＶＤＤＨへとプルされる。具体的には、プルダウンＮＭＯＳトランジスタ１００３のＶｇｓは、２＊ＶＤＤＬであり、レベルシフタ３００のＮＭＯＳトランジスタ３０１のＶｇｓ及びレベルシフタ４００のＮＭＯＳトランジスタ４０１のＶｇｓは各々、ＶＤＤＬのみである。その結果、ＯＵＴがグランドへとプルダウンされ、レベルシフタ３００及び４００よりも速くＶＤＤＨへとプルアップされる。
【0060】
すなわち、レベルシフタ８００は、レベルシフタ３００及び４００よりも速く切り替わることができ、これは、レベルシフタ８００に必要な切り替え時間は、レベルシフタ３００及び４００に必要な切り替え時間よりも小さいことを意味する。加えて、レベルシフタ８００は、０．７５Ｖの低さのＶＤＤＬで動作することができる。
【0061】
図１１は、レベルシフタ８００を使用して実施され得るレベルシフト方法１１００を示す。第１のステップは、第１の電圧領域の入力を受信するステップであり、第１の電圧領域内の「０」は第１の電圧（例えば、０Ｖ）であり、第１の電圧領域内の「１」は第２の電圧（例えば、０．７５Ｖの低さ、好ましくは０．７５Ｖ～１．２６Ｖ）である（ステップ１１０１）。第２のステップは、第２の電圧の２倍に等しい切り替え電圧を生成するステップである（ステップ１１０２）。第３のステップは、切り替え電圧を使用して第２の電圧領域の出力を生成するステップであって、第２の電圧領域内の「０」は、第１の電圧であり、入力が「０」あるときに生成され、第２の電圧領域内の「１」は、第３の電圧（例えば、２．７５Ｖ）であり、入力が「１」であるときに生成される（ステップ１１０３）。
【0062】
出願人は、先行技術のレベルシフタ３００及び４００に対してレベルシフタ８００のシフト速度を比較するための実験を行った。ＶＤＤＬ＝０．７５～１．２６Ｖ、ＶＤＤＨ＝１．４～２．７５Ｖ、及び温度＝－４０℃～１６０℃という条件では、Ａ（Ｃとして再標識される）が０から１に切り替わるとき、レベルシフタ８００は３倍速く、Ａ（Ｃとして再標識される）が１から０に切り替わるとき、５倍速かった。このように、レベルシフタ８００は、その切り替え時間がレベルシフタ３００及び４００よりも少なくとも３倍速い。
【0063】
ＶＤＤＬが０．８７Ｖよりも大きい場合、レベルシフタ８００は、レベルシフタ５００ほど高速でない。しかしながら、レベルシフタ８００は、レベルシフタ５００よりもはるかに少ない半導体ダイ上の空間しか必要とせず、より単純な設計を有する。加えて、ＶＤＤＬが０．７５Ｖの低さである場合、レベルシフタ８００は、レベルシフタ５００よりも良好に機能する。
【0064】
本明細書で使用される場合、「の上方に（over）」及び「に（on）」という用語は両方とも、「の上に直接」（中間材料、要素、又は間隙がそれらの間に配設されていない）、及び「の上に間接的に」（中間材料、要素、又は間隙がそれらの間に配設されている）を包括的に含むことに留意されるべきである。同様に、「隣接した」という用語は、「直接隣接した」（中間材料、要素、又は間隙がそれらの間に配設されていない）、及び「間接的に隣接した」（中間材料、要素、又は間隙がそれらの間に配設されている）を含み、「に取り付けられた」は、「に直接取り付けられた」（中間材料、要素、又は間隙がそれらの間に配設されていない）、及び「に間接的に取り付けられた」（中間材料、要素、又は間隙がそれらの間に配設されている）を含み、「電気的に結合された」は、「に直接電気的に結合された」（要素を一緒に電気的に接続する中間材料又は要素がそれらの間にない）、及び「に間接的に電気的に結合された」（要素を一緒に電気的に接続する中間材料又は要素がそれらの間にある）を含む。例えば、要素を「基板の上方に」形成することは、その要素を基板に直接、中間材料／要素をそれらの間に伴わずに形成すること、及びその要素を基板に間接的に１つ以上の中間材料／要素をそれらの間に伴って形成することを含み得る。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】