特許 7438389 メモリシステムの信頼性のための電荷の漏れ検出

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-02-15

(45)【発行日】2024-02-26

(54)【発明の名称】メモリシステムの信頼性のための電荷の漏れ検出

(51)【国際特許分類】

   G11C 29/02 20060101AFI20240216BHJP

   G11C 29/00 20060101ALI20240216BHJP

【ＦＩ】

G11C29/02 140

G11C29/00 412

【請求項の数】 26

(21)【出願番号】P 2022555919

(86)(22)【出願日】2021-03-18

(65)【公表番号】

(43)【公表日】2023-05-10

(86)【国際出願番号】 US2021022895

(87)【国際公開番号】W WO2021194833

(87)【国際公開日】2021-09-30

【審査請求日】2022-11-11

(31)【優先権主張番号】16/831,524

(32)【優先日】2020-03-26

(33)【優先権主張国・地域又は機関】US

(73)【特許権者】

【識別番号】595168543

【氏名又は名称】マイクロン テクノロジー，インク．

(74)【代理人】

【識別番号】100121083

【弁理士】

【氏名又は名称】青木 宏義

(74)【代理人】

【識別番号】100138391

【弁理士】

【氏名又は名称】天田 昌行

(74)【代理人】

【識別番号】100074099

【弁理士】

【氏名又は名称】大菅 義之

(72)【発明者】

【氏名】ビスコンティ アンジェロ

(72)【発明者】

【氏名】パゾッコ リッカルド

(72)【発明者】

【氏名】ストランド ジョナサン ジェイ．

(72)【発明者】

【氏名】マジェラス ケビン ティ．

【審査官】後藤 彰

(56)【参考文献】

【文献】特開２００８－１７６８３０（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１９／０１９８０９８（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ１１Ｃ ２９／００

Ｇ１１Ｃ ２９／０２

(57)【特許請求の範囲】

【請求項1】

メモリアレイに対する漏れ検出評価を実行することであって、前記漏れ検出評価が、
前記メモリアレイのアクセス線にバイアスを印加することであって、前記アクセス線はメモリセルに結合されており、前記アクセス線に前記バイアスを印加したことに少なくとも部分的に基づいて、診断荷電状態が前記メモリセルに書き込まれる、印加することと、
前記アクセス線に前記バイアスを前記印加したことに少なくとも部分的に基づいて、前記アクセス線の電気特性を評価することであって、前記評価することは前記メモリアレイの漏れ条件を判定するためである、評価することと
を含む、実行することと、
前記メモリアレイの前記判定された漏れ条件に少なくとも部分的に基づいて、回復動作を開始することと
を含む方法。

【請求項2】

前記漏れ検出評価が、
前記アクセス線から前記バイアスを除去することと、
前記メモリアレイの前記漏れ条件を判定するために、前記アクセス線から前記バイアスを除去した後に、前記アクセス線の前記電気特性を評価することとを含む、請求項１に記載の方法。

【請求項3】

前記アクセス線から前記バイアスを除去することが、
前記アクセス線を電気的にフローティングさせることを含む、請求項２に記載の方法。

【請求項4】

前記アクセス線に前記バイアスを印加することが、
前記アクセス線に結合されたキャパシタを帯電させることを含む、請求項１に記載の方法。

【請求項5】

メモリアレイに対する漏れ検出評価を実行することであって、前記漏れ検出評価が、
前記メモリアレイのアクセス線にバイアスを印加することであって、前記アクセス線はメモリセルに結合されており、前記アクセス線に前記バイアスを印加することが、
前記アクセス線に結合されたキャパシタを帯電させることと、
前記アクセス線に結合された前記キャパシタを帯電させた後に、前記アクセス線から電圧源を切り離すことと、
前記アクセス線から前記電圧源を切り離した後に、前記アクセス線に結合された前記キャパシタを再帯電させることと
を含む、印加することと、
前記アクセス線に前記バイアスを前記印加したことに少なくとも部分的に基づいて、前記アクセス線の電気特性を評価することであって、前記評価することは前記メモリアレイの漏れ条件を判定するためである、評価することと
を含む、実行することと、
前記メモリアレイの前記判定された漏れ条件に少なくとも部分的に基づいて、回復動作を開始することと
を含む方法。

【請求項6】

前記アクセス線の前記電気特性を評価することが、
前記アクセス線に関連付けられた電荷の漏れを積分することを含む、請求項１に記載の方法。

【請求項7】

前記アクセス線の前記電気特性を評価することが、
前記アクセス線の電圧を電圧閾値と比較することを含む、請求項１に記載の方法。

【請求項8】

前記アクセス線の前記電圧を前記電圧閾値と比較することが、
前記メモリセルによって記憶されている論理状態を検出するように動作可能な感知増幅器を使用して、前記アクセス線の前記電圧を基準電圧と比較することを含む、請求項７に記載の方法。

【請求項9】

前記感知増幅器を使用して前記比較することが、
前記メモリセルによって記憶されている前記論理状態を検出するための第２の基準電圧とは異なる第１の基準電圧と、前記アクセス線の前記電圧を比較することを含む、請求項８に記載の方法。

【請求項10】

前記回復動作を開始することが、
前記アクセス線を含む前記メモリアレイのアドレスに対する障害指示を記憶することを含む、請求項１に記載の方法。

【請求項11】

前記回復動作を開始することが、
前記アクセス線を含む前記メモリアレイのアドレスを前記メモリアレイの異なるアドレスに再マッピングすることを含む、請求項１に記載の方法。

【請求項12】

前記回復動作を開始することが、
前記メモリアレイと通信するホストデバイスに、前記アクセス線を含む前記メモリアレイのアドレスに対する障害条件を示すことを含む、請求項１に記載の方法。

【請求項13】

前記メモリアレイを含むメモリデバイスに結合されたホストデバイスから、前記メモリアレイに対する前記漏れ検出評価を実行するためのコマンドを受信すること
をさらに含む、請求項１に記載の方法。

【請求項14】

メモリアレイを含むメモリデバイスにおいて、前記メモリデバイスの動作条件に少なくとも部分的に基づいて、前記メモリアレイに対する漏れ検出評価を実行することを判定することと、
前記メモリアレイに対する前記漏れ検出評価を実行することであって、前記漏れ検出評価が、
前記メモリアレイのアクセス線にバイアスを印加することであって、前記アクセス線はメモリセルに結合された、印加することと、
前記アクセス線に前記バイアスを前記印加したことに少なくとも部分的に基づいて、前記アクセス線の電気特性を評価することであって、前記評価することは前記メモリアレイの漏れ条件を判定するためである、評価することと
を含む、実行することと、
前記メモリアレイの前記判定された漏れ条件に少なくとも部分的に基づいて、回復動作を開始することと
を含む方法。

【請求項15】

メモリアレイを含むメモリデバイスにおいて、前記メモリアレイ上でウェアレベリング動作を実行したことに少なくとも部分的に基づいて、前記メモリアレイに対する漏れ検出評価を実行することを判定することと、
前記メモリアレイに対する前記漏れ検出評価を実行することであって、前記漏れ検出評価が、
前記メモリアレイのアクセス線にバイアスを印加することであって、前記アクセス線はメモリセルに結合された、印加することと、
前記アクセス線に前記バイアスを前記印加したことに少なくとも部分的に基づいて、前記アクセス線の電気特性を評価することであって、前記評価することは前記メモリアレイの漏れ条件を判定するためである、評価することと
を含む、実行することと、
前記メモリアレイの前記判定された漏れ条件に少なくとも部分的に基づいて、回復動作を開始することと
を含む方法。

【請求項16】

前記漏れ検出評価を実行することが、前記ウェアレベリング動作に従ってユーザデータを記憶していない１組の１つまたは複数のメモリセルに少なくとも部分的に基づいている、請求項１５に記載の方法。

【請求項17】

メモリアレイと、
前記メモリアレイに結合された漏れ検出コンポーネントであって、
メモリセルに結合された、前記メモリアレイのアクセス線にバイアスを印加することであって前記アクセス線に前記バイアスを印加したことに少なくとも部分的に基づいて、診断荷電状態が前記メモリセルに書き込まれる、印加することと、
前記アクセス線に前記バイアスを印加したことに少なくとも部分的に基づいて前記アクセス線の電気特性を評価することと、
前記電気特性を評価したことに少なくとも部分的に基づいて前記メモリアレイの電荷漏れ条件を判定することとを行うように構成された漏れ検出コンポーネントと、
前記漏れ検出コンポーネントに結合され、前記判定された電荷漏れ条件に少なくとも部分的に基づいて装置の回復動作を開始するように構成されたメモリ管理コンポーネントと
を備える装置。

【請求項18】

前記漏れ検出コンポーネントが、
前記アクセス線から前記バイアスを除去し、
前記アクセス線から前記バイアスを除去した後に前記アクセス線の前記電気特性を評価するように構成されている、請求項１７に記載の装置。

【請求項19】

前記アクセス線の前記電気特性を評価するために、前記漏れ検出コンポーネントが、
前記アクセス線に関連付けられた電荷漏れを積分するように構成されている、請求項１７に記載の装置。

【請求項20】

前記アクセス線の前記電気特性を評価するために、前記漏れ検出コンポーネントが、
前記アクセス線の電圧を電圧閾値と比較するように構成されている、請求項１７に記載の装置。

【請求項21】

前記漏れ検出コンポーネントが、前記メモリセルによって記憶されている論理状態を検出するように構成された感知増幅器を備え、前記感知増幅器が、前記アクセス線の前記電圧を前記電圧閾値と比較するようにさらに構成されている、請求項２０に記載の装置。

【請求項22】

前記アクセス線の前記電気特性を評価するために、前記感知増幅器が、前記メモリセルによって記憶されている前記論理状態を検出するための第２の基準電圧とは異なる第１の基準電圧と、前記アクセス線の前記電圧を比較するように構成されている、請求項２１に記載の装置。

【請求項23】

前記メモリ管理コンポーネントが、前記判定された電荷の漏れ条件に少なくとも部分的に基づいて、前記アクセス線を含む前記メモリアレイのアドレスに対する障害指示を記憶するように構成されている、請求項１７に記載の装置。

【請求項24】

前記メモリ管理コンポーネントが、前記判定された電荷の漏れ条件に少なくとも部分的に基づいて、前記アクセス線を含む前記メモリアレイのアドレスを前記メモリアレイの異なるアドレスに再マッピングするように構成されている、請求項１７に記載の装置。

【請求項25】

前記メモリ管理コンポーネントが、前記判定された電荷の漏れ条件に少なくとも部分的に基づいて、前記メモリアレイと通信するホストデバイスに、前記アクセス線を含む前記メモリアレイのアドレスに対する障害条件を示すように構成されている、請求項１７に記載の装置。

【請求項26】

メモリアレイと、
前記メモリアレイに結合されたメモリコントローラとを備える装置であって、前記メモリコントローラが、
前記メモリアレイに対する漏れ検出評価を実行することであって、前記漏れ検出評価を実行するために、前記メモリコントローラが、
メモリセルに結合された、前記メモリアレイのアクセス線にバイアスを印加することであって、前記アクセス線に前記バイアスを印加したことに少なくとも部分的に基づいて、診断荷電状態が前記メモリセルに書き込まれる、印加することと、
前記アクセス線に前記バイアスを印加したことに少なくとも部分的に基づいて前記アクセス線の電気特性を評価することであって、前記電気特性は前記メモリアレイの漏れ条件を示す、評価することと
を、前記装置に実行させるように動作可能である、実行することと、
前記メモリアレイの前記漏れ条件に少なくとも部分的に基づいて、回復動作を開始することとを行うように構成されている、
装置。

【発明の詳細な説明】

【技術分野】

【0001】

［関連出願へのクロスリファレンス］
本特許出願は、その各々が本出願の譲受人に譲渡され、その各々の全体が参照により本明細書に明示的に組み込まれている、２０２０年３月２６日に出願されたＶｉｓｃｏｎｔｉらによる「ＣＨＡＲＧＥ ＬＥＡＫＡＧＥ ＤＥＴＥＣＴＩＯＮ ＦＯＲ ＭＥＭＯＲＹ ＳＹＳＴＥＭ ＲＥＬＩＡＢＩＬＩＴＹ」という名称の米国特許出願１６／８３１，５２４に対する優先権を主張する２０２１年３月１８日に出願されたＶｉｓｃｏｎｔｉらによる「ＣＨＡＲＧＥ ＬＥＡＫＡＧＥ ＤＥＴＥＣＴＩＯＮ ＦＯＲ ＭＥＭＯＲＹ ＳＹＳＴＥＭ ＲＥＬＩＡＢＩＬＩＴＹ，」という名称の国際特許出願ＰＣＴ／ＵＳ２０２１／０２２８９５の国内段階出願である。

【0002】

以下は、一般に、１つまたは複数のメモリシステムに関し、より詳細には、メモリシステムの信頼性のための電荷の漏れ検出に関する。

【背景技術】

【0003】

メモリデバイスは、コンピュータ、無線通信デバイス、カメラ、デジタルディスプレイなど、様々な電子デバイス内に情報を記憶するために広く使用されている。情報は、メモリデバイス内のメモリセルを様々な状態にプログラムすることによって記憶される。たとえば２進メモリセルは、利用可能にされる２つの状態のうちの１つにプログラムすることができ、これらの状態は、論理１または論理０によって表されることが多い。いくつかの例では、単一のメモリセルが３つ以上の状態を利用可能にすることができ、それらの状態のうちのいずれか１つを記憶することができる。記憶された情報にアクセスするには、デバイスのコンポーネントが、メモリデバイス内の少なくとも１つの記憶状態を読み出しまたは感知することができる。情報を記憶するには、デバイスのコンポーネントが、その状態をメモリデバイス内に書き込みまたはプログラムすることができる。

【0004】

様々なタイプのメモリデバイスが存在し、それには、磁気ハードディスク、ランダムアクセスメモリ（ＲＡＭ）、読出し専用メモリ（ＲＯＭ）、ダイナミックＲＡＭ（ＤＲＡＭ）、同期ダイナミックＲＡＭ（ＳＤＲＡＭ）、強誘電ＲＡＭ（ＦｅＲＡＭ）、磁気ＲＡＭ（ＭＲＡＭ）、抵抗ＲＡＭ（ＲＲＡＭ）、フラッシュメモリ、相変化メモリ（ＰＣＭ）などが含まれる。メモリデバイスは、揮発性であっても不揮発性であってもよい。不揮発性メモリ、たとえばＦｅＲＡＭは、外部電源のない場合でも、記憶された論理状態を長期間にわたって維持することができる。揮発性メモリデバイス、たとえばＤＲＡＭは、外部電源から取り外されると、記憶状態を失うことがある。ＦｅＲＡＭは、揮発性メモリに類似した密度を実現することが可能であるが、強誘電キャパシタを記憶デバイスとして使用することにより、不揮発性のプロパティを有することができる。

【図面の簡単な説明】

【0005】

【図1】本明細書に開示する例によるメモリシステムの信頼性のための電荷の漏れ検出を支援するシステムの一例を示す図である。

【図2】本明細書に開示する例によるメモリシステムの信頼性のための電荷の漏れ検出を支援するメモリダイの一例を示す図である。

【図3A】本明細書に開示する様々な例によるヒステリシスグラフによって強誘電メモリセルの非線形の電気プロパティの例を示す図である。

【図3B】本明細書に開示する様々な例によるヒステリシスグラフによって強誘電メモリセルの非線形の電気プロパティの例を示す図である。

【図4】本明細書に開示する例によるメモリシステムの信頼性のための電荷の漏れ検出を支援する回路の一例を示す図である。

【図5】本明細書に開示する例によるメモリシステムの信頼性のための電荷の漏れ検出を支援する例示的なアクセス手順の動作を示すタイミング図である。

【図6】本開示の態様によるメモリシステムの信頼性のための電荷の漏れ検出を支援するメモリデバイスのブロック図である。

【図7】本明細書に開示する例によるメモリシステムの信頼性のための電荷の漏れ検出を支援する１つまたは複数の方法を示す流れ図である。

【発明を実施するための形態】

【0006】

本明細書に開示する例によるメモリシステムは、メモリデバイスと、メモリデバイスに結合されたホストデバイスとを含むことができる。そのようなシステム内のメモリデバイスの信頼性は、メモリデバイスにおける障害の統計的確率に基づくことができ、そのような障害を、時間あたりの障害回数（ＦＩＴ）などと呼ぶことがある。車両安全システム、自律車両システム、高度運転支援システム（ＡＤＡＳ）、または他の安全性が重要なシステムなど、いくつかの応用例は、特に高い信頼性要件を有することがあり、またはそうでない場合も、特に低い障害確率を必要とすることがある。

【0007】

いくつかのメモリシステムでは、障害が識別、検出、または他の形で対処されたとき、信頼性を改善することができる。たとえば、メモリデバイスが所与の継続時間内に百回の障害を経験したが（たとえば、ＦＩＴ１００）、エラーのすべてが動作障害なく対処された場合（たとえば、すべてのエラーがエラー補正アルゴリズムによって対処された場合）、このメモリデバイスは、０（ゼロ）ＦＩＴ（たとえば、０の「安全ＦＩＴ」）、または他の尺度の比較的高い信頼性（たとえば、０パーツパーミリオン（ＰＰＭ））に関連付けることができる。言い換えれば、障害に関連付けられた不確定性を低減させる技法を利用し、またはそのような障害もしくは信頼性の問題の前兆を識別し、したがってそれに対して予防的手法を取るメモリデバイスは、そのような技法を利用しないメモリデバイスに比べて好ましい信頼性を有することができる。

【0008】

いくつかのメモリデバイスでは、動作障害または信頼性の低減に電荷の漏れを関連付けることができる。たとえば、電荷の漏れは、メモリセルへのアクセス（たとえば、メモリセルの読出し）に関連付けられた信号に重なることがあり、それにより読出しマージンの低減または除去を引き起こすことがある（たとえば、様々なメモリセルに記憶された論理状態を区別する読出し動作の能力を損なうことがある）。いくつかの状況では、電荷の漏れにより、メモリデバイスは、メモリセルを読み出すとき、異なる論理状態がメモリセルに書き込まれている場合でも、１つの論理状態を検出することがあり（たとえば、事前にメモリセルに論理１が書き込まれている場合でも、メモリセル上の読出し動作中に論理０を検出する）、このことは記憶された情報の損失または破損に関連付けることができる。メモリデバイスまたはホストデバイスのエラー補正コード（ＥＣＣ）など、メモリシステムのエラー対処動作によって、いくつかのエラーに対処することはできるが、そのような技法は、その根底にある信頼性の問題がエラー対処能力を超過するかまたは他の動作上の問題を引き起こすまで、そのような問題への洞察を提供することはできない。

【0009】

本明細書に開示する例によれば、メモリシステムは、メモリデバイス内の電荷の漏れの前兆を識別し、そのように識別された前兆に基づいて予防措置を取るように構成されたメモリ管理技法を用いることができる。たとえば、メモリシステムは、メモリアレイに対して漏れ検出評価を実行するように構成することができ、漏れ検出評価は、メモリアレイの漏れ条件が動作信頼性に影響することがあるかどうかを識別するための様々なバイアスおよび評価動作を含むことができる。そのような評価に基づいて、メモリデバイス、またはメモリデバイスと通信するホストデバイスは、電荷の漏れに関連付けられたメモリアレイの進行中の動作に起因することのあるメモリデバイスまたはホストデバイスの動作障害を回避するために、様々な予防策を取ることができる。したがって、いくつかの例では、電荷の漏れ評価のための記載する技法は、メモリデバイスまたはメモリシステム全体の信頼性を改善することができる。

【0010】

本開示の特徴について、図１～図２を参照して説明するように、メモリシステムおよびダイの文脈で最初に説明する。本開示の特徴について、図３～図５を参照して説明するように、メモリセルの特性ならびに関連する回路およびアクセス動作の文脈で説明する。本開示のこれらおよび他の特徴は、図６および図７を参照して説明するように、メモリシステムの信頼性のための電荷の漏れ検出に関する装置図および流れ図によってさらに示し、これらの図を参照して説明する。

【0011】

図１は、本明細書に開示する例によるメモリシステムの信頼性のための電荷の漏れ検出を支援するシステム１００の一例を示す図である。システム１００は、ホストデバイス１０５と、メモリデバイス１１０と、ホストデバイス１０５をメモリデバイス１１０に結合する複数のチャネル１１５とを含むことができる。システム１００は、１つまたは複数のメモリデバイス１１０を含むことができるが、１つまたは複数のメモリデバイス１１０の態様について、単一のメモリデバイス（たとえば、メモリデバイス１１０）の文脈で説明することがある。

【0012】

システム１００は、コンピューティングデバイス、移動コンピューティングデバイス、無線デバイス、グラフィックス処理デバイス、車両、または他のシステムなど、電子デバイスの部分を含むことができる。たとえば、システム１００は、コンピュータ、ラップトップコンピュータ、タブレットコンピュータ、スマートフォン、セルラー電話、ウェアラブルデバイス、インターネット接続デバイス、車両コントローラなどの態様を示すことができる。メモリデバイス１１０は、システム１００の１つまたは複数の他のコンポーネントに対するデータを記憶するように動作可能なシステムのコンポーネントとすることができる。

【0013】

システム１００の少なくともいくつかの部分は、ホストデバイス１０５の例とすることができる。ホストデバイス１０５は、例の中でも特に、コンピューティングデバイス、移動コンピューティングデバイス、無線デバイス、グラフィックス処理デバイス、コンピュータ、ラップトップコンピュータ、タブレットコンピュータ、スマートフォン、セルラー電話、ウェアラブルデバイス、インターネット接続デバイス、車両コントローラ、または何らかの他の定置型もしくは携帯型の電子デバイス内などでプロセスを実行するために、メモリを使用するデバイス内のプロセッサまたは他の回路の一例とすることができる。いくつかの例では、ホストデバイス１０５は、外部メモリコントローラ１２０の機能を実施するハードウェア、ファームウェア、ソフトウェア、またはこれらの組合せを指すことができる。いくつかの例では、外部メモリコントローラ１２０をホストまたはホストデバイス１０５と呼ぶことがある。

【0014】

メモリデバイス１１０は、システム１００によって使用または参照することができる物理メモリアドレス／空間を提供するように動作可能な独立したデバイスまたはコンポーネントとすることができる。いくつかの例では、メモリデバイス１１０は、１つまたは複数の異なるタイプのホストデバイスとともに機能するように構成可能とすることができる。ホストデバイス１０５とメモリデバイス１１０との間の信号伝達は、信号を変調するための変調スキーム、信号を通信するための様々なピン構成、ホストデバイス１０５およびメモリデバイス１１０の物理的なパッケージの様々なフォームファクタ、ホストデバイス１０５とメモリデバイス１１０との間のクロック信号伝達および同期、タイミング規定、または他の要因のうちの１つまたは複数を支援するように動作可能とすることができる。

【0015】

メモリデバイス１１０は、ホストデバイス１０５のコンポーネントのためのデータを記憶するように動作可能とすることができる。いくつかの例では、メモリデバイス１１０は、ホストデバイス１０５に対してスレーブタイプのデバイスとして作用することができる（たとえば、外部メモリコントローラ１２０を介してホストデバイス１０５によって提供されるコマンドに応答し、それらのコマンドを実行する）。そのようなコマンドは、書込み動作のための書込みコマンド、読出し動作のための読出しコマンド、リフレッシュ動作のためのリフレッシュコマンド、または他のコマンドのうちの１つまたは複数を含むことができる。

【0016】

ホストデバイス１０５は、外部メモリコントローラ１２０、プロセッサ１２５、基本入出力システム（ＢＩＯＳ）コンポーネント１３０、あるいは１つまたは複数の周辺コンポーネントまたは１つまたは複数の入出力コントローラなど、他のコンポーネントのうちの１つまたは複数を含むことができる。ホストデバイスのコンポーネントは、バス１３５を使用して互いに結合することができる。

【0017】

プロセッサ１２５は、システム１００の少なくともいくつかの部分またはホストデバイス１０５の少なくともいくつかの部分に対する制御または他の機能を提供するように動作可能とすることができる。プロセッサ１２５は、汎用プロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）もしくは他のプログラマブル論理デバイス、離散ゲートもしくはトランジスタ論理、離散ハードウェアコンポーネント、またはこれらのコンポーネントの組合せとすることができる。そのような例では、プロセッサ１２５は、例の中でも特に、中央処理装置（ＣＰＵ）、グラフィックス処理ユニット（ＧＰＵ）、汎用ＧＰＵ（ＧＰＧＰＵ）、またはシステムオンチップ（ＳｏＣ）の一例とすることができる。いくつかの例では、外部メモリコントローラ１２０は、プロセッサ１２５によって実施することができ、またはプロセッサ１２５の一部とすることができる。

【0018】

ＢＩＯＳコンポーネント１３０は、システム１００またはホストデバイス１０５の様々なハードウェアコンポーネントを初期化および実行することができるファームウェアとして動作するＢＩＯＳを含むソフトウェアコンポーネントとすることができる。ＢＩＯＳコンポーネント１３０はまた、プロセッサ１２５とシステム１００またはホストデバイス１０５の様々なコンポーネントとの間のデータフローを管理することができる。ＢＩＯＳコンポーネント１３０は、読出し専用メモリ（ＲＯＭ）、フラッシュメモリ、または他の不揮発性メモリのうちの１つまたは複数に記憶されたプログラムまたはソフトウェアを含むことができる。

【0019】

メモリデバイス１１０は、データ記憶のための所望の容量または指定の容量を利用可能にするために、デバイスメモリコントローラ１５５および１つまたは複数のメモリダイ１６０（たとえば、メモリチップ）を含むことができる。各メモリダイ１６０は、ローカルメモリコントローラ１６５（たとえば、ローカルメモリコントローラ１６５－ａ、ローカルメモリコントローラ１６５－ｂ、ローカルメモリコントローラ１６５－Ｎ）と、メモリアレイ１７０（たとえば、メモリアレイ１７０－ａ、メモリアレイ１７０－ｂ、メモリアレイ１７０－Ｎ）とを含むことができる。メモリアレイ１７０は、メモリセルの集合（たとえば、１つまたは複数の格子、１つまたは複数のバンク、１つまたは複数のタイル、１つまたは複数のセクション）とすることができ、各メモリセルは、少なくとも１ビットのデータを記憶するように動作可能である。２つ以上のメモリダイを含むメモリデバイス１１０を、マルチダイメモリもしくはマルチダイパッケージまたはマルチチップメモリもしくはマルチチップパッケージと呼ぶことがある。

【0020】

デバイスメモリコントローラ１５５は、メモリデバイス１１０の動作を制御するように動作可能な回路、論理、またはコンポーネントを含むことができる。デバイスメモリコントローラ１５５は、メモリデバイス１１０が様々な動作を実行することを有効にするハードウェア、ファームウェア、または命令を含むことができ、メモリデバイス１１０のコンポーネントに関係するコマンド、データ、または制御情報を受信、伝送、または実行するように動作可能とすることができる。デバイスメモリコントローラ１５５は、外部メモリコントローラ１２０、１つまたは複数のメモリダイ１６０、またはプロセッサ１２５のうちの１つまたは複数と通信するように動作可能とすることができる。いくつかの例では、デバイスメモリコントローラ１５５は、メモリダイ１６０のローカルメモリコントローラ１６５とともに、本明細書に記載するメモリデバイス１１０の動作を制御することができる。

【0021】

いくつかの例では、メモリデバイス１１０は、ホストデバイス１０５からデータもしくはコマンドまたはその両方を受信することができる。たとえば、メモリデバイス１１０は、メモリデバイス１１０がホストデバイス１０５のためのデータを記憶するべきであることを示す書込みコマンド、またはメモリデバイス１１０がメモリダイ１６０内に記憶されたデータをホストデバイス１０５へ提供するべきであることを示す読出しコマンドを受信することができる。

【0022】

ローカルメモリコントローラ１６５（たとえば、メモリダイ１６０のローカル）は、メモリダイ１６０の動作を制御するように動作可能とすることができる。いくつかの例では、ローカルメモリコントローラ１６５は、デバイスメモリコントローラ１５５と通信する（たとえば、データもしくはコマンドまたはその両方を受信または伝送する）ように動作可能とすることができる。いくつかの例では、メモリデバイス１１０は、デバイスメモリコントローラ１５５を含まないことがあり、ローカルメモリコントローラ１６５または外部メモリコントローラ１２０が、本明細書に記載する様々な機能を実行することができる。したがって、ローカルメモリコントローラ１６５は、デバイスメモリコントローラ１５５と通信するように、他のローカルメモリコントローラ１６５と通信するように、あるいは外部メモリコントローラ１２０もしくはプロセッサ１２５またはこれらの組合せと直接通信するように動作可能とすることができる。デバイスメモリコントローラ１５５もしくはローカルメモリコントローラ１６５またはその両方に含むことができるコンポーネントの例は、信号を（たとえば、外部メモリコントローラ１２０から）受信するためのレシーバ、信号を（たとえば、外部メモリコントローラ１２０へ）伝送するためのトランスミッタ、受信した信号を復号または復調するためのデコーダ、伝送すべき信号を符号化または変調するためのエンコーダ、あるいはデバイスメモリコントローラ１５５もしくはローカルメモリコントローラ１６５またはその両方の、記載の動作を支援するように動作可能な様々な他の回路またはコントローラを含むことができる。

【0023】

外部メモリコントローラ１２０は、システム１００またはホストデバイス１０５のコンポーネント（たとえば、プロセッサ１２５）とメモリデバイス１１０との間の情報、データ、またはコマンドのうちの１つまたは複数の通信を有効にするように動作可能とすることができる。外部メモリコントローラ１２０は、ホストデバイス１０５のコンポーネントとメモリデバイス１１０のコンポーネントとの間で交換される通信を変換または翻訳することができる。いくつかの例では、外部メモリコントローラ１２０またはシステム１００もしくはホストデバイス１０５の他のコンポーネント、あるいは本明細書に記載するその機能は、プロセッサ１２５によって実施することができる。たとえば、外部メモリコントローラ１２０は、システム１００またはホストデバイス１０５のプロセッサ１２５または他のコンポーネントによって実施されるハードウェア、ファームウェア、もしくはソフトウェア、またはこれらのいくつかの組合せとすることができる。外部メモリコントローラ１２０は、メモリデバイス１１０の外部にあるものとして描かれているが、いくつかの例では、外部メモリコントローラ１２０または本明細書に記載するその機能は、メモリデバイス１１０の１つまたは複数のコンポーネント（たとえば、デバイスメモリコントローラ１５５、ローカルメモリコントローラ１６５）によって実施することができ、または逆も同様である。

【0024】

ホストデバイス１０５のコンポーネントは、１つまたは複数のチャネル１１５を使用してメモリデバイス１１０と情報を交換することができる。チャネル１１５は、外部メモリコントローラ１２０とメモリデバイス１１０との間の通信を支援するように動作可能とすることができる。各チャネル１１５は、ホストデバイス１０５とメモリデバイスとの間で情報を伝達する伝送媒体の例とすることができる。各チャネル１１５は、システム１００のコンポーネントに関連付けられた端子間に１つまたは複数の信号経路または伝送媒体（たとえば、導体）を含むことができる。信号経路は、信号を伝達するように動作可能な導電経路の一例とすることができる。たとえば、チャネル１１５は、ホストデバイス１０５の１つまたは複数のピンまたはパッドと、メモリデバイス１１０の１つまたは複数のピンまたはパッドとを含む第１の端子を含むことができる。ピンは、システム１００のデバイスの導電入力または出力点の一例とすることができ、ピンは、チャネルの一部として作用するように動作可能とすることができる。

【0025】

チャネル１１５（ならびに関連付けられた信号経路および端子）は、１つまたは複数のタイプの情報を通信するのに専用のものとすることができる。たとえば、チャネル１１５は、１つまたは複数のコマンドおよびアドレス（ＣＡ）チャネル１８６、１つまたは複数のクロック信号（ＣＫ）チャネル１８８、１つまたは複数のデータ（ＤＱ）チャネル１９０、１つまたは複数の他のチャネル１９２、またはこれらの組合せを含むことができる。いくつかの例では、シングルデータレート（ＳＤＲ）の信号伝達またはダブルデータレート（ＤＤＲ）の信号伝達を使用して、チャネル１１５を介して信号伝達を通信することができる。ＳＤＲの信号伝達では、各クロックサイクル（たとえば、クロック信号の立上りまたは立下りエッジ）に対して、信号の１つの変調記号（たとえば、信号レベル）を登録することができる。ＤＤＲの信号伝達では、各クロックサイクル（たとえば、クロック信号の立上りエッジおよび立下りエッジの両方）に対して、信号の２つの変調記号（たとえば、信号レベル）を登録することができる。

【0026】

いくつかの例では、メモリデバイス１１０内の電荷の漏れを、システム１００の動作障害または信頼性の低減に関連付けることができる。たとえば、電荷の漏れは、メモリセル（たとえば、メモリアレイ１７０の）へのアクセスに関連付けられた信号に重なることがあり、これを、記憶された情報の損失または破損に関連付けることができる。本明細書に開示する例によれば、システム１００は、メモリデバイス１１０内の電荷の漏れを、起こりうる信頼性の問題に対する前兆として評価する（たとえば、障害または過度の量の障害が発生する前にそのような問題に事前予防的に対処する）ように構成された様々なメモリ管理技法を用いることができ、これには、本明細書に記載するものを含めて、バイアス、電荷集積、および信号比較のための様々な技法を含むことができる。そのような識別された前兆に基づいて、メモリデバイス１１０もしくはホストデバイス１０５またはその両方は、障害の可能性を防止もしくは低減し、障害の影響を緩和し、または他の形でメモリデバイス１１０またはシステム１００全体の信頼性を改善するために、様々な予防措置を取ることができる。

【0027】

電荷の漏れ条件の評価を実行することは、メモリデバイス１１０、ホストデバイス１０５、またはその両方による開始を含む様々な技法に従って開始またはトリガすることができる。いくつかの例では、記載の電荷の漏れ評価は、アクセス動作の一部として実行することができ、またはアクセス動作の修正された態様を組み込むことができる（たとえば、修正された読出し動作、修正された活性化（ＡＣＴ）動作、修正されたプリチャージ（ＰＲＥ）動作、修正されたＡＣＴ－ＰＲＥ動作を含むことができ、またはこれらの動作に含むことができる）。いくつかの例では、そのような技法は、他のアクセス動作で使用されるものと同じもしくは異なる（たとえば、より小さい、より大きい）バイアスレベルを利用することができ、または他のアクセス動作と比較して異なる遅延もしくは非同期タイミング（たとえば、１回のクロックサイクルまたは１組のクロックサイクルに対する）に依拠するアクセス動作に追加される動作を含むことができる。いくつかの例では、電荷の漏れ評価は、ウェアレベリング動作または他のメモリ管理技法への電荷の漏れ評価の一体化など、他の動作に一体化することができる。

【0028】

いくつかの例では、記載の電荷の漏れ評価を周期的に実行することができ、たとえばアクセス動作の周期的な継続時間または量に関連付けられた周期的な間隔に従って実行することができる。いくつかの例では、記載の電荷の漏れ評価は、イベント駆動にすることができ、たとえば、ホストデバイス１０５もしくはメモリデバイスの電源投入もしくは開始時に、ビルトインセルフテスト（ＢＩＳＴ）（たとえば、メモリデバイス１１０またはその内部の）に従って、メモリデバイス１１０もしくはホストデバイス１０５の診断モードに従って、またはメモリデバイス１１０もしくはホストデバイス１０５が、活動が何らかの閾値を下回るアイドルモードもしくは他のモードにあることに基づいて、実行することができる。いくつかの例では、記載の電荷の漏れ評価は、ホストデバイス１０５によって開始することができ、ホストデバイス１０５は、要求された電荷の漏れ評価を実行するために、１つまたは複数のメモリデバイス１１０へコマンドを送信することができる。

【0029】

システム１００は、メモリデバイス１１０（たとえば、メモリアレイ１７０）の識別された電荷の漏れに応答して、様々な予防措置のために構成することができる。いくつかの例では、メモリデバイス１１０またはホストデバイス１０５は、様々な自己修理動作（たとえば、メモリデバイス１１０で実行される内部修復、ホストデバイス１０５で実行される外部修復）を実行するように構成することができ、そのような自己修理動作は、１つのメモリデバイス１１０における動的な冗長性、または２つ以上のメモリデバイス１１０にまたがる動的な冗長性を利用することができる。いくつかの例では、閾値以上の電荷の漏れに関連付けられたメモリアドレスを識別したとき、メモリデバイス１１０は、異なるアドレスへ情報を移動もしくは再マッピングすることができ、または他の形でそのようなアドレスを回収することができ、これには、同じメモリアレイ１７０の異なる部分への再マッピングまたは同じメモリデバイス１１０の異なるメモリアレイ１７０への再マッピングを含むことができる。いくつかの例では、そのような技法は、設置前（たとえば、ホストデバイス１０５との結合前）に、製造認証または構成動作の一部として実行することができる。いくつかの例では、そのような技法は、メモリデバイスの最初の設置または電源投入時に、パッケージ後修理の一部として実行することができる。いくつかの例では、そのような動作は、メモリデバイス１１０の動作の様々な点で動的に実行することができる。

【0030】

いくつかの例では、ホストデバイス１０５は、異なるアドレスへ情報を再マッピングすることができ、または他の形でそのようなアドレスを回収することができ、これには、同じメモリアレイ１７０の異なる部分への再マッピング、同じメモリデバイス１１０の異なるメモリアレイ１７０への再マッピング、または異なるメモリデバイス１１０への再マッピングを含むことができる。いくつかの例では、メモリデバイス１１０またはホストデバイス１０５は、障害指示を記憶することができ、障害指示は、メモリアレイ１７０のアドレス、または閾値を満たすもしくは超過する電荷の漏れに関連付けられた一般的な条件を含むことができる。いくつかの例では、メモリデバイス１１０は、検出された電荷の漏れの指示をホストデバイス１０５へ伝送することができ、このことは、ホストデバイス１０５による再マッピング、ホストデバイス１０５による診断モード、情報伝達モード、もしくは安全モードの開始、または関連付けられたメモリアレイ１７０もしくはメモリデバイス１１０を交換するべきであるという指示をホストデバイス１０５がユーザに提供することを支援することができる。

【0031】

図２は、本明細書に開示する例によるメモリシステムの信頼性のための電荷の漏れ検出を支援するメモリダイ２００の一例を示す図である。メモリダイ２００は、図１を参照して説明したメモリダイ１６０の一例とすることができる。いくつかの例では、メモリダイ２００を、メモリチップ、メモリデバイス、または電子メモリ装置と呼ぶことがある。メモリダイ２００は、１つまたは複数のメモリセル２０５を含むことができ、メモリセル２０５は各々、異なる論理状態（たとえば、１組の２つ以上の可能な状態のうちの１つにプログラムされる）を記憶するようにプログラム可能とすることができる。たとえば、メモリセル２０５は、１度に１ビットの情報（たとえば、論理０または論理１）を記憶するように動作可能とすることができる。いくつかの例では、メモリセル２０５（たとえば、マルチレベルメモリセル）は、１度に２ビット以上の情報（たとえば、論理００、論理０１、論理１０、論理１１）を記憶するように動作可能とすることができる。いくつかの例では、メモリセル２０５は、図１を参照して説明したメモリアレイ１７０などのアレイで配列することができる。様々な例では、メモリセル２０５は、容量記憶要素、強誘電記憶要素、材料メモリ要素、抵抗メモリ要素、閾値メモリ要素、相変化メモリ要素、または他のタイプの記憶要素を含むことができる。

【0032】

いくつかの例では、メモリセル２０５は、キャパシタ（たとえば、キャパシタ２４０）におけるプログラム可能な状態を表す状態（たとえば、分極状態、誘電体電荷）を記憶することができる。ＦｅＲＡＭアーキテクチャでは、メモリセル２０５は、プログラム可能な状態を表す電荷および／または分極を記憶するために強誘電材料を含むキャパシタ２４０を含むことができる。いくつかの例では、メモリセル２０５は、論理記憶コンポーネント（たとえば、キャパシタ２４０）およびスイッチングコンポーネント２４５を含むことができる。キャパシタ２４０の第１のノードは、スイッチングコンポーネント２４５に結合することができ、キャパシタ２４０の第２のノードは、プレート線２２０に結合することができる。スイッチングコンポーネント２４５は、２つのコンポーネント間の電子通信を選択的に確立または確立解除するトランジスタまたは任意の他のタイプのスイッチデバイスの一例とすることができる。

【0033】

いくつかの例では、メモリセル２０５は、構成可能材料を含むことができ、または他の形で構成可能材料に関連付けることができ、構成可能材料は、材料メモリ要素、材料記憶要素、材料部分などと呼ぶことがある。構成可能材料は、異なる論理状態を表す（たとえば、それに対応する）１つまたは複数の可変の構成可能な特性またはプロパティ（たとえば、材料状態）を有することができる。たとえば、構成可能材料は、異なる形態、異なる原子構成、異なる結晶化度、異なる原子分布をとることができ、または他の形である論理状態もしくは別の論理状態を表すために利用することができる異なる特性を維持することができる。いくつかの例では、そのような特性は、構成可能材料によって書込みまたは記憶された論理状態を識別するように、読出し動作中に検出可能または区別可能な異なる電気抵抗、異なる閾値電圧、または他のプロパティに関連付けることができる。

【0034】

場合により、メモリセル２０５の構成可能材料は、閾値電圧に関連付けることができる。たとえば、閾値電圧より大きい電圧がメモリセル２０５に印加されたとき、電流は構成可能材料を通って流れることができ、閾値電圧より小さい電圧がメモリセル２０５に印加されたとき、電流は構成可能材料を通って流れず、または何らかのレベル（たとえば、漏れ量による）を下回る量で構成可能材料を通って流れることができる。したがって、メモリセル２０５の構成可能材料部分にある論理状態が書き込まれたか、それとも別の論理状態が書き込まれたかに応じて、メモリセル２０５に印加される電圧は、異なる電流の流れもしくは異なる知覚抵抗、または抵抗の変化（たとえば、閾値またはスイッチングイベント）をもたらすことができる。それに応じて、メモリセル２０５に読出し電圧を印加したことに起因する電流に関連付けられた電流の大きさまたは他の特性（たとえば、閾値挙動、抵抗破壊挙動、スナップバック挙動）を使用して、メモリセル２０５によって書込みまたは記憶される論理状態を判定することができる。

【0035】

メモリダイ２００は、格子状のパターンなどのパターンで配列されたアクセス線（たとえば、ワード線２１０、デジット線２１５、プレート線２２０）を含むことができる。アクセス線は、メモリセル２０５に結合された導電線とすることができ、メモリセル２０５上でアクセス動作を実行するために使用することができる。いくつかの例では、ワード線２１０を行線と呼ぶことがある。いくつかの例では、デジット線２１５を列線またはビット線と呼ぶことがある。アクセス線、行線、列線、ワード線、デジット線、ビット線、もしくはプレート線、またはそれらの類似語への言及は、理解または動作の損失なく交換可能である。メモリセル２０５は、ワード線２１０、デジット線２１５、および／またはプレート線２２０の交点に位置決めすることができる。

【0036】

読出しおよび書込みなどの動作は、ワード線２１０、デジット線２１５、および／またはプレート線２２０などのアクセス線を活性化または選択することによって、メモリセル２０５上で実行することができる。ワード線２１０、デジット線２１５、およびプレート線２２０をバイアスすること（たとえば、ワード線２１０、デジット線２１５、またはプレート線２２０に電圧を印加すること）によって、これらの交点で単一のメモリセル２０５にアクセスすることができる。ワード線２１０、デジット線２１５、またはプレート線２２０を活性化または選択することは、それぞれの線に電圧を印加することを含むことができる。

【0037】

メモリセル２０５にアクセスすることは、行デコーダ２２５、列デコーダ２３０、およびプレートドライバ２３５によって制御することができる。たとえば、行デコーダ２２５は、ローカルメモリコントローラ２６５から行アドレスを受信し、受信した行アドレスに基づいてワード線２１０を活性化することができる。列デコーダ２３０は、ローカルメモリコントローラ２６５から列アドレスを受信し、受信した列アドレスに基づいてデジット線２１５を活性化する。プレートドライバ２３５は、ローカルメモリコントローラ２６５からプレートアドレスを受信し、受信したプレートアドレスに基づいてプレート線２２０を活性化することができる。

【0038】

いくつかの例では、メモリセル２０５を選択または選択解除することは、スイッチングコンポーネント２４５を活性化または不活性化することによって実現することができる。キャパシタ２４０または他の記憶要素は、スイッチングコンポーネント２４５を使用して、デジット線２１５と電子的に通信することができる。たとえば、スイッチングコンポーネント２４５が不活性化されているとき、キャパシタ２４０をデジット線２１５から分離することができ、スイッチングコンポーネント２４５が活性化されているとき、キャパシタ２４０をデジット線２１５に結合することができる。

【0039】

ワード線２１０は、メモリセル２０５上でアクセス動作を実行するために使用されるメモリセル２０５と電子的に通信する導電線とすることができる。いくつかのアーキテクチャでは、ワード線２１０は、メモリセル２０５のスイッチングコンポーネント２４５のゲートと電子的に通信することができ、メモリセルのスイッチングコンポーネント２４５を制御するように動作可能とすることができる。いくつかのアーキテクチャでは、ワード線２１０は、メモリセル２０５のキャパシタまたは他の記憶要素のノードと電子的に通信することができ、メモリセル２０５は、スイッチングコンポーネントを含まないこともある。

【0040】

デジット線２１５は、メモリセル２０５を感知コンポーネント２５０に接続する導電線とすることができる。いくつかのアーキテクチャでは、メモリセル２０５は、アクセス動作のいくつかの部分中にデジット線２１５に選択的に結合することができる。たとえば、ワード線２１０およびメモリセル２０５のスイッチングコンポーネント２４５は、メモリセル２０５のキャパシタ２４０または他の記憶要素とデジット線２１５とを選択的に結合および／または分離するように動作可能とすることができる。いくつかのアーキテクチャでは、メモリセル２０５は、デジット線２１５と電子的に（たとえば、連続的に）通信することができる。

【0041】

プレート線２２０は、メモリセル２０５上でアクセス動作を実行するために使用されるメモリセル２０５と電子的に通信する導電線とすることができる。プレート線２２０は、キャパシタ２４０のノード（たとえば、セル底部）と電子的に通信することができる。プレート線２２０は、メモリセル２０５のアクセス動作中に、デジット線２１５と協働してキャパシタ２４０をバイアスすることができる。

【0042】

感知コンポーネント２５０は、メモリセル２０５に記憶された状態（たとえば、分極状態、荷電状態、材料状態）を検出し、検出した状態に基づいてメモリセル２０５の論理状態を判定するように構成することができる。感知コンポーネント２５０は、メモリセル２０５にアクセスしたことに基づいて、信号を増幅または比較するための１つまたは複数の感知増幅器を含むことができる。感知コンポーネント２５０は、デジット線２１５を介してメモリセル２０５から受信した信号を基準線２５５（たとえば、基準電圧）と比較することができる。メモリセル２０５の検出された論理状態は、感知コンポーネント２５０の出力として（たとえば、入出力コンポーネント２６０へ）提供することができ、この検出された論理状態を、メモリダイ２００を含むメモリデバイス１１０の別のコンポーネントに示すことができる。

【0043】

ローカルメモリコントローラ２６５は、様々なコンポーネント（たとえば、行デコーダ２２５、列デコーダ２３０、プレートドライバ２３５、および感知コンポーネント２５０）によってメモリセル２０５の動作を制御することができる。ローカルメモリコントローラ２６５は、図１を参照して説明したローカルメモリコントローラ１６５の一例とすることができる。いくつかの例では、行デコーダ２２５、列デコーダ２３０、およびプレートドライバ２３５、ならびに感知コンポーネント２５０のうちの１つまたは複数は、ローカルメモリコントローラ２６５と同じ場所に配置することができる。ローカルメモリコントローラ２６５は、１つまたは複数の異なるメモリコントローラ（たとえば、ホストデバイス１０５に関連付けられた外部メモリコントローラ１２０、メモリダイ２００に関連付けられた別のコントローラ）からコマンドまたはデータのうちの１つまたは複数を受信し、そのコマンドまたはデータ（またはその両方）を、メモリダイ２００によって使用することができる情報に翻訳し、メモリダイ２００上で１つまたは複数の動作を実行し、１つまたは複数の動作を実行したことに基づいて、メモリダイ２００からのデータをホストデバイス１０５へ通信するように動作可能とすることができる。ローカルメモリコントローラ２６５は、標的ワード線２１０、標的デジット線２１５、および標的プレート線２２０を活性化するために、行信号および列アドレス信号を生成することができる。ローカルメモリコントローラ２６５はまた、メモリダイ２００の動作中に使用される様々な電圧または電流を生成および制御することができる。概して、本明細書に論じる印加電圧または電流の振幅、形状、または継続時間は変更することができ、メモリダイ２００を動作させることに関して論じる様々な動作に対して異なってよい。

【0044】

ローカルメモリコントローラ２６５は、メモリダイ２００の１つまたは複数のメモリセル２０５上で１つまたは複数のアクセス動作を実行するように動作可能とすることができる。アクセス動作の例には、とりわけ、書込み動作、読出し動作、リフレッシュ動作、プリチャージ動作、または活性化動作を含むことができる。いくつかの例では、アクセス動作は、様々なアクセスコマンド（たとえば、ホストデバイス１０５からの）に応答して、ローカルメモリコントローラ２６５によって実行することができ、または他の形でローカルメモリコントローラ２６５によって調整することができる。ローカルメモリコントローラ２６５は、本明細書に列挙されていない他のアクセス動作、またはメモリセル２０５へのアクセスに直接関係しないメモリダイ２００の動作に関係する他の動作を実行するように動作可能とすることもできる。

【0045】

ローカルメモリコントローラ２６５は、メモリダイ２００の１つまたは複数のメモリセル２０５上で書込み動作（たとえば、プログラム動作）を実行するように動作可能とすることができる。書込み動作中、メモリダイ２００のメモリセル２０５は、所望の論理状態を記憶するようにプログラムすることができる。ローカルメモリコントローラ２６５は、書込み動作を実行するべき標的メモリセル２０５を識別することができる。ローカルメモリコントローラ２６５は、標的メモリセル２０５に結合された標的ワード線２１０、標的デジット線２１５、および標的プレート線２２０を識別することができる。ローカルメモリコントローラ２６５は、標的メモリセル２０５にアクセスするために、標的ワード線２１０、標的デジット線２１５、および標的プレート線２２０を活性化する（たとえば、ワード線２１０、デジット線２１５、またはプレート線２２０に電圧を印加する）ことができる。いくつかの例では、ローカルメモリコントローラ２６５は、書込み動作中に、メモリセル２０５のキャパシタ２４０内に特有の状態（たとえば、電荷）を記憶するために、特有の信号（たとえば、書込みパルス）をデジット線２１５に印加することができる。書込み動作の一部として使用されるパルスは、ある継続時間にわたって１つまたは複数の電圧レベルを含むことができる。

【0046】

ローカルメモリコントローラ２６５は、メモリダイ２００の１つまたは複数のメモリセル２０５上で読出し動作（たとえば、感知動作）を実行するように動作可能とすることができる。読出し動作中、メモリダイ２００のメモリセル２０５内に記憶されている論理状態を判定することができる。ローカルメモリコントローラ２６５は、読出し動作を実行するべき標的メモリセル２０５を識別することができる。ローカルメモリコントローラ２６５は、標的メモリセル２０５に結合された標的ワード線２１０、標的デジット線２１５、および標的プレート線２２０を識別することができる。ローカルメモリコントローラ２６５は、標的メモリセル２０５にアクセスするために、標的ワード線２１０、標的デジット線２１５、および標的プレート線２２０を活性化する（たとえば、ワード線２１０、デジット線２１５、またはプレート線２２０に電圧を印加する）ことができる。標的メモリセル２０５は、アクセス線をバイアスしたことに応答して、感知コンポーネント２５０へ信号を伝達することができる。感知コンポーネント２５０は、信号を増幅することができる。ローカルメモリコントローラ２６５は、感知コンポーネント２５０を活性化（たとえば、感知コンポーネントをラッチ）し、それによってメモリセル２０５から受信した信号を基準線２５５と比較することができる。この比較に基づいて、感知コンポーネント２５０は、メモリセル２０５上に記憶されている論理状態を判定することができる。

【0047】

いくつかの例では、メモリダイ２００内の電荷の漏れは、メモリダイ２００または情報の記憶のためにメモリダイ２００を使用するシステム１００の動作障害または信頼性の低減に関連付けることができる。たとえば、電荷の漏れは、メモリセル２０５に記憶されている論理状態を判定するために感知コンポーネント２５０によって使用される信号に重なることがあり、それにより記憶された情報の損失または破損に関連付けられた読出し動作障害を引き起こすことがある。

【0048】

メモリダイ２００内の電荷の漏れは、メモリダイ２００のあるの部分から別の部分への電荷の流れの様々な例を含むことができる。電荷の漏れの考えられる原因には、製造欠陥、コンポーネント破壊（たとえば、薄膜トランジスタ（ＴＦＴ）の破壊または漏れ）、メモリセル摩耗機構（たとえば、応力によって誘起される漏れ電流（ＳＩＬＣ）、破壊（ＢＤ）電流）、メモリダイ２００の要素の材料組成の変化、または他の原因が含まれる。たとえば、電荷は、スイッチングコンポーネント２４５を介して漏れたり（たとえば、スイッチングコンポーネント２４５が閉鎖または不活性化されることが意図されるとき）、キャパシタ２４０の誘電体材料を介して漏れたり、メモリダイ２００のあるアクセス線から別のアクセス線へ（たとえば、あるデジット線２１５から別のデジット線２１５へ、デジット線２１５からプレート線２２０またはワード線２１０へ）漏れたり、または電荷の漏れが意図されないもしくは他の形でメモリダイ２０の０の動作を損なう他の経路に沿って漏れたりすることがある。様々な例では、電荷の漏れは、メモリセル２０５自体の情報状態、またはメモリセル２０５にアクセスしたことに起因する信号（たとえば、読出し信号）を生成もしくは検出する能力に影響することがあり、これらのいずれかまたは両方が、メモリダイ２００の動作が損なわれることに関連することがある。

【0049】

本明細書に開示する例によれば、メモリダイ２００は、電荷の漏れ（たとえば、電気的に分離されることが意図されたコンポーネント間の電荷の移動）の存在またはレベルを評価するように構成された漏れ検出コンポーネント２７０など、１つまたは複数の漏れ検出コンポーネントを含むことができる。漏れ検出コンポーネント２７０は、閾値を上回るまたは他の形で閾値を満たす（たとえば、メモリダイ２００の通常動作を示すはずの閾値、メモリダイ２００の１つまたは複数の要素の異常動作を示す電荷の漏れの量を上回る）電荷の漏れまたは他の移動など、メモリダイ２００内の電荷の漏れを検出するように構成することができる。漏れ検出コンポーネント２７０は、感知コンポーネント２５０のコンポーネントとして示されているが、漏れ検出コンポーネント２７０は、ローカルメモリコントローラ２６５、行デコーダ２２５、列デコーダ２３０、プレートドライバ２３５、もしくはメモリダイ２００の何らかの他のコンポーネント内に含むことができ、または他の形でこれらの例示的な境界内に位置することができる。

【0050】

いくつかの例では、漏れ検出コンポーネント２７０は、電圧（たとえば、アクセス線、メモリセル２０５）の変化を識別することによって、または基準電圧もしくは閾値と電圧を比較すること（たとえば、漏れ検出コンポーネント２７０の感知増幅器、マルチレベルセル（ＭＬＣ）ラッチ、比較器、または他のコンポーネントを使用する）によって、電荷の漏れを検出するように構成することができる。たとえば、漏れ検出コンポーネント２７０は、メモリダイ２００のデジット線２１５または他のアクセス線の電圧を監視するように構成することができる。いくつかの例では、漏れ検出コンポーネント２７０は、電荷の流れを検出する（たとえば、そのような電荷の流れ、または閾値を上回る電荷の流れが、一般にアクセス動作に伴う電荷移動ではなく漏れを示すはずである仮想または条件下で）ように構成することができる。たとえば、漏れ検出コンポーネント２７０は、メモリダイ２００のデジット線２１５または他のアクセス線に沿って電荷の流れを検出するように構成することができ、これは、感知コンポーネント２５０の一部分を横切る電荷の流れに対応することができる。いくつかの例では、電荷の流れを検出することは、電荷の流れを伝える（たとえば、漏れ検出コンポーネント２７０がアクセス線またはコンポーネントと直列に接続されているとき）ように構成されたシャント抵抗器における電圧を監視することによって支援することができる。様々な例では、漏れ検出コンポーネント２７０は、メモリセルの状態（たとえば、論理状態、荷電状態、材料状態）に依存しない漏れ評価のための基準条件を確立するように構成することができ、これにはメモリセル２０５の診断状態または診断条件を書込みまたは他の形で確立する様々な例を含むことができる。たとえばメモリセル２０５またはメモリダイ２００の他の態様が基準条件に置かれた後、漏れを検出することができる。

【0051】

いくつかの例では、漏れ検出コンポーネント２７０は、アクセス動作（たとえば、メモリセル２０５）中に、または他の形でアクセス動作に少なくとも部分的に基づいて、漏れ検出動作を実行するように構成することができ、これは、メモリセル２０５が選択されている間（たとえば、スイッチングコンポーネント２４５が活性化されている間、関連付けられたワード線２１０が活性化されている間）に、漏れ検出動作を実行することを含むことができる。したがって、漏れ検出コンポーネント２７０は、ローカルメモリコントローラ２６５、ワード線２１０、デジット線２１５、またはプレート線２２０と通信することができ、それにより漏れ検出コンポーネント２７０がアクセス動作の特定の部分中に動作を実行することを支援することができる。いくつかの例では、漏れ検出コンポーネント２７０は、メモリダイ２００またはメモリダイ２００を含むシステムの診断モード中に、または他の形でそのような診断モードに少なくとも部分的に基づいて、漏れ検出動作を実行するように構成することができ、漏れ検出動作は、アクセス動作または他のメモリ管理動作と一体化しても一体化されなくてもよい。

【0052】

漏れ検出コンポーネント２７０は、メモリセル２０５、アクセス線（たとえば、デジット線２１５）、またはメモリダイ２００のアドレスの他の指示を、閾値を満たすまたは超過する電荷の漏れ（たとえば、異常な漏れまたは他の動作異常を示す）に関連付けられていると識別することを支援するための情報を提供することができ、そのような電荷の漏れは、潜在的な信頼性の問題または生産が終了した段階でのメモリ障害の前兆に関連付けることができる。いくつかの例では、漏れ検出コンポーネント２７０またはメモリダイ２００の他の部分（たとえば、ローカルメモリコントローラ２６５）は、漏れが検出されたかどうかの指示、または他の形でそのような検出に関連付けられたアドレスを記憶する記憶要素（たとえば、一時的記憶要素、ラッチ、キャパシタ、記憶要素）を含むことができる。いくつかの例では、記憶された指示は、最近のアクセス動作に対して維持することができ、または他の形で有効とすることができ、別のアクセスが実行されたことに応答してクリアまたはリセットされてもされなくてもよい。

【0053】

本明細書に開示する例によれば、メモリダイ２００を含むメモリシステムは、メモリダイ２００または関連するシステム１００全体の信頼性を改善しようとして様々な予防措置を支援するために、漏れ検出コンポーネント２７０によって提供される情報を利用することができる。いくつかの例では、漏れが検出されたかどうかの指示を、デバイスメモリコントローラ１５５によって受信または要求することができ、デバイスメモリコントローラ１５５またはメモリデバイス１１０の何らかの他の部分は、そのような指示を使用して、様々な予防措置を支援することができる。いくつかの例では、漏れが検出されたかどうかの指示を、ホストデバイス１０５（たとえば、外部メモリコントローラ１２０）によって受信または要求することができ、ホストデバイス１０５は、そのような指示を使用して、様々な予防措置を支援することができる。

【0054】

図３Ａおよび図３Ｂは、それぞれ、本明細書に開示する様々な例によるヒステリシスグラフ３００－ａおよび３００－ｂによって強誘電メモリセルの非線形の電気プロパティの例を示す図である。ヒステリシスグラフ３００－ａおよび３００－ｂは、それぞれ、図２を参照して説明したように、強誘電キャパシタ２４０を用いるメモリセル２０５に対する書込みプロセスおよび読出しプロセスの例を示すことができる。ヒステリシスグラフ３００－ａおよび３００－ｂは、強誘電キャパシタ２４０上に蓄積されている電荷Ｑを、強誘電キャパシタ２４０の端子間の電圧差Ｖ_ｃａｐの関数として描く（たとえば、電圧差Ｖ_ｃａｐに従って、電荷が強誘電キャパシタ２４０内または強誘電キャパシタ２４０外へ流れることが許可されたとき）。たとえば、電圧差Ｖ_ｃａｐは、キャパシタ２４０のデジット線側とキャパシタ２４０のプレート線側との間の電圧差（たとえば、Ｖ_{ｂｏｔｔｏｍ}－Ｖ_{ｐｌａｔｅ}、Ｖ_ＤＬ－Ｖ_ＰＬ）を表すことができる。

【0055】

強誘電材料は、電気分極によって特徴付けられ、材料は、電界がなくてもゼロ以外の電荷を維持することができる。強誘電材料の例には、チタン酸バリウム（ＢａＴｉＯ_３）、チタン酸鉛（ＰｂＴｉＯ_３）、チタン酸ジルコン酸鉛（ＰＺＴ）、およびタンタル酸ストロンチウムビスマス（ＳＢＴ）が含まれる。本明細書に記載する強誘電キャパシタ２４０は、これらのまたは他の強誘電材料を含むことができる。強誘電キャパシタ２４０内の電気分極の結果、強誘電材料の表面に正味電荷が生じ、強誘電キャパシタ２４０の端子によって逆の電荷を引き付ける。したがって、強誘電材料とキャパシタ端子との境界部に、電荷を蓄積することができる。

【0056】

ヒステリシスグラフ３００－ａおよび３００－ｂは、強誘電キャパシタ２４０の単一の端子の観点から理解することができ、ヒステリシスグラフ３００－ａおよび３００－ｂにおける電圧は、キャパシタにおける電圧差（たとえば、強誘電キャパシタ２４０の端子間の電位）を表すことができる。たとえば、正の電圧は、そのような観点の端子（たとえば、セル底部）に正の電圧を印加し、基準端子（たとえば、セルプレート）を接地または仮想接地（または約０ボルト（０Ｖ））で維持することによって実現することができる。いくつかの例では、負の電圧は、そのような観点の端子を接地で維持し、基準端子（たとえば、セルプレート）に正の電圧を印加することによって印加することができる。言い換えれば、正の電圧は、強誘電キャパシタ２４０における負の電圧差Ｖ_ｃａｐに到達し、それによって当該端子を負に分極するように印加することができる。同様に、ヒステリシスグラフ３００－ａおよび３００－ｂに示す電圧差Ｖ_ｃａｐを生成するために、２つの正の電圧、２つの負の電圧、または正および負の電圧の任意の組合せを適当なキャパシタ端子に印加することができる。

【0057】

ヒステリシスグラフ３００－ａに描くように、強誘電キャパシタ２４０内で使用される強誘電材料は、強誘電キャパシタ２４０の端子間に正味電圧差が存在しないとき、正または負の分極を維持することができる。たとえば、ヒステリシスグラフ３００－ａは、それぞれ負に飽和した分極状態および正に飽和した分極状態を表すことができる２つの可能な分極状態、荷電状態３０５－ａおよび荷電状態３１０－ａを示す。荷電状態３０５－ａおよび３１０－ａは、外部バイアス（たとえば、電圧）を除去したときに残っている分極（または電荷）を指すことができる残留分極（Ｐｒ）値を示す物理条件にあることができる。ヒステリシスグラフ３００－ａの例によれば、荷電状態３０５－ａは、強誘電キャパシタ２４０に電圧差が印加されていないときの論理１を表すことができ、荷電状態３１０－ａは、強誘電キャパシタ２４０に電圧差が印加されていないときの論理０を表すことができる。いくつかの例では、それぞれの荷電状態または分極状態の論理値は、メモリセル２０５を動作させるための他のスキームに対応するために、逆転することができ、または逆に解釈することができる。

【0058】

論理０または１は、強誘電キャパシタ２４０に正味電圧差を印加することによって、強誘電材料の電気分極、したがってキャパシタ端子上の電荷を制御することによって、メモリセルに書き込むことができる。たとえば、電圧３１５は、正の飽和電圧以上の電圧とすることができ、強誘電キャパシタ２４０に電圧３１５を印加する結果、荷電状態３０５－ｂに到達する（たとえば、論理１を書き込む）まで、電荷の蓄積をもたらすことができる。強誘電キャパシタ２４０から電圧３１５を除去する（たとえば、強誘電キャパシタ２４０の端子に０の正味電圧を印加する）とき、強誘電キャパシタ２４０の荷電状態は、荷電状態３０５－ｂとキャパシタにおける０の電圧の荷電状態３０５－ａとの間に示す経路３２０をたどることができる。言い換えれば、荷電状態３０５－ａは、正に飽和した強誘電キャパシタ２４０における均等化された電圧で、論理１の状態を表すことができる。

【0059】

同様に、電圧３２５は、負の飽和電圧以下の電圧とすることができ、強誘電キャパシタ２４０に電圧３２５を印加する結果、荷電状態３１０－ｂに到達する（たとえば、論理０を書き込む）まで、電荷の蓄積をもたらすことができる。強誘電キャパシタ２４０から電圧３２５を除去する（たとえば、強誘電キャパシタ２４０の端子に０の正味電圧を印加する）とき、強誘電キャパシタ２４０の荷電状態は、荷電状態３１０－ｂとキャパシタにおける０の電圧の荷電状態３１０－ａとの間に示す経路３３０をたどることができる。言い換えれば、荷電状態３１０－ａは、負に飽和した強誘電キャパシタ２４０における均等化された電圧で、論理０の状態を表すことができる。いくつかの例では、飽和電圧を表す電圧３１５および電圧３２５は、同じ大きさを有することができるが、強誘電キャパシタ２４０において逆の極性を有することができる。

【0060】

強誘電キャパシタ２４０の記憶状態を読み出しまたは感知するために、強誘電キャパシタ２４０に電圧を印加することもできる。印加電圧に応答して、強誘電キャパシタによって蓄積される後の電荷Ｑが変化し、その変化の程度は、アクセス線における初期分極状態、印加電圧、固有または他の静電容量、および他の要因に依存することがある。言い換えれば、読出し動作に起因する荷電状態またはアクセス線電圧は、他の要因の中でも、荷電状態３０５－ａもしくは荷電状態３１０－ａまたは何らかの他の荷電状態が最初に記憶されたかどうかに依存することがある。

【0061】

ヒステリシスグラフ３００－ｂは、記憶荷電状態３０５－ａおよび３１０－ａを読み出す一例を示す。読出し電圧３３５は、たとえば、図２を参照して説明したように、デジット線２１５およびプレート線２２０を介して電圧差として印加することができる。ヒステリシスグラフ３００－ｂは、読出し電圧３３５が正の電圧差Ｖ_ｃａｐである（たとえば、Ｖ_{ｂｏｔｔｏｍ}－Ｖ_{ｐｌａｔｅ}が正である、Ｖ_ＤＬがＶ_ＰＬより大きい）読出し動作を示すことができる。強誘電キャパシタ２４０における正の読出し電圧を「プレートロー」読出し動作と呼ぶことがあり、デジット線２１５は最初に高い電圧にされ、プレート線２２０は最初に低い電圧（たとえば、接地電圧）である。読出し電圧３３５は、強誘電キャパシタ２４０における正の電圧として示されているが、代替のアクセス動作では、読出し電圧を強誘電キャパシタ２４０における負の電圧とすることができ、これを「プレートハイ」読出し動作と呼ぶことがある。

【0062】

読出し電圧３３５は、メモリセル２０５が選択されている間に強誘電キャパシタ２４０に印加することができる（たとえば、図２を参照して説明したように、ワード線２１０を介してスイッチングコンポーネント２４５を活性化することによる）。読出し電圧３３５を強誘電キャパシタ２４０に印加するとき、電荷は、関連付けられたデジット線２１５およびプレート線２２０を介して、強誘電キャパシタ２４０内または強誘電キャパシタ２４０外へ流れることができ、いくつかの例では、異なる荷電状態またはアクセス線電圧は、強誘電キャパシタ２４０が荷電状態３０５－ａであったか（たとえば、論理１を記憶）、または荷電状態３１０－ａであったか（たとえば、論理０を記憶）、または何らかの他の荷電状態であったかに応じて生じることができる。

【0063】

荷電状態３０５－ａ（たとえば、論理１）の強誘電キャパシタ２４０上で読出し動作を実行するとき、追加の正の電荷が強誘電キャパシタ２４０に蓄積することができ、荷電状態は、荷電状態３０５－ｃの電荷および電圧に到達するまで、経路３４０をたどることができる。キャパシタ２４０を通って流れる電荷の量は、デジット線２１５または他のアクセス線の固有または他の静電容量に関係することができる。「プレートロー」読出し構成では、荷電状態３０５－ａおよび３０５－ｃに関連付けられた読出し動作、またはより概略的に、論理１の状態に関連付けられた読出し動作は、比較的少量の電荷移動に関連付けることができる（たとえば、荷電状態３１０－ａおよび３１０－ｃに関連付けられた読出し動作、またはより概略的に、論理０の状態と比較する）。

【0064】

荷電状態３０５－ａと荷電状態３０５－ｃとの間の遷移によって示すように、強誘電キャパシタ２４０における結果の電圧３５０は、電荷の所与の変化に対するキャパシタ２４０における電圧の比較的大きい変化により、比較的大きい正の値となり得る。したがって、「プレートロー」読出し動作で論理１を読み出すとき、荷電状態３１０－ｃにおいてＶ_ＰＬとＶ_ｃａｐとの和（たとえば、Ｖ_{ｂｏｔｔｏｍ}－Ｖ_{ｐｌａｔｅ}）に等しいデジット線電圧は、比較的高い電圧となり得る。そのような読出し動作は、荷電状態３０５－ａを記憶した強誘電キャパシタ２４０の残留分極を変化させないことがあり、したがって読出し動作を実行した後、強誘電キャパシタ２４０は、読出し電圧３３５が除去されたとき（たとえば、強誘電キャパシタ２４０に０の正味電圧を印加すること、強誘電キャパシタ２４０における電圧を均等化することによる）、経路３４０を介して荷電状態３０５－ａへ戻ることができる。したがって、荷電状態３０５－ａを有する強誘電キャパシタ２４０上で正の読出し電圧によって読出し動作を実行することは、非破壊的読出しプロセスであると見なすことができる。

【0065】

荷電状態３１０－ａ（たとえば、論理０）の強誘電キャパシタ２４０上で読出し動作を実行するとき、蓄積された電荷は、正味の正の電荷が強誘電キャパシタ２４０に蓄積するときに極性を逆転することができ、荷電状態は、荷電状態３１０－ｃの電荷および電圧に到達するまで、経路３６０をたどることができる。この場合も、強誘電キャパシタ２４０を通って流れる電荷の量は、デジット線２１５または他のアクセス線の固有または他の静電容量に関係することができる。「プレートロー」読出し構成では、荷電状態３１０－ａおよび３１０－ｃに関連付けられた読出し動作、またはより概略的に、論理０の状態に関連付けられた読出し動作は、比較的大量の電荷移動に関連付けることができる（たとえば、荷電状態３０５－ａおよび３０５－ｃに関連付けられた読出し動作、またはより概略的に、論理１の状態と比較する）。

【0066】

荷電状態３１０－ａと荷電状態３１０－ｃとの間の遷移によって示すように、結果の電圧３５５は、場合により、電荷の所与の変化に対するキャパシタ２４０における電圧の比較的小さい変化により、比較的小さい正の値となり得る。したがって、「プレートロー」読出し動作で論理０を読み出すとき、荷電状態３１０－ｃにおいてＶ_ＰＬとＶ_ｃａｐとの和（たとえば、Ｖ_{ｂｏｔｔｏｍ}－Ｖ_{ｐｌａｔｅ}）に等しいデジット線電圧は、比較的低い電圧となり得る。

【0067】

荷電状態３１０－ａから荷電状態３１０－ｄへの遷移は、メモリセル２０５の強誘電キャパシタ２４０の分極または電荷の部分的な低減または部分的な逆転（たとえば、荷電状態３１０－ａから荷電状態３１０－ｄへの電荷Ｑの大きさの低減）に関連付けられた感知動作を示すことができる。言い換えれば、強誘電材料のプロパティに従って、読出し動作を実行した後、強誘電キャパシタ２４０は、読出し電圧３３５が除去されたとき（たとえば、強誘電キャパシタ２４０に０の正味電圧を印加すること、強誘電キャパシタ２４０における電圧を均等化することによる）、荷電状態３１０－ａへ戻らないことがある。逆に、読出し電圧３３５による荷電状態３１０－ａの読出し動作後、強誘電キャパシタ２４０に０の正味電圧を印加するとき、荷電状態は、荷電状態３１０－ｃから荷電状態３１０－ｄへ経路３６５をたどることができ、これは、分極の大きさの正味の低減（たとえば、荷電状態３１０－ａと荷電状態３１０－ｄとの間の電荷の差によって示す初期荷電状態３１０－ａほど正に分極されていない荷電状態）を示すことができる。したがって、荷電状態３１０－ａを有する強誘電キャパシタ２４０上で正の読出し電圧によって読出し動作を実行することは、破壊的読出しプロセスとして説明することができる。しかし、いくつかの感知スキームでは、低減された残留分極はそれでもなお、飽和した残留分極状態と同じ記憶された論理状態として読み出すことができ（たとえば、荷電状態３１０－ａおよび荷電状態３１０－ｄの両方からの論理０の検出を支援する）、それによって読出し動作に対するメモリセル２０５の不揮発度を提供することができる。

【0068】

読出し動作を開始した後の荷電状態３０５－ｃおよび荷電状態３１０－ｃの位置は、特有の感知スキームおよび回路を含む複数の要因に依存することがある。場合により、最終的な電荷は、固有の静電容量、積分器キャパシタなどを含むことができるメモリセル２０５に結合されたデジット線２１５の正味静電容量に依存することがある。たとえば、強誘電キャパシタ２４０が０Ｖのプレート線２２０に電気的に結合され、読出し電圧３３５がデジット線２１５に印加された場合、メモリセル２０５が選択されたとき、電荷がデジット線２１５の正味静電容量から強誘電キャパシタ２４０へ流れることにより、デジット線２１５の電圧は下降することができる。したがって、いくつかの例では、感知コンポーネント２５０で測定される電圧は、読出し電圧３３５または結果の電圧３５０もしくは３５５に等しくないことがあり、代わりに、電荷共有期間後にデジット線２１５または他のアクセス線の電圧に依存することがある。

【0069】

読出し動作を開始するときのヒステリシスグラフ３００－ｂ上の荷電状態３０５－ｃおよび荷電状態３１０－ｃの位置は、デジット線２１５または他のアクセス線の正味静電容量に依存することがあり、ロード線分析によって判定することができる。言い換えれば、荷電状態３０５－ｃおよび３１０－ｃは、デジット線２１５または他のアクセス線（たとえば、信号線）の正味静電容量に対して定義することができる。その結果、読出し動作を開始した後の強誘電キャパシタ２４０の電圧（たとえば、荷電状態３０５－ａを記憶した強誘電キャパシタ２４０を読み出すときの電圧３５０、荷電状態３１０－ａを記憶した強誘電キャパシタ２４０を読み出すときの電圧３５５）は、異なることがあり、強誘電キャパシタ２４０の初期状態に依存することがある。いくつかの例では、感知動作の結果としてのメモリセル２０５の強誘電キャパシタ２４０の分極の変化量は、特定の感知スキームに従って選択することができる。

【0070】

強誘電キャパシタ２４０の初期状態（たとえば、荷電状態、論理状態）は、読出し動作に起因するデジット線２１５（または該当する場合、信号線）の電圧を基準電圧と（たとえば、図２を参照して説明した基準線２５５を介して）比較することによって判定することができる。いくつかの例では、デジット線電圧は、プレート線電圧と強誘電キャパシタ２４０における最終的な電圧（たとえば、記憶荷電状態３０５－ａを有する強誘電キャパシタ２４０を読み出すときの電圧３５０、または記憶荷電状態３１０－ａを有する強誘電キャパシタ２４０を読み出すときの電圧３５５）との和とすることができる。いくつかの例では、デジット線電圧は、読出し電圧３３５とキャパシタ２４０における最終的な電圧との間の差（たとえば、記憶荷電状態３０５－ａを有する強誘電キャパシタ２４０を読み出すときの（読出し電圧３３５－電圧３５０）、記憶荷電状態３１０－ａを有する強誘電キャパシタ２４０を読み出すときの（読出し電圧３３５－電圧３５５））とすることができる。

【0071】

いくつかの例では、メモリセル２０５の読出し動作は、デジット線２１５の固定電圧に関連付けることができ、読出し動作を開始した後の強誘電キャパシタ２４０の荷電状態は、初期荷電状態にかかわらず同じとすることができる。たとえば、デジット線２１５が固定読出し電圧３３５で保持される読出し動作において、強誘電キャパシタ２４０は、強誘電キャパシタが荷電状態３０５－ａを最初に記憶した場合、および強誘電キャパシタが荷電状態３１０－ａを最初に記憶した場合のどちらでも、荷電状態３７０へ進むことができる。それに応じて、初期荷電状態または論理状態を検出するためにデジット線２１５の電圧の差を使用するのではなく、いくつかの例では、強誘電キャパシタ２４０の初期荷電状態または論理状態は、読出し動作に関連付けられた電荷の差に少なくとも部分的に基づいて判定することができる。たとえば、ヒステリシスグラフ３００－ｂによって示すように、論理１は、荷電状態３０５－ａと荷電状態３７０との間の電荷Ｑの差（たとえば、比較的小さい量の電荷移動）に基づいて検出することができ、論理０は、荷電状態３１０－ａと荷電状態３７０との間の電荷Ｑの差（たとえば、比較的大きい量の電荷移動）に基づいて検出することができる。

【0072】

いくつかの例では、そのような検出は、電荷移動感知増幅器、カスコード（たとえば、カスコード配列で構成されたトランジスタ）、またはデジット線２１５と信号線との間の他の信号発生回路（たとえば、感知コンポーネント２５０）によって支援することができ、信号線の電圧は、読出し動作を開始した後のキャパシタ２４０の電荷移動の量に少なくとも部分的に基づくことができる（たとえば、記載の電荷移動は、電荷移動感知増幅器、カスコード、または他の信号発生回路を通過する電荷の量に対応することができる）。そのような例では、デジット線２１５が固定電圧レベルで保持されているにもかかわらず、強誘電キャパシタ２４０によって最初に記憶された論理状態を判定するために、信号線の電圧を基準電圧と（たとえば、感知増幅器で）比較することができる。

【0073】

デジット線２１５が固定読出し電圧３３５で保持されるいくつかの例では、キャパシタ２４０が最初に荷電状態３０５－ａ（たとえば、論理１）であったか、それとも最初に荷電状態３１０－ａ（たとえば、論理０）であったかにかかわらず、キャパシタ２４０は、読出し動作後に正に飽和させることができる。それに応じて、そのような読出し動作後、キャパシタ２４０は、その初期のまたは意図された論理状態にかかわらず、少なくとも一時的に、論理１の状態に従って帯電させることができる。したがって、少なくともキャパシタ２４０が論理０の状態を記憶することが意図されるとき、書換え動作（たとえば、ＰＲＥ動作）が必要とされることがあり、そのような書換え動作は、ヒステリシスグラフ３００－ａを参照して説明したように、論理０の状態を記憶するために、書込み電圧３２５を印加することを含むことができる。そのような書換え動作は、キャパシタ２４０が論理１の状態を記憶することが意図されるとき、書換え電圧が印加される必要がないため、選択的な書換え動作として構成するか、または他の形で説明することができる。いくつかの例では、そのようなアクセススキームを「２Ｐｒ」スキームと呼ぶことがあり、論理０を論理１から区別するための電荷の差は、メモリセル２０５の残留分極（たとえば、荷電状態３０５－ａである正に飽和した荷電状態と、荷電状態３１０－ａである負に飽和した荷電状態との間の電荷の差）の２倍に等しいものとすることができる。

【0074】

いくつかのメモリデバイス１１０では、電荷の漏れ（たとえば、閾値以上の電荷の漏れ）は、メモリセル２０５によって記憶されている論理状態を判定するメモリデバイス１１０の能力に悪影響を与えることがある。たとえば、強誘電メモリセル２０５の例示的な文脈では、ヒステリシスグラフ３００－ｂによるデジット線２１５上での固定読出し電圧３３５による読出し動作のために、論理０を記憶しているメモリセル２０５を読み出すとき、荷電状態３１０－ａと荷電状態３７０との間の電荷の差に電荷の漏れが重なることがあり、論理１を記憶しているメモリセル２０５を読み出すとき、荷電状態３０５－ａと荷電状態３７０との間の電荷の差に電荷の漏れが重なることがある。いくつかの例では、重なった電荷の漏れは、メモリセル２０５を読み出すときに論理０を論理１から区別するためのマージンを低減させることがある。たとえば、メモリセル２０５、デジット線２１５、または他のアクセス線（たとえば、信号線）の電荷の漏れは、論理１および論理０の両方を読み出すとき、アクセス線の電圧が基準電圧と同じ側になる可能性を増大させることがある。言い換えれば、そのような電荷の漏れは、論理１によって書き込まれたメモリセル２０５が、論理０を記憶するものとして不正確に読み出される可能性を増大させることがある。

【0075】

本開示によれば、メモリデバイス１１０は、１つまたは複数のメモリセル２０５またはアクセス線（たとえば、デジット線２１５、信号線）に関連付けられた電荷の漏れを評価することができ、そのような評価の結果を、起こりうるメモリ障害または他の動作信頼性の低減に対する前兆として解釈するべきかどうかを判定することができる。たとえば、メモリデバイス１１０は、電荷の漏れの大きさが、読出し信号（たとえば、荷電状態３０５－ａと荷電状態３７０との間の電荷の差に関連付けられる、荷電状態３１０－ａと荷電状態３７０との間の電荷の差に関連付けられる）に重なったとき、メモリセル２０５に記憶されている論理状態を区別することに関連付けられた読出しマージンを低減または除去し得るかどうかを評価する診断モードまたは動作を支援することができる。

【0076】

図４は、本明細書に開示する例によるメモリシステムの信頼性のための電荷の漏れ検出を支援する回路４００の一例を示す図である。回路４００は、メモリセル２０５－ａの論理状態を感知するための感知増幅器４４０を含む感知コンポーネント２５０－ａに選択的に結合されるように構成されたメモリセル２０５－ａの一例を示す。メモリセル２０５－ａと感知増幅器４４０との間で、デジット線２１５－ａおよび信号線４５０を介して、電荷または他の信号を通信することができ、デジット線２１５－ａおよび信号線４５０を組み合わせて、メモリセル２０５－ａと感知増幅器４４０との間の単一のアクセス線と呼ぶことがある。アクセス線の信号は、示されているように、デジット線２１５－ａ上の電圧Ｖ_ＤＬ、および信号線４５０上のＶ_ｓｉｇによって示すことができる。

【0077】

例示的な回路４００は、デジット線２１５－ａと信号線４５０との間に結合された増幅器４１５を含むことができ、増幅器４１５は、電圧源４１０－ｌによって有効にすることができる。回路４００はまた、メモリセル２０５－ａを（たとえば、論理信号ＷＬを介して）選択または選択解除するためのワード線２１０－ａと、メモリセル２０５－ａの論理状態を検出するときに信号線４５０の信号との比較のための基準信号（たとえば、示されているように、Ｖ_ｒｅｆ）を提供するための基準線４５５とを含むことができる。回路４００はまた、メモリセル２０５－ａのキャパシタのセルプレートにアクセスするためのプレート線２２０を含むことができる。したがって、メモリセル２０５－ａは、第１のアクセス線（たとえば、デジット線２１５－ａおよび信号線４５０）と第２のアクセス線（たとえば、プレート線２２０－ａ）との間に結合されたメモリセルを表すことができる。

【0078】

回路４００は、様々な電圧源４１０を含むことができ、そのような電圧源４１０は、例示的な回路４００を含むメモリデバイスの様々な電圧供給源または共通の接地点もしくは仮想の接地点に結合することができる。

【0079】

電圧源４１０－ａは、共通の接地点（たとえば、シャーシグラウンド、中性点）を表すことができ、これを、電圧Ｖ_０を有する共通の基準電圧に関連付けることができ、そのような基準電圧から他の電圧が定義される。電圧源４１０－ａは、固有の静電容量４０５（たとえば、デジット線２１５－ａの静電容量、または他の形でデジット線２１５－ａに関連付けられた静電容量）を介して、デジット線２１５－ａに結合することができる。図４には別個の要素として示されているが、固有の静電容量４０５は、デジット線２１５－ａ全体にわたって分散されたプロパティに関連付けることができる。固有の静電容量４０５は、デジット線２１５－ａの導体寸法（たとえば、長さ、幅、厚さ）を含むデジット線２１５－ａの物理特性に依存することがある。固有の静電容量４０５はまた、隣接するアクセス線もしくは回路コンポーネントの特性、そのような隣接するアクセス線もしくは回路コンポーネントへの近接、またはデジット線２１５－ａとそのようなアクセス線もしくは回路コンポーネントとの間の絶縁特性に依存することがある。言い換えれば、電荷がデジット線２１５－ａに沿って流れるにつれて、デジット線２１５－ａに沿って（たとえば、固有の静電容量４０５内に）、有限の電荷を蓄積することができる。

【0080】

電圧Ｖ_１を有する電圧源４１０－ｂは、プレート線電圧源を表すことができ、メモリセル２０５－ａのプレート線２２０－ａを介してメモリセル２０５－ａに結合することができる。いくつかの例では、電圧源４１０－ｂは、図３のヒステリシスグラフ３００－ａおよび３００－ｂを参照して説明した動作を含む読出しまたは書込み動作など、アクセス動作のために制御することができる。言い換えれば、いくつかの例では、電圧源４１０－ｂは、可変の電圧源とすることができ、電圧Ｖ_１は複数のレベルを有することができる。

【0081】

電圧Ｖ_２を有する電圧源４１０－ｃは、デジット線電圧源を表すことができ、スイッチングコンポーネント４２０－ａを介してデジット線２１５－ａに結合することができ、スイッチングコンポーネント４２０－ａは、論理信号ＳＷ_１によって活性化または不活性化することができる。

【0082】

電圧Ｖ_３を有する電圧源４１０－ｄは、信号線プリチャージ電圧源を表すことができ、スイッチングコンポーネント４２０－ｃを介して信号線４５０に結合することができ、スイッチングコンポーネント４２０－ｃは、論理信号ＳＷ_３によって活性化または不活性化することができる。

【0083】

電圧Ｖ_４を有する電圧源４１０－ｅは、基準信号電圧源を表すことができ、スイッチングコンポーネント４２０－ｆを介して基準線４５５に結合することができ、スイッチングコンポーネント４２０－ｆは、論理信号ＳＷ_６によって活性化または不活性化することができる。

【0084】

電圧Ｖ_１１を有する電圧源４１０－ｌは、増幅器またはカスコード電圧源を表すことができ、増幅器４１５に結合することができる。いくつかの例では、増幅器４１５をトランジスタとすることができ、電圧源４１０－ｌは、トランジスタのゲートに結合することができる。増幅器４１５は、第１の端子を信号線４５０に結合することができ、第２の端子をデジット線２１５－ａに結合することができる。増幅器４１５は、デジット線２１５－ａと信号線４５０との間に電荷、電圧、または他の信号の変換を提供することができる。

【0085】

増幅器４１５は、デジット線２１５－ａの電圧が低減したとき（たとえば、メモリセル２０５－ａを選択したとき）、電圧源４１０－ｌによって供給されまたは有効にされると、信号線４５０からデジット線２１５－ａへの電荷の流れ（たとえば、電荷、電流）を可能にすることができる。いくつかの例では、増幅器４１５を通る記載の電荷の流れは、メモリセル２０５－ａの論理状態に関連付けられた電荷移動、または他の形でメモリセル２０５－ａにアクセスすることに関連付けられた電荷移動に対応することができる。たとえば、メモリセル２０５－ａが、ヒステリシスグラフ３００－ａおよび３００－ｂによって示す強誘電キャパシタ２４０を含み、増幅器４１５が、デジット線２１５－ａの電圧を読出し電圧３３５に維持するように構成されているとき、増幅器４１５を通る電荷の流れ（たとえば、読出し動作中）は、メモリセル２０５－ａが論理１を記憶したときの荷電状態３７０と荷電状態３０５－ａとの間の電荷Ｑの差に対応することができ、または他の形でそのような電荷Ｑの差に少なくとも部分的に基づくことができ、増幅器４１５を通る電荷の流れは、メモリセル２０５－ａが論理０を記憶したときの荷電状態３７０と荷電状態３１０－ａとの間の電荷Ｑの差に対応することができ、または他の形でそのような電荷Ｑの差に少なくとも部分的に基づくことができる。

【0086】

回路４００はまた、第１の積分器キャパシタ４３０－ａおよび第２の積分器キャパシタ４３０－ｂを含むことができ、これらの積分器キャパシタは各々、それぞれの可変電圧源４６０に結合することができる。たとえば、第１の積分器キャパシタ４３０－ａは、第１の端子４３１－ａを信号線４５０に結合することができ、第２の端子４３２－ａを可変電圧源４６０－ａに結合することができる。第２の積分器キャパシタ４３０－ｂは、第１の端子４３１－ｂを基準線４５５に結合することができ、第２の端子４３２－ｂを可変電圧源４６０－ｂに結合することができる。

【0087】

いくつかの例では、増幅器４１５を通る電荷の流れには、信号線４５０の電圧の変化が付随することができる。たとえば、信号線４５０が電圧源に他の形で結合されていないとき、デジット線２１５－ａへの比較的小さい電荷の流れ（たとえば、図３Ｂを参照して説明した荷電状態３０５－ａと荷電状態３７０との間の電荷の差）を、信号線４５０の電圧の比較的小さい変化に関連付けることができ、デジット線２１５－ａへの比較的大きい電荷の流れ（たとえば、図３Ｂを参照して説明した荷電状態３１０－ａと荷電状態３７０との間の電荷の差）を、信号線４５０の電圧の比較的大きい変化に関連付けることができる。アクセス動作に関連付けられた信号線４５０の電圧の変化は、信号線４５０（たとえば、積分器キャパシタ４３０－ａを含む）の正味静電容量に基づくことができ、信号線４５０は、メモリセル２０５－ａを選択した後に増幅器４１５を通る電荷の流れに応じて、電圧の比較的小さい変化または電圧の比較的大きい変化を受け得る。

【0088】

様々な例では、増幅器４１５を「電圧調整器」または「バイアスコンポーネント」と呼ぶことがあり、これは、増幅器４１５がデジット線２１５－ａの電圧または電荷移動に応答して電荷の流れをどのように調整するかに関係する。いくつかの例では、増幅器４１５、または増幅器４１５と積分器キャパシタ４３０－ａとの組合せを、電荷移動感知増幅器と呼ぶことがある。増幅器４１５は、スイッチングコンポーネント４２０－ｂによってデジット線２１５－ａから分離することができ、スイッチングコンポーネント４２０－ｂは、論理信号ＳＷ_２によって活性化または不活性化することができる。いくつかの例では、スイッチングコンポーネント４２０－ｂは、デジット線２１５－ａを増幅器４１５または信号線４５０に選択的に結合するように構成された列デコーダ２３０、マルチプレクサ、または何らかの他の回路の一部とすることができる。

【0089】

回路４００の例では、可変電圧源４６０－ａは、電圧Ｖ_５を有する電圧源４１０－ｆおよび電圧Ｖ_６を有する電圧源４１０－ｇを含むことができ、これらの電圧源は、スイッチングコンポーネント４２０－ｄによって論理信号ＳＷ_４を介して第１の積分器キャパシタ４３０－ａに接続するように選択することができる。いくつかの例では、電圧源４１０－ｆは、共通の接地点（図示せず）に結合することができる。他の例では、電圧源４１０－ｆは、正または負の電圧を提供する電圧供給源に結合することができる。電圧源４１０－ｇは、電圧源４１０－ｆの電圧より高い電圧を有する電圧供給源に結合することができ、これにより、Ｖ_６－Ｖ_５に等しい電圧源４１０－ｇと電圧源４１０－ｆとの間の電圧の差に従って、または電圧源４１０－ｆが接地されているときは単にＶ_６に従って、電圧ブースト機能を提供することができる。

【0090】

回路４００の例では、可変電圧源４６０－ｂは、電圧Ｖ_７を有する電圧源４１０－ｈおよび電圧Ｖ_８を有する電圧源４１０－ｉを含むことができ、これらの電圧源は、スイッチングコンポーネント４２０－ｅによって論理信号ＳＷ_５を介して第２の積分器キャパシタ４３０－ｂに接続するように選択することができる。いくつかの例では、電圧源４１０－ｈは、共通の接地点（図示せず）に結合することができる。他の例では、電圧源４１０－ｈは、正または負の電圧を提供する電圧供給源に結合することができる。電圧源４１０－ｉは、電圧源４１０－ｈの電圧より高い電圧を有する電圧供給源に結合することができ、これにより、Ｖ_８－Ｖ_７に等しい電圧源４１０－ｉと電圧源４１０－ｈとの間の電圧の差に従って、または電圧源４１０－ｈが接地されているときは単にＶ_８に従って、電圧ブースト機能を提供することができる。

【0091】

回路４００は、２つの可変電圧源４６０を含むものとして示されているが、本開示によるいくつかの構成は、単一の共通の可変電圧源４６０を含むことができる。たとえば、共通の可変電圧源４６０のスイッチングコンポーネント４２０が不活性化されているときは、共通の可変電圧源４６０の第１の電圧源４１０を、第１の積分器キャパシタ４３０－ａの第２の端子４３２－ａおよび第２の積分器キャパシタ４３０－ｂの第２の端子４３２－ｂの両方に結合することができ、共通の可変電圧源４６０のスイッチングコンポーネント４２０が活性化されているときは、共通の可変電圧源４６０の第２の電圧源４１０を、第１の積分器キャパシタ４３０－ａの第２の端子４３２－ａおよび第２の積分器キャパシタ４３０－ｂの第２の端子４３２－ｂの両方に結合することができる。共通の可変電圧源４６０を使用するいくつかの例では、可変電圧源４６０と積分器キャパシタ４３０の各々との間の回路内の差（たとえば、導体の長さ、幅、抵抗、静電容量）により、第１の積分器キャパシタ４３０－ａの第２の端子４３２－ａへ提供されるソース電圧が、第２の積分器キャパシタ４３０－ｂの第２の端子４３２－ｂへ提供されるソース電圧とは異なってもよい。

【0092】

さらに、可変電圧源４６０は、２つの電圧源４１０およびスイッチングコンポーネント４２０を含むものとして示されているが、本明細書の動作を支援する可変電圧源４６０は、第１の積分器キャパシタ４３０－ａの第２の端子４３２－ａおよび第２の積分器キャパシタ４３０－ｂの第２の端子４３２－ｂの一方または両方に可変電圧を提供する電圧バッファなど、他の構成を含むこともできる。他の例では、可変電圧源４６０を固定電圧源または他のタイプの電圧源に置き換えることもできる。追加的にまたは代替的に、記載の電圧ブースト動作をアクセス動作から省くこともできる。

【0093】

いくつかの例では、感知増幅器４４０は、回路４００のいくつかの部分に対して選択的に結合または分離することができる。たとえば、感知増幅器４４０は、スイッチングコンポーネント４２０－ｇ（たとえば、分離コンポーネント）を介して信号線４５０に結合することができ、スイッチングコンポーネント４２０－ｇは、論理信号ＩＳＯ_１によって活性化または不活性化することができる。追加的にまたは代替的に、感知増幅器４４０は、スイッチングコンポーネント４２０－ｈ（たとえば、分離コンポーネント）を介して基準線４５５に結合することができ、スイッチングコンポーネント４２０－ｈは、論理信号ＩＳＯ_２によって活性化または不活性化することができる。さらに、感知増幅器４４０は電圧Ｖ_９を有する電圧源４１０－ｊおよび電圧Ｖ_１０を有する電圧源４１０－ｋに結合することができ、いくつかの例では、これらの電圧源は、チャネル１１５を介した（たとえば、入出力コンポーネント２６０を介した）情報信号伝達のために、それぞれ低い電圧レベルおよび高い電圧レベルに対応することができる。

【0094】

回路４００に示す論理信号の各々は、図１を参照して説明したローカルメモリコントローラ１６５、または図２を参照して説明したローカルメモリコントローラ２６５など、メモリコントローラ（図示せず）によって提供することができる。いくつかの例では、特定の論理信号を他のコンポーネントによって提供することができる。たとえば、図２を参照して説明したように、論理信号ＷＬを行デコーダ２２５によって提供することができる。

【0095】

様々な例では、電圧源４１０は、例示的な回路４００を含むメモリデバイスの異なる構成の電圧供給源または共通の接地点もしくは仮想の接地点に結合することができる。いくつかの例では、電圧源４１０－ａ、４１０－ｆ、４１０－ｈ、もしくは４１０－ｊ、またはこれらの任意の組合せは、同じ接地点または仮想の接地点に結合することができ、メモリセル２０５－ａにアクセスする様々な動作に対して実質的に同じ基準電圧を提供することができる。いくつかの例では、いくつかの電圧源４１０をメモリデバイスの同じ電圧供給源に結合することができる。たとえば、電圧源４１０－ｃ、４１０－ｄ、４１０－ｇ、４１０－ｉ、もしくは４１０－ｋ、またはこれらの任意の組合せは、特定の電圧（たとえば、「ＶＡＲＹ」と呼ぶことがある１．５Ｖの電圧）を有する電圧供給源に結合することができる。そのような実施形態では、信号線４５０は、感知のためにワード線２１０－ａを介してメモリセル２０５－ａを選択する前に、２＊ＶＡＲＹすなわち約３．０Ｖに実質的に等しい電圧まで上昇させることができる。他の例では、電圧源４１０－ｇおよび４１０－ｉは、他の電圧供給源とは異なる電圧供給源（たとえば、「ＰＤＳ」と呼ぶことがある１．２Ｖの電圧）に結合することができ、したがってこれは、１．２Ｖの電圧ブーストに関連付けることができる。

【0096】

いくつかの例では、電圧源４１０－ｊおよび４１０－ｋは、特定の入出力パラメータに従って選択することができる。たとえば、電圧源４１０－ｊおよび４１０－ｋは、それぞれ、何らかのＤＲＡＭ規定など、特定の入出力コンポーネント規定に従って、実質的に０Ｖおよび１Ｖとすることができる。電圧源４１０は、共通の電圧供給源または接地点に結合することができるが、共通の電圧供給源または共通の接地点に結合された電圧源４１０の各々の電圧は、それぞれの電圧源４１０と、関連付けられた共通の電圧供給源または共通の接地点との間の回路の様々な差（たとえば、導体の長さ、幅、抵抗、静電容量）により、異なってもよい。

【0097】

電圧源４１０－ｅは、メモリセル２０５－ａの論理状態を感知するための基準電圧を提供することができる。たとえば、Ｖ_４の電圧は、論理１および論理０を感知することに関連付けられた信号線電圧間の平均になるように構成することができる。いくつかの例では、Ｖ_４の電圧は、メモリデバイスの電圧供給から降下した電圧として提供することができ、これは、他の電圧源４１０に結合された同じ電圧供給とすることができる。たとえば、Ｖ_４は、電圧源４１０－ｅを電圧源４１０－ｄと同じ電圧供給源に接続するが、電圧供給源と電圧源４１０－ｅとの間に介在する電気負荷（たとえば、抵抗負荷または静電容量）を設けることによって提供することができる。

【0098】

回路４００はまた、漏れ検出コンポーネント２７０－ａを含むことができ、漏れ検出コンポーネント２７０－ａは、図２を参照して説明した漏れ検出コンポーネント２７０の一例とすることができる。漏れ検出コンポーネント２７０－ａは、メモリセル２０５－ａ、デジット線２１５－ａ、増幅器４１５、または信号線４５０のうちの１つまたは複数に関連付けられた電荷の漏れを検出するように構成することができる。たとえば、漏れ検出コンポーネント２７０－ａは、信号線４５０の電圧（たとえば、Ｖ_ｓｉｇ）を監視し、信号線４５０の電圧の変化を監視することによって、または信号線４５０の電圧を基準電圧もしくは閾値と比較することによって（たとえば、感知増幅器、マルチレベルセル（ＭＬＣ）ラッチ、比較器を使用する）、電荷の漏れに関して評価するように構成することができる。たとえば、漏れ検出コンポーネント２７０－ａは、信号線４５０の電圧が安定するかもしくは閾値を上回るべきであるか、または他の形で安定するかもしくは閾値を上回ることが予期される条件中（たとえば、デジット線２１５－ａまたは信号線４５０上の信号が発生した後、または他の形で安定することになるとき）、信号線４５０の電圧の降下（たとえば、閾値または基準電圧以下の電圧）を識別するように構成することができる。いくつかの例では、そのような電圧の降下を識別することは、電荷が増幅器４１５を通っているか、または積分器キャパシタ４３０－ａから流れていること（たとえば、電圧源４１０－ｌによって有効にされる）を示すことができ、これは、電荷の漏れ（たとえば、漏れ経路「Ａ」もしくは「Ｂ」または何らかの他の経路に沿った）によるデジット線２１５－ａの電圧の立下りに応答して発生し得る。

【0099】

漏れ検出コンポーネント２７０－ａは、回路４００の別個のコンポーネントとして示されているが、いくつかの例では、漏れ検出コンポーネント２７０または関連付けられた機能を、回路４００の異なる部分に組み込むか、または回路４００の異なる部分に結合することができる。一例では、感知増幅器４４０は、電荷の漏れの証拠に関して信号線４５０を監視することを含めて、記載の電荷の漏れ評価の態様を実行するように構成することができる。いくつかの例では、感知増幅器４４０は、信号線４５０の電圧を基準電圧と比較することによって、電荷の漏れに関して評価するように構成することができ、この基準電圧は、メモリセル２０５－ａから論理状態を検出するために使用される基準電圧と同じであっても同じでなくてもよい。たとえば、感知増幅器４４０は、第１の基準電圧に関して、メモリセル２０５－ａの論理状態を（たとえば、基準線４５５を介して）検出するように構成することができ、第２の基準電圧に関して、信号線４５０、デジット線２１５－ａ、またはメモリセル２０５－ａの電荷の漏れを（たとえば、基準線４５５または何らかの他の基準線もしくは基準電圧源（図示せず）を介して）評価するように構成することができる。別の例では、漏れ検出コンポーネント２７０は、電荷の漏れに関するデジット線２１５の監視を支援するために、デジット線２１５に結合することができる。

【0100】

いくつかのアクセススキームでは、積分器キャパシタ４３０－ａは、メモリセル２０５－ａの読出し動作（たとえば、２Ｐｒ読出し動作、増幅器４１５が読出し電圧３３５によるメモリセル２０５－ａのバイアスを支援する読出し動作）を支援するための電圧に帯電させることができる。そのようなスキームでは、積分器キャパシタ４３０－ａは、メモリセル２０５－ａによる電荷移動を支援するために、信号線４５０内へ放電することができ、放電の大きさは、メモリセル２０５－ａによって記憶される論理状態または荷電状態に依存する。そのような放電は、メモリセル２０５－ａによる電荷移動の変位成分に関連付けることができ、変位成分はメモリセル２０５－ａの荷電状態に依存することがあるため、いくつかの読出し動作に関連付けられた積分器キャパシタ４３０－ａのそのような帯電および放電は、いくつかのタイプの電荷の漏れ評価にとって好適でないことがある。

【0101】

本明細書に開示する例による電荷の漏れ評価は、メモリセル２０５にアクセスする変位成分（たとえば、メモリセル２０５によって記憶されている論理状態を正常読出し動作の一部として検出することに関連付けられた電荷成分、またはそのような検出を行うときに評価された電荷成分）、または電荷の漏れ評価の分散もしくは不確定性を与え得るメモリセル２０５の他の挙動を除去または低減することを対象とする様々な動作を含むことができる。言い換えれば、電荷の漏れ評価は、それに基づいて漏れ評価を行うことができる基準もしくは診断条件（たとえば、メモリセル２０５－ａ、積分器キャパシタ４３０－ａ、信号線４５０、デジット線２１５－ａの）を確立するために使用される様々な動作を含むことができ、またはそのような動作に従うことができる。そのような技法の様々な例は、基準もしくは診断論理状態、基準もしくは診断荷電状態、基準もしくは診断材料状態（たとえば、材料メモリ要素を含むメモリセル２０５の）、基準もしくは診断電圧状態、または電荷の漏れ評価の精度もしくは有効性を制限し得る分散の原因を低減、最小化、もしくは除去することを支援する他の条件を含むことができ、あるいはそれらを指すことができる。

【0102】

いくつかの例では、電荷の漏れ評価の一部として、メモリセル２０５－ａは、その以前の条件（たとえば、前に書き込まれた論理状態、記憶された論理状態、記憶された荷電状態）にかかわらず、メモリセル２０５－ａと共通の（たとえば、同じ）診断状態に帯電または分極させることができる。たとえば、電荷の漏れ評価は、メモリセル２０５－ａを特定の論理状態または荷電状態に書き込むこと、たとえば書込み電圧（たとえば、電圧３１５、電圧３２５）に従ってメモリセル２０５－ａをバイアスすること、または特定の論理状態（たとえば、一定電圧の読出し動作における電圧３５０、荷電状態３７０）でメモリセル２０５－ａを帯電もしくは分極させる読出し電圧に従ってメモリセル２０５－ａをバイアスすることを含むことができる。いくつかの例では、そのようなバイアスは、積分器キャパシタ４３０－ａの少なくともある程度の放電レベルを引き起こすことができ、したがって積分器キャパシタ４３０－ａは、別の電圧レベルに従って再帯電または帯電させることができ、その結果、電圧（たとえば、信号線４５０の）の後の低減、または積分器キャパシタ４３０－ａの電荷の関連付けられた低減は、電荷の漏れの現象に起因すると考えることができ、または電荷の漏れの現象に割り当てることができる（たとえば、メモリセル２０５－ａの変位変動性には依存しない）。いくつかの例では、そのような技法は、電荷の漏れ（たとえば、共通の基準電圧）を評価するための共通の基準条件の使用を支援することができ、共通の基準条件は、電荷の漏れ評価動作前のメモリセル２０５－ａの状態にかかわらず有効または適用可能である。

【0103】

いくつかの例では、電荷の漏れ評価技法について、回路４００によって支援することができる他のアクセス動作への修正の文脈で説明することができる。たとえば、漏れ評価は、ＡＣＴコマンドに応答して行うことができる動作、または回路４００の他の動作シーケンスに類似のものとすることができるが、感知増幅器４４０は、電源遮断、不活性化、切り離され（たとえば、信号線、基準線４５５から）、または他の形でアイドル状態であるか、もしくはメモリセル２０５－ａの論理状態の判定を支援するために使用されない。しかし、場合により、そのような動作はまた、メモリセル２０５－ａの論理状態の検出を含むことができる（たとえば、読出し動作に関連付けられた電荷交換に続く漏れ検出評価によって）。いくつかの例では、そのような修正されたＡＣＴ動作は、変位電荷の積分または取消しに関連付けることができ、メモリセル２０５－ａは、メモリセル２０５－ａの前の状態に依存しない基準または診断レベルで帯電または分極させられる。これらの動作に続いて、積分器キャパシタ４３０－ａの再帯電を行うことができ、または他の形で、これらの動作は、積分器キャパシタ４３０－ａの電荷を維持することに関連付けることができる（たとえば、メモリセル２０５－ａによって前に記憶されている論理状態に関連付けられた電荷を、積分器キャパシタ４３０－ａによって積分することができ、積分器キャパシタ４３０－ａは、その第１の積分を否定して、漏れ検出に関係する後の積分を支援するために、放電または再帯電させることができ、場合により、ワード線２１０－ａは、第１の積分および第２の積分の両方の全体にわたって活性化されたままであり、追加的にまたは代替的に感知増幅器４４０は不活性化されたままである）。

【0104】

したがって、修正されたＡＣＴ動作に続いて、評価は、漏れの電荷または漏れの電流の積分を含むことができ、これは、積分器キャパシタ４３０－ａからの電荷移動、信号線４５０の電圧変化（たとえば、降下）、増幅器４１５を通る電荷移動（たとえば、電圧源４１０－ｌによって調整）、もしくはデジット線２１５－ａの電圧変化（たとえば、降下）のうちの１つまたは複数によって支援することができ、またはこれらのうちの１つまたは複数から判定することができる。いくつかの例では、評価は、漏れ検出コンポーネント２７０－ａ、感知増幅器４４０、または何らかの他の形で位置決めされた漏れ検出コンポーネント２７０－ａにおける比較（たとえば、電圧比較、電荷比較、閾値との比較、基準条件との比較）に関連付けることができ、これには、ラッチまたは感知増幅器の始動を含むことができる。比較に関係する情報は、障害もしくは通常動作の指示として書き込むことができ、または直接（たとえば、ローカルメモリコントローラ１６５、ローカルメモリコントローラ２６５、デバイスメモリコントローラ１５５、ホストデバイス１０５へ）転送することができる。これらの動作に続いて、情報は、メモリセル２０５－ａに記憶されてもされなくてもよく、これには、ＰＲＥコマンドまたは動作シーケンス（たとえば、メモリセル２０５－ａの他のアクセスに共通のＰＲＥシーケンス、漏れ評価動作に特有の修正されたＰＲＥシーケンス）に関連付けられた１つまたは複数の動作を含むことができる。

【0105】

図５は、本明細書に開示する例によるメモリシステムの信頼性のための電荷の漏れ検出を支援する例示的なアクセス手順の動作を示すタイミング図５００である。例示的なアクセス手順について、図４を参照して説明した例示的な回路４００のコンポーネントを参照して説明する。いくつかの例では、タイミング図５００の１つまたは複数の動作は、回路４００の他のＡＣＴまたはＰＲＥシーケンスで使用されるものと共通のものとすることができる。いくつかの例では、タイミング図５００の１つまたは複数の動作は、回路４００の他のＡＣＴまたはＰＲＥシーケンスと比較して修正することができる（たとえば、他のＡＣＴまたはＰＲＥシーケンスのものより大きいまたは小さい電圧レベルまたはソースを使用する、他のＡＣＴまたはＰＲＥシーケンスより長いまたは短いタイミングを使用する、他のＡＣＴまたはＰＲＥシーケンスに対して動作を追加または省略する）。

【0106】

タイミング図５００の例では、電圧源４１０－ａ、４１０－ｆ、４１０－ｈ、および４１０－ｊは接地されていると見なされ、したがって０の電圧である（たとえば、Ｖ_０＝０Ｖ、Ｖ_５＝０Ｖ、Ｖ_７＝０Ｖ、およびＶ_９＝０Ｖ）。しかし、他の例では、電圧源４１０－ａ、４１０－ｆ、および４１０－ｈは、ゼロ以外の電圧とすることができ、したがってそれに応じてタイミング図５００の電圧を調整することができる。いくつかの例では、タイミング図５００の動作を開始する前に、デジット線２１５－ａおよびプレート線２２０－ａを同じ電圧に制御することができ、それによりメモリセル２０５－ａにおける電荷の漏れを最小にすることができる。たとえば、タイミング図５００によれば、デジット線２１５－ａは０Ｖの初期電圧を有し、これはプレート線２２０－ａの初期電圧と同じとすることができる。他の例では、デジット線２１５－ａおよびプレート線２２０－ａは、接地電圧とは異なる何らかの他の初期電圧を有することができる。

【0107】

５０１で、アクセス手順は、スイッチングコンポーネント４２０－ｂを活性化すること（たとえば、論理信号ＳＷ_２を活性化することによる）を含むことができる。スイッチングコンポーネント４２０－ｂを活性化することで、デジット線２１５－ａを感知コンポーネント２５０－ａに接続することができる。いくつかの例では、５０１の動作を列選択動作（たとえば、スイッチングコンポーネント４２０－ｂを含む列マルチプレクサを介して１列のメモリセル２０５を選択する）と呼ぶことがある。

【0108】

５０２で、アクセス手順は、スイッチングコンポーネント４２０－ｃを活性化すること（たとえば、論理信号ＳＷ_３を活性化することによる）を含むことができる。スイッチングコンポーネント４２０－ｃを活性化することで、電圧源４１０－ｄを信号線４５０に接続することができ、それに応じて信号線４５０の電圧は、電荷が積分器キャパシタ４３０－ａ内へ流れるにつれて、電圧レベルＶ_３まで上昇することができる。したがって、スイッチングコンポーネント４２０－ｃを活性化することで、積分器キャパシタ４３０－ａに対する帯電またはプリチャージ動作を開始することができる。たとえば、５０２で、スイッチングコンポーネント４２０－ｄを不活性化することができ、したがって電圧源４１０－ｆ（たとえば、０Ｖの接地または仮想接地電圧）が、積分器キャパシタ４３０－ａの第２の端子４３２－ａに結合され、電圧源４１０－ｄは、積分器キャパシタ４３０－ａの第１の端子４３１－ａに結合される。したがって、電圧源４１０－ｄと電圧源４１０－ｆとの間の電圧差に従って、積分器キャパシタ４３０－ａを帯電させることができる。電荷の漏れ評価のいくつかの例では、積分器キャパシタ４３０－ａを帯電させることは、電荷の漏れ評価に関連付けられたアクセス線に結合されたキャパシタを帯電させる一例とすることができる。

【0109】

５０２の動作はまた、デジット線２１５－ａに対する帯電またはプリチャージ動作を開始することができる。たとえば、電圧源４１０－ｄによって供給されると、電荷は増幅器４１５を流れてデジット線２１５－ａに蓄積し、デジット線２１５－ａの電圧を上昇させることができる。デジット線２１５－ａの電圧は、増幅器４１５の閾値電圧（たとえば、閾値電圧Ｖ_{ｔｈ，ａｍｐ}）を超過しなくなるまで上昇することができる。したがって、スイッチングコンポーネント４２０－ｃを活性化した後、デジット線２１５－ａの電圧は、電荷が信号線から流れるにつれて（たとえば、電圧源４１０－ｄによって供給されるにつれて）、Ｖ_１１－Ｖ_{ｔｈ，ａｍｐ}の電圧レベルまで上昇することができ、電圧レベルＶ_１１－Ｖ_{ｔｈ，ａｍｐ}と電圧源４１０－ａ（たとえば、０Ｖ）との間の電圧差に従って、固有の静電容量４０５を含むデジット線２１５－ａを帯電させることができる。電荷の漏れ評価のいくつかの例では、固有の静電容量４０５を帯電させることは、電荷の漏れ評価に関連付けられたアクセス線に結合されたキャパシタを帯電させる一例とすることができる。

【0110】

いくつかの例では、電圧レベルＶ_１１は、デジット線２１５－ａが信号線４５０と実質的に同じレベルに帯電するように選択することができる。たとえば、電圧レベルＶ_１１は、Ｖ_３＋Ｖ_{ｔｈ，ａｍｐ}のレベルに設定することができ、これは、電圧源４１０－ｄより大きい電圧レベルを有する電圧供給によって提供することができる。したがって、いくつかの例では、５０２でスイッチングコンポーネント４２０－ｃを活性化したことに応答して、デジット線２１５－ａは、電圧レベルＶ_３に等しいまたはほぼ等しい電圧レベルまで上昇することができる。いくつかの例では、５０２の動作後のデジット線２１５－ａとプレート線２２０－ａとの間の電圧は、図３Ｂを参照して説明した読出し電圧３３５に対応することができる。

【0111】

追加的にまたは代替的に、いくつかの例では、デジット線２１５－ａは、電圧源４１０－ｃによって帯電またはプリチャージすることができる。たとえば、スイッチングコンポーネント４２０－ｂを活性化する前、またはスイッチングコンポーネント４２０－ｃを活性化する前に、記載の技法による漏れ評価は、スイッチングコンポーネント４２０－ａを活性化すること（たとえば、論理信号ＳＷ_１を活性化することによる）を含むことができる。スイッチングコンポーネント４２０－ａを活性化することで、タイミング図５００には示されていないデジット線２１５－ａに対する代替の帯電またはプリチャージ動作を開始することができる。電圧源４１０－ｃによって供給されると、電荷はデジット線２１５－ａに蓄積し、デジット線２１５－ａの電圧を電圧レベルＶ_２に一致させることができる。いくつかの例では、電圧レベルＶ_２は、電圧レベルＶ_３に実質的に等しくすることができ、したがってスイッチングコンポーネント４２０－ｂを活性化する前に、デジット線２１５－ａおよび信号線４５０は同じ電圧に帯電する。いくつかの例では、電圧源４１０－ｃによってデジット線２１５－ａをプリチャージすることで、メモリセル２０５－ａにアクセスすることまたはタイミング図５００の他の動作に関連付けられた電力消費またはプリチャージ時間を低減させることができる。いくつかの例では、スイッチングコンポーネント４２０－ａを活性化した後のＶ_２とＶ_１との間の電圧差は、図３Ｂを参照して説明した読出し電圧３３５に対応することができる。いくつかの例では、電圧源４１０－ｃによるデジット線２１５－ａのプリチャージに続いて、アクセス手順は、デジット線２１５－ａを感知コンポーネント２５０－ａに接続するために、スイッチングコンポーネント４２０－ｂを活性化すること（たとえば、論理信号ＳＷ_２を活性化することによる）を含むことができる。

【0112】

５０３で、アクセス手順は、メモリセル２０５－ａを選択すること（たとえば、論理信号ＷＬを介してワード線を活性化することによる）を含むことができる。メモリセル２０５－ａを選択することで、メモリセル２０５－ａのキャパシタをデジット線２１５－ａに結合することができる。いくつかの例では、５０３の動作をメモリアレイ１７０のメモリセル２０５（たとえば、メモリセル２０５－ａを含む）のページまたは行を開くことと呼ぶことがある、したがって５０３の動作は、メモリセル２０５の１つまたは複数の列（たとえば、１つまたは複数のデジット線２１５）に適用可能とすることができる。たとえば、メモリセル２０５のページまたは行を開くことは、行のメモリセル２０５のすべてをそれぞれのデジット線２１５に結合すること、または行のメモリセル２０５の一部をそれぞれのデジット線２１５に結合することを含むことができる（たとえば、５０１のスイッチングコンポーネント４２０－ｂの活性化など、１つまたは複数の列選択コンポーネントを活性化することに関連付けられた列多重化スキームによる）。

【0113】

いくつかの例では、５０３でメモリセル２０５－ａを選択するときのメモリセル２０５－ａにおける電圧（たとえば、Ｖ_ＤＬ－Ｖ_ＰＬ）は、図３Ｂを参照して説明した読出し電圧３３５に等しいものとすることができる。メモリセル２０５－ａと、デジット線２１５－ａと、信号線４５０との間で、電荷を共有することができ、これはメモリセル２０５－ａ内に記憶されている論理状態（たとえば、荷電状態、分極状態）に依存することがある。

【0114】

たとえば、メモリセル２０５－ａが論理１を記憶するとき、メモリセル２０５－ａのキャパシタは、正の電荷を蓄積することができる（たとえば、図３を参照して説明した荷電状態３０５－ａ）。したがって、論理１を記憶しているメモリセル２０５－ａが選択されたとき、比較的小さい量の電荷がデジット線２１５－ａからメモリセル２０５－ａへ流れることができる。電荷がデジット線２１５－ａからメモリセル２０５－ａへ流れると、デジット線２１５－ａの電圧は降下することができ（たとえば、比較的小さい降下）、それにより増幅器４１５の閾値電圧を超過することを可能にすることができる。増幅器４１５の閾値電圧を超過したとき、電荷が増幅器４１５を通って信号線４５０（たとえば、積分器キャパシタ４３０－ａ、電圧源４１０－ｄ）からデジット線２１５－ａへ流れることができ、ならびに増幅器４１５の特性に応じて、ある程度の量の電荷が電圧源４１０－ｌから流れる。デジット線２１５－ａの電圧がＶ_１１－Ｖ_{ｔｈ，ａｍｐ}に等しい電圧レベルに戻るまで、電荷はデジット線２１５－ａへ流れることができる。

【0115】

代替的に、メモリセル２０５－ａが論理０を記憶するとき、メモリセル２０５－ａのキャパシタは、負の電荷を蓄積することができる（たとえば、図３を参照して説明した荷電状態３１０－ａ）。したがって、論理０を記憶しているメモリセル２０５－ａが選択されたとき、比較的大きい量の電荷がデジット線２１５－ａからメモリセル２０５－ａへ流れることができ、これはデジット線電圧の比較的大きい降下を伴うことができる。それに応じて、電荷が増幅器４１５を流れてデジット線２１５－ａを電圧レベルＶ_１１－Ｖ_{ｔｈ，ａｍｐ}に戻すと、信号線４５０は比較的大きい電圧降下を受けることができ、したがって増幅器４１５の閾値電圧Ｖ_{ｔｈ，ａｍｐ}を超過しなくなる。２Ｐｒ感知動作が用いられる例では、論理０を記憶しているメモリセル２０５－ａを選択する結果、メモリセル２０５－ａのキャパシタの飽和分極を逆転させることができ、したがって飽和分極の少なくとも２倍に関連付けられた電荷の量がメモリセル２０５－ａ内へ流れる。

【0116】

５０３の動作は、メモリセル２０５－ａに診断状態もしくは荷電状態を書き込み、または他の形でメモリセル２０５－ａもしくはデジット線２１５－ａに基準もしくは診断条件を確立する一例とすることができる。たとえば、メモリセル２０５－ａにバイアス（たとえば、読出し電圧３３５）が印加される結果、５０３の動作前のメモリセル２０５－ａの状態にかかわらず、メモリセル２０５－ａを荷電状態３７０に帯電または分極させることができる。いくつかの例では、そのような条件は、メモリセル２０５－ａに論理１を書き込むことに対応することができる（たとえば、メモリセル２０５－ａにおけるバイアスを均等化するかどうかにかかわらない）。したがって、５０３の動作または５０１～５０３の動作は、デジット線２１５－ａに関連付けられた状態または信号をゼロ化する一例とすることができる。しかし、様々な例では、５０３の動作後、信号線４５０の状態または信号をゼロ化または均等化してもしなくてもよい。たとえば、メモリセル２０５－ａを帯電または分極させることに関連付けられた異なる電荷移動を支援するために、積分器キャパシタ４３０－ａは、信号線４５０の異なる電圧レベルに関連付けることができる異なる量によって放電されていることがある。

【0117】

５０４で、アクセス手順は、キャパシタ積分器を再帯電し、または他の形で信号線４５０に関連付けられた信号をゼロ化もしくは均等化する（たとえば、信号線４５０または積分器キャパシタ４３０－ａの基準または診断条件を確立する）様々な例を含むことができる。いくつかの例（たとえば、図示の例）では、５０３の動作中にスイッチングコンポーネント４２０－ｃを活性化されたままにすることができ、したがって５０４の動作の一部として、積分器キャパシタ４３０－ａを電圧源４１０－ｄによって（たとえば、Ｖ_３－Ｖ_５の電圧差に従って）帯電または再帯電させることができる。他の例では、５０３の動作前にスイッチングコンポーネント４２０－ｃを不活性化することができ（たとえば、信号線４５０をフローティングさせる）、これにはスイッチングコンポーネント４２０－ｄを活性化すること（たとえば、電圧ブースト機能を提供するため）が付随してもしなくてもよい。したがって、いくつかの例では、５０４で、積分器キャパシタ４３０－ａの再帯電、またはそれ以外は共通のレベルに従って（たとえば、Ｖ_３－Ｖ_５の電圧差に従って）積分器キャパシタ４３０－ａの帯電を支援するために、スイッチングコンポーネント４２０－ｃを５０４で再活性化することができる（たとえば、論理信号ＳＷ_３を活性化すること、活性化されていた場合は論理信号ＳＷ_４を不活性化することによる）。

【0118】

５０５で、アクセス手順は、スイッチングコンポーネント４２０－ｃを不活性化すること（たとえば、論理信号ＳＷ_３を不活性化することによる）を含むことができる。スイッチングコンポーネント４２０－ｃを不活性化することで、電圧源４１０－ｄを信号線４５０から分離することができ、いくつかの例では、信号線４５０の電圧は、電圧レベルＶ_３で保持することができる。スイッチングコンポーネント４２０－ｃを不活性化することは、電荷の漏れ評価に関連付けられたアクセス線（たとえば、信号線４５０）からバイアスを除去する一例とすることができる。スイッチングコンポーネント４２０－ｃを不活性化するとき、信号線４５０、したがって積分器キャパシタ４３０－ａの第１の端子４３１－ａはフローティングすることができ、いくつかの例では、信号線４５０は、積分器キャパシタ４３０－ａの静電容量を含む信号線４５０の静電容量に従って、電荷レベルを維持することができる。５０５の動作はまた、電荷の漏れ評価に関連付けられたアクセス線（たとえば、信号線４５０）を電気的にフローティングさせる一例とすることができる。

【0119】

５０６で、アクセス手順は、スイッチングコンポーネント４２０－ｄを活性化すること（たとえば、論理信号ＳＷ_４を活性化することによる）を含むことができる。スイッチングコンポーネント４２０－ｄを活性化することで、積分器キャパシタ４３０－ａの第２の端子４３２－ａに結合された電圧源４１０－ｆから、積分器キャパシタ４３０－ａの第２の端子４３２－ａに結合された電圧源４１０－ｇへの遷移を引き起こすことができる。積分器キャパシタ４３０－ａの第２の端子４３２－ａをより高い電圧の電圧源に接続することによって、積分器キャパシタ４３０－ａによって蓄積される電荷をより高い電圧へブーストさせることができ、それに応じて積分器キャパシタ４３０－ａの第１の端子４３１－ａに結合された信号線４５０の電圧が、電圧レベルＶ_３＋Ｖ_６まで上昇することができる。したがって、スイッチングコンポーネント４２０－ｄを活性化することで、積分器キャパシタ４３０－ａに対するブースト動作を開始することができ、これによりＶ_３＋Ｖ_６の電圧レベルに関連付けられた電荷の漏れの比較を支援することができる。

【0120】

いくつかの例では、Ｖ_３＋Ｖ_６の電圧レベルは、読出し動作のためのメモリセル２０５－ａにアクセスする（たとえば、メモリセル２０５－ａによって記憶されている論理状態を評価するため）ときに使用される電圧に等しいものとすることができる。他の例では、Ｖ_３＋Ｖ_６の電圧レベルは、読出し動作のためにメモリセル２０５－ａにアクセスするときに使用される電圧とは異なる（たとえば、より小さい）こともある。いくつかの例では、５０６の動作を省略することができ、したがって電荷の漏れの比較は、Ｖ_３＋Ｖ_６の示されている電圧、および積分器キャパシタ４３０－ｂの対応する荷電状態ではなく、Ｖ_３の信号線電圧、および積分器キャパシタ４３０－ｂの対応する荷電状態に基づいて行われる。

【0121】

いくつかの例では、電荷は、タイミング図５００の動作中に回路４００のある部分から別の部分へ漏れることがある。一例では、電荷の漏れは、デジット線２１５－ａからプレート線２２０－ａへの経路「Ａ」たどることがあり、これは、メモリセル２０５－ａ（たとえば、メモリセル２０５－ａのキャパシタ２４０の誘電体部分、キャパシタの誘電体部分の周囲）を通る電荷の漏れを示すことができる。別の例では、漏れは、デジット線２１５－ａから電圧源４１０－ａへの経路「Ｂ」をことがあり、これは、デジット線２１５－ａから接地電圧源または基準電圧もしくはコンポーネントへの電荷の漏れ（たとえば、シャーシの漏れ）を示すことができる。示されていない他の例には、デジット線２１５－ａと回路４００の別のコンポーネントとの間、または信号線４５０と回路４００の別のコンポーネントとの間の他の電荷移動を可能にする他の漏れ経路を含むことができる。

【0122】

いくつかの例では、回路４００における電荷の漏れは、デジット線２１５－ａとプレート線２２０－ａとの間の電圧の差によって生じることがあり、スイッチングコンポーネント２３０－ａが活性化されているとき（たとえば、メモリセル２０５－ａに関連付けられたセル特有の電荷の漏れのため）、比較的大きくなることがある。したがって、電荷の漏れは、５０６の後に、ワード線２１０－ａが活性化されており、Ｖ_ＤＬとＶ_ＰＬとの間の差が比較的大きいとき（たとえば、論理信号ＳＷ_４の活性化に従って信号線４５０がブーストしたとき、これは、電荷の漏れ評価の忠実度を改善するための有利な電圧ブーストの一例とすることができる）、比較的大きくなることがある。しかし、５０６の動作に関連付けられた電圧ブーストがないときでも（たとえば、５０６の動作が省略されたとき）、電荷の漏れは電荷の漏れ評価に十分となり得る。

【0123】

５０７で、アクセス動作は、電荷の漏れが信号線４５０またはデジット線２１５－ａの一方または両方の電圧に影響し得る漏れの電荷積分期間を始めることができる。一例では、経路ＡまたはＢを介した電荷の漏れは、デジット線２１５－ａに沿って蓄積されている電荷を降下させることができ、電圧源４１０－ｌによって制御されるように、増幅器４１５を介して信号線４５０からデジット線２１５－ａへ電荷を移動させることができる。したがって、電荷の漏れを信号線４５０の電圧の降下に関連付けることができ、これは、漏れの電荷積分のためのこれらおよび他の技法によって有効にすることができる。回路４００のいくつかの例では、漏れの電荷積分期間にわたって、ある程度の量の電荷の漏れは正常とすることができ、または他の形で相殺することができ、電圧Ｖ_{ｓｉｇ，ｎｏｒｍａｌ}の比較的小さい降下によって、対応する予期される電圧を示すことができる。しかし、異常な電荷の漏れは、漏れの電荷積分間隔における比較的大きい電圧降下に関連付けることができ、これは、電圧Ｖ_{ｓｉｇ，ｌｅａｋｙ}によって示すことができる。

【0124】

タイミング図５００の特定の動作として示されているが、電荷の漏れは、タイミング図の追加の部分で生じることもあり、それに応じて漏れの電荷積分期間は、タイミング図５００の別の部分（たとえば、アクセス線バイアスの除去時、アクセス線のフローティング時、５０５の動作後）に始まることができる。さらに、漏れの電荷積分期間は、論理信号ＷＬが活性化されていること（たとえば、スイッチングコンポーネント２４５が開いていること）に関連付けられているが、いくつかの例では、論理信号ＷＬを不活性化することができ、これにより、スイッチングコンポーネント２４５が閉じていることが意図されるとき、スイッチングコンポーネント２４５による漏れ評価を支援することができる。

【0125】

５０８で、アクセス動作は、回路４００の漏れ条件を判定するために電気特性を評価することを含むことができる。たとえば、漏れ検出コンポーネント２７０－ａまたは感知増幅器４４０は、信号線４５０の電圧を監視するように構成することができ、これは、Ｖ_ｓｉｇの降下（たとえば、Ｖ_ｓｉｇにおける、Ｖ_ｓｉｇの時間導関数または電圧の変化）を検出すること、またはＶ_ｓｉｇを閾値（たとえば、Ｖ_{Ｔ，ｌｅａｋ}、これは電荷検出基準電圧で、メモリセル２０５－ａによって記憶されている論理状態を評価するために感知増幅器４４０によって使用されるＶ_ｒｅｆの値とは異なる構成可能電圧とすることができる）と比較することを含むことができる。いくつかの例では、漏れ検出コンポーネント２７０－ａは、信号線４５０が感知増幅器４４０から分離されているとき（たとえば、論理信号ＩＳＯ_１が不活性化されているとき）、Ｖ_ｓｉｇの変化を検出するように構成することができる。いくつかの例では、信号線４５０は、感知増幅器４４０による電荷の漏れ評価を支援するために、感知増幅器４４０に結合することができる（たとえば、論理信号ＩＳＯ_１を介してスイッチングコンポーネント４２０－ｇを活性化することによる）。５０８の評価は、アクセス線にバイアスを印加すること（たとえば、５０２、５０４、または５０６の動作のうちのいずれか１つまたは複数のバイアス、電圧源４１０－ｃ、４１０－ｄ、４１０－ｆ、４１０－ｇのうちのいずれか１つまたは複数を介したバイアス）に少なくとも部分的に基づいて、アクセス線（たとえば、信号線４５０）の電気特性を評価する一例とすることができる。いくつかの例では、５０８の評価は、アクセス線からバイアスを除去すること（たとえば、５０５における電圧源４１０－ｄの切り離し、デジット線２１５－ａからの電圧源４１０－ｃの切り離し）に少なくとも部分的に基づいて、アクセス線（たとえば、信号線４５０）の電気特性を評価する一例とすることができる。

【0126】

いくつかの例では、漏れ検出または評価は、積分器キャパシタ４３０－ａで実行することができ、これは、積分器キャパシタ４３０－ａにおける電圧もしくは電圧の変化を検出すること、または積分器キャパシタ４３０－ａの荷電状態もしくは荷電状態の変化を検出することに関連付けることができる。他の例では、漏れ検出または評価は、デジット線２１５－ａで実行することができ、これは、固有の静電容量４０５における電圧もしくは電圧の変化を検出すること、または固有の静電容量４０５の荷電状態もしくは荷電状態の変化を検出することに関連付けることができる。いくつかの例では、漏れ検出または評価は、増幅器４１５または回路４００の他の部分を通る電荷の流れを監視することによって実行することができ、これは、電圧源４１０－ｄが信号線４５０から切り離されているとき（たとえば、示されているように、積分器キャパシタ４３０－ａの放電を介して電荷の流れを支援することができる）か、または電圧源４１０－ｄが信号線４５０に結合されているとき（たとえば、少なくとも５０５の動作を省略することにより、電圧源４１０－ｄを介して電荷の流れを支援することができる）に、支援することができる。いくつかの例では、漏れ検出コンポーネント２７０－ａまたは何らかの他のコンポーネントが、５０８で漏れが検出されたかどうかの指示（たとえば、タイミング図５００のアクセス動作に関連付けられた一時的な指示、セル特有の指示、アクセス線特有の指示）を記憶することができる。

【0127】

いくつかの例では、電荷の漏れ評価は、信号線電圧Ｖ_ｓｉｇと基準電圧（たとえば、Ｖ_{Ｔ，ｌｅａｋ}）との間の差を検出することを含むことができ、これを漏れの電荷積分の結果の「ラッチ」と呼ぶことがある。たとえば、信号線４５０の電圧がＶ_{Ｔ，ｌｅａｋ}以上である場合、感知増幅器４４０は、電荷の漏れが閾値を下回るか、または他の形で正常動作もしくは許容できる動作を示す基準を満たすという電圧または他の指示を出力することができる。信号線４５０の電圧がＶ_{Ｔ，ｌｅａｋ}以下である場合、感知増幅器４４０は、電荷の漏れが閾値を上回る、または他の形で異常動作もしくは許容できない動作（たとえば、障害または他の信頼性の劣化が差し迫っている前兆）を示す基準を満たす電圧または他の指示を出力することができる。検出された漏れ状態の指示は、後の動作（たとえば、回復動作、予防策）のために、入出力コンポーネント２６０へ（たとえば、ホストデバイス１０５へ転送するため）、ローカルメモリコントローラ１６５もしくは２６５へ、デバイスメモリコントローラ１５５へ、または回路４００を含むメモリデバイス１１０の他のコンポーネントへ出力することができる。

【0128】

５０９で、アクセス手順は、スイッチングコンポーネント４２０－ｄを不活性化すること（たとえば、論理信号ＳＷ_４を不活性化することによる）を含むことができる。スイッチングコンポーネント４２０－ｄを不活性化することで、積分器キャパシタ４３０－ａの第２の端子４３２－ａに結合された電圧源４１０－ｇから、積分器キャパシタ４３０－ａの第２の端子４３２－ａに結合された電圧源４１０－ｆへの遷移を引き起こすことができる。積分器キャパシタ４３０－ａの第２の端子４３２－ａをより低い電圧の電圧源に接続することによって、積分器キャパシタ４３０－ｂによって蓄積される電荷をより低い電圧へシフトさせることができ、それに応じて積分器キャパシタ４３０－ａの第１の端子４３１－ａに結合された信号線４５０の電圧が、（Ｖ_６－Ｖ_５）の電圧レベル、または電圧源４１０－ｆが共通の接地点に結合されている場合はちょうどＶ_６の電圧レベルまで降下ことができる。したがって、スイッチングコンポーネント４２０－ｄを不活性化することで、積分器キャパシタ４３０－ａに対するシフト動作を開始することができ、これにより信号線４５０の電圧を低減させることができる。

【0129】

５１０で、アクセス動作は、書込み動作（たとえば、アクセス動作の書込み部分、アクセス動作の書換え部分）を実行することを含むことができる。たとえば、ヒステリシスグラフ３００－ａの例に戻ると、５１０で、アクセス動作は、メモリセル２０５－ａが論理１を記憶するべきであるときは、電圧３１５（たとえば、プレートロー書込み電圧、Ｖ_{ＤＬ，ｗ１}＞Ｖ_{ＰＬ，ｗ１}）を印加することを含むことができる、またはアクセス動作は、メモリセル２０５－ａが論理０を記憶するべきであるときは、電圧３２５（たとえば、プレートハイ書込み電圧、Ｖ_{ＰＬ，ｗ０}＞Ｖ_{ＤＬ，ｗ０}）を印加することを含むことができる。しかし、５０１～５０３の動作が、論理１を（たとえば、電荷の漏れ検出評価のために診断状態を書き込む一部として）書き込むことに関連付けられているとき、論理１を書き込むことに関連付けられた動作を５１０の動作から省略することができる。

【0130】

さらに、いくつかの例では、メモリセル２０５－ａは、タイミング図５００の動作がウェアレベリングまたは他のメモリ管理動作に関連付けられているときなど、ユーザデータまたは特定のパターンのデータを記憶することが意図されないことがある。したがって、いくつかの例では、５１０の動作は、書込み動作を含まないことがあり、代わりに修正されたＰＲＥシーケンスに関連付けることができ、関連付けられた行が閉じており（たとえば、論理信号ＷＬを不活性化する）、対応する書込み動作は行われない。したがって、いくつかの例では、ユーザ情報を記憶することが意図されないセルにアクセスすることによって電荷の漏れを評価するために、タイミング図５００の動作をウェアレベリング技法など、メモリ管理技法に埋め込むことができることが有利であり、これにより（たとえば、対応するライトバック動作なしにページが閉じている修正されたＰＲＥシーケンスにおいて）５１０の書込み動作の省略を支援することができる。そのような例では、タイミング図５００を参照して説明したものなど、電荷の漏れ評価技法を実行することは、メモリセル２０５を特定の状態（たとえば、漏れ評価動作の診断状態、「すべて論理１」のメモリ管理動作）に書き込むことに関連付けることができる。

【0131】

タイミング図５００に示されている動作の順序は例示を目的とし、記載の技法を支援するために、様々な他の順序および組合せのステップを実行することができる。さらに、タイミング図５００の動作のタイミングもまた例示を目的とし、ある動作と別の動作との間の特定の相対的な継続時間を示すことを意味しない。本開示による自己ブーストの様々な実施形態で示されているものより比較的短いまたは比較的長い継続時間にわたって、様々な動作を行うこともできる。

【0132】

タイミング図５００の論理信号の遷移は、ある状態から別の状態への遷移を示しており、符号が付けられた特定の動作に関連付けられた、有効にされたまたは活性化された状態（たとえば、状態「０」）と、無効にされたまたは不活性化された状態（たとえば、状態「１」）との間の遷移を概略的に反映する。様々な例では、状態は、論理信号の特定の電圧（たとえば、スイッチとして動作するトランジスタのゲートに印加される論理入力電圧）に関連付けることができ、あるの状態から別の状態への電圧の変化は、瞬間的に生じるものではない。逆に、いくつかの例では、論理信号に関連付けられた電圧は、ある論理状態から別の論理状態への曲線を経時的にたどることができる。したがって、タイミング図５００に示されている遷移は、必ずしも瞬間的な遷移を示していない。さらに、記載の遷移および関連付けられた動作をなお支援しながら、符号が付けられた動作に先行する様々な時間中に、符号が付けられた動作の遷移に関連付けられた論理信号の初期状態に到達していることがある。

【0133】

タイミング図５００の技法について、単一のメモリセル２０５（たとえば、単一のデジット線２１５、単一の信号線４５０）を参照して説明したが、漏れ評価技法は、任意の数のメモリセル２０５もしくはアクセス線またはメモリアレイ１７０で実行することができる。たとえば、タイミング図５００の動作、または本明細書に開示する例による他の技法は、開いているページ（たとえば、活性化されたワード線２１０）の各メモリセル２０５または各デジット線２１５上で、またはその何らかのサブセット（たとえば、列多重化スキームに従って）で実行することができる。いくつかの例では、タイミング図５００の動作、または本明細書に開示する例による他の技法は、感知コンポーネント２５０内に含まれる１組の感知増幅器４４０の各感知増幅器４４０を使用して実行することができる。様々な例では、それぞれのメモリセル２０５、メモリアレイのアクセス線、または感知増幅器４４０上の対応する動作は、同時に実行することができ、または互い違いのタイミングに従って実行することができる。

【0134】

タイミング図５００について、単一の診断状態（たとえば、論理１に関連付けられる）を参照して説明したが、タイミング図５００の動作は、異なる診断状態もしくは診断状態パターン、または変位もしくは他の変動をゼロ化しもしくは取り消す他の技法を使用することができ、これは、特定の論理状態に関連付けられていても関連付けられていなくてもよい。様々な例では、漏れ評価のための診断状態またはバイアスは、読出し動作（たとえば、２Ｐｒ読出し動作）のための状態またはバイアスと同じものとすることができ、または読出し動作（たとえば、読出し動作のために電圧３３５を印加すること、漏れ評価のために電圧３３５と同じ大きさであるが逆の極性を有する電圧を印加すること）に関連付けられたものとは異なるものとすることができる。いくつかの例では、診断状態またはバイアスは、ページの各デジット線２１５もしくは信号線４５０に対して同じものとすることができ、またはページのデジット線２１５もしくは信号線４５０のそれぞれに対して異なるものとすることができる。さらに、いくつかの例では、診断状態またはバイアスは、経時的に変化することができ、たとえば連続する漏れ評価間で交互にすることができる。

【0135】

タイミング図５００の技法について、容量メモリのアーキテクチャを参照して説明したが、漏れ評価技法は、信頼性の問題の前兆を識別するために、他のメモリアーキテクチャでも用いることができる。たとえば、本明細書に開示する例による漏れ評価は、異なる状態（たとえば、論理状態、材料状態）を記憶しているメモリセル２０５に関連付けることができる分散をゼロ化しまたは取り消し、関連付けられたアクセス線にバイアスし（たとえば、固有またはコンポーネントベースの静電容量を帯電させる）、そのようなバイアスを除去した後に電気特性を評価する様々な技法を含むことができる。他の例では、バイアスを維持することができ、維持されたバイアスの存在下で漏れ電荷を積分することができる。そのような技法は、様々なアクセス線またはメモリセル２０５に対する基準または診断条件を確立する様々な動作を含むことができ、これにより、通常動作とセル漏れによって引き起こされる信頼性の問題に対する可能な前兆とを区別するための単一の電荷評価基準条件（たとえば、基準電圧）の使用を支援することができる。

【0136】

図６は、本明細書に開示する例によるメモリシステムの信頼性のための電荷の漏れ検出を支援するメモリデバイス６０５のブロック図６００である。メモリデバイス６０５は、図１～図５を参照して説明したメモリデバイスの態様の一例とすることができる。メモリデバイス６０５は、メモリアレイ６１０、漏れ評価コンポーネント６１５、回復動作コンポーネント６２０、キャパシタコンポーネント６２５、バイアスコンポーネント６３０、感知増幅器６３５、メモリ状態コンポーネント６４０、メモリアドレス指定コンポーネント６４５、障害指示コンポーネント６５０、コマンドレシーバコンポーネント６５５、および漏れ評価開始コンポーネント６６０を含むことができる。これらのモジュールの各々は、互いに（たとえば、１つまたは複数のバスを介して）直接または間接的に通信することができる。

【0137】

メモリアレイ６１０は、図１を参照して説明したメモリアレイ１７０の一例とすることができる。メモリアレイ６１０は、図２を参照して説明したメモリセル２０５など、メモリセルのアレイを含むことができる。メモリアレイは、１組のワード線２１０、１組のデジット線２１５、および１組のプレート線２２０など、数組のアクセス線、またはメモリアレイ６１０の他のプレートノードもしくは共通のプレートを含むことができる。

【0138】

漏れ評価コンポーネント６１５は、メモリアレイ６１０の漏れ条件を判定するために、メモリアレイ６１０に対する漏れ検出評価を実行することができる。いくつかの例では、漏れ検出評価は、メモリアレイ６１０のアクセス線、メモリセルに結合されたアクセス線にバイアスを印加し（たとえば、バイアスコンポーネント６３０を使用して）、メモリアレイ６１０の漏れ条件を判定するためにアクセス線にバイアスを印加したことに少なくとも部分的に基づいて、アクセス線の電気特性を評価することを含むことができる。いくつかの例では、漏れ検出評価は、アクセス線からバイアスを除去することと、メモリアレイ６１０の漏れ条件を判定するために、アクセス線からバイアスを除去した後に、アクセス線の電気特性を評価することとを含むことができる。

【0139】

場合により（たとえば、漏れ評価コンポーネント６１５によって実行される漏れ検出評価の一部として）、アクセス線にバイアスを印加したことに基づいて、診断荷電状態をメモリセルに書き込むことができる。

【0140】

場合により（たとえば、漏れ評価コンポーネント６１５によって実行される漏れ検出評価の一部として）、アクセス線にバイアスを印加することは、アクセス線に結合されたキャパシタ（たとえば、キャパシタコンポーネント６２５）を帯電させることを含むことができる。

【0141】

いくつかの例では（たとえば、アクセス線をバイアスすることの一部として）、漏れ評価コンポーネント６１５は、キャパシタを帯電させた後に、アクセス線から電圧源（たとえば、バイアスコンポーネント６３０）を切り離すことができ、アクセス線から電圧源を切り離した後に、アクセス線に結合されたキャパシタを再帯電させることができる（たとえば、バイアスコンポーネント６３０を使用して）。

【0142】

いくつかの例では、アクセス線からバイアスを除去することは、アクセス線を電気的にフローティングさせることを含むことができる。

【0143】

いくつかの例では、アクセス線の電気特性を評価するために、漏れ評価コンポーネント６１５は、アクセス線に関連付けられた電荷の漏れを積分することができる。

【0144】

いくつかの例では、アクセス線の電気特性を評価するために、漏れ評価コンポーネント６１５は、アクセス線の電圧を電圧閾値と比較することができる。

【0145】

いくつかの例では、漏れ評価コンポーネント６１５は、ウェアレベリング動作に従ってユーザデータを記憶していない１組の１つまたは複数のメモリセルに基づいて、漏れ検出評価を実行することができる。

【0146】

回復動作コンポーネント６２０は、メモリアレイの判定された漏れ条件に基づいて回復動作を開始することができる。

【0147】

いくつかの例では、アクセス線の電圧を電圧閾値と（たとえば、漏れ条件を判定するためのアクセス線の評価の一部として）比較するために、感知増幅器６３５は、アクセス線の電圧を基準電圧と比較することができる。いくつかの例では、感知増幅器６３５は、メモリセルによって記憶されている論理状態を検出するように動作可能とすることができる（たとえば、読出し動作中）。

【0148】

いくつかの例では、感知増幅器６３５は、メモリセルによって記憶されている論理状態を検出するための第２の基準電圧（たとえば、読出し動作基準電圧、論理状態区分電圧）とは異なる第１の基準電圧（たとえば、漏れ検出基準電圧、漏れ状態区分電圧）と、アクセス線の電圧を比較することができる。

【0149】

いくつかの例では（たとえば、回復動作コンポーネント６２０が回復動作を開始したことに基づいて）、メモリ状態コンポーネント６４０は、アクセス線を含むメモリアレイ６１０のアドレスに対する障害指示を記憶することができる。

【0150】

いくつかの例では（たとえば、回復動作コンポーネント６２０が回復動作を開始したことに基づいて）、メモリアドレス指定コンポーネント６４５は、アクセス線を含むメモリアレイのアドレスをメモリアレイの異なるアドレスに再マッピングすることができる。

【0151】

いくつかの例では（たとえば、回復動作コンポーネント６２０が回復動作を開始したことに基づいて）、障害指示コンポーネント６５０は、メモリアレイ６１０と通信する（たとえば、メモリデバイス６０５と通信する）ホストデバイスに、アクセス線を含むメモリアレイ６１０のアドレスに対する障害条件を示すことができる。

【0152】

いくつかの例では（たとえば、ホストが開始した漏れ評価を支援するために）、コマンドレシーバコンポーネント６５５は、メモリデバイス６０５に結合されたホストデバイスから、メモリアレイ６１０に対する漏れ検出評価を実行するためのコマンドを受信することができる。

【0153】

いくつかの例では（たとえば、メモリデバイスが開始した漏れ評価を支援するために）、漏れ評価開始コンポーネント６６０は、メモリデバイス６０５の動作条件（たとえば、診断条件、診断モード、トリガ条件、周期的な漏れ評価動作）に基づいて、メモリアレイ６１０に対する漏れ検出評価を実行することを判定することができる。

【0154】

いくつかの例では（たとえば、メモリデバイスが開始した漏れ評価を支援するために）、漏れ評価開始コンポーネント６６０は、メモリアレイ上でウェアレベリング動作を実行したこと（たとえば、ウェアレベリング動作内に漏れ評価動作を挿入したこと）に基づいて、メモリアレイ６１０に対する漏れ検出評価を実行することを判定することができる。

【0155】

図７は、本開示の態様によるメモリシステムの信頼性のための電荷の漏れ検出を支援する１つまたは複数の方法７００を示す流れ図である。方法７００の動作は、本明細書に記載するメモリデバイスまたはそのコンポーネントによって実施することができる。たとえば、方法７００の動作は、図６を参照して説明したメモリデバイスによって実行することができる。いくつかの例では、メモリデバイスは、記載の機能を実行するようにメモリデバイスの機能要素を制御するための１組の命令を実行することができる。追加的にまたは代替的に、メモリデバイスは、専用ハードウェアを使用して記載の機能の態様を実行することができる。

【0156】

７０５で、メモリデバイスは、メモリアレイに対する漏れ検出評価を実行することができる（たとえば、メモリアレイの漏れ条件を判定するため）。漏れ検出評価は、本明細書に開示する例による様々な動作を含むことができる。たとえば、７０５－ａで、漏れ検出評価は、メモリアレイのアクセス線にバイアスを印加することを含むことができ、アクセス線はメモリセルに結合されている。７０５－ｂで、漏れ検出評価は、アクセス線にバイアスを印加したこと（たとえば、メモリアレイの漏れ条件を判定するため）に少なくとも部分的に基づいて、アクセス線の電気特性を評価することを含むことができる。いくつかの例では、漏れ検出評価は、メモリセルからバイアスを除去することと、アクセス線からバイアスを除去した後、アクセス線の電気特性を評価すること（たとえば、メモリアレイの漏れ条件を判定するため）とを含むことができる。７０５の動作は、本明細書に記載する方法に従って実行することができる。いくつかの例では、７０５の動作の態様は、図６を参照して説明した漏れ評価コンポーネントによって実行することができる。

【0157】

７１０で、メモリデバイスは、メモリアレイの判定された漏れ条件に基づいて回復動作を開始することができる。７１０の動作は、本明細書に記載する方法に従って実行することができる。いくつかの例では、７１０の動作の態様は、図６を参照して説明した回復動作コンポーネントによって実行することができる。

【0158】

いくつかの例では、本明細書に記載する装置が、方法７００など、１つまたは複数の方法を実行することができる。装置は、メモリアレイの漏れ条件を判定するためにメモリアレイに対する漏れ検出評価を実行し、メモリアレイの判定された漏れ条件に基づいて回復動作を開始するための特徴、回路、手段、または命令（たとえば、プロセッサによって実行可能な命令を記憶する非一時的コンピュータ可読媒体）を含むことができる。いくつかの例では、漏れ検出評価は、（たとえば、メモリセルに結合された、）メモリアレイのアクセス線にバイアスを印加し、アクセス線にバイアスを印加したこと（たとえば、メモリアレイの漏れ条件を判定するため）に少なくとも部分的に基づいて、アクセス線の電気特性を評価することを含むことができる。いくつかの例では、漏れ検出評価は、メモリセルからバイアスを除去することと、アクセス線からバイアスを除去した後、アクセス線の電気特性を評価すること（たとえば、メモリアレイの漏れ条件を判定するため）とを含むことができる。

【0159】

方法７００および本明細書に記載する装置のいくつかの例では、アクセス線にバイアスを印加したことに基づいて、診断荷電状態をメモリセルに書き込むことができる。

【0160】

方法７００および本明細書に記載する装置のいくつかの例では、アクセス線にバイアスを印加することは、アクセス線に結合されたキャパシタを帯電させるための動作、特徴、回路、手段、または命令を含むことができる。

【0161】

方法７００および本明細書に記載する装置のいくつかの例では、アクセス線にバイアスを印加することは、アクセス線に結合されたキャパシタを帯電させた後に、アクセス線から電圧源を切り離し、アクセス線から電圧源を切り離した後に、アクセス線に結合されたキャパシタを再帯電させるための動作、特徴、回路、手段、または命令を含むことができる。

【0162】

方法７００および本明細書に記載する装置のいくつかの例では、アクセス線からバイアスを除去することは、アクセス線を電気的にフローティングさせるための動作、特徴、回路、手段、または命令を含むことができる。

【0163】

方法７００および本明細書に記載する装置のいくつかの例では、アクセス線の電気特性を評価することは、アクセス線に関連付けられた電荷の漏れを積分するための動作、特徴、回路、手段、または命令を含むことができる。

【0164】

方法７００および本明細書に記載する装置のいくつかの例では、アクセス線の電気特性を評価することは、アクセス線の電圧を電圧閾値と比較するための動作、特徴、回路、手段、または命令を含むことができる。

【0165】

方法７００および本明細書に記載する装置のいくつかの例では、アクセス線の電圧を電圧閾値と比較することは、メモリセルによって記憶されている論理状態を検出するように動作可能な感知増幅器を使用して、アクセス線の電圧を基準電圧と比較するための動作、特徴、回路、手段、または命令を含むことができる。

【0166】

方法７００および本明細書に記載する装置のいくつかの例では、感知増幅器を使用して比較することは、メモリセルによって記憶されている論理状態を検出するための第２の基準電圧とは異なる第１の基準電圧と、アクセス線の電圧を比較するための動作、特徴、回路、手段、または命令を含むことができる。

【0167】

方法７００および本明細書に記載する装置のいくつかの例では、回復動作を開始することは、アクセス線を含むメモリアレイのアドレスに対する障害指示を記憶するための動作、特徴、回路、手段、または命令を含むことができる。

【0168】

方法７００および本明細書に記載する装置のいくつかの例では、回復動作を開始することは、アクセス線を含むメモリアレイのアドレスをメモリアレイの異なるアドレスに再マッピングするための動作、特徴、回路、手段、または命令を含むことができる。

【0169】

方法７００および本明細書に記載する装置のいくつかの例では、回復動作を開始することは、メモリアレイと通信するホストデバイスに、アクセス線を含むメモリアレイのアドレスに対する障害条件を示すための動作、特徴、回路、手段、または命令を含むことができる。

【0170】

方法７００および本明細書に記載する装置のいくつかの例は、メモリアレイを含むメモリデバイスに結合されたホストデバイスから、メモリアレイに対する漏れ検出評価を実行するためのコマンドを受信するための動作、特徴、回路、手段、または命令をさらに含むことができる。

【0171】

方法７００および本明細書に記載する装置のいくつかの例は、メモリアレイを含むメモリデバイスにおいて、メモリデバイスの動作条件に基づいてメモリアレイに対する漏れ検出評価を実行することを判定するための動作、特徴、回路、手段、または命令をさらに含むことができる。

【0172】

方法７００および本明細書に記載する装置のいくつかの例は、メモリアレイを含むメモリデバイスにおいて、メモリアレイ上でウェアレベリング動作を実行したことに基づいてメモリアレイに対する漏れ検出評価を実行することを判定するための動作、特徴、回路、手段、または命令をさらに含むことができる。

【0173】

方法７００および本明細書に記載する装置のいくつかの例は、ウェアレベリング動作に従ってユーザデータを記憶していない１組の１つまたは複数のメモリセルに基づいて、漏れ検出評価を実行するための動作、特徴、回路、手段、または命令をさらに含むことができる。

【0174】

本明細書に記載する方法は可能な実施例であり、動作およびステップは、並べ替えまたは他の形で修正することができ、他の実施例も可能であることに留意されたい。さらに、これらの方法のうちの２つ以上からの部分を組み合わせることもできる。

【0175】

装置について説明する。装置は、メモリアレイと、メモリアレイに結合された漏れ検出コンポーネントと、漏れ検出コンポーネントに結合されたメモリ管理コンポーネントとを含むことができる。いくつかの例では、漏れ検出コンポーネントは、メモリセルに結合された、メモリアレイのアクセス線にバイアスを印加し、アクセス線にバイアスを印加したことに少なくとも部分的に基づいてアクセス線の電気特性を評価し、電気特性を評価したことに少なくとも部分的に基づいてメモリアレイの電荷の漏れの条件を判定するように構成することができる。いくつかの例では、漏れの検出コンポーネントは、アクセス線からバイアスを除去し、アクセス線からバイアスを除去した後にアクセス線の電気特性を評価するように構成することができる。いくつかの例では、メモリ管理コンポーネントは、判定された電荷の漏れ条件に基づいて装置の回復動作を開始するように構成することができる。

【0176】

いくつかの例では、アクセス線の電気特性を評価するために、漏れ検出コンポーネントは、アクセス線に関連付けられた電荷の漏れを積分するように構成することができる。

【0177】

いくつかの例では、アクセス線の電気特性を評価するために、漏れ検出コンポーネントは、アクセス線の電圧を電圧閾値と比較するように構成することができる。

【0178】

いくつかの例では、漏れ検出コンポーネントは、メモリセルによって記憶されている論理状態を検出するように構成された感知増幅器を含み、感知増幅器は、アクセス線の電圧を電圧閾値と比較するようにさらに構成することができる。

【0179】

いくつかの例では、アクセス線の電気特性を評価するために、感知増幅器は、メモリセルによって記憶されている論理状態を検出するための第２の基準電圧とは異なる第１の基準電圧と、アクセス線の電圧を比較するように構成することができる。

【0180】

いくつかの例では、メモリ管理コンポーネントは、判定された電荷の漏れ条件に基づいて、アクセス線を含むメモリアレイのアドレスに対する障害指示を記憶するように構成することができる。

【0181】

いくつかの例では、メモリ管理コンポーネントは、判定された電荷の漏れ条件に基づいて、アクセス線を含むメモリアレイのアドレスをメモリアレイの異なるアドレスに再マッピングするように構成することができる。

【0182】

いくつかの例では、メモリ管理コンポーネントは、判定された電荷の漏れ条件に基づいて、メモリアレイと通信するホストデバイスに、アクセス線を含むメモリアレイのアドレスに対する障害条件を示すように構成することができる。

【0183】

装置について説明する。装置は、メモリアレイと、メモリアレイに結合されたメモリコントローラとを含むことができる。メモリコントローラは、メモリアレイに対する漏れ検出評価を実行し、メモリアレイの判定された漏れ条件に少なくとも部分的に基づいて回復動作を開始するように構成することができる。いくつかの例では、漏れ検出評価を実行するために、メモリコントローラは、メモリセルに結合された、メモリアレイのアクセス線にバイアスを印加し、アクセス線にバイアスを印加したことに少なくとも部分的に基づいてアクセス線の電気特性を評価することを、装置に実行させるように動作可能とすることができる。いくつかの例では、電気特性は、メモリアレイの漏れ条件を示すことができる。いくつかの例では、漏れ検出評価を実行するために、メモリコントローラは、アクセス線からバイアスを除去し、バイアスがアクセス線から除去された後にアクセス線の電気特性を評価するように動作可能とすることができる。

【0184】

本明細書に記載する情報および信号は、様々な異なる技術および技法のいずれかを使用して表すことができる。たとえば、上記の説明全体にわたって参照され得るデータ、命令、コマンド、情報、信号、ビット、シンボル、およびチップは、電圧、電流、電磁波、磁場もしくは磁性粒子、光学場もしくは粒子、あるいはこれらの任意の組合せによって表すことができる。いくつかの図面は、信号を単一の信号として示すことがあるが、信号は、信号のバスを表すことができ、バスは様々なビット幅を有することができることが、当業者には理解されよう。

【0185】

「電子的通信（ｅｌｅｃｔｒｏｎｉｃ ｃｏｍｍｕｎｉｃａｔｉｏｎ）」、「導電的接触（ｃｏｎｄｕｃｔｉｖｅ ｃｏｎｔａｃｔ）」、「接続された（ｃｏｎｎｅｃｔｅｄ）」、および「結合された（ｃｏｕｐｌｅｄ）」という用語は、構成要素間の信号の流れを可能とする構成要素間の関係を指すことができる。構成要素は、いつでも構成要素間の信号の流れを可能とすることができる何らかの導電経路が構成要素間に存在する場合、互いに電子的に通信（または、導電的に接触または接続または結合）すると考慮される。任意の所与の時点で、互いに電子的に通信（または導電的に接触または接続または結合）する構成要素間の導電経路は、接続された構成要素を含むデバイスの動作に基づいて、開回路または閉回路とすることができる。接続された構成要素間の導電経路は、構成要素間の直接的な導電経路とすることができ、または接続された構成要素間の導電経路は、スイッチ、トランジスタ、もしくは他の構成要素など、中間構成要素を含むことができる間接的な導電経路とすることができる。いくつかの例では、接続された構成要素間の信号の流れは、たとえばスイッチまたはトランジスタなど、１つまたは複数の中間構成要素を使用して、ある時間にわたって中断することができる。

【0186】

「結合する（ｃｏｕｐｌｉｎｇ）」という用語は、現在導電経路を介して構成要素間で信号を通信することが可能でない構成要素間の開回路関係から、導電経路を介して構成要素間で信号を通信することができる構成要素間の閉回路関係への変化の状況を指す。コントローラなど、構成要素が、他の構成要素同士を結合するとき、その構成要素は、その結合前は信号が流れることを許可していなかった導電経路を介して信号が当該他の構成要素間を流れることを可能にする変化を開始する。

【0187】

「分離された（ｉｓｏｌａｔｅｄ）」という用語は、現在信号が構成要素間を流れることが可能でない構成要素間の関係を指す。構成要素間に開回路が存在する場合、構成要素は互いから分離される。たとえば、構成要素間に置かれたスイッチによって分離された２つの構成要素は、スイッチが開いているとき、互いから分離される。コントローラが２つの構成要素を互いから分離するとき、コントローラは、その分離前は信号が流れることを許可していた導電経路を使用して信号が構成要素間を流れることを防止する変化をもたらす。

【0188】

メモリアレイを含む本明細書に論じるデバイスは、シリコン、ゲルマニウム、シリコンゲルマニウム合金、砒化ガリウム、窒化ガリウムなどの半導体基板上に形成することができる。いくつかの例では、基板は半導体ウェハである。他の場合、基板は、シリコンオンガラス（ＳＯＧ）もしくはシリコンオンサファイア（ＳＯＳ）などのシリコンオンインシュレータ（ＳＯＩ）基板、または別の基板上の半導体材料のエピタキシャル層とすることができる。基板または基板の小領域の伝導率は、それだけに限定されるものではないが、リン、ホウ素、またはヒ素を含む様々な化学種を使用して、ドーピングによって制御することができる。ドーピングは、基板の初期形成または成長中に、イオン注入または任意の他のドーピング手段によって実行することができる。

【0189】

本明細書に論じるスイッチング構成要素またはトランジスタは、電界効果トランジスタ（ＦＥＴ）を表すことができ、ソース、ドレイン、およびゲートを含む３つの端子デバイスを含むことができる。これらの端子は、導電材料、たとえば金属を介して、他の電子要素に接続することができる。ソースおよびドレインは、導電性を有することができ、高濃度にドープされた、たとえば縮退型の半導体領域を含むことができる。ソースおよびドレインは、低濃度にドープされた半導体領域またはチャネルによって分離することができる。チャネルがｎ型である（すなわち、大部分のキャリアが電子である）場合、このＦＥＴをｎ型ＦＥＴと呼ぶことがある。チャネルがｐ型である（すなわち、大部分のキャリアが正孔である）場合、このＦＥＴをｐ型ＦＥＴと呼ぶことがある。チャネルは、絶縁ゲート酸化物で覆うことができる。チャネル伝導率は、ゲートに電圧を印加することによって制御することができる。たとえば、それぞれｎ型ＦＥＴまたはｐ型ＦＥＴに正の電圧または負の電圧を印加する結果、チャネルが導通状態になることができる。トランジスタは、トランジスタの閾値電圧以上の電圧がトランジスタゲートに印加されたとき、「オン」または「活性状態」にすることができる。トランジスタは、トランジスタの閾値電圧未満の電圧がトランジスタゲートに印加されたとき、「オフ」または「不活性状態」にすることができる。

【0190】

添付の図面に関連して本明細書に記載する説明は、例示的な構成を説明するものであり、実施することができるすべての例または特許請求の範囲の範囲内に入るすべての例を表すものではない。本明細書に使用される「例示的（ｅｘｅｍｐｌａｒｙ）」という用語は、「例、事例、または例示として働く」ことを意味し、他の例より「好ましい」または「有利である」ことを意味しない。詳細な説明は、記載する技法の理解を提供するために、具体的な詳細を含む。しかし、これらの技法は、これらの具体的な詳細がなくても実施することができる。いくつかの事例では、記載する例の概念を曖昧にすることを回避するために、よく知られている構造およびデバイスはブロック図の形で示されている。

【0191】

添付の図では、同様の構成要素または特徴は、同じ参照ラベルを有することができる。さらに、参照ラベルに続くダッシュおよび同様の構成要素を区別する第２のラベルによって、同じタイプの様々な構成要素を区別することができる。本明細書で第１の参照ラベルだけが使用される場合、その説明は、第２の参照ラベルにかかわらず、同じ第１の参照ラベルを有する同様の構成要素のいずれか１つに適用可能である。

【0192】

本明細書に記載する情報および信号は、様々な異なる技術および技法のいずれかを使用して表すことができる。たとえば、上記の説明全体にわたって参照され得るデータ、命令、コマンド、情報、信号、ビット、シンボル、およびチップは、電圧、電流、電磁波、磁場もしくは磁性粒子、光学場もしくは粒子、あるいはこれらの任意の組合せによって表すことができる。

【0193】

本明細書で本開示に関連して記載する様々な例示的なブロックおよびモジュールは、汎用プロセッサ、ＤＳＰ、ＡＳＩＣ、ＦＰＧＡ、もしくは他のプログラマブル論理デバイス、離散ゲートもしくはトランジスタ論理、離散ハードウェア構成要素、または本明細書に記載する機能を実行するように設計されたこれらの任意の組合せによって実施または実行することができる。汎用プロセッサは、マイクロプロセッサとすることができるが、代替として、プロセッサは、任意のプロセッサ、コントローラ、マイクロコントローラ、または状態機械とすることができる。プロセッサはまた、コンピューティングデバイス（たとえば、ＤＳＰおよびマイクロプロセッサの組合せ、複数のマイクロプロセッサ、ＤＳＰコアと組み合わさった１つまたは複数のマイクロプロセッサ、または任意の他のそのような構成）の組合せとして実施することができる。

【0194】

本明細書に記載する機能は、ハードウェア、プロセッサによって実行されるソフトウェア、ファームウェア、またはこれらの任意の組合せで実施することができる。プロセッサによって実行されるソフトウェアで実施される場合、機能は、コンピュータ可読媒体上に１つまたは複数の命令またはコードとして記憶または伝送することができる。他の例および実施例は、本開示および添付の特許請求の範囲の範囲内である。たとえば、ソフトウェアの性質により、上述した機能は、プロセッサによって実行されるソフトウェア、ハードウェア、ファームウェア、ハードワイアリング、またはこれらのいずれかの組合せを使用して実施することができる。機能を実施する特徴はまた、機能の部分が異なる物理位置で実施されるように分散されることを含めて、様々な位置に物理的に位置することができる。また、特許請求の範囲を含む本明細書では、項目のリスト（たとえば、「～のうちの少なくとも１つ（ａｔ ｌｅａｓｔ ｏｎｅ ｏｆ）」または「～の１つまたは複数（ｏｎｅ ｏｒ ｍｏｒｅ ｏｆ）」などの語句によって始まる項目のリスト）内で使用される「または（ｏｒ）」は、包括的なリストを示し、したがってたとえば、「Ａ、Ｂ、またはＣのうちの少なくとも１つ」というリストは、「ＡまたはＢまたはＣ」あるいは「ＡＢまたはＡＣまたはＢＣ」あるいはＡＢＣ（すなわち、ＡおよびＢおよびＣ）を意味する。また、本明細書では、「～に基づいて（ｂａｓｅｄ ｏｎ）」という語句は、条件の閉集合への参照として解釈されるものではない。たとえば、「条件Ａに基づいて（ｂａｓｅｄ ｏｎ ｃｏｎｄｉｔｉｏｎ Ａ）」として説明される例示的なステップは、本開示の範囲から逸脱することなく、条件Ａおよび条件Ｂの両方に基づくことができる。言い換えれば、本明細書では、「～に基づいて（ｂａｓｅｄ ｏｎ）」という語句は、「～に少なくとも部分的に基づいて（ｂａｓｅｄ ａｔ ｌｅａｓｔ ｉｎ ｐａｒｔ ｏｎ）」という語句と同じように解釈されるものとする。

【0195】

本明細書の説明は、当業者が本開示を作製または使用することを可能にするために提供される。本開示への様々な修正は当業者には明らかであり、本開示の範囲から逸脱することなく、本明細書に定義する一般原理は他の変形例にも適用することができる。したがって、本開示は、本明細書に記載する例および設計に限定されるものではなく、本明細書に開示する原理および新規な特徴に一貫する最も広い範囲が与えられるべきである。

【図1】

【図2】

【図3A】

【図3B】

【図4】

【図5】

【図6】

【図7】