特許7439676 | 知財ポータル「IP Force」

知財求人 - 知財ポータルサイト「IP Force」

▶ ＴＤＫ株式会社の特許一覧

特許7439676電力変換装置および電力変換システム

書誌要約請求の範囲詳細な説明課題実施例実施するための形態図面の説明

目に優しい文字サイズ小中大 PDF Top

< >

1
2
3
4
5
6
7
8
9
10
11
12
13A
13B
13C
13D
13E
13F
14
15
16
17
18
19
20
21
22
23

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-02-19

(45)【発行日】2024-02-28

(54)【発明の名称】電力変換装置および電力変換システム

(51)【国際特許分類】

H02M 7/48 20070101AFI20240220BHJP

【ＦＩ】

H02M7/48 E

【請求項の数】 3

(21)【出願番号】P 2020124904

(22)【出願日】2020-07-22

(65)【公開番号】P2022021389

(43)【公開日】2022-02-03

【審査請求日】2023-05-09

(73)【特許権者】

【識別番号】000003067

【氏名又は名称】ＴＤＫ株式会社

(74)【代理人】

【識別番号】110001357

【氏名又は名称】弁理士法人つばさ国際特許事務所

(72)【発明者】

【氏名】龍建儒

【審査官】佐藤匡

(56)【参考文献】

【文献】特開２０１４－１７６２５３（ＪＰ，Ａ）

【文献】特開２００２－２７２１８２（ＪＰ，Ａ）

【文献】特開２０１７－１９２２０６（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０２Ｍ７／４８

(57)【特許請求の範囲】

【請求項1】

第１の電圧線と第１のノードとの間の経路に設けられた第１のスイッチング素子と、第２の電圧線と前記第１のノードとの間の経路に設けられた第２のスイッチング素子とを含み、前記第１のスイッチング素子がオン状態になる期間と前記第２のスイッチング素子がオン状態になる期間との間の所定の時間長を有する期間において前記第１のスイッチング素子および前記第２のスイッチング素子がオフ状態になる第１のスイッチング素子ペアと、
前記第１の電圧線と第２のノードとの間の経路に設けられた第３のスイッチング素子と、前記第２の電圧線と前記第２のノードとの間の経路に設けられた第４のスイッチング素子とを含み、前記第３のスイッチング素子がオン状態になる期間と前記第４のスイッチング素子がオン状態になる期間との間の前記所定の時間長を有する期間において前記第３のスイッチング素子および前記第４のスイッチング素子がオフ状態になる第２のスイッチング素子ペアと、
前記第１のノードから第１の出力端子までの第１の経路に設けられた第１のＡＣリアクトルと、
前記第２のノードから前記第１の出力端子までの第２の経路に設けられた第２のＡＣリアクトルと、
前記第１のＡＣリアクトルに流れる第１の電流に応じた第１の信号に含まれる高周波成分を除去するとともに位相を調整することにより第２の信号を生成可能な第１のフィルタを有し、前記第２の信号に基づいて、前記所定の時間長に応じた絶対値を有し互いに極性が異なる第１の値および第２の値の間で、前記第２の信号の極性が変化する度に遷移する第１の誤差信号を生成可能な第１の誤差信号生成部と、
前記第２のＡＣリアクトルに流れる第２の電流に応じた第３の信号に含まれる高周波成分を除去するとともに位相を調整することにより第４の信号を生成可能な第２のフィルタを有し、前記第４の信号に基づいて、前記第１の値および前記第２の値の間で、前記第４の信号の極性が変化する度に遷移する第２の誤差信号を生成可能な第２の誤差信号生成部と、
前記第１の誤差信号に基づいて前記第１のスイッチング素子および前記第２のスイッチング素子の動作を制御可能であり、前記第２の誤差信号に基づいて前記第３のスイッチング素子および前記第４のスイッチング素子の動作を制御可能なスイッチング制御部と
を備え、
前記スイッチング制御部は、
前記第１の電流および前記第２の電流の電流指令値を生成し、
前記電流指令値と前記第１の誤差信号とを加算し、その加算結果から前記第１の信号を減算し、その減算結果に基づいて、前記第１のスイッチング素子および前記第２のスイッチング素子におけるデューティ比を指示する第１のデューティ比信号を生成し、前記第１のデューティ比信号に基づいて前記第１のスイッチング素子および前記第２のスイッチング素子の動作を制御可能であり、
前記電流指令値と前記第２の誤差信号とを加算し、その加算結果から前記第３の信号を減算し、その減算結果に基づいて、前記第３のスイッチング素子および前記第４のスイッチング素子におけるデューティ比を指示する第２のデューティ比信号を生成し、前記第２のデューティ比信号に基づいて前記第３のスイッチング素子および前記第４のスイッチング素子の動作を制御可能である
電力変換装置。

【請求項2】

前記第１の電圧線と第３のノードとの間の経路に設けられた第５のスイッチング素子と、前記第２の電圧線と前記第３のノードとの間の経路に設けられた第６のスイッチング素子とを含む第３のスイッチング素子ペアと、
前記第１の経路における、前記第１のＡＣリアクトルと前記第１の出力端子との間に接続された第１の端子と、前記第３のノードから第２の出力端子までの第３の経路に接続された第２の端子とを有する容量素子と
をさらに備え、
前記スイッチング制御部は、さらに、前記第５のスイッチング素子および前記第６のスイッチング素子の動作を制御可能である
請求項１に記載の電力変換装置。

【請求項3】

請求項１または請求項２に記載の電力変換装置と、
前記電力変換装置の前記第１の電圧線および前記第２の電圧線に接続された直流電源と
を備えた
電力変換システム。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、電力を変換する電力変換装置および電力変換システムに関する。

【背景技術】

【0002】

例えば、特許文献１には、ゼロクロスタイミング付近でのクロスオーバー歪みの改善を図るＰＷＭ（Pulse Width Modulation）駆動回路が開示されている。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２００８－３０１１９２号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

電力変換装置では、スイッチング素子を駆動する際、入力電源の短絡を防ぐため、しばしば、上アームのスイッチング素子および下アームのスイッチング素子を共にオフ状態にする期間（デッドタイム）が設けられる。しかしながら、このようにデッドタイムを設けることにより、交流出力電流の波形に歪みが生じ、その結果、交流出力電圧の波形にも歪みが生じるおそれがある。よって、電力変換装置では、このような波形歪みを低減することが望まれている。

【0005】

波形歪みを低減することができる電力変換装置および電力変換システムを提供することが望ましい。

【課題を解決するための手段】

【0006】

本発明の電力変換装置は、第１のスイッチング素子ペアと、第２のスイッチング素子ペアと、第１のＡＣリアクトルと、第２のＡＣリアクトルと、第１の誤差信号生成部と、第２の誤差信号生成部と、スイッチング制御部とを備えている。第１のスイッチング素子ペアは、第１の電圧線と第１のノードとの間の経路に設けられた第１のスイッチング素子と、第２の電圧線と第１のノードとの間の経路に設けられた第２のスイッチング素子とを含む。第１のスイッチング素子および第２のスイッチング素子は、第１のスイッチング素子がオン状態になる期間と第２のスイッチング素子がオン状態になる期間との間の所定の時間長を有する期間においてオフ状態になる。第１のスイッチング素子ペアは、第１の電圧線と第２のノードとの間の経路に設けられた第３のスイッチング素子と、第２の電圧線と第２のノードとの間の経路に設けられた第４のスイッチング素子とを含む。第３のスイッチング素子および第４のスイッチング素子は、第３のスイッチング素子がオン状態になる期間と第４のスイッチング素子がオン状態になる期間との間の所定の時間長を有する期間においてオフ状態になる。第１のＡＣリアクトルは、第１のノードから第１の出力端子までの第１の経路に設けられる。第２のＡＣリアクトルは、第２のノードから第１の出力端子までの第２の経路に設けられる。第１の誤差信号生成部は、第１のＡＣリアクトルに流れる第１の電流に応じた第１の信号に含まれる高周波成分を除去するとともに位相を調整することにより第２の信号を生成可能な第１のフィルタを有し、第２の信号に基づいて、所定の時間長に応じた絶対値を有し互いに極性が異なる第１の値および第２の値の間で、第２の信号の極性が変化する度に遷移する第１の誤差信号を生成可能に構成される。第２の誤差信号生成部は、第２のＡＣリアクトルに流れる第２の電流に応じた第３の信号に含まれる高周波成分を除去するとともに位相を調整することにより第５の信号を生成可能な第２のフィルタを有し、第４の信号に基づいて、第１の値および第２の値の間で、第４の信号の極性が変化する度に遷移する第２の誤差信号を生成可能に構成される。スイッチング制御部は、第１の誤差信号に基づいて第１のスイッチング素子および第２のスイッチング素子の動作を制御可能であり、第２の誤差信号に基づいて第３のスイッチング素子および第４のスイッチング素子の動作を制御可能に構成される。上記スイッチング制御部は、第１の電流および第２の電流の電流指令値を生成し、電流指令値と第１の誤差信号とを加算し、その加算結果から第１の信号を減算し、その減算結果に基づいて、第１のスイッチング素子および第２のスイッチング素子におけるデューティ比を指示する第１のデューティ比信号を生成し、第１のデューティ比信号に基づいて第１のスイッチング素子および第２のスイッチング素子の動作を制御可能であり、電流指令値と第２の誤差信号とを加算し、その加算結果から第３の信号を減算し、その減算結果に基づいて、第３のスイッチング素子および第４のスイッチング素子におけるデューティ比を指示する第２のデューティ比信号を生成し、第２のデューティ比信号に基づいて第３のスイッチング素子および第４のスイッチング素子の動作を制御可能である。

【0007】

本発明の電力変換システムは、上記電力変換装置と、直流電源とを備えている。直流電源は、電力変換装置の第１の電圧線および第２の電圧線に接続される。

【発明の効果】

【0008】

本発明の電力変換装置および電力変換システムによれば、第１のＡＣリアクトルに流れる第１の電流に応じた第１の信号に含まれる高周波成分を除去するとともに位相を調整することにより第２の信号を生成し、第２の信号に基づいて、所定の時間長に応じた絶対値を有し互いに極性が異なる第１の値および第２の値の間で、第２の信号の極性が変化する度に遷移する第１の誤差信号を生成し、第１の誤差信号に基づいて第１のスイッチング素子および第２のスイッチング素子の動作を制御するようにしたので、波形歪みを低減することができる。

【図面の簡単な説明】

【0009】

【図1】本発明の一実施の形態に係る電力変換装置の一構成例を表す回路図である。

【図2】図１に示した電力変換装置の一動作例を表すタイミング波形図である。

【図3】図１に示した制御部におけるサンプリング動作の一例を表すタイミング波形図である。

【図4】図１に示した制御部の一構成例を表すブロック図である。

【図5】図４に示した誤差電圧生成部の一構成例を表すブロック図である。

【図6】図５に示した誤差電圧の一例を表す波形図である。

【図7】図４に示したゲート信号生成部の一構成例を表すブロック図である。

【図8】図７に示したゲート信号生成部の一動作例を表す波形図である。

【図9】シミュレーション条件を表す表である。

【図10】図１に示した電力変換装置の一動作例を表すタイミング波形図である。

【図11】図１に示した電力変換装置の一動作例を表す他のタイミング波形図である。

【図12】図１に示した電力変換装置の一動作例を表す他のタイミング波形図である。

【図13A】図１に示した電力変換装置の一動作例を表すスイッチングパターンの一例を表す説明図である。

【図13B】図１に示した電力変換装置の一動作例を表すスイッチングパターンの一例を表す説明図である。

【図13C】図１に示した電力変換装置の一動作例を表すスイッチングパターンの一例を表す説明図である。

【図13D】図１に示した電力変換装置の一動作例を表すスイッチングパターンの一例を表す説明図である。

【図13E】図１に示した電力変換装置の一動作例を表すスイッチングパターンの一例を表す説明図である。

【図13F】図１に示した電力変換装置の一動作例を表すスイッチングパターンの一例を表す説明図である。

【図14】図１に示した電力変換装置の一動作例を表す他のタイミング波形図である。

【図15】比較例に係る電力変換装置の一動作例を表す他のタイミング波形図である。

【図16】図１に示した電力変換装置の一特性例を表す表である。

【図17】図１に示した電力変換装置の一動作例を表す他のタイミング波形図である。

【図18】変形例に係る電力変換装置の一構成例を表す回路図である。

【図19】他の変形例に係る電力変換装置の一構成例を表す回路図である。

【図20】図１９に示した制御部の一構成例を表すブロック図である。

【図21】他の変形例に係る電力変換装置の一構成例を表す回路図である。

【図22】他の変形例に係る電力変換装置の一構成例を表す回路図である。

【図23】他の変形例に係る電力変換装置の一構成例を表す回路図である。

【発明を実施するための形態】

【0010】

以下、本発明の実施の形態について、図面を参照して詳細に説明する。

【0011】

［構成例］
図１は、本発明の一実施の形態に係る電力変換装置（電力変換装置１）の一構成例を表すものである。この電力変換装置１は、インターリーブ方式のトーテムポールインバータである。電力変換装置１は、端子Ｔ１１，Ｔ１２と、端子Ｔ２１，Ｔ２２とを備えている。端子Ｔ１１，Ｔ１２には、直流電源ＰＤＣが接続されている。直流電源ＰＤＣは、例えば直流電源装置であってもよい。この直流電源装置は、例えば、バッテリおよびＤＣ／ＤＣコンバータを有し、ＤＣ／ＤＣコンバータが、このバッテリから供給された直流電力を変換し、変換された直流電力を電力変換装置１に供給してもよい。端子Ｔ２１，Ｔ２２は、負荷装置ＬＯＡＤに接続されている。

【0012】

電力変換装置１は、電圧検出部２１と、容量素子２２と、スイッチング素子ＳＷ１～ＳＷ６と、電流検出部２３Ａ，２３Ｂと、ＡＣリアクトル２４Ａ，２４Ｂと、容量素子２５と、ＥＭＩ（Electro Magnetic Interference）フィルタ２６と、電流検出部２７と、電圧検出部２８と、スイッチ２９Ｕ，２９Ｗと、制御部３０とを備えている。

【0013】

電圧検出部２１は、直流バス電圧Ｖdcを検出するように構成される。電圧検出部２１の一端は端子Ｔ１１に導かれた電圧線Ｌ１に接続され、他端は端子Ｔ１２に導かれた基準電圧線Ｌ２に接続される。電圧検出部２１は、基準電圧線Ｌ２での電圧を基準とした電圧線Ｌ１での電圧を直流バス電圧Ｖdcとして検出する。そして、電圧検出部２１は、検出した直流バス電圧Ｖdcについての情報を制御部３０に供給するようになっている。

【0014】

容量素子２２の一端は電圧線Ｌ１に接続され、他端は基準電圧線Ｌ２に接続される。容量素子２２は、キャパシタンスＣdcを有する。

【0015】

スイッチング素子ＳＷ１～ＳＷ６は、ゲート信号Ｓ１～Ｓ６に基づいてそれぞれスイッチング動作を行うように構成される。スイッチング素子ＳＷ１～ＳＷ６は、例えば絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ：Insulated Gate Bipolar Transistor）を用いて構成される。スイッチング素子ＳＷ１～ＳＷ６のそれぞれは、還流ダイオードを有している。スイッチング素子ＳＷ１の還流ダイオードのアノードは、スイッチング素子ＳＷ１のエミッタに接続され、カソードは、スイッチング素子ＳＷ１のコレクタに接続される。スイッチング素子ＳＷ２～ＳＷ６についても同様である。

【0016】

スイッチング素子ＳＷ１は、電圧線Ｌ１とノードＮ１との間の経路に設けられ、オン状態になることにより電圧線Ｌ１をノードＮ１に接続するように構成される。スイッチング素子ＳＷ１のコレクタは電圧線Ｌ１に接続され、ゲートにはゲート信号Ｓ１が供給され、エミッタはノードＮ１に接続される。スイッチング素子ＳＷ２は、基準電圧線Ｌ２とノードＮ１との間の経路に設けられ、オン状態になることにより基準電圧線Ｌ２をノードＮ１に接続するように構成される。スイッチング素子ＳＷ２のコレクタはノードＮ１に接続され、ゲートにはゲート信号Ｓ２が供給され、エミッタは基準電圧線Ｌ２に接続される。ノードＮ１は、スイッチング素子ＳＷ１のエミッタとスイッチング素子ＳＷ２のコレクタとの接続点である。

【0017】

スイッチング素子ＳＷ３は、電圧線Ｌ１とノードＮ２との間の経路に設けられ、オン状態になることにより電圧線Ｌ１をノードＮ２に接続するように構成される。スイッチング素子ＳＷ３のコレクタは電圧線Ｌ１に接続され、ゲートにはゲート信号Ｓ３が供給され、エミッタはノードＮ２に接続される。スイッチング素子ＳＷ４は、基準電圧線Ｌ２とノードＮ２との間の経路に設けられ、オン状態になることにより基準電圧線Ｌ２をノードＮ２に接続するように構成される。スイッチング素子ＳＷ４のコレクタはノードＮ２に接続され、ゲートにはゲート信号Ｓ４が供給され、エミッタは基準電圧線Ｌ２に接続される。ノードＮ２は、スイッチング素子ＳＷ３のエミッタとスイッチング素子ＳＷ４のコレクタとの接続点である。

【0018】

スイッチング素子ＳＷ５は、電圧線Ｌ１とノードＮ３との間の経路に設けられ、オン状態になることにより電圧線Ｌ１をノードＮ３に接続するように構成される。スイッチング素子ＳＷ５のコレクタは電圧線Ｌ１に接続され、ゲートにはゲート信号Ｓ５が供給され、エミッタはノードＮ３に接続される。スイッチング素子ＳＷ６は、基準電圧線Ｌ２とノードＮ３との間の経路に設けられ、オン状態になることにより基準電圧線Ｌ２をノードＮ３に接続するように構成される。スイッチング素子ＳＷ６のコレクタはノードＮ３に接続され、ゲートにはゲート信号Ｓ６が供給され、エミッタは基準電圧線Ｌ２に接続される。ノードＮ３は、スイッチング素子ＳＷ５のエミッタとスイッチング素子ＳＷ６のコレクタとの接続点である。

【0019】

電流検出部２３Ａは、ノードＮ１から端子Ｔ２１への経路に設けられ、ＡＣリアクトル２４ＡにおいてノードＮ１から電圧線ＵＬに向かって流れる電流ｉ_inv1を検出するように構成される。電流検出部２３Ａの一端はノードＮ１に接続され、他端はＡＣリアクトル２４Ａの一端に接続される。電流検出部２３Ａは、検出した電流ｉ_inv1についての情報を制御部３０に供給するようになっている。

【0020】

ＡＣリアクトル２４Ａは、ノードＮ１から端子Ｔ２１への経路に設けられ、ＡＣリアクトル２４Ａの一端は電流検出部２３Ａの他端に接続され、他端は電圧線ＵＬに接続される。ＡＣリアクトル２４Ａは、インダクタンスＬinv1を有する。ＡＣリアクトル２４Ａおよび容量素子２５は、ローパスフィルタを構成する。

【0021】

電流検出部２３Ｂは、ノードＮ２から端子Ｔ２１への経路に設けられ、ＡＣリアクトル２４ＢにおいてノードＮ２から電圧線ＵＬに向かって流れる電流ｉ_inv2を検出するように構成される。電流検出部２３Ｂの一端はノードＮ２に接続され、他端はＡＣリアクトル２４Ｂの一端に接続される。電流検出部２３Ｂは、検出した電流ｉ_inv2についての情報を制御部３０に供給するようになっている。

【0022】

ＡＣリアクトル２４Ｂは、ノードＮ２から端子Ｔ２１への経路に設けられ、ＡＣリアクトル２４Ｂの一端は電流検出部２３Ｂの他端に接続され、他端は電圧線ＵＬに接続される。ＡＣリアクトル２４Ｂは、インダクタンスＬinv2を有する。インダクタンスＬinv2は、例えばインダクタンスＬinv1と同じにすることができる。ＡＣリアクトル２４Ｂおよび容量素子２５は、ローパスフィルタを構成する。

【0023】

容量素子２５の一端は電圧線ＵＬに接続され、他端はノードＮ３に導かれた電圧線ＷＬに接続される。容量素子２５は、キャパシタンスＣinvを有する。

【0024】

ＥＭＩフィルタ２６は、電圧線ＵＬ，ＷＬに設けられ、電磁ノイズを除去するように構成される。

【0025】

電流検出部２７は、電圧線ＵＬに設けられ、電力変換装置１の負荷電流ｉ_ldを検出するように構成される。電流検出部２７の一端はＥＭＩフィルタ２６に接続され、他端は電圧検出部２８およびスイッチ２９Ｕに接続される。電流検出部２７は、検出した負荷電流ｉ_ldについての情報を制御部３０に供給するようになっている。

【0026】

電圧検出部２８は、電力変換装置１から出力される交流出力電圧ｅ_invを検出するように構成される。電圧検出部２８の一端は電圧線ＵＬに接続され、他端は電圧線ＷＬに接続される。電圧検出部２８は、電圧線ＷＬでの電圧を基準とした電圧線ＵＬでの電圧を交流出力電圧ｅ_invとして検出する。そして、電圧検出部２８は、検出した交流出力電圧ｅ_invについての情報を制御部３０に供給するようになっている。

【0027】

スイッチ２９Ｕは、オン状態になることにより、電圧線ＵＬを負荷装置ＬＯＡＤに接続するように構成される。スイッチ２９Ｕの一端は電圧線ＵＬに接続され、他端は端子Ｔ２１に接続される。スイッチ２９Ｕは、スイッチ制御信号Ｓsdに基づいてオンオフするようになっている。

【0028】

スイッチ２９Ｗは、オン状態になることにより、電圧線ＷＬを負荷装置ＬＯＡＤに接続するように構成される。スイッチ２９Ｗの一端は電圧線ＷＬに接続され、他端は端子Ｔ２２に接続される。スイッチ２９Ｗは、スイッチ制御信号Ｓsdに基づいてオンオフするようになっている。

【0029】

端子Ｔ２１，Ｔ２２は、負荷装置ＬＯＡＤに接続される。負荷装置ＬＯＡＤは、一端が端子Ｔ２１に接続され他端が端子Ｔ２２に接続された、インピーダンスＺloadを有する負荷を含む。

【0030】

制御部３０は、電力変換装置１の動作を制御するように構成される。制御部３０は、例えば、１または複数のマイクロコントローラを用いて構成される。制御部３０は、交流出力電圧ｅ_inv、電流ｉ_inv1，ｉ_inv2、負荷電流ｉ_ld、および直流バス電圧Ｖdcに基づいて、演算処理を行うことにより、ゲート信号Ｓ１～Ｓ６を生成する。これにより、制御部３０は、交流出力電圧ｅ_invの電圧振幅が所定の振幅になるように電圧振幅一定制御を行う。

【0031】

図２は、電力変換装置１におけるインターリーブ動作の一例を表すものであり、（Ａ）はデューティ比ｄを示し、（Ｂ）はキャリア信号ＣＲ１の波形を示し、（Ｃ）はキャリア信号ＣＲ２の波形を示し、（Ｄ）～（Ｉ）はゲート信号Ｓ１～Ｓ６の波形を示す。この例では、ゲート信号Ｓ１が高レベルである場合にはスイッチング素子ＳＷ１はオン状態になり、ゲート信号Ｓ１が低レベルである場合にはスイッチング素子ＳＷ１はオフ状態になる。ゲート信号Ｓ２～Ｓ６についても同様である。なお、この図２では、説明の便宜上、周期Ｔｓの期間を長くしているが、例えば、周期Ｔｓは５０μsec.（＝１／２０ｋＨｚ）に設定することができ、周期Ｔsdは１６．７msec.（＝１／６０Ｈｚ）に設定することができる。

【0032】

制御部３０は、後述するようにデューティ比ｄおよびキャリア信号ＣＲ１，ＣＲ２を生成する（図２（Ａ）～（Ｃ））。キャリア信号ＣＲ１の位相と、キャリア信号ＣＲ２の位相とは、互いに１８０度ずれている。そして、制御部３０は、デューティ比ｄおよびキャリア信号ＣＲ１に基づいてゲート信号Ｓ１，Ｓ２を生成し（図２（Ｄ），（Ｅ））、デューティ比ｄおよびキャリア信号ＣＲ２に基づいてゲート信号Ｓ３，Ｓ４を生成する（図２（Ｆ）、（Ｇ））。また、制御部３０は、周期Ｔsdのゲート信号Ｓ５，Ｓ６を生成する（図２（Ｈ），（Ｉ））。スイッチング素子ＳＷ１～ＳＷ６は、これらのゲート信号Ｓ１～Ｓ６に基づいてそれぞれオンオフする。ＡＣリアクトル２４Ａおよび容量素子２５からなるローパスフィルタは、スイッチング素子ＳＷ１，ＳＷ２，ＳＷ５，ＳＷ６のスイッチング動作により生成された信号に含まれる高周波数成分を除去する。同様に、ＡＣリアクトル２４Ｂおよび容量素子２５からなるローパスフィルタは、スイッチング素子ＳＷ３，ＳＷ４，ＳＷ５，ＳＷ６のスイッチング動作により生成された信号に含まれる高周波数成分を除去する。このようにして、電力変換装置１は、インターリーブ動作を行うことにより、交流出力電圧ｅ_invを生成するようになっている。

【0033】

図示していないが、ゲート信号Ｓ１が高レベルになる期間と、ゲート信号Ｓ２が高レベルになる期間との間には、ゲート信号Ｓ１，Ｓ２がともに低レベルになる、所定の時間長（デッドタイムＴｄ）を有する期間が設けられている。このデッドタイムＴｄは、電圧線Ｌ１および基準電圧線Ｌ２が電気的に短絡するのを回避するために設けられる。ゲート信号Ｓ３，Ｓ４についても同様であり、ゲート信号Ｓ５，Ｓ６についても同様である。このようにデッドタイムＴｄを設けることにより、出力電流波形に歪みが生じ、その結果、出力電圧波形にも歪みが生じるおそれがある。そして、この出力電圧波形の歪みにより、出力電圧の実効値が低下してしまうおそれがある。そこで、電力変換装置１では、デッドタイム補償を行うことにより、波形歪みや、出力電圧の実効値の低下を抑制するようになっている。

【0034】

制御部３０は、交流出力電圧ｅ_inv、電流ｉ_inv1，ｉ_inv2、負荷電流ｉ_ld、および直流バス電圧Ｖdcを、周期Ｔｓ（例えば５０μsec.（＝１／２０ｋＨｚ））ごとにサンプリングするＡＤ変換回路を有している。例えば、制御部３０は、図３（Ａ），（Ｂ）に示したように、キャリア信号ＣＲ１が“０”になるタイミングで、電流検出部２３Ａにより検出された電流Ｉ_inv1をサンプリングしてＡＤ変換を行うことにより、電流Ｉ_inv1を示すデジタル値を求める。また、制御部３０は、図３（Ａ），（Ｃ）に示したように、キャリア信号ＣＲ２が“０”になるタイミングで、電流検出部２３Ｂにより検出された電流Ｉ_inv2をサンプリングしてＡＤ変換を行うことにより、電流Ｉ_inv2を示すデジタル値を求める。交流出力電圧ｅ_inv、負荷電流ｉ_ld、および直流バス電圧Ｖdcについても同様である。そして、制御部３０は、これらのデジタル値に基づいて演算処理を行う。以下、ＡＤ変換されたデジタル値を表すものとして、交流出力電圧ｅ_inv、電流ｉ_inv1，ｉ_inv2、負荷電流ｉ_ld、および直流バス電圧Ｖdcを適宜用いる。

【0035】

なお、図３では、キャリア信号ＣＲ１，ＣＲ２が“０”になるタイミングで、電流Ｉ_inv1，Ｉ_inv2をそれぞれサンプリングしたが、これに限定されるものではない。これに代えて、例えば、キャリア信号ＣＲ１，ＣＲ２が“１”になるタイミングで、電流Ｉ_inv1，Ｉ_inv2をそれぞれサンプリングしてもよい。また、例えば、キャリア信号ＣＲ１が“０”になるタイミングで電流Ｉinv1をサンプリングし、キャリア信号ＣＲ２が“１”になるタイミングで電流Ｉinv2をサンプリングしてもよい。また、例えば、キャリア信号ＣＲ１が“１”になるタイミングで電流Ｉinv1をサンプリングし、キャリア信号ＣＲ２が“０”になるタイミングで電流Ｉinv2をサンプリングしてもよい。

【0036】

また、図３では、キャリア信号ＣＲ１の周期Ｔｓに対応する期間において電流Ｉinv1を１回サンプリングするとともに、キャリア信号ＣＲ２の周期Ｔｓに対応する期間において電流Ｉinv2を１回サンプリングしたが、これに限定されるものではない。これに代えて、例えば、キャリア信号ＣＲ１の周期Ｔｓに対応する期間において電流Ｉinv1を複数回サンプリングしてもよい。そして、この複数回のサンプリング結果の平均値を算出してもよい。同様に、例えば、キャリア信号ＣＲ２の周期Ｔｓに対応する期間において電流Ｉinv2を複数回サンプリングしてもよい。そして、この複数回のサンプリング結果の平均値を算出してもよい。

【0037】

図４は、制御部３０の一構成例を表すものである。制御部３０は、指令値生成部３１と、電圧制御部３２と、誤差電圧生成部４０Ａ，４０Ｂと、乗算部３３Ａ，３３Ｂと、電流制御部５０と、キャリア信号生成部３４と、ゲート信号生成部６０とを有している。

【0038】

指令値生成部３１は、交流出力電圧ｅ_invの指令値ｅ_inv*を生成するように構成される。指令値生成部３１は、次式に基づいて、指令値ｅ_inv*を生成する。
ｅ_inv* ＝Ｅinv*・Sin（θinv）
この式において、Ｅinv*は振幅値の指令値であり、θinvは位相角度である。

【0039】

電圧制御部３２は、交流出力電圧ｅ_invの指令値ｅ_inv*、交流出力電圧ｅ_inv、および負荷電流ｉ_ldに基づいて、交流出力電圧ｅ_invが交流出力電圧ｅ_invの指令値ｅ_inv*になるように交流出力電圧ｅ_invを制御することにより、電流ｉ_inv1，ｉ_inv2の指令値ｉ_inv*を生成するように構成される。

【0040】

誤差電圧生成部４０Ａは、電流ｉ_inv1および直流バス電圧Ｖdcに基づいて、スイッチング素子ＳＷ１，ＳＷ２に係るデッドタイム補償を行うための誤差電圧ｅ_td1を生成するように構成される。同様に、誤差電圧生成部４０Ｂは、電流ｉ_inv2および直流バス電圧Ｖdcに基づいて、スイッチング素子ＳＷ３，ＳＷ４に係るデッドタイム補償を行うための誤差電圧ｅ_td2を生成するように構成される。以下に、誤差電圧生成部４０Ａを例に挙げて詳細に説明する。なお、誤差電圧生成部４０Ｂについても同様である。

【0041】

図５は、誤差電圧生成部４０Ａの一構成例を表すものである。誤差電圧生成部４０Ａは、極性検出部４１と、ゲイン乗算部４５とを有している。

【0042】

極性検出部４１は、電流ｉ_inv1の極性を検出するように構成される。言い換えれば、極性検出部４１は、ＡＣリアクトル２４Ａ（図１）に流れる電流ｉ_inv1の向きが、ノードＮ１から電圧線ＵＬに向かう方向、および電圧線ＵＬからノードＮ１に向かう方向のどちらであるかを検出するようになっている。極性検出部４１は、ローパスフィルタ（ＬＰＦ）４２と、オールパスフィルタ（ＡＰＦ）４３と、比較部４４とを有している。

【0043】

ローパスフィルタ４２は、電流ｉ_inv1に含まれる高周波数成分を除去するように構成される。ローパスフィルタ４２は、カットオフ周波数ｆｃについての情報に基づいて、フィルタのカットオフ周波数を設定するようになっている。

【0044】

オールパスフィルタ４３は、ローパスフィルタ４２から供給された信号の位相を進めることにより、ローパスフィルタ４２により遅れた位相を元に戻す処理を行うように構成される。オールパスフィルタ４３には、ローパスフィルタ４２のカットオフ周波数ｆｃについての情報に基づいて、ローパスフィルタ４２により遅れた位相を元に戻す処理を行う。そして、オールパスフィルタ４３は、この処理を行うことにより信号ｉ_dir1を生成するようになっている。

【0045】

比較部４４は、信号ｉ_dir1と信号値“０”とを比較することにより、極性信号Ｉ_dir1を生成するように構成される。比較部４４は、次式に基づいて、極性信号Ｉ_dir1を生成する。
ｉ_dir1≧０ → Ｉ_dir1＝１
ｉ_dir1＜０ → Ｉ_dir1＝－１
このように、極性信号Ｉ_dir1は、“１”および“－１”の間で遷移する信号である。“１”は、ＡＣリアクトル２４Ａ（図１）に流れる電流の向きが、ノードＮ１から電圧線ＵＬに向かう方向であることを示し、“－１”は、ＡＣリアクトル２４Ａ（図１）に流れる電流の向きが、電圧線ＵＬからノードＮ１に向かう方向であることを示す。

【0046】

この構成により、極性検出部４１では、ローパスフィルタ４２により、電流ｉ_inv1に含まれるスイッチングノイズの成分を除去することができる。また、極性検出部４１では、ローパスフィルタ４２に入力される電流ｉ_inv1の位相と、オールパスフィルタ４３から出力される信号ｉ_dir1の位相とを一致させることができる。よって、極性検出部４１では、電流ｉ_inv1の極性の変化を精度よく検出することにより極性信号Ｉ_dir1を生成することができるようになっている。

【0047】

ゲイン乗算部４５は、極性検出部４１により生成された極性信号Ｉ_dir1にゲインを乗算することにより誤差電圧ｅ_td1を生成するように構成される。ゲイン乗算部４５は、次式に基づいて、誤差電圧ｅ_td1を生成する。
ｅ_td1 ＝ａ・ｆｓ・Ｖdc・Ｔｄ・Ｉ_dir1
すなわち、“ａ・ｆｓ・Ｖdc・Ｔｄ”がゲインである。ここで、ａは“０”より大きく“１”より小さい係数である。この係数ａは、例えば、負荷電流ｉ_ldが小さい場合には小さい値にし、負荷電流ｉ_ldが大きい場合には大きい値にすることが望ましい。よって、係数ａは、出力電力や出力電流の振幅などに応じて変化させることが望ましい。

【0048】

このようにして、誤差電圧生成部４０Ａは、電流ｉ_inv1の極性が変化する度に遷移し、スイッチング素子ＳＷ１，ＳＷ２におけるデッドタイムＴｄに応じた振幅を有する誤差電圧ｅ_td1を生成する。同様に、誤差電圧生成部４０Ｂは、電流ｉ_inv2の極性が変化する度に遷移し、スイッチング素子ＳＷ３，ＳＷ４におけるデッドタイムＴｄに応じた振幅を有する誤差電圧ｅ_td2を生成する。なお、スイッチング素子ＳＷ５，ＳＷ６は、スイッチング周波数が交流出力電圧の周波数と同じであり、スイッチングの頻度が低いので、スイッチング素子ＳＷ５，ＳＷ６におけるデッドタイムＴｄに応じた振幅を有する誤差電圧は、スイッチング素子ＳＷ１，ＳＷ２に係る誤差電圧ｅ_td1、およびスイッチング素子ＳＷ３，ＳＷ４に係る誤差電圧ｅ_td2に比べて十分に小さい。よって、この例では、スイッチング素子ＳＷ５，ＳＷ６に係るデッドタイム補償は行っていない。

【0049】

図６は、誤差電圧生成部４０Ａ，４０Ｂの一動作例を表すものであり、（Ａ）は信号ｉ_dir1，ｉ_dir2の波形を示し、（Ｂ）は誤差電圧ｅ_td1の波形を示し、（Ｃ）は誤差電圧ｅ_td2の波形を示す。

【0050】

制御部３０は、図３（Ａ），（Ｂ）に示したように、キャリア信号ＣＲ１が“０”になるタイミングで、電流検出部２３Ａにより検出された電流Ｉ_inv1をサンプリングしてＡＤ変換を行うことにより、電流ｉ_inv1を示すデジタル値を求める。そして、誤差電圧生成部４０Ａのローパスフィルタ４２およびオールパスフィルタ４３は、ＡＤ変換された電流ｉ_inv1に基づいてフィルタ処理を行うことにより信号ｉ_dir1を生成する（図６（Ａ））。

【0051】

同様に、制御部３０は、図３（Ａ），（Ｃ）に示したように、キャリア信号ＣＲ２が“０”になるタイミングで、電流検出部２３Ｂにより検出された電流ｉ_inv2をサンプリングしてＡＤ変換を行うことにより、電流ｉ_inv2を示すデジタル値を求める。そして、誤差電圧生成部４０Ｂのローパスフィルタ４２およびオールパスフィルタ４３は、ＡＤ変換された電流ｉ_inv2に基づいてフィルタ処理を行うことにより信号ｉ_dir2を生成する（図６（Ｂ））。

【0052】

図３（Ｂ），（Ｃ）に示したように、電流ｉ_inv1のサンプリングタイミングと、電流ｉ_inv2のサンプリングタイミングとは、交互に生じる。よって、そのサンプリングタイミングのずれに応じて、ＡＤ変換された後の電流Ｉ_inv1，Ｉinv2は互いにずれるので、図６（Ａ）に示したように、電流Ｉ_inv1と同位相の信号ｉ_dir1と、電流Ｉ_inv2の同位相の信号ｉ_dir2とは互いにずれる。

【0053】

タイミングｔ１において、信号ｉ_dir1が“０”を上回ると、誤差電圧生成部４０Ａは、誤差電圧ｅ_td1を立ち上げる（図６（Ａ），（Ｂ））。そして、タイミングｔ２において、信号ｉ_dir2が“０”を上回ると、誤差電圧生成部４０Ｂは、誤差電圧ｅ_td2を立ち上げる（図６（Ａ），（Ｃ））。誤差電圧ｅ_td1の立ち上がりタイミングと、誤差電圧ｅ_td2の立ち上がりタイミングのずれは、上述したサンプリングタイミングのずれに対応し、そのずれの時間長は、図３に示したように、Ｔｓ／２である。

【0054】

また、タイミングｔ３において、信号ｉ_dir1が“０”を下回ると、誤差電圧生成部４０Ａは、誤差電圧ｅ_td1を立ち下げる（図６（Ａ），（Ｂ））。そして、タイミングｔ４において、信号ｉ_dir2が“０”を下回ると、誤差電圧生成部４０Ｂは、誤差電圧ｅ_td2を立ち下げる（図６（Ａ），（Ｃ））。この誤差電圧ｅ_td1の立ち下がりタイミングと、誤差電圧ｅ_td2の立ち下がりタイミングのずれは、上述したサンプリングタイミングのずれに対応し、そのずれの時間長はＴｓ／２である。

【0055】

このようにして、誤差電圧生成部４０Ａは、スイッチング素子ＳＷ１，ＳＷ２のデッドタイムＴｄに起因する交流出力信号の波形歪みや交流出力電圧ｅ_invの実効値の低下を補償するための誤差電圧ｅ_td1を生成する。同様に、誤差電圧生成部４０Ｂは、スイッチング素子ＳＷ３，ＳＷ４のデッドタイムＴｄに起因する交流出力信号の波形歪みや交流出力電圧ｅ_invの実効値の低下を補償するための誤差電圧ｅ_td2を生成する。

【0056】

乗算部３３Ａ（図４）は、誤差電圧ｅ_td1と係数ｋとを乗算するように構成される。乗算部３３Ｂは、誤差電圧ｅ_td2と係数ｋとを乗算するように構成される。係数ｋは、誤差電圧を誤差電流に変換するための係数である。乗算部３３Ａは、誤差電圧ｅ_td1と係数ｋとを乗算することにより誤差電圧ｅ_td1を誤差電流に変換し、乗算部３３Ｂは、誤差電圧ｅ_td2と係数ｋとを乗算することにより誤差電圧ｅ_td2を誤差電流に変換するようになっている。

【0057】

電流制御部５０は、電流ｉ_inv1，ｉ_inv2の指令値ｉ_inv*、電流ｉ_inv1，ｉ_inv2、交流出力電圧ｅ_inv、乗算部３３Ａの乗算結果（誤差電圧ｅ_td1×係数ｋ）、乗算部３３Ｂの乗算結果（誤差電圧ｅ_td2×係数ｋ）、および直流バス電圧Ｖdcに基づいて、電流ｉ_inv1を制御するための信号ｄ_inv1を生成するとともに、電流ｉ_inv2を制御するための信号ｄ_inv2を生成するように構成される。電流制御部５０は、加算部５１Ａ，５１Ｂと、演算部５２Ａ，５２Ｂと、加算部５３Ａ，５３Ｂと、除算部５４Ａ，５４Ｂとを有している。加算部５１Ａ、演算部５２Ａ、加算部５３Ａ、および除算部５４Ａは、スイッチング素子ＳＷ１，ＳＷ２についての処理を行い、加算部５１Ｂ、演算部５２Ｂ、加算部５３Ｂ、および除算部５４Ｂは、スイッチング素子ＳＷ３，ＳＷ４についての処理を行う。

【0058】

加算部５１Ａは、電流ｉ_inv1の指令値ｉ_inv*と乗算部３３Ａの乗算結果（誤差電圧ｅ_td1×係数ｋ）とを加算し、その加算結果から電流ｉ_inv1を減算するように構成される。すなわち、電流制御部５０は、電流ｉ_inv1に基づいてフィードバック制御を行い、誤差電圧ｅ_td1に基づいてフィードフォワード制御を行う。演算部５２Ａは、加算部５１Ａの演算結果に基づいて、所定の伝達関数Ｇinv(s)を用いて演算を行うように構成される。加算部５３Ａは、演算部５２Ａの演算結果と交流出力電圧ｅ_invとを加算するように構成される。除算部５４Ａは、加算部５３Ａの加算結果を直流バス電圧Ｖdcにより除算することにより信号ｄ_inv1を生成するように構成される。

【0059】

加算部５１Ｂは、電流ｉ_inv2の指令値ｉ_inv*と乗算部３３Ｂの乗算結果（誤差電圧ｅ_td2×係数ｋ）とを加算し、その加算結果から電流ｉ_inv2を減算するように構成される。すなわち、電流制御部５０は、電流ｉ_inv2に基づいてフィードバック制御を行い、誤差電圧ｅ_td2に基づいてフィードフォワード制御を行う。演算部５２Ｂは、加算部５１Ｂの演算結果に基づいて、所定の伝達関数Ｇinv(s)を用いて演算を行うように構成される。加算部５３Ｂは、演算部５２Ｂの演算結果と交流出力電圧ｅ_invとを加算するように構成される。除算部５４Ｂは、加算部５３Ｂの加算結果を直流バス電圧Ｖdcにより除算することにより信号ｄ_inv2を生成するように構成される。

【0060】

この構成により、電流制御部５０は、電流ｉ_inv1の指令値ｉ_inv*と、誤差電圧ｅ_td1に応じた誤差信号（誤差電圧ｅ_td1×係数ｋ）とを加算することにより指令値を補正し、電流ｉ_inv1が、補正された指令値と同じになるように電流ｉ_inv1を制御するとともに、電流ｉ_inv2の指令値ｉ_inv*と、誤差電圧ｅ_td2に応じた誤差信号（誤差電圧ｅ_td2×係数ｋ）とを加算することにより指令値を補正し、電流ｉ_inv2が、補正された指令値と同じになるように電流ｉ_inv2を制御する。その際、電流制御部５０は、電流ｉ_inv1，ｉ_inv2に基づいてフィードバック制御を行い、誤差電圧ｅ_td1，ｅ_td2に基づいてフィードフォワード制御を行う。電流制御部５０では、加算部５１Ａが誤差電圧ｅ_td1に応じた誤差信号（誤差電圧ｅ_td1×係数ｋ）を加算するとともに、加算部５１Ｂが誤差電圧ｅ_td2に応じた誤差信号（誤差電圧ｅ_td2×係数ｋ）を加算するようにしたので、フィードバック制御とフィードフォワード制御とが干渉するおそれを低減することができる。

【0061】

すなわち、例えば、加算部５１Ａが誤差電圧ｅ_td1に応じた誤差信号を加算する代わりに、後段の加算部５３Ａが誤差電圧ｅ_td1を加算し、加算部５１Ｂが誤差電圧ｅ_td2に応じた誤差信号（誤差電圧ｅ_td2×係数ｋ）を加算する代わりに、後段の加算部５３Ｂが誤差電圧ｅ_td2を加算するように構成した場合には、フィードバック制御とフィードフォワード制御とが干渉するおそれがある。この場合には、図６に示した誤差電圧ｅ_td1と誤差電圧ｅ_td2の位相差を実現しにくくなり、その結果、後述するゼロクロスタイミング付近における転流が生じにくくなるおそれがある。一方、電流制御部５０では、加算部５１Ａが誤差電圧ｅ_td1に応じた誤差信号を加算するとともに、加算部５１Ｂが誤差電圧ｅ_td2に応じた誤差信号を加算するようにしたので、フィードバック制御とフィードフォワード制御とが干渉するおそれを低減することができる。その結果、電力変換装置１では、出力電力が変化した場合における電流制御の追従性を改善することができ、図６に示した誤差電圧ｅ_td1と誤差電圧ｅ_td2の位相差を実現しやすくすることができる。

【0062】

キャリア信号生成部３４は、図２に示したキャリア信号ＣＲ１，ＣＲ２を生成するように構成される。

【0063】

ゲート信号生成部６０は、信号ｄ_inv1，ｄ_inv2およびキャリア信号ＣＲ１，ＣＲ２に基づいて、ゲート信号Ｓ１～Ｓ６を生成するように構成される。

【0064】

図７は、ゲート信号生成部６０の一構成例を表すものである。ゲート信号生成部６０は、比較部６１と、加算部６２，６３と、ＰＷＭ（Pulse Width Modulation）信号生成部６４，６５と、信号生成部６６とを有している。

【0065】

比較部６１は、Sin（θinv）の値と“０”とを比較することにより信号ｄ_cを生成するように構成される。比較部６１は、Sin（θinv）の値が“０”以上である場合（Sin（θinv）≧０）に信号ｄ_cを“０”にし、Sin（θinv）の値が“０”未満である場合（Sin（θinv）＜０）に信号ｄ_cを“１”にする。このようにして、比較部６１は、Sin（θinv）のゼロクロスタイミングで、“１”および“０”の間で遷移する信号ｄ_cを生成するようになっている。

【0066】

加算部６２は、電流制御部５０（図４）から供給された信号ｄ_inv1と信号ｄ_cとを加算することによりデューティ比ｄ_aを生成するように構成される。このデューティ比ｄ_aは、図２に示したデューティ比ｄに対応する。

【0067】

加算部６３は、電流制御部５０から供給された信号ｄ_inv2と信号ｄ_cとを加算することによりデューティ比ｄ_bを生成するように構成される。このデューティ比ｄ_bは、図２に示したデューティ比ｄに対応する。

【0068】

ＰＷＭ信号生成部６４は、デューティ比ｄ_aおよびキャリア信号ＣＲ１に基づいて、図２（Ｄ），（Ｅ）に示したゲート信号Ｓ１，Ｓ２を生成するように構成される。ＰＷＭ信号生成部６４は、ゲート信号Ｓ１，Ｓ２を生成する際、デッドタイムＴｄについての情報に基づいて、ゲート信号Ｓ１が高レベルになる期間と、ゲート信号Ｓ２が高レベルになる期間との間に、ゲート信号Ｓ１，Ｓ２がともに低レベルになる、所定の時間（デッドタイムＴｄ）を有する期間を設けるようになっている。

【0069】

ＰＷＭ信号生成部６５は、デューティ比ｄ_bおよびキャリア信号ＣＲ２に基づいて、図２（Ｆ），（Ｇ）に示したゲート信号Ｓ３，Ｓ４を生成するように構成される。ＰＷＭ信号生成部６５は、ゲート信号Ｓ３，Ｓ４を生成する際、デッドタイムＴｄについての情報に基づいて、ゲート信号Ｓ３が高レベルになる期間と、ゲート信号Ｓ４が高レベルになる期間との間に、ゲート信号Ｓ３，Ｓ４がともに低レベルになる、所定の時間（デッドタイムＴｄ）を有する期間を設けるようになっている。

【0070】

信号生成部６６は、信号ｄ_cに基づいて、図２（Ｈ），（Ｉ）に示したゲート信号Ｓ５，Ｓ６を生成するように構成される。信号生成部６６は、ゲート信号Ｓ５，Ｓ６を生成する際、デッドタイムＴｄについての情報に基づいて、ゲート信号Ｓ５が高レベルになる期間と、ゲート信号Ｓ６が高レベルになる期間との間に、ゲート信号Ｓ５，Ｓ６がともに低レベルになる、所定の時間（デッドタイムＴｄ）を有する期間を設けるようになっている。

【0071】

図８は、ゲート信号生成部６０の一動作例を表すものであり、（Ａ）は信号ｄ_inv1，ｄ_inv2の波形を示し、（Ｂ）は信号ｄ_cの波形を示し、（Ｃ）はデューティ比ｄ_a，ｄ_bの波形を示す。図８（Ａ）において、信号ｄ_inv1，ｄ_inv2の波形は、図６（Ａ）に示した信号ｉ_dir1，ｉ_dir2と同様に互いにややずれているが、説明の便宜上、１つの波形で描いている。図８（Ｃ）に示したデューティ比ｄ_a，ｄ_bの波形についても同様である。

【0072】

比較部６１は、Sin（θinv）の値と“０”とを比較することにより信号ｄ_cを生成する（図８（Ｂ））。加算部６２は、電流制御部５０から供給された信号ｄ_inv1と信号ｄ_cとを加算することによりデューティ比ｄ_aを生成し、加算部６３は、電流制御部５０から供給された信号ｄ_inv2と信号ｄ_cとを加算することによりデューティ比ｄ_bを生成する（図８（Ｃ））。ＰＷＭ信号生成部６４は、図２に示したように、デューティ比ｄ_a（図２（Ａ）におけるデューティ比ｄ）およびキャリア信号ＣＲ１（図２（Ｂ））に基づいて、ゲート信号Ｓ１，Ｓ２（図２（Ｄ），（Ｅ））を生成する。ＰＷＭ信号生成部６５は、図２に示したように、デューティ比ｄ_b（図２（Ａ）におけるデューティ比ｄ）およびキャリア信号ＣＲ２（図２（Ｃ））に基づいて、ゲート信号Ｓ３，Ｓ４（図２（Ｆ），（Ｇ））を生成する。信号生成部６６は、信号ｄ_cに基づいて、ゲート信号Ｓ５，Ｓ６（図２（Ｈ），（Ｉ））を生成するようになっている。

【0073】

ここで、スイッチング素子ＳＷ１～ＳＷ６は、本開示における「第１～第６のスイッチング素子」の一具体例にそれぞれ対応する。電源線Ｌ１は、本開示における「第１の電源線」の一具体例に対応し、基準電源線Ｌ２は、本開示における「第２の電源線」の一具体例に対応する。ノードＮ１～Ｎ３は、本開示における「第１～第３のノード」の一具体例にそれぞれ対応する。ＡＣリアクトル２４Ａは、本開示における「第１のＡＣリアクトル」の一具体例に対応し、ＡＣリアクトル２４Ｂは、本開示における「第２のＡＣリアクトル」の一具体例に対応する。端子Ｔ２１は、本開示における「第１の出力端子」の一具体例に対応し、端子Ｔ２２は、本開示における「第２の出力端子」の一具体例に対応する。誤差電圧生成部４０Ａおよび乗算部３３Ａは、本開示における「第１の誤差信号生成部」の一具体例に対応する。乗算部３３Ａの出力信号（誤差電圧ｅ_td1×係数ｋ）は、本開示における「第１の誤差信号」の一具体例に対応する。誤差電圧生成部４０Ａのローパスフィルタ４２およびオールパスフィルタ４３は、本開示における「第１のフィルタ」の一具体例に対応する。誤差電圧生成部４０Ｂおよび乗算部３３Ｂは、本開示における「第２の誤差信号生成部」の一具体例に対応する。乗算部３３Ｂの出力信号（誤差電圧ｅ_td2×係数ｋ）は、本開示における「第２の誤差信号」の一具体例に対応する。誤差電圧生成部４０Ｂのローパスフィルタ４２およびオールパスフィルタ４３は、本開示における「第２のフィルタ」の一具体例に対応する。電圧制御部３２、電流制御部５０、およびゲート信号生成部６０は、本開示における「スイッチング制御部」の一具体例に対応する。指令値ｉ_inv*は、本開示における「電流指令値」の一具体例に対応する。デューティ比ｄ_aは、本開示における「第１のデューティ比信号」の一具体例に対応する。デューティ比ｄ_bは、本開示における「第２のデューティ比信号」の一具体例に対応する。容量素子２５は、本開示における「容量素子」の一具体例に対応する。

【0074】

［動作および作用］
続いて、本実施の形態の電力変換装置１の動作および作用について説明する。

【0075】

（全体動作概要）
まず、図１，２を参照して、電力変換装置１の全体動作概要を説明する。自立運転を行う際、電力変換装置１は、スイッチ２９Ｕ，２９Ｗをオン状態にする。これにより、負荷装置ＬＯＡＤが電力変換装置１に接続される。制御部３０は、交流出力電圧ｅ_inv、電流ｉ_inv1，ｉ_inv2、負荷電流ｉ_ld、および直流バス電圧Ｖdcに基づいて、演算処理を行うことにより、ゲート信号Ｓ１～Ｓ６を生成する。スイッチング素子ＳＷ１～ＳＷ６は、ゲート信号Ｓ１～Ｓ６に基づいてそれぞれオンオフする。制御部３０は、交流出力電圧ｅ_invの電圧振幅が所定の振幅になるように電圧振幅一定制御を行う。

【0076】

（詳細動作）
制御部３０は、交流出力電圧ｅ_inv、電流ｉ_inv1，ｉ_inv2、負荷電流ｉ_ld、および直流バス電圧Ｖdcを、周期Ｔｓ（例えば５０μsec.（＝１／２０ｋＨｚ））ごとにサンプリングしてＡＤ変換を行うことにより、交流出力電圧ｅ_inv、電流ｉ_inv1，ｉ_inv2、負荷電流ｉ_ld、および直流バス電圧Ｖdcを示すデジタル値をそれぞれ求める。そして、制御部３０は、これらのデジタル値に基づいて演算処理を行う。

【0077】

指令値生成部３１（図４）は、交流出力電圧ｅ_invの指令値ｅ_inv*を生成する。電圧制御部３２は、交流出力電圧ｅ_invの指令値ｅ_inv*、交流出力電圧ｅ_inv、および負荷電流ｉ_ldに基づいて、交流出力電圧ｅ_invが交流出力電圧ｅ_invの指令値ｅ_inv*になるように交流出力電圧ｅ_invを制御することにより、電流ｉ_inv1，ｉ_inv2の指令値ｉ_inv*を生成する。

【0078】

誤差電圧生成部４０Ａは、電流ｉ_inv1および直流バス電圧Ｖdcに基づいて、スイッチング素子ＳＷ１，ＳＷ２に係るデッドタイム補償を行うための誤差電圧ｅ_td1を生成する。具体的には、誤差電圧生成部４０Ａにおいて、ローパスフィルタ４２は、電流ｉ_inv1に含まれる高周波数成分を除去する。オールパスフィルタ４３は、ローパスフィルタ４２から供給された信号の位相を進めることにより、ローパスフィルタ４２により遅れた位相を元に戻す処理を行う。比較部４４は、オールパスフィルタ４３により生成された信号ｉ_dir1と信号値“０”とを比較することにより、極性信号Ｉ_dir1を生成する。ゲイン乗算部４５は、極性信号Ｉ_dir1にゲイン（“ａ・ｆｓ・Ｖdc・Ｔｄ”）を乗算することにより誤差電圧ｅ_td1を生成する。このようにして、誤差電圧生成部４０Ａは、電流ｉ_inv1の極性が変化する度に遷移し、デッドタイムＴｄに応じた振幅を有する誤差電圧ｅ_td1を生成する。乗算部３３Ａは、誤差電圧ｅ_td1と係数ｋとを乗算する。

【0079】

同様に、誤差電圧生成部４０Ｂは、電流ｉ_inv2および直流バス電圧Ｖdcに基づいて、スイッチング素子ＳＷ３，ＳＷ４に係るデッドタイム補償を行うための誤差電圧ｅ_td2を生成する。乗算部３３Ｂは、誤差電圧ｅ_td2と係数ｋとを乗算する。

【0080】

電流制御部５０は、電流ｉ_inv1，ｉ_inv2の指令値ｉ_inv*、電流ｉ_inv1，ｉ_inv2、交流出力電圧ｅ_inv、乗算部３３Ａの乗算結果（誤差電圧ｅ_td1×係数ｋ）、乗算部３３Ｂの乗算結果（誤差電圧ｅ_td2×係数ｋ）、および直流バス電圧Ｖdcに基づいて、電流ｉ_inv1を制御することにより信号ｄ_inv1を生成するとともに、電流ｉ_inv2を制御することにより信号ｄ_inv2を生成する。

【0081】

キャリア信号生成部３４は、キャリア信号ＣＲ１，ＣＲ２を生成する。そして、ゲート信号生成部６０は、信号ｄ_inv1，ｄ_inv2およびキャリア信号ＣＲ１，ＣＲ２に基づいて、ゲート信号Ｓ１～Ｓ６を生成する。

【0082】

以下に、いくつかのシミュレーション結果を用いて、電力変換装置１の動作および作用について説明する。以下のシミュレーションでは、図９に示したように、シミュレーション条件を設定した。

【0083】

図１０，１１は、電力変換装置１の一動作例を表すものであり、（Ａ）は交流出力電圧ｅ_invの波形を示し、（Ｂ）は負荷電流ｉ_ldの波形を示し、（Ｃ）～（Ｈ）はゲート信号Ｓ１～Ｓ６の波形をそれぞれ示す。図１１に示した波形は、図１０に示した波形における、交流出力電圧ｅ_inv（図１０（Ａ））が正の電圧から負の電圧へ変化する際のゼロクロスタイミング付近の波形を示している。

【0084】

図１２は、ゼロクロスタイミング付近における電力変換装置１の一動作例を表すものであり、（Ａ）は交流出力電圧ｅ_invの波形を示し、（Ｂ）は電流ｉ_inv1，ｉ_inv2の波形を示す。

【0085】

図１３Ａ～１３Ｆは、電力変換装置１におけるスイッチングパターンＰＡＴＡ～ＰＡＴＦの一例を表すものである。スイッチングパターンＰＡＴＡ～ＰＡＴＣ（図１３Ａ～１３Ｃ）は、交流出力電圧ｅ_invが正の電圧である場合におけるパターンであり、スイッチングパターンＰＡＴＤ～ＰＡＴＦ（図１３Ｄ～１３Ｆ）は、交流出力電圧ｅ_invが負の電圧である場合におけるパターンである。図１３Ａ～１３Ｆでは、電力変換装置１を簡略化して描いている。

【0086】

図１０に示した１周期の前半の期間では、交流出力電圧ｅ_invは正の電圧であり、後半の期間では、交流出力電圧ｅ_invは負の電圧である。

【0087】

交流出力電圧ｅ_invが正の電圧である期間では、例えば、スイッチングパターンＰＡＴＡ（図１３Ａ）のように、スイッチング素子ＳＷ１，ＳＷ３の一方または双方、およびスイッチング素子ＳＷ６がオン状態になることにより、２つの電流経路が生じる。具体的には、スイッチング素子ＳＷ１、ＡＣリアクトル２４Ａ、容量素子２５および負荷装置ＬＯＡＤ、スイッチング素子ＳＷ６をこの順に通過する電流経路と、スイッチング素子ＳＷ３、ＡＣリアクトル２４Ｂ、容量素子２５および負荷装置ＬＯＡＤ、スイッチング素子ＳＷ６をこの順に通過する電流経路とが生じる。このとき、ＡＣリアクトル２４Ａでは、ノードＮ１から電圧線ＵＬに向かって電流ｉ_inv1が流れるので、電流ｉ_inv1の極性は正である。また、ＡＣリアクトル２４Ｂでは、ノードＮ２から電圧線ＵＬに向かって電流ｉ_inv2が流れるので、電流ｉ_inv2の極性は正である。すなわち、電流ｉ_inv1，ｉ_inv2の極性はともに正である。

【0088】

また、交流出力電圧ｅ_invが負の電圧である期間では、例えば、スイッチングパターンＰＡＴＦ（図１３Ｆ）のように、スイッチング素子ＳＷ２，ＳＷ４の一方または双方、およびスイッチング素子ＳＷ５がオン状態になることにより、２つの電流経路が生じる。具体的には、スイッチング素子ＳＷ５、容量素子２５および負荷装置ＬＯＡＤ、ＡＣリアクトル２４Ａ、スイッチング素子ＳＷ２をこの順に通過する電流経路と、スイッチング素子ＳＷ５、容量素子２５および負荷装置ＬＯＡＤ、ＡＣリアクトル２４Ｂ、スイッチング素子ＳＷ４をこの順に通過する電流経路とが生じる。このとき、ＡＣリアクトル２４Ａでは、電圧線ＵＬからノードＮ１に向かって電流ｉ_inv1が流れるので、電流ｉ_inv1の極性は負である。また、ＡＣリアクトル２４Ｂでは、電圧線ＵＬからノードＮ２に向かって電流ｉ_inv2が流れるので、電流ｉ_inv2の極性は負である。すなわち、電流ｉ_inv1，ｉ_inv2の極性はともに負である。

【0089】

電力変換装置１では、デッドタイム補償を行うことにより、交流出力電圧ｅ_invが正の電圧から負の電圧へ変化する際、ゼロクロスタイミング付近において、スイッチングパターンＰＡＴＢ～ＰＡＴＥ（図１３Ｂ～１３Ｅ）が生じる。

【0090】

例えば、図１１において、タイミングｔｂでは、ゲート信号Ｓ１，Ｓ４，Ｓ６が高レベルになることにより、スイッチング素子ＳＷ１，ＳＷ４，ＳＷ６がオン状態になる。これにより、スイッチングパターンＰＡＴＢ（図１３Ｂ）のように、２つの電流経路が生じる。具体的には、スイッチング素子ＳＷ１、ＡＣリアクトル２４Ａ、容量素子２５および負荷装置ＬＯＡＤ、スイッチング素子ＳＷ６をこの順に通過する電流経路と、スイッチング素子ＳＷ１、ＡＣリアクトル２４Ａ、ＡＣリアクトル２４Ｂ、スイッチング素子ＳＷ４をこの順に通過する電流経路とが生じる。このとき、ＡＣリアクトル２４Ａでは、ノードＮ１から電圧線ＵＬに向かって電流ｉ_inv1が流れるので、電流ｉ_inv1の極性は正である。ＡＣリアクトル２４Ｂでは、電圧線ＵＬからノードＮ２に向かって電流ｉ_inv2が流れるので、電流ｉ_inv2の極性は負である。

【0091】

また、例えば、図１１において、タイミングｔｃでは、ゲート信号Ｓ２，Ｓ３，Ｓ６が高レベルになることにより、スイッチング素子ＳＷ２，ＳＷ３，ＳＷ６がオン状態になる。これにより、スイッチングパターンＰＡＴＣ（図１３Ｃ）のように、２つの電流経路が生じる。具体的には、スイッチング素子ＳＷ３、ＡＣリアクトル２４Ｂ、容量素子２５および負荷装置ＬＯＡＤ、スイッチング素子ＳＷ６をこの順に通過する電流経路と、スイッチング素子ＳＷ３、ＡＣリアクトル２４Ｂ、ＡＣリアクトル２４Ａ、スイッチング素子ＳＷ２をこの順に通過する電流経路とが生じる。このとき、ＡＣリアクトル２４Ａでは、電圧線ＵＬからノードＮ１に向かって電流ｉ_inv1が流れるので、電流ｉ_inv1の極性は負である。ＡＣリアクトル２４Ｂでは、ノードＮ２から電圧線ＵＬに向かって電流ｉ_inv2が流れるので、電流ｉ_inv2の極性は正である。

【0092】

また、例えば、図１１において、タイミングｔｄでは、ゲート信号Ｓ２，Ｓ３，Ｓ５が高レベルになることにより、スイッチング素子ＳＷ２，ＳＷ３，ＳＷ５がオン状態になる。これにより、スイッチングパターンＰＡＴＤ（図１３Ｄ）のように、２つの電流経路が生じる。具体的には、スイッチング素子ＳＷ５、容量素子２５および負荷装置ＬＯＡＤ、ＡＣリアクトル２４Ａ、スイッチング素子ＳＷ２をこの順に通過する電流経路と、スイッチング素子ＳＷ３、ＡＣリアクトル２４Ｂ、ＡＣリアクトル２４Ａ、スイッチング素子ＳＷ２をこの順に通過する電流経路とが生じる。このとき、ＡＣリアクトル２４Ａでは、電圧線ＵＬからノードＮ１に向かって電流ｉ_inv1が流れるので、電流ｉ_inv1の極性は負である。ＡＣリアクトル２４Ｂでは、ノードＮ２から電圧線ＵＬに向かって電流ｉ_inv2が流れるので、電流ｉ_inv2の極性は正である。

【0093】

また、例えば、図１１において、タイミングｔｅでは、ゲート信号Ｓ１，Ｓ４，Ｓ５が高レベルになることにより、スイッチング素子ＳＷ１，ＳＷ４，ＳＷ５がオン状態になる。これにより、スイッチングパターンＰＡＴＥ（図１３Ｅ）のように、２つの電流経路が生じる。具体的には、スイッチング素子ＳＷ５、容量素子２５および負荷装置ＬＯＡＤ、ＡＣリアクトル２４Ｂ、スイッチング素子ＳＷ４をこの順に通過する電流経路と、スイッチング素子ＳＷ１、ＡＣリアクトル２４Ａ、ＡＣリアクトル２４Ｂ、スイッチング素子ＳＷ４をこの順に通過する電流経路とが生じる。このとき、ＡＣリアクトル２４Ａでは、ノードＮ１から電圧線ＵＬに向かって電流ｉ_inv1が流れるので、電流ｉ_inv1の極性は正である。ＡＣリアクトル２４Ｂでは、電圧線ＵＬからノードＮ２に向かって電流ｉ_inv2が流れるので、電流ｉ_inv2の極性は負である。

【0094】

このように、電力変換装置１では、デッドタイム補償を行うことにより、ゼロクロスタイミング付近において、スイッチングパターンＰＡＴＢ～ＰＡＴＥが生じるようにしている。具体的には、電流ｉ_inv1，ｉ_inv2の極性はともに正であるスイッチングパターンＰＡＴＡ（図１３Ａ）から、電流ｉ_inv1，ｉ_inv2の極性がともに負であるスイッチングパターンＰＡＴＦ（図１３Ｆ）へ変化する際、ゼロクロスタイミング付近において、電流ｉ_inv1，ｉ_inv2の極性のうちの一方が正であり他方が負であるスイッチングパターンＰＡＴＢ～ＰＡＴＥが生じる。すなわち、ゼロクロスタイミング付近において転流が生じる。これにより、図１２（Ｂ）に示したように、ゼロクロスタイミング付近において、電流ｉ_inv1，ｉ_inv2の極性のうちの一方が正であり他方が負である複数の期間が生じる。このように、ゼロクロスタイミング付近において、電流ｉ_inv1および電流ｉ_inv2が互いに反対方向に流れることにより、負荷電流ｉ_ldが“０”（ゼロ）付近になる。すなわち、電流ｉ_inv1および電流ｉ_inv2が互いに打ち消しあう。これにより、電力変換装置１では、負荷電流ｉ_ldは、正の値から“０”になめらかに近づき、“０”から負の値になめらかに変化していく。

【0095】

以上では、交流出力電圧ｅ_invが正の電圧から負の電圧へ変化する場合の動作を説明したが、交流出力電圧ｅ_invが負の電圧から生の電圧へ変化する場合についても同様である。この場合でも、ゼロクロスタイミング付近において転流が生じ、電流ｉ_inv1および電流ｉ_inv2が互いに反対方向に流れることにより、負荷電流ｉ_ldが“０”（ゼロ）付近になる。電力変換装置１では、負荷電流ｉ_ldは、負の値から“０”になめらかに近づき、“０”から正の値になめらかに変化していく。

【0096】

図１４は、電力変換装置１における動作波形の一例を表すものであり、（Ａ）は交流出力電圧ｅ_invの波形を示し、（Ｂ）は負荷電流ｉ_ldの波形を示す。このように、電力変換装置１では、デッドタイム補償を行うことにより、ゼロクロスタイミング付近において、負荷電流ｉ_ldの波形をなめらかにすることができる。よって、電力変換装置１では、負荷電流ｉ_ldの波形の歪みを抑えることができ、その結果、交流出力電圧ｅ_invの波形の歪みを抑えることができる。

【0097】

すなわち、仮に、ゼロクロスタイミング付近において、スイッチングパターンＰＡＴＢ～ＰＡＴＥ（図１３Ｂ～１３Ｅ）を設けずに、スイッチング素子ＳＷ１～ＳＷ６をオフ状態に維持した場合には、波形歪みが生じるおそれがある。

【0098】

図１５は、比較例に係る電力変換装置１Ｒの動作波形の一例を表すものであり、（Ａ）は交流出力電圧ｅ_invの波形を示し、（Ｂ）は負荷電流ｉ_ldの波形を示す。この電力変換装置１Ｒでは、ゼロクロスタイミング付近においてスイッチング素子ＳＷ１～ＳＷ６をオフ状態に維持している。これにより、電力変換装置１Ｒでは、ゼロクロスタイミング付近において負荷電流ｉ_ldが過渡的に急激に増加するような波形歪みが生じるおそれを低減することができる。しかしながら、電力変換装置１Ｒでは、図１５において符号Ｗ１で示したように、ゼロクロスタイミング付近の短い期間において負荷電流ｉ_ldはほぼ“０”（ゼロ）に維持されるので、負荷電流ｉ_ldの波形が歪み、その結果、交流出力電圧ｅ_invの波形が歪んでしまう。

【0099】

一方、本実施の形態に係る電力変換装置１では、ゼロクロスタイミング付近において、転流が生じるようにしたので、図１４に示したように、負荷電流ｉ_ldおよび交流出力電圧ｅ_invの波形をなめらかにすることができ、波形の歪みを抑えることができる。

【0100】

図１６は、交流出力電圧ｅ_invのＴＨＤ（Total Harmonic Distortion）特性の一例を表すものである。本実施の形態に係る電力変換装置１では、上述した比較例に係る電力変換装置１Ｒと比べて、３次の高調波歪み、５次の高調波歪み、７次の高調波歪みを、ともに低減することができる。

【0101】

例えば、比較例に係る電力変換装置１Ｒでは、例えばＡＣリアクトル２４Ａ，２４ＢのインダクタンスＬinv1，Ｌinv2を増加させることにより、ローパスフィルタの遮断周波数を下げることができるので、高調波歪みを低減することができる。具体的には、例えば、インダクタンスＬinv1，Ｌinv2を０．３ｍＨから１．２ｍＨに変更することにより、これらの高調波歪みを３％以下にすることができる。しかしながら、この場合には、ＡＣリアクトル２４Ａ，２４Ｂの部品サイズが大きくなってしまい、電力変換装置１Ｒの装置サイズもまた大きくなってしまう。

【0102】

一方、本実施の形態に係る電力変換装置１では、ＡＣリアクトル２４Ａ，２４ＢのインダクタンスＬinv1，Ｌinv2を大きくすることなく、図１６に示したように、高調波歪みを３％以下にすることができる。このように、電力変換装置１では、装置サイズを大きくすることなく、高調波歪みを抑えることができる。

【0103】

図１７は、負荷装置ＬＯＡＤのインピーダンスが急変したときの電力変換装置１の一動作例を表すものであり、（Ａ）は交流出力電圧ｅ_invの波形を示し、（Ｂ）は負荷電流ｉ_ldの波形を示し、（Ｃ）は交流出力電圧ｅ_invのＲＭＳ電圧ｅ_inv_rmsを示す。この例では、タイミングｔ１１において、負荷装置ＬＯＡＤのインピーダンスを８Ωから大きい値に変更している。これにより、このタイミングｔ１１以降において、負荷電流ｉ_ldの振幅が減少する。このとき、交流出力電圧ｅ_invのＲＭＳ電圧ｅ_inv_rmsは、交流出力電圧ｅ_invの１周期分の時間以内に元の値に戻ることができる。そして、タイミングｔ１２において、負荷装置ＬＯＡＤのインピーダンスを元の値に戻している。これにより、このタイミングｔ１２以降において、負荷電流ｉ_ldも元に戻る。このとき、交流出力電圧ｅ_invのＲＭＳ電圧ｅ_inv_rmsは、交流出力電圧ｅ_invの１周期分の時間以内に元の値に戻る。このように、電力変換装置１では、負荷が急変した場合において、出力電圧の変動期間を短い時間に抑えることができる。

【0104】

このように、電力変換装置１では、図４，５に示したように、誤差電圧生成部４０Ａのローパスフィルタ４２およびオールパスフィルタ４３が、ＡＣリアクトル２４Ａに流れる電流ｉ_inv1に応じた、ＡＤ変換された電流ｉ_inv1に含まれる高周波成分を除去するとともに位相を調整することにより、信号ｉ_dir1を生成するようにした。そして、誤差電圧生成部４０Ａおよび乗算部３３Ａは、この信号ｉ_dir1に基づいて誤差信号（誤差電圧ｅ_td1×係数ｋ）を生成するようにした。この誤差信号は、デッドタイムＴｄに応じた絶対値を有し互いに極性が異なる第１の値（－ａ・ｆｓ・Ｖdc・Ｔｄ・Ｉ_dir1×ｋ）および第２の値（ａ・ｆｓ・Ｖdc・Ｔｄ・Ｉ_dir1×ｋ）の間で、信号ｉ_dir1の極性が変化する度に遷移する信号である。そして、電圧制御部３２、電流制御部５０、およびゲート信号生成部６０は、この誤差信号に基づいて、スイッチング素子ＳＷ１，ＳＷ２の動作を制御するようにした。これにより、電力変換装置１では、電流ｉ_inv1の極性の変化を精度よく検出することができ、適切な誤差信号を生成することができる。その結果、電力変換装置１では、効果的にデッドタイム補償を行うことができるので、負荷電流ｉ_ldおよび交流出力電圧ｅ_ldの波形歪みを効果的に低減することができる。

【0105】

また、電力変換装置１では、同様に、誤差電圧生成部４０Ｂのローパスフィルタ４２およびオールパスフィルタ４３が、ＡＣリアクトル２４Ｂに流れる電流ｉ_inv2に応じた、ＡＤ変換された電流ｉ_inv2に含まれる高周波成分を除去するとともに位相を調整することにより、信号ｉ_dir2を生成するようにした。そして、誤差電圧生成部４０Ｂおよび乗算部３３Ｂは、この信号ｉ_dir2に基づいて、この信号ｉ_dir2の極性が変化する度に遷移し、デッドタイムＴｄに応じた振幅を有する誤差信号（誤差電圧ｅ_td2×係数ｋ）を生成するようにした。そして、電圧制御部３２、電流制御部５０、およびゲート信号生成部６０は、この誤差信号に基づいて、スイッチング素子ＳＷ３，ＳＷ４の動作を制御するようにした。これにより、負荷電流ｉ_ldおよび交流出力電圧ｅ_ldの波形歪みを効果的に低減することができる。

【0106】

特に、電力変換装置１は、スイッチング素子ＳＷ１～ＳＷ４を用いてインターリーブ動作を行うことにより、ＡＣリアクトル２４Ａ，２４Ｂに流す電流を減らすことができ、ＡＣリアクトル２４Ａ，２４Ｂのサイズを小さくすることができる。また、スイッチング素子ＳＷ５，ＳＷ６のスイッチング周波数が低いので、スイッチングノイズを低くすることができるので、ＥＭＩフィルタ２６のサイズを小さくすることができる。その結果、電力変換装置１のサイズを小さくすることができる。

【0107】

また、電力変換装置１では、図４，５に示したように、電流制御部５０およびゲート信号生成部６０は、電流ｉ_inv1の指令値ｉ_inv*と誤差信号（誤差電圧ｅ_td1×係数ｋ）とを加算し、その加算結果から電流ｉ_inv1を減算し、その減算結果に基づいてスイッチング素子ＳＷ１，ＳＷ２におけるデューティ比ｄ_ａを生成するようにした。同様に、電流制御部５０およびゲート信号生成部６０は、電流ｉ_inv2の指令値ｉ_inv*と誤差信号（誤差電圧ｅ_td2×係数ｋ）とを加算し、その加算結果から電流ｉ_inv2を減算し、その減算結果に基づいてスイッチング素子ＳＷ３，ＳＷ４におけるデューティ比ｄ_bを生成するようにした。これにより、電流ｉ_inv1，ｉ_inv2に基づくフィードバック制御と誤差電圧ｅ_td1，ｅ_td2に基づくフィードフォワード制御とが干渉するおそれを低減することができる。これにより、図６に示した誤差電圧ｅ_td1と誤差電圧ｅ_td2の位相差を実現しやすくすることができ、ゼロクロスタイミング付近において、スイッチングパターンＰＡＴＢ～ＰＡＴＥのように転流が生じやすくなる。この転流により、負荷電流ｉ_ldは、正の値から“０”になめらかに近づき、“０”から負の値になめらかに変化していく。その結果、電力変換装置１では、負荷電流ｉ_ldの波形の歪みを抑えることができ、交流出力電圧ｅ_invの波形の歪みを抑えることができる。

【0108】

［効果］
以上のように本実施の形態では、ＡＣリアクトル２４Ａに流れる電流に応じた、ＡＤ変換された電流ｉ_inv1に含まれる高周波成分を除去するとともに位相を調整することにより、信号ｉ_dir1を生成し、この信号ｉ_dir1に基づいて、デッドタイムに応じた絶対値を有し互いに極性が異なる第１の値および第２の値の間で、信号ｉ_dir1の極性が変化する度に遷移する誤差信号を生成するようにした。そして、この誤差信号に基づいて、スイッチング素子ＳＷ１，ＳＷ２の動作を制御するようにした。これにより、負荷電流および交流出力電圧の波形歪みを低減することができる。

【0109】

本実施の形態では、電流ｉ_inv1の指令値と誤差信号とを加算し、その加算結果から電流ｉ_inv1を減算し、その減算結果に基づいてスイッチング素子ＳＷ１，ＳＷ２におけるデューティ比を生成するようにした。また、電流ｉ_inv2の指令値と誤差信号とを加算し、その加算結果から電流ｉ_inv2を減算し、その減算結果に基づいてスイッチング素子ＳＷ３，ＳＷ４におけるデューティ比を生成するようにした。これにより、負荷電流および交流出力電圧の波形歪みを低減することができる。

【0110】

[変形例１]
上記実施の形態では、スイッチング素子ＳＷ１，ＳＷ２と、スイッチング素子ＳＷ３，ＳＷ４とを用いてインターリーブ動作を行うようにしたが、このように２つのレグを用いる例に限定されるものではない。これに代えて３つ以上のレグを用いてインターリーブ動作を行うようにしてもよい。以下に、３つのレグを用いてインターリーブ動作を行う電力変換装置１Ａを例に挙げて、詳細に説明する。

【0111】

図１８は、電力変換装置１Ａの一構成例を表すものである。電力変換装置１Ａは、スイッチング素子ＳＷ１～ＳＷ８と、電流検出部２３Ａ～２３Ｃと、ＡＣリアクトル２４Ａ～２４Ｃと、容量素子２５と、制御部３０Ａとを備えている。

【0112】

【0113】

【0114】

【0115】

スイッチング素子ＳＷ７は、電圧線Ｌ１とノードＮ４との間の経路に設けられ、オン状態になることにより電圧線Ｌ１をノードＮ４に接続するように構成される。スイッチング素子ＳＷ７のコレクタは電圧線Ｌ１に接続され、ゲートにはゲート信号Ｓ７が供給され、エミッタはノードＮ４に接続される。スイッチング素子ＳＷ８は、基準電圧線Ｌ２とノードＮ４との間の経路に設けられ、オン状態になることにより基準電圧線Ｌ２をノードＮ４に接続するように構成される。スイッチング素子ＳＷ８のコレクタはノードＮ４に接続され、ゲートにはゲート信号Ｓ８が供給され、エミッタは基準電圧線Ｌ２に接続される。

【0116】

【0117】

電流検出部２３Ｂは、ノードＮ２から端子Ｔ２１への経路に設けられ、ＡＣリアクトル２４ＢにおいてノードＮ２から電圧線ＵＬに向かって流れる電流ｉ_inv2を検出するように構成される。電流検出部２３Ｂの一端はノードＮ２に接続され、他端はＡＣリアクトル２４Ｂの一端に接続される。ＡＣリアクトル２４Ｂは、ノードＮ２から端子Ｔ２１への経路に設けられ、ＡＣリアクトル２４Ｂの一端は電流検出部２３Ｂの他端に接続され、他端は電圧線ＵＬに接続される。

【0118】

電流検出部２３Ｃは、ノードＮ３から端子Ｔ２１への経路に設けられ、ＡＣリアクトル２４ＣにおいてノードＮ３から電圧線ＵＬに向かって流れる電流ｉ_inv3を検出するように構成される。電流検出部２３Ｃの一端はノードＮ３に接続され、他端はＡＣリアクトル２４Ｃの一端に接続される。ＡＣリアクトル２４Ｃは、ノードＮ３から端子Ｔ２１への経路に設けられ、ＡＣリアクトル２４Ｃの一端は電流検出部２３Ｃの他端に接続され、他端は電圧線ＵＬに接続される。

【0119】

容量素子２５の一端は電圧線ＵＬに接続され、他端はノードＮ４に導かれた電圧線ＷＬに接続される。

【0120】

制御部３０Ａは、電力変換装置１Ａの動作を制御するように構成される。制御部３０Ａは、交流出力電圧ｅ_inv、電流ｉ_inv1，ｉ_inv2，ｉ_inv3、負荷電流ｉ_ld、および直流バス電圧Ｖdcに基づいて、演算処理を行うことにより、ゲート信号Ｓ１～Ｓ８を生成するようになっている。

【0121】

ここで、スイッチング素子ＳＷ１～ＳＷ４は、本開示における「第１～第４のスイッチング素子」の一具体例にそれぞれ対応する。スイッチング素子ＳＷ７～ＳＷ８は、本開示における「第５のスイッチング素子および第６のスイッチング素子」の一具体例にそれぞれ対応する。

【0122】

制御部３０Ａは、上記実施の形態に係る制御部３０の場合（図２）と同様に、デューティ比ｄおよびキャリア信号ＣＲ１～ＣＲ３を生成する。キャリア信号ＣＲ１～ＣＲ３の位相は、互いに１２０度ずれている。制御部３０Ａは、デューティ比ｄおよびキャリア信号ＣＲ１に基づいてゲート信号Ｓ１，Ｓ２を生成し、デューティ比ｄおよびキャリア信号ＣＲ２に基づいてゲート信号Ｓ３，Ｓ４を生成し、デューティ比ｄおよびキャリア信号ＣＲ３に基づいてゲート信号Ｓ５，Ｓ６を生成する。また、制御部３０Ａは、周期Ｔsdのゲート信号Ｓ７，Ｓ８を生成する。スイッチング素子ＳＷ１～ＳＷ８は、これらのゲート信号Ｓ１～Ｓ８に基づいてそれぞれオンオフする。ＡＣリアクトル２４Ａおよび容量素子２５からなるローパスフィルタは、スイッチング素子ＳＷ１，ＳＷ２，ＳＷ７，ＳＷ８のスイッチング動作により生成された信号に含まれる高周波数成分を除去する。同様に、ＡＣリアクトル２４Ｂおよび容量素子２５からなるローパスフィルタは、スイッチング素子ＳＷ３，ＳＷ４，ＳＷ７，ＳＷ８のスイッチング動作により生成された信号に含まれる高周波数成分を除去する。ＡＣリアクトル２４Ｃおよび容量素子２５からなるローパスフィルタは、スイッチング素子ＳＷ５，ＳＷ６，ＳＷ７，ＳＷ８のスイッチング動作により生成された信号に含まれる高周波数成分を除去する。このようにして、電力変換装置１Ａは、３つのレグを用いてインターリーブ動作を行うことにより、交流出力電圧ｅ_invを生成するようになっている。

【0123】

制御部３０Ａは、電流ｉ_inv1に基づいてスイッチング素子ＳＷ１，ＳＷ２におけるデューティ比を生成する処理と、電流ｉ_inv2に基づいてスイッチング素子ＳＷ３，ＳＷ４におけるデューティ比を生成する処理と、電流ｉ_inv3に基づいてスイッチング素子ＳＷ５，ＳＷ６におけるデューティ比を生成する処理とを含む３系統の処理を行う。すなわち、上記実施の形態に係る制御部３０は、図４に示したように、電流ｉ_inv1に基づいてスイッチング素子ＳＷ１，ＳＷ２におけるデューティ比を生成する処理と、電流ｉ_inv2に基づいてスイッチング素子ＳＷ３，ＳＷ４におけるデューティ比を生成する処理とを含む２系統の処理を行うようにしたが、本変形例に係る制御部３０Ａは、３系統の処理を行う。

【0124】

[変形例２]
上記実施の形態では、インターリーブ動作を行うようにしたが、これに限定されるものではなく、インターリーブ動作を行わなくてもよい。以下に、いくつか例を挙げて、本変形例について説明する。

【0125】

図１９は、変形例に係る電力変換装置１Ｂの一構成例を表すものである。電力変換装置１Ｂは、フルブリッジインバータである。図１９では、ＥＭＩフィルタ２６およびスイッチ２９Ｕ，２９Ｗの図示を省略している。電力変換装置１Ｂは、スイッチング素子ＳＷ１～ＳＷ４と、電流検出部２３と、ＡＣリアクトル２４と、制御部３０Ｂとを備えている。

【0126】

【0127】

【0128】

電流検出部２３は、ノードＮ１から端子Ｔ２１への経路に設けられ、ＡＣリアクトル２４においてノードＮ１から電圧線ＵＬに向かって流れる電流ｉ_inv1を検出するように構成される。電流検出部２３の一端はノードＮ１に接続され、他端はＡＣリアクトル２４の一端に接続される。ＡＣリアクトル２４は、ノードＮ１から端子Ｔ２１への経路に設けられ、ＡＣリアクトル２４の一端は電流検出部２３の他端に接続され、他端は電圧線ＵＬに接続される。

【0129】

制御部３０Ｂは、電力変換装置１Ｂの動作を制御するように構成される。制御部３０Ｂは、デューティ比ｄおよびキャリア信号ＣＲを生成する。制御部３０Ｂは、デューティ比ｄおよびキャリア信号ＣＲに基づいてゲート信号Ｓ１，Ｓ２を生成する。また、制御部３０Ｂは、周期Ｔsdのゲート信号Ｓ３，Ｓ４を生成する。スイッチング素子ＳＷ１～ＳＷ４は、これらのゲート信号Ｓ１～Ｓ４に基づいてそれぞれオンオフする。ＡＣリアクトル２４および容量素子２５からなるローパスフィルタは、スイッチング素子ＳＷ１～ＳＷ４のスイッチング動作により生成された信号に含まれる高周波数成分を除去するようになっている。

【0130】

図２０は、制御部３０Ｂの一構成例を表すものである。制御部３０Ｂは、誤差電圧生成部４０と、電流制御部７０とを有している。

【0131】

誤差電圧生成部４０は、上記実施の形態に係る誤差電圧生成部４０Ａ，４０Ｂと同様に、電流ｉ_invおよび直流バス電圧Ｖdcに基づいて、スイッチング素子ＳＷ１，ＳＷ２に係るデッドタイム補償を行うための誤差電圧ｅ_tdを生成するように構成される。

【0132】

電流制御部７０は、電流ｉ_invの指令値ｉ_inv*、電流ｉ_inv、交流出力電圧ｅ_inv、誤差電圧ｅ_td、および直流バス電圧Ｖdcに基づいて、電流ｉ_invを制御することにより信号ｄ_invを生成するように構成される。電流制御部７０は、加算部７１と、演算部７２と、加算部７３と、除算部７４とを有している。

【0133】

加算部７１は、電流ｉ_invの指令値ｉ_inv*から電流ｉ_invを減算するように構成される。演算部７２は、加算部７１の演算結果に基づいて、所定の伝達関数Ｇinv(s)を用いて演算を行うように構成される。加算部７３は、演算部７２の演算結果と交流出力電圧ｅ_invと誤差電圧ｅ_tdとを加算するように構成される。除算部７４は、加算部７３の加算結果を直流バス電圧Ｖdcにより除算することにより信号ｄ_invを生成するように構成される。

【0134】

この構成により、電流制御部７０では、電流ｉ_invが、電流ｉ_invの指令値ｉ_inv*と同じになるように電流ｉ_invを制御する。その際、電流制御部７０は、電流ｉ_invに基づいてフィードバック制御を行い、誤差電圧ｅ_tdに基づいてフィードフォワード制御を行う。すなわち、上記実施の形態に係る電流制御部５０（図４）では、インターリーブ動作を行うので、電流ｉ_inv1，ｉ_inv2に基づくフィードバック動作と、誤差電圧ｅ_td1，ｅ_td2に基づくフィードフォワード動作とが干渉しないようにするため、加算部５１Ａが誤差電圧ｅ_td1に応じた誤差信号（誤差電圧ｅ_td1×係数ｋ）を加算するとともに、加算部５１Ｂが誤差電圧ｅ_td2に応じた誤差信号（誤差電圧ｅ_td2×係数ｋ）を加算するようにした。しかしながら、本変形例では、インターリーブ動作を行わないので、後段の加算部７３が誤差電圧ｅ_tdを加算している。なお、これに限定されるものではなく、上記実施の形態の場合と同様に、前段の加算部７１が誤差電圧ｅ_tdに応じた誤差信号（誤差電圧ｅ_td×係数ｋ）を加算してもよい。

【0135】

ここで、スイッチング素子ＳＷ１，ＳＷ２は、本開示における「第１のスイッチング素子および第２のスイッチング素子」の一具体例にそれぞれ対応する。スイッチング素子ＳＷ３，ＳＷ４は、本開示における「第５のスイッチング素子および第６のスイッチング素子」の一具体例にそれぞれ対応する。ＡＣリアクトル２４は、本開示における「第１のＡＣリアクトル」の一具体例に対応する。誤差電圧生成部４０は、本開示における「第１の誤差信号生成部」の一具体例に対応する。誤差電圧ｅ_td1は、本開示における「第１の誤差信号」の一具体例に対応する。

【0136】

図２１は、他の変形例に係る電力変換装置１Ｃの一構成例を表すものである。電力変換装置１Ｃは、フルブリッジインバータである。電力変換装置１Ｃは、ＡＣリアクトル２４，１２４と、制御部３０Ｃとを備えている。

【0137】

ＡＣリアクトル２４は、ノードＮ１から端子Ｔ２１への経路に設けられ、ＡＣリアクトル２４の一端は電流検出部２３の他端に接続され、他端は電圧線ＵＬに接続される。

【0138】

ＡＣリアクトル１２４は、ノードＮ２から端子Ｔ２２への経路に設けられ、ＡＣリアクトル１２４の一端はノードＮ２に接続され、他端は電圧線ＷＬに接続される。

【0139】

制御部３０Ｃは、電力変換装置１Ｃの動作を制御するように構成される。制御部３０Ｃは、デューティ比ｄおよびキャリア信号ＣＲを生成する。制御部３０Ｃは、デューティ比ｄおよびキャリア信号ＣＲに基づいてゲート信号Ｓ１，Ｓ２およびゲート信号Ｓ３，Ｓ４を生成する。例えば、ゲート信号Ｓ１およびゲート信号Ｓ４は互いに同じであってもよく、ゲート信号Ｓ２およびゲート信号Ｓ３は互いに同じであってもよい。スイッチング素子ＳＷ１～ＳＷ４は、これらのゲート信号Ｓ１～Ｓ４に基づいてそれぞれオンオフする。制御部３０Ｃは、例えば、図２０に示した制御部３０Ｂの誤差電圧生成部４０および電流制御部７０を有するようにしてもよい。

【0140】

図２２は、他の変形例に係る電力変換装置１Ｄの一構成例を表すものである。電力変換装置１Ｄは、ハーフブリッジインバータである。電力変換装置１Ｄは、スイッチング素子ＳＷ１，ＳＷ２と、容量素子Ｃ１，Ｃ２と、制御部３０Ｄとを備えている。

【0141】

【0142】

容量素子Ｃ１の一端は電圧線Ｌ１に接続され、他端はノードＮ２に接続される。容量素子Ｃ２の一端はノードＮ２に接続され、他端は基準電圧線Ｌ２に接続される。

【0143】

制御部３０Ｄは、電力変換装置１Ｄの動作を制御するように構成される。制御部３０Ｄは、例えば、図２０に示した制御部３０Ｂの誤差電圧生成部４０および電流制御部７０を有するようにしてもよい。

【0144】

図２３は、他の変形例に係る電力変換装置１Ｅの一構成例を表すものである。電力変換装置１Ｅは、３相のインバータである。電力変換装置１は、端子Ｔ２１～Ｔ２３を備えている。端子Ｔ２１～Ｔ２３は、負荷装置ＬＯＡＤに接続されている。負荷装置ＬＯＡＤは、一端が端子Ｔ２１に接続され他端が端子Ｔ２２に接続された負荷と、一端が端子Ｔ２２に接続され他端が端子Ｔ２３に接続された負荷と、一端が端子Ｔ２１に接続され他端が端子Ｔ２３に接続された負荷とを含む。

【0145】

電力変換装置１Ｅは、電流検出部２３Ａ～２３Ｃと、ＡＣリアクトル２４Ａ～２４Ｃと、容量素子２５Ａ～２５Ｃと、電圧検出部２８Ａ～２８Ｃと、制御部３０Ｅとを備えている。

【0146】

電流検出部２３Ａは、ノードＮ１から端子Ｔ２１への経路に設けられ、ＡＣリアクトル２４ＡにおいてノードＮ１から電圧線ＵＬに向かって流れる電流ｉ_inv1を検出するように構成される。電流検出部２３Ａの一端はノードＮ１に接続され、他端はＡＣリアクトル２４Ａの一端に接続される。ＡＣリアクトル２４Ａは、ノードＮ１から端子Ｔ２１への経路に設けられ、ＡＣリアクトル２４Ａの一端は電流検出部２３Ａの他端に接続され、他端は電圧線ＵＬに接続される。容量素子２５Ａの一端は電圧線ＵＬに接続され、他端はノードＮＮに接続される。電圧検出部２８Ａは、電力変換装置１から出力されるＵ相の交流出力電圧ｅ_inv1を検出するように構成される。電圧検出部２８Ａの一端は電圧線ＵＬに接続され、他端はノードＮＮに接続される。電圧検出部２８Ａは、ノードＮＮでの電圧を基準とした電圧線ＵＬでの電圧をＵ相の交流出力電圧ｅ_inv1として検出するようになっている。

【0147】

電流検出部２３Ｂは、ノードＮ２から端子Ｔ２２への経路に設けられ、ＡＣリアクトル２４ＢにおいてノードＮ２から電圧線ＶＬに向かって流れる電流ｉ_inv2を検出するように構成される。電流検出部２３Ｂの一端はノードＮ２に接続され、他端はＡＣリアクトル２４Ｂの一端に接続される。ＡＣリアクトル２４Ｂは、ノードＮ２から端子Ｔ２２への経路に設けられ、ＡＣリアクトル２４Ｂの一端は電流検出部２３Ｂの他端に接続され、他端は電圧線ＶＬに接続される。容量素子２５Ｂの一端は電圧線ＶＬに接続され、他端はノードＮＮに接続される。電圧検出部２８Ｂは、電力変換装置１から出力されるＶ相の交流出力電圧ｅ_inv2を検出するように構成される。電圧検出部２８Ｂの一端は電圧線ＶＬに接続され、他端はノードＮＮに接続される。電圧検出部２８Ｂは、ノードＮＮでの電圧を基準とした電圧線ＶＬでの電圧をＶ相の交流出力電圧ｅ_inv2として検出するようになっている。

【0148】

電流検出部２３Ｃは、ノードＮ３から端子Ｔ２３への経路に設けられ、ＡＣリアクトル２４Ｃにおいて電圧線ＷＬからノードＮ３に向かって流れる電流ｉ_inv3を検出するように構成される。電流検出部２３Ｃの一端はノードＮ３に接続され、他端はＡＣリアクトル２４Ｃの一端に接続される。ＡＣリアクトル２４Ｃは、ノードＮ３から端子Ｔ２３への経路に設けられ、ＡＣリアクトル２４Ｃの一端は電流検出部２３Ｃの他端に接続され、他端は電圧線ＷＬに接続される。容量素子２５Ｃの一端は電圧線ＷＬに接続され、他端はノードＮＮに接続される。電圧検出部２８Ｃは、電力変換装置１から出力されるＷ相の交流出力電圧ｅ_inv3を検出するように構成される。電圧検出部２８Ｃの一端は電圧線ＷＬに接続され、他端はノードＮＮに接続される。電圧検出部２８Ｃは、ノードＮＮでの電圧を基準とした電圧線ＷＬでの電圧をＷ相の交流出力電圧ｅ_inv3として検出するようになっている。

【0149】

制御部３０Ｅは、電力変換装置１Ｅの動作を制御するように構成される。制御部３０Ｅは、例えば、図２０に示した制御部３０Ｂの誤差電圧生成部４０および電流制御部７０を有するようにしてもよい。具体的には、制御部３０Ｅは、電流ｉ_inv1に基づいてスイッチング素子ＳＷ１，ＳＷ２におけるデューティ比を生成する処理と、電流ｉ_inv2に基づいてスイッチング素子ＳＷ３，ＳＷ４におけるデューティ比を生成する処理と、電流ｉ_inv3に基づいてスイッチング素子ＳＷ５，ＳＷ６におけるデューティ比を生成する処理とを含む３系統の処理を行う。

【0150】

以上、実施の形態および変形例を挙げて本発明を説明したが、本発明はこれらの実施の形態等には限定されず、種々の変形が可能である。

【0151】

例えば、図９に示したシミュレーション条件に記載の各パラメータの設定値は、一例であり、適宜変更してもよい。

【符号の説明】

【0152】

１，１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅ…電力変換装置、２１…電圧検出部、２２…容量素子、２３，２３Ａ～２３Ｃ…電流検出部、２４，２４Ａ～２４Ｃ，１２４…ＡＣリアクトル、２５，２５Ａ～２５Ｃ…容量素子、２６…ＥＭＩフィルタ、２７…電流検出部、２８，２８Ａ～２８Ｃ…電圧検出部、２９Ｕ，２９Ｗ…スイッチ、３０，３０Ａ，３０Ｂ，３０Ｃ，３０Ｄ，３０Ｅ…制御部、３１…指令値生成部、３２…電圧制御部、３３Ａ，３３Ｂ…乗算部、４０…４０Ａ，４０Ｂ…誤差電圧生成部、４１…極性検出部、４２…ローパスフィルタ、４３…オールパスフィルタ、４４…比較部、４５…ゲイン乗算部、５０，７０…電流制御部、５１Ａ，５１Ｂ，７１…加算部、５２Ａ，５２Ｂ，７２…演算部、５３Ａ、５３Ｂ，７３…加算部、５４Ａ，５４Ｂ，７４…除算部、６０…ゲート信号生成部、６１…比較部、６２，６３…加算部、６４，６５…ＰＷＭ信号生成部、６６…信号生成部、ａ…係数、ＣＲ，ＣＲ１，ＣＲ２…キャリア信号、Ｃ１，Ｃ２…容量素子、ｄ，ｄ_a，ｄ_b…デューティ比、ｄ_c…信号、ｄ_inv，ｄ_inv1，ｄ_inv2…信号、ｅ_inv，ｅ_inv1，ｅ_inv2，ｅ_inv3…交流出力電圧、ｅ_inv*…指令値、ｅ_td，ｅ_td1，ｅ_td2…誤差電圧、ｉ_dir1…信号、Ｉ_dir1…極性信号、ｉ_inv，ｉ_inv1，ｉ_inv2，ｉ_inv3…電流，ｉ_ld…負荷電流、ｋ…係数、ＬＯＡＤ…負荷装置、Ｎ１～Ｎ４，ＮＮ…ノード、ＰＤＣ…直流電源、ＳＷ１～ＳＷ８…スイッチング素子、Ｓ１～Ｓ８…ゲート信号、Ｔｄ…デッドタイム、Ｔ１１，Ｔ１２，Ｔ２１～Ｔ２３…端子、Ｖdc…直流バス電圧。

【図1】