特許 7439833 電子部品内蔵基板及びこれを用いた回路モジュール

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-02-19

(45)【発行日】2024-02-28

(54)【発明の名称】電子部品内蔵基板及びこれを用いた回路モジュール

(51)【国際特許分類】

   H05K 3/46 20060101AFI20240220BHJP

   H05K 1/02 20060101ALI20240220BHJP

   H01L 23/12 20060101ALI20240220BHJP

   H01L 23/36 20060101ALI20240220BHJP

【ＦＩ】

H05K3/46 U

H05K3/46 Q

H05K1/02 F

H01L23/12 N

H01L23/12 J

H01L23/36 C

【請求項の数】 3

(21)【出願番号】P 2021526060

(86)(22)【出願日】2020-06-05

(86)【国際出願番号】 JP2020022236

(87)【国際公開番号】W WO2020250815

(87)【国際公開日】2020-12-17

【審査請求日】2022-08-26

(31)【優先権主張番号】P 2019110898

(32)【優先日】2019-06-14

(33)【優先権主張国・地域又は機関】JP

(73)【特許権者】

【識別番号】000003067

【氏名又は名称】ＴＤＫ株式会社

(74)【代理人】

【識別番号】100115738

【弁理士】

【氏名又は名称】鷲頭 光宏

(74)【代理人】

【識別番号】100121681

【弁理士】

【氏名又は名称】緒方 和文

(72)【発明者】

【氏名】阿部 敏之

(72)【発明者】

【氏名】鈴木 義弘

(72)【発明者】

【氏名】千葉 博典

(72)【発明者】

【氏名】矢崎 哲也

(72)【発明者】

【氏名】大川 博茂

【審査官】ゆずりは 広行

(56)【参考文献】

【文献】特開２０１６－２０１５３２（ＪＰ，Ａ）

【文献】特開平１１－０５４９３９（ＪＰ，Ａ）

【文献】国際公開第２０１２／０５０１２２（ＷＯ，Ａ１）

【文献】国際公開第２０１６／０６３６９４（ＷＯ，Ａ１）

【文献】特開平１０－３１６４６９（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０５Ｋ ３／４６

Ｈ０５Ｋ １／０２

Ｈ０１Ｌ ２３／１２

Ｈ０１Ｌ ２３／３６

(57)【特許請求の範囲】

【請求項1】

少なくとも第１及び第２の配線層を含む複数の配線層と、前記第１及び第２の配線層間に位置する第１の絶縁層を少なくとも含む複数の絶縁層が交互に積層されてなる基板と、
前記第１の絶縁層に埋め込まれた第１の電子部品及び伝熱ブロックと、
前記第１の配線層に位置し、前記伝熱ブロックの一方の表面と向かい合う第１の配線パターンと、
前記第２の配線層に位置し、前記伝熱ブロックの他方の表面と向かい合う第２の配線パターンと、
前記第１の配線パターンと前記伝熱ブロックの前記一方の表面を接続する第１のビア導体と、
前記第２の配線パターンと前記伝熱ブロックの前記他方の表面を接続する第２のビア導体と、を備え、
前記第１の配線パターンは、前記第１の電子部品に接続され、且つ、第２の電子部品を搭載するための電子部品搭載領域に位置し、
前記伝熱ブロックは、前記一方の表面を構成する第１の面が平坦であり、前記第１の面の反対側に位置する第２の面が凹凸を有する第１の本体部と、前記他方の表面を構成する第３の面が平坦であり、前記第３の面の反対側に位置する第４の面が凹凸を有する第２の本体部とを含み、
前記伝熱ブロックは、前記第１の本体部の前記第２の面と前記第２の本体部の前記第４の面が絶縁膜を介して嵌合することにより、前記伝熱ブロックの前記一方の表面と前記他方の表面は互いに絶縁されており、これにより、前記第１の配線パターンと前記第２の配線パターンが互いに絶縁されていることを特徴とする電子部品内蔵基板。

【請求項2】

請求項１に記載の電子部品内蔵基板と、
前記電子部品搭載領域に搭載された前記第２の電子部品と、を備え、
前記第１の電子部品と前記第２の電子部品は、前記第１の配線パターンを介して互いに接続されていることを特徴とする回路モジュール。

【請求項3】

前記第２の電子部品がレーザーダイオード又は電源用インダクタであることを特徴とする請求項２に記載の回路モジュール。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は電子部品内蔵基板及びこれを用いた回路モジュールに関し、特に、レーザーダイオードや電源用インダクタなど、発熱量の大きい電子部品を搭載するための電子部品内蔵基板及びこれを用いた回路モジュールに関する。

【背景技術】

【0002】

多層基板の表面に発熱量の大きい電子部品を搭載する場合、熱を多層基板の裏面側に逃がすための放熱経路が設けられることがある。例えば、特許文献１には、発熱量の大きい電子部品と平面視で重なる位置に金属ブロックを埋め込み、金属ブロックの表面と電子部品を複数のビア導体で接続するとともに、金属ブロックの裏面と多層基板の裏面に設けられた放熱パターンを別の複数のビア導体で接続する構造が提案されている。多層基板の裏面に設けられた放熱パターンは、ハンダなどを介してマザーボード上の放熱経路に接続される。通常、マザーボード上の放熱経路はグランドパターンである。これにより、電子部品から生じる熱が金属ブロックを介してマザーボード側に放熱されるため、電子部品の発熱量が大きい場合であっても、高い放熱効率を得ることが可能となる。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２０１９－４６９５４号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

しかしながら、レーザーダイオードや電源用インダクタなど、発熱量が大きいだけでなく、グランドパターンへの接続が禁止されるタイプの電子部品を搭載する場合、特許文献１に記載された構造を採ることはできない。

【0005】

したがって、本発明は、発熱量が大きく、且つ、グランドパターンへの接続が禁止されるタイプの電子部品を搭載するための電子部品内蔵基板及びこれを用いた回路モジュールにおいて、放熱効率を高めることを目的とする。

【課題を解決するための手段】

【0006】

本発明による電子部品内蔵基板は、少なくとも第１及び第２の配線層を含む複数の配線層と、第１及び第２の配線層間に位置する第１の絶縁層を少なくとも含む複数の絶縁層が交互に積層されてなる基板と、第１の絶縁層に埋め込まれた第１の電子部品及び伝熱ブロックと、第１の配線層に位置し、伝熱ブロックの一方の表面と向かい合う第１の配線パターンと、第２の配線層に位置し、伝熱ブロックの他方の表面と向かい合う第２の配線パターンと、第１の配線パターンと伝熱ブロックの一方の表面を接続する第１のビア導体と、第２の配線パターンと伝熱ブロックの他方の表面を接続する第２のビア導体とを備え、第１の配線パターンは、第１の電子部品に接続され、且つ、第２の電子部品を搭載するための電子部品搭載領域に位置し、伝熱ブロックの一方の表面と他方の表面は互いに絶縁されており、これにより、第１の配線パターンと第２の配線パターンが互いに絶縁されていることを特徴とする。

【0007】

本発明によれば、伝熱ブロックの一方の表面と他方の表面が互いに絶縁されていることから、第２の電子部品として発熱量が大きく、且つ、グランドパターンへの接続が禁止されるタイプの電子部品を搭載する場合であっても、放熱パターンとして機能する第２の配線パターンをマザーボード上のグランドパターンに接続することが可能となる。これにより、高い放熱性を確保することが可能となる。

【0008】

本発明において、伝熱ブロックは、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）チップであっても構わないし、金属からなる本体部とその一方又は両方の表面に設けられた絶縁膜を含むものであっても構わないし、セラミック材料からなるものであっても構わない。つまり、一方の表面と他方の表面が互いに絶縁されており、且つ、高い熱伝導性を有している限り、伝熱ブロックの材料及び構造は特に限定されない。

【0009】

本発明による回路モジュールは、上記の電子部品内蔵基板と、電子部品搭載領域に搭載された第２の電子部品とを備え、第１の電子部品と第２の電子部品は、第１の配線パターンを介して互いに接続されていることを特徴とする。

【0010】

本発明によれば、第１の配線パターンと第２の配線パターンが絶縁されていることから、第１の配線パターンを介して、第１の電子部品と第２の電子部品の間で信号の送受信を行うことが可能となる。

【0011】

本発明において、第２の電子部品はレーザーダイオード又は電源用インダクタであっても構わない。レーザーダイオードや電源用インダクタは、発熱量が大きく、且つ、グランドパターンへの接続が禁止されるタイプの電子部品であるが、このような電子部品であっても、電子部品内蔵基板を介して効率よく放熱することが可能となる。

【発明の効果】

【0012】

このように、本発明によれば、発熱量が大きく、且つ、グランドパターンへの接続が禁止されるタイプの電子部品を搭載するための電子部品内蔵基板及びこれを用いた回路モジュールにおいて、放熱効率を高めることが可能となる。

【図面の簡単な説明】

【0013】

【図1】図１は、本発明の好ましい実施形態による電子部品内蔵基板１の構造を説明するための模式的な断面図である。

【図2】図２は、第１の例による伝熱ブロック４０Ａの構造を説明するための模式図である。

【図3】図３は、第２の例による伝熱ブロック４０Ｂの構造を説明するための模式図である。

【図4】図４は、第３の例による伝熱ブロック４０Ｃの構造を説明するための模式図である。

【図5】図５は、第４の例による伝熱ブロック４０Ｄの構造を説明するための模式図である。

【図6】図６は、第５の例による伝熱ブロック４０Ｅの構造を説明するための模式図である。

【図7】図７は、第６の例による伝熱ブロック４０Ｆの構造を説明するための模式図である。

【図8】図８は、第７の例による伝熱ブロック４０Ｇの構造を説明するための模式図である。

【図9】図９は、第８の例による伝熱ブロック４０Ｈの構造を説明するための模式図である。

【図10】図１０は、電子部品内蔵基板１を用いた回路モジュール２の構造を説明するための模式的な断面図である。

【図11】図１１は、電子部品内蔵基板１の製造方法を説明するための工程図である。

【図12】図１２は、電子部品内蔵基板１の製造方法を説明するための工程図である。

【図13】図１３は、電子部品内蔵基板１の製造方法を説明するための工程図である。

【図14】図１４は、電子部品内蔵基板１の製造方法を説明するための工程図である。

【図15】図１５は、電子部品内蔵基板１の製造方法を説明するための工程図である。

【図16】図１６は、電子部品内蔵基板１の製造方法を説明するための工程図である。

【図17】図１７は、電子部品内蔵基板１の製造方法を説明するための工程図である。

【図18】図１８は、電子部品内蔵基板１の製造方法を説明するための工程図である。

【図19】図１９は、電子部品内蔵基板１の製造方法を説明するための工程図である。

【図20】図２０は、電子部品内蔵基板１の製造方法を説明するための工程図である。

【図21】図２１は、電子部品内蔵基板１の製造方法を説明するための工程図である。

【図22】図２２は、電子部品内蔵基板１の製造方法を説明するための工程図である。

【図23】図２３は、電子部品内蔵基板１の製造方法を説明するための工程図である。

【図24】図２４は、電子部品内蔵基板１の製造方法を説明するための工程図である。

【図25】図２５は、電子部品内蔵基板１の製造方法を説明するための工程図である。

【図26】図２６は、電子部品３０と伝熱ブロック４０が互いに異なる層に位置する第１の例を説明するための模式図である。

【図27】図２７は、電子部品３０と伝熱ブロック４０が互いに異なる層に位置する第２の例を説明するための模式図である。

【発明を実施するための形態】

【0014】

以下、添付図面を参照しながら、本発明の好ましい実施形態について詳細に説明する。

【0015】

図１は、本発明の好ましい実施形態による電子部品内蔵基板１の構造を説明するための模式的な断面図である。

【0016】

図１に示すように、本実施形態による電子部品内蔵基板１は、基板１０と、基板１０に埋め込まれた電子部品３０及び伝熱ブロック４０を備える。基板１０の上面１０ａ側には電子部品搭載領域Ａが設けられており、電子部品３０は、電子部品搭載領域Ａに搭載される電子部品を制御する。電子部品３０は、一対の信号端子３１，３２と電源端子３３などを備えている。

【0017】

基板１０は、４層の絶縁層１１～１４が積層された構造を有しており、各絶縁層１１～１４の表面に配線層Ｌ１～Ｌ４が設けられている。特に限定されるものではないが、最上層に位置する絶縁層１１及び最下層に位置する絶縁層１４は、ガラス繊維などの芯材にガラスエポキシなどの樹脂材料を含浸させたコア層であっても構わない。これに対し、絶縁層１２，１３は、ガラスクロスなどの芯材を含まない樹脂材料からなるものであっても構わない。特に、絶縁層１１，１４の熱膨張係数は、絶縁層１２，１３の熱膨張係数よりも小さいことが好ましい。

【0018】

配線層Ｌ１には配線パターンＰ１１～Ｐ１３が形成され、配線層Ｌ２には配線パターンＰ２１～Ｐ２４が形成され、配線層Ｌ３には配線パターンＰ３４が形成され、配線層Ｌ４には配線パターンＰ４１，Ｐ４４が形成されている。配線層Ｌ１は基板１０の上面１０ａ側に位置し、その一部はソルダーレジスト２１によって覆われている。但し、配線パターンＰ１１の全面及び配線パターンＰ１２の一部はソルダーレジスト２１によって覆われておらず、ＥＮＥＰＩＧ皮膜１９で覆われている。ソルダーレジスト２１から露出した配線パターンＰ１１は、電子部品搭載領域Ａに位置する。また、ソルダーレジスト２１から露出した配線パターンＰ１２は、ボンディングパッドＢを構成する。一方、配線層Ｌ４は基板１０の裏面１０ｂ側に位置し、その一部はソルダーレジスト２２によって覆われている。但し、配線パターンＰ４１，Ｐ４４の一部はソルダーレジスト２２によって覆われておらず、ＥＮＥＰＩＧ皮膜１９で覆われている。

【0019】

伝熱ブロック４０は、熱を上面１０ａ側から裏面１０ｂ側に逃がすための放熱経路を構成するチップ部品であり、上面１０ａ側を向く表面４１と、裏面１０ｂ側を向く表面４２を有している。伝熱ブロック４０の表面４１と表面４２は互いに絶縁されている。伝熱ブロック４０の材料及び構成は、熱伝導率が絶縁層１２，１３よりも十分に高く、且つ、表面４１と表面４２が互いに絶縁されている限り、特に限定されない。

【0020】

例えば、図２に示す第１の例のように、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）チップからなる伝熱ブロック４０Ａを用いても構わない。ＳＯＩチップは、表面４１を構成するシリコン基板４３と、表面４２を構成するシリコン基板４４の間に、酸化シリコンなどからなる絶縁膜４５が介在する構造を有している。この場合、絶縁膜４５の膜厚を十分に薄くすれば、シリコンの熱伝導率が高いことから全体として高い熱伝導性を得ることができるとともに、表面４１と表面４２を絶縁することができる。

【0021】

或いは、図３に示す第２の例のように、銅（Ｃｕ）などの金属からなる本体部４６の上面に絶縁膜４７が形成された構造を有する伝熱ブロック４０Ｂを用いても構わないし、図４に示す第３の例のように、銅（Ｃｕ）などの金属からなる本体部４６の下面に絶縁膜４８が形成された構造を有する伝熱ブロック４０Ｃを用いても構わないし、図５に示す第４の例のように、銅（Ｃｕ）などの金属からなる本体部４６の上面及び下面にそれぞれ絶縁膜４７，４８が形成された構造を有する伝熱ブロック４０Ｄを用いても構わない。これらの場合、絶縁膜４７，４８の膜厚を十分に薄くすれば、本体部４６の熱伝導率が高いことから全体として高い熱伝導性を得ることができるとともに、表面４１と表面４２を絶縁することができる。絶縁膜４７，４８の材料としては窒化シリコン（ＳｉＮ）を用いることができ、スパッタリング法などの方法で成膜することができる。

【0022】

また、図６に示す第５の例のように、図５の伝熱ブロック４０Ｄに付加部４６ａ，４６ｂを追加した構造を有する伝熱ブロック４０Ｅを用いても構わない。付加部４６ａ，４６ｂはそれぞれ絶縁膜４７，４８の表面に設けられており、本体部４６と同様、銅（Ｃｕ）などの金属からなる。このような付加部４６ａ，４６ｂを設ければ、図５に示す伝熱ブロック４０Ｄよりも高い熱伝導性を得ることが可能となる。さらに、図７に示す第６の例のように、凹凸を有する本体部４６の表面が絶縁膜４７，４８で覆われ、且つ、凹部に付加部４６ａ，４６ｂが埋め込まれた構造を有する伝熱ブロック４０Ｆを用いても構わない。図７に示す伝熱ブロック４０Ｆは表面４１，４２がほぼ平坦であることから、絶縁層１２，１３に埋め込む際にボイドが発生しにくい。尚、図６及び図７に示す例では、付加部４６ａ，４６ｂがそれぞれ表面４１，４２の一部を構成する。そして、図１に示すビア導体Ｖ２０，Ｖ３０を形成する際には、ビア導体Ｖ２０，Ｖ３０が付加部４６ａ，４６ｂと接するよう設計することが好ましい。

【0023】

さらに、図８（ａ）に示す第７の例のように、一方の面が平坦であり、他方の面が凹凸を有する２つの本体部４６ｃ，４６ｄが絶縁膜４５ａを介して嵌合した構造を有する伝熱ブロック４０Ｇを用いても構わない。このような構造を有する伝熱ブロック４０Ｇは、図８（ｂ）に示す本体部４６ｃ，４６ｄを用意し、本体部４６ｃ，４６ｄの一方又は両方の凹凸面に絶縁膜４５ａを形成した後、凹凸面が互いに嵌合するよう本体部４６ｃ，４６ｄを接着することによって作製することができる。

【0024】

さらには、図９に示す第８の例のように、セラミック４９からなる伝熱ブロック４０Ｈを用いても構わない。セラミック４９の種類としては、窒化アルミニウム（ＡｌＮ）や窒化シリコン（ＳｉＮ）のように、絶縁性を有し、熱伝導率の高い材料を選択することができる。これによれば、絶縁膜などを形成することなく、表面４１と表面４２を絶縁することができる。

【0025】

図１に戻って、配線層Ｌ１と配線層Ｌ２は、絶縁層１１を貫通して設けられた複数のビア導体を介して接続されている。例えば、配線パターンＰ１１と配線パターンＰ２１はビア導体Ｖ１１を介して接続され、配線パターンＰ１２と配線パターンＰ２２はビア導体Ｖ１２を介して接続され、配線パターンＰ１３と配線パターンＰ２３はビア導体Ｖ１３を介して接続され、配線パターンＰ１３と配線パターンＰ２４はビア導体Ｖ１４を介して接続されている。

【0026】

配線層Ｌ２と、配線層Ｌ３、電子部品３０及び伝熱ブロック４０は、複数のビア導体を介して接続されている。例えば、配線パターンＰ２１と伝熱ブロック４０の表面４１はビア導体Ｖ２０を介して接続され、配線パターンＰ２１と電子部品３０の信号端子３１はビア導体Ｖ２１を介して接続され、配線パターンＰ２２と電子部品３０の信号端子３２はビア導体Ｖ２２を介して接続され、配線パターンＰ２３と電子部品３０の電源端子３３はビア導体Ｖ２３を介して接続され、配線パターンＰ２４と配線パターンＰ３４は、絶縁層１２，１３を貫通して設けられたビア導体Ｖ２４を介して接続されている。

【0027】

配線層Ｌ４と、配線層Ｌ３及び伝熱ブロック４０は、複数のビア導体を介して接続されている。例えば、配線パターンＰ４１と伝熱ブロック４０の表面４２はビア導体Ｖ３０を介して接続され、配線パターンＰ４４と配線パターンＰ３４は、絶縁層１４を貫通して設けられたビア導体Ｖ３４を介して接続されている。

【0028】

図１０は、電子部品内蔵基板１を用いた回路モジュール２の構造を説明するための模式的な断面図である。

【0029】

図１０に示すように、回路モジュール２は、図１に示した電子部品内蔵基板１と、電子部品内蔵基板１の電子部品搭載領域Ａに搭載された電子部品５０によって構成されている。特に限定されるものではないが、電子部品５０は例えばレーザーダイオードである。レーザーダイオードは発熱量が大きいとともに、特性上、グランドパターンへの接続が禁止されることから、一般的な電子部品のようにグランドパターンに接続することによって放熱することができない。同様の電子部品としては、電源用インダクタが挙げられる。

【0030】

図１０に示す電子部品５０は、信号端子５１，５２からなる２端子構成である。このうち、信号端子５１は電子部品５０の裏面に形成されており、ハンダ６０を介して電子部品搭載領域Ａに位置する配線パターンＰ１１に接続されている。信号端子５１は、電子部品５０の裏面の全面に形成されているため、電子部品５０の動作によって生じる熱は、効率よく配線パターンＰ１１に伝えられる。一方、信号端子５２は電子部品５０の上面に形成されており、ボンディングワイヤ６１を介して配線パターンＰ１２からなるボンディングパッドＢに接続されている。そして、電子部品５０がレーザーダイオードである場合には、信号端子５１，５２に印加する信号によって、レーザー光が生成される。信号端子５１は、ハンダ６０、配線パターンＰ１１、ビア導体Ｖ１１、配線パターンＰ２１及びビア導体Ｖ２１を介して、電子部品３０の信号端子３１に接続される。また、信号端子５２は、ボンディングワイヤ６１，配線パターンＰ１２、ビア導体Ｖ１２、配線パターンＰ２２及びビア導体Ｖ２２を介して、電子部品３０の信号端子３２に接続される。

【0031】

電子部品５０から配線パターンＰ１１に伝えられた熱は、複数のビア導体Ｖ１１、配線パターンＰ２１及び複数のビア導体Ｖ２０を介して伝熱ブロック４０に伝えられる。そして、伝熱ブロック４０に伝えられた熱は、複数のビア導体Ｖ３０を介して、放熱パターンとして機能する配線パターンＰ４１に伝えられる。実使用時においては、配線パターンＰ４１はハンダ６２を介してマザーボード３のグランドパターンＧに接続される。これにより、電子部品５０の動作によって生じる熱は、伝熱ブロック４０を介してマザーボード３へと効率よく放熱される。

【0032】

そして、本実施形態においては、伝熱ブロック４０の表面４１と表面４２が絶縁されていることから、ビア導体Ｖ２０とビア導体Ｖ３０がいずれも伝熱ブロック４０と接しているにもかかわらず、両者の絶縁を確保することが可能となる。これにより、配線パターンＰ１１を信号ラインとし、配線パターンＰ４１をグランドパターンとすることが可能となる。しかも、本実施形態においては、伝熱ブロック４０が電子部品３０と同じ層に埋め込まれていることから、伝熱ブロック４０を埋め込むために層数が増えることもない。

【0033】

次に、本実施形態による電子部品内蔵基板１の製造方法について説明する。

【0034】

図１１～図２５は、本実施形態による電子部品内蔵基板１の製造方法を説明するための工程図である。

【0035】

まず、図１１に示すように、ガラス繊維などの芯材を含む絶縁層１４の一方の表面に金属膜Ｌ３ａが形成され、他方の表面に金属膜Ｌ４ａ，Ｌ４ｂの積層膜が形成された基材（ワークボード）を用意し、剥離層７１を介してステンレスなどからなる支持体７０に貼り合わせる。

【0036】

次に、図１２に示すように、フォトリソグラフィー法などを用いて金属膜Ｌ３ａをパターニングすることによって、配線層Ｌ３を形成する。次に、図１３に示すように、配線層Ｌ３を埋め込むよう、絶縁層１４の表面に例えば未硬化（Ｂステージ状態）の樹脂シート等を真空圧着等によって積層することにより、絶縁層１３を形成する。

【0037】

次に、図１４に示すように絶縁層１３の表面に伝熱ブロック４０を載置した後、図１５に示すように絶縁層１３の表面に電子部品３０を載置する。電子部品３０は、例えば、ベアチップ状態の半導体ＩＣであり、端子形成面が上側を向くよう、フェースアップ方式で搭載される。伝熱ブロック４０及び電子部品３０の載置順序は逆であっても構わないが、伝熱ブロック４０を先に載置することにより、電子部品３０の端子形成面と伝熱ブロック４０の接触を防止することが可能となる。

【0038】

次に、図１６に示すように、電子部品３０及び伝熱ブロック４０を覆うように絶縁層１２及び金属膜Ｌ２ａを形成する。絶縁層１２の形成は、例えば、未硬化又は半硬化状態の熱硬化性樹脂を塗布した後、未硬化樹脂の場合それを加熱して半硬化させ、さらに、プレス手段を用いて金属膜Ｌ２ａとともに硬化成形することが好ましい。絶縁層１２としては、電子部品３０及び伝熱ブロック４０の埋め込みを妨げる繊維が含まれない樹脂シートが望ましい。

【0039】

次に、図１７に示すように、例えばフォトリソグラフィー法など公知の手法を用いて金属膜Ｌ２ａの一部をエッチングにより除去した後に、金属膜Ｌ２ａが除去された所定の箇所に対して公知のブラスト加工やレーザー加工を行うことにより、ビアホール８０～８２を形成する。このうち、ビアホール８０は絶縁層１２，１３を貫通して設けられ、ビアホール８０の底部には配線層Ｌ３が露出する。また、ビアホール８１は伝熱ブロック４０の表面４１を露出させ、ビアホール８２は電子部品３０の信号端子３１，３２及び電源端子３３を露出させる。

【0040】

次に、図１８に示すように、無電解メッキ及び電解メッキを施すことによって、絶縁層１２の表面に金属膜Ｌ２ｂを形成するとともに、ビアホール８０～８２の内部にビア導体Ｖ２０～Ｖ２４を形成する。これにより、ビア導体Ｖ２０は伝熱ブロック４０の表面４１と接し、ビア導体Ｖ２１，Ｖ２２は電子部品３０の信号端子３１，３２と接し、ビア導体Ｖ２３は電子部品３０の電源端子３３と接し、ビア導体Ｖ２４は配線層Ｌ３と接する。その後、図１９に示すように、フォトリソグラフィー法などを用いて金属膜Ｌ２ｂをパターニングすることによって、配線層Ｌ２を形成する。

【0041】

次に、図２０に示すように、配線層Ｌ２を埋め込むよう、絶縁層１１と金属膜Ｌ１ａ，Ｌ１ｂが積層されたシートを真空熱プレスする。絶縁層１１に用いる材料及び厚みは、絶縁層１４と同じであっても構わない。次に、図２１に示すように、金属膜Ｌ１ａ，Ｌ１ｂの界面を剥離するとともに、金属膜Ｌ４ａ，Ｌ４ｂの界面を剥離することによって、基板を支持体７０から分離する。

【0042】

次に、図２２に示すように、例えばフォトリソグラフィー法など公知の手法を用いて金属膜Ｌ１ａ，Ｌ４ａの一部をエッチングにより除去した後に、金属膜Ｌ１ａ，Ｌ４ａが除去された所定の箇所に対して公知のブラスト加工やレーザー加工を行うことにより、絶縁層１１にビアホール９１～９４を形成し、絶縁層１４にビアホール９５，９６を形成する。このうち、ビアホール９１～９４は絶縁層１１を貫通して設けられ、ビアホール９１～９４の底部には配線パターンＰ２１～Ｐ２４がそれぞれ露出する。また、ビアホール９５は絶縁層１４，１３を貫通して設けられ、ビアホール９５の底部には伝熱ブロック４０の表面４２が露出する。さらに、ビアホール９６は絶縁層１４を貫通して設けられ、ビアホール９６の底部には配線パターンＰ３４が露出する。

【0043】

次に、図２３に示すように、無電解メッキ及び電解メッキを施すことによって、絶縁層１１，１４の表面にそれぞれ金属膜Ｌ１ｃ，Ｌ４ｃを形成するとともに、ビアホール９１～９６の内部にそれぞれビア導体Ｖ１１～Ｖ１４，Ｖ３０，Ｖ３４を形成する。これにより、ビア導体Ｖ１１～Ｖ１４はそれぞれ配線パターンＰ１１～Ｐ１４と接し、ビア導体Ｖ３０は伝熱ブロック４０の表面４２と接し、ビア導体Ｖ３４は配線パターンＰ３４と接する。その後、図２４に示すように、フォトリソグラフィー法などを用いて金属膜Ｌ１ｃ，Ｌ４ｃをパターニングすることによって、配線層Ｌ１，Ｌ４を形成する。

【0044】

そして、図２５に示すように、絶縁層１１，１４の表面にそれぞれソルダーレジスト２１，２２を形成した後、ソルダーレジスト２１，２２から露出する配線パターンＰ１１，Ｐ１２，Ｐ４１，Ｐ４４に対して部品実装用の表面処理を行うことによりＥＮＥＰＩＧ皮膜１９を形成すれば、図１に示す電子部品内蔵基板１が完成する。

【0045】

尚、上記実施形態においては、電子部品３０と伝熱ブロック４０が同じ層に埋め込まれているが、本発明においてこの点は必須でなく、両者が互いに異なる層に埋め込まれていても構わない。この場合、図２６に示すように、電子部品３０の一部と伝熱ブロック４０の一部が平面視で重なりを有していても構わないし、図２７に示すように、電子部品３０の全部と伝熱ブロック４０の一部が平面視で重なりを有していても構わない。

【0046】

以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。

【0047】

例えば、上記実施形態においては、電子部品内蔵基板１に搭載される電子部品５０の一方の信号端子５１が裏面側に位置し、他方の信号端子５２が上面側に位置しているが、電子部品内蔵基板１に搭載される電子部品がこのような構成を有している必要はなく、両方の信号端子が上面側又は裏面側に位置していても構わない。

【0048】

また、基板１０に内蔵する伝熱ブロックの数についても１個に限定されるものではなく、複数の伝熱ブロックを基板１０に埋め込んでも構わない。

【符号の説明】

【0049】

１ 電子部品内蔵基板
２ 回路モジュール
３ マザーボード
１０ 基板
１０ａ 基板の上面
１０ｂ 基板の裏面
１１～１４ 絶縁層
１９ ＥＮＥＰＩＧ皮膜
２１，２２ ソルダーレジスト
３０ 電子部品
３１，３２ 信号端子
３３ 電源端子
４０，４０Ａ～４０Ｈ 伝熱ブロック
４１，４２ 伝熱ブロックの表面
４３，４４ シリコン基板
４５，４５ａ 絶縁膜
４６，４６ｃ，４６ｄ 本体部
４６ａ，４６ｂ 付加部
４７，４８ 絶縁膜
４９ セラミック
５０ 電子部品
５１，５２ 信号端子
６０，６２ ハンダ
６１ ボンディングワイヤ
７０ 支持体
７１ 剥離層
８０～８２，９１～９６ ビアホール
Ａ 電子部品搭載領域
Ｂ ボンディングパッド
Ｇ グランドパターン
Ｌ１～Ｌ４ 配線層
Ｌ１ａ～Ｌ１ｃ，Ｌ２ａ，Ｌ２ｂ，Ｌ３ａ，Ｌ４ａ～Ｌ４ｃ 金属膜
Ｐ１１～Ｐ１４，Ｐ２１～Ｐ２４，Ｐ３４，Ｐ４１，Ｐ４４ 配線パターン
Ｖ１１～Ｖ１４，Ｖ２０～Ｖ２４，Ｖ３０，Ｖ３４ ビア導体

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】

【図24】

【図25】

【図26】

【図27】