特許 7440705 駆動バックプレーン、表示パネル及びその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-02-19

(45)【発行日】2024-02-28

(54)【発明の名称】駆動バックプレーン、表示パネル及びその製造方法

(51)【国際特許分類】

   G09F 9/30 20060101AFI20240220BHJP

   G09F 9/00 20060101ALI20240220BHJP

   G09F 9/33 20060101ALI20240220BHJP

【ＦＩ】

G09F9/30 338

G09F9/00 352

G09F9/33

G09F9/00 338

【請求項の数】 9

(21)【出願番号】P 2023509823

(86)(22)【出願日】2021-08-20

(65)【公表番号】

(43)【公表日】2023-09-06

(86)【国際出願番号】 CN2021113847

(87)【国際公開番号】W WO2022095549

(87)【国際公開日】2022-05-12

【審査請求日】2023-02-10

(31)【優先権主張番号】202011211454.5

(32)【優先日】2020-11-03

(33)【優先権主張国・地域又は機関】CN

(73)【特許権者】

【識別番号】521036621

【氏名又は名称】成都辰顯光電有限公司

【氏名又は名称原語表記】Ｃｈｅｎｇｄｕ Ｖｉｓｔａｒ Ｏｐｔｏｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ．

【住所又は居所原語表記】Ｎｏ．１４６，Ｔｉａｎｙｉｎｇ Ｒｏａｄ，Ｈｉｇｈ－ｔｅｃｈ Ｚｏｎｅ，Ｃｈｅｎｇｄｕ，Ｓｉｃｈｕａｎ ６１１７３１，ＣＨＩＮＡ

(74)【代理人】

【識別番号】100112656

【弁理士】

【氏名又は名称】宮田 英毅

(74)【代理人】

【識別番号】100089118

【弁理士】

【氏名又は名称】酒井 宏明

(72)【発明者】

【氏名】王岩

(72)【発明者】

【氏名】黄飛

(72)【発明者】

【氏名】夏継業

(72)【発明者】

【氏名】盛翠翠

(72)【発明者】

【氏名】銭先鋭

(72)【発明者】

【氏名】王程功

【審査官】西田 光宏

(56)【参考文献】

【文献】特開２０１９－２１５５６４（ＪＰ，Ａ）

【文献】特開２０２０－１５４１１７（ＪＰ，Ａ）

【文献】特開２０２０－０２５０３３（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１９／０１５７３４０（ＵＳ，Ａ１）

【文献】米国特許出願公開第２０１９／０１７２７６０（ＵＳ，Ａ１）

【文献】特開平０２－１６５１２５（ＪＰ，Ａ）

【文献】特開２００５－１７３５２３（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０１Ｌ １／００－１／２６

Ｇ０１Ｒ ３１／００－３１／０１

Ｇ０１Ｒ ３１／２４－３１／２５

Ｇ０１Ｒ ３１／５０－３１／７４

Ｇ０２Ｆ １／１３－１／１４１

Ｇ０９Ｆ ９／００－９／４６

Ｇ０９Ｆ １３／００－１３／４６

Ｇ０９Ｇ ３／１２－３／１４

Ｇ０９Ｇ ３／３０－３／３２９１

Ｈ０１Ｌ ２１／３３６

Ｈ０１Ｌ ２７／１５

Ｈ０１Ｌ ２９／７８６

Ｈ０１Ｌ ３３／００

Ｈ０１Ｌ ３３／４８－３３／６４

Ｈ０４Ｎ １３／００－１７／０６

(57)【特許請求の範囲】

【請求項1】

アレイ配列された複数のピクセル駆動ユニットを備える駆動バックプレーンであって、
複数のピクセル駆動ユニットのうちの少なくとも１つのピクセル駆動ユニットは、マイクロ発光ダイオードチップと結合するようにそれぞれ構成される主電極対及び少なくとも１つの冗長電極対を備え、
前記少なくとも１つのピクセル駆動ユニットの主電極対及びいずれかの冗長電極対において、第１方向に沿って、前記主電極対の第２電極、前記主電極対の第１電極、前記冗長電極対の第１電極及び前記冗長電極対の第２電極は順に並べられ、
前記少なくとも１つのピクセル駆動ユニットは、前記第１方向に沿って延伸し、且つ前記主電極対の第１電極及び前記冗長電極対の第１電極にそれぞれ電気的に接続された接続線を備え、前記接続線は、切割部を備え、前記接続線における信号が前記冗長電極対と前記切割部との間の部分に入力されるものであり、
前記駆動バックプレーンは、前記ピクセル駆動ユニットに一対一対応して前記冗長電極対の第１電極に電気的接続される複数のピクセル駆動回路を更に備える、
駆動バックプレーン。

【請求項2】

前記複数のピクセル駆動ユニットは前記第１方向に沿ってピクセル列に並べられ、前記複数のピクセル駆動ユニットは第２方向に沿ってピクセル行に並べられ、
前記駆動バックプレーンは、前記第２方向に沿って延伸する複数本の第１電極導線及び前記第１方向に沿って延伸する複数本の第２電極導線を更に備え、
同一行に位置するピクセル駆動ユニットの接続線は同一第１電極導線に接続され、異なる行に位置するピクセル駆動ユニットの接続線は異なる第１電極導線に接続され、前記冗長電極対の第１電極は前記第１電極導線に電気的接続され、前記接続線における信号は前記第１電極導線から入力され、
同一列に位置するピクセル駆動ユニットにおける前記主電極対の第２電極及び前記冗長電極対の第２電極はいずれも同一前記第２電極導線に電気的接続され、異なる列に位置するピクセル駆動ユニットにおける前記主電極対の第２電極は異なる第２電極導線に電気的接続され、異なる列に位置するピクセル駆動ユニットにおける前記冗長電極対の第２電極は異なる第２電極導線に電気的接続される、
請求項１に記載の駆動バックプレーン。

【請求項3】

前記駆動バックプレーンの厚さ方向に沿った、前記接続線の正投影と同一前記接続線に隣り合う２本の前記第２電極導線の正投影のそれぞれとの間の距離の比の値の範囲は０．１～１０である、
請求項２に記載の駆動バックプレーン。

【請求項4】

前記第１電極導線の一部は前記第１電極導線に電気的接続される前記冗長電極対の第１電極として併用される、
請求項２に記載の駆動バックプレーン。

【請求項5】

同一層に設けられた前記第１電極導線と前記第２電極導線との間の重なり位置に位置する絶縁層を更に備える、
請求項２に記載の駆動バックプレーン。

【請求項6】

前記駆動バックプレーンの厚さ方向に沿った、前記接続線の正投影及び前記ピクセル駆動回路の正投影は少なくとも一部が重ならない、
請求項１に記載の駆動バックプレーン。

【請求項7】

前記第１方向に沿って延伸する複数本の信号線を備え、
前記駆動バックプレーンの厚さ方向に沿った、前記接続線の正投影と同一前記接続線に隣り合う２本の前記信号線の正投影のそれぞれとの間の距離の比の値の範囲は０．１～１０である、
請求項１に記載の駆動バックプレーン。

【請求項8】

請求項１～７のいずれか１項に記載の駆動バックプレーン及び複数のマイクロ発光ダイオードチップを備える表示パネルであって、
前記複数のマイクロ発光ダイオードチップのうちのいずれか１つは前記主電極対と結合されるか、又は前記冗長電極対と結合される、
表示パネル。

【請求項9】

複数のマイクロ発光ダイオードチップを駆動バックプレーンにおける主電極対とそれぞれ結合し、前記駆動バックプレーンが、アレイ配列された複数のピクセル駆動ユニットを備え、複数のピクセル駆動ユニットのうちの少なくとも１つのピクセル駆動ユニットが、主電極対及び少なくとも１つの冗長電極対を備え、前記主電極対、前記少なくとも１つの冗長電極対が、マイクロ発光ダイオードチップと結合するように構成され、前記少なくとも１つのピクセル駆動ユニットの主電極対及びいずれかの冗長電極対において、第１方向に沿って、前記主電極対の第２電極、前記主電極対の第１電極、前記冗長電極対の第１電極及び前記冗長電極対の第２電極が順に並べられ、前記少なくとも１つのピクセル駆動ユニットが、前記第１方向に沿って延伸し、且つ前記主電極対の第１電極及び前記冗長電極対の第１電極にそれぞれ電気的に接続された接続線を備え、前記接続線が、切割部を備え、前記接続線における信号が前記冗長電極対と前記切割部との間の部分に入力されるものであることと、
前記複数のマイクロ発光ダイオードチップに発光信号を出力することと、
マイクロ発光ダイオードチップの発光異常に応答し、発光異常のマイクロ発光ダイオードチップに対応する切割部を切断し、前記発光異常のマイクロ発光ダイオードチップに対応する冗長電極対を他の１つのマイクロ発光ダイオードチップと結合することとを含み、
前記駆動バックプレーンは、前記ピクセル駆動ユニットに一対一対応して前記冗長電極対の第１電極に電気的接続される複数のピクセル駆動回路を更に備える、
表示パネルの製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本願は、２０２０年１１月０３日に中国専利局に出願された、出願番号が２０２０１１２１１４５４．５である中国特許出願の優先権を主張し、上記の出願の全ての内容は引用により本願に組み込まれている。

【0002】

本願の実施例は、表示技術に関し、例えば、駆動バックプレーン、表示パネル及びその製造方法に関する。

【背景技術】

【0003】

表示技術の発展に伴い、表示パネル、例えば、マイクロ発光ダイオード（Ｍｉｃｒｏ－ＬＥＤ、Ｍｉｃｒｏ Ｌｉｇｈｔ－Ｅｍｉｔｔｉｎｇ－Ｄｉｏｄｅ）表示パネルの使用はますます広くなり、相応して表示パネルの歩留まりへの要求がますます高くなっている。

【0004】

マイクロ発光ダイオード表示パネルは、駆動バックプレーン及びマイクロ発光ダイオードチップを備え、マイクロ発光ダイオードチップの歩留まりは低く、表示パネルを製造する時、通常に、冗長救済の方式を採用し、即ち、駆動バックプレーンにおける各サブピクセルに２つのマイクロ発光ダイオードチップの位置を事前に留保し、１つ目の第１マイクロ発光ダイオードチップに欠陥が存在すると、１つ目のマイクロ発光ダイオードチップの導線を切断し、冗長位置に１つの同じマイクロ発光ダイオードチップを補充する。

【0005】

しかしながら、冗長救済の方式が採用される駆動バックプレーンにおいては、各サブピクセルが占める面積が大きく、即ち、冗長救済の方式は低ＰＰＩ（Ｐｉｘｅｌｓ Ｐｅｒ Ｉｎｃｈ、ピクセル密度）の駆動バックプレーンにしか適用されず、高ＰＰＩの駆動バックプレーンには適用されない。

【発明の概要】

【発明が解決しようとする課題】

【0006】

本願は、駆動バックプレーンにおける各ピクセル駆動ユニットの面積を減少させ、冗長救済の方式を高ＰＰＩの駆動バックプレーンに適用可能にするための駆動バックプレーン、表示パネル及びその製造方法を提供する。

【課題を解決するための手段】

【0007】

第１態様では、本願の実施例は、
アレイ配列された複数のピクセル駆動ユニットを備える駆動バックプレーンを提供し、
複数のピクセル駆動ユニットのうちの少なくとも１つのピクセル駆動ユニットは、マイクロ発光ダイオードチップと結合するようにそれぞれ構成される主電極対及び少なくとも１つの冗長電極対を備え、
前記少なくとも１つのピクセル駆動ユニットの主電極対及びいずれかの冗長電極対において、第１方向に沿って、前記主電極対の第２電極、前記主電極対の第１電極、前記冗長電極対の第１電極及び前記冗長電極対の第２電極は順に並べられ、
前記少なくとも１つのピクセル駆動ユニットは、前記第１方向に沿って延伸し、且つ前記主電極対の第１電極及び前記冗長電極対の第１電極にそれぞれ電気的に接続された接続線を備え、前記接続線は、切割部を備え、前記接続線における信号が前記冗長電極対と前記切割部との間の部分に入力されるものである。

【0008】

第２態様では、本願の実施例は、第１態様に記載の駆動バックプレーン及び複数のマイクロ発光ダイオードチップを備える表示パネルを更に提供し、前記複数のマイクロ発光ダイオードチップのうちのいずれか１つは前記主電極対と結合されるか、又は前記冗長電極対と結合される。

【0009】

第３態様では、本願の実施例は、
複数のマイクロ発光ダイオードチップを駆動バックプレーンにおける主電極対とそれぞれ結合し、そのうち、前記駆動バックプレーンが、アレイ配列された複数のピクセル駆動ユニットを備え、複数のピクセル駆動ユニットのうちの少なくとも１つのピクセル駆動ユニットが、主電極対及び少なくとも１つの冗長電極対を備え、前記主電極対、前記少なくとも１つの冗長電極対が、マイクロ発光ダイオードチップと結合するように構成され、前記少なくとも１つのピクセル駆動ユニットの主電極対及びいずれかの冗長電極対において、第１方向に沿って、前記主電極対の第２電極、前記主電極対の第１電極、前記冗長電極対の第１電極及び前記冗長電極対の第２電極が順に並べられ、前記少なくとも１つのピクセル駆動ユニットが、前記第１方向に沿って延伸し、且つ前記主電極対の第１電極及び前記冗長電極対の第１電極にそれぞれ電気的に接続された接続線を備え、前記接続線が、切割部を備え、前記接続線における信号が前記冗長電極対と前記切割部との間の部分に入力されるものであることと、
前記複数のマイクロ発光ダイオードチップに発光信号を出力することと、
マイクロ発光ダイオードチップの発光異常に応答し、発光異常のマイクロ発光ダイオードチップに対応する切割部を切断し、前記発光異常のマイクロ発光ダイオードチップに対応する冗長電極対を他の１つのマイクロ発光ダイオードチップと結合することとを含む、表示パネルの製造方法を更に提供する。

【図面の簡単な説明】

【0010】

【図1】関連技術における駆動バックプレーンの構造模式図である。

【図2】本願の実施例に係る駆動バックプレーンの構造模式図である。

【図3】本願の実施例に係る駆動バックプレーンとマイクロ発光ダイオードチップとの結合の構造模式図である。

【図4】本願の実施例に係る他の駆動バックプレーンの構造模式図である。

【図5】本願の実施例に係る他の駆動バックプレーンの構造模式図である。

【図6】本願の実施例に係る他の駆動バックプレーンの構造模式図である。

【図7】本願の実施例に係る他の駆動バックプレーンの構造模式図である。

【図8】本願の実施例に係る他の駆動バックプレーンの構造模式図である。

【図9】本願の実施例に係る他の駆動バックプレーンの構造模式図である。

【図10】本願の実施例に係る駆動バックプレーンの膜層構造模式図である。

【図11】本願の実施例に係る表示パネルの構造模式図である。

【図12】本願の実施例に係る表示パネルの製造方法のフローチャートである。

【発明を実施するための形態】

【0011】

以下、図面及び実施例を参照しながら本願を説明する。

【0012】

上記に言及したような、関連技術における冗長救済の方式は、高ＰＰＩの駆動バックプレーンに適用されない。

【0013】

図１は関連技術における駆動バックプレーンの構造模式図であり、図１を参照すると、駆動バックプレーンはアレイ配列された複数のピクセル駆動ユニット１０１’を備え、各ピクセル駆動ユニット１０１’は主電極対１０５’及び冗長電極対１０４’を備え、駆動バックプレーンは複数本の第１電極導線１０２’及び複数本の第２電極導線１０３’を更に備え、冗長電極対１０４’は第１電極１０４１’及び第２電極１０４２’を備え、主電極対１０５’は第１電極１０５１’及び第２電極１０５２’を備え、図１に示すように、関連技術の駆動バックプレーンにおいて、冗長電極対の第１電極１０４１’及び主電極対の第１電極１０５１’はいずれも第１電極導線１０２’に電気的接続され、主電極対の第２電極１０５２’及び冗長電極対の第２電極１０４２’はいずれも第２電極導線１０３’に電気的接続される。主電極対の第１電極１０５１’、主電極対の第２電極１０５２’、冗長電極対の第１電極１０４１’及び冗長電極対の第２電極１０４２’は順に並べられ、例えば、第１方向Ｘに順に並べられる。駆動バックプレーンがマイクロ発光ダイオードチップと結合される時、先にマイクロ発光ダイオードチップを主電極対１０５’と結合し、そして、マイクロ発光ダイオードチップをテストし、マイクロ発光ダイオードチップが欠陥ピクセルであれば、冗長修復を実現するために、主電極対１０５’と第１電極導線１０２’との間の第１接続線１０６’及び／又は主電極対１０５’と第２電極導線１０３’との間の第２接続線１０７’を切断し、そして、冗長電極対１０４’に１つの同じタイプのマイクロ発光ダイオードチップを結合し、しかしながら、駆動バックプレーンにおける主電極対１０５’及び冗長電極対１０４’は低ＰＰＩの場面にしか適用されず、理由は、ピクセル駆動ユニット１０１’に対応する領域に２つのマイクロ発光ダイオードが結合可能であるように、主電極対１０５’と冗長電極対１０４’との間に一定の距離を空ける必要があるからであり、従って、接続線の位置を事前に留保するために、主電極対１０５’と第１電極導線１０２’との間の第１接続線１０６’が十分に長くなるように、ピクセル駆動ユニット１０１’の第１方向Ｘでの長さを大きくするか、又は、主電極対１０５’と第２電極導線１０３’との間の第２接続線１０７’が十分に長くなるように、ピクセル駆動ユニット１０１’の第１方向Ｘに垂直な方向での幅を大きくする必要があり、これにより、ピクセル駆動ユニット１０１’は、面積が大きくなり、高ＰＰＩの場面に適用されない。

【0014】

上記関連技術における駆動バックプレーンが遭遇する作動状況に対して、本願は、以下のような駆動バックプレーン、表示パネル及び表示パネルの製造方法を提出する。

【0015】

図２は本願の実施例に係る駆動バックプレーンの構造模式図であり、図２を参照すると、駆動バックプレーンはアレイ配列された複数のピクセル駆動ユニット１０１を備え、複数のピクセル駆動ユニット１０１のうちの少なくとも１つのピクセル駆動ユニット１０１は、マイクロ発光ダイオードチップと結合するようにそれぞれ構成される主電極対１０２及び少なくとも１つの冗長電極対１０３を備え、前記少なくとも１つのピクセル駆動ユニット１０１の主電極対１０２及びいずれかの冗長電極対１０３からなる構造において、第１方向Ｘに沿って、主電極対１０２の第２電極１０２２、主電極対１０２の第１電極１０２１、冗長電極対１０３の第１電極１０３１及び冗長電極対１０３の第２電極１０３２が順に並べられ、前記少なくとも１つのピクセル駆動ユニット１０１は、第１方向Ｘに沿って延伸し、且つ主電極対１０２の第１電極１０２１及び冗長電極対１０３の第１電極１０３１にそれぞれ電気的に接続された接続線１０４を備え、接続線１０４は、切割部１０４０を備え、接続線１０４における信号が前記冗長電極対１０３と前記切割部１０４０との間の部分に入力されるものである。

【0016】

図２において、接続線１０４における信号は冗長電極対１０３の第１電極１０３１と切割部１０４０との間の部分に入力されるものである。

【0017】

例えば、駆動バックプレーンはマイクロ発光ダイオード表示パネルの駆動バックプレーンであってもよく、マイクロ発光ダイオード表示パネルの駆動バックプレーンはベース及び複数層の機能層を備えてもよく、機能層は、例えば、金属層、絶縁層又は半導体層等であってもよく、駆動バックプレーンは複数のアレイ配列されたピクセル駆動ユニットを備え、本実施例におけるピクセル駆動ユニットとは駆動バックプレーンにおけるマイクロ発光ダイオードチップに対応して結合する領域であり、主電極対１０２は主電極対１０２に接続する導線の一部であってもよく、冗長電極対１０３は冗長電極対１０３に接続する導線の一部であってもよく、例えば、主電極対１０２の第１電極１０２１及び冗長電極対１０３の第１電極１０３１は接続線の一部であり、主電極対１０２及び冗長電極対１０３はマイクロ発光ダイオードチップと結合するために、いずれも駆動バックプレーンの外部に露出し、他のいくつかの実施態様において、マイクロ発光ダイオードチップとの結合を容易にするために、主電極対１０２及び冗長電極対１０３の表面にパットを設けてもよく、又は、電極対の電極と電極に繋がる導線とは同一導線ではなく、例えば、主電極対１０２の第１電極１０２１は接続線１０４に属せず、接続線１０４の外に独立した構造である。本実施例において、主電極対１０２及び冗長電極対１０３がいずれも電極対に繋がる導線の一部であるように設定可能であり、製造工程のフローが少なく、工程コストの節約に有利である。

【0018】

１つのピクセル駆動ユニットは、主電極対１０２の第１電極１０２１及び冗長電極対１０３の第１電極１０３１がピクセル駆動ユニットの内側に位置し、主電極対１０２の第２電極１０２２及び冗長電極対１０３の第２電極１０３２がピクセル駆動ユニットの外側に位置し、即ち、主電極対１０２の第２電極１０２２が、主電極対１０２の第１電極１０２１の冗長電極対１０３の第１電極１０３１から離れる側に位置し、冗長電極対１０３の第２電極１０３２が、冗長電極対１０３の第１電極１０３１の主電極対１０２の第１電極１０２１から離れる側に位置する。主電極対１０２の第１電極１０２１及び冗長電極対１０３の第１電極１０３１は、接続線１０４の両端の併用により得られる。主電極対１０２の第１電極１０２１及び冗長電極対１０３の第１電極１０３１にはいずれも同じ信号が入力され、例えば、いずれもマイクロ発光ダイオードチップのアノードに要る信号が入力され、又は、いずれもマイクロ発光ダイオードチップのカソードに要る信号が入力され、主電極対１０２の第１電極１０２１及び冗長電極対１０３の第１電極１０３１はマイクロ発光ダイオードチップの同じ電極と結合し、例えば、いずれもアノードと結合するか、又はいずれもカソードと結合するように構成される。

【0019】

図３は本願の実施例に係る駆動バックプレーンとマイクロ発光ダイオードチップとの結合の構造模式図であり、図３に示すように、表示パネルを製造する時、先にマイクロ発光ダイオードチップ２０１を主電極対１０２と結合する。接続線１０４における切割部１０４０は、主電極対１０２に対応するマイクロ発光ダイオードチップ２０１の作動が異常であることが検出されると切断されるように構成され、主電極対１０２に対応するマイクロ発光ダイオードチップ２０１の作動の継続、例えば異常発光による表示品質の低下が回避される。本願の実施例は切割部１０４０の位置及びサイズについて制限しないが、接続線１０４における信号が切割部１０４０と冗長電極対１０３との間の部分に入力されるものであることを保証する必要があり、切割部１０４０が切断されると、接続線１０４における信号は主電極対１０２に対応するマイクロ発光ダイオードチップ２０１に出力不可となり、表示の異常が回避され、同時に、接続線１０４における信号は依然として冗長電極対１０３に対応するマイクロ発光ダイオードチップ２０１に出力可能であり、これにより、冗長電極対１０３に対応するマイクロ発光ダイオードチップ２０１が正常に作動可能であることが保証される。表示パネルを製造する時、先にマイクロ発光ダイオードチップ２０１を主電極対１０２と結合し、この時、接続線１０４には導電通路が存在し、接続線１０４における信号は主電極対１０２に対応するマイクロ発光ダイオードチップ２０１に伝送可能であり、当該マイクロ発光ダイオードチップ２０１が欠陥ピクセルであれば、接続線１０４を切断し、この時、接続線１０４における信号は主電極対１０２に対応するマイクロ発光ダイオードチップ２０１に伝送不可であり、同じタイプのマイクロ発光ダイオードチップ２０１を対応する冗長電極対１０３と結合することで、冗長修復を実現する。主電極対１０２と冗長電極対１０３との間には一定の間隔が設けられなければならないため、本実施例において、主電極対１０２の第２電極１０２２に対応する位置（例えば、図３における黒点の四角枠内の第２電極１０２２の近隣領域）又は冗長電極対１０３の第２電極１０３２に対応する位置（例えば、図３における黒点の四角枠内の第２電極１０３２の近隣領域）に接続線を設けるために、第１方向Ｘに沿ってピクセル駆動ユニット１０１の長さを大きくする必要がなく、同時に、主電極対１０２の第２電極１０２２に対応する位置（例えば、図３における黒点の四角枠内の第２電極１０２２の左側位置）又は冗長電極対１０３の第２電極１０３２に対応する位置（例えば、図３における黒点の四角枠内の第２電極１０３２の左側位置）に接続線を設けるために、第１方向に垂直な方向に沿ってピクセル駆動ユニットの幅を大きくする必要もなく、接続線１０４を主電極対１０２と冗長電極対１０３との間に設け、これにより、ピクセル駆動ユニット１０１は、面積が小さくなり、高ＰＰＩの場面に適用可能である。

【0020】

本実施例において、主電極対１０２の第２電極１０２２、主電極対１０２の第１電極１０２１、冗長電極対１０３の第１電極１０３１及び冗長電極対１０３の第２電極１０３２は同一直線に位置してもよいし、一定の位置ずれを有してもよい。マイクロ発光ダイオードチップ２０１は、赤光マイクロ発光ダイオードチップ、緑光マイクロ発光ダイオードチップ又は青光マイクロ発光ダイオードチップであってもよく、同じタイプのマイクロ発光ダイオードチップは即ち、発光色が同じであるマイクロ発光ダイオードチップである。

【0021】

本願に採用される駆動バックプレーンは、アレイ配列された複数のピクセル駆動ユニットを備え、少なくとも１つのピクセル駆動ユニットは、マイクロ発光ダイオードチップと結合するようにそれぞれ構成される主電極対及び少なくとも１つの冗長電極対を備え、前記少なくとも１つのピクセル駆動ユニットの主電極対及びいずれかの冗長電極対において、第１方向に沿って、主電極対の第２電極、主電極対の第１電極、冗長電極対の第１電極及び冗長電極対の第２電極は順に並べられ、少なくとも１つのピクセル駆動ユニットは、第１方向に沿って延伸し、且つ主電極対の第１電極及び冗長電極対の第１電極にそれぞれ電気的に接続された接続線を備え、接続線は、切割部を備え、接続線における信号が冗長電極対と切割部との間の部分に入力されるものである。主電極対の第２電極に対応する位置又は冗長電極対の第２電極に対応する位置に接続線を設けるために、第１方向に沿ってピクセル駆動ユニットの長さを大きくする必要がなく、同時に、主電極対の第２電極に対応する位置又は冗長電極対の第２電極に対応する位置に接続線を設けるために、第１方向に垂直な方向に沿ってピクセル駆動ユニットの幅を大きくする必要もなく、接続線を主電極対と冗長電極対との間に設け、これにより、ピクセル駆動ユニットは、面積が小さくなり、高ＰＰＩの場面に適用可能である。同時に、駆動バックプレーンにおける配線の複雑度も低く、駆動バックプレーンの製造の難度の低減に有利である。

【0022】

図２及び図３において、上記した少なくとも１つのピクセル駆動ユニットに１つの主電極対及び１つの副電極対が備えられることを例として説明する。図４に示すように、図４は本願の実施例に係る他の駆動バックプレーンの構造模式図であり、図４において、上記した少なくとも１つのピクセル駆動ユニット１０１には１つの主電極対１０２及び複数の冗長電極対１０３が備えられ、例えば、第１冗長電極対及び第２冗長電極対が備えられ、第１冗長電極対は対応する第１電極１０３１及び第２電極１０３２を備え、第２冗長電極対は対応する第１電極１０３３及び第２電極１０３４を備え、各冗長電極対１０３は１本の接続線１０４に対応し、これにより、主電極対１０２に対応するマイクロ発光ダイオードチップ２０１が欠陥ピクセルである場合、冗長修復を実現するために、１つの冗長電極対１０３を任意に選択し、対応する切割部１０４０を切断して、他の１つのマイクロ発光ダイオードチップ２０１に結合することができる。図４において、第１冗長電極対及び第２冗長電極対に対応する接続線１０４がいずれも主電極対１０２の第１電極として併用されていることを例にとるが、これに限定されず、例えば、図５は本願の実施例に係る他の駆動バックプレーンの構造模式図であり、第２冗長電極対に対応する接続線１０４は第１冗長電極対に対応する接続線１０４に接続され、例えば、第２冗長電極対に対応する接続線１０４は、第１冗長電極対に対応する接続線１０４における主電極対１０２と第１冗長電極対との間に位置する部分に接続される。本願の実施態様において、少なくとも１つのピクセル駆動ユニット１０１には主電極対１０２及び冗長電極対１０３の設定が行われており、１つのピクセル駆動ユニット１０１に設定が行われるか、又は複数のピクセル駆動ユニット１０１に設定が行われるか、又は各ピクセル駆動ユニット１０１に設定が行われてもよいことを理解できる。本願の他の実施態様において、修復をよりよく行う及び工程の浪費を回避するように、欠陥ピクセルが出やすいピクセル駆動ユニット１０１のみに設定してもよい。

【0023】

１つの実施例において、図６は本願の実施例に係る他の駆動バックプレーンの構造模式図であり、図６を参照すると、複数のピクセル駆動ユニット１０１は第１方向Ｘに沿ってピクセル列に並べられ、複数のピクセル駆動ユニット１０１は第２方向Ｙに沿ってピクセル行に並べられ、駆動バックプレーンは第２方向Ｙに沿って延伸する複数本の第１電極導線３０１及び第１方向Ｘに沿って延伸する複数本の第２電極導線３０２を備え、同一行に位置するピクセル駆動ユニット１０１の接続線１０４は同一第１電極導線３０１に接続され、異なる行に位置するピクセル駆動ユニット１０１の接続線１０４は異なる第１電極導線３０１に接続され、そのうち、冗長電極対１０３の第１電極１０３１は第１電極導線３０１に電気的接続され、接続線１０４における信号は第１電極導線３０１から入力され、同一列に位置するピクセル駆動ユニット１０１における主電極対１０２の第２電極１０２２及び冗長電極対１０３の第２電極１０３２はいずれも同一第２電極導線３０２に電気的接続され、異なる列に位置するピクセル駆動ユニット１０１における主電極対１０２の第２電極１０２２は異なる第２電極導線３０２に電気的接続され、異なる列に位置するピクセル駆動ユニット１０１における冗長電極対１０３の第２電極１０３２は異なる第２電極導線３０２に電気的接続される。

【0024】

例えば、本実施例において、第１電極導線３０１は第２方向Ｙに沿って延伸し、第２電極導線３０２は第１方向Ｘに沿って延伸し、各行のピクセル駆動ユニット１０１は１本の第１電極導線３０１に対応し、各列のピクセル駆動ユニット１０１は１本の第２電極導線３０２に対応し、第１電極導線３０１は各行のピクセル駆動ユニット１０１の第１電極に駆動信号を提供し、各行のピクセル駆動ユニット１０１の第１電極は主電極対１０２の第１電極１０２１及び冗長電極対１０３の第１電極１０３１を備え、第２電極導線３０２は各列のピクセル駆動ユニット１０１の第２電極に駆動信号を提供し、各列のピクセル駆動ユニット１０１の第２電極は各ピクセル駆動ユニット１０１における主電極対１０２の第２電極１０２２及び冗長電極対１０３の第２電極１０３２を備える。ある第１電極導線３０１及びある第２電極導線３０２にいずれも駆動信号が提供される場合、相応して、ピクセル駆動ユニット１０１に対応するマイクロ発光ダイオードチップは発光し、即ちＰＭ（Ｐａｓｓｉｖｅ Ｍａｔｒｉｘ、パッシブマトリックス）駆動方式を実現する。接続線１０４及び第１電極導線３０１は一体構造であってもよく、第２電極及び第２電極導線３０２は一体構造であってもよい。

【0025】

１つの実施例において、図６を引き続き参照すると、駆動バックプレーンの厚さ方向に沿った、接続線１０４の正投影と、接続線１０４に隣り合う２本の第２電極導線３０２の正投影のそれぞれとの間の距離の比の値の範囲は０．１～１０である。

【0026】

例えば、接続線１０４の両側にいずれも第２電極導線３０２がある場合、接続線１０４と右側の第２電極導線３０２との間の距離Ｄ１と、接続線１０４と左側の第２電極導線３０２との間の距離Ｄ２との比の値の範囲を０．１～１０に設定可能であり、このように設定すると、接続線１０４の両側の第２電極導線３０２からの距離はいずれも遠くなり、切割時に第２電極導線３０２は切割されにくく、これにより、駆動バックプレーンの歩留まりを上げ、同時にＤ１及びＤ２の精度への要求は低くなり、作製コストの低下に有利である。

【0027】

１つの実施例において、駆動バックプレーンの厚さ方向に沿った、接続線１０４の正投影と、同一接続線１０４に隣り合う２本の第２電極導線３０２の正投影のそれぞれとの間の距離の比の値の範囲を０．３～１０／３に設定可能であり、Ｄ１とＤ２との差が小さいため、接続線１０４における切割部１０４０を切割する時、両側の第２電極導線３０２はより切割されにくくなり、また、接続線１０４の正投影と同一接続線１０４に隣り合う２本の第２電極導線３０２の正投影のそれぞれとの間の距離が等しいように設定可能であり、これにより、Ｄ１とＤ２とが同じになり、切割時に接続線１０４の左側の第２電極導線３０２も切割されにくいし、接続線１０４の右側の第２電極導線３０２も切割されにくい。Ｄ１およびＤ２の具体的数値は技術レベルに応じて設定可能であり、技術レベルが高ければ、Ｄ１及びＤ２が同じであるように設定可能であり、技術条件が悪ければ、できるだけＤ１とＤ２との比の値の範囲を小さく設定可能である。

【0028】

駆動バックプレーンのエッジに位置するピクセル列は、片側のみに第２電極導線３０２が存在する可能性があることを理解でき、この時、対応する接続線１０４と第２電極導線３０２との間の距離も距離Ｄ１と同じであるように設定可能である。

【0029】

１つの実施例において、図７は本願の実施例に係る他の駆動バックプレーンの構造模式図であり、図７を参照すると、第１電極導線３０１の一部は第１電極導線３０１に電気的接続される第１電極として併用される。

【0030】

例えば、冗長電極対１０３の第１電極１０３１と第１電極導線３０１との間の部分は切割できず、本実施例は、ピクセル駆動ユニット内の領域を最大限に利用し、接続線１０４の長さを最大にさせ、更に、切割時に相応する第１電極がより破壊されにくくなり、駆動バックプレーンの歩留まりを上げ、更に、表示パネルの歩留まりを上げることができる。

【0031】

１つの実施例において、図８は本願の実施例に係る他の駆動バックプレーンの構造模式図であり、図８を参照すると、第１電極導線３０１は第２電極導線３０２と同一層に設けられ、駆動バックプレーンは第１電極導線３０１と第２電極導線３０２との重なり位置に位置する絶縁層４０１を更に備える。絶縁層４０１は第１電極導線３０１と第２電極導線３０２とのショートの発生を回避することに使用可能である。

【0032】

図９は本願の実施例に係る他の駆動バックプレーンの構造模式図であり、図９を参照すると、駆動バックプレーンはピクセル駆動ユニット１０１に一対一対応する複数のピクセル駆動回路５０１を更に備え、ピクセル駆動回路５０１は冗長電極対１０３の第１電極１０３１に電気的接続される。

【0033】

例えば、駆動バックプレーンとマイクロ発光ダイオードチップとの結合により形成される表示パネルは、ＡＭ（Ａｃｔｉｖｅ Ｍａｔｒｉｘ、アクティブマトリックス）駆動の方式を採用してもよく、即ち、各マイクロ発光ダイオードチップはいずれも連続で独立に発光することができ、ピクセル駆動回路５０１は、例えば、１つの駆動トランジスタ、１つのスイッチングトランジスタ及び１つのストレージキャパシタを備えるピクセル駆動回路であってもよく、本分野では、「２Ｔ１Ｃ」ピクセル駆動回路ともよく称され、他のいくつかの実施態様において、７つのトランジスタ及び１つのストレージキャパシタがあるピクセル駆動回路を採用してもよく、閾値補償の機能があり、本分野では、「７Ｔ１Ｃ」ピクセル駆動回路ともよく称され、ピクセル駆動回路の具体的な回路構造及び作動方法は当業者に詳しく知られているため、ここでは説明しない。本実施例において、接続線１０４は第１電極がピクセル駆動回路５０１により提供された駆動信号を受信するように、ピクセル駆動回路５０１に電気的接続され、第１電極は、例えば、マイクロ発光ダイオードチップのアノードと結合するように構成され、第２電極は駆動バックプレーンにおける共通電極に電気的接続可能であり、第２電極はマイクロ発光ダイオードチップのカソードと結合するように構成され、駆動バックプレーンの製造が完成した後、先に主電極対１０２をマイクロ発光ダイオードチップと結合し、ピクセル駆動回路５０１により出力された信号を、冗長電極対１０３における第１電極１０３１を通過した後に主電極対１０２における第１電極１０２１に入力させることができ、これにより、ピクセル駆動回路５０１により出力された信号は主電極対１０２に対応するマイクロ発光ダイオードチップに伝送可能であり、当該マイクロ発光ダイオードチップに欠陥ピクセルが存在すれば、接続線１０４を切断して、対応する冗長電極対１０３の位置に１つの同じタイプのマイクロ発光ダイオードチップを結合し、ピクセル駆動回路５０１により出力された駆動信号は依然として冗長電極対１０３の第１電極１０３１を通過して冗長電極対１０３に対応するマイクロ発光ダイオードチップに入力可能であるが、接続線１０４を通過して主電極対１０２に対応するマイクロ発光ダイオードチップに入力不可であり、これにより、主電極対１０２に対応するマイクロ発光ダイオードチップの発光が表示パネルに影響を与えることを回避する。

【0034】

ピクセル駆動ユニットに複数の冗長電極対１０３が備えられる場合、各ピクセル駆動ユニットには１つのピクセル駆動回路のみが設けられてもよく、各冗長電極対１０３とピクセル駆動回路５０１との接続方式はいずれも同じである。

【0035】

１つの実施例において、図１０は本願の実施例に係る駆動バックプレーンの膜層構造模式図であり、図１０に示す駆動バックプレーンの膜層構造は図９に示す駆動バックプレーンに対応することができ、図９及び図１０を参照すると、駆動バックプレーンの厚さ方向に沿った、接続線１０４の正投影及びピクセル駆動回路５０１の正投影は少なくとも一部が重ならない。

【0036】

例えば、図９に示すように、本実施例において、本行のピクセル駆動回路５０１の正投影と本行の接続線１０４の正投影とは完全に重なるわけではなく、言い換えれば、本行のピクセル駆動回路５０１の正投影と本行の電極対の正投影とは完全に重なるわけではなく、一定の「位置ずれ」が存在し、駆動バックプレーンとマイクロ発光ダイオードチップとが結合されて表示パネルが形成された後、電極対の位置がマイクロ発光ダイオードチップの位置に対応しているため、本実施例における本行のピクセル駆動回路５０１の正投影及び本行の電極対の正投影には「位置ずれ」が存在してもよく、即ち、本行のピクセル駆動回路５０１の正投影及びマイクロ発光ダイオードチップの正投影には「位置ずれ」が存在してもよい。接続線１０４の正投影とピクセル駆動回路５０１の正投影とが完全に重なれば、レーザ切断時に、ピクセル駆動回路５０１が切割されるリスクも大きくなるため、駆動バックプレーンが損壊される。本実施例において、接続線１０４の正投影及びピクセル駆動回路５０１の正投影は少なくとも一部が重ならないように設定可能であり、切割時に重ならない領域に対して切割を行うことができ、駆動バックプレーンが損壊されないため、駆動バックプレーンの歩留まりを上げ、更に表示パネルの歩留まりを上げる。また、接続線１０４における冗長電極対１０３の第１電極１０３１とされない部分の正投影とピクセル駆動回路５０１の正投影とが重ならないように設定可能であり、接続線１０４における切割に使用可能な部分は多く、切割の難度の低減に有利である。

【0037】

１つの実施例において、駆動バックプレーンは第１方向Ｘに沿って延伸する複数本の信号線を備え、駆動バックプレーンの厚さ方向に沿った、接続線１０４の正投影と同一接続線１０４に隣り合う２本の信号線の正投影のそれぞれとの間の距離の比の値の範囲は０．１～１０である。

【0038】

例えば、図９に示すように、駆動バックプレーンは第１方向Ｘに沿って延伸する複数本の信号線を備えてもよく、第１方向が列方向であれば、信号線は例えば、第１電源線Ｖｄｄ及びデータ線Ｖｄａｔａ等を含んでもよく、駆動バックプレーンは第２方向Ｙに沿って延伸する複数本の信号線を更に備えてもよく、第２方向が行方向であれば、行方向に沿って延伸する信号線は例えば、第２電源線Ｖｓｓ又は走査線Ｖｓｃａｎ等であってもよく、第１電源線Ｖｄｄはピクセル駆動回路５０１に第１電源信号を提供するように構成され、第２電源線Ｖｓｓはマイクロ発光ダイオードチップに第２電源信号を提供するように構成され、そのうち、第２電源信号は共通電源信号であり、例示的には、第１電源信号の電圧値と第２電源信号の電圧値とは異なり、走査線Ｖｓｃａｎはピクセル駆動回路５０１に走査信号を提供するように構成され、データ線Ｖｄａｔａはピクセル駆動回路５０１にデータ信号を提供するように構成される。本実施例において、接続線１０４の正投影と同一接続線１０４に隣り合う２本の信号線の正投影のそれぞれとの間の距離が等しいように設定可能であり、接続線１０４の左側が第１電源線Ｖｄｄと隣り合い、接続線１０４の右側がデータ線Ｖｄａｔａと隣り合えば、接続線１０４の正投影と第１電源線Ｖｄｄの正投影との間の距離Ｄ３と、接続線１０４の正投影とデータ線Ｖｄａｔａの正投影との間の距離Ｄ４との比の値の範囲を０．１～１０に設定可能であり、これにより、接続線１０４に対して切割を行う時、第１電源線Ｖｄｄも切割されにくいし、データ線Ｖｄａｔａも切割されにくく、駆動バックプレーンの歩留まりの上げ、ひいては表示パネルの歩留まりの上げに有利である。また、Ｄ３とＤ４との比の値の範囲は０．３～１０／３であってもよく、これにより、第１電源線Ｖｄｄもより切割されにくくなるし、データ線Ｖｄａｔａもより切割されにくくなり、また、Ｄ３はＤ４と同じでもよい。Ｄ１及びＤ２の具体的数値は技術レベルに応じて設定可能であり、技術レベルが高ければ、Ｄ３とＤ４とが同じであるように設定可能であり、技術条件が悪ければ、できるだけＤ３とＤ４との比の値の範囲を小さく設定可能である。

【0039】

図９に示すように、表示パネルの厚さ方向において、本行のピクセル駆動ユニットの正投影及び次の行のピクセル駆動ユニットに対応するピクセル駆動回路の正投影には一定の重なりが存在してもよく、例えば、本行のピクセル駆動ユニットに対応する主電極対の第２電極の正投影と次の行のピクセル駆動ユニットに対応する駆動回路の正投影とは重なり、このように設定すると、駆動バックプレーンにおけるピクセル駆動ユニット及びピクセル駆動回路の配列をよりコンパクトにすることができ、高ＰＰＩの表示の実現により有利である。

【0040】

図１１は本願の実施例に係る表示パネルの構造模式図であり、図１１を参照すると、表示パネルは本願の任意の実施例に係る駆動バックプレーン及び複数のマイクロ発光ダイオードチップを備え、マイクロ発光ダイオードチップは主電極対と結合されるか又は冗長電極対と結合される。

【0041】

表示パネルは、携帯電話、タブレット、スマートウォッチ、車載ディスプレイ、ＭＰ３、ＭＰ４、又は他のウェアラブルデバイスにおける表示パネル等であってもよく、表示パネルは、本願の任意の実施例に係る駆動バックプレーンを備えるため、同じ有益な効果も有し、ここでは説明しない。マイクロ発光ダイオードチップは、表示パネルにフルカラー表示を実現させるために、赤光マイクロ発光ダイオードチップ、緑光マイクロ発光ダイオードチップ及び青光マイクロ発光ダイオードチップ等を備えてもよい。他のいくつかの実施形態において、マイクロ発光ダイオードチップは、青光マイクロ発光ダイオードチップのみを備えてもよく、対応する位置に量子ドット材料を設けることにより、青光マイクロ発光ダイオードチップから発せられる光を赤光又は緑光に変化させ、更にフルカラー表示を実現する。

【0042】

図１２は本願の実施例に係る表示パネルの製造方法のフローチャートであり、図１２を参照すると、前記の方法は以下を含む。

【0043】

ステップＳ６０１は、複数のマイクロ発光ダイオードチップをそれぞれ駆動バックプレーンにおける主電極対と結合する。

【0044】

そのうち、前記駆動バックプレーンは、アレイ配列された複数のピクセル駆動ユニットを備え、少なくとも１つの前記ピクセル駆動ユニットは、主電極対及び少なくとも１つの冗長電極対を備え、前記主電極対、前記少なくとも１つの冗長電極対はマイクロ発光ダイオードチップと結合するように構成され、前記少なくとも１つのピクセル駆動ユニットの主電極対及びいずれかの冗長電極対において、第１方向に沿って、前記主電極対の第２電極、前記主電極対の第１電極、前記冗長電極対の第１電極及び前記冗長電極対の第２電極は順に並べられ、前記少なくとも１つのピクセル駆動ユニットは、前記第１方向に沿って延伸し、且つ前記主電極対の第１電極及び前記冗長電極対の第１電極にそれぞれ電気的に接続された接続線を備え、前記接続線は、切割部を備え、前記接続線における信号が前記冗長電極対と前記切割部との間の部分に入力されるものである。

【0045】

駆動バックプレーンの作動方法は本願の駆動バックプレーンに係る部分の説明を参照することができ、ここでは説明しない。

【0046】

ステップＳ６０２は、前記複数のマイクロ発光ダイオードチップに発光信号を出力する。

【0047】

例えば、第１電極に駆動信号を出力するように駆動バックプレーンを制御するとともに、第２電極に駆動信号を出力するように駆動バックプレーンを制御してもよく、相応するマイクロ発光ダイオードチップは正常な状態にあれば、正常に発光する。

【0048】

ステップＳ６０３は、マイクロ発光ダイオードチップの発光異常に応答し、発光異常のマイクロ発光ダイオードチップに対応する接続線を切断し、前記発光異常のマイクロ発光ダイオードチップに対応する冗長電極対を他の１つのマイクロ発光ダイオードチップと結合する。

【0049】

例えば、主電極対に対応するマイクロ発光ダイオードチップの発光が異常で、例えば、発光せず、発光輝度が不十分であれば、当該マイクロ発光ダイオードチップが欠陥ピクセルであることを示し、対応する接続線を切断して、発光異常のマイクロ発光ダイオードチップと一緒に同一ピクセル駆動ユニットにある対応する冗長電極対に１つの同じタイプのマイクロ発光ダイオードチップを結合することにより、冗長修復の機能を実現することができる。冗長修復が完成した後、更に、表示パネルに対してパッケージ等の工程を行ってもよく、具体的なパッケージ過程は本分野で詳しく知られているので、ここでは説明しない。

【0050】

本実施例は、採用された表示パネルの製造方法で製造される表示パネルの歩留まりが高く、且つ高ＰＰＩを実現することができる。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】