▶ 横河電機株式会社の特許一覧 ▶ 横河メータ＆インスツルメンツ株式会社の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-02-20
(45)【発行日】2024-02-29
(54)【発明の名称】実効値算出装置
(51)【国際特許分類】
G01R 19/02 20060101AFI20240221BHJP
G01R 19/175 20060101ALI20240221BHJP
【ＦＩ】
G01R19/02
G01R19/175
【請求項の数】
3
(21)【出願番号】P 2020007774
(22)【出願日】2020-01-21
(65)【公開番号】P2021113792
(43)【公開日】2021-08-05
【審査請求日】2022-12-13
【前置審査】
(73)【特許権者】
【識別番号】000006507
【氏名又は名称】横河電機株式会社
(73)【特許権者】
【識別番号】596157780
【氏名又は名称】横河計測株式会社
(74)【代理人】
【識別番号】100147485
【弁理士】
【氏名又は名称】杉村 憲司
(74)【代理人】
【識別番号】230118913
【弁護士】
【氏名又は名称】杉村 光嗣
(74)【代理人】
【識別番号】100195534
【弁理士】
【氏名又は名称】内海 一成
(72)【発明者】
【氏名】塩田 敏昭
【審査官】越川 康弘
(56)【参考文献】
【文献】特開平０３－２３９１１３（ＪＰ，Ａ）
【文献】特開平１０－１８５９６６（ＪＰ，Ａ）
【文献】米国特許出願公開第２０１３／０１９７８３９（ＵＳ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｇ０１Ｒ １９／０２
Ｇ０１Ｒ １９／１７５
(57)【特許請求の範囲】
【請求項1】
ＡＤ変換器と、演算器と、ゼロクロスフィルタと、サンプル数カウンタと、前記ＡＤ変換器と前記演算器との間に接続されるラインフィルタと、前記ラインフィルタと前記演算器との間に接続されるディレイ回路とを備え、前記ＡＤ変換器は、入力信号を所定のサンプリング間隔でサンプルしたサンプル値を含むサンプル信号を前記演算器と前記ゼロクロスフィルタとに分岐して出力し、
前記ゼロクロスフィルタは、前記サンプル信号の高周波数成分を減衰させてゼロクロス検出用信号として前記サンプル数カウンタに出力し、
前記サンプル数カウンタは、前記ゼロクロス検出用信号に基づいて検出された連続する２つのゼロクロス点の間のカウント期間に含まれる前記サンプル値の数をカウントし、サンプリングポイント数として前記演算器に出力し、
前記ラインフィルタは、前記ゼロクロスフィルタよりも高いカットオフ周波数で前記サンプル信号の高周波数成分を減衰させ、
前記ディレイ回路は、前記演算器に入力される前記サンプル信号の位相を、前記ゼロクロスフィルタで生じた位相遅延と前記ラインフィルタで生じた位相遅延の差分の遅延時間だけ遅延させ、
前記演算器は、前記ＡＤ変換器から取得した前記サンプル信号に含まれる前記サンプル値のうち、前記サンプル数カウンタから取得した前記サンプリングポイント数だけ連続する前記サンプル値の二乗平均平方根を算出し、前記入力信号の実効値として出力する
実効値算出装置。
【請求項2】
前記サンプル数カウンタは、少なくとも２つの前記カウント期間それぞれに含まれる前記サンプル値の数をカウントし、前記各カウント期間に含まれる前記サンプル値の数の平均値を前記サンプリングポイント数として出力する、請求項１に記載の実効値算出装置。
【請求項3】
前記サンプル数カウンタは、前記サンプリングポイント数を逐次更新する更新モード、及び、前記サンプリングポイント数を保持するホールドモードのうち一方のモードで動作する、請求項１又は２に記載の実効値算出装置。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、実効値算出装置に関する。
【背景技術】
【0002】
従来、入力信号を所定のサンプリング間隔でサンプルし、入力信号の半波毎の実効値としてサンプル値の二乗平均平方根を算出する実効値演算回路が知られている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【0003】
【文献】特開平１０－１８５９６６号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
実効値の算出精度の向上が求められる。
【0005】
本開示は、上述の点に鑑みてなされたものであり、実効値の算出精度を向上できる実効値算出装置を提供することを目的とする。
【課題を解決するための手段】
【0006】
幾つかの実施形態に係る実効値算出装置は、入力信号を所定のサンプリング間隔でサンプルしたサンプル値を含むサンプル信号を出力するＡＤ変換器と、前記サンプル信号の高周波数成分を減衰させてゼロクロス検出用信号として出力するゼロクロスフィルタと、前記ゼロクロス検出用信号に基づいて検出された連続する２つのゼロクロス点の間のカウント期間に含まれる前記サンプル値の数をカウントし、サンプリングポイント数として出力するサンプル数カウンタと、前記サンプル信号に含まれる前記サンプル値のうち、前記サンプル数カウンタから取得した前記サンプリングポイント数だけ連続する前記サンプル値の二乗平均平方根を算出し、前記入力信号の実効値として出力する演算器とを備える。このようにすることで、ゼロクロス点の検出精度が高められる。その結果、実効値算出装置は、実効値の算出精度を向上できる。
【0007】
一実施形態に係る実効値算出装置において、前記サンプル数カウンタは、少なくとも２つの前記カウント期間それぞれに含まれる前記サンプル値の数をカウントし、前記各カウント期間に含まれる前記サンプル値の数の平均値を前記サンプリングポイント数として出力してよい。このようにすることで、実効値を算出するための二乗平均の演算における除数となるサンプリングポイント数のカウントの精度が高められる。その結果、実効値算出装置は、実効値の算出精度を向上できる。
【0008】
一実施形態に係る実効値算出装置において、前記サンプル数カウンタは、前記サンプリングポイント数を逐次更新する更新モード、及び、前記サンプリングポイント数を保持するホールドモードのうち一方のモードで動作してよい。このようにすることで、サンプリング値の二乗平均を算出する際の除数となるサンプリングポイント数に対して、入力信号の振幅の変化が及ぼす影響が低減され得る。その結果、実効値算出装置は、実効値の算出精度を向上できる。
【発明の効果】
【0009】
本開示によれば、実効値の算出精度を向上できる実効値算出装置が提供される。
【図面の簡単な説明】
【0010】
【図1】比較例に係る実効値算出装置のブロック図である。
【図2】比較例に係る実効値算出装置によって検出される半波の長さを説明するグラフである。
【図3】一実施形態に係る実効値算出装置の構成例を示すブロック図である。
【図4】演算器の構成例を示すブロック図である。
【図5】信号の波形を例示するグラフである。
【図6】信号の振幅の変化によるゼロクロス点の変化を例示するグラフである。
【図7】規格試験を実施する構成例を示す回路図である。
【図8】規格試験における実効値算出装置の動作モードを示す図である。
【発明を実施するための形態】
【0011】
本開示に係る実施形態が、比較例と対比しながら説明される。
【0012】
（比較例）
図１に示されるように、比較例に係る実効値算出装置９００は、ＡＤ変換器９１０と、演算器９６０と、ゼロクロス検出器９７０と、サンプル数カウンタ９８０とを備える。演算器９６０は、２乗回路９２０と、総和回路９３０と、除算回路９４０と、開平回路９５０とを備える。
図１に示されるように、比較例に係る実効値算出装置９００は、ＡＤ変換器９１０と、演算器９６０と、ゼロクロス検出器９７０と、サンプル数カウンタ９８０とを備える。演算器９６０は、２乗回路９２０と、総和回路９３０と、除算回路９４０と、開平回路９５０とを備える。
【0013】
ＡＤ変換器９１０は、入力されるアナログ信号をサンプリングクロックに基づいてデジタル信号に変換し、ゼロクロス検出器９７０と演算器９６０とに出力する。デジタル信号は、サンプリングしたタイミングとそのときのアナログ信号の値であるサンプル値とを対応付けたデータのセットとして表される。
【0014】
ゼロクロス検出器９７０は、取得したデジタル信号のゼロクロス点を検出し、検出したゼロクロス点を演算器９６０とサンプル数カウンタ９８０とに出力する。ゼロクロス点は、デジタル信号の符号が反転するタイミングに対応する。２つの連続するゼロクロス点は、１つの半波の開始点と終了点に対応する。
【0015】
サンプル数カウンタ９８０は、２つのゼロクロス点の間、つまり１つの半波の期間に入力されるサンプル信号の数をカウントし、演算器９６０に出力する。
【0016】
演算器９６０の各構成部は、以下説明するように機能する。２乗回路９２０は、サンプル値を２乗し、総和回路９３０に出力する。総和回路９３０は、ゼロクロス検出器９７０からゼロクロス点を取得し、ゼロクロス点を半波の開始点又は終了点として１つの半波の期間を特定し、その期間内において２乗回路９２０の出力値を累積加算する。つまり、総和回路９３０は、アナログ信号の半波毎に２乗回路９２０の出力値を累積加算する。総和回路９３０は、累積加算した値を除算回路９４０に出力する。除算回路９４０は、サンプル数カウンタ９８０から１つの半波の期間に入力されるサンプル信号の数のカウント値を取得し、総和回路９３０の出力値を、取得したカウント値で除算し、開平回路９５０に出力する。開平回路９５０は、除算回路９４０の出力値を開平する。つまり、開平回路９５０は、除算回路９４０の出力値の平方根を算出する。開平回路９５０は、算出した値をアナログ信号の実効値として出力する。
【0017】
ここで、アナログ信号が入力される場合における実効値算出装置９００の動作が説明される。図２に例示される波形を有するアナログ信号が実効値算出装置９００に入力されるとする。アナログ信号が正の半波となっている期間は、Ｐ１及びＰ２として表されている。Ｐ１の期間において、アナログ信号は、ノイズを含まない。その結果、ゼロクロス点は、期間の最初と最後で検出される。したがって、Ｄ１で表されている、Ｐ１において半波として検出される長さは、Ｐ１の期間の長さに一致する。
【0018】
一方で、Ｐ２の期間において、アナログ信号は、二点鎖線で示される真の波形に対して小さい値となっているノイズ波形を含むとする。ノイズ波形は、符号が反転する点を含むとする。この場合、ゼロクロス点は、アナログ信号が正の半波となる期間（Ｐ２）の最初と最後だけでなく途中のノイズ波形の部分でも検出される。Ｐ２において半波として検出される長さは、Ｄ２で表されており、Ｐ２の期間より短くなっている。
【0019】
ゼロクロス検出器９７０は、検出したゼロクロス点を、総和回路９３０に出力する。総和回路９３０は、１つのゼロクロス点から次のゼロクロス点までの間に含まれるサンプル値の２乗値を累積加算する。一方で、ゼロクロス検出器９７０は、検出したゼロクロス点を、サンプル数カウンタ９８０にも出力する。サンプル数カウンタ９８０は、１つのゼロクロス点から次のゼロクロス点までの間に含まれるサンプル信号の数をカウントし、除算回路９４０に出力する。除算回路９４０は、総和回路９３０の出力値を、サンプル数カウンタ９８０が出力したカウント値で除算する。
【0020】
Ｐ１の期間において、実効値算出装置９００がゼロクロス点を検出する間隔は、アナログ信号の半波の長さに一致する。これによって、実効値算出装置９００は、入力されたアナログ信号の実効値を本来の半波の長さで算出できる。一方で、Ｐ２の期間において、実効値算出装置９００がゼロクロス点を検出する間隔は、アナログ信号の実際の半波の長さと異なる。これによって、実効値算出装置９００は、入力されたアナログ信号の実効値を本来の半波の長さと異なる長さで算出する。その結果、実効値算出装置９００によるアナログ信号の実効値の算出精度が低下する。
【0021】
以上述べてきたように、比較例に係る実効値算出装置９００は、ノイズ波形を含むアナログ信号が入力された場合にゼロクロス点を誤って検出する可能性が高く、アナログ信号の実効値の算出精度が低下するという課題を有している。
【0022】
そこで、本開示は、ゼロクロス点の検出誤差を低減できる実効値算出装置１（図３等参照）を説明する。
【0023】
（本開示の一実施形態）
図３に示されるように、一実施形態に係る実効値算出装置１は、ＡＤ変換器１０と、ゼロクロスフィルタ２０と、ゼロクロス検出器２５と、サンプル数カウンタ３０と、ディレイ回路５０と、演算器６０とを備える。図４に示されるように、演算器６０は、２乗回路６２と、総和回路６４と、除算回路６６と、開平回路６８とを備える。実効値算出装置１は、必須ではないが、ラインフィルタ４０を更に備える。実効値算出装置１は、入力される信号の半波の長さを検出して、その信号の実効値を算出する。
図３に示されるように、一実施形態に係る実効値算出装置１は、ＡＤ変換器１０と、ゼロクロスフィルタ２０と、ゼロクロス検出器２５と、サンプル数カウンタ３０と、ディレイ回路５０と、演算器６０とを備える。図４に示されるように、演算器６０は、２乗回路６２と、総和回路６４と、除算回路６６と、開平回路６８とを備える。実効値算出装置１は、必須ではないが、ラインフィルタ４０を更に備える。実効値算出装置１は、入力される信号の半波の長さを検出して、その信号の実効値を算出する。
【0024】
実効値算出装置１は、必須ではないが、制御部７０を更に備える。制御部７０は、信号の実効値の算出結果を取得してよい。制御部７０は、取得した算出結果を外部装置へ出力してもよい。制御部７０は、後述するように、実効値算出装置１の各構成部の動作を定めるパラメータを設定してもよい。
【0025】
制御部７０は、例えばＣＰＵ（Central Processing Unit）等のプロセッサを含んで構成されてよい。制御部７０は、プロセッサに所定のプログラムを実行させることによって所定の機能を実現してもよい。制御部７０は、記憶部を備えてもよい。記憶部は、制御部７０の動作に用いられる各種情報、又は、制御部７０の機能を実現するためのプログラム等を格納してよい。記憶部は、制御部７０のワークメモリとして機能してよい。記憶部は、例えば半導体メモリ等で構成されてよい。記憶部は、制御部７０に含まれてもよいし、制御部７０と別体として構成されてもよい。
【0026】
実効値算出装置１は、必須ではないが、操作部７２を更に備える。操作部７２は、ユーザの操作入力を受け付けることができるように構成される。操作部７２は、例えば、マウス等のポインティングデバイス、物理キー、又はタッチパネル等の入力デバイスを含んでよい。制御部７０は、操作部７２によってユーザからの操作入力を受け付け、ユーザの操作に基づいて、実効値算出装置１の各構成部のパラメータを設定してもよい。
【0027】
実効値算出装置１は、必須ではないが、表示部７４を更に備える。表示部７４は、ユーザに報知する情報を表示するディスプレイ又は発光素子等の表示デバイスを含んでよい。制御部７０は、ユーザに実効値の算出結果を知らせるために、信号の実効値の算出結果を表示部７４に表示させてもよい。
【0028】
（実効値算出装置１の動作例）
ＡＤ変換器１０は、入力されるアナログ信号をサンプリングクロックに基づいてデジタル信号に変換する。ＡＤ変換器１０は、サンプリングクロックを外部のクロック発生回路から取得してよい。サンプリングクロックの周波数は、入力されるアナログ信号の周波数よりも十分に高い周波数であるとする。実効値算出装置１に入力されるアナログ信号は、所定のピーク周波数を有する。実効値算出装置１に入力されるアナログ信号は、単一の周波数を有する正弦波であってよい。
ＡＤ変換器１０は、入力されるアナログ信号をサンプリングクロックに基づいてデジタル信号に変換する。ＡＤ変換器１０は、サンプリングクロックを外部のクロック発生回路から取得してよい。サンプリングクロックの周波数は、入力されるアナログ信号の周波数よりも十分に高い周波数であるとする。実効値算出装置１に入力されるアナログ信号は、所定のピーク周波数を有する。実効値算出装置１に入力されるアナログ信号は、単一の周波数を有する正弦波であってよい。
【0029】
ＡＤ変換器１０に入力されるアナログ信号は、入力信号とも称される。ＡＤ変換器１０は、所定のサンプリング間隔で入力信号をサンプルする。サンプリング間隔は、サンプリングクロックの周波数に基づいて定まる。ＡＤ変換器１０が入力信号をサンプルして得られる値は、サンプル値とも称される。ＡＤ変換器１０は、サンプル値に対応する信号を順次出力することによって、サンプル値を含むデジタル信号を出力する。サンプル値を含むデジタル信号は、サンプル信号とも称される。
【0030】
ＡＤ変換器１０は、サンプル信号を、ゼロクロスフィルタ２０と、ラインフィルタ４０とに出力する。実効値算出装置１がラインフィルタ４０を備えない場合、ＡＤ変換器１０は、サンプル信号を、ディレイ回路５０に出力する。サンプル信号は、サンプリング番号（ｉ）と、各サンプリング番号に対応するサンプル値とを含むデータとして表される。サンプリング番号（ｉ）に対応するサンプル値は、ｕ（ｉ）と表されるとする。
【0031】
ゼロクロスフィルタ２０は、デジタル信号としてのサンプル信号をフィルタリングするデジタルフィルタとして構成される。ゼロクロスフィルタ２０は、第１カットオフ周波数以上の高周波数成分を減衰させるローパスフィルタとして機能する。ゼロクロスフィルタ２０は、ローパスフィルタとして機能することによって、サンプル信号から高周波数のノイズ成分を除去できる。ゼロクロスフィルタ２０は、サンプル信号の第１カットオフ周波数以上の周波数成分を所定値以上の減衰率で減衰させる一方で、サンプル信号の第１カットオフ周波数未満の周波数成分を所定値未満の減衰率でしか減衰させない。所定値は、各周波数成分のゲインが－３ｄＢ（デシベル）となる減衰率に対応してよい。第１カットオフ周波数は、デジタルフィルタの可変パラメータであるとする。制御部７０は、第１カットオフ周波数を設定できるとする。
【0032】
ゼロクロスフィルタ２０は、ローパスフィルタとして機能する際に、入力されるサンプル信号と、フィルタリングしたサンプル信号との間に所定の位相遅延を生じさせる。ゼロクロスフィルタ２０で生じる位相遅延は、周波数ごとに異なり得る。本実施形態において、ゼロクロスフィルタ２０で生じる位相遅延は、フィルタリングされる信号のピーク周波数における位相遅延によって代表され、φＺで表されるとする。
【0033】
ゼロクロスフィルタ２０は、フィルタリングしたサンプル信号をゼロクロス検出器２５に出力する。フィルタリングしたサンプル信号は、ゼロクロス検出用信号とも称される。
【0034】
図５に示されるように、ゼロクロス検出用信号は、サンプル信号に含まれるノイズを減衰させたノイズ除去後波形を有している。ノイズ除去後波形は、真の波形に近づけられている。ゼロクロス検出用信号は、サンプル信号に対してφＺだけ遅延して出力される。
【0035】
ゼロクロス検出器２５は、ゼロクロス検出用信号の符号が反転するタイミングをゼロクロス点として検出する。ゼロクロス検出器２５は、ゼロクロス点を検出したタイミングを演算器６０とサンプル数カウンタ３０とに出力する。
【0036】
サンプル数カウンタ３０は、ゼロクロス検出器２５が検出した１つのゼロクロス点から次のゼロクロス点までの間に含まれるサンプル信号の数をカウントする。ノイズを含まないサンプル信号において、１つのゼロクロス点から次のゼロクロス点までの長さは、サンプル信号の１つの半波の長さに対応する。サンプル信号の１つの半波の長さに含まれるサンプル信号の数は、サンプリングポイント数とも称され、Ｎで表される。サンプル数カウンタ３０は、サンプリングポイント数（Ｎ）を演算器６０に出力する。サンプル数カウンタ３０は、サンプリングポイント数（Ｎ）を制御部７０に出力してもよい。言い換えれば、サンプル数カウンタ３０は、連続する２つのゼロクロス点の間の期間に含まれるサンプル値の数をカウントする。連続する２つのゼロクロス点の間の期間は、カウント期間とも称される。
【0037】
ここで、ゼロクロス検出器２５は、サンプル信号が正の半波となっている期間において、ゼロクロス検出用信号からゼロクロス点を検出する。サンプル信号が正の半波となっている期間は、Ｐ３で表されている。１つのゼロクロス点から次のゼロクロス点までの間が１つの半波とみなされる。１つのゼロクロス点から次のゼロクロス点までの長さは、Ｄ３で表される。したがって、Ｐ３で表される期間において１つの半波として検出される長さ（Ｄ３）は、Ｐ３の期間の長さに一致する。
【0038】
一方、仮に、ゼロクロス検出器２５がサンプル信号からゼロクロス点を検出する場合、１つのゼロクロス点から次のゼロクロス点までの長さは、Ｄ３’で表される。この場合、Ｐ３で表される期間において１つの半波として検出される長さ（Ｄ３’）は、Ｐ３の期間の長さと異なる。
【0039】
したがって、本実施形態に係る実効値算出装置１は、ゼロクロス検出器２５にゼロクロス検出用信号からゼロクロス点を検出させることによって、サンプル信号からゼロクロス点を検出させる場合よりも、１つの半波の長さの検出精度を向上できる。
【0040】
サンプル数カウンタ３０は、ゼロクロス検出器２５で検出されたゼロクロス点に基づいて定まる１つの半波についてサンプリングポイント数をカウントする。サンプル数カウンタ３０は、正の半波又は負の半波にかかわらず、半波のサンプリングポイント数をカウントする。
【0041】
演算器６０の各構成部は、以下説明するように機能する。２乗回路６２は、サンプル値を２乗し、総和回路６４に出力する。総和回路６４は、ゼロクロス検出器２５からゼロクロス点を取得する。総和回路６４は、ゼロクロス点を半波の開始点又は終了点として、サンプル信号の１つの半波の期間を特定する。総和回路６４は、１つの半波の期間として特定した期間内において２乗回路６２の出力値を累積加算する。つまり、総和回路６４は、サンプル信号の半波毎に２乗回路６２の出力値を累積加算した値を得る。総和回路６４は、累積加算した値を除算回路６６に出力する。除算回路６６は、サンプル数カウンタ３０からサンプリングポイント数（Ｎ）を取得する。除算回路６６は、総和回路６４の出力値を、サンプリングポイント数（Ｎ）で除算し、開平回路６８に出力する。開平回路６８は、除算回路６６の出力値を開平する。つまり、開平回路６８は、除算回路６６の出力値の平方根を算出する。開平回路６８は、算出した平方根を制御部７０に出力する。
【0042】
以上述べてきたように、演算器６０は、サンプル信号の１つの半波の期間に含まれるサンプル値の二乗平均平方根をサンプル信号の実効値として算出する。ある１つの半波の期間において、サンプル信号は、１からＮまでのサンプリング番号と、各サンプリング番号に対応するｕ（ｉ）で表されるサンプル値（ｉ＝１～Ｎ）とによって特定されるとする。演算器６０は、各サンプル値を２乗して累積加算し、サンプル数カウンタ３０で算出されたサンプリングポイント数（Ｎ）で除算し、開平する。以上の演算の結果は、サンプル信号の実効値に対応し、Ｕで表される。サンプル信号の実効値（Ｕ）は、以下の式（１）によって表される。
【数1】
【0043】
演算器６０は、サンプル信号の正の半波又は負の半波にかかわらず、半波の実効値を算出する。演算器６０は、算出したサンプル信号の実効値を制御部７０に出力する。制御部７０は、算出した実効値を、例えば表示部７４に表示してよい。
【0044】
以上述べてきたように、本実施形態に係る実効値算出装置１は、ゼロクロスフィルタ２０によってサンプル信号に含まれるノイズを低減することによって、ゼロクロス検出器２５で検出するゼロクロス点を、真の波形におけるゼロクロス点に近づけることができる。つまり、本実施形態に係る実効値算出装置１は、ゼロクロス点の検出精度を向上できる。その結果、本実施形態に係る実効値算出装置１は、サンプル信号の実効値の算出精度を向上できる。
【0045】
入力信号の周波数は、ほぼ一定であるとする。この場合、入力信号の半波の長さは、ほぼ一定である。したがって、サンプル数カウンタ３０で検出されるゼロクロス点の間隔はほぼ一定である。つまり、１つの半波の長さの検出値は、ほぼ一定である。サンプル数カウンタ３０は、複数の半波の長さに含まれるサンプリングポイント数の平均値（Ｍ）を算出し、平均値（Ｍ）を演算器６０に出力してよい。このようにすることで、１つの半波の始点と終点のゼロクロス点の検出誤差、又は、１つの半波の長さの検出誤差が平均化によって低減され得る。その結果、ゼロクロス点の検出誤差又は１つの半波の長さの検出誤差に起因するサンプリングポイント数のカウント誤差が平均化によって低減され得る。サンプル数カウンタ３０は、正の半波に含まれるサンプリングポイント数と負の半波に含まれるサンプリングポイント数とを区別せずに平均値を算出してよい。サンプル数カウンタ３０は、サンプリングポイント数の平均値（Ｍ）を制御部７０に出力してもよい。
【0046】
演算器６０は、各サンプル値を２乗して累積加算した値を、サンプル数カウンタ３０で算出されたサンプリングポイント数の平均値（Ｍ）で除算し、開平してもよい。この場合、サンプル信号の実効値（Ｕ）は、以下の式（２）によって表される。
【数2】
【0047】
演算器６０が二乗平均の際にサンプリングポイント数の平均値（Ｍ）で除算することによって、ゼロクロス点の検出誤差が低減され得る。このようにすることで、サンプリングポイント数の検出精度が向上する。その結果、サンプル信号の実効値の算出精度が向上する。
【0048】
式（２）において、２乗して累積したサンプル値の数（Ｎ）と、除数となる平均値（Ｍ）とが異なることがある。ここで、２乗したサンプル値のうち、ゼロクロス点に近い点におけるサンプル値の２乗は、無視できる程度に小さくなる。したがって、二乗平均平方根（Ｕ）の値の精度に対して除数となる平均値（Ｍ）の精度が及ぼす影響は、サンプル値の数（Ｎ）が及ぼす影響よりも大きくなる。その結果、サンプル値の数（Ｎ）と平均値（Ｍ）とが異なる値となっても、平均値（Ｍ）が高精度で算出されることによって、二乗平均平方根（Ｕ）が高精度で算出される。
【0049】
ラインフィルタ４０は、デジタル信号としてのサンプル信号をフィルタリングするデジタルフィルタとして構成される。ラインフィルタ４０は、第２カットオフ周波数以上の高周波数成分を減衰させるローパスフィルタとして機能する。ラインフィルタ４０は、ローパスフィルタとして機能することによって、サンプル信号から高周波数のノイズ成分を除去できる。ラインフィルタ４０の第２カットオフ周波数は、ゼロクロスフィルタ２０の第１カットオフ周波数よりも高いとする。このようにすることで、ラインフィルタ４０でフィルタリングされて演算器６０に入力されるサンプル信号の変形が少なくなる。その結果、演算器６０で算出されるサンプル値の二乗平均平方根、すなわちサンプル信号の実効値に対するラインフィルタ４０の影響が低減され得る。ラインフィルタ４０は、ローパスフィルタとして機能する際に、入力されるサンプル信号と、フィルタリングしたサンプル信号との間に所定の位相遅延を生じさせる。ラインフィルタ４０で生じる位相遅延は、フィルタリングされる信号のピーク周波数における位相遅延によって代表され、φＬで表されるとする。第２カットオフ周波数は、デジタルフィルタの可変パラメータであるとする。制御部７０は、第２カットオフ周波数を設定できるとする。
【0050】
ディレイ回路５０は、ラインフィルタ４０の出力をサンプリングクロック単位で遅延させる。言い換えれば、ディレイ回路５０は、ラインフィルタ４０から入力されたフィルタリング後のサンプル信号を所定の遅延時間だけ遅延させて演算器６０に出力する。サンプル信号を遅延させた信号は、ディレイ信号とも称される。図５に示されるように、ディレイ信号の位相は、ゼロクロス検出用信号の位相に合わせられてよい。
【0051】
遅延時間は、例えば、サンプリングクロックの周期の自然数倍の時間に設定されてよい。遅延時間は、ゼロクロスフィルタ２０の位相遅延と、ラインフィルタ４０の位相遅延とに基づいて設定される。位相遅延が周波数成分によって異なる場合、遅延時間は、入力信号のピーク周波数における位相遅延に基づいて設定される。上述のとおり、入力信号のピーク周波数における、ゼロクロスフィルタ２０及びラインフィルタ４０の位相遅延は、それぞれφＺ及びφＬで表される。位相遅延の単位は、「°」又は「度」（degree）で表されるとする。入力信号のピーク周波数は、ｆｐで表されるとする。遅延時間は、Ｔｄで表されるとする。この場合、遅延時間（Ｔｄ）を算出する式は、Ｔｄ＝（１／ｆｐ）×（φＺ－φＬ）／３６０と表される。位相遅延の単位は、「ラジアン」（rad）等の他の単位で表されてもよい。
【0052】
遅延時間は、サンプリングクロックの周期の倍数に対応する遅延量に変換され得る。遅延量は、Ｄで表されるとする。サンプリングクロックの周期は、Ｔｓで表されるとする。この場合、Ｄ＝Ｔｄ／Ｔｓが成立する。制御部７０は、ディレイ回路５０のパラメータとして遅延時間（Ｔｄ）を設定してもよいし、遅延量（Ｄ）を設定してもよい。
【0053】
演算器６０は、ディレイ信号のサンプル値と、ゼロクロス検出器２５から取得したゼロクロス点の検出結果とに基づいて、１つの半波の期間における実効値を算出してよい。
【0054】
制御部７０は、操作部７２からの操作入力によって、ゼロクロスフィルタ２０の第１カットオフ周波数、又は、ラインフィルタ４０の第２カットオフ周波数を設定してよい。制御部７０は、操作部７２からの操作入力によって入力信号のピーク周波数（ｆｐ）を取得してよい。操作部７２は、入力信号のピーク周波数（ｆｐ）として、５０Ｈｚ又は６０Ｈｚ等の所定値を選択して入力できるように構成されてよいし、ピーク周波数（ｆｐ）の数値を入力できるように構成されてもよい。制御部７０は、入力されたピーク周波数（ｆｐ）に基づいてピーク周波数における位相遅延を算出し、遅延時間（Ｔｄ）又は遅延量（Ｄ）を設定してもよい。
【0055】
制御部７０は、サンプリングポイント数の平均値（Ｍ）から、入力信号のピーク周波数（ｆｐ）を算出してもよい。ピーク周波数（ｆｐ）を算出する式は、ｆｐ＝１／（Ｍ×２×Ｔｓ）と表される。制御部７０は、算出したピーク周波数（ｆｐ）に基づいてピーク周波数における位相遅延を算出し、遅延時間（Ｔｄ）又は遅延量（Ｄ）を設定してもよい。
【0056】
実効値算出装置１の各構成部は、１又は複数の回路として実現され得る。回路は、電気回路又は電子回路を含む。例えば、サンプル数カウンタ３０は、ゼロクロスを検出する回路と、サンプル信号の数をカウントする回路とをそれぞれ備えてよい。例えば、演算器６０は、２乗回路６２と、総和回路６４と、除算回路６６と、開平回路６８とをそれぞれ備えてもよいし、これらの回路をまとめた１つの回路を備えてもよい。実効値算出装置１に含まれる複数の構成部が１つの回路として実現されてもよい。例えば、ディレイ回路５０と演算器６０とは、１つの回路として実現されてもよい。例えば、演算器６０と制御部７０とは、１つの回路として実現されてもよい。回路の少なくとも一部は、集積回路で置き換えられてもよい。
【0057】
実効値算出装置１の各構成部の機能は、１又は複数のプロセッサにプログラムを実行させることによって実現されてもよい。例えば、制御部７０として機能するプロセッサが、演算器６０等の他の構成部の機能を実現してもよい。実効値算出装置１全体としての機能が１つの電気回路又は電子回路によって実現されてもよい。例えば、１つのプロセッサが実効値算出装置１全体としての機能を実現してもよい。
【0058】
（ホールド機能）
図６に示されるように、サンプル信号の振幅が急激に変化することがある。ここで、サンプル信号の振幅がＱで表されるゼロクロス点の前後で変化すると仮定する。上述したように、ゼロクロス検出用信号の位相は、ゼロクロスフィルタ２０によってφＺで表される分だけ遅れる。Ｑで表されるタイミングから、φＺで表される分だけ遅れたタイミングは、Ｑ’として表されている。
図６に示されるように、サンプル信号の振幅が急激に変化することがある。ここで、サンプル信号の振幅がＱで表されるゼロクロス点の前後で変化すると仮定する。上述したように、ゼロクロス検出用信号の位相は、ゼロクロスフィルタ２０によってφＺで表される分だけ遅れる。Ｑで表されるタイミングから、φＺで表される分だけ遅れたタイミングは、Ｑ’として表されている。
【0059】
ここで、ゼロクロスフィルタ２０は、サンプル信号の高周波成分を減衰させた信号をゼロクロス検出用信号として出力する。サンプル信号の振幅が変化するタイミングにおいて、ゼロクロス検出用信号におけるゼロクロス点は、サンプル信号の周期に対してずれる。その結果、ゼロクロス検出用信号におけるゼロクロス点と、Ｑ’で表されるタイミングとの間に、φｅｒｒで表される誤差が生じる。ゼロクロス点の検出誤差は、サンプリングポイント数の誤差を引き起こす。
【0060】
実効値算出装置１は、二乗和をサンプリングポイント数で除算することによって、サンプル値の二乗平均を算出する。したがって、サンプリングポイント数の誤差は、二乗平均の算出精度を低下させるとともに、サンプル信号の実効値の算出精度を低下させる。
【0061】
一方で、入力信号のピーク周波数（ｆｐ）がほぼ一定であることに基づけば、入力信号の振幅の変化にかかわらず、サンプリングポイント数の平均値（Ｍ）がそのまま二乗平均を算出するための除数として用いられ得る。つまり、入力信号の振幅が変化した場合にも、入力信号の振幅が変化していない期間において検出したサンプリングポイント数の平均値（Ｍ）がそのまま二乗平均を算出するための除数として用いられてよい。このようにすることで、振幅の変化によって生じるゼロクロス点の検出誤差の影響が回避され得る。
【0062】
サンプル数カウンタ３０は、サンプリングポイント数の平均値（Ｍ）を更新する更新モード、及び、平均値（Ｍ）を更新せずに既に算出済みの値を保持するホールドモードのうち一方のモードで動作し得る。制御部７０は、サンプル数カウンタ３０がどちらのモードで動作するか設定してよい。
【0063】
図７に示されるように、本実施形態に係る実効値算出装置１は、電気機器又は電子機器等の規格試験に用いられる測定装置８０に含まれてよい。測定装置８０は、電気機器又は電子機器の規格試験において、試験対象となる供試装置８２（ＥＵＴ：Equipment Under Test）に入力される電圧を測定する。実効値算出装置１は、供試装置８２に入力される電圧の実効値を算出するために用いられてよい。
【0064】
供試装置８２は、単相２線式の配線で電源８４に接続されているが、三相４線式の配線で電源８４に接続されてもよい。三相４線式の配線の場合、測定装置８０には、実効値算出装置１を３個使用する。単相２線式の配線は、Ｌ相の配線とＮ相の配線とを含むとする。Ｎ相の配線が接地されてもよい。供試装置８２は、インピーダンスネットワーク８６を介して電源８４に接続されてもよい。インピーダンスネットワーク８６があることで、供試装置８２の消費電流の変動が、電圧変動に変換される。インピーダンスネットワーク８６は、例えば、Ｌ相に接続される抵抗（ＲA）及びリアクタンス（ｊＸA）、並びに、Ｎ相に接続される抵抗（ＲN）及びリアクタンス（ｊＸN）を有する。抵抗及びリアクタンスの値は、電源８４の仕様に基づいて適宜定められ得る。
【0065】
電源８４の出力電圧は、Ｕｓで表されている。インピーダンスネットワーク８６を介して供試装置８２に印加される電圧は、Ｕｅで表されている。供試装置８２に流れる電流は、Ｉｅで表されている。Ｕｅは、Ｉｅの大きさに応じて変動する。実効値算出装置１は、Ｕｅで表されている電圧信号の実効値を算出できる。
【0066】
測定装置８０は、実効値算出装置１で算出された電圧信号の実効値に基づいて、供試装置８２に起因する電圧変動のパラメータを算出してよい。電圧変動のパラメータは、例えば、相対定常電圧変化、又は、最大相対電圧変化を含んでよい。電圧信号は、定常状態と変動状態とを含む。定常状態は、電圧信号の１つの半波の期間の実効値が１秒以上にわたって安定している状態に対応する。変動状態は、定常状態となっていない状態に対応する。
【0067】
相対定常電圧変化は、１回の電圧変動に挟まれた前後の２つの定常状態の電圧の差を、定格電圧で割った値を％で表したものである。相対定常電圧変化は、ｄｃとも表される。例えば、定格電圧が２３０Ｖの電源８４において、変動前の定常状態の電圧が２２９Ｖであり、変動後の定常状態の電圧が２２８Ｖであった場合、相対定常電圧変化は、｜（２２８－２２９）／２３０｜×１００＝０．４３％となる。測定期間中に電圧変動が一度も発生しない場合、ｄｃの値はゼロになるとする。測定期間中に電圧信号が一度も定常状態にならない場合、測定装置８０は、ｄｃの算出結果としてゼロを出力してもよいし、未定義の結果である旨を出力してもよい。
【0068】
最大相対電圧変化は、１回の電圧変動（２つの定常状態の間の状態）での最大値と最小値の差を定格電圧で割った値を％で表したものである。あるいは、最大相対電圧変化は、１回の電圧変動（２つの定常状態の間の状態）での最大値と最小値の直前の定常状態との差を絶対値で比較して、大きい方の値を定格電圧で割った値を％で表したものである。
【0069】
測定装置８０は、電圧変動のパラメータを、実効値算出装置１に算出させてよい。測定装置８０は、電圧変動のパラメータを算出するパラメータ算出装置を備えてもよい。パラメータ算出装置は、実効値算出装置１で算出された電圧信号の実効値に基づいて、電圧変動のパラメータを算出してよい。
【0070】
実効値算出装置１に入力される電圧信号（Ｕｅ）の周波数は、供試装置８２に電流が流れていない場合と電流が流れている場合とで同じである。一方で、電圧信号（Ｕｅ）の振幅は、供試装置８２に電流が流れていない場合と電流が流れている場合とで異なる。つまり、入力信号の振幅は、供試装置８２に電流が流れ始めるタイミングで変動する。入力信号の振幅の変動は、図６に例示される、ゼロクロス点の検出誤差を生じさせる。
【0071】
図８に、供試装置８２（ＥＵＴ）の状態と、サンプル信号の波形との関係が示されている。供試装置８２に電流が流れる状態は、オン状態に対応する。供試装置８２に電流が流れていない状態は、オフ状態に対応する。供試装置８２がオン状態である場合とオフ状態である場合とで、サンプル信号の振幅が変化する。
【0072】
制御部７０は、供試装置８２がオフ状態である期間にサンプル数カウンタ３０の動作モードを更新モードに設定することによって、サンプリングポイント数の平均値（Ｍ）を算出する。供試装置８２がオフ状態である期間において、サンプル信号の振幅は、ほぼ一定である。
【0073】
入力信号の振幅は、供試装置８２がオフ状態からオン状態に変化するタイミングで変化する。入力信号の振幅の変化は、ゼロクロス検出用信号におけるゼロクロス点の誤差を生じさせる。したがって、供試装置８２がオフ状態からオン状態に変化するタイミングでサンプル数カウンタ３０が検出するゼロクロス点の誤差が大きくなり得る。
【0074】
制御部７０は、供試装置８２がオフ状態からオン状態に変化する前に、サンプル数カウンタ３０の動作モードをホールドモードに変更する。制御部７０は、供試装置８２から、供試装置８２の状態がオフ状態からオン状態に変化することを予告する信号を取得し、その信号に基づいて、サンプル数カウンタ３０の動作モードをホールドモードに変更してよい。制御部７０は、供試装置８２に対して、サンプル数カウンタ３０の動作モードをホールドモードに変更した後、供試装置８２をオフ状態からオン状態に遷移させる信号を出力してもよい。
【0075】
ホールドモードで動作するサンプル数カウンタ３０は、供試装置８２の状態の変化の有無にかかわらず、供試装置８２がオフ状態であったときのサンプリングポイント数の平均値（Ｍ）を保持して演算器６０に出力する。このようにすることで、供試装置８２の状態の変化が演算器６０で算出されるサンプル信号の実効値の算出結果に対して影響を及ぼさなくなる。その結果、サンプル信号の実効値の算出精度が向上する。
【0076】
制御部７０は、供試装置８２がオン状態からオフ状態に変化した後に、サンプル数カウンタ３０の動作モードを更新モードに変更してよい。制御部７０は、供試装置８２から、供試装置８２の状態がオン状態からオフ状態に変化したことを表す信号を取得し、その信号に基づいて、サンプル数カウンタ３０の動作モードを更新モードに変更してよい。制御部７０は、供試装置８２に対して、供試装置８２をオン状態からオフ状態に遷移させる信号を出力した後、サンプル数カウンタ３０の動作モードを更新モードに変更してもよい。制御部７０は、操作部７２からサンプル数カウンタ３０の動作モードを設定する操作入力を受け付け、入力に基づいてサンプル数カウンタ３０の動作モードを更新モード又はホールドモードに変更してよい。
【0077】
本実施形態に係る実効値算出装置１は、ホールドモードで動作することによって、入力信号の振幅の変化にかかわらず、サンプリングポイント数の誤差を低減できる。その結果、実効値算出装置１は、二乗平均の算出精度を向上できるとともに、サンプル信号の実効値の算出精度を向上できる。
【0078】
本開示に係る実施形態について、諸図面及び実施例に基づき説明してきたが、当業者であれば本開示に基づき種々の変形又は修正を行うことが容易であることに注意されたい。従って、これらの変形又は修正は本開示の範囲に含まれることに留意されたい。例えば、各構成部に含まれる機能などは論理的に矛盾しないように再配置可能であり、複数の構成部を１つに組み合わせたり、或いは分割したりすることが可能である。
【符号の説明】
【0079】
１ 実効値算出装置
１０ ＡＤ変換器
２０ ゼロクロスフィルタ
２５ ゼロクロス検出器
３０ サンプル数カウンタ
４０ ラインフィルタ
５０ ディレイ回路
６０ 演算器（６２：２乗回路、６４：総和回路、６６：除算回路、６８：開平回路）
７０ 制御部（７２：操作部、７４：表示部）
８０ 測定装置
８２ 供試装置（ＥＵＴ）
８４ 電源
８６ インピーダンスネットワーク
１０ ＡＤ変換器
２０ ゼロクロスフィルタ
２５ ゼロクロス検出器
３０ サンプル数カウンタ
４０ ラインフィルタ
５０ ディレイ回路
６０ 演算器（６２：２乗回路、６４：総和回路、６６：除算回路、６８：開平回路）
７０ 制御部（７２：操作部、７４：表示部）
８０ 測定装置
８２ 供試装置（ＥＵＴ）
８４ 電源
８６ インピーダンスネットワーク
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】