特許 7443159 単層回路基板、多層回路基板及びそれらの製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-02-26

(45)【発行日】2024-03-05

(54)【発明の名称】単層回路基板、多層回路基板及びそれらの製造方法

(51)【国際特許分類】

   H05K 3/42 20060101AFI20240227BHJP

   H05K 3/14 20060101ALI20240227BHJP

   H05K 3/46 20060101ALI20240227BHJP

   H05K 3/00 20060101ALN20240227BHJP

【ＦＩ】

H05K3/42 610A

H05K3/14 A

H05K3/46 N

H05K3/00 R

【請求項の数】 12

(21)【出願番号】P 2020088788

(22)【出願日】2020-05-21

(62)【分割の表示】P 2018541466の分割

【原出願日】2016-11-23

(65)【公開番号】P2020145465

(43)【公開日】2020-09-10

【審査請求日】2020-05-21

【審判番号】

【審判請求日】2022-08-12

(31)【優先権主張番号】201510747884.1

(32)【優先日】2015-11-06

(33)【優先権主張国・地域又は機関】CN

(73)【特許権者】

【識別番号】518155306

【氏名又は名称】武漢光谷創元電子有限公司

【氏名又は名称原語表記】ＲＩＣＨＶＩＥＷ ＥＬＥＣＴＲＯＮＩＣＳ ＣＯ．，ＬＴＤ．

【住所又は居所原語表記】１０／Ｆ．， Ｈｉ－Ｔｅｃｈ Ｐｌａｚａ， Ｎｏ．１８ Ｇｕａｎｄｏｎｇｙｕａｎ Ｒｄ．， Ｗｕｈａｎ Ｅａｓｔ Ｌａｋｅ Ｈｉｇｈ－Ｔｅｃｈ Ｄｅｖｅｌｏｐｍｅｎｔ Ｚｏｎｅ， Ｗｕｈａｎ， Ｈｕｂｅｉ ４３００７０， Ｃｈｉｎａ

(74)【代理人】

【識別番号】100145403

【弁理士】

【氏名又は名称】山尾 憲人

(74)【代理人】

【識別番号】100132241

【弁理士】

【氏名又は名称】岡部 博史

(74)【代理人】

【識別番号】100113170

【弁理士】

【氏名又は名称】稲葉 和久

(74)【代理人】

【識別番号】100224616

【弁理士】

【氏名又は名称】吉村 志聡

(72)【発明者】

【氏名】白 四平

(72)【発明者】

【氏名】呉 香蘭

(72)【発明者】

【氏名】王 志建

(72)【発明者】

【氏名】楊 志剛

(72)【発明者】

【氏名】張 金強

【合議体】

【審判長】山田 正文

【審判官】岩田 淳

【審判官】渡辺 努

(56)【参考文献】

【文献】特表２０１３－５４０１９７（ＪＰ，Ａ）

【文献】特開２００７－３０５９６９（ＪＰ，Ａ）

【文献】特開２００２－２７１０３１（ＪＰ，Ａ）

【文献】国際公開第２０１５／１４９５８０（ＷＯ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

H05K3/42

H05K3/14-3/18

H05K3/46

H05K3/00

(57)【特許請求の範囲】

【請求項1】

止まり穴及び／または貫通穴を含む穴があけられた基材であって、前記穴の壁に第１導電種結晶層が形成された前記基材と、
前記基材の一部の表面上に形成された回路パターン層であって、前記基材の一部の表面に形成された、前記第１導電種結晶層と同時に形成された第２導電種結晶層を含む、前記回路パターン層と、
を含み、
前記基材の表面上に回路のネガパターンを有するフォトレジスト層と該フォトレジスト層上の第三導電種結晶層が形成されており、前記第三導電種結晶層は前記第一導電種結晶層と同時に形成され、且つ剥離液を用いて当該フォトレジスト層を溶解して前記第三導電種結晶層を前記フォトレジストとともに離脱させるように構成され、
前記第１導電種結晶層及び前記第２導電種結晶層は全て、前記基材の一部の表面の下方及び前記穴の壁の下方に注入されたイオン注入層と、前記イオン注入層の上方に付着したプラズマ堆積層とを含み、前記第三導電種結晶層は前記イオン注入層と前記プラズマ堆積層を含む、
単層回路基板。

【請求項2】

前記イオン注入層は前記基材の一部の表面の下方及び前記穴の壁の下方の１－５００ｎｍの深さに位置するとともに、前記基材と安定したドーピング構造を形成している、請求項１に記載の単層回路基板。

【請求項3】

前記プラズマ堆積層は、厚さが１－１００００ｎｍのプラズマ堆積層である、請求項１に記載の単層回路基板。

【請求項4】

前記第１導電種結晶層及び前記第２導電種結晶層を構成する導電材料は、Ｔｉ、Ｃｒ、Ｎｉ、Ｃｕ、Ａｇ、Ａｕ、Ｖ、Ｚｒ、Ｍｏ、Ｎｂ、及びそれらの間の合金のうちの１種または多種を含む、請求項１に記載の単層回路基板。

【請求項5】

前記回路パターン層は、前記第１導電種結晶層及び前記第２導電種結晶層の上方に位置する導体肉厚層をさらに含み、前記導体肉厚層は、厚さが０．０１－１０００μｍであり、Ａｌ、Ｍｎ、Ｆｅ、Ｔｉ、Ｃｒ、Ｃｏ、Ｎｉ、Ｃｕ、Ａｇ、Ａｕ、Ｖ、Ｚｒ、Ｍｏ、Ｎｂ、及びそれらの間の合金のうちの１種または多種によって構成される、請求項１に記載の単層回路基板。

【請求項6】

表面貼合層、二層以上の単層回路基板及び各前記単層回路基板同士の間の中間貼合層、表面貼合層の順で構成され、穴があけられ、前記穴の壁に第１導電種結晶層が形成されるとともに、前記表面貼合層の一部の外面上に、前記第１導電種結晶層と同時に形成された第２導電種結晶層を有し、前記第二導電種結晶層の外表面の上方には回路パターンを有する導体肉厚層と回路のネガパターンを有するフォトレジスト層が形成され、前記第１導電種結晶層及び前記第２導電種結晶層は全て、前記穴の壁の下方及び前記表面貼合層の一部の外面の下方に注入されるイオン注入層と、前記イオン注入層の上方に付着したプラズマ堆積層とを含む、
多層回路基板。

【請求項7】

前記イオン注入層は前記穴の壁の下方及び前記表面貼合層の一部の外面の下方の１－５００ｎｍの深さに位置する、請求項６に記載の多層回路基板。

【請求項8】

前記プラズマ堆積層は、厚さが１－１００００ｎｍである、請求項６に記載の多層回路基板。

【請求項9】

前記第１導電種結晶層及び前記第２導電種結晶層を構成する導電材料は、Ｔｉ、Ｃｒ、Ｎｉ、Ｃｕ、Ａｇ、Ａｕ、Ｖ、Ｚｒ、Ｍｏ、Ｎｂ、及びそれらの間の合金のうちの１種または多種を含む、請求項６に記載の多層回路基板。

【請求項10】

前記第１導電種結晶層及び前記第２導電種結晶層の上方に厚さが０．０１－１０００μｍの導体肉厚層が形成されている、請求項６に記載の多層回路基板。

【請求項11】

前記穴は多層回路基板を貫通する貫通穴、または前記多層回路基板の表面上に形成される止まり穴、あるいは前記単層回路基板または中間貼合層に形成される止まり穴である、請求項６に記載の多層回路基板。

【請求項12】

前記中間貼合層及び前記表面貼合層は、ＰＰ、ＰＩ、ＰＴＯ、ＰＣ、ＰＳＵ、ＰＥＳ、ＰＰＳ、ＰＳ、ＰＥ、ＰＥＩ、ＰＴＦＥ、ＰＥＥＫ、ＰＡ、ＰＥＴ、ＰＥＮ、ＬＣＰ、ＰＰＡのうちの１種または多種を含む、請求項６に記載の多層回路基板。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、単層回路基板、多層回路基板及びそれらの製造方法に関する。本発明は特に、穴を有する絶縁材料を基材とし、穴の壁に導体層が形成され、且つ基材の表面上に回路パターンが形成される単層回路基板と、複数の単層回路基板によって積層され、メッキスルーホールによってそれぞれの単層回路基板が導通される多層回路基板と、及びそれらの製造方法に関する。

【背景技術】

【0002】

回路基板分野において、回路基板の表面と裏面における回路パターンまたは電子部品などの導通にメッキスルーホールが広く使用され、あるいは、多層回路パターンの設計を便利にするように、二層または多層回路基板のうちの各層の回路基板の間における導体層を互いに電気的接続する。

【0003】

従来技術において、メッキスルーホールを有する単層回路基板を製造する方法は主に、圧延法または電解法によって銅箔を製造するステップと、高温積層法によって銅箔を基材に貼り付けて銅張積層板を形成するステップと、銅張積層板に対し穿孔するとともに汚れを除去するステップと、スルーホールめっき（ＰＴＨ）またはブラックホール、シャドーなどの工程によって、穴の壁に導電種結晶層を形成するステップと、めっきによって穴の壁に金属導体層を形成し、メッキスルーホールを有する銅張積層板を作成するステップと、銅張積層板の上方にフォトレジスト膜を覆い、リソグラフィ機で露光・現像し、次に銅張積層板における回路領域以外の銅層を除去するように、エッチングを行うことによって、回路パターンを有する回路基板を作成するステップと、を含む。

【0004】

その他に、メッキスルーホールを有する多層回路基板の製造方法は主に、単層回路基板を作成するステップと、銅箔、ＰＰ（プリプレグ）、単層回路基板、ＰＰ、単層回路基板、‥、ＰＰ、銅箔の順で基板をマッチングして積層するステップと、積層後の多層基板に対し貫通穴をあけて、表層の銅箔に対し止まり穴をあけるとともに、穴の金属化を行うステップと、最上層と最下層の銅箔にパターンめっきまたはパネルめっきを施し、回路パターンを作成するステップと、を含むプレス接合法がある。但し、穴の金属化も、通常スルーホールめっきまたはブラックホール、シャドーなどの工程によって穴の壁に導電種結晶層を形成し、次にめっきなどによって導体肉厚層を形成することによって実現される。

【0005】

上記の方法によってメッキスルーホールを有する単層または多層回路基板を形成する過程において、基材上に穴径が１００μｍよりも小さい穴をあけるためには、現在レーザー穿孔技術を採用しなければならない。この際に、穿孔しようとする位置の銅箔に対して予め薄くさせ、その後にレーザーで穿孔し、穿孔後にスルーホールめっき及びめっきを行う。しかし、エッチングで薄くさせる過程において、エッチングの箇所がずれると、基材における穿孔箇所もずれるようになる。そして、微細穴に対し金属化を行う際に、めっき銅層と穴の壁の間の結合力が弱く、銅層が穴の壁から離脱しやすい。その他に、従来技術を利用して銅張積層板上に作られた微細穴の最小穴径が２０～５０μｍであり、穴径が２０μｍよりも小さくなると、穴のアスペクト比が高すぎることになり、スルーホールめっき及びめっきする際に穴の壁における銅層が不均一などの問題が発生する。微細穴の領域内に、電流密度の分布の不均一により、銅の微細穴の表面における堆積速度が穴の壁と底部より大きくなる。そのため、堆積する過程に空洞またはクラック（メッキ割れ）が形成されやすく、さらに、穴の表面における銅の厚さが穴の壁における銅の厚さよりも大きくなる。

【0006】

また、上述した回路基板を生産する方法は製品の銅張積層板を予め生産する必要があり、次に製品の銅張積層板に対して穿孔と穴の金属化を行い、次にフィルムを貼り合わせ、露光・現像、エッチングなどのプロセスによって回路パターンを作成するため、工程プロセスが冗長になり、コストがより高くなる。更に、全ての工程プロセスにおいて金属を複数回エッチングするため、金属イオンを含有する汚水が大量に生じ、環境に重大な被害をもたらす。

【発明の概要】

【発明が解決しようとする課題】

【0007】

本発明は上記事情に鑑みなされたものであり、回路基板の製造プロセスを簡略化するとともに、その中のメッキスルーホール（金属化孔）の導電性を向上させることができる、単層回路基板、多層回路基板及びそれらの製造方法を提供することを目的とする。

【課題を解決するための手段】

【0008】

本発明の第１の技術案は単層回路基板を製造する方法であって、基材上に止まり穴及び／または貫通穴を含む穴を穿孔するステップ（Ｓ１）と、基材の表面上に回路のネガパターンを有するフォトレジスト層を形成するステップ（Ｓ２）と、基材の表面及び穴の壁に導電種結晶層を形成するステップ（Ｓ３）と、基材の表面上に回路パターンを形成するように、フォトレジスト層を除去するステップ（Ｓ４）と、を含み、ステップＳ３は、導電種結晶層の少なくとも一部としてイオン注入層を形成するように、イオン注入によって導電材料を基材の表面の下方及び穴の壁の下方に注入することを含む、単層回路基板を製造する方法である。

【0009】

当該方法によれば、簡単な工程プロセスによって、金属化された穴を基材上に形成し、当該基材の表面上に回路パターンを形成することができる。回路パターンを形成する際に、導電種結晶層を形成する前に、基材の表面にフォトレジストを予め覆い、回路のネガパターンを有するフォトレジスト層をさらに形成し、次に剥離液を用いて当該フォトレジスト層を溶解し、非回路領域の導電種結晶層及び／または導体肉厚層をフォトレジスト層とともに離脱させるため、従来技術のように必ずエッチングによって回路パターンを得る必要がなく、または少なくともエッチング液の使用を減少することができ、よって、金属イオンを含有するエッチング廃水の環境に対する危害が軽減または解消される。

【0010】

本発明の第２の技術案において、第１の技術案におけるステップＳ３は、プラズマ堆積層を形成するように、プラズマの堆積によって導電材料をイオン注入層の上方に堆積することをさらに含み、プラズマ堆積層及びイオン注入層が導電種結晶層を構成する。

【0011】

本発明の第３の技術案において、第１の技術案におけるステップＳ３の後且つステップＳ４の前に、導電種結晶層上に導体肉厚層を形成するステップをさらに含む。

【0012】

本発明の第４の技術案において、第１の技術案におけるフォトレジスト層を除去するステップは、剥離液を用いてフォトレジスト層を溶解することを含む。

【0013】

本発明の第５の技術案は単層回路基板を製造する方法であって、基材に止まり穴及び／または貫通穴を含む穴を穿孔するステップ（Ｓ１）と、基材の表面と穴の壁に導電種結晶層を形成するステップ（Ｓ２）と、基材の表面上に回路パターンを形成するステップ（Ｓ３）と、を含み、ステップＳ２は、導電種結晶層の少なくとも一部としてイオン注入層を形成するように、イオン注入によって導電材料を基材の表面の下方及び穴の壁の下方に注入することを含む、単層回路基板を製造する方法である。

【0014】

本発明の第６の技術案において、第５の技術案におけるステップＳ２は、プラズマ堆積層を形成するように、プラズマ堆積によって導電材料をイオン注入層の上方に堆積することを更に含み、プラズマ堆積層及びイオン注入層が導電種結晶層を構成する。

【0015】

本発明の第７の技術案において、第５の技術案におけるステップＳ３は、先に導電種結晶層上に導体肉厚層を形成し、次に基材の表面の上方に位置する導体肉厚層上にパターンめっきまたはパネルめっきを行うことによって、回路パターンを得ることを含む。

【0016】

本発明の第８の技術案において、第５の技術案におけるステップＳ３は、基材の表面に形成された導電種結晶層上に直接にパターンめっきまたはパネルめっきを行うことによって、回路パターンを得ることを含む。

【0017】

本発明の第９の技術案において、第１から第８の技術案のいずれかにおける基材は、剛性板材または可撓性板材であって、剛性板材は有機高分子剛性板、セラミック板、ガラス板のうちの1種または多種を含み、有機高分子剛性板はＬＣＰ、ＰＴＦＥ、ＣＴＦＥ、ＦＥＰ、ＰＰＥ、合成ゴム板、ガラス繊維布／セラミックフィラー補強板のうちの1種または多種を含み、可撓性板材は有機高分子薄膜であり、ＰＩ、ＰＴＯ、ＰＣ、ＰＳＵ、ＰＥＳ、ＰＰＳ、ＰＳ、ＰＥ、ＰＰ、ＰＥＩ、ＰＴＦＥ、ＰＥＥＫ、ＰＡ、ＰＥＴ、ＰＥＮ、ＬＣＰ、またはＰＰＡのうちの1種または多種を含む。

【0018】

本発明の第１０の技術案において、第１または第５の技術案におけるイオン注入の期間に、導電材料のイオンは１－１０００ｋｅＶのエネルギーが与えられ、基材の表面の下方及び穴の壁の下方の１－５００ｎｍの深さまで注入されるとともに、基材と安定したドーピング構造を形成する。

【0019】

本発明の第１１の技術案において、第２または第６の技術案におけるプラズマ堆積の期間に、導電材料のイオンは１－１０００ｅＶのエネルギーが与えられ、厚さが１－１００００ｎｍのプラズマ堆積層を形成する。

【0020】

本発明の第１２の技術案において、第１から第８の技術案のいずれかにおける導電種結晶層を構成する導電材料は、Ｔｉ、Ｃｒ、Ｎｉ、Ｃｕ、Ａｇ、Ａｕ、Ｖ、Ｚｒ、Ｍｏ、Ｎｂ、及びそれらの間の合金のうちの１種または多種を含む。

【0021】

本発明の第１３の技術案において、第３または第７の技術案におけるめっき、無電解めっき、真空蒸着めっき、スパッタリングのうちの１種または多種によって、Ａｌ、Ｍｎ、Ｆｅ、Ｔｉ、Ｃｒ、Ｃｏ、Ｎｉ、Ｃｕ、Ａｇ、Ａｕ、Ｖ、Ｚｒ、Ｍｏ、Ｎｂ、及びそれらの間の合金のうちの１種または多種を用いて厚さが０．０１－１０００μｍの導体肉厚層を形成する。

【0022】

本発明の単層回路基板を製造する方法によれば、基材の表面の金属化と穴の金属化は同時に行うことができる。そのため、基材上に一次成形によってメッキスルーホールを有する単層回路基板を直接に作成することができ、従来技術のように、より厚い金属箔を予め基材に覆って、次にエッチングによって金属箔を薄くさせてから基材を穿孔する必要がなく、メッキスルーホールを得るために、さらにスルーホールめっきまたはブラックホール、シャドーなどの工程によって穴の壁に導電層を形成する必要もない。従来技術に比べれば、本方法は工程プロセスが顕著に短縮されるとともに、エッチング液の使用を減少することができ、環境の保護に有益である。また、各種の工程パラメータを調整することによって、これらの方法で極薄の回路パターン層を容易に作成し、得られた単層回路基板は、ＨＤＩ（高密度相互接続基板）及びＣＯＦ（チップオンフィルム）技術を基礎とする中高級精密電子製品の応用に有利である。また、イオン注入の期間に、導電材料のイオンはハイスピードで基材の内部に強制的に注入され、基材との間に安定したドーピング構造を形成し、基材の表面と穴の壁の下方に数多くのパイルの形成に相当する。パイルが存在し、且つ後続で作成される導電層（プラズマ堆積層または導体肉厚層）がパイルに連結されることよって、最終に作成される基板の導電層と基材との間の結合力がより高く、従来技術のマグネトロンスパッタリングによって作成される金属層と導体との間の結合力よりも遥かに高い。更に、イオン注入に用いられる導電材料イオンのサイズは通常ナノレベルであって、イオン注入の期間に分布が比較的に均一であり、基材の表面及び穴の壁までの入射角には大きな違いがない。そのため、後続でイオン注入層の上方に形成される導体肉厚層またはプラズマ堆積層の良好な均一性及び緻密性を確保することができ、ピンホール現象が生じにくい。微細穴の金属化の際に、穴の壁上に表面が均一で緻密な導電種結晶層が容易に形成され、且つ穴の壁の導体層の厚さと基材の表面の導体層の厚さの比が１：１に達することができるため、めっきなどの際に穴の壁の導体層の不均一及び空洞またはクラック（メッキ割れ）などの問題が生じることなく、メッキスルーホール（金属化孔）の導電性を有効に向上することができる。

【0023】

本発明の第１４の技術案は、単層回路基板であって、止まり穴及び／または貫通穴を含む穴があけられた基材であって、穴の壁に導電種結晶層が形成された基材と、基材の一部の表面上に形成された回路パターン層であって、基材の一部の表面に形成された導電種結晶層を含む回路パターン層と、を含み、導電種結晶層は基材の一部の表面の下方及び穴の壁の下方に注入されたイオン注入層を含む、単層回路基板である。

【0024】

このような単層回路基板は、穴の壁においてイオン注入層が存在するため、穴の壁と導電種結晶層との間に非常に高い結合力を有し、よって、穴の壁の導電層が後続の各種の加工または応用の過程において容易に離脱するまたは引っかき傷が付けられることがない。そのため、穴の導電性の向上に有利で、導通性に優れた単層回路基板の作成が実現できる。

【0025】

本発明の第１５の技術案において、第１４の技術案におけるイオン注入層は、基材の一部の表面の下方及び穴の壁の下方の１－５００ｎｍの深さに位置するとともに、基材と安定したドーピング構造を形成する。

【0026】

本発明の第１６の技術案において、第１４の技術案における導電種結晶層は、イオン注入層の上方に付着した、厚さが１－１００００ｎｍのプラズマ堆積層をさらに含む。

【0027】

本発明の第１７の技術案において、第１４の技術案における導電種結晶層は、Ｔｉ、Ｃｒ、Ｎｉ、Ｃｕ、Ａｇ、Ａｕ、Ｖ、Ｚｒ、Ｍｏ、Ｎｂ、及びそれらの間の合金のうちの１種または多種を含む導電材料によって構成される。

【0028】

本発明の第１８の技術案において、第１４の技術案における回路パターン層は、導電種結晶層の上方に位置する導体肉厚層をさらに含み、導体肉厚層は厚さが０．０１－１０００μｍであり、Ａｌ、Ｍｎ、Ｆｅ、Ｔｉ、Ｃｒ、Ｃｏ、Ｎｉ、Ｃｕ、Ａｇ、Ａｕ、Ｖ、Ｚｒ、Ｍｏ、Ｎｂ、及びそれらの間の合金のうちの１種または多種によって構成される。

【0029】

本発明の第１９の技術案は、多層回路基板を製造する方法であって、金属箔、中間貼合層、二層以上の単層回路基板及び各前記単層回路基板同士の間の中間貼合層、中間貼合層、金属箔の順で基板をマッチングして積層するステップ（Ｓ１）と、積層された多層基板上に貫通穴及び／または止まり穴を含む穴を穿孔するステップ（Ｓ２）と、穴の壁に導電種結晶層を形成するステップ（Ｓ３）と、回路パターンを形成するように、金属箔の一部を除去するステップ（Ｓ４）と、を含み、ステップＳ３は、導電種結晶層の少なくとも一部としてイオン注入層を形成するように、イオン注入によって導電材料を穴の壁の下方に注入することを含む、多層回路基板を製造する方法である。

【0030】

イオン注入の期間に、導電材料のイオンはハイスピードで穴の壁の下方に強制的に注入され、基材との間に安定したドーピング構造を形成し、穴の壁の下方に数多くのパイルの形成に相当する。パイルが存在し、且つ後続で作成される導電層（プラズマ堆積層または導体肉厚層）がパイルに連結されることよって、最終に作成される基板の導電層と基材との間の結合力がより高く、従来技術のマグネトロンスパッタリングによって作成される金属層と導体との間の結合力よりも遥かに高い。更に、イオン注入に用いられる導電材料イオンのサイズは通常ナノレベルであって、イオン注入の期間に分布が比較的に均一であり、穴の壁までの入射角には大きな違いがない。そのため、後続でイオン注入層の上方に形成される導体肉厚層またはプラズマ堆積層の良好な均一性及び緻密性を確保することができ、ピンホール現象が生じにくい。微細穴の金属化の際に、穴の壁上に表面が均一で緻密な導電種結晶層が容易に形成され、メッキスルーホール（金属化孔）の導電性を有効に向上することができる。

【0031】

本発明の第２０の技術案は、多層回路基板を製造する方法であって、表面貼合層、二層以上の単層回路基板及び各前記単層回路基板同士の間の中間貼合層、表面貼合層の順で基板をマッチングして積層するステップ（Ｓ１）と、積層された多層基板上に貫通穴及び／または止まり穴を含む穴を穿孔するステップ（Ｓ２）と、表面貼合層の外面及び穴の壁に導電種結晶層を形成するステップ（Ｓ３）と、表面貼合層の外面に回路パターンを形成するステップ（Ｓ４）と、を含み、ステップＳ３は、導電種結晶層の少なくとも一部としてイオン注入層を形成するように、イオン注入によって導電材料を表面貼合層の外面の下方及び穴の壁の下方に注入することを含む、多層回路基板を製造する方法である。

【0032】

当該方法によれば、表面貼合層の外面の金属化と穴の金属化は同時に行うことができる。そのため、一次成形によってメッキスルーホール及び表面回路パターンを有する多層回路基板を直接に作成することができ、従来技術のように、予めより厚い金属箔を覆って、次にエッチングによって金属箔を薄くさせてから穿孔する必要がなく、メッキスルーホールを得るために、スルーホールめっきまたはブラックホール、シャドーなどの工程によって穴の壁に導電層を形成する必要もない。従来技術に比べれば、当該方法は工程プロセスが顕著に短縮されるとともに、エッチング液の使用を減少することができ、環境の保護に有益である。また、各種の工程パラメータを調整することによって、当該方法で極薄の表面回路パターン層を容易に作成し、得られた単層回路基板は、ＨＤＩ（高密度相互接続基板）及びＣＯＦ（チップオンフィルム）技術を基礎とする中高級精密電子製品の応用に有利である。

【0033】

本発明の第２１の技術案において、第１９または第２０の技術案におけるイオン注入の期間に、導電材料のイオンは、１－１０００ｋｅＶのエネルギーが与えられ、穴の壁の下方及び／または表面貼合層の外面の下方の１－５００ｎｍの深さまで注入されるとともに、基材と安定したドーピング構造を形成する。

【0034】

本発明の第２２の技術案において、第１９または第２０の技術案におけるステップＳ３は、プラズマ堆積層を形成するように、プラズマの堆積によって導電材料をイオン注入層の上方に堆積することを含み、プラズマ堆積層及びイオン注入層が導電種結晶層を構成する。

【0035】

本発明の第２３の技術案において、第２２の技術案におけるプラズマ堆積の期間に、導電材料のイオンは、１－１０００ｅＶのエネルギーが与えられ、厚さが１－１００００ｎｍのプラズマ堆積層を形成する。

【0036】

本発明の第２４の技術案において、第１９または第２０の技術案における導電種結晶層を構成する導電材料は、Ｔｉ、Ｃｒ、Ｎｉ、Ｃｕ、Ａｇ、Ａｕ、Ｖ、Ｚｒ、Ｍｏ、Ｎｂ、及びそれらの間の合金のうちの１種または多種を含む。

【0037】

本発明の第２５の技術案において、第１９の技術案におけるステップＳ３は、穴の壁に形成された導電種結晶層上に導体肉厚層を形成することをさらに含む。

【0038】

本発明の第２６の技術案において、第１９または第２０の技術案におけるステップＳ４は、先に導電種結晶層上に導体肉厚層を形成し、次に表面貼合層の外面の上方に位置する導体肉厚層上にパターンめっきまたはパネルめっきを行うことによって、回路パターンを得ることを含む。

【0039】

本発明の第２７の技術案において、第２５または第２６の技術案におけるめっき、無電解めっき、真空蒸着めっき、スパッタリングのうちの１種または多種によって、Ａｌ、Ｍｎ、Ｆｅ、Ｔｉ、Ｃｒ、Ｃｏ、Ｎｉ、Ｃｕ、Ａｇ、Ａｕ、Ｖ、Ｚｒ、Ｍｏ、Ｎｂ、及びそれらの間の合金のうちの１種または多種を用いて厚さが０．０１－１０００μｍの導体肉厚層を形成する。

【0040】

本発明の第２８の技術案において、第２０の技術案におけるステップＳ４は、表面貼合層の外面に形成された導電種結晶層上に直接にパターンめっきまたはパネルめっきを行うことによって、回路パターンを得ることを含む。

【0041】

本発明の第２９の技術案において、第１９または第２０の技術案における少なくとも１つの中間貼合層には、穴があけられ、当該穴の壁に導電層が形成される。

【0042】

本発明の第３０の技術案において、第１９または第２０の技術案における少なくとも１つの単層回路基板には、穴があけられ、当該穴の壁に導電層が形成される。

【0043】

本発明の第３１の技術案において、第１９または第２０の技術案における中間貼合層及び／または表面貼合層は、ＰＰ、ＰＩ、ＰＴＯ、ＰＣ、ＰＳＵ、ＰＥＳ、ＰＰＳ、ＰＳ、ＰＥ、ＰＥＩ、ＰＴＦＥ、ＰＥＥＫ、ＰＡ、ＰＥＴ、ＰＥＮ、ＬＣＰ、ＰＰＡのうちの１種または多種を含む。

【0044】

本発明の第３２の技術案は、多層回路基板であって、金属箔、中間貼合層、二層以上の単層回路基板及び各前記単層回路基板同士の間の中間貼合層、中間貼合層、金属箔の順で構成され、多層回路基板に穴があけられ、穴の壁に導電種結晶層が形成されるとともに、回路パターン層を形成するように、金属箔の一部の領域が除去され、導電種結晶層は穴の壁の下方に注入されたイオン注入層を含む、多層回路基板である。

【0045】

本発明の第３３の技術案は多層回路基板であって、表面貼合層、二層以上の単層回路基板及び各前記単層回路基板同士の間の中間貼合層、表面貼合層の順で構成され、多層回路基板に穴があけられ、穴の壁に導電種結晶層が形成されるとともに、表面貼合層の一部の外面上に導電種結晶層を有する回路パターン層が形成され、導電種結晶層は穴の壁の下方及び表面貼合層の一部の外面の下方に注入されたイオン注入層を含む、多層回路基板である。

【0046】

このような多層回路基板は、穴の壁におけるイオン注入層が存在するため、穴の壁と導電種結晶層との間に非常に高い結合力を有し、よって、穴の壁の導電層が後続の各種の加工または応用の過程において容易に離脱するまたは引っかき傷が付けられることがない。そのため、穴の導電性の向上に有利で、導通性に優れた多層回路基板の作成が実現できる。

【0047】

本発明の第３４の技術案において、第３２または第３３の技術案におけるイオン注入層は、穴の壁の下方及び／または表面貼合層の一部の外面の下方の１－５００ｎｍの深さに位置するとともに、基材と安定したドーピング構造を形成する。

【0048】

本発明の第３５の技術案において、第３２または第３３の技術案における導電種結晶層は、イオン注入層の上方に付着した、厚さが１－１００００ｎｍのプラズマ堆積層をさらに含む。

【0049】

本発明の第３６の技術案において、第３２または第３３の技術案における導電種結晶層は、Ｔｉ、Ｃｒ、Ｎｉ、Ｃｕ、Ａｇ、Ａｕ、Ｖ、Ｚｒ、Ｍｏ、Ｎｂ、及びそれらの間の合金のうちの１種または多種を含む導電材料によって構成される。

【0050】

本発明の第３７の技術案において、第３２または第３３の技術案における導電種結晶層の上方には、厚さが０．０１－１０００μｍの導体肉厚層が形成される。

【0051】

本発明の第３８の技術案において、第３２または３３の技術案における穴は、多層回路基板を貫通する貫通穴、または多層回路基板の表面に形成される止まり穴、あるいは単層回路基板または中間貼合層に形成される止まり穴である。

【0052】

本発明の第３９の技術案において、第３２または第３３の技術案における中間貼合層及び／または表面貼合層は、ＰＰ、ＰＩ、ＰＴＯ、ＰＣ、ＰＳＵ、ＰＥＳ、ＰＰＳ、ＰＳ、ＰＥ、ＰＥＩ、ＰＴＦＥ、ＰＥＥＫ、ＰＡ、ＰＥＴ、ＰＥＮ、ＬＣＰ、ＰＰＡのうちの１種または多種を含む。

【0053】

図面を参照しながら以下の詳細な説明を読めば、当業者は本発明のこれらおよびそのほかの特徴と方面とメリットを容易理解することができる。明瞭にさせるために、図面は必ずしも縮尺で描かれたものではなく、細部を示すようにその中の一部が拡大されている可能性がある。全ての図面において、同一の記号は同一または類似の部分を表す。

【図面の簡単な説明】

【0054】

【図1】図１は本発明の第１の実施例に係る、単層回路基板を製造する方法のフローチャートである。

【図2】図２は図１に示す方法の各ステップに対応される製品の断面模式図である。

【図3】図３は本発明の第２の実施例に係る、単層回路基板を製造する方法のフローチャートである。

【図4】図４は図３に示す方法の各ステップに対応される製品の断面模式図である。

【図5】図５は本発明の第３の実施例に係る、単層回路基板を製造する方法のフローチャートである。

【図6】図６は図５に示す方法の各ステップに対応される製品の断面模式図である。

【図7】図７は本発明の第４の実施例に係る、多層回路基板を製造する方法のフローチャートである。

【図8】図８は図７に示す方法の各ステップに対応される製品の断面模式図である。

【図9】図９は本発明の第５の実施例に係る、多層回路基板を製造する方法のフローチャートである。

【図10-1】図１０－１は図９に示す方法の各ステップに対応される製品の断面模式図である。

【図10-2】図１０－２は図９に示す方法の各ステップに対応される製品の断面模式図である。

【図11】図１１は本発明の第６の実施例に係る、多層回路基板を製造する方法のフローチャートである。

【図12-1】図１２－１は図１１に示す方法の各ステップに対応される製品の断面模式図である。

【図12-2】図１２－２は図１１に示す方法の各ステップに対応される製品の断面模式図である。

【発明を実施するための形態】

【0055】

以下に、本発明の実施の形態について図面を参照して詳細に説明する。これらの説明が本発明の例示的な実施例に過ぎず、本発明の保護範囲がそれに限定されないことは、当業者が理解すべきである。

【0056】

図１は本発明の第１の実施例に係る、単層回路基板を製造する方法のフローチャートであり、図２は図１に示す方法の各ステップに対応される製品の断面模式図である。図１に示すように、当該方法は、基材上に止まり穴及び／または貫通穴を含む穴を穿孔するステップ（Ｓ１）と、基材の表面上に回路のネガパターンを有するフォトレジスト層を形成するステップ（Ｓ２）と、基材の表面及び穴の壁に導電種結晶層を形成するステップ（Ｓ３）と、基材の表面上に回路パターンを形成するように、フォトレジスト層を除去するステップ（Ｓ４）と、を含む。図２における（ａ）、（ｂ）、（ｃ）、（ｄ）はそれぞれステップＳ１、Ｓ２、Ｓ３、Ｓ４に対応する。以下に図１及び図２を同時に参照し、当該方法の各ステップを詳細に説明する。

【0057】

回路基板の製造過程において、通常、基材として絶縁材料が用いられ、当該基材の片面または両面上に複合金属材料を貼り付けてそれに対してエッチングを行うことによって、回路基板が作成される。絶縁基材の例示として、剛性基材（ハードボードとも呼ばれる）、例えば、有機高分子剛性板、セラミック板（例えばシリカボード）、ガラス板などのうちの１種または多種を用いてもよく、有機高分子剛性板はＬＣＰ、ＰＴＦＥ、ＣＴＦＥ、ＦＥＰ、ＰＰＥ、合成ゴム板、ガラス繊維布／セラミックフィラー補強板のうちの１種または多種をさらに含んでもよく、ガラス繊維布／セラミックフィラー補強板は、有機高分子材料、例えばエポキシ樹脂、変性エポキシ樹脂、ＰＴＦＥ、ＰＰＯ、ＣＥ、ＢＴなどを基礎材料として、ガラス繊維布／セラミックフィラーを補強相とする板材である。また、絶縁基材は、可撓性板（ソフトボードとも呼ばれる）、例えばＰＩ、ＰＴＯ、ＰＣ、ＰＳＵ、ＰＥＳ、ＰＰＳ、ＰＳ、ＰＥ、ＰＰ、ＰＥＩ、ＰＴＦＥ、ＰＥＥＫ、ＰＡ、ＰＥＴ、ＰＥＮ、ＬＣＰ、またはＰＰＡのうちの１種または多種を含む有機高分子薄膜を用いてもよい。

【0058】

まず、基材を穿孔する必要がある（ステップＳ１）。図２（ａ）に貫通穴１７のみが示されているが、基材１１の表面１２上に止まり穴を穿孔してもよい。貫通穴は基材の表面と背面を貫通した穴で、止まり穴は基材の内部まで入り込んだが、当該基材を貫通していない穴である。穴の形状は円形、矩形、三角形、菱形、台形などの様々な形状であってもよい。穿孔は機械穿孔、打ち抜き、レーザー穿孔、プラズマエッチング、反応性イオンエッチングなどによって行ってもよく、レーザー穿孔が赤外レーザー穿孔、ＹＡＧレーザー穿孔、紫外レーザー穿孔を含んでもよく、基材上に穴径が２－５μｍの微細穴を形成することができる。熱影響領域を減少させ、穴の縁が熱を受けることによるダメージを防止するために、紫外レーザー穿孔を用いることが好ましい。ロールツーロール方法で可撓性回路基板を製造する場合に、連続穿孔方式でロール状可撓性板基材上に一連の穴を形成するようにしてもよい。基材上に穴が形成された後に、穴の中に存在する屑などの異物を除去するために、穴をきれいにする必要がある。

【0059】

次に、基材の表面上に回路のネガパターンを有するフォトレジスト層を形成する（ステップＳ２）。具体的には、図２（ｂ）に示すように、穿孔済できれいにした後の基材１１の表面１２上に１層のフォトレジスト膜２４を被覆しまたは貼り付け、フォトレジスト膜２４に覆われた基材をリソグラフィ機において露光・現像を行ってから、基材の表面を洗浄して乾燥させ、回路のネガパターン（即ち最終的に基材の表面上に形成される回路パターンと補い合うパターン）を有するフォトレジスト層を得る。このとき、フォトレジスト膜２４は基材表面上の非回路領域１６２のみに存在し、それと補い合う回路領域１６１には当該フォトレジスト膜２４は存在しない。

【0060】

次に、基材の表面と穴の壁に導電種結晶層（ステップＳ３）を形成する。基材の表面１２上の非回路領域１６２にフォトレジスト膜２４が形成されているため、この過程において、導電種結晶層１３はフォトレジスト膜２４の表面上にも同様に形成される。ステップＳ３は、導電種結晶層１３の少なくとも一部としてイオン注入層１３１を形成するように、イオン注入によって導電材料を基材１１の表面１２の下方及び穴の壁１９の下方に注入することを含むことが重要である。なお、前記「穴の壁の下方に注入する」とは、実際に穴の壁がある基材の表面（即ち、穴の壁面）に注入することを指す。例えば、図２（ｃ）において、イオン注入層１３１が穴１７の壁１９の下方に注入されることは、実際にイオン注入層１３１が、穴１７の壁１９がある箇所の基材の表面（即ち、穴の壁面）の下方に位置することを指す。

【0061】

イオン注入層の形成は、導電材料がターゲットとして用いられ、イオン注入装置において、真空中にアーク放電によってターゲットの中の導電材料をイオン化してイオンを発生させ、次に高電圧の電場で当該イオンを加速し、例えば、１－１０００ｋｅＶの非常に高いエネルギーを与えることができる。高エネルギーの導電材料イオンは続いてハイスピードで基材の表面及び穴の壁に直接に衝撃し、基材の表面及び穴の壁の下方の一定な深さ、例えば１－５００ｎｍまで注入される。注入された導電材料イオンと基材を構成する材料との間には、半導体の中のドーピング構造のような安定したドーピング構造が形成される。当該ドーピング構造（即ち、イオン注入層）の外面が基材の表面または穴の壁とは一致しているが、その内面は基材の内部に入り込んでいる。具体的な例示として、導電材料のイオンは、イオン注入の期間に、５０ｋｅＶ、１００ｋｅＶ，２００ｋｅＶ，３００ｋｅＶ，４００ｋｅＶ，５００ｋｅＶ、６００ｋｅＶ、７００ｋｅＶ、８００ｋｅＶ、９００ｋｅＶのエネルギーが与えられ、基材の表面及び穴の壁の下方１０ｎｍ、２０ｎｍ、５０ｎｍ、１００ｎｍ、２００ｎｍ、３００ｎｍ、４００ｎｍの深さの範囲内に注入することができる。

【0062】

各種の金属、合金、導電酸化物、導電炭化物、導電有機物などをイオン注入用の導電材料として用いることができるが、それに限定されない。好ましくは、Ｔｉ、Ｃｒ、Ｎｉ、Ｃｕ、Ａｇ、Ａｕ、Ｖ、Ｚｒ、Ｍｏ、Ｎｂ、及びそれらの間の合金のうちの１種または多種を含む、基材の分子との結合力が強い金属または合金を用いてイオン注入を行い、当該合金は、例えばＮｉＣｒ、ＴｉＣｒ、ＶＣｒ、ＣｕＣｒ、ＭｏＶ、ＮｉＣｒＶ、ＴｉＮｉＣｒＮｂなどである。また、イオン注入層は１層または多層を含んでもよい。イオン注入の前に、穴があけられた基材に対して汚れ除去、表面洗浄、シーラー処理、真空環境におけるホールソース処理、表面堆積処理などの前処理を行ってもよい。

【0063】

イオン注入の期間に、導電材料のイオンは、ハイスピードで基材の内部に強制的に注入され、基材との間に安定したドーピング構造を形成し、基材の表面及び穴の壁の下方に数多くのパイルの形成に相当する。パイルが存在し、且つ後続で作成される金属層（プラズマ堆積層または導体肉厚層）がパイルに連結されるため、基材と後続でその上に形成される金属層との間の剥離強度は０．５Ｎ／ｍｍ以上、例えば０．７－１．５Ｎ／ｍｍの間に、さらに特定的に０．８－１．２Ｎ／ｍｍの間に、達することができる。それに対し、通常のマグネトロンスパッタリングの場合に、スパッタリング粒子のエネルギーは最大で数電子ボルトであるため、当該粒子は単に基材の表面及び穴の壁に堆積され、基材の内部に入らず、得られたスパッタリン堆積層と、基材の表面及び穴の壁との間の結合力が高くなく、最大で０．５Ｎ／ｍｍ程度過ぎず、本発明より明らかに低い。更に、イオン注入に用いられる導電材料イオンのサイズは通常ナノレベルで、イオン注入の期間に分布が比較的に均一であり、基材の表面及び穴の壁までの入射角には大きな違いがない。そのため、後続でイオン注入層の上方に形成される導体肉厚層またはプラズマ堆積層の良好な均一性及び緻密性を確保することができ、ピンホール現象が生じにくい。それに、微細穴の金属化の際に、穴の壁上に表面が均一で緻密な導電種結晶層が容易に形成され、且つ穴の壁の導体層の厚さと基材の表面の導体層の厚さの比が１：１に達することができるため、後続でめっきなどの際に穴の壁の導体層の不均一及び空洞またはクラック（メッキ割れ）などの問題が生じることなく、メッキスルーホール（金属化孔）の導電性を有効に向上することができる。

【0064】

イオン注入以外に、ステップＳ３は、プラズマ堆積層を形成するように、プラズマの堆積によって導電材料をイオン注入層の上方に堆積することを更に含んでもよく、当該プラズマ堆積層はイオン注入層とともに導電種結晶層を構成する。図２（ｃ）に示すように、ステップＳ３の後に、貫通穴１７の壁１９の下方と、回路領域１６１における基材の表面１２の下方と、非回路領域１６２におけるフォトレジスト膜２４の表面の下方とのいずれにもイオン注入層１３１が形成されているとともに、当該イオン注入層１３１にプラズマ堆積層１３２が形成されている。もちろん、ステップＳ３はプラズマ堆積を含まなくてもよく、この場合、図２（ｃ）に示すプラズマ堆積層１３２は存在せず、イオン注入層１３１のみが存在する。

【0065】

プラズマ堆積はイオン注入装置において前記イオン注入に類似の方法で行うことができ、ただし、より低い電圧を印加して導電材料イオンにより低いエネルギーを与える。即ち、導電材料をターゲットとして用いて、真空環境において、アーク放電によってターゲットの中の導電材料をイオン化してイオンを発生させ、次に電場で当該イオンを加速させ、一定のエネルギー、例えば、１－１０００ｅＶのエネルギーを当該イオンに与える。加速後の導電材料イオンは基材の表面及び穴の壁に飛び込んで、基材の表面及び穴の壁の下方に形成されたイオン注入層に堆積し、厚さが１－１００００ｎｍのプラズマ堆積層を構成する。具体的な例示として、導電材料イオンは、プラズマ堆積の期間に、５０ｅＶ、１００ｅＶ，２００ｅＶ，３００ｅＶ，４００ｅＶ，５００ｅＶ、６００ｅＶ、７００ｅＶ、８００ｅＶ、９００ｅＶのエネルギーが与えられ、厚さが１００ｎｍ、２００ｎｍ、５００ｎｍ、７００ｎｍ、１μｍ、２μｍ、５μｍ、７μｍまたは１０μｍのプラズマ堆積層を形成する。プラズマ堆積層がより厚い場合に、基材上に穿孔された貫通穴または止まり穴は埋められる可能性がある。つまり、穴の全体が導電材料に充填され、マクロ的に穴の構造がもはや存在しない。

【0066】

プラズマ堆積において、イオン注入と同じまたは異なる導電材料をターゲットとして用いることができる。また、用いた基材およびイオン注入層の組成成分と厚さなどに応じて導電材料を選択することができる。好ましくは、イオン注入層との結合性に優れた金属または合金を用いてプラズマ堆積を行い、例えばＴｉ、Ｃｒ、Ｎｉ、Ｃｕ、Ａｇ、Ａｕ、Ｖ、Ｚｒ、Ｍｏ、Ｎｂ、及びそれらの間の合金のうちの１種または多種を用いてもよく、当該合金は例えばＮｉＣｒ、ＴｉＣｒ、ＶＣｒ、ＣｕＣｒ、ＭｏＶ、ＮｉＣｒＶ、ＴｉＮｉＣｒＮｂなどである。更に、プラズマ堆積層は１層または多層を含んでもよい。

【0067】

プラズマ堆積の期間に、導電材料イオンはよりハイスピードで基材の表面及び穴の壁に飛び込み、且つ基材の表面及び穴の壁の下方に形成されたイオン注入層上に堆積し、イオン注入層の中の導電材料との間により大きな結合力を形成するため、基材の表面及び穴の壁から離脱しにくい。また、プラズマ堆積に用いる導電材料イオンのサイズは通常ナノレベルで、プラズマ堆積の期間に分布が比較的に均一であり、基材の表面及び穴の壁までの入射角には大きな違いがないため、得られたプラズマ堆積層または後続でその上に形成される導体肉厚層の良好な均一性と緻密性を確保することができ、ピンホール現象が生じにくい。また、イオン注入層は厚さが通常薄くて、導電性に優れないが、プラズマ堆積層は導電種結晶層の導電性を向上することができ、よって、得られた回路基板の性能を改善する。

【0068】

導電種結晶層が形成された後に、基材の表面上に回路パターンを形成するように、フォトレジスト層を除去することができる（ステップＳ４）。図２（ｄ）に示すように、非回路領域１６２に存在するフォトレジスト膜２４が除去され、当該フォトレジスト２４上に形成された導電種結晶層１３も一緒に除去され、穴の壁１９と基材の表面１２上の回路領域１６１における導電種結晶層１３のみが残される。すなわち、基材の表面１２上に、回路領域１６１のみに導電種結晶層１３が存在し、よって、回路パターンを有する両面単層回路基板１０が作成される。好ましい実施例において、剥離液を用いてフォトレジスト層を溶解することができ、例えば、回路のネガパターンを有するフォトレジスト層と導電種結晶層とが形成された基材を適切な剥離液において、撹拌または振動を補助として施してフォトレジスト層の溶解を加速させ、フォトレジスト層が完全に溶解された後に、洗浄液で徹底的な洗浄し、乾燥させる。なお、剥離液はフォトレジスト層を溶解させることができる有機溶媒またはアルカリ液などであってもよい。

【0069】

図２（ｄ）に示すように、上記方法によって作成された単層回路基板１０は、基材１１と、基材の一部の表面上に形成された回路パターン層１６と、を含み、基材１１上に穴があけられ、当該穴の壁１９に導電種結晶層１３が形成されている。また、回路パターン層１６も、基材１１の一部の表面に形成された導電種結晶層１３を含み、導電種結晶層１３は、基材の表面１２の下方及び穴の壁１９の下方に注入されたイオン注入層１３１と、当該イオン注入層１３１上に付着しているプラズマ堆積層１３２と、を含む。もちろん、ステップＳ３がプラズマ堆積を含まない場合には、導電種結晶層１３はイオン注入層１３１のみによって構成される。

【0070】

あるいは、ステップＳ３の後且つステップＳ４の前に、図１に示す方法は、導電性を改善するように、導電種結晶層上に導体肉厚層を形成するステップをさらに含んでもよい。具体的には、めっき、無電解めっき、真空蒸着めっき、スパッタリングなどの方法のうちの１種または多種によって、Ａｌ、Ｍｎ、Ｆｅ、Ｔｉ、Ｃｒ、Ｃｏ、Ｎｉ、Ｃｕ、Ａｇ、Ａｕ、Ｖ、Ｚｒ、Ｍｏ、Ｎｂ、及びそれらの間の合金のうちの１種または多種を用いて厚さが０．０１－１０００μｍ（例えば０．５μｍ、１μｍ、５μｍ、１０μｍ、５０μｍ、１００μｍなど）の導体肉厚層を形成するようにしてもよい。基材に貫通穴または止まり穴が形成された場合に、当該貫通穴または止まり穴が導体肉厚層に埋められる可能性があること、即ち、マクロ的に穴の構造が存在しないことは容易に理解される。めっきの速度が速くて、コストが低く、また、めっきに適用できる材料の範囲が非常に広く、Ｃｕ、Ｎｉ、Ｓｎ、Ａｇ及びそれらの合金などの各種の導電材料に用いることができるため、めっき法は最も通常に使用され、最も好ましい手法である。いくつかの導電材料、特に金属及び合金（例えばＡｌ、Ｃｕ、Ａｇ及びその合金）に対し、スパッタリングの速度は１００ｎｍ／ｍｉｎに達することができるため、スパッタリングの方法で導電種結晶層上に迅速に導体層を覆うことができる。前のステップにおいて、イオン注入及び／またはプラズマ堆積によって基材の表面及び穴の壁に均一で緻密な導電種結晶層が既に形成されたため、上記各方法によって当該導電種結晶層上に均一で緻密な導体肉厚層を容易に形成することができる。

【0071】

導体肉厚層が形成された場合に、当該導体肉厚層は、相応的に導電種結晶層上に被覆し、フォトレジスト層が除去された後に、回路基板の表面回路パターンの一部として、最終的に回路領域における導電種結晶層上に存在する。図２において、導電種結晶層１３はイオン注入層１３１とプラズマ堆積層１３２とによって構成されるため、導体肉厚層はプラズマ堆積層上に付着している。導電種結晶層がイオン注入層のみを含む場合に、導体肉厚層が当該イオン注入層上に直接に付着していることは容易に理解される。

【0072】

上記方法によれば、簡単な工程プロセスによって、金属化された穴を基材上に形成し、当該基材の表面上に回路パターンを形成することができる。回路パターンを形成する際に、導電種結晶層を形成する前に、基材の表面にフォトレジストを予め覆い、回路のネガパターンを有するフォトレジスト層をさらに形成し、次に剥離液を用いて当該フォトレジスト層を溶解することによって、非回路領域における導電種結晶層及び／または導体肉厚層をフォトレジスト層とともに離脱させるため、従来技術のように必ずしもエッチングによって回路パターンを得る必要がなく、または少なくともエッチング液の使用を減少することができる。よって、金属イオンを含有するエッチング廃水の環境に対する危害が軽減または解消される。

【0073】

図３は本発明の第２の実施例に係る、単層回路基板を製造する方法のフローチャートであり、図４は図３に示す方法の各ステップに対応される製品の断面模式図である。図３に示すように、当該方法は、基材上に止まり穴及び／または貫通穴を含む穴を穿孔するステップ（Ｓ１）と、基材の表面及び穴の壁に導電種結晶層を形成するステップ（Ｓ２）と、導電種結晶層上に導体肉厚層を形成するステップ（Ｓ３１）と、基材の表面の上方にフォトレジスト膜を覆って露光と現像を行うステップ（Ｓ３２）と、回路パターンを形成するように、エッチング及び膜抜きを行うステップ（Ｓ３３）と、を含む。但し、ステップＳ３１からＳ３３は、いずれも基材の表面上に回路パターンを形成するステップであって、めっき法で導体肉厚層まで形成する場合に、これらのステップは「パネルめっき」と総称することができる。図４における（ａ）、（ｂ）、（ｃ）、（ｄ）、（ｅ）はそれぞれ上記ステップＳ１、Ｓ２、Ｓ３１、Ｓ３２、Ｓ３３に対応する。

【0074】

本実施例の方法において、ステップＳ１、Ｓ２はそれぞれ図１に示す方法におけるステップＳ１、Ｓ３に対応し、図１に対して前述した各種の方法で行うことができる。また、ステップＳ３１も前述した方法、即ちめっき、無電解めっき、真空蒸着めっき、スパッタリングなどによって、Ａｌ、Ｍｎ、Ｆｅ、Ｔｉ、Ｃｒ、Ｃｏ、Ｎｉ、Ｃｕ、Ａｇ、Ａｕ、Ｖ、Ｚｒ、Ｍｏ、Ｎｂ、及びそれらの間の合金のうちの１種または多種を用いて厚さが０．０１－１０００μｍの導体肉厚層を形成するように行ってもよい。ステップＳ１、Ｓ２、Ｓ３１によって、基材の表面及び穴の壁のいずれにも導電種結晶層が形成されるとともに、当該導電種結晶層上に導体肉厚層が形成される。図４（ｃ）に示す例示において、導体種結晶層１３は、基材１１の表面１２の下方及び穴の壁１９の下方に形成されたイオン注入層１３１と、当該イオン注入層１３１上に付着したプラズマ堆積層１３２とを含み、導体肉厚層１５がプラズマ堆積層１３２上にさらに付着し、当該導体肉厚層１５は基材１１を貫通した貫通穴１７を埋めている。ステップＳ２にイオン注入のみを含むが、プラズマ堆積を含まない場合に、導体肉厚層１５がイオン注入層１３１上に直接に付着することは容易に理解される。

【0075】

導体肉厚層が形成された後に、基材の表面の上方にフォトレジスト膜を覆って露光と現像を行う（ステップＳ３２）。具体的には、図４（ｄ）に示すように、導体肉厚層１５が形成された基材の表面１２上に１層のフォトレジスト膜２４を被覆しまたは貼り付け、フォトレジスト膜２４に覆われた基材をリソグラフィ機において露光・現像を行ってから、基材の表面を洗浄して乾燥させ、回路のポジパターン（即ち最終的に基材の表面上に形成される回路パターンと同じパターン）を有するフォトレジスト層を得る。このとき、フォトレジスト膜２４は基材表面上の回路領域１６１のみに存在し、それと補い合う非回路領域１６２には当該フォトレジスト膜２４は存在しない。

【0076】

その後、通常のエッチング方法でフォトレジスト膜に覆われていない導電種結晶層及び導体肉厚層を除去し、次にフォトレジスト膜を抜き（ステップＳ３３）、よって、基材の表面上の回路領域のみに導電種結晶層及び導体肉厚層が残され、表面回路パターンが形成される。図４（ｅ）に示すように、上記方法によって作成された単層回路基板１０は、基材１１と、基材の一部の表面上に形成された回路パターン層１６と、を含み、基材１１上に穴があけられ、当該穴の壁１９に導電種結晶層１３と導体肉厚層１５とが形成され、また、回路パターン層１６も導電種結晶層１３と導体肉厚層１５とを含み、導電種結晶層１３は、基材の表面１２の下方及び穴の壁１９の下方に注入されたイオン注入層１３１と、当該イオン注入層１３１上に付着したプラズマ堆積層１３２と、を含む。もちろん、ステップＳ２がプラズマ堆積を含まない場合に、導電種結晶層１３はイオン注入層１３１のみによって構成される。

【0077】

図５は本発明の第３の実施例に係る、単層回路基板を製造する方法のフローチャートであり、図６は図５に示す方法の各ステップに対応する製品の断面模式図である。図５に示すように、当該方法は、基材上に止まり穴及び／または貫通穴を含む穴を穿孔するステップ（Ｓ１）と、基材の表面及び穴の壁に導電種結晶層を形成するステップ（Ｓ２）と、基材の表面の上方にフォトレジスト膜を覆って露光及び現像を行うステップ（Ｓ３１）と、めっきを行うステップ（Ｓ３２）と、回路パターンを形成するように、膜抜き及びエッチングを行うステップ（Ｓ３３）と、を含む。但し、ステップＳ３１からＳ３３は、いずれも基材の表面上に回路パターンを形成するステップであって、「パターンめっき」と総称することができる。図３に示す方法に比べれば、本実施例の方法の異なる点は、パネルめっきではなくパターンめっきで回路パターンを形成することである。図６における（ａ）、（ｂ）、（ｃ）、（ｄ）、（ｅ）はそれぞれ上記ステップＳ１、Ｓ２、Ｓ３１、Ｓ３２、Ｓ３３に対応する。

【0078】

本実施例の方法において、ステップＳ１、Ｓ２はそれぞれ図３に示す方法におけるステップＳ１、Ｓ２に対応し、図３に対して前述した各種の方法で行うことができる。ステップＳ２の後に、基材の表面及び穴の壁はいずれも導電種結晶層が形成される。図６（ｂ）に示すように、導電種結晶層１３は、基材１１の表面１２の下方及び穴の壁１９の下方に形成されたイオン注入層１３１と、当該イオン注入層１３１上に付着したプラズマ堆積層１３２と、を含む。ステップＳ２にイオン注入のみ含むがプラズマ堆積を含まない場合に、プラズマ堆積層１３２が存在しないことは容易に理解される。また、ステップＳ３１は図３に示す方法の中のステップＳ３２に類似の方法で行ってもよく、即ち、導電種結晶層が生成された基材の表面の上方にフォトレジスト膜を覆って露光と現像を行う。具体的には、図６（ｃ）に示すように、導電種結晶層１３が形成された基材の表面１２上に１層のフォトレジスト膜２４を被覆しまたは貼り付け、フォトレジスト膜２４に覆われた基材をリソグラフィ機において露光・現像を行ってから、基材の表面を洗浄して乾燥させ、回路のネガパターンを有するフォトレジスト層を得る。このとき、フォトレジスト膜２４は基材表面上の非回路領域１６２のみに存在し、それと補い合う回路領域１６１にはフォトレジスト膜２４は存在しない。

【0079】

次に、めっきを行う（ステップＳ３２）。フォトレジスト層が絶縁であるため、めっきの過程において、導体肉厚層はフォトレジスト層の上方に形成されず、フォトレジスト層に覆われていない導電種結晶層の上方に形成される。この場合、フォトレジスト層の下方にはイオン注入層及びプラズマ堆積層によって構成された導電種結晶層が存在しているが、上方には導体肉厚層が存在しない。図６（ｄ）に示すように、めっきによって、導電種結晶層１３上のみに導体肉厚層１５が形成され、また、当該導体肉厚層１５は貫通穴１７を埋めている。もちろん、貫通穴１７の穴径が十分大きい場合に、当該貫通穴１７が導体肉厚層１５に埋められることはない。

【0080】

次に、回路パターンを形成するように、膜抜き、エッチングを行う（ステップＳ３３）必要がある。これによって、単層回路基板が作成される。図６（ｅ）に示す単層回路基板１０は図４（ｅ）に示す単層回路基板１０と同じような構造を有する。

【0081】

膜抜きは回路のネガパターンを有するフォトレジスト層を抜くことであって、以下のように行われる。導電種結晶層、フォトレジスト層、導体肉厚層が形成された絶縁基材を適切な剥離液（例えば、フォトレジスト層を溶解させることができる有機溶剤またはアルカリ液）内に置いて、撹拌または振動を補助として施してフォトレジスト層の溶解を加速させ、その後洗浄及び乾燥を行う。よって、基材の表面上の回路領域に導電種結晶層及び導体肉厚層が存在し、非回路領域に導電種結晶層のみが存在している。次に、金属基板の全ての表面に対して高速エッチングを行うことによって、非回路領域における導電種結晶層を除去し基板の表面上に最終的な回路パターンを得る。このとき、回路領域における導体肉厚層の導電種結晶層に相当する一定の厚さがエッチングされるが、後続の使用に影響がない。あるいは、フォトレジスト層が完全に溶解された後に、回路領域における導体肉厚層の上方に１層の保護層を覆って（例えば錫）、次に非回路領域における導電種結晶層を除去するように、エッチングを行うことによって、最終的な回路パターンを得るようにしてもよい。このとき、回路領域における導体肉厚層はエッチングされないため、導体肉厚層の良好な表面性質が維持される。また、基材を剥離液内に置く前に（即ち、フォトレジスト層が溶解される前に）、回路領域における導体肉厚層の上方に１層の保護層を覆って（例えば錫）、次にフォトレジスト層の溶解と非回路領域における導電種結晶層のエッチング除去を相次いで行い、基材の表面上に最終的な回路パターンを得るようにしてもよい。もちろん、保護層を用いた場合に、最終的な回路パターンを得る前に、当該保護層を除去する必要があり、例えば錫膜を抜くステップを採用する必要がある。

【0082】

上記説明した単層回路基板を製造する方法によれば、基材の表面の金属化と穴の金属化とは同時に行うことができる。そのため、基材上に一次成形によってメッキスルーホールを有する単層回路基板を直接に作成することができ、従来技術のように、より厚い金属箔を予め基材に覆って、次に金属箔に対しエッチングを行うことによって金属箔を薄くさせてから基材を穿孔する必要がなく、メッキスルーホールを得るように、さらにスルーホールめっきまたはブラックホール、シャドーなどの工程によって穴の壁に導電層を形成する必要もない。従来技術に比べ、上記方法の工程プロセスは顕著に短縮され、それにエッチング液の使用を減少することができ、環境の保護に有益である。また、各種の工程パラメータを調整することによって、このような方法で極薄（例えば１２μｍ以下で、例えば５μｍ、７μｍ、９μｍなど）の回路パターン層を容易に作成し、得られた単層回路基板がＨＤＩ（高密度相互接続基板）とＣＯＦ（チップオンフィルム）技術を基礎とする中高級精密電子製品の応用に有利である。

【0083】

同様に、上記いくつかの方法で作成された単層回路基板は、穴の壁にイオン注入層が存在しているため、穴の壁と導電種結晶層との間に非常に高い結合力（例えば０．５Ｎ／ｍｍ以上に、例えば０．７－１．５Ｎ／ｍｍの間に、さらに特定的に０．８－１．２Ｎ／ｍｍの間に達するもの）を有し、よって、穴の壁の導電層が後続の各種の加工または応用の過程において容易に離脱または引っかき傷が付けられることがない。そのため、穴の導電性の向上に有利で、導通性に優れた単層回路基板の作成が実現できる。

【0084】

なお、図３に示す方法においてパネルめっき法で回路パターンが形成され（即ち、相次いで導体肉厚層を形成し、フォトレジスト膜を覆って露光・現像を行い、エッチングして膜抜きを行う）、図５に示す方法においてパターンめっき法で回路パターンが形成される（即ち、相次いでフォトレジスト膜を覆って露光・現像を行い、めっきを行い、膜抜きのエッチングを行う）が、導電種結晶層上に導体肉厚層を形成してから、それをベースにしてパネルめっきを行うようにしてもよく、あるいは、導電種結晶層上に直接にパターンめっきを行う（例えば導電種結晶層がより厚い場合に）ようにしてもよいことは容易に理解される。

【0085】

前記により単層回路基板を製造するいくつかの方法を説明したが、以下に、本発明に係る多層回路基板を製造するいくつかの方法の実施例を説明する。

【0086】

図７は本発明の第４の実施例に係る、多層回路基板を製造する方法のフローチャートであり、図８は図７に示す方法の各ステップに対応される製品の断面模式図である。図７に示すように、当該方法は、金属箔、中間貼合層、二層以上の単層回路基板及び各前記単層回路基板同士の間の中間貼合層、中間貼合層、金属箔の順で基板をマッチングして積層するステップ（ステップＳ１）と、積層された多層基板上に貫通穴及び／または止まり穴を含む穴を穿孔するステップ（Ｓ２）と、穴の壁に導電種結晶層を形成するステップ（Ｓ３）と、回路パターンを形成するように、金属箔の一部を除去するステップ（Ｓ４）と、を含む。図８における（ａ）、（ｂ）、（ｃ）、（ｄ）はそれぞれステップＳ１、Ｓ２、Ｓ３、Ｓ４に対応する。以下に図７と図８とを同時に参照し、当該方法の各ステップを詳細に説明する。

【0087】

ステップＳ１において、単層回路基板の層数は必要に応じて調整することができ、例えば１層または多層であってもよい。単層回路基板の層数が１層の場合に、最終的に３層回路基板を得ることができるが、単層回路基板の層数が２層の場合に、最終的に４層回路基板を得ることができる。なお、各単層回路基板は同様でもよく、異なってもよい。金属箔の例示として、通常、銅箔またはアルミ箔などの導電性に優れた材料を用いる。また、中間貼合層は、単層回路基板同士の間、及び単層回路基板と金属箔との間のプレス嵌めに用いられ、通常、ＰＰ、ＰＩ、ＰＴＯ、ＰＣ、ＰＳＵ、ＰＥＳ、ＰＰＳ、ＰＳ、ＰＥ、ＰＥＩ、ＰＴＦＥ、ＰＥＥＫ、ＰＡ、ＰＥＴ、ＰＥＮ、ＬＣＰ、ＰＰＡなど、またはガラス繊維布を含まない純樹脂接着フィルム（例えばエポキシ接着フィルム）を用いることができる。また、各単層回路基板同士の間、及び単層回路基板と金属箔との間の各貼合層は同じ材料で作成されてもよいが、異なる材料で作成されてもよい。図８（ａ）に示す例示において、図１に示す方法で製造された２層の単層回路基板１０を用いて、当該単層回路基板１０は穴があけられており、穴の壁の下方及び一部の表面の下方に注入されたイオン注入層１３１と、当該イオン注入層の上方に付着したプラズマ堆積層１３２が形成されている。もちろん、ここで用いられる単層回路基板は、図２に示すイオン注入層１３１のみを有する単層回路基板であってもよく、導電層を有する穴を有してもよく、有しなくてもよい。また、本分野における通常の金属箔で作成される回路基板であってもよい。更に、ここで使用される中間貼合層は、穴、特に貫通穴を有する貼合層であってもよい。穴の壁には導電層が形成されている。当該導電層は、本明細書に記載されたようなイオン注入層を含む導電種結晶層であってもよく、通常のマグネトロンスパッタリングなどの方法によって形成された金属層であってもよく、導電することができればよい。

【0088】

次に、積層後の多層基板上に止まり穴及び／または貫通穴を含む穴を穿孔する（ステップＳ２）。ステップＳ２は図１に示す方法におけるステップＳ１に対応し、それと同じような方法で行うことができる。図８（ｂ）に示すように、積層後の多層基板において、多層基板の全体を貫通した貫通穴１７と、金属箔２１と当該金属箔に隣接する中間貼合層２２のみを貫通した止まり穴１８とが形成されている。もちろん、貫通穴１７または止まり穴１８のみが形成されるようにしてもよい。

【0089】

次に、穴の壁に導電種結晶層が形成される（Ｓ３）。当該ステップＳ３は図１に示す方法におけるステップＳ３に類似し、それと同じような方法で行うことができる。異なる点は、金属箔が多層基板の外面に位置するため、本実施例の方法が必ずしも金属箔の表面上に導電種結晶層を形成するとは限らなく、穴の壁に導電種結晶層を形成すればよいことである。もちろん、金属箔に対して保護策を施さずにイオン注入またはプラズマ堆積を行う場合に、導電種結晶層は金属箔の外面にも形成される。図８（ｃ）に示すように、貫通穴１７と止まり穴１８との壁１９上は、いずれにも穴の壁１９の下方に注入されたイオン注入層１３１と、当該イオン注入層１３１上に付着したプラズマ堆積層１３２とによって構成された導電種結晶層が形成されている。もちろん、ステップＳ３がプラズマ堆積を含まない場合に、導電種結晶層は穴の壁１９の下方に注入されたイオン注入層１３１のみによって構成される。

【0090】

最後に、回路パターンを形成するように、金属箔の一部を除去する（ステップＳ４）。金属箔は導電性を有するため、このステップにおいて、通常のエッチングなどの方法で、非回路領域における金属箔を除去するだけで、表面回路パターンを有する多層回路基板を得ることができる。例えば、ステップＳ４において、回路領域を形成しようとする金属箔の表面の上方に１層の保護層（例えば錫）を覆ってから、エッチングによって非回路領域における金属箔を除去し、最終的な回路パターンを得るようにしてもよい。

【0091】

図８（ｄ）に示すように、非回路領域１６２における金属箔２１が除去され、回路領域１６１における金属箔２１のみが残され、よって、回路パターン１６が形成される。上記方法によって作成される多層回路基板２０は、金属箔２１、中間貼合層２２、単層回路基板１０、中間貼合層２２、単層回路基板１０、中間貼合層２２、金属箔２１の順で構成され、当該多層回路基板２０に穴１７、１８があけられ、穴の壁１９に導電種結晶層が形成されるとともに、回路パターン層１６を形成するように、金属箔２１の一部の領域が除去され、導電種結晶層は、穴の壁１９の下方に注入されたイオン注入層１３１と、当該イオン注入層１３１に付着したプラズマ堆積層１３２とを含む。もちろん、導電種結晶層はイオン注入層１３１のみによって構成されるようにしてもよい。また、多層回路基板２０は当該多層回路基板を貫通する貫通穴と、その表面上に形成される止まり穴と、単層回路基板及び中間貼合層内に形成される止まり穴をさらに含む。

【0092】

あるいは、ステップＳ３の後且つステップＳ４の前に、本実施例の方法は、導電性を改善するように、導電種結晶層上に導体肉厚層を形成するステップをさらに含んでもよい。導体肉厚層の形成は、前述した方法で行うことができる。

【0093】

図８に示す方法によれば、多層回路基板中に穴が形成され、且つイオン注入によって当該穴の壁の下方にイオン注入層が形成されている。以上で検討したように、イオン注入は、基材と導電種結晶層との間により大きい結合力の形成に役に立つとともに、導電種結晶層の表面に優れた均一性及び緻密性を持たせ、ピンホール現象が生じにくい。また、微細穴の金属化の際に、穴の壁の導体層の不均一及び空洞またはクラック（メッキ割れ）などの問題が生じないため、メッキスルーホール（金属化孔）の導電性を有効に向上することができる。

【0094】

図９は本発明の第５の実施例に係る多層回路基板を製造する方法のフローチャートであり、図１０は図９に示す方法の各ステップに対応する製品の断面模式図である。図９に示すように、当該方法は、表面貼合層、二層以上の単層回路基板及び各前記単層回路基板同士の間の中間貼合層、表面貼合層の順で基板をマッチングして積層するステップ（ステップＳ１）と、積層された多層基板上に貫通穴及び／または止まり穴を含む穴を穿孔するステップ（Ｓ２）と、表面貼合層の外面及び穴の壁に導電種結晶層を形成するステップ（Ｓ３）と、導電種結晶層上に導体肉厚層を形成するステップ（Ｓ４１）と、表面貼合層の外面の上方にフォトレジスト膜を覆って露光及び現像を行うステップ（Ｓ４２）と、回路パターンを形成するように、エッチング及び膜抜きを行うステップ（Ｓ４３）と、を含む。但し、ステップＳ４１からＳ４３はいずれも表面貼合層の外面上に回路パターンを形成するステップであって、めっき法で導体肉厚層を形成する場合に、これらのステップは「パネルめっき」と総称することができる。図１０における（ａ）、（ｂ）、（ｃ）、（ｄ）、（ｅ）、（ｆ）はそれぞれ上記ステップＳ１、Ｓ２、Ｓ３、Ｓ４１、Ｓ４２、Ｓ４３に対応する。

【0095】

本実施例の方法において、ステップＳ１は図７に示す方法におけるステップＳ１に類似し、異なる点は、金属箔を用いないことであり、ステップＳ２は図７に示す方法におけるステップＳ２に対応し、ステップＳ３は図７に示す方法におけるステップＳ３に類似し、異なる点は、穴の壁のみでなく、表面貼合層の外面にも導電種結晶層を形成することである。また、ステップＳ４１からＳ４３はそれぞれ図３に示す方法におけるステップＳ３１からＳ３３に対応し、それと類似するパネルめっき方法で行うことができる。

【0096】

図１０－２（ｆ）に示すように、本実施例の方法によって作成された多層回路基板２０は、表面貼合層２３、単層回路基板１０、中間貼合層２２、単層回路基板１０、表面貼合層２３の順で構成され、当該多層回路基板２０に穴１７、１８があけられており、表面貼合層２３の一部の表面上に、導電種結晶層を有する回路パターン層１６が形成されている。導電種結晶層は、穴の壁１９の下方及び表面貼合層２３の一部の外面の下方に注入されたイオン注入層１３１と、当該イオン注入層１３１上に付着したプラズマ堆積層１３２とを含む。もちろん、導電種結晶層１３はイオン注入層１３１のみによって構成されるようにしてもよい。回路パターン層１６は導体肉厚層１５をさらに含み、もちろん、これが必須ではない。

【0097】

図１１は本発明の第６の実施例に係る、多層回路基板を製造する方法のフローチャートであり、図１２は図１１に示す方法の各ステップに対応する製品の断面模式図である。当該方法は、表面貼合層、二層以上の単層回路基板及び各前記単層回路基板同士の間の中間貼合層、表面貼合層の順で基板をマッチングして積層するステップ（ステップＳ１）と、積層された多層基板上に貫通穴及び／または止まり穴を含む穴を穿孔するステップ（Ｓ２）と、表面貼合層の外面及び穴の壁に導電種結晶層を形成するステップ（Ｓ３）と、表面貼合層の外面の上方にフォトレジスト膜を覆って露光及び現像を行うステップ（Ｓ４１）と、めっきを行うステップ（Ｓ４２）と、回路パターンを形成するように、膜抜き及びエッチングを行うステップ（Ｓ４３）と、を含む。但し、ステップＳ４１からＳ４３はいずれも表面貼合層の外面上に回路パターンを形成するステップであって、「パターンめっき」と総称することができる。図９に示す方法に比べれば、本実施例の方法の異なる点は、パネルめっきではなく、パターンめっきで回路パターンを形成することである。図１２における（ａ）、（ｂ）、（ｃ）、（ｄ）、（ｅ）、（ｆ）はそれぞれ上記ステップＳ１、Ｓ２、Ｓ３、Ｓ４１、Ｓ４２、Ｓ４３に対応する。

【0098】

本実施例の方法において、ステップＳ１、Ｓ２、Ｓ３はそれぞれ図９に示す方法におけるステップＳ１、Ｓ２、Ｓ３に対応し、図９に対して前述した各種の方法で行うことができる。また、ステップＳ４１からＳ４３はそれぞれ図５に示す方法におけるステップＳ３１からＳ３３に対応し、それと類似するパターンめっき方法で行うことができる。図１２－２（ｆ）に示すように、本実施例の方法によって作成された多層回路基板２０は、図１０－２（ｆ）に示す多層回路基板２０と同じような構造を有する。

【0099】

図９または図１１に示す多層回路基板を製造する方法によれば、表面貼合層の外面の金属化及び穴の金属化は同時に行うことができる。そのため、一次成形によってメッキスルーホール及び表面回路パターンを有する多層回路基板を直接に作成することができ、従来技術のように、より厚い金属箔を予め覆って、次に金属箔に対しエッチングを行って金属箔を薄くさせてから穿孔する必要がなく、メッキスルーホールを得るように、スルーホールめっきまたはブラックホール、シャドーなどの工程によって穴の壁に導電層を形成する必要もない。従来技術に比べれば、本発明の方法の工程プロセスは顕著に短縮され、且つエッチング液の使用を減少することができ、環境の保護に有益である。また、各種の工程パラメータを調整することによって、このような方法で極薄（１２μｍ以下で、例えば５μｍ、７μｍ、９μｍなど）の表面回路パターン層を容易に作成し、得られた多層回路基板は、ＨＤＩ（高密度相互接続基板）とＣＯＦ（チップオンフィルム）技術を基礎とする中高級精密電子製品の応用に有利である。

【0100】

上記いくつかの方法で作成された多層回路基板は、穴の壁においてイオン注入層が存在するため、穴の壁と導電種結晶層との間に非常に高い結合力を有し、よって、穴の壁の導電層が後続の各種の加工または応用の過程において容易に離脱または引っかき傷が付けられることがない。そのため、穴の導電性の向上に有利で、導通性に優れた多層回路基板の作成が実現できる。

【0101】

前述は本発明に係る単層回路基板と多層回路基板を製造する方法、及びこれらの方法によって作成された単層及び多層回路基板の具体的な構造を詳細に説明した。以下に、本発明に対する理解を深めるために、例を挙げて本発明を実施するためのいくつかの例示を示す。
（例示１）

【0102】

当該例示は有機高分子薄膜を基材として用いてメッキスルーホール（金属化孔）を有する可撓性回路基板を作成し、具体的には、液晶ポリマーフィルム（ＬＣＰフィルム）を基材として用いる。

【0103】

まず、付着した汚れを除去するように、アルコールに含浸されたガーゼでＬＣＰフィルムの表面を軽く拭く。次に、レーザー穿孔技術で当該ＬＣＰフィルム上に一連の穴径が２０μｍの貫通穴をあけてから、残った屑とその他の汚れを除去するように、ドライヤーなどでＬＣＰフィルムの表面及び穴の壁を徹底的に清潔にする。

【0104】

それから、清潔にしたＬＣＰフィルム基材の表面上に１層のフォトレジスト膜を被覆し、当該基材をリソグラフィ機において露光・現像を行ってから、基材の表面上に回路パターンを形成しようとする領域（回路領域とも呼ばれる）における材料を洗浄し、フォトレジスト膜の塗層に覆われた回路のネガパターン（フォトレジスト層とも呼ばれる）を得る。この際に、フォトレジスト層は基材の表面上における非回路領域のみに存在している。

【0105】

次に、露光・現像後に回路のネガパターンを有するフォトレジスト層が形成された基材をオーブンに入れて乾燥させてから、それをイオン注入装置に移送してイオン注入を行う。当該イオン注入装置において、イオン注入キャビティを８．５×１０^－３Ｐａまで真空引き、Ｎｉをターゲットとし、適切な注入電圧及び注入電流を選択し、イオン化されたＮｉイオンにおよそ６０ｋｅＶの注入エネルギーを与え、ＬＣＰフィルム基材の表面及び穴の壁に対しイオン注入を行い、ＮｉイオンをＬＣＰフィルム基材の表面の下方及び穴の壁の下方に注入する。その後、Ｃｕをターゲットとして用いて、ＬＣＰフィルムの表面及び穴の壁にプラズマ堆積を行う。この際に、堆積されたＣｕイオンのエネルギーが１０００ｅＶになるように、プラズマ堆積の電圧を調整することができ、プラズマ堆積後の銅張積層板基材の測定シート抵抗を３０Ω/□よりも小さくさせる。

【0106】

次に、マグネトロンスパッタリング方法によってＬＣＰフィルム基材の表面上の銅フィルムを５μｍまで厚くさせる。具体的なプロセスとして、マグネトロンスパッタリング機のコーティングチャンバーにおいて、１０^－２Ｐａまで真空引き、アルゴンを注入し、その中の気圧を１０Ｐａになるように調整し、薄膜の表面を清潔にしてから、１０^－３Ｐａまで真空引き、作動電圧を５００Ｖに、スパッタリングデューティサイクルを７０％に調整し、銅をターゲットとして用いて、ＬＣＰフィルム基材の表面及び穴の壁に対してスパッタリングを行い、それらの上に厚さが５μｍの１層の銅層を覆う。

【0107】

次に、回路のネガパターンを有するフォトレジスト層と、導電種結晶層と、導体肉厚層とが形成されたＬＣＰフィルム基材を、当該フォトレジスト層を溶解することができる対応する剥離液の中に置いて、撹拌または振動を補助として施してフォトレジスト層の溶解を加速させる。フォトレジスト層の溶解過程において、当該フォトレジスト層の上方の導電種結晶層及び導体肉厚層もフォトレジスト層とともに基材の表面から離脱して剥離液に入る。回路のネガパターンを有するフォトレジスト層が完全に溶解された後に、適切な洗浄液で基材の表面を徹底的に洗浄してから、オーブンに入れて乾燥させることによって、基材の表面上に所望の回路パターンを得ることができる。

【0108】

最後に、作成された回路基板に対してアニール処理を行ってもよく、即ち、銅層の中の残留応力を取り除いて銅層の断裂を防止するように、回路基板を８０－１００℃のオーブンに入れて１５時間加熱する。次に、銅が大気において酸化されて変色することを防止するために、回路基板をパッシベーションソリューションに約１分間浸した後に取り出して自然乾燥させてもよい。パッシベーションソリューションは濃度が１ｇ／Ｌのベンゾトリアゾールおよびその誘導体の水溶液である。
（例示２）

【0109】

当該例示はエポキシファイバーグラス布を基材として用いて、金属化穴を有する剛性単層回路基板を製造し、続いて当該単層回路基板を用いて多層回路基板を作製する。具体的には、エポキシファイバーグラス布基材の中のＦＲ－４またはＦＲ－５基材を用いる。

【0110】

まず、付着した汚れを除去するように、アルコールに含浸されたガーゼでＦＲ－４基材の上面を軽く拭く。次に、レーザー穿孔技術で当該ＦＲー４基材上にいくつかの穴径が大凡１００μｍである貫通穴と、いくつかの穴径が大凡１００μｍで深さが大凡２００μｍである止まり穴とをあける。穿孔の後に、残った屑とその他の汚れを除去するために、さらに超音波技術でＦＲ－４基材の表面及び穴の壁を徹底的に洗浄して乾燥処理を行う。

【0111】

次に、フィード機構を通じて乾燥後の基材をイオン注入装置に入れて、イオン注入キャビティを２×１０^－３Ｐａまで真空引き、Ｎｉをターゲットとし、適切な注入電圧及び注入電流を選択することによって、Ｎｉイオンの注入エネルギーを３０ｋｅＶにし、ＦＲ－４基材の上面の下方及び穴の壁の下方にＮｉイオンを注入する。その後、Ｃｕをターゲットとして用いて、ＦＲ－４の上面及び穴の壁上にプラズマ堆積を行う。堆積されるＣｕイオンのエネルギーが１０００ｅＶになるように、プラズマ堆積の電圧を調整することができ、導電種結晶層が形成されたＦＲ－４基材の測定シート抵抗を５０Ω/□よりも小さくさせる。

【0112】

次に、導電種結晶層が形成されたＦＲ－４基材の表面上に１層のフォトレジスト層を貼り付け、当該基材をリソグラフィ機において露光・現像を行ってから、基材の表面上の回路領域における材料を洗浄して、回路のネガパターンを有するフォトレジスト層を得る。この際に、フォトレジスト層は基材上の非回路領域のみに存在しているが、当該フォトレジスト層の下方にも導電種結晶層が存在している。

【0113】

次に、銅めっき生産ラインにおいて、基材の表面上の回路領域における銅フィルムを５μｍまで厚くさせる。めっき液の成分は硫酸銅１００ｇ／Ｌ、硫酸５０ｇ／Ｌ、塩素イオン濃度３０ｍｇ／Ｌ、及び少量の添加剤である。めっきの電流密度を１Ａ／ｄｍ^２に設定し、温度を１０℃に設定する。めっきのプロセスにおいて、フォトレジスト層は絶縁性のために銅層に被覆されない。つまり、めっきの導体肉厚層は基材の表面上の、フォトレジスト層が存在しない領域、即ち、回路領域のみに存在する。

【0114】

次に、導電種結晶層と、回路のネガパターンを有するフォトレジスト層と、導体肉厚層とが形成されたＦＲ－４基材を、当該フォトレジスト層を溶解することができる対応する剥離液の中に置いて、撹拌を補助として施してフォトレジスト層の溶解を加速させる。フォトレジスト層が完全に溶解された後に、その下方における導電種結晶層が現れる。次に、基材の表面の導体肉厚層上に保護層として１層の錫を覆ってから、導体肉厚層の領域（即ち回路領域）以外の導電種結晶層を除去するように、基材に対してエッチングを行う。最後に、導体肉厚層上の錫めっき層を引き剥がして所望の回路パターンを得る。あるいは、まず基材の表面の導体肉厚層上に保護層として１層の錫を覆ってから、剥離液でフォトレジスト層を除去し、次にエッチングでもともとフォトレジスト層の下方にある導電種結晶層を除去するようにしてもよい。このように、メッキスルーホール（金属化孔）と表面回路パターンを有する単層回路基板を得る。

【0115】

次に、エポキシ接着フィルムを貼合層として用いて、上から下に銅箔、エポキシ接着フィルム、単層回路基板、エポキシ接着フィルム、単層回路基板、エポキシ接着フィルム、銅箔の順で基板をマッチングして、多層基板を形成するように、積層機の中に入れて積層を行う。もちろん、必要に応じて、層数がそれより多いまたは少ない単層回路基板を用いてもよい。

【0116】

次に、得られた多層基板上に機械ドリルでいくつかの穴径が大凡１００μｍである貫通穴をあけるとともに、表面層の銅箔及びエポキシ接着フィルム上にいくつかの穴径が大凡１００μｍである止まり穴をあける。穿孔の後に、残った屑とその他の汚れを除去するように、さらに超音波洗浄技術で多層基板の表面及び穴の壁面を徹底的に洗浄して乾燥処理を行う。

【0117】

次に、形成された貫通穴及び止まり穴に対して穴の金属化を行う。具体的には、フィード機構を通じて乾燥且つ洗浄後の多層基板をイオン注入装置の中に入れて、イオン注入キャビティを２×１０^－３Ｐａまで真空引きする。Ｎｉをターゲットとし、適切な注入電圧及び注入電流を選択することによって、Ｎｉイオンの注入エネルギーを３０ｋｅＶにし、Ｎｉイオンを多層基板の上下表面及び穴の壁の中に注入し、イオン注入層を形成する。その後、Ｃｕをターゲットとして用いて、多層基板の上下表面及び穴の壁にプラズマ堆積を行って、プラズマ堆積層を形成する。堆積されるＣｕイオンのエネルギーが１０００ｅＶになるように、プラズマ堆積の電圧を調整することができ、導電種結晶層が形成されたＦＲ－４基材の測定シート抵抗を５０Ω/□よりも小さくさせる。次に、銅めっき生産ラインにおいて、導電種結晶層上の銅フィルムを５μｍまで厚くさせる。めっき液の成分は硫酸銅１００ｇ／Ｌ、硫酸５０ｇ／Ｌ、塩素イオン濃度３０ｍｇ／Ｌ、及び少量の添加剤である。めっきの電流密度を１Ａ／ｄｍ^２に設定し、温度を１０℃に設定する。

【0118】

次に、メッキスルーホール（金属化孔）が形成された多層基板の表層銅箔上に、パターンめっき方法によって所望の回路パターンを得る。即ち、表層銅箔の表面上にフォトレジスト層（例えばＹＱ－３０ＳＤフィルムまたはＡＱ－２０５８ネガティブフィルム）を覆って、露光・現像を行ってから、非回路領域における材料を洗浄する。この際に、フォトレジスト層は銅箔表面上の回路領域のみに存在し、非回路領域における銅箔は露出している。次に、非回路領域の中の銅箔を除去するように、酸性エッチング溶液（ＨＣｌ＋ＣｕＣｌ_２）を用いてエッチングを行う。次に、ＮａＯＨ溶液で膜抜きを行い、下方の銅箔が露出するように、銅箔上に覆われているフォトレジスト膜を抜いて、最終的に所望の表面回路パターンを得る。

【0119】

選択的に、作製された多層回路基板中の残留応力を取り除き、銅箔の破裂を防止するために、当該多層回路基板に対してアニール処理を行ってもよい。具体的なプロセスは、多層回路基板を１００－１２０℃のオーブンに入れて１２時間加熱してもよい。次に、銅が大気において酸化されて変色することを防止するように、アニール処理後の回路基板をパッシベーションソリューションに約１分間浸した後に取り出して自然乾燥させてもよい。パッシベーションソリューションは濃度が２ｇ／Ｌのベンゾトリアゾールおよびその誘導体の水溶液である。
（例示３）

【0120】

本例示は有機高分子薄膜（例えば、ＰＩフィルム）を基材とした両面可撓性銅張積層板を用いて単層回路基板を作製し、続いて当該単層回路基板を用いて多層回路基板を作成する。

【0121】

まず単層回路基板を製造する。具体的には、ＰＩフィルムを基材として、付着した汚れを除去するように、アルコールに含浸されたガーゼでＰＩフィルムの両面を軽く拭く。次に、紫外線レーザー穿孔技術でＰＩフィルム上に一連の穴径が１０μｍの貫通穴をあけて、残った屑とその他の汚れを除去するように、超音波技術でＰＩフィルムの表面及び穴の壁を徹底的に洗浄する。次に、穿孔後のＰＩフィルムをイオン注入装置に入れる。当該イオン注入装置において、イオン注入キャビティを１×１０^－４Ｐａまで真空引き、Ｎｉをターゲットとし、適切な注入電圧及び注入電流を選択することによって、注入されるＮｉイオンのエネルギーを大凡４０ｋｅＶにし、ＮｉイオンをＰＩフィルム基材の上下両面及び穴の壁の中に注入する。それから、Ｃｕをターゲットとして用いて、ＰＩフィルム基材の上下両面及び穴の壁にプラズマ堆積を行う。堆積されるＣｕイオンのエネルギーが５００ｅＶになるように、プラズマ堆積の電圧を調整し、導電種結晶層が形成されたＰＩフィルム基材の測定シート抵抗を４０Ω/□よりも小さくさせる。

【0122】

次に、銅めっき生産ラインにおいて、ＰＩフィルム基材の表面上の銅フィルムを５μｍまで厚くさせる。このめっきプロセスにおいて、めっき液の成分は硫酸銅１６０ｇ／Ｌ、硫酸７０ｇ／Ｌ、塩素イオン濃度６０ｍｇ／Ｌ、及び少量の添加剤である。めっきの電流密度を２．５Ａ／ｄｍ^２に設定し、温度を２５℃に設定する。次に、ＰＩフィルム基材の肉厚銅層上に１層のフォトレジスト層を被覆し、リソグラフィ機の中に入れて露光・現像を行ってから、基材の表面上の非回路領域における材料を洗浄し、フォトレジスト膜に覆われている回路のポジパターンを得る。この際に、フォトレジスト層は導電種結晶層の表面上の回路領域のみに存在している。

【0123】

その後に、非回路領域における導電種結晶層を除去するように、エッチングを行い、回路領域はフォトレジスト膜の保護作用によってエッチングされない。次に膜抜き液でフォトレジスト膜を除去してから、膜抜き後の基材をオーブンに入れて乾燥させ、よって、基材の表面上に所望の回路パターンを得る。こうすることによって、回路パターン及びメッキスルーホール（金属化孔）を有する単層回路基板が得られ、続いて当該単層回路基板は多層回路基板の作製に用いることができる。

【0124】

次に、ＰＰフィルムを貼合層として用いて、下から上にＰＰ、単層回路基板、ＰＰ、単層回路基板、ＰＰの順で基板をマッチングして、多層基板を形成するように、積層機の中に入れて積層を行う。次に、レーザー穿孔技術で、得られた多層基板上にいくつかの穴径が大凡１０μｍである貫通穴をあけるとともに、表層のＰＰ上にいくつかの穴径が大凡１０μｍである止まり穴をあける。穿孔の後に、残った屑とその他の汚れなどを除去するように、超音波洗浄などの技術で多層基板の表面と穴の壁を徹底的に洗浄して乾燥処理を行う。

【0125】

次に、穿孔後の多層基板を相次いでイオン注入装置及びプラズマ堆積装置の中に入れて、上記のように表層ＰＰフィルムの表面及び穴の壁に導電種結晶層を形成する。回路を形成するために、続いて肉厚銅フィルムが形成された表層ＰＰフィルムの上下両面上にフォトレジスト層（例えばＹＱ－４０ＰＮフィルムまたはＡＳＧ－３０２ポジティブフィルム）を覆って、リソグラフィ機に入れて露光・現像を行ってから、回路領域における不要なフォトレジスト膜材料を洗浄し、回路領域における導電種結晶層のみを露出させる。次に、めっきによってＰＰ膜の表面の回路領域及び穴の壁の中の導電種結晶層の銅フィルムを５μｍまで厚くさせる。めっきが完了した後に、後続のエッチングの過程において当該銅めっき層を保護するために、引き続きその表面上に厚さが８μｍの１層の錫を１めっきする。続いて、回路領域以外の導電種結晶層が現れるように、ＮａＯＨ（またはＫａＯＨ）溶液で膜抜きを行う。それから、アルカリエッチング液ＮＨ_４Ｃｌ／ＮＨ_３・Ｈ_２Ｏを用いて回路領域以外の導電種結晶層をエッチングするとともに、ＨＮＯ_３またはＨ_２Ｏ_２溶液などを用いて専用機器の中で銅めっき層の表面上の錫を除去し、よって、回路パターンを有する多層回路基板を得る。この際の多層回路基板は図１０－２（ｆ）に示す断面構造を有する。

【0126】

上述した内容は本発明のより好ましい実施例に過ぎない。しかし、本発明は上述した特定の実施例に限定されるものではない。本発明の要旨を逸脱しない範囲内において、これらの実施例を特定の場合に適合させるように、各種の明らかな変更、調整及び置き換えを行うことができることは、当業者に容易に想到されえる。実際に、本発明の保護範囲は請求項によって限定されるものであり、当業者が想到できるほかの例示を含んでもよい。このようなほかの例示が請求項の文言上に差異のない構造要素を有するか、または、それらが請求項と文言上に非顕著な差異を有する同等の構造要素を有すれば、それらが請求項の保護範囲内に含まれる。

【符号の説明】

【0127】

１０ 単層回路基板
１１ 基材
１２ 基材の表面
１３ 導電種結晶層
１３１ イオン注入層
１３２ プラズマ堆積層
１５ 導体肉厚層
１６ 回路パターン層
１６１ 回路領域
１６２ 非回路領域
１７ 貫通穴
１８ 止まり穴
１９ 穴の壁
２０ 多層回路基板
２１ 金属箔
２２ 中間貼合層
２３ 表面貼合層
２４ フォトレジスト膜

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10-1】

【図10-2】

【図11】

【図12-1】

【図12-2】