特許 7443224 設計支援方法、設計支援システム、プログラム、及び記憶媒体

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-02-26

(45)【発行日】2024-03-05

(54)【発明の名称】設計支援方法、設計支援システム、プログラム、及び記憶媒体

(51)【国際特許分類】

   G06F 30/36 20200101AFI20240227BHJP

   G06F 30/398 20200101ALI20240227BHJP

   H01L 21/822 20060101ALI20240227BHJP

   H01L 27/04 20060101ALI20240227BHJP

   H01L 29/06 20060101ALI20240227BHJP

   H01L 29/78 20060101ALI20240227BHJP

   H01L 21/336 20060101ALI20240227BHJP

【ＦＩ】

G06F30/36

G06F30/398

H01L27/04 Z

H01L29/78 652P

H01L29/78 658A

H01L29/78 658L

H01L29/78 653C

H01L29/78 652M

【請求項の数】 20

(21)【出願番号】P 2020201947

(22)【出願日】2020-12-04

(65)【公開番号】P2022089507

(43)【公開日】2022-06-16

【審査請求日】2023-02-14

(73)【特許権者】

【識別番号】000003078

【氏名又は名称】株式会社東芝

(74)【代理人】

【識別番号】110004026

【氏名又は名称】弁理士法人ｉＸ

(72)【発明者】

【氏名】雁木 比呂

(72)【発明者】

【氏名】田口 安則

【審査官】堀井 啓明

(56)【参考文献】

【文献】特開２００７－０１９１８１（ＪＰ，Ａ）

【文献】特開２０１２－２４２９８６（ＪＰ，Ａ）

【文献】特開２０２０－１８４１２３（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０６Ｆ ３０／００－３０／３９８

Ｈ０１Ｌ ２１／８２２

Ｈ０１Ｌ ２９／０６

Ｈ０１Ｌ ２１／３３６

Ｈ０１Ｌ ２９／７８

(57)【特許請求の範囲】

【請求項1】

半導体素子に関する複数の設計値を含む設計値群をシミュレータに入力し、
前記設計値群の入力に応じて前記シミュレータから出力される特性値群を取得し、前記特性値群は前記半導体素子の複数の特性値を含み、前記複数の特性値はオン抵抗を示す第１特性値及び耐圧を示す第２特性値を含み、
前記特性値群の一部の第１関数への入力により算出されるスコアと、前記設計値群と、のデータセットを１つ以上含む履歴データから、ベイズ推定による獲得関数を算出し、前記特性値群の前記一部は前記第１特性値及び前記第２特性値を含み、
前記獲得関数に基づいて新たな前記設計値群を生成する、
設計支援方法。

【請求項2】

前記設計値群の前記シミュレータへの入力、前記特性値群の取得、前記獲得関数の算出、及び前記新たな設計値群の生成を含む処理セットを繰り返し実行する、請求項１記載の設計支援方法。

【請求項3】

複数の前記処理セットは、第１処理セット及び第２処理セットを含み、
前記第１処理セットでは、
前記複数の設計値の一部が、前記獲得関数に基づいて算出され、
前記複数の設計値の前記一部と、固定された残りの前記設計値と、を含む前記新たな設計値群が生成され、
前記第２処理セットでは、
前記複数の設計値の別の一部が、前記獲得関数に基づいて算出され、
前記複数の設計値の前記別の一部と、固定された残りの前記設計値と、を含む前記新たな設計値群が生成される、
請求項２記載の設計支援方法。

【請求項4】

複数の前記第１処理セット及び複数の前記第２処理セットが実行される、請求項３記載の設計支援方法。

【請求項5】

前記第１処理セットの実行回数は、前記第２処理セットの実行回数よりも多い、請求項４記載の設計支援方法。

【請求項6】

前記複数の設計値の前記一部は、前記半導体素子の半導体層における不純物濃度を示す第１設計値を含む、請求項５記載の設計支援方法。

【請求項7】

前記スコアが基準値に達すると、前記複数の設計値の少なくとも一部が採り得る範囲を縮小する、請求項３～６のいずれか１つに記載の設計支援方法。

【請求項8】

前記第２処理セットは、前記第１処理セットの後に実行され、
前記複数の設計値の前記別の一部に含まれる前記設計値の数は、前記複数の設計値の前記一部に含まれる前記設計値の数よりも多い、請求項３～７のいずれか１つに記載の設計支援方法。

【請求項9】

前記第１処理セットは、前記スコアが基準値を達成する前に実行され、
前記第２処理セットは、前記スコアが基準値を達成した後に実行される、請求項８記載の設計支援方法。

【請求項10】

前記複数の設計値の前記一部は、複数の設計項目の一部の値をそれぞれ示し、
前記複数の設計値の前記別の一部は、前記複数の設計項目の別の一部の値をそれぞれ示し、
前記複数の設計項目の前記一部が抽出された後に、前記第１処理セットが実行され、
前記複数の設計項目の前記別の一部が抽出された後に、前記第２処理セットが実行され、
前記複数の設計項目の前記一部が抽出される確率は、前記複数の設計項目の前記別の一部が抽出される確率よりも高い、請求項３記載の設計支援方法。

【請求項11】

前記複数の設計値の前記一部は、前記半導体素子の半導体層における不純物濃度を示す第１設計値を含む、請求項１０記載の設計支援方法。

【請求項12】

前記第１処理セットにおいて、前記複数の設計値の前記一部に含まれる前記設計値の数は、１であり、
前記第２処理セットにおいて、前記複数の設計値の前記別の一部に含まれる前記設計値の数は、１である、請求項３記載の設計支援方法。

【請求項13】

前記処理セットの実行回数と、それぞれの前記処理セットの実行時における前記スコアと、を出力する、請求項２～１２のいずれか１つに記載の設計支援方法。

【請求項14】

前記設計値群は、前記半導体素子の半導体層における不純物濃度、前記半導体層の厚さ、及び前記半導体素子のゲート電極のピッチからなる群より選択された少なくとも１つの前記設計値を含む、請求項１～１３のいずれか１つに記載の設計支援方法。

【請求項15】

前記特性値群は、スイッチング電荷、ゲート蓄積電荷、出力電荷、ゲートドレイン間蓄積電荷、ゲートソース間蓄積電荷、チャネル長、及び閾値電圧からなる群より選択された少なくとも１つの前記特性値をさらに含む、請求項１～１４のいずれか１つに記載の設計支援方法。

【請求項16】

半導体素子に関する複数の設計値を含む設計値群をシミュレータに入力し、
前記設計値群の入力に応じて前記シミュレータから出力される特性値群を取得し、前記特性値群は前記半導体素子の複数の特性値を含み、前記複数の特性値はオン抵抗を示す第１特性値及び耐圧を示す第２特性値を含み、
前記特性値群の一部の第１関数への入力により算出されるスコアと、前記設計値群と、のデータセットを１つ以上含む履歴データから、ベイズ推定による獲得関数を算出し、前記特性値群の前記一部は前記第１特性値及び前記第２特性値を含み、
前記獲得関数に基づいて新たな前記設計値群を生成する、
処理装置を備えた設計支援システム。

【請求項17】

前記処理装置は、前記設計値群の前記シミュレータへの入力、前記特性値群の取得、前記獲得関数の算出、及び前記新たな設計値群の生成を含む処理セットを繰り返し実行する、請求項１６記載の設計支援システム。

【請求項18】

処理装置に、
半導体素子に関する複数の設計値を含む設計値群をシミュレータに入力させ、
前記設計値群の入力に応じて前記シミュレータから出力される特性値群を取得させ、前記特性値群は前記半導体素子の複数の特性値を含み、前記複数の特性値はオン抵抗を示す第１特性値及び耐圧を示す第２特性値を含み、
前記特性値群の一部の第１関数への入力により算出されるスコアと、前記設計値群と、のデータセットを１つ以上含む履歴データから、ベイズ推定による獲得関数を算出させ、前記特性値群の前記一部は前記第１特性値及び前記第２特性値を含み、
前記獲得関数に基づいて新たな前記設計値群を生成させる、
プログラム。

【請求項19】

前記処理装置に、前記設計値群の前記シミュレータへの入力、前記特性値群の取得、前記獲得関数の算出、及び前記新たな設計値群の生成を含む処理セットを繰り返し実行させる、請求項１８記載のプログラム。

【請求項20】

請求項１８又は１９に記載のプログラムを記憶した記憶媒体。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、設計支援方法、設計支援システム、プログラム、及び記憶媒体に関する。

【背景技術】

【0002】

半導体素子について、設計を支援できる技術の開発が望まれている。

【先行技術文献】

【非特許文献】

【0003】

【文献】Synopsys社TCAD Optimizer User Guide L-2016.03

【発明の概要】

【発明が解決しようとする課題】

【0004】

本発明が解決しようとする課題は、半導体素子の設計を支援可能な、設計支援方法、設計支援システム、プログラム、及び記憶媒体を提供することである。

【課題を解決するための手段】

【0005】

実施形態に係る設計方法では、半導体素子に関する複数の設計値を含む設計値群をシミュレータに入力する。前記設計方法では、前記設計値群の入力に応じて前記シミュレータから出力される特性値群を取得する。前記特性値群は、前記半導体素子の複数の特性値を含む。前記複数の特性値は、オン抵抗を示す第１特性値及び耐圧を示す第２特性値を含む。前記設計方法では、前記特性値群の一部の第１関数への入力により算出されるスコアと、前記設計値群と、のデータセットを１つ以上含む履歴データから、ベイズ推定による獲得関数を算出する。前記特性値群の前記一部は、前記第１特性値及び前記第２特性値を含む。前記設計方法では、前記獲得関数に基づいて新たな前記設計値群を生成する。

【図面の簡単な説明】

【0006】

【図1】図１は、実施形態に係る設計支援システムの機能構成を表すブロック図である。

【図2】図２は、実施形態に係る設計支援方法を表すフローチャートである。

【図3】図３は、ハードウェア構成を例示する模式図である。

【図4】図４は、実施形態に係る設計支援方法を表すフローチャートである。

【図5】図５は、半導体素子の構造を例示する模式的断面図である。

【図6】図６は、設計項目を例示する表である。

【図7】図７は、設計項目と半導体素子との対応を示す模式図である。

【図8】図８は、特性項目を例示する表である。

【図9】図９は、別の半導体素子の構造を例示する模式的断面図である。

【図10】図１０は、実施形態の第１変形例に係る設計支援方法を表すフローチャートである。

【図11】図１１は、実施形態及び第１変形例に係る設計支援方法による結果を例示するグラフである。

【図12】図１２（ａ）～図１２（ｃ）は、第１変形例に係る設計支援システムによる出力例である。

【図13】図１３は、第１変形例に係る設計支援システムによる出力例である。

【図14】図１４（ａ）及び図１４（ｂ）は、第１変形例に係る設計支援システムによる出力例である。

【図15】図１５は、実施形態の第２変形例に係る設計支援方法を表すフローチャートである。

【図16】図１６は、実施形態の第３変形例に係る設計支援方法を表すフローチャートである。

【発明を実施するための形態】

【0007】

以下に、本発明の各実施形態について図面を参照しつつ説明する。本願明細書と各図において、既に説明したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。

【0008】

図１は、実施形態に係る設計支援システムの機能構成を表すブロック図である。
実施形態に係る設計支援システム１は、半導体素子に関する１つ以上の設計項目の設計値を探索するために用いられる。設計支援システム１は、シミュレータ３０を用いて、設計値を探索する。

【0009】

図１に示すように、設計支援システム１は、抽出部１０、スコア算出部１１、ベイズ推定部１２、獲得関数算出部１３、設計値算出部１４、ファイル生成部１５、命令生成部１６、入力部１７、出力部１８、及び記憶部２０を含む。

【0010】

シミュレータ３０は、半導体素子に関する設計値群の入力を受け付ける。設計値群は、複数の設計項目の値をそれぞれ示す複数の設計値を含む。設計支援システム１による対象の半導体素子は、例えば、Metal Oxide Semiconductor Field Effect Transistor（ＭＯＳＦＥＴ)、Insulated Gate Bipolar Transistor（ＩＧＢＴ）、ダイオードなどである。設計支援システム１は、電力の制御及び供給を行うパワー半導体素子に、特に好適である。複数の設計項目は、各半導体層の不純物濃度、各半導体層の厚さ、その他の要素の寸法などである。

【0011】

シミュレータ３０は、設計値群の入力に応じて、特性値群を出力する。特性値群は、複数の特性項目の値をそれぞれ示す複数の特性値を含む。複数の特性項目は、オン抵抗、耐圧、スイッチング電荷などである。シミュレータ３０により、入力された設計値群が実際に半導体素子に適用されたときに、どのような特性値群が得られるかを確かめることができる。

【0012】

抽出部１０は、シミュレータ３０から特性値群が出力されると、特性値群から一部の特性値を抽出する。抽出部１０は、抽出された一部の特性値をスコア算出部１１に送信する。

【0013】

スコア算出部１１は、記憶部２０にアクセスし、第１関数を取得する。スコア算出部１１は、第１関数に前記一部の特性値を入力し、スコアを算出する。第１関数は、特性値からスコアを算出するための関数であり、ユーザにより予め設定される。スコア算出部１１は、算出されたスコアを、第１関数に入力した特性値を含む特性値群と、その特性値群の基となった設計値群と、に紐付けて記憶部２０に保存する。

【0014】

記憶部２０は、履歴データを保存する。履歴データは、１つ以上のデータセットを含む。それぞれのデータセットは、設計値群とスコアの組み合わせを含む。記憶部２０に新たなデータセットが保存されると、ベイズ推定部１２は、記憶部２０にアクセスし、それまでに得られた履歴データを取得する。ベイズ推定部１２は、履歴データから、スコアの代理モデルを推定し、獲得関数算出部１３に送る。獲得関数算出部１３は、スコアの代理モデルから、獲得関数を算出する。獲得関数算出部１３は、獲得関数を設計値算出部１４に送る。

【0015】

設計値算出部１４は、獲得関数に基づいて、新たな設計値を算出する。設計値算出部１４は、記憶部２０に算出した設計値を保存するとともに、ファイル生成部１５に算出した設計値を送る。

【0016】

ファイル生成部１５は、シミュレータ３０に入力するためのファイルを生成する。ファイルは、設計値群のデータを含む。例えば、設計値算出部１４が算出する新たな設計値の数は、設計値群に含まれる設計値の数と同じである。この場合、設計値算出部１４によって、新たな設計値群が生成される。設計値算出部１４が算出する新たな設計値の数は、設計値群に含まれる設計値の数より少なくても良い。算出される新たな設計値の数が設計値群に含まれる設計値の数より少ない場合、ファイル生成部１５は、不足している設計値を適宜追加する。この場合、ファイル生成部１５によって、新たな設計値群が生成される。ファイル生成部１５は、シミュレータ３０に設計値群を入力する。

【0017】

命令生成部１６は、シミュレータ３０にシミュレーションを実行させるための実行命令を生成する。命令生成部１６は、所定のタイミングでシミュレータ３０に実行命令を送る。

【0018】

シミュレータ３０は、ファイル生成部１５から入力された設計値群を用いて、シミュレーションを実行する。シミュレータ３０は、シミュレーションの結果得られた新たな特性値群を、抽出部１０に出力する。

【0019】

入力部１７は、ユーザがデータを入力するために用いられる。ユーザは、入力部１７を用いて、設計支援システム１の処理に必要なデータを記憶部２０に保存する。

【0020】

出力部１８は、設計値、特性値、及びスコアからなる群より選択される少なくとも１つを示すデータを、ユーザに向けて出力する。例えば、出力部１８は、設計値群の入力、特性値群の取得、スコアの算出、及び新たな設計値群の生成を含む処理セットの繰り返し回数と、特性値と、の関係を表示する。以降では、処理セットを「試行」とも呼ぶ。出力部１８は、試行が繰り返し実行された後の設計値群を反映した、半導体素子の構造図を表示しても良い。

【0021】

図２は、実施形態に係る設計支援方法を表すフローチャートである。
図２に示す設計支援方法ＤＭにおいて、ファイル生成部１５は、設計値群をシミュレータ３０に入力する（ステップＳ１）。抽出部１０は、特性値群を取得する（ステップＳ２）。スコア算出部１１は、特性値群の一部を第１関数へ入力し、スコアを算出する。ベイズ推定部１２は、設計値群とスコアのデータセットを１つ以上含む履歴データから、ベイズ推定によるスコアの代理モデルを推定する。獲得関数算出部１３は、スコアの代理モデルから、獲得関数を算出する（ステップＳ３）。設計値算出部１４は、獲得関数に基づいて新たな設計値群を生成する（ステップＳ４）。

【0022】

ステップＳ１～Ｓ４を含む試行が繰り返されることで、半導体素子の設計値が探索される。

【0023】

図３は、ハードウェア構成を例示する模式図である。
実施形態に係る設計支援システム１は、図３に示すハードウェア構成により実現可能である。図３に示す処理装置９０は、ＣＰＵ９１、ＲＯＭ９２、ＲＡＭ９３、記憶装置９４、入力インタフェース９５、出力インタフェース９６、及び通信インタフェース９７を含む。

【0024】

ＲＯＭ９２は、コンピュータの動作を制御するプログラムを格納している。ＲＯＭ９２には、上述した各処理をコンピュータに実現させるために必要なプログラムが格納されている。ＲＡＭ９３は、ＲＯＭ９２に格納されたプログラムが展開される記憶領域として機能する。

【0025】

ＣＰＵ９１は、処理回路を含む。ＣＰＵ９１は、ＲＡＭ９３をワークメモリとして、ＲＯＭ９２又は記憶装置９４の少なくともいずれかに記憶されたプログラムを実行する。プログラムの実行中、ＣＰＵ９１は、システムバス９８を介して各構成を制御し、種々の処理を実行する。

【0026】

記憶装置９４は、プログラムの実行に必要なデータや、プログラムの実行によって得られたデータを記憶する。

【0027】

入力インタフェース（Ｉ／Ｆ）９５は、処理装置９０と入力装置９５ａとを接続する。入力Ｉ／Ｆ９５は、例えば、ＵＳＢ等のシリアルバスインタフェースである。ＣＰＵ９１は、入力Ｉ／Ｆ９５を介して、入力装置９５ａから各種データを読み込むことができる。

【0028】

出力インタフェース（Ｉ／Ｆ）９６は、処理装置９０と出力装置９６ａとを接続する。出力Ｉ／Ｆ９６は、例えば、Digital Visual Interface（ＤＶＩ）やHigh-Definition Multimedia Interface（ＨＤＭＩ：登録商標）等の映像出力インタフェースである。ＣＰＵ９１は、出力Ｉ／Ｆ９６を介して、出力装置９６ａにデータを送信する。出力装置９６ａは、データを出力する。

【0029】

通信インタフェース（Ｉ／Ｆ）９７は、処理装置９０外部のサーバ９７ａと、処理装置９０と、を接続する。通信Ｉ／Ｆ９７は、例えば、ＬＡＮカード等のネットワークカードである。ＣＰＵ９１は、通信Ｉ／Ｆ９７を介して、サーバ９７ａから各種データを読み込むことができる。

【0030】

記憶装置９４は、Hard Disk Drive（ＨＤＤ）及びSolid State Drive（ＳＳＤ）から選択される１つ以上を含む。入力装置９５ａは、マウス、キーボード、マイク（音声入力）、及びタッチパッドから選択される１つ以上を含む。出力装置９６ａは、モニタ、プリンタ、スピーカ、及びプロジェクタから選択される１つ以上を含む。タッチパネルのように、入力装置９５ａと出力装置９６ａの両方の機能を備えた機器が用いられても良い。

【0031】

例えば、処理装置９０は、図１に示した抽出部１０、スコア算出部１１、ベイズ推定部１２、獲得関数算出部１３、設計値算出部１４、ファイル生成部１５、及び命令生成部１６として機能する。記憶装置９４は、記憶部２０として機能する。入力装置９５ａは、入力部１７として機能する。出力装置９６ａは、出力部１８として機能する。

【0032】

シミュレータ３０としては、Synopsys社製のTechnology Computer-Aided Design(ＴＣＡＤ)、又はSILVACO社製のＴＣＡＤを用いることができる。例えば、Synopsys社製のＴＣＡＤについては、Sentaurus ProcessのソフトウェアとSentaurus Deviceのソフトウェアとを組み合わせて用いることができる。SILVACO社製のＴＣＡＤについては、AthenaのソフトウェアとAtlasのソフトウェアとを組み合わせて用いることができる。

【0033】

実施形態の利点を説明する。
例えば、半導体素子の設計値は、人がシミュレータを用いて試行錯誤しながら決定される。しかし、半導体素子は多くの設計項目を含み、人への負担が大きい。さらに、半導体素子の特性、特に、オン抵抗及び耐圧は、種々の設計項目の影響により変動する。このため、入力した設計値に対する特性値を評価し、次の設計値を決定するためには、専門的な知識及び経験が必要である。人によって、設計値に対する特性値の評価にばらつきも生じる。

【0034】

実施形態によれば、シミュレータ３０への設計値群の入力、シミュレータ３０からの特性値群の取得、評価、及び新たな設計値群の生成が、自動的に繰り返される。このため、人の負担を軽減できる。専門的な知識及び経験を必要とせず、特性値の評価のばらつきも抑制できる。

【0035】

実施形態によれば、新たな設計値群は、ベイズ推定による獲得関数に基づいて生成される。ベイズ推定が多数の設計値を含む半導体素子の設計に適用される場合、応答曲面法又は人による設計に比べて、初期探索に多くの時間が必要となる。しかし、発明者は、ベイズ推定が、半導体素子の設計に特に好適であることを見出した。ベイズ推定は、結果的に、半導体素子の設計値を、より短い時間で、より望ましい値に設定することを可能とする。

【0036】

以降では、具体例を参照して、実施形態に係る設計支援システム１を説明する。
図４は、実施形態に係る設計支援方法を表すフローチャートである。
図４に示す設計支援方法ＤＭ０において、ユーザは、探索する設計項目と、それぞれの設計項目の探索する範囲と、を設定する（ステップＳ１０）。初期サンプリングが実行される（ステップＳ１１）。初期サンプリングでは、設計値算出部１４が、設定値群をランダムに設定し、ファイル生成部１５が、設定値群をシミュレータ３０に入力する。抽出部１０は、シミュレータ３０が出力した特性値群から、一部の特性値を抽出する。スコア算出部１１は、抽出された一部の特性値に基づくスコアを算出する。初期サンプリングでは、設計値群の入力、特性値群の取得、スコアの算出、及び新たな設計値群の生成を含む試行が繰り返される。例えば、初期サンプリングは、１０回～３０回繰り返される。初期サンプリングの繰り返しにより、設計値群とスコアのデータセットが記憶部２０に繰り返し保存される。

【0037】

ベイズ推定部１２は、記憶部２０に保存された複数のデータセットから、スコアの代理モデルを推定する（ステップＳ１２）。獲得関数算出部１３は、スコアの代理モデルから、獲得関数を算出する（ステップＳ１３）。設計値算出部１４は、獲得関数に基づいて複数の設計値を算出し、新たな設計値群を生成する（ステップＳ１４）。ファイル生成部１５は、設計値群を含むファイルを生成し、シミュレータ３０に入力する（ステップＳ１５）。抽出部１０は、シミュレータ３０から出力された特性値群を取得し（ステップＳ１６）、一部の特性値を抽出する（ステップＳ１７）。スコア算出部１１は、抽出された一部の特性値を第１関数に入力し、スコアを算出する（ステップＳ１８）。出力部１８は、試行の結果を表示する（ステップＳ１９）。ベイズ推定部１２は、終了条件が充足されたか判定する（ステップＳ２０）。終了条件が充足されるまで、ステップＳ１２～Ｓ１９の試行が繰り返される。終了条件の一例として、ステップＳ１２～Ｓ１９の繰り返し回数が規定回数に達すること、又はスコアが予め設定された目標値に達すること、が設定される。

【0038】

ステップＳ１４における設計値群の生成、ステップＳ１５における設計値群の入力、ステップＳ１６における特性値群の取得、及びステップＳ１８におけるスコアの算出を含む試行が繰り返される。試行の繰り返しにより、半導体素子に関する好ましい設計値が探索される。

【0039】

図５は、半導体素子の構造を例示する模式的断面図である。
実施形態に係る設計支援システム１により、図５に示す半導体素子１００の構造に関する設計値が探索される。半導体素子１００は、ＭＯＳＦＥＴである。

【0040】

半導体素子１００は、第１電極１０１、第２電極１０２、ｎ^＋形半導体層１１１、ｎ^-形半導体層１１２、ｐ形半導体層１１３、ｎ^＋形半導体層１１４、絶縁層１２０、フィールドプレート電極（以下、ＦＰ電極という）１２１、及びゲート電極１２２を含む。各半導体層のｐ形とｎ形は、反転されても良い。

【0041】

第１電極１０１と第２電極１０２は、互いに離れている。第１電極１０１から第２電極１０２に向かう方向をＺ方向とする。ｎ^＋形半導体層１１１は、第１電極１０１と第２電極１０２との間に設けられる。ｎ^＋形半導体層１１１は、第１電極１０１と電気的に接続される。ｎ^-形半導体層１１２は、ｎ^＋形半導体層１１１と第２電極１０２との間に設けられる。ｎ^-形半導体層１１２におけるｎ形不純物濃度は、ｎ^＋形半導体層１１１におけるｎ形不純物濃度よりも低い。ｐ形半導体層１１３は、ｎ^-形半導体層１１２と第２電極１０２との間に設けられる。ｎ^＋形半導体層１１４は、ｐ形半導体層１１３と第２電極１０２との間に設けられる。

【0042】

絶縁層１２０は、Ｚ方向においてｎ^＋形半導体層１１１と第２電極１０２との間に設けられる。絶縁層１２０は、Ｚ方向に対して垂直なＸ方向において、ｎ^-形半導体層１１２の一部、ｐ形半導体層１１３、及びｎ^＋形半導体層１１４の一部と並ぶ。ＦＰ電極１２１の周りには、絶縁層１２０の一部が設けられる。ｎ^-形半導体層１１２の一部からＦＰ電極１２１への方向は、Ｘ方向に沿う。ゲート電極１２２は、Ｚ方向において、ＦＰ電極１２１と第２電極１０２との間に設けられる。ゲート電極１２２の周りには、絶縁層１２０の別の一部が設けられる。ゲート電極１２２からｐ形半導体層１１３及びｎ^＋形半導体層１１４への方向は、Ｘ方向に沿う。第２電極１０２は、ｐ形半導体層１１３、ｎ^＋形半導体層１１４、及びＦＰ電極１２１と電気的に接続され、ゲート電極１２２とは電気的に分離される。

【0043】

半導体素子１００では、ＦＰ電極１２１は、第１部分１２１ａ及び第２部分１２１ｂを含む。第２部分１２１ｂは、第１部分１２１ａとゲート電極１２２との間に設けられる。第２部分１２１ｂの幅（Ｘ方向における長さ）は、第１部分１２１ａの幅よりも広い。ゲート電極１２２は、ＦＰ電極１２１から離れ、ＦＰ電極１２１とは電気的に分離されている。第２電極１０２は、コンタクト部１０２ａを含む。コンタクト部１０２ａは、ｐ形半導体層１１３に向けて突出している。

【0044】

第２電極１０２に対して第１電極１０１に正の電圧が印加された状態で、ゲート電極１２２に閾値以上の電圧が印加される。これにより、ｐ形半導体層１１３にチャネル（反転層）が形成され、半導体素子１００がオン状態となる。電子は、チャネルを通って第２電極１０２から第１電極１０１へ流れる。ゲート電極１２２に印加される電圧が閾値よりも低くなると、ｐ形半導体層１１３におけるチャネルが消滅し、半導体素子１００がオフ状態になる。

【0045】

半導体素子１００がオフ状態に切り替わると、第２電極１０２に対して第１電極１０１に印加される正の電圧が増大する。このとき、絶縁層１２０とｎ^-形半導体層１１２との界面からｎ^-形半導体層１１２に向けて空乏層が広がる。この空乏層の広がりにより、半導体素子１００の耐圧を高めることができる。又は、半導体素子１００の耐圧を維持しつつ、ｎ^-形半導体層１１２におけるｎ形不純物濃度を高め、半導体素子１００のオン抵抗を低減できる。

【0046】

図６は、設計項目を例示する表である。図７は、設計項目と半導体素子との対応を示す模式図である。
図６の表におけるセルピッチは、ゲート電極１２２のＸ方向におけるピッチＣＰ（図７に示す）に対応する。ゲート酸化膜厚は、ゲート絶縁層１２０ａのＸ方向における厚さＴ＿Ｇに対応する。ソース深さは、ｎ^＋形半導体層１１４のＺ方向における深さＤ＿Ｓに対応する。ベース深さは、ｐ形半導体層１１３とｎ^＋形半導体層１１４との境界からｐ形半導体層１１３とｎ^-形半導体層１１２との境界までのＺ方向における深さＤ＿Ｂに対応する。ゲート長は、ゲート電極１２２のＺ方向における長さＬ＿Ｇに対応する。ゲート深さは、ｎ^＋形半導体層１１４の上面からゲート電極１２２の下端までのＺ方向における深さＤ＿Ｇに対応する。ソース濃度は、ｎ^＋形半導体層１１４におけるｎ形不純物濃度Ｃ＿Ｓに対応する。基板厚さは、ｎ^＋形半導体層１１１のＺ方向における厚さＴ＿Ｓｕｂに対応する。基板濃度は、ｎ^＋形半導体層１１１におけるｎ形不純物濃度Ｃ＿Ｓｕｂに対応する。トレンチ底曲率は、絶縁層１２０の下端における曲率Ｒ＿ＴＢに対応する。コンタクト深さは、ｎ^＋形半導体層１１４の上面からコンタクト部１０２ａの下端までのＺ方向における深さＤ＿ＴＣに対応する。コンタクト半幅は、コンタクト部１０２ａの幅の半分Ｗ＿ＴＣに対応する。ドリフト層厚さは、ｎ^-形半導体層１１２のＺ方向における厚さＴ＿Ｄに対応する。ドリフト層濃度は、ｎ^-形半導体層１１２におけるｎ形不純物濃度Ｃ＿Ｄに対応する。ベース濃度は、ｐ形半導体層１１３におけるｐ形不純物濃度Ｃ＿Ｂに対応する。トレンチ傾斜角は、絶縁層１２０の側面とＸ方向との間の角度Ｔａｐｅｒに対応する。トレンチ半幅は、絶縁層１２０の幅の半分Ｗ＿Ｔに対応する。ゲート／ＦＰ間距離は、ＦＰ電極１２１とゲート電極１２２との間のＺ方向における距離Ｄ＿ＧＦＰに対応する。ＦＰ１半幅は、第１部分１２１ａの幅の半分Ｗ＿ＦＰ１に対応する。ＦＰ１長は、第１部分１２１ａのＺ方向における長さＬ＿ＦＰ１に対応する。ＦＰ２半幅は、第２部分１２１ｂの幅の半分Ｗ＿ＦＰ２に対応する。ＦＰ２長は、第２部分１２１ｂのＺ方向における長さＬ＿ＦＰ２に対応する。トレンチ底ＦＰ厚は、絶縁層１２０の下端のＺ方向における厚さＴ＿ＦＰに対応する。

【0047】

図８は、特性項目を例示する表である。
図８の表において、オン抵抗ＲｏｎＡは、ゲート電極１２２に閾値よりも大きな電圧を印加し、半導体素子１００がオン状態となったときの単位面積あたりのオン抵抗である。耐圧Ｖｄｓｓは、第２電極１０２に対するゲート電極１２２の電圧を０Ｖに設定したときの半導体素子１００の耐圧である。耐圧Ｖｄｓｘは、第２電極１０２に対するゲート電極１２２の電圧を－２０Ｖに設定したときの半導体素子１００の耐圧である。スイッチング電荷Ｑｓｗは、半導体素子１００のスイッチング状態において、ゲート電圧が、閾値Ｖｔｈ以上かつミラー電圧以下であるときに、ゲート電極１２２に蓄積される電荷の総量である。ゲート蓄積電荷Ｑｇは、半導体素子１００がオン状態のときに、ゲート電極１２２に蓄積される電荷量である。ゲートソース間蓄積電荷Ｑｇｓは、半導体素子１００がオン状態のときに、ゲート電極１２２とソース電極１０２の間に蓄積される電荷量の一部である。ゲートドレイン間蓄積電荷Ｑｇｄは、半導体素子１００がオン状態のときに、ゲート電極１２２とドレイン電極１０１の間に蓄積される電荷量の一部である。出力電荷Ｑｏｓｓは、半導体素子１００がオフ状態のときに、ドレイン電極に蓄積される電荷量の一部である。閾値Ｖｔｈは、ｐ形半導体層１１３にチャネル（反転層）を形成するために必要な、ゲート電極１２２への印加電圧である。チャネル長Ｌ＿Ｃｈは、ｐ型半導体層１１３とｎ^＋形半導体層１１４との境界からｐ形半導体層１１３とｎ^-形半導体層１１２との境界までのＺ方向に沿う長さである。

【0048】

図６の例では、２３個の設計項目が存在する。これら２３個の設計項目について、実施形態に係る設計支援方法を適用可能である。図８の例では、１２個の特性項目が存在する。これらの特性項目から、一部の特性項目が抽出される。抽出された一部の特性項目について、より良いスコアが得られる設計項目が探索される。例えば、前記一部の特性項目は、オン抵抗及び耐圧を含む。

【0049】

第１関数は、前記一部の特性項目の特性値の入力に応じて、スコアを出力する。一例として、第１関数ｆ（ｘ）は、以下の式１で表される。オン抵抗ＲｏｎＡの特性値（第１特性値）、耐圧Ｖｄｓｓの特性値（第２特性値の一例）、及び耐圧Ｖｄｓｘの特性値（第２特性値の別の一例）が、第１関数ｆ（ｘ）に入力される。

【0050】

（式１）
ｆ（ｘ）＝（１／３０）×ＲｏｎＡ＋１０×（ＲｅＬＵ（１１０－Ｖｄｓｓ）＋ＲｅＬＵ（９０－Ｖｄｓｘ））

【0051】

式１において、「１／３０」及び「１０」は、ユーザにより適宜設定される値である。ＲｅＬＵは、ランプ関数である。「１１０」は、Ｖｄｓｓの目標値である。「９０」は、Ｖｄｓｘの目標値である。式１に、シミュレータ３０から出力される、ＲｏｎＡ、Ｖｄｓｓ、及びＶｄｓｘを入力することで、それらの特性値に対するスコアが得られる。

【0052】

例えば、式（１）を第１関数として用い、図６に表した設計項目について全部で１０００回の試行が実行される。この探索により、熟練者が見出した設計値と同等の特性を発揮する設計値を探索することが可能である。より多くの試行回数を実行することで、熟練者よりも優れた特性を発揮する設計値を探索することが可能である。

【0053】

上述した通り、半導体素子の特性は、種々の設計項目の影響により変動する。例えば、半導体素子の特性では、一般的に、オン抵抗及び耐圧が重視される。オン抵抗には、各半導体層の濃度、各半導体層の厚さなどが影響する。特に、ｎ^-形半導体層１１２における不純物濃度（ドリフト層濃度）が、オン抵抗に影響する。ｎ^-形半導体層１１２における不純物濃度が高いほど、オン抵抗は低減する。一方で、耐圧は、ｎ^-形半導体層１１２における不純物濃度が低いほど、向上する。設計項目の一部において、オン抵抗と耐圧は、トレードオフの関係にある。

【0054】

特性値の改善を目的としたときに、設計項目同士が、相互に影響し合う場合もある。例えば、セルピッチが狭くなったとき、絶縁層１２０同士の間のｎ^-形半導体層１１２が空乏化し易くなる。このため、耐圧を向上させることができる。又は、絶縁層１２０同士の間のｎ^-形半導体層１１２が空乏化し易くなることに合わせてｎ^-形半導体層１１２における不純物濃度を高めることで、耐圧を維持したまま、オン抵抗を低減することも可能である。すなわち、セルピッチの設計値が、ｎ^-形半導体層１１２における不純物濃度に影響しうる。

【0055】

シミュレータ３０から得られたオン抵抗と耐圧に注意しながら、オン抵抗と耐圧の両方に影響する複数の設計項目を適切に設定することは、熟練者であっても大きな労力を要する。実施形態によれば、人による詳細な検討を必要とせずに、オン抵抗と耐圧の両方について、好ましい設計値を探索することが可能である。

【0056】

この例では、図６に示した複数の設計項目について、それぞれの設計値を探索した。図６に示す複数の設計項目の一部の設計値を探索し、他の設計項目は固定値に設定しても良い。ｎ^-形半導体層１１２における不純物濃度は、オン抵抗及び耐圧への影響が大きい。このため、ｎ^-形半導体層１１２における不純物濃度は、探索の対象であることが好ましい。

【0057】

図９は、別の半導体素子の構造を例示する模式的断面図である。
実施形態に係る設計支援システム１により、図９に示す半導体素子２００の構造に関する設計値が探索されても良い。半導体素子２００は、ＩＧＢＴである。

【0058】

半導体素子２００は、第１電極２０１、第２電極２０２、ｐ^＋形半導体層２１１、ｎ形半導体層２１２、ｎ^-形半導体層２１３、ｐ形半導体層２１４、ｎ^＋形半導体層２１５、及びゲート電極２２０を含む。各半導体層のｐ形とｎ形は、反転されても良い。

【0059】

第１電極２０１と第２電極２０２は、互いに離れている。第１電極２０１から第２電極２０２に向かう方向をＺ方向とする。ｐ^＋形半導体層２１１は、第１電極２０１と第２電極２０２との間に設けられる。ｐ^＋形半導体層２１１は、第１電極２０１と電気的に接続される。ｎ形半導体層２１２は、ｐ^＋形半導体層２１１と第２電極２０２との間に設けられる。ｎ^-形半導体層２１３は、ｎ形半導体層２１２と第２電極２０２との間に設けられる。ｎ^-形半導体層２１３におけるｎ形不純物濃度は、ｎ形半導体層２１２におけるｎ形不純物濃度よりも低い。ｐ形半導体層２１４は、ｎ^-形半導体層２１３と第２電極２０２との間に設けられる。ｎ^＋形半導体層２１５は、ｐ形半導体層２１４と第２電極２０２との間に設けられる。

【0060】

ゲート電極２２０は、Ｚ方向においてｎ形半導体層２１２と第２電極２０２との間に設けられる。ｎ^-形半導体層２１３の一部、ｐ形半導体層２１４、及びｎ^＋形半導体層２１５の一部からゲート電極２２０に向かう方向は、Ｘ方向に沿う。ｎ^-形半導体層２１３とゲート電極２２０との間、ｐ形半導体層２１４とゲート電極２２０との間、及びｎ^＋形半導体層２１５とゲート電極２２０との間には、ゲート絶縁層２２０ａが設けられる。第２電極２０２は、ｐ形半導体層２１４及びｎ^＋形半導体層２１５と電気的に接続され、ゲート電極２２０とは電気的に分離される。

【0061】

第２電極２０２に対して第１電極２０１に正の電圧が印加された状態で、ゲート電極２２０に閾値以上の電圧が印加される。これにより、ｐ形半導体層２１４にチャネル（反転層）が形成される。電子は、チャネルを通って第２電極２０２からｎ^-形半導体層２１３に流れる。正孔は、ｐ^＋形半導体層２１１を通って第１電極２０１からｎ^-形半導体層２１３に流れる。ｎ^-形半導体層２１３において伝導度変調が生じ、ｎ^-形半導体層２１３の電気抵抗が減少する。これにより、半導体素子２００がオン状態となる。ゲート電極２２０に印加される電圧が閾値よりも低くなると、ｐ形半導体層２１４におけるチャネルが消滅し、半導体素子２００がオフ状態になる。

【0062】

実施形態に係る設計支援システム１により、図９に示す半導体素子２００について、半導体素子１００と同様に、各半導体層における不純物濃度、各半導体層の厚さ、その他の各要素の寸法を探索可能である。例えば、ｎ^-形半導体層２１３におけるｎ形不純物濃度（ドリフト層濃度）、ｎ^-形半導体層２１３のＺ方向における厚さ（ドリフト層厚さ）、ゲート電極２２０のＸ方向におけるピッチ（セルピッチ）、ゲート絶縁層２２０ａのＸ方向における厚さ（ゲート酸化膜厚）、ｎ^＋形半導体層２１５のＺ方向における深さ（ソース深さ）、ｐ形半導体層２１４のＺ方向における長さ（チャネル長）、ゲート電極２２０のＺ方向における長さ（ゲート長）、ｎ^＋形半導体層２１５の上面からゲート電極２２０の下端までのＺ方向における深さ（ゲート電極深さ）、ｎ^＋形半導体層２１５におけるｎ形不純物濃度（ソース濃度）、ゲート絶縁層２２０ａの下端における曲率（トレンチ底曲率）、ゲート絶縁層２２０ａの側面とＸ方向との間の角度（トレンチ傾斜角）、ゲート絶縁層２２０ａの幅の半分（トレンチ半幅）などを探索できる。

【0063】

（第１変形例）
図１０は、実施形態の第１変形例に係る設計支援方法を表すフローチャートである。
図４に示す設計支援方法ＤＭ０では、１回の試行において、全ての設計項目の設計値が変更されうる。図１０に示した第１変形例に係る設計支援方法ＤＭ１では、１回の試行において、一部の設計値のみが変更される。

【0064】

図１０に示す設計支援方法ＤＭ１において、ステップＳ１０及びＳ１１は、図４に示した設計支援方法ＤＭ０と同様に実行される。設計値算出部１４は、複数の設計項目から、一部の設計項目を抽出する（ステップＳ３１）。抽出された設計項目について、初期サンプリングが実行される（ステップＳ３２）。初期サンプリングでは、設計値算出部１４が、抽出された設定項目の設計値をランダムに設定する。抽出されなかった残りの設計項目については、ステップＳ１１の初期サンプリングにおいて最も良いスコアが得られた設計値が設定される。設計値算出部１４は、設計値群を生成する。ファイル生成部１５は、設定値群をシミュレータ３０に入力する。抽出部１０は、シミュレータ３０が出力した特性値群から、一部の特性値を抽出する。スコア算出部１１は、抽出された一部の特性値に基づくスコアを算出する。ステップＳ３２の初期サンプリングでは、設計値群の入力、特性値群の取得、スコアの算出、及び新たな設計値群の生成を含む試行が繰り返される。例えば、ステップＳ３２の初期サンプリングは、３回～１０回繰り返される。初期サンプリングの繰り返しによって得られた設計値群とスコアのデータセットは、記憶部２０に保存される。

【0065】

ステップＳ３２の後は、図４に示すフローチャートと同様に、ステップＳ１２～Ｓ１９が実行される。ベイズ推定部１２は、ステップＳ１２～Ｓ１８の試行回数が、規定回数に達したか判定する（ステップＳ３３）。試行回数が規定回数に達すると、設計値算出部１４は、終了条件が充足されたか判定する（ステップＳ３４）。終了条件が充足されるまで、ステップＳ３１、Ｓ３２、Ｓ１２～Ｓ１９、及びＳ３３が繰り返される。

【0066】

終了条件が充足されていない場合、ステップＳ３１が再度実行され、複数の設計項目の一部が再度抽出される。抽出される設計項目の少なくとも一部は、直前のステップＳ３１で抽出された設計項目の少なくとも一部と異なっていても良いし、直前のステップＳ３１で抽出された設計項目の少なくとも一部と同じでも良い。

【0067】

終了条件の一例として、ステップＳ３１、Ｓ３２、Ｓ１２～Ｓ１９、及びＳ３３の繰り返し回数が規定回数に達すること、又はスコアが予め設定された目標値に達すること、が設定される。例えば、ステップＳ３４における規定回数が１０００回であるとき、ステップＳ３３における規定回数は、１０回～３０回の範囲に設定される。

【0068】

例えば、設計支援方法ＤＭ１では、一部の設計値についての第１処理セットと、別の一部の設計値についての第２処理セットと、が実行される。第１処理セットでは、前記一部の設計値が、前記獲得関数に基づいて算出される。残りの設計値は、ベストスコアが得られる値に固定される。算出された一部の設計値と、固定された残りの前記設計値と、を含む新たな設計値群が生成される。複数の第１処理セットが実行され、前記一部の設計値が探索される。第２処理セットでは、前記別の一部の設計値が、前記獲得関数に基づいて算出される。残りの設計値は、ベストスコアが得られる値に固定される。算出された別の一部の設計値と、固定された残りの前記設計値と、を含む新たな設計値群が生成される。複数の第２処理セットが実行され、前記別の一部の設計値が探索される。

【0069】

第１変形例に係る設計支援方法ＤＭ１によれば、１回の試行で一部の設計項目のみが変更されるため、局所的な最適解が得られる可能性がある。例えば、設計支援方法ＤＭ１によって得られる設計値の特性は、設計支援方法ＤＭ０の試行を非常に多くの回数実行した場合に比べて、劣る可能性がある。しかし、発明者は、設計支援方法ＤＭ１によれば、実際に実行可能な試行回数の範囲内において、設計支援方法ＤＭ０に比べて、より良い特性値が得られ易いことを見出した。特に、ステップＳ３１にて１つの設計項目のみが抽出され、１つの設計値について試行が順次実行されることが好ましい。これにより、限られた試行回数の範囲内において、より短い時間で、より良い特性値を得ることが可能である。

【0070】

図１１は、実施形態及び第１変形例に係る設計支援方法による結果を例示するグラフである。
図１１は、実施形態及び第１変形例に係る設計支援方法を用いて、複数の設計項目を探索したときの結果を示す。第１変形例に係る設計支援方法については、ステップＳ３１において抽出される設計項目の数を「１」に設定している。図１１において、横軸は、試行の回数を示す。縦軸は、それまでの試行において第１関数から出力された最小スコア（ベストスコア）を示す。

【0071】

実線は、図４に示した設計支援方法ＤＭ０による結果を示す。破線は、図１０に示した設計支援方法ＤＭ１による結果を示す。グラフ中の関数ｆ（ｘ）は、第１関数である。設計支援方法ＤＭ０は、試行回数が少ないときに、設計支援方法ＤＭ１よりも早く、より小さいスコアを得ている。しかし、試行回数が２００回を超えると、設計支援方法ＤＭ１は、設計支援方法ＤＭ０よりも小さいスコアを得ている。

【0072】

図１１において、点線は、熟練者が長時間を掛けて設計した設計値によるスコアを示す。当該スコアは、「１」に設定されている。試行回数が４００回に達すると、設計支援方法ＤＭ１によるスコアは、ほぼ「１」に達している。設計支援方法ＤＭ１では、試行回数をさらに増やすことで、スコア「１」を下回ることも可能である。

【0073】

出力部１８は、図１１に示すような、試行回数とスコアとの関係を表すグラフを表示しても良い。ユーザは、試行回数に応じてスコアがどのように改善されているか、容易に把握できる。

【0074】

図１２（ａ）～図１２（ｃ）、図１３、図１４（ａ）、及び図１４（ｂ）は、第１変形例に係る設計支援システムによる出力例である。
設計支援システム１は、図１３に示す複数の設計項目について、第１変形例に係る設計支援方法を実行する。ステップＳ３１において抽出される設計項目の数は、「１」に設定される。図１２（ａ）～図１２（ｃ）は、出力部１８によって表示されるグラフを示す。

【0075】

図１２（ａ）～図１２（ｃ）において、横軸は、試行回数である。図１２（ａ）のグラフの縦軸は、横軸に示されたそれぞれの回数の試行が実行されたときの最小スコア（ベストスコア）を示す。図１２（ｂ）のグラフの縦軸は、図１３に示す表に含まれる複数の設計項目のうち、抽出される設計項目の識別番号を示す。図１２（ｃ）のグラフの縦軸は、抽出される設計項目の設計値を示す。複数の設計値は、同じ桁数で表示できるように、正規化されても良い。

【0076】

図１２（ａ）に示すグラフが表示されることで、ユーザは、試行回数に応じてスコアがどのように改善されているか、容易に把握できる。図１２（ａ）のグラフに加えて、図１２（ｂ）に示すグラフ及び図１２（ｃ）に示すグラフから選択される１つ又は２つが表示されることで、それぞれの試行回数において、どのような条件で試行されているか、ユーザが容易に把握できる。

【0077】

図１２（ｂ）のグラフに加えて、図１３の表が表示されても良い。これにより、ユーザは、それぞれの試行回数において、どの設計項目が試行されているか、容易に把握できる。

【0078】

出力部１８は、図１４（ａ）又は図１４（ｂ）に示すような、半導体素子の構造図を表示させても良い。出力部１８は、図１２（ａ）のグラフを表示させるとともに、構造図を表示させる。表示される構造は、それまでのベストスコアが得られた設計値が反映される。例えば、図１４（ａ）は、試行回数が２００回のときの半導体素子の構造図ＳＴ１である。図１４（ｂ）は、試行回数が６００回のときの半導体素子の構造図ＳＴ２である。構造図の表示により、ユーザは、ベストスコアが得られた構造を、容易に把握できる。

【0079】

図１２（ａ）～図１２（ｃ）に示す例では、それぞれの設計項目についての試行回数が、同じである。それぞれの設計項目についての試行回数が、互いに異なっても良い。重要な設計項目についての試行回数は、他の設計項目についての試行回数よりも多く設定されることが好ましい。例えば、ドリフト層濃度についての試行回数は、他の設計項目についての試行回数よりも多く設定される。これにより、より好ましい特性値を、より少ない試行回数で得られる可能性を高めることができる。

【0080】

試行の繰り返し中に、得られたスコアに応じて、設計値の探索される範囲が変更されても良い。例えば、終了条件の目標値とは別に、スコアに対する基準値が、ユーザにより予め設定される。又は、設計値算出部１４は、スコアの目標値に基づいて基準値を設定しても良い。試行の繰り返し中に、ベストスコアが基準値に達すると、設計値算出部１４は、設計値の探索範囲を縮小する。例えば、設計値算出部１４は、探索対象である全ての設計項目の設計値について、探索範囲を縮小する。

【0081】

縮小される探索範囲の割合は、ユーザにより予め設定される。例えば、スコアが基準値に達すると、探索範囲の上限及び下限の少なくともいずれかが、所定割合変動される。又は、獲得関数に基づいて、探索範囲が縮小されても良い。例えば、設計値算出部１４は、獲得関数の出力が小さい範囲を、探索範囲から除外する。これにより、より好ましい特性値を、より少ない試行回数で得られる可能性を高めることができる。

【0082】

この例では、スコアが小さいほど、特性が良いことを示す。例えば、第１耐圧値に基づく第１スコアは、第２耐圧値に基づく第２スコアよりも小さい。第１オン抵抗に基づく第１スコアは、第２オン抵抗に基づく第２スコアよりも小さい。第１耐圧値は、第２耐圧値よりも大きい。第１オン抵抗は、第２オン抵抗よりも小さい。

【0083】

特性が良いほど、スコアは大きくても良い。例えば、第１耐圧値に基づく第１スコアは、第２耐圧値に基づく第２スコアよりも大きい。第１オン抵抗に基づく第１スコアは、第２オン抵抗に基づく第２スコアよりも大きい。第１耐圧値は、第２耐圧値よりも大きい。第１オン抵抗は、第２オン抵抗よりも小さい。

【0084】

（第２変形例）
図１５は、実施形態の第２変形例に係る設計支援方法を表すフローチャートである。
図１５に示す設計支援方法ＤＭ２では、ステップＳ３１において抽出される設計項目に対して、重み付けが実行される。

【0085】

設計支援方法ＤＭ２では、ステップＳ１０及びＳ１１の後に、設計値算出部１４が、それぞれの設計項目を重み付けする（ステップＳ４１）。例えば、より重要な設計項目について、より大きな重みが設定される。設計値算出部１４は、探索される設計項目を、確率に従って抽出する。確率は、重みに応じて設定される。重みが大きいと、抽出される確率は高くなる。以降は、図１０に示す設計支援方法ＤＭ２と同様に、ステップＳ３１、Ｓ３２、Ｓ１２～Ｓ１９、Ｓ３３、及びＳ３４が実行される。

【0086】

この設計支援方法によれば、重要な設計項目が抽出され易くなる。例えば、特性値への影響が大きい半導体層における不純物濃度（特にドリフト層濃度）の重みが、別の設計項目の重みよりも大きく設定される。より好ましい特性値が得られる可能性を、高めることができる。

【0087】

例えば、設計支援方法ＤＭ２において、一部の設計項目が抽出される。抽出された一部の設計項目の値をそれぞれ示す一部の設計値について、第１処理セットが実行される。第１処理セットの後に、別の一部の設計項目が抽出される。抽出された別の一部の設計項目の値をそれぞれ示す別の一部の設計値について、第２処理セットが実行される。前記一部の設計項目が抽出される確率は、前記別の一部の設計項目が抽出される確率と異なる。例えば、前記一部の設計項目の１つの設計値（第１設計値）は、半導体層における不純物濃度を示す。前記一部の設計項目が抽出される確率は、前記別の一部の設計項目が抽出される確率よりも高い。

【0088】

又は、それぞれの設計項目が抽出される確率は同じであり、重みに応じて、ステップＳ３３における規定回数が変化しても良い。重みが大きいほど、規定回数は、多く設定される。この設計支援方法によれば、重要な設計項目についての試行回数が多くなる。より好ましい特性値が得られる可能性を、高めることができる。

【0089】

例えば、設計支援方法ＤＭ２において、第１処理セットが繰り返される回数は、第２処理セットが繰り返される回数と異なる。前記一部の設計項目が半導体層における不純物濃度を含む場合、第１処理セットが繰り返される回数は、第２処理セットが繰り返される回数よりも多いことが好ましい。

【0090】

（第３変形例）
図１６は、実施形態の第３変形例に係る設計支援方法を表すフローチャートである。
第３変形例に係る設計支援方法ＤＭ３では、ステップＳ１０及びＳ１１が、図４に示した設計支援方法ＤＭ０と同様に実行される。抽出される設計項目の数が、「１」に設定される（ステップＳ５１）。図１０に示した設計支援方法ＤＭ１と同様に、ステップＳ３１、Ｓ３２、Ｓ１２～Ｓ１９、Ｓ３３、及びＳ３４が実行される。ステップＳ５１の直後、ステップＳ３１では、１個の設計項目が抽出される。ステップＳ３４において、終了条件が充足されていないと判定されると、設計値算出部１４は、スコアが基準値を達成しているか判定する（ステップＳ５２）。例えば、ステップＳ５２では、それまでに得られたベストスコアが参照される。基準値は、ユーザにより予め設定される。又は、設計値算出部１４は、スコアの目標値に基づいて基準値を設定しても良い。

【0091】

スコアが基準値を達成すると、抽出される設計項目の数が、「ｎ」に設定される（ステップＳ５３）。ｎは、１よりも大きい整数である。以降では、ステップＳ３１で、ｎ個の設計項目が抽出される。スコアが基準値を達成するまで、ステップＳ３１で、１個の設計項目が抽出される。

【0092】

設計支援方法ＤＭ３によれば、設計支援方法ＤＭ２に比べて、初期の探索をより早く完了できる。設計支援方法ＤＭ２に比べて、後の探索において、局所的な最適解に陥り難くできる。

【0093】

例えば、設計支援方法ＤＭ３では、一部の設計値についての第１処理セットと、別の一部の設計値についての第２処理セットと、が実行される。第２処理セットは、第１処理セットの後に実行される。第１処理セットでは、前記一部の設計値が、前記獲得関数に基づいて算出される。第２処理セットでは、前記別の一部の設計値が、前記獲得関数に基づいて算出される。前記一部の設計値に含まれる設計値の数は、前記別の一部の設計値に含まれる設計値の数よりも多い。第１処理セットは、スコアが基準値を達成する前に実行される。第２処理セットは、スコアが基準値を達成した後に実行される。

【0094】

本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。

【0095】

以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明の実施形態は、これらの具体例に限定されるものではない。例えば、設計支援システムに含まれる、抽出部、スコア算出部、ベイズ推定部、獲得関数算出部、設計値算出部、ファイル生成部、命令生成部、入力部、出力部、及び記憶部などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。

【0096】

また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。

【0097】

その他、本発明の実施の形態として上述した設計支援方法、設計支援システム、プログラム、及び記憶媒体を基にして、当業者が適宜設計変更して実施し得る全ての設計支援方法、設計支援システム、プログラム、及び記憶媒体も、本発明の要旨を包含する限り、本発明の範囲に属する。

【0098】

その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。

【0099】

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【符号の説明】

【0100】

１：設計支援システム、 １０：抽出部、 １１：スコア算出部、 １２：ベイズ推定部、 １３：獲得関数算出部、 １４：設計値算出部、 １５：ファイル生成部、 １６：命令生成部、 １７：入力部、 １８：表示部、 ２０：記憶部、 ３０：シミュレータ、 ９０：処理装置、 ９１：ＣＰＵ、 ９２：ＲＯＭ、 ９３：ＲＡＭ、 ９４：記憶装置、 ９５：入力インタフェース、 ９５ａ：入力装置、 ９６：出力インタフェース、 ９６ａ：出力装置、 ９７：通信インタフェース、 ９７ａ：サーバ、 ９８：システムバス、 １００：半導体素子、 １０１：第１電極、 １０２：第２電極、 １０２ａ：コンタクト部、 １１１：ｎ^＋形半導体層、 １１２：ｎ^-形半導体層、 １１３：ｐ形半導体層、 １１４：ｎ^＋形半導体層、 １２０：絶縁層、 １２０ａ：ゲート絶縁層、 １２１：フィールドプレート電極、 １２１ａ：第１部分、 １２１ｂ：第２部分、 １２２：ゲート電極、 ２００：半導体素子、 ２０１：第１電極、 ２０２：第２電極、 ２１１：ｐ^＋形半導体層、 ２１２：ｎ形半導体層、 ２１３：ｎ^-形半導体層、 ２１４：ｐ形半導体層、 ２１５：ｎ^＋形半導体層、 ２２０：ゲート電極、 ２２０ａ：ゲート絶縁層、 ＤＭ，ＤＭ０～ＤＭ３：設計支援方法、 ＳＴ１，ＳＴ２：構造図

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】