(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-02-26
(45)【発行日】2024-03-05
(54)【発明の名称】センサ集積回路
(51)【国際特許分類】
G01L 9/16 20060101AFI20240227BHJP
G01L 19/12 20060101ALI20240227BHJP
【ＦＩ】
G01L9/16
G01L19/12 J
【請求項の数】
18
(21)【出願番号】P 2022529548
(86)(22)【出願日】2020-03-04
(65)【公表番号】
(43)【公表日】2023-01-26
(86)【国際出願番号】 US2020020914
(87)【国際公開番号】W WO2021107968
(87)【国際公開日】2021-06-03
【審査請求日】2022-09-02
(31)【優先権主張番号】16/695,698
(32)【優先日】2019-11-26
(33)【優先権主張国・地域又は機関】US
(73)【特許権者】
【識別番号】501105602
【氏名又は名称】アレグロ・マイクロシステムズ・エルエルシー
(74)【代理人】
【識別番号】100118902
【弁理士】
【氏名又は名称】山本 修
(74)【代理人】
【識別番号】100106208
【弁理士】
【氏名又は名称】宮前 徹
(74)【代理人】
【識別番号】100196508
【弁理士】
【氏名又は名称】松尾 淳一
(74)【代理人】
【識別番号】100147991
【弁理士】
【氏名又は名称】鳥居 健一
(74)【代理人】
【識別番号】100201743
【弁理士】
【氏名又は名称】井上 和真
(72)【発明者】
【氏名】ハース，デビッド，ジェイ
(72)【発明者】
【氏名】セサレッティ，ファン・マヌエル
(72)【発明者】
【氏名】テイラー，ウィリアム・ピー
【審査官】榮永 雅夫
(56)【参考文献】
【文献】欧州特許出願公開第３４１５８７０（ＥＰ，Ａ１）
【文献】特開２０１７－１９４４６６（ＪＰ，Ａ）
【文献】米国特許出願公開第２００９／０１２８１６０（ＵＳ，Ａ１）
【文献】特開２００１－１８３２５４（ＪＰ，Ａ）
【文献】特開平１０－１７０３７７（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｇ０１Ｌ ７／００ － ２３／３２
Ｇ０１Ｌ ２７／００ － ２７／０２
Ｇ０１Ｄ ３／００ － ３／１０
Ｇ０１Ｄ ２１／００ － ２１／０２
Ｈ０１Ｌ ２９／８４
(57)【特許請求の範囲】
【請求項1】
センサ集積回路（５００）であって、第１のダイアフラム（５３５）を形成する第１のキャビティ（５３３）と第２のダイアフラム（５３９）を形成する第２のキャビティ（５３７）とを含む基板（５５０）であって、前記第１のダイアフラム（５３５）が前記第１のダイアフラム（５３５）にかかる圧力差によって変形可能であり、前記第２のダイアフラム（５３９）が前記第２のダイアフラム（５３９）にかかる圧力差によって変形可能である、基板（５５０）と、
第１のアナログ信号（５２０ａ）に応答して第１の処理済信号（５３０ａ）を生成する第１の処理チャネル（５１６）であって、前記第１のダイアフラム（５３５）の変形を検出することによって前記第１のダイアフラム（５３５）にかかる前記圧力差を検出するように構成され、前記第１のダイアフラム（５３５）に隣接して配置された第１の感知素子（５１２）によって前記第１のアナログ信号（５２０ａ）が供給される、第１の処理チャネル（５１６）と、
第２のアナログ信号（５２０ｂ）に応答して第２の処理済信号（５３０ｂ）を生成する第２の処理チャネル（５１８）であって、前記第２のダイアフラム（５３９）の変形を検出することによって前記第２のダイアフラム（５３９）にかかる前記圧力差を検出するように構成され、前記第２のダイアフラム（５３９）に隣接して配置された第２の感知素子（５１４）によって前記第２のアナログ信号（５２０ｂ）が供給される、第２の処理チャネル（５１８）と、
前記第１の処理済信号（５３０ａ）および前記第２の処理済信号（５３０ｂ）に応答し、前記第１の処理済信号（５３０ａ）および前記第２の処理済信号（５３０ｂ）が所定量を超えて互いに異なるときに前記センサ集積回路（５００）の故障を検出して前記故障を示す故障信号（５４２）を生成するように構成されたチェッカ回路（５３４）とを備え、
前記チェッカ回路（５３４）は、前記第１の処理済信号（５３０ａ）をサンプリングして第１のサンプリング信号を生成するように構成された第１のサンプル回路（２０６；２５６）と、前記第２の処理済信号（５３０ｂ）を処理して第２のサンプリング信号を生成するように構成された第２のサンプル回路（２０８；２５８）と、前記第１のサンプリング信号および前記第２のサンプリング信号に応答し、前記故障信号（５４２）を生成するように構成されたウィンドウコンパレータ（２２０；２７０）とを含む、センサ集積回路（５００）において、
前記第１の感知素子（５１２）は前記第１のキャビティ（５３３）よりなる第１の圧力感知素子（５１２）を含み、前記第２の感知素子（５１４）は前記第２のキャビティ（５３７）よりなる第２の圧力感知素子（５１４）を含み、
前記第１の圧力感知素子（５１２）および第２の圧力感知素子（５１４）は、磁場感知素子（５４３，５４５；５２１，５２７）を含むとともに、前記磁場感知素子（５４３，５４５；５２１，５２７）に隣接するバックバイアス磁石、永久磁石またはコイル（５２１，５２７）のうちの１つを備え、
前記第１の圧力感知素子（５１２）によって検出される磁場の強さは、前記第１のダイアフラム（５３５）の変形に応じて変化し、前記第２の圧力感知素子（５１４）によって検出される磁場の強さは、前記第２のダイアフラム（５３９）の変形に応じて変化する、
センサ集積回路（５００）。
【請求項2】
前記基板（５５０）は、半導体ウェハ、シリコン・オン・インシュレータ（ＳＯＩ）ウェハ、またはシリコンウェハを含む、請求項１に記載のセンサ集積回路（５００）。
【請求項3】
前記基板（５５０）は、ガラスウェハを含む、請求項１に記載のセンサ集積回路（５００）。
【請求項4】
前記第１のダイアフラムの幅（Ｗ１）は、前記第２のダイアフラムの幅（Ｗ２）より大きい、請求項１に記載のセンサ集積回路（５００）。
【請求項5】
前記第１のダイアフラム（５３５）の厚さ（ｔ１）は、前記第２のダイアフラム（５３９）の厚さ（ｔ２）より大きい、請求項１に記載のセンサ集積回路（５００）。
【請求項6】
前記第１のダイアフラム（５３５）は、第１の材料を含み、前記第２のダイアフラム（５３９）は、前記第１の材料と異なる第２の材料を含む、請求項１に記載のセンサ集積回路（５００）。
【請求項7】
前記第１のダイアフラム（５３５）と前記第２のダイアフラム（５３９）は、表面マイクロマシニング、および、バルクマイクロマシニングで作成された、請求項１に記載のセンサ集積回路（５００）。
【請求項8】
前記第１のダイアフラム（５３５）および前記第２のダイアフラム（５３９）に隣接する強磁性材料をさらに備える、請求項１に記載のセンサ集積回路（５００）。
【請求項9】
前記第１の圧力感知素子（５１２）は第１の容量感知素子を含み、前記第２の圧力感知素子（５１４）は第２の容量感知素子を含み、前記第１の圧力感知素子（５１２）によって検出される静電容量の量は、前記第１のダイアフラム（５３５）の変形に応じて変化し、前記第２の圧力感知素子（５１４）によって検出される静電容量の量は、前記第２のダイアフラム（５３９）の変形に応じて変化する、請求項１に記載のセンサ集積回路（５００）。
【請求項10】
前記第１の容量感知素子は、前記第１のキャビティ（５３３）の反対側に第１の対をなす電極（５２１，５４３）を含み、前記第２の容量感知素子は、前記第２のキャビティ（５３７）の反対側には、第２の対をなす電極（５２７，５４５）を含む、請求項９に記載のセンサ集積回路（５００）。
【請求項11】
前記第１の圧力感知素子（５１２）および第２の圧力感知素子（５１４）は、圧電感知素子（５２４，５５４，５５６，５５８）を含み、前記第１の圧力感知素子（５１２）によって検出される電圧量は、前記第１のダイアフラム（５３５）の変形に応じて変化し、前記第２の圧力感知素子（５１４）によって検出される電圧量は、前記第２のダイアフラム（５３９）の変形に応じて変化する、請求項１に記載のセンサ集積回路（５００）。
【請求項12】
前記第１のダイアフラム（５３５）および前記第２のダイアフラム（５３９）に、前記磁場感知素子（５４３，５４５；５２１，５２７）、および、前記磁場感知素子（５４３，５４５；５２１，５２７）に隣接するバックバイアス磁石、永久磁石またはコイル（５２１，５２７）のうちの１つが配置されている、請求項１に記載のセンサ集積回路（５００）。
【請求項13】
前記第１のダイアフラム（５３５）および前記第２のダイアフラム（５３９）に、軟質強磁性材料が配置されている、請求項８に記載のセンサ集積回路（５００）。
【請求項14】
前記第１の処理チャネル（５１６）は、第１の精度を有し、前記第２の処理チャネル（５１８）は、前記第１の精度と異なる第２の精度を有する、請求項１に記載のセンサ集積回路（５００）。
【請求項15】
前記基板（５５０）は、前記第１の感知素子（５１２）および前記第２の感知素子（５１４）を支持するようにさらに構成される、請求項１に記載のセンサ集積回路（５００）。
【請求項16】
前記基板（５５０）とは別の第２の基板を含み、前記基板（５５０）は、前記第１の感知素子（５１２）を支持するように構成され、
前記第２の基板が、前記第２の感知素子（５１４）を支持するように構成される、
請求項１に記載のセンサ集積回路（５００）。
【請求項17】
前記基板（５５０）は、前記第１の処理チャネル（５１６）、前記第２の処理チャネル（５１８）、および前記チェッカ回路（５３４）を支持するように構成される、請求項１６に記載のセンサ集積回路（５００）。
【請求項18】
前記基板（５５０）は、深部反応性イオンエッチングプロセスまたは等方性シリコンウェットエッチングプロセスのうちの少なくとも一方を用いて形成される、請求項１に記載のセンサ集積回路（５００）。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、一般に、センサ集積回路に関するものであり、より詳細には、厳しい安全要件を満たすように設計された回路および関連する方法に関するものである。
【背景技術】
【0002】
知られているように、センサは様々な用途で様々な機能を発揮するために使用されている。いくつかのセンサは、例として、歯車またはリング磁石の形態の強磁性体などの対象物の近接または運動に関連する磁場を感知するため、または電流を感知するために、ホール効果素子または磁気抵抗素子などの１つまたは磁場感知素子を備えている。
【0003】
センサは、電子回路をサポートする１つまたは複数の半導体ダイを含む集積回路（ＩＣ）の形で提供されることが多く、オプションとして、磁石などの追加要素および／またはコンデンサ、インダクタ、もしくは抵抗などの受動部品も備える。
【0004】
センサ集積回路は、自動車制御システムなど安全性が重要視される用途に広く使用されている。センサの許容品質レベル、故障率、全体的な機能安全に関する要件を定めた様々な仕様がある。このような要求を満たすための１つの方法として、センサ集積回路に冗長な同一回路を使用することがある。
【発明の概要】
【0005】
本明細書では、第１のダイアフラムにかかる圧力差によって変形可能な第１のダイアフラムを形成する第１のキャビティと、第２のダイアフラムにかかる圧力差によって変形可能な第２のダイアフラムを形成する第２のキャビティとを含む基板を備えたセンサ集積回路を説明する。センサ集積回路に備わるのは、第１のアナログ信号に応答して第１の処理済信号を生成することができる第１の処理チャネルである。第１のアナログ信号は、第１のダイアフラムの変形を検出することによって第１のダイアフラムにかかる圧力差を検出するように構成され、第１のダイアフラムに隣接して配置された第１の感知素子によって供給され得る。また、センサ集積回路には、第２のアナログ信号に応答して第２の処理済信号を生成することができる第２の処理チャネルが備わる。第２のアナログ信号は、第２のダイアフラムの変形を検出することによって第２のダイアフラムにかかる圧力差を検出するように構成され、第２のダイアフラムに隣接して配置された第２の感知素子によって供給され得る。センサ集積回路には、第１の処理済信号および第２の処理済信号に応答し、第１の処理済信号および第２の処理済信号が所定量を超えて互いに異なるときにセンサ集積回路の故障を検出して故障を示す故障信号を生成するように構成することができるチェッカ回路が備わる。チェッカ回路は、第１の処理済信号をサンプリングして第１のサンプリング信号を生成するように構成された第１のサンプル回路と、第２の処理済信号を処理して第２のサンプリング信号を生成するように構成された第２のサンプル回路と、第１のサンプリング信号および第２のサンプリング信号に応答し、故障信号を生成するように構成されたウィンドウコンパレータとを含むことができる。
【0006】
センサ集積回路の基板は、シリコン・オン・インシュレータ（ＳＯＩ）ウェハ、シリコンウェハ、またはガラスウェハを含むことができる。センサ集積回路の第１のダイアフラムの幅は、センサ集積回路の第２のダイアフラムの幅より大きくすることができる。いくつかの例では、第１のダイアフラムの厚さは、第２のダイアフラムの厚さよりも大きくすることができる。
【0007】
実施形態において、第１のダイアフラムおよび第２のダイアフラムは、センサ膜内に形成することができる。他の実施形態では、第１のダイアフラムは、第１の材料を含み、第２のダイアフラムは、第１の材料とは異なる第２の材料を含む。センサ集積回路は、センサ膜上に配置される表面マイクロマシニング圧力センサおよびバルクマイクロマシニング圧力センサを備えることができる。
【0008】
他の実施形態では、センサ集積回路は、複数の圧力感知素子を備えることができ、第１のキャビティは、第１の圧力感知素子を含むことができ、第２のキャビティは、第２の圧力感知素子を含むことができる。第１および第２の圧力感知素子は、磁場感知素子を含むことができ、第１の感知素子によって検出される磁場の強さは、第１のダイアフラムの変形に応じて変化し、第２の素子によって検出される磁場の強さは、第２のダイアフラムの変形に応じて変化し得る。センサ集積回路は、第１のダイアフラムおよび第２のダイアフラムに隣接し得る強磁性材料を備えることができ、磁場感知素子に隣接するバックバイアス磁石、永久磁石またはコイルのうちの１つを備えることができる。第１および第２の圧力感知素子は、第１の感知素子によって検出される静電容量の量が第１のダイアフラムの変形に応じて変化し、第２の素子によって検出される静電容量の量が第２のダイアフラムの変形に応じて変化し得るように、容量感知素子を含むことができる。
【0009】
いくつかの例では、センサ集積回路は、第１のキャビティが第１の対をなす圧力感知用電極を含み、第２のキャビティが第２の対をなす圧力感知用電極を含むように、複数の圧力感知用電極を備えることができる。第１の対をなす圧力感知用電極および第２の対をなす圧力感知用電極は、ピエゾ抵抗器またはピエゾトランジスタを含み得る圧電センサであり得る。
【0010】
さらに他の例では、センサ集積回路は、第１の感知素子によって検出される電圧の量が第１のダイアフラムの変形に応じて変化し、第２の素子によって検出される電圧の量が第２のダイアフラムの変形に応じて変化する圧電感知素子を含む第１および第２の圧力感知素子を備えることができる。
【0011】
センサ集積回路は、第１のダイアフラムおよび第２のダイアフラムに配置される磁性体素子を備えることができ、この磁性体素子は、硬質強磁性材料または軟質強磁性材料であり得る。他の例では、第１の処理チャネルは、第１の精度を有することができ、第２の処理チャネルは、第１の精度とは異なる第２の精度を有することができる。さらに他の例では、基板は、第１の感知素子および第２の感知素子を支持するようにさらに構成することができる。
【0012】
実施形態では、基板は、第１の感知素子を支持するようにさらに構成され、第１の感知素子を支持する基板とは別の第２の基板が、第２の感知素子を支持するように構成される。いくつかの例では、基板は、第１の処理チャネル、第２の処理チャネル、およびチェッカ回路を支持するように構成され得る。
【0013】
他の実施形態では、基板は、深部反応性イオンエッチングプロセスまたは等方性シリコンウェットエッチングプロセスのいずれかを使用して形成することができる。
【0014】
また、第１のアナログ信号に応答して第１の処理済信号を生成することができる第１の処理チャネルを備えることができるセンサ集積回路が説明され、第１のアナログ信号は、入射光子を検出するように構成された第１の半導体構造によって供給され得る。センサ集積回路は、第２のアナログ信号に応答して第２の処理済信号を生成することができる第２の処理チャネルを備えることができ、第２のアナログ信号は、入射光子を検出するように構成された第２の半導体構造によって供給され得る。センサ集積回路は、第１の処理済信号および第２の処理済信号に応答し、第１の処理済信号および第２の処理済信号が所定量を超えて互いに異なるときにセンサ集積回路の故障を検出して故障を示す故障信号を生成するように構成されたチェッカ回路を備えることもできる。チェッカ回路は、第１の処理済信号をサンプリングして第１のサンプリング信号を生成するように構成された第１のサンプル回路と、第２の処理済信号を処理して第２のサンプリング信号を生成するように構成された第２のサンプル回路と、第１のサンプリング信号および第２のサンプリング信号に応答し、故障信号を生成するように構成されたウィンドウコンパレータとを含むことができる。
【0015】
いくつかの例では、第１の半導体構造は第１の材料を含むことができ、第２の半導体構造は第２の材料を含むことができ、第１の材料は第２の材料と異なる。
【0016】
他の例では、第１の半導体構造は、第１の表面積を有することができ、第２の半導体構造は、第２の表面積を有することができ、第１の表面積は、第２の表面積よりも大きい。
【0017】
さらに他の例では、基板は、第１の半導体構造および第２の半導体構造を支持するように構成することができる。
【0018】
センサ集積回路は、第１の半導体構造、第１の処理チャネル、第２の処理チャネル、およびチェッカ回路を支持するように構成することができる第１の基板と、第２の半導体構造を支持するように構成することができる第２の基板とを備えることができる。
【0019】
本開示の前述の特徴、および本開示自体は、以下の図面の詳細な説明からより完全に理解され得る。図面は、開示された技術を説明し、理解する上で助けとなる。全ての可能な実施形態を図示し説明することはしばしば非現実的または不可能であるため、提供される図は、１つまたは複数の例示的な実施形態を描いている。したがって、図は、本発明の範囲を限定することを意図していない。図中の同様の符号は、同種の要素を示す。
【図面の簡単な説明】
【0020】
【図1】非同種（ｎｏｎ－ｈｏｍｏｇｅｎｏｕｓ）の処理チャネルを備えるセンサ集積回路のブロック図である。
【図1A】例示的なアナログセンサ集積回路のブロック図である。
【図1B】例示的なデジタルセンサ集積回路のブロック図である。
【図2】例示的なチェッカ回路のブロック図である。
【図2A】代替のチェッカ回路のブロック図である。
【図3】例示的なアナログ－デジタル変換器の概略図である。
【図3A】代替のアナログ－デジタル変換器の概略図である。
【図4】例示的なデジタル信号経路のブロック図である。
【図4A】代替的なデジタル信号経路のブロック図である。
【図5】代替的なセンサ集積回路のブロック図である。
【発明を実施するための形態】
【0021】
図１を参照すると、センサ集積回路（ＩＣ）１０は、第１の精度で第１の処理済信号３０ａを生成するための第１のアナログ信号２０ａに応答する第１の処理チャネル１６と、第２の精度で第２の処理済信号３０ｂを生成するための第２のアナログ信号２０ｂに応答する第２の処理チャネル１８とを備える。第２の処理チャネル１８の第２の精度は、第１の処理チャネル１６の第１の精度と異なる。チェッカ回路、すなわちエラー検出器３４は、第１の処理済信号３０ａおよび第２の処理済信号３０ｂに応答し、第１の処理済信号３０ａおよび第２の処理済信号３０ｂが所定量を超えて互いに異なるときに、センサＩＣ１０の故障を検出するように構成される。
【0022】
第１および第２の処理チャネル１６、１８はそれぞれ、アナログ信号２０ａ、２０ｂを処理して外部パラメータを感知し、感知したパラメータを示すそれぞれの処理済信号３０ａ、３０ｂを供給するように設計されている。実施形態において、第１の処理チャネル１６は、より厳しい一連の要件（例えば、より速い処理速度および／または精度）を満たすように設計された第１の処理チャネルと称されることがあり、第２の処理チャネル１８は、それほど厳しくない要件を満たすがそれでも適用される安全規格を満たすために動作冗長を達成するには十分であるように設計された第２の処理チャネルと称されることがある。処理済信号３０ａ、３０ｂが（チェッカ回路３４によって判定されるように）所定量を超えて互いに異なることは、センサＩＣ１０内で故障が発生したことを示す指標を提供する。
【0023】
より一般的には、２つの固有の（すなわち、非同種(ｎｏｎ－ｈｏｍｏｇｅｎｏｕｓ)の）処理チャネル１６、１８と、２つのチャネルの出力を比較するチェッカ回路３４とを用いることによって、高いレベルの安全基準適合を達成することができる。「非同種の」処理チャネル１６、１８が意味するのは、チャネルが少なくとも１つの点で互いに異なるということである。処理チャネル１６、１８間の非同種性の例は、処理チャネルに異なる精度を与えること、処理チャネルに１つまたは複数の異なるタイプの回路要素および／または回路を与えること、各処理チャネルに異なるアナログ入力信号を与えること、および／または処理チャネルに異なる感知方法を実装することを含む。さらに、処理チャネルは、互いに対して複数の非同種性を有することができる。処理チャネルの非同種性のタイプの具体例は、以下で説明される。
【0024】
安全規格の中には、一点故障や潜伏故障など、異なるタイプの故障に対して異なる故障動作要件を規定しているものがある。さらに、特定のアプリケーションは、センサによって故障が削除されなければならない異なる故障報告時間（故障許容時間と呼ばれることもある）を要求することがある。非同種処理チャネル１６、１８は、異なる処理精度を有し、かつ、故障動作要件を満たすことができる。例えば、第１の処理チャネル１６は、第２の処理チャネル１８よりも正確な感知を実施することができる。処理チャネル１６、１８の間に１つまたは複数の非同種性があっても、チャネルは、それぞれの第１および第２の処理済信号３０ａ、３０ｂを生成するために同じまたは異なる精度を有するように設計できることが理解されるであろう。
【0025】
各処理チャネル１６、１８は、処理チャネル１６における第１の信号経路２４ａおよび第２の処理チャネル１８における第２の信号経路２４ｂのような、少なくともそれぞれの信号経路を含む。処理チャネル１６、１８は、図示のように、それぞれの増幅器２２ａ、２２ｂをさらに含んでもよい。
【0026】
各処理チャネル１６、１８は、本明細書ではセンサ１２、１４として図示されている感知素子または複数の感知素子によって生成されるアナログ信号に応答する。いくつかの実施形態では、各処理チャネル１６、１８は、それぞれのセンサ１２、１４によって生成されたそれぞれのアナログ信号２０ａ、２０ｂに応答し、他の実施形態では、各処理チャネル１６、１８は、同じセンサ１２によって生成された同じアナログ信号（例えば、信号２０ａ）に応答する。処理チャネル１６、１８が同じアナログ信号に応答し得る１つの例示的なアプリケーションは、両方の処理チャネルにアナログ信号を供給するセンサが相電流を測定するように構成されたシャント抵抗器である三相モータ制御装置である。センサ１２、１４は、以下で説明されるように、センサＩＣ１０の一部を形成することができ（すなわち、センサＩＣ１０と一体化またはセンサＩＣ１０に内蔵する）、あるいは、センサＩＣ１０の外付けとすることもできる。
【0027】
一般に、センサ１２、１４は、外部パラメータを感知するための１つまたは複数の感知素子を備える。例として、いくつかの実施形態では、センサ１２、１４は、ターゲット物体の動きによって影響され得るような、または導体を通る電流の流れから生じ得るような磁場を感知する１つまたは複数の磁場感知素子、または磁場変換器を備える。他のタイプのデバイスが感知素子を提供してもよい。例えば、センサは、電流を示す電圧信号を生成するように構成された抵抗器、光学的感知素子、または圧力感知素子を含んでもよい。
【0028】
このようなセンサ１２、１４によって生成されたアナログ信号に応答するセンサＩＣ１０は、磁場の方向の角度を感知する角度センサ、導体を通る電流によって発生する磁場を感知する電流センサ、物体の近接を感知する磁気スイッチ、磁場センサがバックバイアス磁石または他の磁石と組み合わせて使用される場合、例えばリング磁石または強磁性ターゲット（例えば、歯車の歯）の磁区である回転物体の特徴を感知する回転検出器、磁場の磁場密度を感知するリニア磁場センサ、圧力センサ、光検出器、およびモータ制御回路などを含むがこれらに限定されない様々な用途で使用することができる。
【0029】
センサ１２、１４が１つまたは複数の磁場感知素子を備える実施形態では、そのような素子は、ホール効果素子、磁気抵抗素子、または磁気トランジスタであり得るが、これらに限定されるものではない。知られているように、ホール効果素子には異なるタイプがあり、例えば、平面ホール素子、垂直ホール素子、および円形垂直ホール（ＣＶＨ：Ｃｉｒｃｕｌａｒ Ｖｅｒｔｉｃａｌ Ｈａｌｌ）素子がある。また、知られているように、磁気抵抗素子には異なるタイプがあり、例えば、アンチモン化インジウム（ＩｎＳｂ）などの半導体磁気抵抗素子、巨大磁気抵抗（ＧＭＲ：Ｇｉａｎｔ ＭａｇｎｅｔｏＲｅｓｉｓｔａｎｃｅ）素子（スピンバルブ構造を含む）、異方性磁気抵抗素子（ＡＭＲ：Ａｎｉｓｏｔｒｏｐｉｃ ＭａｇｎｅｔｏＲｅｓｉｓｔａｎｃｅ ｅｌｅｍｅｎｔ）、トンネル磁気抵抗（ＴＭＲ：Ｔｕｎｎｅｌｉｎｇ ＭａｇｎｅｔｏＲｅｓｉｓｔａｎｃｅ）素子、および磁気トンネル接合（ＭＴＪ：Ｍａｇｎｅｔｉｃ Ｔｕｎｎｅｌ Ｊｕｎｃｔｉｏｎ）などが存在する。磁場感知素子は、単一の素子であってもよいし、あるいは、ハーフブリッジまたはフル（ホイートストン）ブリッジなど、様々な構成で配置された２つ以上の磁場感知素子を含んでもよい。デバイスのタイプおよび他の用途要件に応じて、磁場感知素子は、シリコン（Ｓｉ）またはゲルマニウム（Ｇｅ）などのＩＶ型半導体材料、またはガリウムヒ素（ＧａＡｓ）またはインジウム化合物、例えばアンチモン化インジウム（ＩｎＳｂ）などのＩＩＩ－Ｖ型半導体材料でできたデバイスであり得る。
【0030】
センサＩＣ１０は、１つまたは複数の出力信号を生成する。例えば、第１の信号経路２４ａからの第１の処理済信号３０ａおよび第２の信号経路２４ｂからの第２の処理済信号３０ｂのうちの一方または両方は、ＩＣ１０の外部の回路およびシステムに供給されることによって、センサ１２、１４によって感知されたパラメータの表示を提供し得る。さらに、チェッカ回路３４は、さらなる処理またはアクションのために外部の回路およびシステムに結合され得る故障信号４２を供給してもよい。いくつかの実施形態では、チェッカ回路３４からの故障信号４２は、「複合」出力信号、または故障情報だけでなくセンサＩＣ１０によって感知されたパラメータに関する情報を伝える信号を供給するために、第１および／または第２の処理済信号３０ａ、３０ｂと結合されてもよい。
【0031】
センサＩＣ出力信号を生成するために使用される第１のおよび第２の処理チャネル１６、１８の特定の信号処理機能は、感知されたパラメータおよびＩＣ１０の目的に依存する。例えば、センサＩＣ１０が電流センサを形成する実施形態では、処理チャネル１６、１８は、図１Ａの例示的実施形態に関連して以下で説明されるように、１つまたは複数の磁場感知素子または抵抗器の形態のセンサによって生成されたアナログ電圧信号を増幅してもよく、このアナログ電圧信号は、導体を通る電流のレベルを示す大きさを有している。別の例として、センサＩＣ１０が角度センサを形成する実施形態では、処理チャネル１６、１８は、１つまたは複数の磁場感知素子からのアナログ信号に応答してもよく、図１Ｂの例示的な実施形態に関連して以下で説明されるように、磁場信号のデジタル化バージョンのアークタンジェントを算出することにより磁場の角度を決定してもよい。
【0032】
上述した配置は、特定の用途および／または安全要件に適合するように、様々なオプションを備えることができる。オプションの要素および接続は、特定の点線接続および要素の外形によって図に示されている。
【0033】
いくつかの実施形態では、センサＩＣ１０は、さらに、第２のチェッカ回路３６を備える。第２のチェッカ回路３６は、第１のチェッカ回路３４と同様に、第１の処理済信号３０ａおよび第２の処理済信号３０ｂに応答し、第１の処理済信号３０ａおよび第２の処理済信号３０ｂが所定量を超えて互いに異なるときにセンサＩＣ１０における故障を検出するように構成される。第２のチェッカ回路３６によって生成された故障信号４４は、ＩＣ１０の出力信号として外部の回路および／またはシステムに供給され得る。
【0034】
第１および第２のチェッカ回路３４、３６の両方を利用するいくつかの実施形態では、各チェッカ回路によって生成された故障信号４２、４４を論理回路（ここでは、論理またはゲート４０）に結合することによって、故障信号４２または故障信号４４のいずれかがセンサＩＣにおける故障状態を示すときに、センサＩＣ１０における故障を示す故障信号４６を生成することができる。そのような実施形態において、論理回路４０の出力信号４６は、外部回路および／またはシステムに対するＩＣ１０のさらなる（または代替の）出力信号として供給され得る。さらに、第１および第２のチェッカ回路３４、３６は、同一であってもよく、または非同種のチェッカ回路であってもよい。
【0035】
センサＩＣ１０は、全体的に、電子回路を支持する１つまたは複数の半導体ダイと、ＩＣの外部からＩＣ回路への電気接続が可能な複数のリードを有するリードフレームとを備え、任意選択で追加のディスクリート部品を含んでもよい。少なくとも半導体ダイおよびリードフレームの一部を含むＩＣ１０の一部は、ＩＣパッケージを形成する非導電性のモールド材料によって囲まれているが、他の部分（リードの接続部分など）はモールド材料によって囲まれておらず、ＩＣ内の接続点へのアクセスを許可する。
【0036】
点線のボックス５０、５０ａ、５０ｂ、５０ｃ、および５０ｄ、ならびに６０は、センサＩＣパッケージ内の可能な個々の半導体ダイを表す。上述したように、センサ１２、１４は、センサＩＣ１０の内部にあってもよいし、あるいは、ＩＣの外部にあってもよい。説明した回路を１つまたは複数のダイに分割する点では多くのバリエーションが可能であり、どのバリエーションを採用するかは、一般に、安全要件とスペースおよびコストの考慮に基づいて決定される。
【0037】
いくつかの実施形態では、ＩＣ１０は、第１の処理チャネル１６、第２の処理チャネル１８、およびチェッカ回路３４を支持する単一の半導体ダイ（ここではボックス５０ｂおよび５０ｄを含む）だけを備えている。一方または両方のセンサ１２、１４がＩＣに内蔵されているそのような単一ダイの実施形態では、単一ダイは、センサ１２、１４を追加的に支持でき、その場合、そのような単一ダイは、ボックス５０によって表され得る。
【0038】
他の実施形態では、ＩＣ１０は、それぞれが回路の一部を支持し、他のダイと同じパッケージで提供される複数の半導体ダイを備えることができる。センサ１２、１４がＩＣ１０の外部にある第１のマルチダイの実施形態を考えると、そのような例示的な実施形態は、第１の処理チャネル１６および第１のチェッカ回路３４が第１のダイ５０ｂによって支持され、第２の処理チャネル１８、第２のチェッカ回路３６、および論理回路４０が第２のダイ５０ｄによって支持される。センサ１２、１４がＩＣ１０内に含まれるマルチダイ実施形態において、そのような例示的な実施形態は、第１のセンサ１２、第１の処理チャネル１６、および第１のチェッカ回路３４がボックス５０ａおよび５０ｂによって表される第１のダイによって支持され、第２のセンサ１４、第２の処理チャネル１８、第２のチェッカ回路３６、およびロジック回路４０がボックス５０ｃおよび５０ｄによって表される第２のダイによって支持される。複数の半導体ダイの間の回路の特定のパーティショニングは、変化させることができることが理解されるであろう。
【0039】
いくつかの実施形態では、ボックス５０内、またはボックス５０ｂ、５０ｃ内に示される上述の回路を重複させることによって、追加の冗長性を提供することが望ましい場合がある。そのような例の１つでは、センサＩＣ１０は、ボックス５０内の全ての回路と、同一のボックス６０内のそのような回路の複製を備える。より詳細には、この種のそのような例において、第１の半導体ダイ５０は、第１のセンサ１２、第２のセンサ１４、第１の処理チャネル１６、第２の処理チャネル１８、およびチェッカ回路３４を支持することができる。ボックス６０で表すことができるような（同じＩＣパッケージ内の）第２の半導体ダイは、第１のセンサ１２と同じまたは類似の第３のセンサ、第２のセンサ１４と同じまたは類似の第４のセンサ、第１の処理チャネル１６と同じまたは類似の第３の処理チャネル、および第２の処理チャネル１８と同じまたは類似の第４の処理チャネル、ならびに、チェッカ回路３４と同じまたは類似のチェッカ回路を支持することができる。この配置により、２つの同一のダイからの故障信号が、どちらのダイがＩＣ出力を与えることを「任せる」ことができるかの指標を提供するので、追加のレベルの冗長性および安全完全性が達成され得る。言い換えれば、一方のダイからのチェッカ回路が故障を示し、他方のダイからのチェッカ回路が故障を示さないとき、故障が検出されないダイからの出力信号に基づいてシステム動作を継続することができる。
【0040】
図１Ａを参照すると、例示的なセンサＩＣ１０’は、リニア磁場センサまたは電流センサのようなアナログセンサの形態で提供される。実施形態において、センサ１２’は、ＧＭＲ素子などの１つまたは複数の磁気抵抗素子を含み、センサ１４’は、垂直ホール素子などの１つまたは複数のホール効果素子を含む。各センサ１２’、１４’は、それぞれの処理チャネル１６’、１８’に結合するためのそれぞれのアナログ磁場感知信号２０ａ’、２０ｂ’を生成する。例えば、そのような磁場信号２０ａ’、２０ｂ’のそれぞれは、近接する導体（図示せず）を通る電流の流れによって発生する磁場などの磁場に応答して発生する実質的に正弦波の信号の形態をとることができる。
【0041】
第１の処理チャネル１６’は、増幅器２２ａ’および第１の信号経路２４ａ’を含み、第２の処理チャネル１８’は、増幅器２２ｂ’および第２の信号経路２４ｂ’を含む。実施形態では、信号経路２４ａ’、２４ｂ’のそれぞれは、アナログフィルタの形態をとる。例えば、信号経路２４ａ’は、スイッチキャパシタフィルタであってもよく、信号経路２４ｂ’は、ＲＣフィルタであってもよい。したがって、第１の信号経路２４ａ’によって生成される第１の処理済信号３０ａ’は、アナログフィルタされた信号であってもよく、第２の信号経路２４ｂ’によって生成される第２の処理済信号３０ｂ’は、アナログフィルタされた信号であるが第１の処理済信号３０ａ’とは異なるフィルタタイプでフィルタされた信号であってもよい。
【0042】
第１のアナログ信号経路２４ａ’の出力に結合されたバッファ７０は、センサＩＣ１０’の外部の回路およびシステムに結合され得るように、センサ出力信号７２を供給する。したがって、この例では、ＧＭＲセンサ１２’によって検出された磁場は、センサＩＣ出力信号７２を供給するために、信号経路２４’によってフィルタリングされる。
【0043】
第２の処理チャネル１８’は、第１の処理チャネル１６’における故障の検出を可能にするために、非同種的な冗長性のために提供される。しかしながら、処理済信号３０ｂ’もまた、冗長な出力信号を与えるために、センサＩＣ１０’の外部の回路およびシステムに供給され得ることが理解されよう。
【0044】
チェッカ回路３４’は、第１の処理済信号３０ａ’および第２の処理済信号３０ｂ’を受信するように結合された入力を有し、図示のように、出力において故障信号４２’を生成する。様々なタイプのチェッカ回路が可能である。アナログセンサＩＣ１０’’のための好適な例示のアナログチェッカ回路３４’は、図２に示され、以下に説明される。ここでは、チェッカ回路３４’は、第１の処理済信号３０ａ’と第２の処理済信号３０ｂ’との比較を行い、信号３０ａ’、３０ｂ’が所定量を超えて異なるときに、センサＩＣの故障を示す故障信号４２’を生成する、ということで十分であろう。図１ＡのアナログセンサＩＣ１０’は１つのチェッカ回路３４’のみを備えるが、第２のチェッカ回路（例えば、図１のチェッカ回路３６）が設けられ得ることが理解されよう。
【0045】
センサ１０’は、処理チャネル１６および１８が複数の意味で異なる（すなわち、複数の非同種性を有する）センサの例である。特に、第１の処理チャネル１６は、第２の処理チャネル１８とは異なる回路タイプを含む（すなわち、スイッチキャパシタフィルタ２４ａ’は、ＲＣフィルタ２４ｂ’とは異なる）。さらに、第１の処理チャネル１６’は、第１のセンサタイプ（例えば、ＧＭＲ素子）からのアナログ信号２０ａ’に応答し、第２の処理チャネル１８’は、第１のセンサタイプとは異なる、第２のセンサタイプ（例えば、垂直ホール効果素子）からのアナログ信号２０ｂ’に応答する。
【0046】
図１Ｂを参照すると、例示的なセンサＩＣ１０’’は、デジタル信号経路２４ａ’’および２４ｂ’’を備える。デジタルセンサＩＣ１０’’は、図示のように、センサ１２’’、１４’’からのアナログ入力信号２０ａ’’、２０ｂ’’に対して信号処理機能を実行するために様々な形態を取り得る。例として、センサＩＣ１０’’は、磁場方向の角度を感知する角度センサ、対象物の回転などの移動速度を感知する速度センサ、またはモータ位相電流を感知するように構成されたモータ制御器であってもよい。
【0047】
実施形態において、センサＩＣ１０’’は角度センサであり、センサ１２’’は円形垂直ホール（ＣＶＨ）素子を含み、センサ１４’’は図４および４Ａに関連して以下で説明されるように１つまたは複数の平面ホール効果素子を含む。各センサ１２’’、１４’’は、それぞれの処理チャネル１６’’、１８’’に結合するためのそれぞれの磁場感知信号２０ａ’’、２０ｂ’’を生成する。例えば、そのような磁場信号２０ａ’’、２０ｂ’’のそれぞれは、その角度が決定されるべき磁場に応答して生成され得るように、実質的に正弦波の信号の形態を取り得る。
【0048】
処理チャネル１６’’は、増幅器２２ａ’’、アナログ－デジタル変換器（ＡＤＣ）２６ａ、および第１のデジタル信号経路２４ａ’’を含む。処理チャネル１８’’は、増幅器２２ｂ’’、ＡＤＣ２６ｂ、および第２のデジタル信号経路２４ｂ’’を含む。より詳細には、第１のデジタル信号経路２４ａ’’は、ＡＤＣ２６ａからデジタル出力信号を受信するように結合され、第１の処理済信号３０ａ’’を生成し、第２のデジタル信号経路２４ｂは、ＡＤＣ２６ｂからデジタル出力信号を受信するように結合され、第２の処理済信号３０ｂ’’を生成する。
【0049】
各処理チャネル１６’’、１８’’は、異なるタイプのＡＤＣ２６ａ、２６ｂを含んでもよい。例えば、ＡＤＣ２６ａは、図３に示すようなシグマ・デルタ型ＡＤＣの形態をとってよく、ＡＤＣ２６ｂは、図３Ａに示すようなデュアルスロープＡＤＣの形態をとってよく、これら両方は後述される。この例示的な実施形態では、ＡＤＣ２６ａは、ＡＤＣ２６ｂよりも速いデータ変換速度を有していてもよい。他のタイプのＡＤＣも可能であり、例えば逐次比較型ＡＤＣなどである。
【0050】
デジタル信号経路２４ａ’’、２４ｂ’’のそれぞれは、入力デジタル磁場信号サンプルを処理し、感知された磁場の角度を示すそれぞれの処理済信号３０ａ’’、３０ｂ’’を生成するために異なる感知方法を実装してもよい。実施形態において、ＣＶＨ生成磁場信号２０ａ’’を処理する第１のデジタル信号経路２４ａ’’は、図４に示されるようなゼロ交差検出器を含み、それぞれの直交に位置する垂直ホール効果素子によって生成された直交磁場信号を処理する第２のデジタル信号経路２４ｂ’’は、図４Ａに示されるようなＣＯＲＤＩＣ処理器を含み、これらはいずれも以下に記載する通りである。感知された磁場の角度を示す処理済信号を生成するために、他のタイプの感知方法、例えば、位相ロックループ（ＰＬＬ）の使用を含む方法が使用されてもよい。
【0051】
チェッカ回路３４’’は、第１の処理済信号３０ａ’’および第２の処理済信号３０ｂ’’を受信するように結合された入力を有し、図示のように、出力において故障信号４２’’を生成する。様々なタイプのチェッカ回路が可能である。デジタルセンサＩＣ１０’’の好適な例のデジタルチェッカ回路３４’’は、図２Ａに示され、以下に説明される。ここでは、チェッカ回路３４’’は、第１の処理済信号３０ａ’’と第２の処理済信号３０ｂ’’の比較を行い、信号３０ａ’’、３０ｂ’’が所定量を超えて異なるときに、センサＩＣの故障を示す故障信号４２’’を生成する、ということで十分であろう。図１ＢのデジタルセンサＩＣ１０’’は１つのチェッカ回路３４’’のみを備えるが、第２のチェッカ回路（例えば、図１のチェッカ回路３６）が設けられ得ることが理解されよう。
【0052】
故障信号４２’’および第１および第２の処理済信号３０ａ’’、３０ｂ’’のそれぞれは、入力／出力（Ｉ／Ｏ）回路８０に結合され、この回路は、図示のように、センサの出力信号８２を供給する。Ｉ／Ｏ回路８０は、外部回路またはシステムと適合するフォーマットでセンサ出力信号８２を供給するように構成されたデジタルレジスタを含んでもよい。例として、センサ出力信号８２は、信号３０ａ’’および／または３０ｂ’’からの感知された磁場角と、コントローラエリアネットワーク（ＣＡＮ：Ｃｏｎｔｒｏｌｌｅｒ Ａｒｅａ Ｎｅｔｗｏｒｋ）、シングルエッジニブル伝送（ＳＥＮＴ：Ｓｉｎｇｌｅ Ｅｄｇｅ Ｎｉｂｂｌｅ Ｔｒａｎｓｍｉｓｓｉｏｎ）、マンチェスター（Ｍａｎｃｈｅｓｔｅｒ）、シリアル周辺インターフェース（ＳＰＩ：Ｓｅｒｉａｌ Ｐｅｒｉｐｈｅｒａｌ Ｉｎｔｅｒｆａｃｅ）、相互集積回路（Ｉ２Ｃ）等を含む様々な既知の通信フォーマットまたはプロトコルで符号化された故障情報とを提供することができる。より詳細には、センサ出力信号８２は、故障情報だけでなくセンサによって感知されたパラメータに関する情報を伝えるデジタルワードのような複合出力信号であり得る。
【0053】
図１Ｃも参照すると、図１ＢのＩ／Ｏ回路８０を提供し得るような例示的なＩ／Ｏ回路８４は、ＰＷＭ信号フォーマットでセンサ出力信号８２を生成するように構成される。Ｉ／Ｏ回路８４は、ＰＷＭ発生器８６、マルチプレクサ９０、およびプルダウン抵抗器９４を含む。より詳細には、第１の処理チャネル１６’’からの処理済信号３０ａ’’は、ＰＷＭ発生器１０２に結合され、この発生器は、デジタル処理済信号３０ａ’’の値に応じて変化するデューティサイクルを有するＰＷＭ出力信号８２（すなわち、デジタルパルス列または方形波信号）を生成する。
【0054】
チェッカ回路３４’’の故障出力信号４２’’（図１Ｂ）は、故障出力信号４２’’の状態に応じて、マルチプレクサ９０が、ＰＷＭ発生器出力信号８８、またはグラウンド９２などの基準信号のいずれかをセンサＩＣ出力８２に結合するように、マルチプレクサ９０を制御する。より詳細には、故障信号４２’’がＩＣ故障を示すレベルであるとき、センサ出力８２をグラウンドに結合することができ、一方、故障信号４２’’が故障の存在を示さないレベルであるときは、ＰＷＭ発生器出力信号８８をセンサ出力８２に結合することができる。プルダウン抵抗器９４は、ＰＷＭ信号８８がアクティブであり、センサ出力８２に結合されているとき、ＰＷＭ信号８８がセンサ出力信号８２を与えるするような通常の動作を妨げないように、十分に高いインピーダンスを有する。
【0055】
この配置により、センサ出力８２におけるＰＷＭ信号の不在は、処理済信号３０ａ’’、３０ｂ’’が所定量を超えて異なることによる故障以外の故障の存在を示すと解釈することが可能である。一例として、ＩＣ１０’’内の内部レギュレータが故障したとき、信号経路１６’’、１８’’とチェッカ回路３４’’の両方が故障することが考えられる。このシナリオでは、チェッカ回路３４’’が故障表示またはフラグを提供するためにもはや機能しないにもかかわらず、プルダウン抵抗器９４はセンサＩＣ出力８２をローに維持し、それによって、故障信号４２’’によってフラグが立てられた故障状態だけではない追加の条件下でＰＷＭ出力信号の不在が発生することを許容する。
【0056】
センサ１０’’は、処理チャネル１６’’および１８’’が複数の意味で異なる（すなわち、複数の非同種性を有する）例示的なセンサである。特に、第１の処理チャネル１６’’は、第２の処理チャネル１８’’と異なる回路タイプを含む（すなわち、シグマ・デルタ型ＡＤＣ２６ａはデュアルスロープＡＤＣ２６ｂと異なる）ことが示されている。さらに、第１の処理チャネル１６’’は、第１のセンサタイプ（例えば、ＣＶＨ素子）からのアナログ信号２０ａ’’に応答し、第２の処理チャネル１８’’は、第１のセンサタイプとは異なる第２のセンサタイプ（例えば、垂直ホール効果素子）からのアナログ信号２０ｂ’’に応答する。さらに、各処理チャネル１６’’、１８’’は、異なる感知手法を実装する（すなわち、デジタル信号経路２４ａ’’は、磁場角度を決定するためにゼロ交差検出を用い、デジタル信号経路２４ｂ’’は、ＣＯＲＤＩＣプロセッサでアークタンジェント計算を使用する）。
【0057】
上述したように、デジタルセンサＩＣ１０’’は、速度センサの形態を取り得る。例えば、実施形態において、第１のデジタル信号経路２４ａ’’および第２のデジタル信号経路２４ｂ’’は、異なるタイプのピーク検出器（例えば、いわゆるピークツーピーク率検出器、ピーク参照検出器、または閾値検出器）を含むことができる。この例では、処理済信号３０ａ’’、３０ｂ’’のそれぞれは、ターゲットの速度を示す周期を有するデジタルパルス列の形態をとることができる。
【0058】
例示的なチェッカ回路は、図２および２Ａに示されている。処理チャネル１６、１８は非同種であり、いくつかの実施形態では、異なる速度を有する処理済信号３０ａ、３０ｂをもたらし得る異なる精度を有することがあるので、チェッカ回路３４は、処理済信号の正確な比較を可能にするために、そのようなチャネルのミスマッチに対処するように構成される。以下で明らかになるように、図２のチェッカ回路２００は、サンプリングの前により遅いチャネルを「待つ」ことによって本質的にチャネルミスマッチに対処し、図２Ａのチェッカ回路２５０は、サンプリングの前により速いチャネルを「遅延させる」ことによって本質的にチャネルミスマッチに対処する。
【0059】
図２を参照すると、例示的なチェッカ回路２００は、第１のサンプル回路２０６、第２のサンプル回路２０８、時間遅延同期化器２３０、およびウィンドウコンパレータ２２０を含む。チェッカ回路２００は、入力信号２０２、２０４（図１Ａのアナログ処理済信号３０ａ’、３０ｂ’、または図１Ｂのデジタル処理済信号３０ａ’’、３０ｂ’’と同一または類似であってよい）に応答し、出力信号２２２（図１Ａの故障信号４２’または図１Ｂの故障信号４２’’と同一または類似であってよい）を生成するよう構成される。
【0060】
サンプル回路２０６は、入力信号２０２をサンプリングしてサンプリング信号２１２をウィンドウコンパレータ２２０の入力に供給し、サンプル回路２０８は、入力信号２０４をサンプリングしてサンプリング信号２１６をウィンドウコンパレータ２２０の入力に供給する。チェッカ回路２００がアナログセンサＩＣ（例えば、図１ＡのＩＣ１０’）に設けられる実施形態では、サンプル回路２０６、２０８は、スイッチおよびコンデンサを含むように、サンプル・ホールド回路を含んでもよく、それによってアナログ入力信号からの電荷は、スイッチが閉じられたときにコンデンサに選択的に蓄積され、スイッチが開いたときにコンデンサに保持される。チェッカ回路２００がデジタルセンサＩＣ（例えば、図１ＢのＩＣ１０’’）に設けられている実施形態では、サンプル回路２０６、２０８は、デジタルレジスタまたは他の適切なデジタルストレージを含んでもよい。
【0061】
時間遅延同期化器２３０は、図示のようにサンプル回路２０６、２０８の入力、およびウィンドウコンパレータ２２０の入力に結合するための１つまたは複数の同期、またはクロック信号、ここでは信号２３２、２３４、２３６を生成する。上述のように、チェッカ入力信号２０２、２０４を与える処理済信号（例えば、図１Ａの処理済信号３０ａ’、３０ｂ’または図１Ｂの処理済信号３０ａ’’、３０ｂ’’）は、異なる処理速度から生じる場合があり、したがって、それ自体異なる速度特性を有する場合がある。したがって、同期信号２３２、２３６は、サンプリング信号２１２、２１６がウィンドウコンパレータ２２０による比較のために同じ速度を有することを保証するために、それぞれのサンプル回路２０６、２０８を制御する（例えば、サンプル・ホールド回路におけるそれぞれのスイッチを制御する）。例えば、入力信号２０２が入力信号２０４の２倍の速度を有するとき、同期信号２３６は、同期信号２３２がサンプル回路２０６を制御して入力信号２０４をサンプルする場合の２倍の速度でサンプル回路２０８を制御して入力信号２０２をサンプルし、それによって同じ速度のサンプリング信号２１２、２１６を生成させることができる。同期信号２３４は、ウィンドウコンパレータ２２０に結合され、サンプリング信号２１２、２１６の間の比較の時間を制御する。
【0062】
ウィンドウコンパレータ２２０は、サンプリング信号２１２、２１６を比較し、信号２１２、２１６が所定量を超えて異なるときに、故障を示す故障信号２２２を生成するように構成される。この構成では、サンプリング信号２１２、２１６のうちの一方がコンパレータ閾値電圧を供給し、他方のサンプリング信号がコンパレータ入力を与える。この構成により、コンパレータ出力信号２２２は、第１および第２のサンプリング信号２１２、２１６間の差が、ウィンドウコンパレータ内の抵抗分圧器によって確立され得るように、所定量より小さいとき第１の論理状態にあり、第１および第２のサンプリング信号２１２、２１６間の差が、所定量より大きいとき第２の論理状態にあるように提供される。実施形態において、所定量は、センサ出力の絶対的な許容変動で規定されてもよい（例えば、角度センサにおいて、所定量は、例えば１０°の磁場角度誤差に対応してもよい）。いくつかの実施形態では、所定量は、パーセント差であり得る（例えば、角度センサでは、所定量は、センサ出力が実際の磁場角度の５％以内であることに対応し得る）。また、所定量は、プログラム可能な値または選択可能な値とすることもできる。
【0063】
故障信号２２２は、第１および第２のサンプリング信号２１２、２１６の間の差に依存して上記に規定されたようなレベルを有する論理信号など、様々な形態を取り得ることが理解されるであろう。例えば代替として、故障信号２２２は、サンプリング信号２１２、２１６の間の差が所定量だけ異なるときに設定され、例えば何らかのシステム機能が発生するまで、またはシステムプロセッサによってクリアされるまでクリアされないフラグの形態をとることができる。
【0064】
図２Ａを参照すると、代替のチェッカ回路２５０は、第１のサンプル回路２５６、第２のサンプル回路２５８、遅延素子２６０、およびウィンドウコンパレータ２７０を含む。チェッカ回路２５０は、入力信号２５２、２５４（これは、図１Ａのアナログ処理済信号３０ａ’、３０ｂ’または図１Ｂのデジタル処理済信号３０ａ’’、３０ｂ’’と同じか類似していてもよい）に応答し、出力信号２７２（これは、図１Ａの故障信号４２’または図１Ｂの故障信号４２’’と同じか類似していてもよい）を生成するよう構成される。
【0065】
遅延素子２６０は、サンプル回路２５６によるサンプリングのために入力信号を遅延させるために、入力信号２５２とサンプル回路２５６との間に直列に結合される。チェッカ回路２５０が例えばチェッカ回路３４’（図１Ａ）を提供する実施形態では、入力信号２５２、２５４がそれぞれ処理済信号３０ａ’、３０ｂ’によって与えられるように、処理済信号３０ａ’を、さらなる処理のために入力信号３０ｂ’と同じ速度の信号を供給するように遅延させることが可能である。例えば、入力信号２５２が入力信号２５４の２倍の速度を有するとき、遅延素子２６０は、入力信号２５４と同じ速度を有するように、入力信号２５２を遅延させることができる。したがって、遅延素子２６０は、２つの処理チャネルのうちより高速なものと直列に設けられることが企図される。実施形態において、排他的論理和（ＸＯＲ）論理回路は、処理チャネルのうちの選択された（すなわち、より速い）１つと直列に遅延素子２６０を効果的に結合するために提供され得る。
【0066】
いくつかの実施形態において、より遅い処理済信号の調整を同様に可能にするために、第２の遅延素子（図示せず）をさらにより遅い処理チャネルと直列に設け、それによって、後続のサンプリングのためにほぼ同じ速度を有するサンプル回路２５６、２５８の入力信号を生成してもよいことが理解されるであろう。
【0067】
サンプル回路２５６、２５８は、図示のように、ウィンドウコンパレータ２７０の入力に結合するためのそれぞれのサンプリング信号２６４、２６８を供給するように、サンプル回路２０６、２０８と同じか類似するものとすることができる。したがって、チェッカ回路２５０がアナログセンサＩＣ（例えば、図１ＡのＩＣ１０’）の一部を形成する実施形態では、サンプル回路２５６、２５８は、サンプル・ホールド回路を含んでもよく、チェッカ回路２５０がデジタルセンサＩＣ（例えば、図１ＢのＩＣ１０’’）に設けられる実施形態では、サンプル回路２５６、２５８は、デジタルレジスタまたは他の適当なデジタルストレージを含んでもよい。
【0068】
ウィンドウコンパレータ２７０は、ウィンドウコンパレータ２２０（図２）と同じか類似することができ、サンプリング信号２６４、２６８を比較し、信号２６４、２６８が所定量を超えて異なるときに故障を示すために故障信号２７２を生成するように構成され、所定量は再び例として所定の絶対量または所定の割合の形態をとることができる。故障信号２２２と同じか類似することができる故障信号２７２は、様々な形態をとることができる。
【0069】
図１Ｂに関連して上述したように、各処理チャネル１６’’、１８’’は、異なる（すなわち、非同種の）タイプのＡＤＣ２６ａ、２６ｂを含むことができる。各処理チャネルに対して選択される特定のＡＤＣタイプは、第１のおよび第２のチャネル１６’’、１８’’に対するアプリケーション要件を満たすために、少なくともＡＤＣの精度および速度に基づく。
【0070】
図３を参照すると、２次シグマ・デルタ変換器の形態の例示的なＡＤＣ３００は、ＡＤＣ２６ａ（図１Ｂ）を提供し得る。ＡＤＣ３００は、加算素子（例えば、差動増幅器）３０６、３１４、積分器３１０、３１８、およびデジタル出力信号３２６を生成する量子化器３２２、を含むフォワードパスを備える。デジタル出力信号３２６から第１の加算素子３０６への第１のフィードバックパスは、デジタル－アナログ変換器（ＤＡＣ）３３０および利得段（すなわち、フィードバック係数）３３４を含む。デジタル出力信号３２６から第２の加算素子３１４への第２のフィードバックパスは、図示のように、ＤＡＣ３３０およびフィードバック係数３３２を含む。
【0071】
ＡＤＣ３００の動作により、デジタル出力信号３２６は、アナログ入力信号３０２のレベルに比例する値を有する。図３のシグマ・デルタ型ＡＤＣ３００が図１ＢのＡＤＣ２６ａを提供する実施形態では、ＡＤＣ入力信号３０２は増幅器２２ａ’’の出力に対応でき、ＡＤＣのデジタル出力信号３２６は、デジタル入力信号を第１のデジタル信号経路２４’’に与える。
【0072】
図３Ａを参照すると、デュアルスロープ変換器の形態の例示的なＡＤＣ３５０は、ＡＤＣ２６ｂ（図１Ｂ）を提供し得る。ＡＤＣ３５０は、制御信号３６０の制御下で、アナログ入力電圧３５２または（入力電圧と反対の極性の）参照電圧３５４を積分器に選択的に結合するように構成されたスイッチ３５８を含む。積分器は、演算増幅器３６８、抵抗器３６４、およびコンデンサ３７２を含む。コンデンサ３７２と並列に結合されたスイッチ３７６は、制御信号３７８の制御下で、コンデンサ電圧を周期的にリセットする。増幅器３６８の出力は、コンパレータ３８０の入力に結合され、このコンパレータは、コンパレータ出力信号３９０をコントローラ３９２に供給するためにゼロ交差検出器を形成し得るように基準電圧３８２に結合された第２の入力を有する。コントローラ３９２は、コンパレータ出力信号３９０に応答して、スイッチ制御信号３６０、３７８およびＡＤＣ出力信号３９４を生成する。制御信号３６０は、スイッチ３５８にアナログ入力電圧３５２を一定時間積分器に結合させ、その後に制御信号３６０は、スイッチ３５８に基準電圧３５４を積分器に結合させる。コンパレータ出力信号３９０の遷移は、コンデンサ電圧がゼロに戻ったことを示し、積分器３６８の出力がゼロに戻るのにかかる時間は、ＡＤＣコントローラ３９２によって測定され、アナログ入力電圧３５２のレベルに比例する値を有するデジタル出力信号３９４が供給される。
【0073】
図３のシグマ・デルタ型ＡＤＣ３００および図３ＡのデュアルスロープＡＤＣ３５０は、ＡＤＣが使用されるそれぞれの処理チャネルについて所望の速度および／または精度を達成するように設計できることが理解されるであろう。非同種性は、２つの処理チャネル（例えば、図１Ｂのチャネル１６’’、１８’’）において異なるタイプのＡＤＣを使用することによって簡単に達成される。追加の非同種性は、異なる精度（例えば、解像度）および／または異なる変換速度を提供するように選択された設計上の選択によって達成され得る。
【0074】
図１Ｂに関連して上で説明したように、デジタル信号経路２４ａ’’、２４ｂ’’のそれぞれは、入力デジタル磁場信号サンプルを処理してそれぞれの処理済信号３０ａ’’、３０ｂ’’を生成するために異なる感知方法を実装し得る。例えば、両方のデジタル信号経路が感知された磁場を処理して角度測定信号を生成する角度センサの実施形態では、それぞれが異なる感知方法に従ってそうすることができる。
【0075】
図４を参照すると、１つのそのような角度感知方法は、デジタル信号経路４００（この経路は、図１Ｂのデジタル信号経路２４ａ’’を与えてもよい）で達成され得る。この実施形態では、センサ１２’’は、増幅器２２ａ’’に磁場信号２０’’を供給するＣＶＨ素子であり得、その出力はＡＤＣ２６ａ（図１Ｂ）によりデジタル信号４０２に変換される。
【0076】
デジタル信号経路４００は、間引きフィルタ（デシメーションフィルタ）４０８、さらなるフィルタ４１２、ゼロ交差検出器４１６、および基準クロック発生器４２０、を含むことができる。デジタル信号経路４００は、ＣＶＨセンサ１２’’の実質的に正弦波の出力のデジタル化されたバージョンを表すデジタル入力信号４０２に応答する。デジタル化された信号４０２は、フィルタ４０８および４１２によってフィルタリングされ、フィルタリングされた信号４２６は、ゼロ交差検出器４１６に結合される。基準クロック発生器４２０からの基準信号４２２に応答して、ゼロ交差検出器４１６は、フィルタリングされた信号４２６がゼロ基準点を横切るときを決定する。ゼロ交差検出器と基準信号４２２の遷移間の位相シフトは磁場角度に比例するので、ゼロ交差検出器４１６の出力信号４３０は、したがって、感知された磁場の角度を示すものである。
【0077】
図４Ａを参照すると、代替の角度感知方法は、デジタル信号経路４５０（この経路は、図１Ｂのデジタル信号経路２４ｂ’’を与えてもよい）で実現することができる。この実施形態では、センサ１４’’は、アナログ磁場信号ＸＡ、ＹＡ（集合的に信号２０ｂ’’、図１Ｂ）を増幅器回路（集合的に増幅器２２ｂ’’、図１Ｂ）に供給するデュアル垂直ホール効果構成を含むことができる。この例では、センサ１４’’は、素子のうちの一方の出力信号ＸＡが第１のＸ軸に関して感知された磁場を表し、他方の素子の出力信号ＹＡが第２の直交するＹ軸に関して感知された磁場を表すように互いに対して直交して位置付けられた一対のホール効果素子を含むことができる。増幅器回路２２ｂ’’は、第１のセンサ出力信号ＸＡに結合された増幅器４５２と、第２のセンサ出力信号ＹＡに結合された増幅器４５４と、制御信号４６０の制御下で増幅器出力信号のうちの１つをデジタル信号経路４５０に選択的に結合するマルチプレクサ４５８とを含む。増幅器回路２２ｂ’’の出力は、ＡＤＣ２６ｂ（図１Ｂ）により、デジタル信号４６２に変換される。
【0078】
デジタル信号経路４５０は、デュアルサンプルレジスタ４７０、ＣＯＲＤＩＣプロセッサ４７４、およびマルチプレクサコントローラ４７８を含むことができる。マルチプレクサコントローラ４７８は、ＡＤＣ２６ｂおよびデュアルサンプルレジスタ４７０の動作を同期させ、それによってそれぞれのアナログ磁場信号ＸＡ、ＹＡのデジタル化されたサンプルを表す直交デジタル信号ＸＤ、ＹＤを生成するために、マルチプレクサ４５８、ＡＤＣ２６ｂ、およびデュアルサンプルレジスタ４７９に制御信号を印加する。直交信号ＸＤ、ＹＤを生成した後、ＣＯＲＤＩＣプロセッサ４７４は、直交信号ＸＤ、ＹＤのアークタンジェントを計算し、それによって、感知された磁場の角度を示す値を有するチャネル出力信号４８０を生成する。
【0079】
少なくとも図４Ａのデジタル信号経路４５０に関連する時間多重化のために、このデジタル信号経路４５０は、図４のデジタル信号経路４００によって実行される角度感知よりも遅くなり得ることが理解されるであろう。このより遅い処理は、経路４５０による角度感知が故障許容時間要件を満たすのに十分速い限り、非同種の冗長性を達成するために、第２の処理チャネル１８’’（図１Ｂ）において使用するのに十分であり得る。
【0080】
図５を参照すると、センサ集積回路（ＩＣ）５００の一実施形態が示されている。この実施形態は、図１に図示されたセンサＩＣと同様に、本明細書に記載された任意の処理チャネルを含むことができるがこれに限定されない２つ以上の処理チャネル５１６、５１８を有することができる。特に、センサＩＣ５００は、第１の精度で第１の処理済信号５３０ａを生成するために第１のアナログ信号５２０ａに応答する第１の処理チャネル５１６と、第２の精度で第２の処理済信号５３０ｂを生成するために第２のアナログ信号５２０ｂに応答する第２の処理チャネル５１８とを備える。第２の処理チャネル５１８の第２の精度は、第１の処理チャネル５１６の第１の精度と異なっていてもよい。センサＩＣ５００は、本明細書に記載される任意のチェッカ回路などのチェッカ回路、またはエラー検出器５３４を含むこともできる。
【0081】
第１および第２の処理チャネル５１６、５１８は、アナログ信号５２０ａ、５２０ｂを処理して、感知されたパラメータを示すそれぞれの処理済信号５３０ａ、５３０ｂを供給することによって、外部パラメータを感知するように設計することができる。代替の実施形態では、センサ５１２、５１３、５１４が、圧力センサスイッチまたは光スイッチによって出力されるデジタル信号などのデジタル出力を供給するとき、信号５２０ａ、５２０ｂはデジタル信号であり得る。いくつかの例では、処理済信号５３０ａ、５３０ｂが（チェッカ回路５３４によって判定されるように）所定量を超えて互いに異なることは、センサＩＣ５００内で故障が発生したことを示す。２つの固有の（すなわち、非同種の）処理チャネル５１６、５１８と、２つのチャネルの出力を比較するチェッカ回路５３４とを用いることによって、高いレベルの安全基準適合性を達成することができる。処理チャネル５１６、５１８は、本明細書に記載される任意の非同種性を含むことができる。
【0082】
各処理チャネル５１６、５１８は、処理チャネル５１６の第１の信号経路５２４ａ、第２の処理チャネル５１８の第２の信号経路５２４ｂなど、少なくともそれぞれの信号経路を含む。処理チャネル５１６、５１８は、図示のように、さらに、それぞれの増幅器５２２ａ、５２２ｂを含み得る。
【0083】
各処理チャネル５１６、５１８は、本明細書ではセンサ５１２、５１４として図示されている感知素子または複数の感知素子によって生成されるアナログ信号に応答する。いくつかの実施形態では、各処理チャネル５１６、５１８は、それぞれのセンサ５１２、５１４によって生成されたそれぞれのアナログ信号５２０ａ、５２０ｂに応答し、他の実施形態では、各処理チャネル５１６、５１８は、同じセンサ５１２によって生成された同じアナログ信号（例えば、信号５２０ａ）に応答する。図５は、２つの感知素子５１２、５１４を図示しているが、センサＩＣ５００は、任意選択の第３センサ５１３によって示されるように、３つの感知素子を含むことができる。この任意選択の第３のセンサ５１３は、第３の処理チャネル（図示せず）、または既存の処理チャネル５１６、５１８のうちの１つで処理することができるアナログ信号を出力する。
【0084】
センサ５１２、５１３、５１４は、本明細書に記載される任意のセンサであり得、圧力、光、または表面に入射する光子の数などの外部パラメータを感知する１つまたは複数の感知素子を含み得る。センサＩＣ５００は、ガスセンサ、荷重センサ、検出センサ、加速度センサ、ジャイロセンサ、または生体センサなどのセンサクラスのいずれかの一部とすることができる。センサクラスは異なる機能性を提供するが、センサＩＣ５００は、本明細書に記載される構造および方法の一部または全部を利用してもよく、または、追加の感知技術と共に本明細書に記載される構造および方法を利用してもよい。例えば、センサ５１２、５１３、５１４は、ＬＩＤＡＲまたはＬＡＤＡＲシステムに含まれ得る。
【0085】
いくつかの例では、センサ５１２、５１３、５１４は、本明細書に記載される磁場感知素子のいずれかを含み得る。他の例では、センサ５１２、５１３、５１４は、フォトダイオード、フォトトランジスタ、または光子を電気信号に変換することができる任意の他の材料を含むことができる。また、センサ５１２、５１３、５１４は、圧電センサ、磁気ベースの圧力センサ、トランジスタベースの圧力センサ、または容量性もしくは抵抗性ベースの圧力センサを含むことができる。各例において、センサ５１２、５１３、５１４は、圧力または機械的応力を感知し、感知されたパラメータを電気信号に変換するように構成される。センサ５１２、５１３、５１４の構成は、図５Ａ－５Ｃにおいて以下でより詳細に説明される。
【0086】
上述した配置は、特定の用途および／または安全要件に適合するために、様々なオプションを備えることができる。オプションの要素および接続は、特定の点線接続および要素の外形によって図に示されている。
【0087】
図１で説明したセンサＩＣ１０と同様に、センサＩＣ５００は、さらなる処理または動作のために外部回路およびシステムに供給することができる１つまたは複数の出力信号を生成することができる。いくつかの実施形態では、チェッカ回路５３４からの故障信号５４２は、「複合」出力信号、または故障情報だけでなくセンサＩＣ５００によって感知されたパラメータに関する情報を伝える信号を供給するために、第１および／または第２の処理済信号５３０ａ、５３０ｂと結合されてもよい。
【0088】
いくつかの実施形態では、センサＩＣ５００は、さらに、第２のチェッカ回路５３６を含む。第２のチェッカ回路５３６は、第１のチェッカ回路５３４と同様に、第１の処理済信号５３０ａおよび第２の処理済信号５３０ｂに応答し、第１の処理済信号５３０ａおよび第２の処理済信号５３０ｂが所定量を超えて互いに異なるときにセンサＩＣ５００の故障を検出するよう構成される。第２のチェッカ回路５３６によって生成された故障信号５４４は、ＩＣ５００の出力信号として外部の回路および／またはシステムに供給され得る。
【0089】
センサＩＣ５００は、各チェッカ回路によって生成された故障信号５４２、５４４が論理回路（ここでは、論理またはゲート５４０）に結合され、それによって、故障信号５４２または故障信号５４４のいずれかがセンサＩＣ５００の故障状態を示すときにセンサＩＣ５００の故障を示す故障信号５４６を生成するように、第１および第２のチェッカ回路５３４、５３６を共に使用するように構成することも可能である。このような実施形態では、論理回路５４０の出力信号５４６は、ＩＣ５００のさらなる（または代替の）出力信号として、外部の回路および／またはシステムに供給され得る。さらに、第１および第２のチェッカ回路５３４、５３６は、同一であってもよく、または非同種的なチェッカ回路であってもよい。
【0090】
センサ５１２、５１３、５１４は、センサＩＣ５００の一部を形成する（すなわち、センサＩＣ５００と一体化またはセンサＩＣ５００に内蔵する）ことができ、あるいは、センサＩＣ５００の外部にあってもよい。センサ５１２、５１３、５１４のうちの１つまたは複数がセンサＩＣ５００の外部に位置する場合、外部センサは、センサＩＣ５００が外部センサからセンサ情報を受信することを可能にするリードまたはワイヤを介してセンサＩＣ５００に電気的に接続され得る。センサＩＣ５００は、電子回路を支持する１つまたは複数の半導体ダイと、ＩＣの外部からＩＣ回路への電気接続が可能な複数のリードを有するリードフレームとを備え、任意選択で追加のディスクリート部品を含んでもよい。少なくとも半導体ダイおよびリードフレームの一部を含むＩＣ５００の部分は、ＩＣパッケージを形成する非導電性のモールド材料によって囲まれているが、他の部分（圧力が圧力感知素子に達するための開口部、または光が光学感知素子に達するための開口部など）は、モールド材料によって囲まれず、ＩＣ内の接続点へのアクセスを許可している。センサＩＣ５００の他の部分は、コンピュータ、回路基板、またはワイヤハーネスもしくはハウジングを含み得るがこれらに限定されない別の回路要素へのセンサＩＣ５００の電気的および／または機械的接続を可能にする外部リード部分を有し得る。ＩＣパッケージは、ダイがその活性面をリードフレームに対向させてリードフレームに取り付けられる「ダイアップ」パッケージ、ダイがその活性面をリードフレームに向けてリードフレームに取り付けられる「フリップチップ」パッケージ、または、リードフレームがダイの上に位置する「リードオンチップ」パッケージ、または、ダイの活性面がリードフレームの下面にあり、ダイの活性面、すなわち上面からリードフレームの上面まで電気接続が可能なリードオンチップパッケージ、として構成することができる。
【0091】
点線のボックス５５０、５５０ｂ、５５０ｃ、および５５０ｄ、および５６０は、センサＩＣパッケージ内の可能な個々の半導体ダイを表す。センサ５１２、５１３、５１４は、センサＩＣ５００の内部にあってもよいし、あるいは、ＩＣの外部にあってもよい。例えば、外部センサは、ＰＣ基板、またはアルミナ基板を含むがこれに限定されないハイブリッド回路基板上に形成された圧力センサを含んでいてもよく、外部センサはセンサＩＣ５００に接続される。説明した回路を１つまたは複数のダイに分割する点では多くのバリエーションが可能であり、どのバリエーションを採用するかは、一般に、安全要件とスペースおよびコストの考慮に基づいて決定される。
【0092】
例えば、センサＩＣ５００は、ＩＣ５００内の回路と共に１つの半導体ダイ（すなわち、５５０ａ、５５０ｂおよび５５０ｄとラベル付けされた部分を含む半導体ダイ）上に集積することができる第１のセンサ５１２と、５５０ｃとラベル付けされた半導体ダイのように別の半導体ダイによって支持することができる第２のセンサ５１４とを備えることができる。この例では、第２のセンサ５１４は、５５０ａ、５５０ｂ、５５０ｄとラベル付けされた部分を含む半導体ダイ構造に、ワイヤボンド、フリップチップ接続、またはその他の方法で通信的および電気的に接続され得る。
【0093】
さらに別の例では、センサＩＣ５００は、第１および第２のセンサ５１２、５１４を備えることができ、各センサ５１２、５１４は、それぞれ別の半導体ダイ５５０ａ、５５０ｃによって支持することができる。センサＩＣ５００内の追加の回路は、５５０ｂおよび５５０ｄとラベル付けされた部分を含む半導体ダイによって支持することができる。センサ５１２、５１４は、電気的接続を介してＩＣ回路と通信することができる。
【0094】
センサＩＣ５００の半導体ダイは、センサＩＣ５００の能動素子および他の機能が形成され得る１つまたは複数の層またはサブ層を含み得るので、より一般的に基板と称され得る。基板は、シリコン・オン・インシュレータ（ＳＯＩ）ウェハ、シリコンウェハ、ガラスウェハ、または他の任意の適切なウェハまたは基板タイプを含むことができる。レーザーアブレーションプロセス、深部反応性イオンエッチング（ＤＲＩＥ）プロセス、またはウェットエッチングプロセスを使用して、圧力センサに使用されるようなウェハ内の空洞を含むセンサＩＣ５００の特徴を形成することができる。シリコンウェハまたはＳＯＩウェハが使用されるいくつかの例では、センサＩＣ５００の特徴は、異方性シリコンウェットエッチングプロセスを使用して形成することができる。
【0095】
センサＩＣ５００は、１つの構造を別の構造に成長、堆積または付着させるためにウェハレベルで使用される標準、非標準、後処理または任意の他の製造技術を使用して形成された複数のサブ層、層、ダイまたは基板を含むことができる。図５Ａ、５Ｂおよび５Ｃを参照すると、図示されているのは、センサＩＣ５００内の様々な例示的な層を示すセンサＩＣ５００の断面図である。センサＩＣ５００に含まれるのは、対向する表面を有する第２のウェハ５２８である。第２のウェハ５２８の底面は、ウェハ、ハンドル、またはハンドルウェハと呼ぶことができるハンドルウェハ５５７に接合されてもよい。ハンドルウェハ５５７は、センサＩＣ５００におけるＳＯＩウェハ５５１の一部であり、ＳＯＩウェハ５５１は、ハンドルウェハ５５７に取り付けられた絶縁層５５５に取り付けられたデバイス層５５３を含む。ＳＯＩウェハ５５１および第２のウェハ５２８は、ウェハの形態で接着され、ダイに分離されるか、またはダイの形態で切断され、接着されてもよい。いくつかの例では、ＳＯＩウェハ５５１がリードフレームに接着されるように、第２のウェハ５２８の代わりにリードフレームを使用することができる。これらの例では、リードフレームは、銅または半導体パッケージ内のリードフレームとして使用するのに適した同様の材料から形成することができる。
【0096】
絶縁体と呼ぶことができ、二酸化ケイ素または酸化ケイ素などの絶縁材料の１つまたは複数の層を含むことができる絶縁層５５５。絶縁層５５５は、ハンドルウェハ５５７とデバイス層５５３との間に配置することができる。図５に図示された様々な電気部品は、デバイス層５５３に形成することができる。いくつかの例では、デバイス層５５３は、最高品質のシリコンを含む活性層とすることができる。
【0097】
ここで図５Ａを参照すると、センサ膜５３５、５３９は、圧力センサとして使用され得る膜またはダイアフラムを形成するためにデバイス層５５３に作製され得る。これらのセンサ膜５３５、５３９は、相補型金属酸化膜半導体（ＣＭＯＳ）または半導体プロセス層を使用して作製され得る。いくつかの例では、センサ膜５３５、５３９は、対応するシリコン・オン・インシュレータ（ＳＯＩ）ウェハの裏面を介してエッチングすることによって形成することができる。このエッチングは、高アスペクト比ＤＲＩＥを使用する深部反応性イオンエッチング（ＤＲＩＥ）、またはＳＯＩウェハ上で実行可能な任意の類似プロセスの結果であってもよい。他の例では、センサ膜５３５、５３９は、水酸化カリウム（ＫＯＨ）ウェットエッチングまたは他のタイプの等方性ウェットエッチングプロセス、すなわち、エチレンジアミンピロカテコール（ＥＤＰ）水溶液、または水酸化テトラメチルアンモニウム（ＴＭＡＨ）水溶液を用いたウェットエッチングを用いて形成することができる。ＤＲＩＥなどのドライエッチングを用いる場合、ＳＯＩウェハ５５１は、シリコンウェハ、ガラス基板、または他の種類のウェハとすることができる。さらに他の例では、センサ膜５３５、５３９は、表面マイクロマシニングおよびバルクマイクロマシニングプロセスを使用して作成することができる。さらに、センサ膜５３５、５３９は、シリコン以外の材料、例えば二酸化シリコン、酸化シリコン、または窒化シリコンとすることができ、二フッ化キセノンを使用してエッチングすることができるシリコン犠牲層上に形成することができる。さらに他の例では、センサ膜５３５、５３９は、ポリマーから形成することができる。
【0098】
センサ５１２、５１４は、センサ膜５３５、５３９と第２のウェハ５２８との間に形成されたキャビティ５３３、５３７を含むことができる。第１のセンサ５１２は、センサ膜５３５と第２のウェハ５２８との間に形成されたキャビティ５３３を有することができ、第２のセンサ５１４は、センサ膜５３９とウェハ５２８との間に形成されたキャビティ５３７を有することができる。
【0099】
圧力センサ５１２は、第２のウェハ５２８上の電極５２１と膜５３５上の電極５４３との間の静電容量の変化を測定することによって形成することができる。圧力センサ５１４は、第２のウェハ５２８上の電極５２７と膜５３９上の電極５４５との間の静電容量の変化を測定することによって形成することができる。第２のウェハ５２８がリードフレーム５２８であるか、リードフレーム材料を含む実施形態では、電極５２１、５２７は、リードフレーム５２８の表面に形成されてもよく、またはリードフレーム５２８自体であってもよい。これらの実施形態では、電極５２１、５２７は、同一またはそれに近い電位を有するようにリードフレーム５２８の同じ部分から形成することができ、他の実施形態では、電極５２１、５２７は、異なるダイパドルなどで電極５２１、５２７が互いに電気的に絶縁されるように異なるリードフレーム５２８部分から形成することができる。
【0100】
キャビティ５３３、５３７は、それぞれ特徴的な幅、Ｗ１、Ｗ２を有する。センサダイアフラム５３５、５３９は、各ダイアフラムのそれぞれのキャビティ５３３、５３７の特徴幅に対応する幅を有する。各センサ５１２、５１４の幅、したがって各ダイアフラム５３５、５３９の幅を変化させると、発揮される圧力をセンサ５１２、５１４が異なるレベルの感度で感知するように、各センサ５１２、５１４の分解能または感度を変化させることが可能である。このセンサＩＣ５００の文脈における幅は、形状の中央を横切る直径、サイズまたは他の測定値であり得ることを理解されたい。
【0101】
キャビティ５３３、５３７の幅が大きいほど、センサ５１２、５１４は、ダイアフラム５３５、５３９の変形に対してより敏感になる。例えば、第１のセンサ５１２の特徴幅（Ｗ１）は、第２のセンサ５１４の特徴幅（Ｗ２）よりも大きい。したがって、第１のセンサ５１２の感度は、第２のセンサ５１４の感度よりも大きく、したがって、第２のセンサの圧力範囲よりも大きい。ダイアフラムの感度は、センサ膜５３５、５３９の剛性に反比例する。センサ５１２、５１４の幅が減少すると、センサ膜５３５、５３９の剛性が増加し、それによってセンサ膜５３５、５３９は、圧力によって引き起こされる動きまたは撓みの影響をより受けにくくなり、感知された圧力をより少ない分解能で出力する。センサ５１２、５１４の幅が大きくなると、センサ膜５３５、５３９の剛性が低下し、それによってセンサ膜５３５、５３９が圧力による動きや撓みに対してより影響を受けやすくなり、感知した圧力が高い解像度で出力される。いくつかの例では、ダイアフラムまたは膜５３５、５３９は、幅Ｗ１およびＷ２が膜５３５、５３９の直径を表すように、実質的に円形の形状を有し得る。他の膜形状も、本発明から逸脱することなく形成することができる。円形の膜は、ＤＲＩＥプロセスのようなプロセスによって、シリコンウェハにより容易に形成することができる。
【0102】
センサ５１２、５１４は、電極５４３、５４５の代わりに、代替または追加の感知能力を提供することができる追加または代替の感知素子（ここでは、第２の感知素子と呼ばれる）を含むことができる。いくつかの例では、この代替または第２の感知素子は、磁気抵抗効果、ホール効果または圧電ホール効果を用いて各膜またはダイアフラム５３５、５３９の撓みを感知するためにセンサ膜５３５、５３９に設置されるホールプレート、磁気抵抗素子、または他の磁場感知素子であり得る。膜またはダイアフラム５３５、５３９が撓むまたは動くと、磁場センサ５４３、５４５からの信号が変化し、その変化量は膜に加えられた圧力の指標とすることができる。永久磁石５２１、５２７は、永久磁石５２１、５２７が第２のウェハ５２８の表面上に配置されるように各キャビティ５３３、５３７の底部に堆積されてもよいし、磁石５２３、５２５の一部が第２のウェハ５２８の表面下にあるようにウェハ５２８に部分的に埋め込まれてもよい。別の実施形態では、磁石は、リードフレームまたはウェハ５２８の背後に少なくとも１つの磁石、またはコイル、または他の磁場源として配置され得る。いくつかの実施形態では、磁気源は、膜５３５、５３９の上方に配置される。
【0103】
他の実施形態では、１つまたは複数の電極５２１、５２７は、ホール効果、または磁気抵抗感知素子であり得る磁場感知素子であってもよい。これらの実施形態において、センサＩＣ５００は、磁場を生成するための永久磁石、バックバイアス磁石、またはコイルを含むことができる。例えば、永久磁石は、バックバイアス磁場を供給するために、各センサ膜５３５、５３９の表面上に印刷または他の方法で配置することができる。さらに、磁石は、バックバイアス磁場を供給するために、センサＩＣ５００を支持するリードフレーム上またはその下に取り付けるか、センサＩＣ５００のパッケージングに含めることができる。そのような場合、磁場感知素子５２１、５２７によって磁束の変化を測定することを可能にするために、膜５３５、５３９上に軟強磁性材料が堆積され得る。磁気感知素子５２１、５２７と磁石または強磁性材料とが使用される例では、センサ膜５３５、５３９に貼り付けられた磁石または磁性材料が圧力によって移動し、それによって磁気感知素子５２１、５２７に関連する磁場を変化させると、圧力を感知することができる。
【0104】
自動運転車、自律走行車、または半自律走行車における自動車安全度水準（ＡＳＩＬ）要件を実施するものなどの多くの用途は、光学センサを必要とする。これらの用途において、センサ５１２、５１４は、光学的感知材料を含むことができる。センサ５１２、５１４に貼り付けられるか、またはセンサＩＣ５００と組み合わせて使用されるレンズは、各センサ５１２、５１４によって吸収される光子の量または数を変更し、それによって各センサ５１２、５１４の感知分解能を変更するために使用され得る。代替的に、第１のセンサ５１２は、第２のセンサ５１４よりも大きな幅または感知領域を有することができ、したがって、より多くの光子を吸収することができる。
【0105】
他の実施形態では、光学センサ５１２は、例えば電子機器と同じような、図５の５５０Ｂおよび５５０ｄの基板またはダイ上にあってもよく、光学センサ５１４は、例えばＧａＡｓに限らないが、異なる材料で作られた別のダイ上にあってもよい。
【0106】
センサ膜５３５、５３９の厚さを変える、センサ膜５３５、５３９の材料を変える、ダイアフラム５３５、５３９の直径または幅を変える、またはセンサ膜５３５、５３９にエンボス加工または形状または特徴を加える、ことを含む圧力感知範囲を変更する複数の方法が存在する。これらの方法のいくつかは、図５Ｃと関連して後述する。
【0107】
図５Ａに描かれた実施形態と同様に、図５Ｂに示されたセンサ５００は、ダイアフラム５３５、５３９と、センサ膜５３５、５３９およびウェハまたはリードフレーム５２８によって結合されたセンサキャビティ５３３、５３７とを含む２つのセンサ５１２、５１４を有している。各センサキャビティ５３３、５３７は、ダイアフラムの剛性、したがってセンサ５１２、５１４の感度を規定する特徴幅Ｗ１、Ｗ２を有する。
【0108】
図５Ｂのセンサ５１２、５１４は、ピエゾ抵抗器、ピエゾトランジスタ、または任意の他のタイプの圧電センサを構成することができる複数の圧電センサを含む。実施形態において、各センサ５１２、５１４は、ダイアフラム５３５、５３９の表面上に配置されたまたは表面内に埋め込まれた一対の圧電センサを含むことができる。例えば、第１のセンサ５１２は、そのダイアフラム５３５の片側に設置された１つの圧電センサ５５２と、そのダイアフラム５３５の反対側に設置された第２の圧電センサ５５４とを含むことができる。同様に、第２のセンサ５１４は、そのダイアフラム５３９の片側に設置された１つの圧電センサ５５６と、そのダイアフラム５３９の反対側に設置された第２の圧電センサ５５８とを含むことができる。これらの圧電センサ５５２、５５４、５５６、５５８は、各ダイアフラム５３５、５３９に圧力や機械的ストレスが加わると、抵抗値などの特性が変化する。ピエゾ抵抗器の場合、抵抗器は、抵抗の変化が電気回路によって電圧の変化として測定され得るように、それを通る既知の電流を有していてもよい。他の実施形態では、抵抗器に一定の電圧を印加すると、電気回路によって検出される電流の変化が生じる可能性がある。ある場合には、ピエゾ抵抗器を通る電流の変化は、電気回路の別の部分の感知抵抗器にかかる電圧として感知され得る。ある例では、圧電センサ５５２、５５４、５５６、５５８は、ダイアフラム５３５、５３９の表面上に設置することができる。他の例では、圧電センサ５５２、５５４、５５６、５５８は、圧電センサ５５２、５５４、５５６、５５８の一部がダイアフラム５３５、５３９内に封入されるように、ダイアフラム５３５、５３９の表面に埋め込むことができる。
【0109】
構造アーム（図示せず）または機能部品は、各センサ５１２、５１４がセンサキャビティ５３３、５３７の中心に向かってキャビティ壁の両側から延びる２つの構造アームを有するように、キャビティ壁の両側から延びることができる。この実施形態では、キャビティ壁は、絶縁層５５７またはデバイス層５５３の一部を含むことができる。圧電センサ５５２、５５４、５５６、５５８は、センサ膜５３５、５３９に加えられる圧力の量を感知するために構造アームに設置される。センサ膜５３５、５３９に加えられる機械的ストレスまたは圧力は、構造アームに集中することができ、したがって、構造アームに圧電センサ５５２、５５４、５５６、５５８を設置することは、センサ出力の分解能を増加させる。
【0110】
いくつかの例では、ダミー圧電センサを基板または半導体ダイの一部に設置することができる。このダミーセンサは、温度補償を行うためにホイートストンブリッジと組み合わせて使用することができる。
【0111】
図５Ｃに図示されるのは、それぞれ異なる厚さｔ１ ５８２およびｔ２ ５８４をもつセンサ膜５３５、５３９を有するセンサＩＣ５００である。場合によっては、膜５３９を厚さｔ２ ５８４まで薄くするために、深さｔ１ ５８２の追加エッチングが実行されてもよい。センサ膜５３９を深さｔ１ ５８２までエッチングすると、第１のセンサ膜５３５がデバイス層５３３と同じ厚さｔ１ ５８２を有し、第２のセンサ膜５３９がデバイス層５３３のものよりも小さい厚さｔ２ ５８４を有するように、第１のセンサ膜５３５が第２のセンサ膜５３９よりも厚くなる、すなわち、ｔ１ ５８２の値がｔ２ ５８４の値よりも大きくなる。図５Ｃは、より厚い第１膜５３５およびより薄い第２膜５３９を図示しているが、他の実施形態は、より薄い第１膜５３５およびより厚い第２膜５３９を含み得ることを理解されたい。さらに、両膜５３５、５３９は、センサ５１２、５１４の性能をさらに制御するために、デバイス層５３３とは異なる厚さをそれぞれ有するようにエッチングされ得る。センサ膜５３５、５３９は、本明細書に記載される任意のエッチング方法を用いてエッチングされ得る。
【0112】
いくつかの例では、第１のセンサ膜５３５の厚さｔ１ ５８２が第２のセンサ５１４の膜５３９よりも厚くなるように、第１のセンサ５１２または両方のセンサ５１２、５１４の上に追加層を作製または設置することが可能である。この実施形態では、第２のセンサ５１４は、追加の膜を欠いており、したがって、膜の厚さｔ２ ５８４を有する。追加の膜材料は、ダイアフラムまたは膜５３５、５３９の機械的特性を変更するために、ポリシリコン、二酸化ケイ素、酸化ケイ素、または他の材料とすることができる。別の実施形態では、膜５３５、５３９の両方は、材料が追加されていてもよい。これらの添加された材料は、２つの膜５３５、５３９上で同じ材料であってもよいし、異なる材料であってもよい。場合によっては、膜５３５、５３９は、エッチングされておらず、デバイス層５５３の厚さを有していてもよい。他の実施形態では、膜は、ウェハ材料５３５、５３９の上に追加された材料で形成されてもよく、５３５、５３９の材料、例えばシリコンは、除去されてもよい。
【0113】
図５Ａ－５Ｃに図示されたセンサ５１２、５１４は、異なる処理精度を有する非同種の処理チャネル５１６、５１８をもたらす異なる感知解像度を有する。これらの非同種の処理チャネル５１６、５１８は、センサ５１２、５１４の態様を変化させることによって、またはレイアウト、回路要素間の接続、より精度の低い利得段、より少ない数のアナログ－デジタル変換器、または異なるサイズの半導体ダイなどのセンサＩＣ５００内のシステムの他の態様を変化させることによって、作成することが可能である。
【0114】
場合によっては、センサに供給される電力を変更して、センサ５１２、５１４の間に差異を生じさせてもよい。例えば、各センサ５１２、５１４に供給される電流または電圧の量を変えることによって、センサ５１２、５１４の動作を変更することができる。一方のセンサにより高い電流または電力を供給することで、他方のセンサと比較して感知分解能を高めることができる。同様に、いくつかのセンサでは、感知素子に供給される電圧を変更することで、感知素子の性能を変更することができる。
【0115】
別の例では、各センサ５１２、５１４は、異なるタイプの感知材料を含み得る。例えば、一方のセンサ５１２、５１４は、ＧａＡｓ、ＩｎＧａＡｓ、または他の化合物半導体材料などの半導体ベースのチャネルまたはセンサを含んでもよく、他方のセンサ５１２、５１４は、シリコンベースのセンサを含む。他の例では、センサ５１２、５１４は、ダイ上で電気的に接続されていなくてもよく、または、ワイヤボンド、はんだバンプ、ピラーバンプまたは任意の他の電気接続材料などの電気接続が感知素子を図５の回路５５０ｂ、５５０ｄに接続するために使用されてもよい別のダイ上に形成されていてもよい。さらに他の例では、別個のセンサ素子は、第２のダイ上に存在することができる。さらに、一方の光学センサは、感知層としてポリシリコン層を含むことができ、他方の光学センサは、単結晶シリコン層を使用することができる。この例では、単結晶シリコン層を使用するセンサは、特定の波長の光に対する応答性が高く、したがって、ポリシリコン層を有するセンサよりも高い解像度を有する。また、ポリシリコン光学センサは、他の回路の上に形成することができ、したがって、総ダイ面積を減少させることができる。
【0116】
上述したように、センサＩＣ５００は、センサＩＣ５００の態様が１つの半導体ダイ上に存在し得る一方で、センサＩＣ５００の他の態様が第２の別の半導体ダイ上に存在するように、セグメント化され得る。センサ５１２、５１４がシリコン感知素子を含む場合、前記素子は、センサＩＣ５００の回路と同じ半導体ダイ上に存在し得る。他の例では、各センサ５１２、５１４および回路は、別個のダイ上に存在し得る。
【0117】
図５Ａ－５Ｃに示したセンサ５１２、５１４は、感知解像度に関して異なり、したがって、それぞれの処理チャネル５１６、５１８で使用される場合、チャネルは、異なる処理精度を有する非同種の処理チャネル５１６、５１８である。これらの非同種の処理チャネル５１６、５１８は、感知と故障検出の両方の能力を提供するために活用され得る。特に、より精度の高いセンサ５１２、５１４を有する処理チャネル５１６、５１８は、正確なセンサ出力を供給するために使用することができ、より精度の低いセンサ５１２、５１４は、より精度の高いセンサの出力をチェックするために使用することができる。チェッカ回路５３４は、より精度の低いセンサの出力を使用して、より精度の高いセンサの出力をチェックする。別の例では、センサ膜５３５、５３７のうちの１つを撓ませるのに必要な圧力は、より低い圧力レベルで発生し、したがって、より精度の低いセンサ５１２、５１４は、圧力がある閾値を越えて上昇すると電気信号を切り替えるデジタルスイッチとして使用することが可能である。
【0118】
センサＩＣ５００内に３つのセンサ５１２、５１３、５１４が含まれる実施形態では、３つの感知値を使用して、実際の感知圧力値を出力し、感知圧力値が高圧閾値を超えるかどうかをチェックし、別の感知圧力値が低圧閾値を下回るかどうかをチェックすることができる。これらの実施形態において、チェッカ回路５３４および第２のチェッカ回路５３６は、共通の入力ワイヤまたは回路を使用して、実際の感知圧力値の出力をチェックし、それが高圧閾値および低圧閾値の両方の範囲内にあるかどうかを判定するように構成することが可能である。別の例では、センサのうちの１つを実際の感知された圧力値を出力するために使用することができる一方、他の２つのセンサは、圧力閾値に達すると特定のチェック回路をオンにするカスケード故障検出器に使用することができる。別の例では、３つのチェック回路があってもよい。
【0119】
本明細書で引用した全ての文献は、その全体が参照により本明細書に組み込まれる。
【0120】
好ましい実施形態を説明したが、それらの概念を組み込んだ他の実施形態が使用され得ることが、当業者には明らかになるであろう。
【0121】
例えば、図１、１Ａ、１Ｂおよび５のセンサＩＣは、２つの処理チャネルを有するように示されているが、コストおよびスペースを考慮して許されるならば、２つより多い処理チャネルが使用され得ることが理解されよう。
【0122】
したがって、これらの実施形態は、開示された実施形態に限定されるべきではなく、むしろ、添付の請求項の精神および範囲によってのみ限定されるべきである。
【図1】
【図1A】
【図1B】
【図1C】
【図2】
【図2A】
【図3】
【図3A】
【図4】
【図4A】
【図5】
【図5A】
【図5B】
【図5C】