特許 7443518出願番号特願 2022-529548
センサ集積回路

出願人アレグロ・マイクロシステムズ・エルエルシー（識別番号 501105602）

2026年特許公開件数ランキング 3328位 4件（※）

2026年特許取得件数ランキング 1321位 11件（※）

公報発行日　2024年3月5

公報URL　https://ipforce.jp/patent-jp-P_B1-7443518　ログイン済みの方はこのURLへ

［この特許公報を共有したい場合］あなたがログインしてこの特許公報を表示すれば、他の人はログインしなくてもこのURLで見ることができるようになります。

※ 共同出願を含む

知財ポータルサイト IP Force にログインすれば、この公報の全文を閲覧できます。ログインはこちら ログイン・ユーザー登録

一般に、センサ集積回路に関するものであり、より詳細には、厳しい安全要件を満たすように設計された回路および関連する方法に関するものである。

【図1】非同種（ｎｏｎ－ｈｏｍｏｇｅｎｏｕｓ）の処理チャネルを備えるセンサ集積回路のブロック図である。

【図1A】例示的なアナログセンサ集積回路のブロック図である。

【図1B】例示的なデジタルセンサ集積回路のブロック図である。

【図1C】図１Ｂのデジタルセンサ集積回路のための例示的なＩ／Ｏ回路構成のブロック図である。

【図2】例示的なチェッカ回路のブロック図である。

【図2A】代替のチェッカ回路のブロック図である。

【図3】例示的なアナログ－デジタル変換器の概略図である。

【図3A】代替のアナログ－デジタル変換器の概略図である。

【図4】例示的なデジタル信号経路のブロック図である。

【図4A】代替的なデジタル信号経路のブロック図である。

【図5】代替的なセンサ集積回路のブロック図である。

【図5A】図５のセンサ集積回路の実施形態の断面図である。

【図5B】図５のセンサ集積回路の実施形態の断面図である。

【図5C】図５のセンサ集積回路の実施形態の断面図である。

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

［広告欄］

ログインすれば広告は減ります