特許 7443689 電子部品内蔵基板の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-02-27

(45)【発行日】2024-03-06

(54)【発明の名称】電子部品内蔵基板の製造方法

(51)【国際特許分類】

   H05K 3/46 20060101AFI20240228BHJP

   H01L 21/301 20060101ALI20240228BHJP

【ＦＩ】

H05K3/46 Q

H05K3/46 B

H01L21/78 L

【請求項の数】 1

(21)【出願番号】P 2019135916

(22)【出願日】2019-07-24

(65)【公開番号】P2021019167

(43)【公開日】2021-02-15

【審査請求日】2022-03-22

【前置審査】

(73)【特許権者】

【識別番号】000003067

【氏名又は名称】ＴＤＫ株式会社

(74)【代理人】

【識別番号】100115738

【弁理士】

【氏名又は名称】鷲頭 光宏

(74)【代理人】

【識別番号】100121681

【弁理士】

【氏名又は名称】緒方 和文

(72)【発明者】

【氏名】阿部 敏之

(72)【発明者】

【氏名】横山 健

(72)【発明者】

【氏名】露谷 和俊

【審査官】鹿野 博司

(56)【参考文献】

【文献】特開２００７－１５０００２（ＪＰ，Ａ）

【文献】国際公開第２０１３／１６０９８９（ＷＯ，Ａ１）

【文献】特開２０１３－１０４９３１（ＪＰ，Ａ）

【文献】特開平０２－２５３６４２（ＪＰ，Ａ）

【文献】特開２０１１－１１９５２１（ＪＰ，Ａ）

【文献】特開２００８－１８２０２４（ＪＰ，Ａ）

【文献】特開平０６－１６９０１５（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０５Ｋ ３／４６

Ｈ０５Ｋ １／１８

Ｈ０１Ｌ ２１／３０１

(57)【特許請求の範囲】

【請求項1】

端子電極が形成された主面と、前記主面の反対側に位置する裏面と、前記主面及び裏面に対して垂直な側面とを有する電子部品を用意し、前記裏面及び側面に金属膜を形成する工程と、
複数の配線層と、少なくとも第１及び第２の絶縁層を含む複数の絶縁層が積層されてなる基板に、前記裏面が前記第１の絶縁層で覆われ、前記主面及び側面が前記第２の絶縁層で覆われるよう、前記電子部品を埋め込む工程と、を備え、
前記金属膜を形成する工程は、前記電子部品が形成されたウェーハ又は集合基板を前記裏面側からハーフカットすることによって前記側面の一部を露出させた状態で行うことを特徴とする電子部品内蔵基板の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は電子部品内蔵基板及びその製造方法に関し、特に、半導体ＩＣなど電子部品がフェースアップ方式で埋め込まれた電子部品内蔵基板及びその製造方法に関する。

【背景技術】

【0002】

半導体ＩＣなど電子部品がフェースアップ方式で埋め込まれた電子部品内蔵基板としては、特許文献１及び２に記載された電子部品内蔵基板が知られている。しかしながら、半導体ＩＣを構成するシリコン材料は、絶縁層を構成する樹脂材料に対する密着性が低いことから、半導体ＩＣの動作によって温度が上昇すると、熱膨張係数の差に起因する応力が生じ、半導体ＩＣと絶縁層の界面に剥離が生じることがあった。

【0003】

ここで、特許文献２に記載された電子部品内蔵基板は、半導体ＩＣの裏面が金属膜で覆われていることから、この金属膜が密着層として機能し、半導体ＩＣの裏面における剥離が生じにくくなる。

【先行技術文献】

【特許文献】

【0004】

【文献】特開２０１１－２０５８５３号公報

【文献】特開２００７－１５０００２号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

しかしながら、半導体ＩＣをフェースアップ方式で埋め込んだ場合、最も剥離しやすい部分は、半導体ＩＣの裏面と側面の境界となる角部であり、この部分における剥離は単に半導体ＩＣの裏面に金属膜を形成するだけでは防止することが困難であった。

【0006】

したがって、本発明は、半導体ＩＣなど電子部品がフェースアップ方式で埋め込まれた電子部品内蔵基板及びその製造方法において、電子部品の剥離をより効果的に防止することを目的とする。

【課題を解決するための手段】

【0007】

本発明による電子部品内蔵基板は、複数の配線層と少なくとも第１及び第２の絶縁層を含む複数の絶縁層が積層されてなる基板と、端子電極が形成された主面と主面の反対側に位置する裏面と主面及び裏面に対して垂直な側面とを有し、裏面が第１の絶縁層で覆われ、主面及び側面が第２の絶縁層で覆われるよう、基板に埋め込まれた電子部品とを備え、電子部品の裏面及び側面は、金属膜で覆われていることを特徴とする。

【0008】

本発明によれば、電子部品の裏面だけでなく側面も金属膜で覆われていることから、裏面と側面の境界となる角部における剥離を防止することが可能となる。

【0009】

本発明において、電子部品の側面に形成された金属膜の厚みは、裏面側から主面側に向かうにつれて薄くなっていても構わない。これによれば、フィラーが入り込みにくい角部近傍の領域が金属膜で埋められることから、熱膨張係数の差を緩和することが可能となる。

【0010】

本発明において、電子部品の側面は、裏面側に位置し金属膜で覆われた下部領域と、主面側に位置し金属膜で覆われていない上部領域を有するものであっても構わない。これによれば、金属膜が電子部品の主面に回り込むことがなくなる。

【0011】

本発明において、上部領域は下部領域から突出していても構わない。かかる構造は、電子部品が形成されたウェーハ又は集合基板を裏面側からハーフカットすることによって得られ、金属膜の主面側への回り込みを確実に防止することが可能となる。

【0012】

本発明による電子部品内蔵基板の製造方法は、端子電極が形成された主面と、主面の反対側に位置する裏面と、主面及び裏面に対して垂直な側面とを有する電子部品を用意し、裏面及び側面に金属膜を形成する工程と、複数の配線層と少なくとも第１及び第２の絶縁層を含む複数の絶縁層が積層されてなる基板に、裏面が第１の絶縁層で覆われ、主面及び側面が第２の絶縁層で覆われるよう電子部品を埋め込む工程と、を備えることを特徴とする。

【0013】

本発明によれば、電子部品の裏面だけでなく側面も金属膜で覆われることから、電子部品の角部における剥離を防止することが可能となる。

【0014】

本発明において、金属膜を形成する工程は、電子部品が形成されたウェーハ又は集合基板を裏面側からハーフカットすることによって側面の一部を露出させた状態で行っても構わない。これによれば、金属膜の主面側への回り込みを確実に防止することが可能となる。

【発明の効果】

【0015】

このように、本発明によれば、半導体ＩＣなど電子部品がフェースアップ方式で埋め込まれた電子部品内蔵基板及びその製造方法において、電子部品の剥離をより効果的に防止することが可能となる。

【図面の簡単な説明】

【0016】

【図1】図１は、本発明の好ましい実施形態による電子部品内蔵基板１の構造を説明するための模式的な断面図である。

【図2】図２は、電子部品４０の構造を説明するための模式的な断面図である。

【図3】図３は、電子部品４０に金属膜５０を形成する第１の方法を説明するための模式図である。

【図4】図４は、電子部品４０に金属膜５０を形成する第２の方法を説明するための模式図である。

【図5】図５は、図４に示す方法で作成した電子部品４０の形状を説明するための模式図である。

【図6】図６は、電子部品４０に金属膜５０を形成する第３の方法を説明するための模式図である。

【図7】図７は、電子部品４０に金属膜５０を形成する第４の方法を説明するための模式図である。

【図8】図８は、電子部品内蔵基板１の製造方法を説明するための工程図である。

【図9】図９は、電子部品内蔵基板１の製造方法を説明するための工程図である。

【図10】図１０は、電子部品内蔵基板１の製造方法を説明するための工程図である。

【図11】図１１は、電子部品内蔵基板１の製造方法を説明するための工程図である。

【図12】図１２は、電子部品内蔵基板１の製造方法を説明するための工程図である。

【図13】図１３は、電子部品内蔵基板１の製造方法を説明するための工程図である。

【図14】図１４は、電子部品内蔵基板１の製造方法を説明するための工程図である。

【図15】図１５は、電子部品内蔵基板１の製造方法を説明するための工程図である。

【図16】図１６は、電子部品内蔵基板１の製造方法を説明するための工程図である。

【図17】図１７は、電子部品内蔵基板１の製造方法を説明するための工程図である。

【図18】図１８は、電子部品内蔵基板１の製造方法を説明するための工程図である。

【図19】図１９は、電子部品内蔵基板１の製造方法を説明するための工程図である。

【図20】図２０は、電子部品内蔵基板１の製造方法を説明するための工程図である。

【発明を実施するための形態】

【0017】

以下、添付図面を参照しながら、本発明の好ましい実施形態について詳細に説明する。

【0018】

図１は、本発明の好ましい実施形態による電子部品内蔵基板１の構造を説明するための模式的な断面図である。

【0019】

図１に示すように、本実施形態による電子部品内蔵基板１は、４層の絶縁層１１～１４と、絶縁層１１～１４の表面にそれぞれ形成された配線層Ｌ１～Ｌ４と、配線層Ｌ２と配線層Ｌ３の間に埋め込まれた電子部品４０を備える。特に限定されるものではないが、最上層に位置する絶縁層１１及び最下層に位置する絶縁層１４は、ガラス繊維などの芯材にガラスエポキシなどの樹脂材料を含浸させたコア層であっても構わない。これに対し、絶縁層１２，１３は、ガラスクロスなどの芯材を含まない樹脂材料からなるものであっても構わない。特に、絶縁層１１，１４の熱膨張係数は、絶縁層１２，１３の熱膨張係数よりも小さいことが好ましい。

【0020】

電子部品４０の種類については特に限定されないが、例えばベアチップ状態の半導体ＩＣであっても構わない。図１に示す例では、端子電極４１が形成された主面４２が上側を向くよう、フェースアップ方式で電子部品４０が埋め込まれている。このため、電子部品４０の主面４２及び側面４３は絶縁層１２で覆われ、電子部品４０の裏面４４は絶縁層１３で覆われる。

【0021】

配線層Ｌ１は最上層に位置する配線層であり、その大部分はソルダーレジスト２１によって覆われている。配線層Ｌ１のうち、ソルダーレジスト２１によって覆われていない領域は、チップ部品などが搭載される外部端子Ｅ１を構成する。配線層Ｌ４は最下層に位置する配線層であり、その大部分はソルダーレジスト２２によって覆われている。配線層Ｌ４のうち、ソルダーレジスト２２によって覆われていない領域は、ハンダを介してマザーボードに接続される外部端子Ｅ２を構成する。これに対し、配線層Ｌ２，Ｌ３は内層に位置する。このうち、配線層Ｌ２は絶縁層１１と絶縁層１２の間に位置し、配線層Ｌ３は絶縁層１３と絶縁層１４の間に位置する。そして、配線層Ｌ１と配線層Ｌ２はビア導体３１を介して接続され、配線層Ｌ２と電子部品４０の端子電極４１はビア導体３２を介して接続され、配線層Ｌ２と配線層Ｌ３はビア導体３３を介して接続され、配線層Ｌ３と配線層Ｌ４はビア導体３４を介して接続される。

【0022】

図２は、電子部品４０の構造を説明するための模式的な断面図である。

【0023】

図２に示すように、本実施形態において基板に埋め込まれる電子部品４０は、裏面４４の全面及び側面４３の一部が金属膜５０で覆われている。裏面４４とは、主面４２の反対側に位置し、端子電極４１が設けられていない面である。また、側面４３とは、主面４２及び裏面４４に対して垂直な面である。金属膜５０は、単層構造又は積層構造を有しており、電子部品４０と絶縁層１２，１３の密着性を高める役割を果たす。金属膜５０は、銅（Ｃｕ）からなる単層構造であっても構わないし、銅（Ｃｕ）の両面に密着性の高いチタン（Ｔｉ）などからなる薄い層が設けられた積層構造であっても構わない。このように、本実施形態においては、電子部品４０の裏面４４の全面及び側面４３の一部が金属膜５０で覆われていることから、最も剥離が生じやすい裏面４４と側面４３の境界となる角部近傍における、電子部品４０と絶縁層１２，１３の密着性が高められる。

【0024】

特に限定されるものではないが、図２に示す例では、電子部品４０の側面４３が部分的に金属膜５０で覆われている。具体的には、電子部品４０の側面４３は、裏面４４側に位置し金属膜５０で覆われた下部領域４３ａと、主面４２側に位置し金属膜５０で覆われていない上部領域４３ｂを有している。これによれば、金属膜５０が主面４２側に回り込むことがないため、金属膜５０と端子電極４１の接触を防止することが可能となる。ここで、密着性をより高めるためには、電子部品４０の厚みＴに対する下部領域４３ａの厚みＬの割合が大きいことが好ましいが、厚みＬの割合が大きすぎると、金属膜５０が主面４２側に回り込みやすくなる。この点を考慮すれば、Ｌ／Ｔの値は０．７～０．９の範囲とすることが好ましい。

【0025】

また、本実施形態においては、電子部品４０の側面４３に形成された金属膜５０の厚みが裏面４４側から主面４２側に向かうにつれて薄くなっている。その結果、側面４３に形成された金属膜５０の表面と、裏面４４に形成された金属膜５０の表面が成す角度θは、９０°未満となる。これにより、角度θが垂直である場合と比べ、絶縁層１２に含まれるシリカなど熱膨張係数の小さいフィラーが電子部品４０のより近傍まで充填されるため、熱膨張係数の差が緩和される。しかも、本実施形態においては、電子部品４０の角部を覆う部分において金属膜５０の形状がラウンドしていることから、金属膜５０と絶縁層１２の密着性も高められる。

【0026】

電子部品４０に金属膜５０を形成する方法については特に限定されないが、裏面４４のみならず側面４３にも金属膜５０を形成する必要があることから、ウェーハ又は集合基板を個片化することによって電子部品４０を多数個取りする場合には、個片化した後あるいはウェーハ又は集合基板をハーフカットした状態で金属膜５０を形成する必要がある。

【0027】

図３（ａ）に示す例では、電子部品４０を個片化した後、電子部品４０の主面４２を保護膜９０で覆った状態で、矢印Ａで示す方向からスパッタリングを行う。これにより、図３（ｂ）に示すように、電子部品４０の裏面４４及び側面４３に金属膜５０を選択的に形成することができる。この場合、電子部品４０の側面４３は、スパッタリング方向に対して水平であることから、裏面４４から遠くなるほど金属膜５０が成膜されにくくなり、結果的に図２に示す形状を得ることが可能となる。

【0028】

図４（ａ）に示す例では、電子部品４０が形成されたウェーハ６０を裏面４４側からハーフカットすることにより、ウェーハ６０に側面４３の一部を露出させる溝６１を形成する。この状態で、矢印Ａで示す方向からスパッタリングを行うことにより、図４（ｂ）に示すように、電子部品４０の裏面４４及び溝６１の内壁に金属膜５０が形成される。その後、溝６１内に位置するダイシングライン６２に沿ってウェーハ６０を切断すれば、電子部品４０の裏面４４及び側面４３に金属膜５０を選択的に形成することができる。この場合、電子部品４０は、図５に示すように、下部領域４３ａから上部領域４３ｂが突出した形状となる。

【0029】

さらに、図６（ａ）に示すように、ハーフカットによりウェーハ６０に形成した溝６１の底面にマスクパターン６３を形成しておき、図６（ｂ）に示すように、この状態でスパッタリングを行うことにより金属膜５０を形成した後、図６（ｃ）に示すようにマスクパターン６３を除去すれば、マスクパターン６３に付着した金属膜５０がリフトオフされる。これにより、溝６１の底面には金属膜５０の存在しない領域が形成されるため、この領域に沿ってダイシングライン６２を設定すれば、ダイシングに用いるブレードと金属膜５０の接触を防止することが可能となる。

【0030】

或いは、図７（ａ）に示すように、ハーフカットによりウェーハ６０に溝６１を形成した状態でスパッタリングを行うことにより金属膜５０を形成した後、図７（ｂ）に示すように、溝６１の底部の一部が露出するようマスクパターン６４を形成し、図７（ｃ）に示すように、マスクパターン６４から露出する金属膜５０を除去しても構わない。これにより、溝６１の底面には金属膜５０の存在しない領域が形成されるため、この領域に沿ってダイシングライン６２を設定すれば、ダイシングに用いるブレードと金属膜５０の接触を防止することが可能となる。

【0031】

このようにして作製した電子部品４０は、以下に説明する工程によって基板の内部に埋め込まれる。

【0032】

図８～図２０は、本実施形態による電子部品内蔵基板１の製造方法を説明するための工程図である。

【0033】

まず、図８に示すように、ガラス繊維などの芯材を含む絶縁層１４の一方の表面に金属膜Ｌ３ａが形成され、他方の表面に金属膜Ｌ４ａ，Ｌ４ｂの積層膜が形成された基材（ワークボード）を用意し、剥離層７１を介してステンレスなどからなる支持体７０に貼り合わせる。

【0034】

次に、図９に示すように、フォトリソグラフィー法などを用いて金属膜Ｌ３ａをパターニングすることによって、配線層Ｌ３を形成する。次に、図１０に示すように、配線層Ｌ３を埋め込むよう、絶縁層１４の表面に例えば未硬化（Ｂステージ状態）の樹脂シート等を真空圧着等によって積層することにより、絶縁層１３を形成する。

【0035】

次に、図１１に示すように、絶縁層１３の表面に金属膜５０が形成された電子部品４０を載置する。電子部品４０は、例えばベアチップ状態の半導体ＩＣであり、端子電極４１が形成された主面４２が上側を向くよう、フェースアップ方式で搭載される。このため、電子部品４０の裏面４４と絶縁層１３の間には、金属膜５０が介在することになる。

【0036】

次に、図１２に示すように、電子部品４０を覆うように絶縁層１２及び金属膜Ｌ２ａを形成する。これにより、電子部品４０の側面４３は、直接或いは金属膜５０を介して絶縁層１２で覆われる。絶縁層１２の形成は、例えば、未硬化又は半硬化状態の熱硬化性樹脂を塗布した後、未硬化樹脂の場合それを加熱して半硬化させ、さらに、プレス手段を用いて金属膜Ｌ２ａとともに硬化成形することが好ましい。絶縁層１２としては、電子部品４０の埋め込みを妨げる繊維が含まれない樹脂シートが望ましい。

【0037】

次に、図１３に示すように、例えばフォトリソグラフィー法など公知の手法を用いて金属膜Ｌ２ａの一部をエッチングにより除去した後に、金属膜Ｌ２ａが除去された所定の箇所に対して公知のブラスト加工やレーザー加工を行うことにより、ビアホール８２，８３を形成する。このうち、ビアホール８３は絶縁層１２，１３を貫通して設けられ、ビアホール８３の底部には配線層Ｌ３が露出する。また、ビアホール８２は、電子部品４０の端子電極４１を露出させる。

【0038】

次に、図１４に示すように、無電解メッキ及び電解メッキを施すことによって、絶縁層１２の表面に金属膜Ｌ２ｂを形成するとともに、ビアホール８２，８３の内部にそれぞれビア導体３２，３３を形成する。その後、図１５に示すように、フォトリソグラフィー法などを用いて金属膜Ｌ２ｂをパターニングすることによって、配線層Ｌ２を形成する。

【0039】

次に、図１６に示すように、配線層Ｌ２を埋め込むよう、絶縁層１１と金属膜Ｌ１ａ，Ｌ１ｂが積層されたシートを真空熱プレスする。絶縁層１１に用いる材料及び厚みは、絶縁層１４と同じであっても構わない。次に、図１７に示すように、金属膜Ｌ１ａ，Ｌ１ｂの界面を剥離するとともに、金属膜Ｌ４ａ，Ｌ４ｂの界面を剥離することによって、基板を支持体７０から分離する。

【0040】

次に、図１８に示すように、例えばフォトリソグラフィー法など公知の手法を用いて金属膜Ｌ１ａ，Ｌ４ａの一部をエッチングにより除去した後に、金属膜Ｌ１ａ，Ｌ４ａが除去された所定の箇所に対して公知のブラスト加工やレーザー加工を行うことにより、絶縁層１１にビアホール８１を形成し、絶縁層１４にビアホール８４を形成する。ビアホール８１は絶縁層１１を貫通して設けられ、ビアホール８１の底部には配線層Ｌ２が露出する。また、ビアホール８４は絶縁層１４を貫通して設けられ、ビアホール８４の底部には配線層Ｌ３が露出する。

【0041】

次に、図１９に示すように、無電解メッキ及び電解メッキを施すことによって、絶縁層１１，１４の表面にそれぞれ金属膜Ｌ１ｃ，Ｌ４ｃを形成するとともに、ビアホール８１，８４の内部にそれぞれビア導体３１，３４を形成する。これにより、ビア導体３１は配線層Ｌ２と接し、ビア導体３４は配線層Ｌ３と接する。その後、図２０に示すように、フォトリソグラフィー法などを用いて金属膜Ｌ１ｃ，Ｌ４ｃをパターニングすることによって、配線層Ｌ１，Ｌ４を形成する。

【0042】

そして、絶縁層１１，１４の表面にそれぞれソルダーレジスト２１，２２を形成すれば、図１に示す電子部品内蔵基板１が完成する。

【0043】

このように、本実施形態においては、裏面４４及び側面４３に金属膜５０が形成された電子部品４０をフェースアップ方式で絶縁層１３の表面に載置した後、絶縁層１２によって電子部品４０を埋め込んでいることから、剥離が最も生じやすい電子部品４０の角部における密着性を高めることが可能となる。これにより、電子部品４０の動作によって温度が上昇しても、熱膨張係数の差に起因する電子部品４０と絶縁層１２，１３の剥離を防止することが可能となる。

【0044】

以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。

【符号の説明】

【0045】

１ 電子部品内蔵基板
１１～１４ 絶縁層
２１，２２ ソルダーレジスト
３１～３４ ビア導体
４０ 電子部品
４１ 端子電極
４２ 主面
４３ 側面
４３ａ 下部領域
４３ｂ 上部領域
４４ 裏面
５０ 金属膜
６０ ウェーハ
６１ 溝
６２ ダイシングライン
６３，６４ マスクパターン
７０ 支持体
７１ 剥離層
８１～８４ ビアホール
９０ 保護膜
Ｅ１，Ｅ２ 外部端子
Ｌ１～Ｌ４ 配線層
Ｌ１ａ～Ｌ１ｃ，Ｌ２ａ，Ｌ２ｂ，Ｌ３ａ，Ｌ４ａ～Ｌ４ｃ 金属膜

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】