特許 7443890 光検出装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-02-27

(45)【発行日】2024-03-06

(54)【発明の名称】光検出装置

(51)【国際特許分類】

   H01L 31/02 20060101AFI20240228BHJP

   H01L 27/146 20060101ALI20240228BHJP

   H01L 31/10 20060101ALI20240228BHJP

【ＦＩ】

H01L31/02 B

H01L27/146 F

H01L31/10 A

H01L31/10 H

【請求項の数】 6

(21)【出願番号】P 2020062024

(22)【出願日】2020-03-31

(65)【公開番号】P2021163808

(43)【公開日】2021-10-11

【審査請求日】2022-11-21

(73)【特許権者】

【識別番号】000002130

【氏名又は名称】住友電気工業株式会社

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東 忠彦

(72)【発明者】

【氏名】町長 賢一

(72)【発明者】

【氏名】岡田 毅

(72)【発明者】

【氏名】大内 明

(72)【発明者】

【氏名】丸山 理絵

【審査官】佐竹 政彦

(56)【参考文献】

【文献】特開２０２０－１５０１７４（ＪＰ，Ａ）

【文献】特開２０１２－１５６３７４（ＪＰ，Ａ）

【文献】特開２０１０－１９２８１５（ＪＰ，Ａ）

【文献】特開２００９－００４６４４（ＪＰ，Ａ）

【文献】特開２０１７－１５７７５５（ＪＰ，Ａ）

【文献】特開２０１１－１４６６０３（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ３１／００－３１／２０

(57)【特許請求の範囲】

【請求項1】

受光素子と回路基板とが導電接続部により接続された光検出装置において、
前記受光素子は、
基板と、
前記基板の一方の面に設けられた半導体層と、
前記半導体層を画素ごとに分離する第１の溝と、
前記画素となる半導体層の上に設けられた第１の電極と、
を有し、
前記導電接続部は、前記第１の電極のＰｔ層の上のＴｉ層と、前記Ｔｉ層の上方のＡｕ層とを含む接続コア層と、前記接続コア層を覆うＩｎ層と、を有し、
前記第１の電極は、半導体層の上に、Ｔｉ層とＰｔ層とが順に積層されており、
前記導電接続部は、前記第１の電極のＰｔ層の上に設けられている光検出装置。

【請求項2】

前記第１の電極におけるＴｉ層の厚さは、５０ｎｍ以上、１００ｎｍ以下であり、
前記第１の電極におけるＰｔ層の厚さは、５０ｎｍ以上、１００ｎｍ以下である請求項１に記載の光検出装置。

【請求項3】

前記半導体層は、
前記基板の一方の面に設けられた第１のコンタクト層と、
前記第１のコンタクト層の上に設けられた受光層と、
前記受光層の上に設けられた第１のワイドギャップ層と、
前記第１のワイドギャップ層の上に設けられた第２のワイドギャップ層と、
前記第２のワイドギャップ層の上に設けられた第２のコンタクト層と、
を有し、
前記第１の溝は、前記第２のコンタクト層、前記第２のワイドギャップ層及び前記第１のワイドギャップ層の一部が除去された溝である請求項１または請求項２に記載の光検出装置。

【請求項4】

複数の前記画素の周囲には、前記第２のコンタクト層、前記第２のワイドギャップ層、前記第１のワイドギャップ層及び受光層を除去することにより形成された第２の溝と、
前記第２の溝の底面において露出している前記第１のコンタクト層の上に設けられた第２の電極と、
前記第２の溝の周囲の前記半導体層のメサの上に設けられた配線電極と、
前記第２の電極と前記配線電極とを接続する配線と、
を有し、
前記配線電極は、Ｔｉ層とＰｔ層とが順に積層されており、
前記導電接続部は、前記配線電極のＰｔ層の上にも設けられている請求項３に記載の光検出装置。

【請求項5】

前記配線は、Ｔｉ層とＡｕ層とが順に積層されている請求項４に記載の光検出装置。

【請求項6】

前記受光層は、ＩｎＧａＡｓを含むものである請求項３から請求項５のいずれか１項に記載の光検出装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、光検出装置に関するものである。

【背景技術】

【0002】

近赤外光を検出する光検出装置として、半導体基板の上にｎ電極及びｐ電極が形成されている近赤外光を吸収する受光素子と、信号処理基板とが、インジウムバンプ（Ｉｎバンプ）により接続されている光検出装置が開示されている。

【先行技術文献】

【特許文献】

【0003】

【文献】特開平７－２４９７９１号公報

【文献】特開平１１－２６１０８４号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

従来より、近赤外光を検出する光検出装置は低温下で使用されているが、近年、このような光検出装置を車両等に搭載することの検討がなされている。しかしながら、Ｉｎバンプを形成しているＩｎは、融点が低いため、使用環境が高温となった場合に、Ｉｎが拡散し、受光素子と信号処理基板との間で接続不良が生じる可能性がある。

【0005】

このため、高温になっても、受光素子と信号処理基板との間における接続不良が生じることのない信頼性の高い光検出装置が求められている。

【課題を解決するための手段】

【0006】

本実施形態の一観点によれば、受光素子と回路基板とが導電接続部により接続された光検出装置において、前記受光素子は、基板と、前記基板の一方の面に設けられた半導体層と、前記半導体層を画素ごとに分離する第１の溝と、前記画素となる半導体層の上に設けられた第１の電極と、を有し、前記導電接続部はＩｎを含んでおり、前記第１の電極は、半導体層の上に、Ｔｉ層とＰｔ層とが順に積層されており、前記導電接続部は、前記第１の電極のＰｔ層の上に設けられている。

【発明の効果】

【0007】

本開示の光検出装置によれば、高温になっても、受光素子と信号処理基板との間における接続不良の発生を防ぐことができ、信頼性を向上させることができる。

【図面の簡単な説明】

【0008】

【図1】図１は、光検出装置の断面図である。

【図2】図２は、図１に示す光検出装置に用いられる電極の説明図（１）である。

【図3】図３は、図１に示す光検出装置に用いられる電極の説明図（２）である。

【図4】図４は、図１に示す光検出装置について信頼性試験を行った結果の説明図である。

【図5】図５は、本開示の実施形態の光検出装置の断面図である。

【図6】図６は、本開示の実施形態の光検出装置の近赤外光が入射する側の平面図である。

【図7】図７は、本開示の実施形態の光検出装置に用いられる電極の説明図（１）である。

【図8】図８は、本開示の実施形態の光検出装置に用いられる電極の説明図（２）である。

【図9】図９は、図１に示す光検出装置のＩｎの拡散を説明する説明図である。

【図10】図１０は、本開示の実施形態の光検出装置のＩｎの拡散を説明する説明図である。

【図11】図１１は、本開示の実施形態の光検出装置においてｐ電極に導電接続部が形成されている部分の上面図である。

【図12】図１２は、本開示の実施形態の光検出装置の製造方法の工程図（１）である。

【図13】図１３は、本開示の実施形態の光検出装置の製造方法の工程図（２）である。

【図14】図１４は、本開示の実施形態の光検出装置の製造方法の工程図（３）である。

【図15】図１５は、本開示の実施形態の光検出装置の製造方法の工程図（４）である。

【図16】図１６は、本開示の実施形態の光検出装置の製造方法の工程図（５）である。

【図17】図１７は、本開示の実施形態の光検出装置の製造方法の工程図（６）である。

【図18】図１８は、本開示の実施形態の光検出装置の製造方法の工程図（７）である。

【図19】図１９は、本開示の実施形態の光検出装置の製造方法の工程図（８）である。

【図20】図２０は、本開示の実施形態の光検出装置の製造方法の工程図（９）である。

【発明を実施するための形態】

【0009】

実施するための形態について、以下に説明する。

【0010】

［本開示の実施形態の説明］
最初に本開示の実施態様を列記して説明する。以下の説明では、同一または対応する要素には同一の符号を付し、それらについて同じ説明は繰り返さない。

【0011】

〔１〕 本開示の一態様に係る光検出装置は、受光素子と回路基板とが導電接続部により接続された光検出装置において、前記受光素子は、基板と、前記基板の一方の面に設けられた半導体層と、前記半導体層を画素ごとに分離する第１の溝と、前記画素となる半導体層の上に設けられた第１の電極と、を有し、前記導電接続部はＩｎを含んでおり、前記第１の電極は、半導体層の上に、Ｔｉ層とＰｔ層とが順に積層されており、前記導電接続部は、前記第１の電極のＰｔ層の上に設けられている。

【0012】

これにより、受光素子と回路基板とが接続されている導電接続部に含まれるＩｎが拡散することを抑制することができ、信頼性を向上させることができる。

【0013】

〔２〕 前記導電接続部は、前記第１の電極のＰｔ層の上のＴｉ層と、前記Ｔｉ層の上方のＡｕ層とを含む接続コア層と、前記接続コア層を覆うＩｎ層と、を有する。

【0014】

これにより、Ｉｎ層に含まれるＩｎの拡散を抑制するとともに、ＡｕとＩｎとの合金化により密着性を高めることができ、溶融したＩｎの位置を安定にすることができる。

【0015】

〔３〕 前記第１の電極におけるＴｉ層の厚さは、５０ｎｍ以上、１００ｎｍ以下であり、前記第１の電極におけるＰｔ層の厚さは、５０ｎｍ以上、１００ｎｍ以下である。

【0016】

これにより、光検出装置の信頼性をより一層高めることができる。

【0017】

〔４〕 前記半導体層は、前記基板の一方の面に設けられた第１のコンタクト層と、前記第１のコンタクト層の上に設けられた受光層と、前記受光層の上に設けられた第１のワイドギャップ層と、前記第１のワイドギャップ層の上に設けられた第２のワイドギャップ層と、前記第２のワイドギャップ層の上に設けられた第２のコンタクト層と、を有し、前記第１の溝は、前記第２のコンタクト層、前記第２のワイドギャップ層及び前記第１のワイドギャップ層の一部が除去された溝である。

【0018】

これにより、受光素子における暗電流を小さくすることができ、Ｓ／Ｎを向上させることができる。

【0019】

〔５〕 複数の前記画素の周囲には、前記第２のコンタクト層、前記第２のワイドギャップ層、前記第１のワイドギャップ層及び受光層を除去することにより形成された第２の溝と、前記第２の溝の底面において露出している前記第１のコンタクト層の上に設けられた第２の電極と、前記第２の溝の周囲の前記半導体層のメサの上に設けられた配線電極と、前記第２の電極と前記配線電極とを接続する配線と、を有し、前記配線電極は、Ｔｉ層とＰｔ層とが順に積層されており、前記導電接続部は、前記配線電極のＰｔ層の上にも設けられている。

【0020】

これにより、受光素子と回路基板とが接続されている導電接続部に含まれるＩｎが拡散することを抑制することができ、信頼性を向上させることができる。

【0021】

〔６〕 前記配線は、Ｔｉ層とＡｕ層とが順に積層されている。

【0022】

配線にＡｕを用いた場合であっても、配線電極の上のＩｎは拡散しないため、信頼性が低下することを防ぐことができる。

【0023】

〔７〕 前記受光層は、ＩｎＧａＡｓを含むものである。

【0024】

これにより、信頼性の高い近赤外光を検出することのできる光検出装置を得ることができる。

【0025】

［本開示の実施形態の詳細］
以下、本開示の一実施形態について詳細に説明するが、本実施形態はこれらに限定されるものではない。

【0026】

最初に、図１に基づき受光素子９００と信号処理基板９０とが、Ｉｎバンプ８０により接合されている光検出装置について説明する。

【0027】

図１に示される光検出装置の受光素子９００は、基板１０の一方の面１０ａの上に、ｎ型コンタクト層２１、受光層２２、ｎ型ワイドギャップ層２３、ｐ型ワイドギャップ層２４、ｐ型コンタクト層２５が積層して形成されている。尚、基板１０の他方の面１０ｂには、ＳｉＮ等により反射防止膜３１が形成されている。

【0028】

基板１０は、厚さが約３５０μｍであり、不純物元素としてＦｅ（鉄）がドープされており半絶縁化されている。ｎ型コンタクト層２１は、膜厚が約２μｍのｎ－ＩｎＰにより形成されており、ｎ型となる不純物元素としてＳｉが約２×１０^１８ｃｍ^－３の濃度でドープされている。受光層２２は、膜厚が約３．５μｍの不純物元素がドープされていないＩｎ_０．５３Ｇａ_０．４７Ａｓにより形成されており、室温におけるバンドギャップは、０．７５ｅＶである。尚、受光層２２には不純物元素がドープされていないため、含まれる不純物元素の濃度が、１×１０^１５ｃｍ^－３以下である。

【0029】

ｎ型ワイドギャップ層２３は、膜厚が約０．５μｍのｎ－ＩｎＰにより形成されており、ｎ型となる不純物元素としてＳｉが約２×１０^１５ｃｍ^－３の濃度でドープされている。ｐ型ワイドギャップ層２４は、膜厚が約０．２μｍのｐ－ＩｎＰにより形成されており、ｐ型となる不純物元素としてＺｎが約２×１０^１５ｃｍ^－３の濃度でドープされている。これにより、ｎ型ワイドギャップ層２３とｐ型ワイドギャップ層２４との界面にはｐｎ接合が形成される。ｐ型コンタクト層２５は、膜厚が約０．１μｍのｐ－ＩｎＧａＡｓにより形成されており、ｐ型となる不純物元素としてＺｎが約１×１０^１９ｃｍ^－３の濃度でドープされている。

【0030】

図１に示される光検出装置の受光素子９００には、画素分離するための第１の溝７１と、ｎ型コンタクト層２１を露出させるための第２の溝７２が形成されている。第１の溝７１は、ｐ型コンタクト層２５、ｐ型ワイドギャップ層２４、ｎ型ワイドギャップ層２３の一部を除去することにより形成されており、底面においてｎ型ワイドギャップ層２３が露出している。このように第１の溝７１を形成することにより、画素ごとにメサ７０が形成され画素分離される。ｐ型コンタクト層２５の上には、ｐ電極５０が形成されている。

【0031】

第２の溝７２は、更に、ｎ型ワイドギャップ層２３、受光層２２を除去することにより形成されており、底面において、ｎ型コンタクト層２１が露出している。露出したｎ型コンタクト層２１の上には、ｎ電極４０が形成されている。

【0032】

露出しているｐ型コンタクト層２５及びｎ型ワイドギャップ層２３、ｎ型コンタクト層２１の上、ｐ型コンタクト層２５、ｐ型ワイドギャップ層２４、ｎ型ワイドギャップ層２３、受光層２２の側面には、パッシベーション膜３０が形成されている。パッシベーション膜３０はＳｉＮにより形成されている。

【0033】

第２の溝７２により、画素領域１１と電極接続領域１２に分離されており、電極接続領域１２では、ｐ型コンタクト層２５の上は、パッシベーション膜３０を介し、配線電極６０が形成されている。電極接続領域１２における配線電極６０と、ｎ型コンタクト層２１の上のｎ電極４０とは、配線６１により接続されている。尚、配線６１は、配線電極６０の一部、ｎ電極４０、配線電極６０とｎ電極４０との間のメサ７３の電極接続領域１２の側面を覆っているパッシベーション膜３０の上に形成される。

【0034】

図１に示される光検出装置は、受光素子９００に設けられたｐ電極５０及び配線電極６０と、信号処理基板９０に設けられた不図示の電極とが、Ｉｎバンプ８０により接続されている。Ｉｎバンプ８０はＩｎにより形成されており、導電性を有しているため、Ｉｎバンプ８０により受光素子９００と信号処理基板９０とが電気的に接続される。

【0035】

図２は、信号処理基板９０に接続される前の状態の受光素子９００の画素領域１１におけるｐ電極５０及びＩｎバンプ８０の拡大図であり、図３は、電極接続領域１２における配線電極６０及びＩｎバンプ８０の拡大図である。

【0036】

ｐ電極５０及び配線電極６０は、Ｔｉ（チタン）層５１、Ｎｉ（ニッケル）層５２、Ａｕ（金）層５３を順に積層した金属積層膜により形成されている。尚、図示はしないが、ｎ電極４０についても同様に、Ｔｉ層５１、Ｎｉ層５２、Ａｕ層５３を順に積層した金属積層膜により形成されている。Ｔｉ層５１の膜厚は５０ｎｍであり、Ｎｉ層５２の膜厚は１００ｎｍであり、Ａｕ層５３の膜厚は３０ｎｍである。配線６１は、Ｔｉ層６２、Ａｕ層６３とを順に積層した積層金属膜により形成されている。

【0037】

信号処理基板９０と受光素子９００とをＩｎバンプ８０により接続する際には、Ｉｎバンプ８０に含まれるＩｎの一部が、ｐ電極５０及び配線電極６０におけるＡｕ層５３の内部に進入して拡散し、一部が合金化される。このように、Ｉｎバンプ８０に含まれるＩｎの一部が、Ａｕ層５３の内部に拡散し合金化されることにより、Ｉｎバンプ８０とＡｕ層５３との密着性を高めることができる。

【0038】

ところで、図１に示される光検出装置を、車両や衛星などに搭載した場合、使用環境が比較的高温になる場合があることから、光検出装置の信頼性試験は、例えば１２５℃の温度で１０００時間の高温放置試験がある。このような信頼性試験において、光検出装置が長時間高温状態におかれると、Ｉｎバンプ８０を形成しているＩｎのｐ電極５０及び配線電極６０におけるＡｕ層５３の内部への拡散が増加する。このため、信号処理基板９０と受光素子９００との接続に寄与しているＩｎバンプ８０は徐々に減少し、図４に示されるように、信号処理基板９０の不図示の電極から、Ｉｎバンプ８０が離れてしまう場合がある。この場合になると、受光素子９００と信号処理基板９０との間における接続不良が生じ、光検出装置としての機能が失われてしまう。

【0039】

即ち、従来の近赤外光を検出するための光検出装置は、一般に冷却して用いられており、車両等に搭載することは想定されてはいなかった。Ｉｎバンプを形成しているＩｎの融点は比較的低く、１５６．６℃である。このため、長時間、１００℃以上の温度の環境下におかれると、ＩｎのＡｕ層５３の内部への拡散が進行し、Ｉｎバンプ８０が減少し、受光素子と信号処理基板との間に接続不良が生じ、光検出装置としての機能が失われてしまう。

【0040】

（光検出装置）
次に、本実施の形態における光検出装置について説明する。本実施の形態における光検出装置は、受光素子１００と信号処理基板９０とがＩｎを含む導電接続部１８０により接続されている。本願においては、信号処理基板９０を回路基板と記載する場合がある。図５は、本実施の形態における光検出装置の要部の断面構造を示し、図６は、光が入射する受光素子１００側から見た平面図である。受光素子１００は、縦が４．３ｍｍ、横が１３．９ｍｍの大きさであり、９０μｍピッチで、３２×１２８画素が形成されている。その他の例としては、３０μｍピッチで２５６×３２０画素、１５μｍピッチで５１２×６４０画素がある。

【0041】

本実施の形態における光検出装置の受光素子１００は、基板１０の一方の面１０ａの上に、ｎ型コンタクト層２１、受光層２２、ｎ型ワイドギャップ層２３、ｐ型ワイドギャップ層２４、ｐ型コンタクト層２５が積層して形成されている。尚、基板１０の他方の面１０ｂには、ＳｉＮ等により反射防止膜３１が形成されている。本願においては、ｎ型コンタクト層２１を第１のコンタクト層と記載し、ｐ型コンタクト層２５を第２のコンタクト層と記載する場合がある。また、ｎ型ワイドギャップ層２３を第１のワイドギャップ層と記載し、ｐ型ワイドギャップ層２４を第２のワイドギャップ層と記載する場合がある。

【0042】

受光素子１００には、画素分離するための第１の溝７１と、ｎ型コンタクト層２１を露出させるための第２の溝７２が形成されている。第１の溝７１は、ｐ型コンタクト層２５、ｐ型ワイドギャップ層２４、ｎ型ワイドギャップ層２３の一部を除去することにより形成されており、底面においてｎ型ワイドギャップ層２３が露出している。このように第１の溝７１を形成することにより、画素ごとにメサ７０が形成され画素分離される。ｐ型コンタクト層２５の上には、ｐ電極１５０が形成されている。

【0043】

第２の溝７２は、更に、ｎ型ワイドギャップ層２３、受光層２２を除去することにより形成されており、底面において、ｎ型コンタクト層２１が露出している。露出したｎ型コンタクト層２１の上には、ｎ電極１４０が形成されている。本願においては、ｐ電極１５０を第１の電極と記載し、ｎ電極１４０を第２の電極と記載する場合がある。

【0044】

第２の溝７２により、画素領域１１と電極接続領域１２に分離されている。電極接続領域１２には、メサ７３が形成され、メサ７３の上面のｐ型コンタクト層２５の上は、パッシベーション膜３０が形成されており、パッシベーション膜３０の上には配線電極１６０が形成されている。電極接続領域１２におけるパッシベーション膜３０の上の配線電極１６０と、ｎ型コンタクト層２１の上のｎ電極１４０とは、配線６１により接続されている。尚、配線６１は、配線電極１６０の一部、ｎ電極１４０、配線電極１６０とｎ電極１４０との間の電極接続領域１２のメサ７３の側面を覆うパッシベーション膜３０の上に形成される。

【0045】

図７は、信号処理基板９０に接続される前の状態の受光素子１００の画素領域１１におけるｐ電極１５０及び導電接続部１８０の拡大図であり、図８は、電極接続領域１２における配線電極１６０及び導電接続部１８０の拡大図である。

【0046】

本実施の形態における光検出装置においては、ｐ電極１５０及び配線電極１６０は、Ｔｉ層１５１、Ｐｔ（白金）層１５２を順に積層した金属積層膜により形成されている。尚、ここでは、図示はしないが、ｎ電極１４０についても、Ｔｉ層１５１、Ｐｔ層１５２を順に積層した金属積層膜により形成されている。Ｔｉ層１５１の厚さは、５０ｎｍ以上、１００ｎｍ以下が好ましく、Ｐｔ層１５２の厚さは、５０ｎｍ以上、１００ｎｍ以下が好ましい。Ｔｉ層１５１及びＰｔ層１５２は、均一な膜を得るためには、ある程度の厚さが必要であるが、厚すぎると膜の応力が大きくなるため好ましくない。本実施形態においては、Ｔｉ層１５１の膜厚は５０ｎｍであり、Ｐｔ層１５２の膜厚は８０ｎｍである。

【0047】

導電接続部１８０は、ｐ電極１５０及び配線電極１６０のＰｔ層１５２の上に形成されており、Ｐｔ層１５２の上に設けられた接続コア層１８１と、Ｉｎ（インジウム）層１８５とを有している。接続コア層１８１は、ｐ電極１５０及び配線電極１６０のＰｔ層１５２の上に、Ｔｉ層１８２、Ｎｉ層１８３、Ａｕ層１８４が順に積層された金属積層膜により形成されている。Ｉｎ層１８５は、接続コア層１８１の上面及び側面を覆うように形成されている。

【0048】

ＴｉとＰｔとは密着性が高いため、接続コア層１８１のＴｉ層１８２は、ｐ電極１５０及び配線電極１６０のＰｔ層１５２の上に形成されており、Ｔｉ層１８２とＰｔ層１５２とは接触している。

【0049】

本実施の形態における光検出装置においては、信号処理基板９０と受光素子１００とが導電接続部１８０により接続されている。導電接続部１８０により接続する際には、導電接続部１８０のＩｎ層１８５に含まれるＩｎの一部が、接続コア層１８１のＡｕ層１８４の内部に進入し、更に拡散して、一部が合金化される。このように、Ｉｎ層１８５に含まれるＩｎの一部がＡｕ層１８４の内部に拡散し合金化されることにより、Ｉｎ層１８５とＡｕ層１８４との密着性を高めることができる。

【0050】

また、導電接続部１８０は、ｐ電極１５０及び配線電極１６０のＰｔ層１５２の上に形成されているため、導電接続部１８０のＩｎ層１８５に含まれるＩｎの一部が、Ｐｔ層１５２に進入し拡散することはない。このため、長時間高温状態におかれても、導電接続部１８０のＩｎ層１８５におけるＩｎが進入するのは、狭いＡｕ層１８４のみであり、導電接続部１８０のＩｎ層１８５の減少は極めて少ない。従って、長時間高温状態が続いても、配線電極１６０を介した信号処理基板９０の不図示の電極と、ｐ電極１５０及び配線電極１６０との電気的な接続が維持されるため、車両等に搭載された場合における信頼性を向上させることができる。

【0051】

例えば、図１に示される光検出装置では、長時間高温状態におかれた場合、図９の破線矢印に示されるように、電極接続領域１２におけるＩｎバンプ８０のＩｎは、配線電極６０のＡｕ層５３の内部に進入し拡散する。このＩｎの拡散は、更に、配線６１のＡｕ層６３まで進行する場合がある。

【0052】

これに対し、本実施の形態における光検出装置では、長時間高温状態におかれた場合、図１０の破線矢印に示されるように、導電接続部１８０のＩｎ層１８５のＩｎは、Ａｕ層１８４の内部に進入し拡散する。上面視したＡｕ層１８４の面積は、配線電極１６０の面積に比べて十分小さく、Ａｕ層１８４に進入するＩｎの量は限定的である。また、導電接続部１８０は、配線電極１６０のＰｔ層１５２の上に形成されているため、導電接続部１８０のＩｎ層１８５のＩｎが、配線電極１６０のＰｔ層１５２に進入することはない。

【0053】

図１１は、図７に示される画素領域１１における１つの画素を上面から見た上面図である。図１１に示されるように、画素領域１１における画素の各々には、一辺が約８５μｍの略正方形のメサ７０の上面に、一辺が約７３μｍの略正方形のｐ電極１５０が形成されており、ｐ電極１５０の上の中央部分には導電接続部１８０が形成されている。尚、導電接続部１８０の直径は約３０μｍである。

【0054】

（光検出装置の製造方法）
次に、本実施の形態における光検出装置の製造方法について、図１２から図２０に基づき説明する。

【0055】

最初に、図１２に示されるように、基板１０の一方の面１０ａに、エピタキシャル成長により、ｎ型コンタクト層２１、受光層２２、ｎ型ワイドギャップ層２３、ｐ型ワイドギャップ層２４、ｐ型コンタクト層２５を順に形成する。上記の化合物半導体のエピタキシャル成長には、ＭＯＶＰＥ（Metalorganic vapor phase epitaxy：有機金属気相エピタキシャル成長）法が用いられる。

【0056】

基板１０は、厚さが約３５０μｍであり、不純物元素としてＦｅがドープされており半絶縁化されている。ｎ型コンタクト層２１は、膜厚が約２μｍのｎ－ＩｎＰにより形成されており、ｎ型となる不純物元素としてＳｉが約２×１０^１８ｃｍ^－３の濃度でドープされている。受光層２２は、膜厚が約３．５μｍのノンドープのＩｎ_０．５３Ｇａ_０．４７Ａｓにより形成されており、バンドギャップは、０．７５ｅＶである。

【0057】

ｎ型ワイドギャップ層２３は、膜厚が約０．５μｍのｎ－ＩｎＰにより形成されており、ｎ型となる不純物元素としてＳｉが約２×１０^１５ｃｍ^－３の濃度でドープされている。ｐ型ワイドギャップ層２４は、膜厚が約０．２μｍのｐ－ＩｎＰにより形成されており、ｐ型となる不純物元素としてＺｎが約５×１０^１８ｃｍ^－３の濃度でドープされている。ｐ型コンタクト層２５は、膜厚が約０．１μｍのｐ－ＩｎＧａＡｓにより形成されており、ｐ型となる不純物元素としてＺｎが約１×１０^１９ｃｍ^－３の濃度でドープされている。

【0058】

次に、図１３に示されるように、画素分離のための第１の溝７１を形成する。具体的には、ｐ型コンタクト層２５の上に、プラズマＣＶＤにより膜厚が１００ｎｍの不図示のＳｉＮ膜を成膜し、成膜されたＳｉＮ膜の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、不図示のレジストパターンを形成する。このレジストパターンは、第１の溝７１が形成される領域に開口部を有しており、レジストパターンの開口部におけるＳｉＮ膜をバッファードフッ酸を用いたウェットエッチングにより除去することにより、ＳｉＮ膜によりマスクを形成する。この後、不図示のレジストパターンを有機溶剤等により除去する。この後、ＳｉＮ膜が除去された領域のｐ型コンタクト層２５、ｐ型ワイドギャップ層２４、ｎ型ワイドギャップ層２３の一部をＲＩＥ（Reactive Ion Etching）等のドライエッチングにより除去する。これにより、画素分離するための第１の溝７１を形成する。尚、この工程において、後述する第２の溝７２が形成される領域の半導体層も同様に除去される。この後、不図示のＳｉＮ膜はバッファードフッ酸により除去する。

【0059】

第１の溝７１の深さは約０．６μｍであり、幅Ｗは約５μｍであり、底面においてｎ型ワイドギャップ層２３が露出している。このように、第１の溝７１を形成することにより、第１の溝７１により分離されたメサ７０により、各々の画素が形成される。各々の画素は、例えば、縦方向に９０μｍピッチで１２８個、横方向に９０μｍピッチで３２個、計４０９６個形成されている。

【0060】

次に、図１４に示されるように、基板１０の外周に沿って第２の溝７２を形成する。具体的には、ｐ型コンタクト層２５等の上に、プラズマＣＶＤにより膜厚が１００ｎｍの不図示のＳｉＮ膜を成膜し、成膜されたＳｉＮ膜の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、不図示のレジストパターンを形成する。このレジストパターンは、第２の溝７２が形成される領域に開口部を有しており、レジストパターンの開口部におけるＳｉＮ膜をバッファードフッ酸を用いたウェットエッチングにより除去することにより、ＳｉＮ膜によりマスクを形成する。この後、不図示のレジストパターンを有機溶剤等により除去し、更に、ＳｉＮ膜が除去された領域のｎ型ワイドギャップ層２３、受光層２２をＲＩＥ等のドライエッチングにより除去することにより、ｎ型コンタクト層２１の表面を露出させる。この後、不図示のＳｉＮ膜はバッファードフッ酸により除去する。これにより、第２の溝７２の外側には、メサ７３が形成される。

【0061】

次に、図１５に示されるように、パッシベーション膜３０を形成する。具体的には、全面に、プラズマＣＶＤにより膜厚が１００ｎｍの不図示のＳｉＮ膜を成膜し、成膜されたＳｉＮ膜の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、不図示のレジストパターンを形成する。このレジストパターンは、ｎ電極１４０及びｐ電極１５０が形成される領域に開口部を有しており、レジストパターンの開口部におけるＳｉＮ膜をＲＩＥ等のドライエッチングにより除去する。これにより、メサ７０の上面のｐ型コンタクト層２５の表面及びｎ型コンタクト層２１の表面を露出させる。

【0062】

次に、図１６に示されるように、ｎ型コンタクト層２１の上にｎ電極１４０を形成し、ｐ型コンタクト層２５の上にｐ電極１５０を形成し、外周のメサ７３の上に、パッシベーション膜３０を介し配線電極１６０を形成する。ｎ電極１４０、ｐ電極１５０、配線電極１６０は、リフトオフ法により形成する。具体的には、各々の電極が形成される領域に開口部を有する不図示のレジストパターンを形成し、ＥＢ蒸着によりＴｉ層１５１、Ｐｔ層１５２が順に積層された金属積層膜を成膜した後、有機溶剤等に浸漬させる。これにより、レジストパターンとともにレジストパターンの上の金属積層膜を除去し、残存している金属積層膜により、ｎ電極１４０、ｐ電極１５０、配線電極１６０を形成する。

【0063】

次に、図１７に示されるように、ｎ電極１４０と配線電極１６０とを接続する配線６１をリフトオフ法により形成する。配線６１は、膜厚が約５０ｎｍのＴｉ層６２と、膜厚が約６００ｎｍのＡｕ層６３の積層膜により形成されている。この後、基板１０の他方の面１０ｂを研磨により鏡面にする。

【0064】

次に、図１８に示されるように、基板１０の他方の面１０ｂにＳｉＮ膜により反射防止膜３１を形成する。反射防止膜３１は、プラズマＣＶＤにより、ＳｉＮ膜を成膜することにより形成されており、屈折率が約１．７１～１．８３であり、膜厚が１４０～１６０ｎｍである。

【0065】

次に、図１９に示されるように、ｐ電極１５０及び配線電極１６０の上に、導電接続部１８０をリフトオフ法により形成する。具体的には、導電接続部１８０が形成される領域に開口部を有する不図示のレジストパターンを形成し、ＥＢ蒸着によりＴｉ層１８２、Ｎｉ層１８３、Ａｕ層１８４、Ｉｎ層１８５が順に積層された金属積層膜を成膜する。この後、有機溶剤等に浸漬させることにより、レジストパターンとともにレジストパターンの上の金属積層膜を除去する。これにより、残存している金属積層膜により、Ｔｉ層１８２、Ｎｉ層１８３、Ａｕ層１８４、Ｉｎ層１８５が形成され、導電接続部１８０が形成される。尚、リフトオフ法により、導電接続部１８０を形成する際に用いられるレジストパターンは、開口部よりも奥が広くなっている逆テーパのレジストパターンである。このため、Ｉｎ層１８５は、Ｔｉ層１８２、Ｎｉ層１８３、Ａｕ層１８４により形成される接続コア層１８１を覆うように形成される。このように形成される導電接続部１８０は、高さが約６～９μｍである。

【0066】

この後、チップに分割することにより受光素子１００を形成し、図２０に示されるように、受光素子１００の導電接続部１８０と、信号処理基板９０の不図示の電極とを仮圧着により接合した後、１７０℃～１８０℃の温度でリフローする。これにより、Ｉｎ層１８５のＩｎを溶融させて、受光素子１００の導電接続部１８０と、信号処理基板９０の不図示の電極とを接合し、電気的に接続する。尚、リフローの際には、Ｉｎ層１８５の溶融したＩｎは、表面張力等により接続コア層１８１の周囲に存在するため、信号処理基板９０の不図示の電極と接合する際には、セルフアライメントがなされる。

【0067】

本実施の形態における光検出装置では、信号処理基板９０が接合されていない基板１０の他方の面１０ｂ側より反射防止膜３１を介し入射した近赤外光を検出する。

【0068】

以上、実施形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。

【符号の説明】

【0069】

１０ 基板
１０ａ 一方の面
１０ｂ 他方の面
１１ 画素領域
１２ 電極接続領域
２１ ｎ型コンタクト層
２２ 受光層
２３ ｎ型ワイドギャップ層
２４ ｐ型ワイドギャップ層
２５ ｐ型コンタクト層
３０ パッシベーション膜
３１ 反射防止膜
４０ ｎ電極
５０ ｐ電極
５１ Ｔｉ層
５２ Ｎｉ層
５３ Ａｕ層
６０ 配線電極
６１ 配線
６２ Ｔｉ層
６３ Ａｕ層
７０ メサ
７１ 第１の溝
７２ 第２の溝
７３ メサ
８０ Ｉｎバンプ
９０ 信号処理基板
１００ 受光素子
１４０ ｎ電極
１５０ ｐ電極
１５１ Ｔｉ層
１５２ Ｐｔ層
１６０ 配線電極
１８０ 導電接続部
１８１ 接続コア層
１８２ Ｔｉ層
１８３ Ｎｉ層
１８４ Ａｕ層
１８５ Ｉｎ層
９００ 受光素子

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】