特許 7443984 変位量検出装置、変位量検出方法および操作子の操作情報出力装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-02-27

(45)【発行日】2024-03-06

(54)【発明の名称】変位量検出装置、変位量検出方法および操作子の操作情報出力装置

(51)【国際特許分類】

   G01B 7/00 20060101AFI20240228BHJP

   G10H 1/34 20060101ALI20240228BHJP

【ＦＩ】

G01B7/00 101E

G10H1/34

【請求項の数】 7

(21)【出願番号】P 2020139332

(22)【出願日】2020-08-20

(65)【公開番号】P2022035195

(43)【公開日】2022-03-04

【審査請求日】2023-05-25

(73)【特許権者】

【識別番号】000004075

【氏名又は名称】ヤマハ株式会社

(74)【代理人】

【識別番号】110003177

【氏名又は名称】弁理士法人旺知国際特許事務所

(72)【発明者】

【氏名】石井 潤

【審査官】山▲崎▼ 和子

(56)【参考文献】

【文献】国際公開第２０１９／１２２８６７（ＷＯ，Ａ１）

【文献】特開２００４－０８５２１５（ＪＰ，Ａ）

【文献】特開２００５－０７７２７８（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０１Ｂ ７／００－７／３４

Ｇ０１Ｄ ５／００－５／２５２

５／３９－５／６２

Ｇ１０Ｈ １／００－７／１２

Ｇ０６Ｆ ３／０２

Ｈ０３Ｍ １１／００－１１／２６

(57)【特許請求の範囲】

【請求項1】

操作に応じた可動部材の変位量を検出する変位量検出装置であって、
前記可動部材に設置された第１コイルを含む第１基板回路と、
電流の供給により磁界を発生する第２コイルを含み、前記第１コイルに対向する前記第２コイルとの相対位置に応じたレベルの検出信号を出力する第２基板回路と、
前記第１コイルおよび前記第２コイルの距離が無限大の状態における前記第２基板回路の等価回路を示す第１等価回路と、
前記距離がゼロの状態における前記第２基板回路の等価回路を示す第２等価回路と、
前記電流が前記第１等価回路に供給されたときに当該第１等価回路から出力される第１出力信号と、前記電流が前記第２等価回路に供給されたときに当該第２等価回路から出力される第２出力信号とに基づいて前記検出信号を補正し、当該補正した検出信号に基づいて前記変位量を算出する情報処理装置と、
を有する変位量検出装置。

【請求項2】

前記可動部材は、複数であり、
前記複数の可動部材の各々に、一の第１基板回路が設置され、
当該一の第１基板回路に対応して、一の第２基板回路が設置され、
前記情報処理装置は、前記複数の可動部材の変位量を、時分割で算出する
請求項１に記載の変位量検出装置。

【請求項3】

前記電流を、２以上の第２基板回路に時分割で分配するデマルチプレクサと、
前記デマルチプレクサにより電流が供給された第２基板回路から検出信号を集約して、前記情報処理装置に出力するマルチプレクサと
を含む請求項２に記載の変位量検出装置。

【請求項4】

前記デマルチプレクサおよび前記マルチプレクサは、１組以上であり、
前記第１等価回路および前記第２等価回路の１組は、
前記デマルチプレクサおよび前記マルチプレクサの１組に対して、または、
前記デマルチプレクサおよび前記マルチプレクサの複数組に対して、設けられる
請求項３に記載の変位量検出装置。

【請求項5】

前記マルチプレクサで集約された検出信号を、整流および平滑化して、前記情報処理装置に供給する整流平滑化回路
を含む請求項３または４に記載の変位量検出装置。

【請求項6】

操作に応じた可動部材の変位を、
前記可動部材に設置された第１コイルを含む第１基板回路と、
電流の供給により磁界を発生する第２コイルを含み、前記第１コイルに対向する前記第２コイルとの相対位置に応じたレベルの検出信号を出力する第２基板回路と、
前記第１コイルおよび前記第２コイルの距離が無限大の状態における前記第２基板回路の等価回路を示す第１等価回路と、
前記距離がゼロの状態における前記第２基板回路の等価回路を示す第２等価回路と、
を用いて検出する変位量検出方法であって、
前記電流が前記第１等価回路に供給されたときに当該第１等価回路から出力される第１出力信号と、前記電流が前記第２等価回路に供給されたときに当該第２等価回路から出力される第２出力信号とを取得するステップと、
前記第１出力信号と前記第２出力信号とに基づいて、前記検出信号を補正するステップと、
当該補正した検出信号に基づいて前記変位量を算出するステップと、
を含む変位量検出方法。

【請求項7】

操作子と、
前記操作子に設置された第１コイルを含む第１基板回路と、
電流の供給により磁界を発生する第２コイルを含み、前記第１コイルに対向する前記第２コイルとの相対位置に応じたレベルの検出信号を出力する第２基板回路と、
前記第１コイルおよび前記第２コイルの距離が第１値である状態において前記第２基板回路の等価回路を示す第１等価回路と、
前記電流を前記第１等価回路に供給したときに当該第１等価回路から出力される第１出力信号に少なくとも基づいて前記検出信号を補正し、当該補正した検出信号に基づいて前記操作子の操作情報を出力する情報処理装置と、
を有する操作子の操作情報出力装置であって、
前記距離が前記第１値とは異なる第２値である状態において前記第２基板回路の等価回路を示す第２等価回路を、さらに含み、
前記情報処理装置は、前記第１出力信号に加え、前記電流を前記第２等価回路に供給したときに当該第２等価回路から出力される第２出力信号に基づいて、
前記検出信号を補正する
操作子の操作情報出力装置。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、変位量検出装置、変位量検出方法および操作子の操作情報出力装置に関する。

【背景技術】

【0002】

従来より、可動部材の変位量を検出するための各種の技術が提案されている。例えば、可動部材を鍵盤楽器の鍵とした場合に、当該鍵の変位量、すなわち押下量に応じて透過量が変化する光学要素（例えばグレースケール）を設置し、センサーにより透過量を測定することで、鍵の押下量などの情報を得る技術が提案されている（例えば特許文献１参照）。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２００５－１９５６１８号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

しかしながら、特許文献１に記載された技術では、グレースケールのような繊細な光学要素が必要となるので、衝撃や、振動、汚損に敏感となり、長期的な信頼性が得られにくい。このような事情を考慮して、本開示のひとつの態様は、長期的な信頼性が得られやすい変位量検出装置等を提供することを目的とする。

【課題を解決するための手段】

【0005】

上記目的を達成するために、本開示の一態様に係る変位量検出装置は、可動部材の変位を検出する変位量検出装置であって、前記可動部材に設置された第１コイルを含む第１基板回路と、電流の供給により磁界を発生する第２コイルを含み、前記第１コイルに対向する前記第２コイルとの相対位置に応じたレベルの検出信号を出力する第２基板回路と、前記第１コイルおよび前記第２コイルの距離がゼロである状態における前記第２基板回路の等価回路を示す第１等価回路と、前記距離が無限大である状態における前記第２基板回路の等価回路を示す第２等価回路と、前記電流が前記第１等価回路に供給されたときに当該第１等価回路から出力される第１出力信号と、前記電流が前記第２等価回路に供給されたときに当該第２等価回路から出力される第２出力信号とに基づいて、前記検出信号を補正する補正回路と、を有する。

【図面の簡単な説明】

【0006】

【図1】実施形態に係る変位量検出装置を適用した鍵盤楽器の構成を示す図である。

【図2】鍵盤楽器における第１基板回路と第２基板回路とによる検出回路を示す図である。

【図3】検出信号の出力特性の一例を示す図である。

【図4】正規化した検出信号の出力特性の一例を示す図である。

【図5】鍵盤楽器において検出回路を含む回路全体の構成を示すブロック図である。

【図6】鍵盤楽器における情報処理装置の構成を示すブロック図である。

【図7】情報処理装置の動作を示すフローチャートである。

【図8】情報処理装置の動作を示すフローチャートである。

【図9】第１等価回路の一例を示す図である。

【図10】第２等価回路を説明するための図である。

【図11】第２等価回路を説明するための図である。

【図12】第２等価回路を説明するための図である。

【図13】第２等価回路を説明するための図である。

【図14】第２等価回路を説明するための図である。

【図15】第２等価回路を説明するための図である。

【図16】第２等価回路を説明するための図である。

【図17】第２等価回路の一例を示す図である。

【図18】第２等価回路の別例を示す図である

【図19】変位量検出装置を鍵盤楽器の打弦機構に適用した例を示す図である。

【図20】変位量検出装置を鍵盤楽器のペダル機構に適用した例を示す図である。

【発明を実施するための形態】

【0007】

以下、本開示の実施形態に係る変位量検出装置を適用した鍵盤楽器について説明する。鍵盤楽器は、例えば白鍵と黒鍵とを含む複数（例えば８８個）の鍵を有し、各鍵の変位量を検出して、当該変位量に基づいて各鍵の操作情報を出力する。

【0008】

図１は、鍵盤楽器１０における鍵盤の構成の一例を示す図である。鍵盤における１つの鍵１２は、支点部１３を支点として支持部材１４に、揺動自在に支持される。具体的には、鍵１２の端部１２１は、利用者による鍵１２の操作により図において鉛直方向に変位する。支持部材１４は、鍵盤の各要素を支持する固定の構造体である。鍵１２は、図示省略されたバネ等の弾性により図において支点部１３を中心に反時計回りに付勢されている。利用者が鍵１２を操作しない状態であれば、当該鍵１２はストッパーＳrにより図において実線のレスト位置で静止し、押鍵時には、ストッパーＳeにより図において破線のエンド位置まで変位する。

【0009】

鍵１２の底面１２２において、支点部１３を基準として端部１２１の反対側には、第１基板回路５０が設置される。第１基板回路５０には、平面状の第１コイル５０１が含まれる。
支持部材１４には、第２基板回路６０が設置される。第２基板回路６０には、平面状の第２コイル６０１が含まれる。第１基板回路５０および第２基板回路６０は、第１コイル５０１および第２コイル６０１が互いに対向する位置に設置される。なお、第１基板回路５０および第２基板回路６０によって、後述する検出回路が構成される。
また、図１は、鍵１２の一例として白鍵を挙げて説明しているが、黒鍵についても、第１基板回路５０および第２基板回路６０が同様に設置される。

【0010】

鍵１２の端部１２１において、始点のレスト位置Ｒstから終点のエンド位置Ｅndまでの変位量をｄとする。また、第１コイル５０１の中心と第２コイル６０１の中心との距離をＺとする。変位量ｄおよび距離Ｚは、変位量ｄが大きくなるにつれて距離Ｚも大きくなる関係にある。
なお、変位量ｄは、レスト位置Ｒstにおける最小値のゼロからエンド位置Ｅndにおける有限値までの値をとり得るが、距離Ｚは、レスト位置Ｒstに相当する値（Ｚrst）から、エンド位置Ｅndに相当する値（Ｚend）までの値をとり得る。
また、支点部１３を基準として端部１２１と同じ側に、第１基板回路５０および第２基板回路６０を設置してもよい。このように設置した場合には、変位量ｄおよび距離Ｚは、変位量ｄが大きくなるにつれて距離Ｚが小さくなる関係になる。

【0011】

図２は、第１基板回路５０および第２基板回路６０による検出回路を示す図である。第１基板回路５０は、第１コイル５０１と容量５０２とを含む。第１基板回路５０では、第１コイル５０１の両端と容量５０２の両端とが相互に接続されて、第１コイル５０１と容量５０２とによって共振回路が構成される。本実施形態においては、第１基板回路５０は、共振周波数ｆpに設定されるものとする。
第１コイル５０１は、例えば絶縁体の基材表面に設けられた銅箔を、渦巻き状にパターニングすることによって形成される。また、容量５０２には、例えばチップコンデンサーが用いられる。

【0012】

第２基板回路６０は、入力端子Ｔ１と出力端子Ｔ２と第２コイル６０１と容量６０２と容量６０３と抵抗６０５とを含み、共振回路が第２コイル６０１と容量６０２と容量６０３と抵抗６０５とによって構成される。入力端子Ｔ１は、抵抗６０５の一端に接続される。抵抗６０５の他端は第２コイル６０１の一端および容量６０２の一端に接続される。第２コイル６０１の他端は、容量６０３の一端に接続される。なお、第２コイル６０１の一端、容量６０２の一端および抵抗６０５の他端の接続点を端子Ｔ１１とする。
第２コイル６０１の他端および容量６０３の一端は出力端子Ｔ２に接続される。容量６０２の他端および容量６０３の他端は電圧ゼロの基準である電位Ｇndに接地される。
第２コイル６０１は、例えば絶縁体の基材表面に設けられた銅箔を、渦巻き状にパターニングすることによって形成される。また、容量６０２、６０３には、例えばチップコンデンサーが用いられ、抵抗６０５には例えばチップ抵抗が用いられる。

【0013】

第２基板回路６０における共振周波数ｆaは、第１基板回路５０の共振周波数ｆpとの関係、あるいは後述する測定周波数ｆmとの関係などから、期待する特性に合わせて設定される。本実施形態において、第２基板回路６０における共振周波数ｆaは、測定周波数ｆmの１／（√２）倍の関係に設定される。なお、第２基板回路６０の共振周波数ｆaは、例えば、第１基板回路５０の共振周波数ｆpとほぼ同等であったり、当該共振周波数ｆpに所定の定数を乗算した値であったりする。

【0014】

交流の基準信号Ｅinが入力端子Ｔ１に供給されると、当該基準信号Ｅinに応じた磁界が第２コイル６０１に発生する。第２コイル６０１で発生した磁界の電磁誘導により第１コイル５０１には誘導電流が発生する。第１コイル５０１に発生する磁界は、第１コイル５０１と第２コイル６０１との距離Ｚに応じて変化して、第２コイル６０１に影響を及ぼす。具体的には、距離Ｚが小さいと、第２コイル６０１では、インピーダンスが大きくなる一方、距離Ｚが大きいと、インピーダンスが小さくなる。

【0015】

このため、出力端子Ｔ２から出力される検出信号Ｅoutのレベルは、距離Ｚに応じて変化する。検出信号Ｅoutは、基準信号Ｅinと同じ周期でレベルが変化した周期信号である。また、本実施形態において、検出信号Ｅoutのレベルは、当該検出信号Ｅoutを整流および平滑化したときの信号Ｅdcの電圧レベルとする。
なお、レベルとしては、整流しない状態におけるピークトゥーピークとしてもよいし、振幅中心値から最大値または最小値までの振幅としてもよい。
また、交流の基準信号Ｅinの周波数は、第１基板回路５０または第２基板回路６０における共振周波数、あるいは、当該共振周波数の近傍（例えば、±１５０ｋＨｚ程度のずれは許容される）に設定される。基準信号Ｅinの周波数を測定周波数ｆmと呼ぶ。本実施形態においては、測定周波数ｆmは、第１基板回路５０の共振周波数ｆpと同じ周波数とする。基準信号Ｅinには、直流成分が重畳された交流信号が用いられる。

【0016】

図３は、距離Ｚと信号Ｅdcの電圧レベルとの特性の一例を示す図である。この特性は、距離Ｚがレスト位置Ｒstに相当する距離Ｚrstからエンド位置Ｅndに相当する距離Ｚendまで、ほぼ非線形である。
このような非線形特性においては、同じ鍵１２の第２基板回路６０であっても、時間経過や、容量６０２、６０３の誤差などによって、ばらつきが生じる。特に信号Ｅdcの電圧レベルが高い領域または距離Ｚが大きい領域では、ばらつきが大きくなる傾向がある。ばらつきの原因としては、例えば通電による発熱や経年変化等による回路特性の変動など、種々挙げられる。

【0017】

ばらつきを吸収するために、図３に示される非線形特性を、図４に示されるように正規化し、当該正規化した非線形な特性Ｎを用いて、電圧レベルＥnから距離Ｚを求めるという手法が考えられる。
電圧レベルＥnは、次式（１）から求められる。
Ｅn＝（Ｅdc-Ｅ_０）／（Ｅ_∞－Ｅ_０）……（１）
なお、式（１）において、Ｅ_０は、距離Ｚがゼロの状態の検出信号Ｅoutの電圧レベルであり、Ｅ_∞は、距離Ｚが無限大の状態の検出信号Ｅoutの電圧レベルである。
このように正規化すると、上記ばらつきの影響が小さくなるので、電圧レベルＥn（Ｅdc）から距離Ｚ（および当該距離Ｚに対応する変位量ｄ）を精度良く求められるはずである。

【0018】

しかしながら、第１基板回路５０が鍵１２に設置され、第２基板回路６０が支持部材１４に設置された状態では、距離Ｚを物理的にゼロにすることはできず、また、距離Ｚを物理的に無限大にすることができない。このため、鍵盤楽器１０に第１基板回路５０および第２基板回路６０を設置した状態では、電圧レベルＥ０およびＥ∞を求めることができない。したがって、通電による発熱や経年変化等によって回路特性が変動した場合に、正規化が困難となる。

【0019】

そこで、本実施形態では、距離Ｚが無限大の状態における第２基板回路６００の回路特性を模擬した第１等価回路７０と、距離Ｚがゼロの状態における第２基板回路６００の回路特性を模擬した第２等価回路８０との２つが用意される。
本実施形態では、第１等価回路７０により電圧レベルＥ_∞を求め、第２等価回路８０により電圧レベルＥ_０を求めて、求めた電圧レベルＥ_∞およびＥ_０を用いて、非線形特性が正規化される。
第１等価回路７０および第２等価回路８０の詳細については後述するが、いずれも第２基板回路６０と同様に入力端子Ｔ１および出力端子Ｔ２を有する。

【0020】

正規化した特性Ｎは非線形であり、そのままでは非常に使いにくい。そこで、本実施形態では、非線形な特性Ｎをその逆関数を通すことにより距離Ｚ（変位量ｄ）を求める構成としている。
なお、ここでいう逆関数とは、例えば距離Ｚがゼロのときの電圧レベルＥn（＝０）と、距離Ｚが無限大のときの電圧レベルＥn（＝１）とを結ぶ直線を基準にして、特性Ｎを反転させた特性を示す関数をいう。

【0021】

また、本実施形態では、例えば、距離Ｚがゼロのときの電圧レベルＥn（＝０）から、距離Ｚが無限大のときの電圧レベルＥn（＝１）までの範囲のうち、レスト位置Ｒstに相当する距離Ｚrstから、エンド位置Ｅndに相当する距離Ｚendまでの範囲を使用する。
また、図３において距離Ｚが大きい領域では、信号Ｅdcの電圧レベルは飽和して、ほとんど変化しない。このため、距離Ｚが無限大となる位置については、鍵１２のエンド位置Ｅndに相当する距離Ｚendにマージンの距離αを加えた距離（Ｚend＋α）に相当する位置とする。

【0022】

なお、距離Ｚrstは、例えば電源投入直後のように利用者が鍵１２を操作していない状態において検出された信号Ｅdcの電圧レベルＥnに紐付けてよい。また、鍵１２が利用者によって操作された期間で測定された距離Ｚのうち、最小値を距離Ｚrstとし、最大値をエンド位置の距離Ｚendとしてもよい。
距離Ｚrstおよび距離Ｚendのいずれも、８８鍵のすべてについて求められて、記憶装置に格納される。なお、距離Ｚrstおよび距離Ｚendについては、演奏時の回路特性の変動に対処するために、周期的または適宜に更新してもよい。
また、特性Ｎの始点を、ある鍵１２の距離Ｚrstの地点に補正し、上記特性Ｎの終点を当該鍵１２の距離Ｚendの地点に補正する処理をレスト－エンド補正と呼ぶことにする。

【0023】

このように本実施形態によれば、図３の特性を、式（１）により図４の特性Ｎに示されるように正規化して、さらに距離Ｚrstおよび距離Ｚendによりレスト－エンド補正を実行することで、発熱や経年変化等による回路特性の変動を小さくして、距離Ｚを求め、当該距離Ｚに応じた変位量ｄを求めることができる。
なお、本実施形態では、８組の第１基板回路５０および第２基板回路６０において１組の電圧レベルＥ_∞およびＥ_０を共用して正規化する。

【0024】

以上が本実施形態に係る鍵盤楽器１０において信号Ｅdcの電圧レベルＥnから距離Ｚ（変位量ｄ）を求めることについての概要である。鍵盤楽器１０では、実際には８８個の鍵１２の変位量ｄを時分割で求めるので、以下について、その構成について説明する。

【0025】

図５は、検出回路を含む鍵盤楽器１０の回路全体の構成を示すブロック図である。鍵盤楽器１０は、情報処理装置１００と、発振器２０と、デマルチプレクサ３０_1～３０_11と、マルチプレクサ４０_1～４０_11と、第１基板回路５０および第２基板回路６０の８８組と、第１等価回路７０および第２等価回路８０の１１組と、整流平滑化回路９０とを含む。発振器２０は、上述した基準信号Ｅinを出力する。なお、本回路においても、第２基板回路６０の共振周波数ｆaは、測定周波数ｆmの１／（√２）倍の値に設定され、測定周波数ｆmは第１基板回路５０の共振周波数ｆpと同じ周波数とする。

【0026】

情報処理装置１００は、デマルチプレクサ３０_1～３０_11およびマルチプレクサ４０_1～４０_11に制御信号Ｓlctを出力する。また、情報処理装置１００は、信号Ｅdcを入力して、８８個の鍵１２について変位量ｄをそれぞれ求める。

【0027】

デマルチプレクサ３０_1～３０_11およびマルチプレクサ４０_1～４０_11は、「_」（アンダーバー）以降の番号が一致するもの同士が組となっている。例えば、デマルチプレクサ３０_2およびマルチプレクサ４０_2が同じ組であり、デマルチプレクサ３０_11およびマルチプレクサ４０_11が同じ組である。
制御信号Ｓlctは、デマルチプレクサ３０_1～３０_11およびマルチプレクサ４０_1～４０_11の１１組のうち、いずれかの組を指定するとともに、指定した組のデマルチプレクサにおける出力端１～１０のいずれかの選択を指定し、指定した組のマルチプレクサおける入力端１～１０のいずれかの選択を指定する。

【0028】

デマルチプレクサ３０_1～３０_11は、制御信号Ｓlctにより指定された場合、入力端Ｉnに供給された基準信号Ｅinを、制御信号Ｓlctにより指定された出力端１～１０のいずれかに出力する。なお、デマルチプレクサ３０_1～３０_11は、制御信号Ｓlctにより指定されなかった場合には、基準信号Ｅinを出力端１～１０のいずれにも出力しない。
マルチプレクサ４０_1～４０_11は、制御信号Ｓlctにより指定された場合、制御信号Ｓlctにより指定された入力端１～１０のいずれかを出力端Ｏutを経路４２に出力する。なお、マルチプレクサ４０_1～４０_11は、制御信号Ｓlctにより指定されなかった場合には、出力端Ｏutを経路４２から切り離す。

【0029】

なお、デマルチプレクサ３０_1～３０_11およびマルチプレクサ４０_1～４０_11について組を区別することなく、一般的に説明する場合には、「_」以降の番号を省略して、単にデマルチプレクサ３０およびマルチプレクサ４０と表記する。
また、ある組のデマルチプレクサ３０の出力端１～１０およびマルチプレクサ４０の入力端１～１０は、一対一に対応しているので、まとめて入出力端１～１０と表記する場合がある。

【0030】

デマルチプレクサ３０およびマルチプレクサ４０の入出力端１～１０のうち、入出力端１～８には、８個の第２基板回路６０が割り当てられ、入出力端９には、１個の第１等価回路７０が割り当てられ、入出力端１０には、１個の第２等価回路８０が割り当てられる。すなわち、８個の第２基板回路６０に対し、１組の第１等価回路７０および第２等価回路８０が割り当てられる。

【0031】

デマルチプレクサ３０における出力端１～８には、８個の第２基板回路６０の入力端子Ｔ１が一対一に接続され、出力端９には、第１等価回路７０の入力端子Ｔ１が接続され、出力端１０には、第２等価回路８０の入力端子Ｔ１が接続される。同様に、マルチプレクサ４０における入力端１～８には、８個の第２基板回路６０の出力端子Ｔ２が一対一に接続され、入力端９には、第１等価回路７０の出力端子Ｔ２が接続され、出力端１０には、第２等価回路８０の出力端子Ｔ２が接続される。

【0032】

整流平滑化回路９０は、経路４２に出力された信号を整流および平滑化し、信号Ｅdcとして情報処理装置１００に出力する。

【0033】

図６は、情報処理装置１００の構成を示すブロック図である。情報処理装置１００は、制御装置１０２、記憶装置１０４、音源装置１０６、入出力（Ｉ／Ｏ）装置１０８およびアナログデジタルコンバーター（ＡＤＣ）１１０を含む。

【0034】

ＡＤＣ１１０は、整流平滑化回路９０から出力されたアナログの信号Ｅdcをデジタルの信号Ｅddに変換する。
入出力装置１０８は、信号を入出力するための回路である。具体的には、入出力装置１０８は、信号Ｅddを入力して、制御装置１０２に供給するとともに、制御装置１０２からの制御信号Ｓlctを出力する。

【0035】

記憶装置１０４は、各種のデータやプログラム等を不揮発に記憶するものであり、例えば磁気記録媒体または半導体記録媒体等の公知の記録媒体で構成される。なお、複数種の記録媒体の組合せにより記憶装置１０４を構成してもよい。また、鍵盤楽器１０に着脱可能な可搬型の記録媒体、または、鍵盤楽器１０が通信可能な外部記録媒体（例えばオンラインストレージ）を、記憶装置１０４として利用してもよい。

【0036】

制御装置１０２は、信号Ｅddを解析することで各鍵１２の変位量ｄを求め、当該変位量ｄに基づいて各鍵１２の操作情報を音源装置１０６に出力する。鍵１２の操作情報には、当該鍵１２の音高を示す情報、発音または消音を示す情報、鍵１２の押鍵速度を示す情報などが含まれる。
音源装置１０６は、制御装置１０２からされた出力された操作情報に基づき音響信号Ａuを生成する。具体的には、音源装置１０６は、音高を示す情報が供給されたときに、当該音高の楽音の音響信号Ａuを、押鍵速度を示す情報に応じた音量で生成する。また、音源装置１０６は、消音を示す情報が音高を示す情報とともに供給されたときに、当該音高の楽音の音響信号Ａuの生成を停止する。

【0037】

なお、記憶装置１０４に記憶されたプログラムを実行することで制御装置１０２が音源装置１０６の機能を実現してもよい。

【0038】

情報処理装置１００には放音装置１２０が必要に応じて接続される。放音装置１２０は、音響信号Ａuが表す音響を放音する。例えばスピーカーまたはヘッドホンが放音装置１２０として利用される。
このように、音響信号Ａuが音源装置１０６から放音装置１２０に供給されることで、利用者による演奏動作（各鍵１２の押鍵または離鍵）に応じた楽音が放音装置１２０から放音される。

【0039】

また、制御装置１０２は、制御信号Ｓlctによって例えば次のような順番でデマルチプレクサ３０およびマルチプレクサ４０の組を指定し、当該指定したデマルチプレクサ３０およびマルチプレクサ４０の入出力端の選択を順番に指定する。
具体的には、制御装置１０２は、デマルチプレクサ３０およびマルチプレクサ４０の組を１組目→２組目→３組目→、…、→１１組目（→１組目）という順番で選択して、この選択の動作を繰り返す。
次に、制御装置１０２は、選択した組におけるデマルチプレクサ３０の入出力端を、入出力端１、２、３、…、１０という順番で選択を指定する。

【0040】

制御装置１０２の動作について説明する。
上述したように、正規化に用いる電圧レベルＥ∞は、単純には、第１等価回路７０を用いて求めることができるが、本実施形態では、より精度を高めるために次のような電圧レベルＥ∞１、Ｅ∞２およびＥ∞３から求めることにする。

【0041】

ここで、距離Ｚが無限大の状態とは、第２基板回路６０からみれば、第１基板回路５０が存在しない状態と同義である。この状態では、測定周波数ｆmにおける第２コイル６０１の利得が０ｄＢとなる。
第１に、工場出荷状態における第２基板回路６０の電圧レベルＥ∞１を求める。具体的には、ある第２基板回路６０について、支持部材１４に設置する前の状態であって、第１基板回路５０が存在しない状態で、（測定周波数ｆmの）基準信号Ｅinが入力端子Ｔ１に供給されたときに、出力端子Ｔ２から出力される検出信号Ｅout（Ｅdd）のレベルを、工場出荷状態における当該第２基板回路６０の電圧レベルＥ∞１として求める。
第２に、例えば鍵盤楽器１０に電源を投入した直後の状態（初期状態）において、第１等価回路７０の入力端子Ｔ１に基準信号Ｅinが供給されたときに、当該第１等価回路７０の出力端子Ｔ２から出力される検出信号Ｅout（Ｅdd）のレベルを、初期状態における電圧レベルＥ∞２として求める。
第３に、鍵盤楽器１０において、（電源投入後の）演奏状態において、第１等価回路７０の入力端子Ｔ１に基準信号Ｅinが供給されたときに、当該第１等価回路７０の出力端子Ｔ２から出力される検出信号Ｅout（Ｅdd）のレベルを、初期状態における電圧レベルＥ∞３として求める。

【0042】

そして、正規化処理に用いる電圧レベルＥ∞を、次式（２）で求める。
Ｅ∞＝Ｅ∞１＋（Ｅ∞３－Ｅ∞２） …（２）
式（２）により求めた電圧レベルＥ_∞を正規化処理に用いることによって、通電時における回路特性の変動のみならず、第２基板回路６０の個体毎のばらつきが考慮される。
なお、電圧レベルＥ_∞１は、第２基板回路６０に固有の値であり、電圧レベルＥ_∞２およびＥ_∞３は、８個の第２基板回路６０で共用される第１等価回路７０で測定された値である。
このうち、電圧レベルＥ∞１は、工場出荷状態において第２基板回路６０毎に測定されて、当該第２基板回路６０に対応付けられて記憶装置１０４に記憶される。電圧レベルＥ∞２は、初期状態において第１等価回路７０毎に測定されて、当該第１等価回路７０に対応付けられて記憶装置１０４に記憶される。
次のフローチャートの動作では、前提として、電圧レベルＥ∞１が８８個の第２基板回路６０毎に記憶装置１０４に記憶され、電圧レベルＥ∞２が１１個の第１等価回路７０毎に記憶装置１０４に記憶されている。

【0043】

図７は、制御装置１０２の動作を示すフローチャートである。
この動作において、制御装置１０２は、デマルチプレクサ３０およびマルチプレクサ４０の組を順番に指定し、さらに、指定した組の入出力端の選択を順番に指定する。このため、制御装置１０２は、測定対象の初期値として、制御信号Ｓlctで１組目のデマルチプレクサ３０およびマルチプレクサ４０を指定し、当該１組目の入出力端１の選択を指定する（ステップＳ１）。

【0044】

次に、制御装置１０２は、制御信号Ｓlctによって、デマルチプレクサ３０およびマルチプレクサ４０の入出力端１～１０のうち、入出力端１～８の選択を指示したか否かを判別する（ステップＳ２）。
制御装置１０２は、制御信号Ｓlctによって入出力端１～８の選択を指示したのであれば（ステップＳ２の判別結果が「Ｙｅｓ」であれば）、当該指示により選択された第２基板回路６０の検出信号Ｅoutを処理するために、変位量等出力処理を実行する（ステップＳ３）。なお、変位量等出力処理では、測定対象に対応する鍵１２の変位量ｄが求められて、当該変位量に基づいた操作情報が出力される。

【0045】

また、制御信号Ｓlctによって入出力端１～８の選択を指定していないのであれば（ステップＳ３の判別結果が「Ｎｏ」であれば）、当該指定は、入出力端９または１０の選択の指定である。このため、制御装置１０２は、まず入出力端９の選択を指定したか否かを判別する（ステップＳ４）。

【0046】

制御装置１０２は、入出力端９の選択を指定したのであれば（ステップＳ４の判別結果が「Ｙｅｓ」であれば）、当該指定により選択された第１等価回路７０の検出信号Ｅoutに基づく電圧レベルＥ∞３を、選択したデマルチプレクサ３０およびマルチプレクサ４０の組に紐付けて記憶装置１０４に記憶させる（ステップＳ５）。
また、ステップＳ４またはＳ５の後、制御装置１０３は、制御信号Ｓlctで選択する入出力端の番号を「１」だけインクリメントして、測定対象を次の入出力端とする（ステップＳ６）。

【0047】

制御信号Ｓlctによって入出力端９の選択を指定していないのであれば（ステップＳ４の判別結果が「Ｎｏ」であれば）、当該指定は、入出力端１０の選択の指定である。このため、制御装置１０２は、当該指定により選択された第２等価回路８０の検出信号Ｅoutに基づく電圧レベルＥ０を、当該組に紐付けて記憶装置１０４に記憶させる（ステップＳ７）。
なお、制御装置１０２は、ステップＳ７において、ある組に紐付けられる電圧レベルＥ０を、過去に記憶させた同じ組の電圧レベルＥ０と平均化して、正規化に用いる電圧レベルＥ０として記憶させてもよい。
ステップＳ７の後、制御装置１０３は、測定対象の組を次の組に移行させるとともに、当該組において選択する入出力端の番号を「１」に戻す（ステップＳ８）。

【0048】

制御装置１０２は、ステップＳ６またはＳ８の後、処理手順をステップＳ２に戻す。以降、ステップＳ２～Ｓ８の動作を、電源が遮断されるまで繰り返す。
このようにして制御装置１０２は、８８個の鍵１２について変位量ｄを求めて、当該変位量に基づいた操作情報を出力する。

【0049】

図８は、変位量等出力処理についての詳細な動作を示すフローチャートである。
制御装置１０２は、上記ステップＳ３の変位量等出力処理において、まず正規化処理を実行する（ステップＳ３１）。
詳細には、制御装置１０２は、測定対象となっているデマルチプレクサ３０およびマルチプレクサ４０の組、および、当該組で選択を指定した入出力端に対応する第２基板回路６０に紐付けられた電圧レベルＥ_∞１と、当該組に紐付けられた電圧レベルＥ_∞２、Ｅ_∞３とを記憶装置１０４から読み出し、式（２）にしたがって電圧レベルＥ_∞を算出する。また、制御装置１０２は、測定対象となっている組に紐付けられた電圧レベルＥ_０を記憶装置１０４から読み出す。そして、制御装置１０２は、算出した電圧レベルＥ_∞および読み出した電圧レベルＥ_０を用いて、測定対象となっている組の電圧－変位量特性を正規化して、特性Ｎを求める。

【0050】

次に、制御装置１０２は、正規化した特性Ｎの逆関数を求める（ステップＳ３２）。
続いて、制御装置１０２は、測定対象となっている第２基板回路６０（鍵１２）に対応付けて上記レスト－エンド補正を実行する（ステップＳ３３）。詳細には、測定対象の第２基板回路６０に対応する鍵１２について、始点を当該鍵１２の距離Ｚrstの地点に補正し、終点を当該鍵１２の距離Ｚendの地点に補正する処理を実行する。
このように、電圧－変位量特性の正規化は、同一組の８鍵で共用される電圧レベルＥ∞およびＥ０により実行されて、正規化した特性Ｎの逆関数が求められるが、レスト－エンド補正は、鍵１２毎に実行される。

【0051】

制御装置１０２は、測定対象の第２基板回路６０に対応した電圧レベルＥnを、当該第２基板回路６０の鍵１２に対応してレスト－エンド補正し、逆関数を通して距離Ｚに変換し、さらに当該距離Ｚを変位量ｄに変換して、当該鍵１２の音高に対応付けて記憶する（ステップＳ３４）。
なお、第２基板回路６０に対応した電圧レベルＥnとは、当該第２基板回路６０の出力端子Ｔ２から出力される検出信号Ｅoutを整流および平滑化して信号Ｅdcとし、さらに当該信号Ｅdcについて式（１）を用いて正規化した電圧レベルである。

【0052】

制御装置１０２は、変換して求めた鍵１２の変位量ｄがゼロでない場合に、すなわち当該鍵１２が利用者によって操作されている場合に、前回記憶させた変位量ｄと、今回記憶させた変位量ｄとの差分を、サンプリング時間で除して、当該鍵１２の速度を求める（ステップＳ３５）。
なお、サンプリング時間とは、同じ鍵１２についてステップＳ３の処理が実行される時間の間隔である。

【0053】

制御装置１０２は、ステップＳ３４で求めた変位量ｄがエンド位置Ｅndを示していれば、発音タイミングを示しているので、ステップＳ３５で求めた鍵の速度を、当該鍵１２の音高を示す情報とともに出力する。これにより音源装置１０６は、当該鍵１２に対応する音高の音響信号Ａuを、当該鍵速度に応じた音量で生成する。
なお、鍵がエンド位置Ｅndに達していることを条件に発音するものとしたが、発音位置はこれに限られず、鍵のストローク中の所望の位置で発音するものとしてもよい。
また、制御装置１０２は、前回記憶させた変位量ｄがゼロでなく、今回記憶させた変位量ｄがレスト位置Ｒstであれば、消音タイミングを示しているので、当該消音を示す情報を、当該鍵１２の音高を示す情報とともに出力する。これにより音源装置１０６は、当該鍵１２の音高に対応した音響信号Ａuの生成を終了させる。

【0054】

ステップＳ３５の後、制御装置１０２は、変位量等出力処理を終了して、処理手順をステップＳ６に戻す。

【0055】

次に、距離Ｚが無限大の状態における第２基板回路６０の回路特性を模擬した第１等価回路７０について説明する。距離Ｚが無限大である状態とは、第２基板回路６０からみて第１基板回路５０が存在しない状態であり、換言すれば、第１コイル５０１および第２コイル６０１の結合係数が「０」である状態である。
上述したように、本実施形態においては、第２基板回路６０における共振周波数ｆaは、測定周波数ｆmの１／（√２）倍の値に設定されており、この状態では、測定周波数ｆmにおける第２コイル６０１の利得が０ｄＢとなる。したがって、第１等価回路７０は、図９に示されるように、第２基板回路６０において第２コイル６０１に相当する部分を短絡した回路で置き換えることができる。
なお、距離Ｚが無限大の状態において、測定周波数ｆmでは、入力端子Ｔ１から出力端子Ｔ２までのゲインが「１」になる。このため、第１等価回路７０は、入力端子Ｔ１と出力端子Ｔ２とを直結した構成、具体的には、各組におけるデマルチプレクサ３０の出力端９とマルチプレクサ４０の入力端９とを直結した構成としてもよい。

【0056】

次に、距離Ｚがゼロの状態における第２基板回路６０の回路特性を模擬した第２等価回路８０について説明する。距離Ｚがゼロの状態とは、結合係数が「１」の状態である。この状態を物理的に再現することはできないので、第２等価回路８０は、上記測定周波数ｆmにおいて結合係数が「１」の状態である場合の第２コイル６０１を次のような手順で置き換えたものとなる。

【0057】

図１０に示されるように、第１コイル５０１におけるインダクタンス成分がＬ2であり、第１コイル５０１における抵抗成分がＲs2であるとする。また、容量５０２のキャパシタンスをＣ1とする。ここで、抵抗成分Ｒs2を、図１１に示されるように並列の抵抗Ｒp2に置き換える。
なお、Ｒp2＝（ωＬ2）^２／Ｒs2であり、ωは測定周波数ｆmに２πを乗じた角周波数である。また、第２コイル６０１におけるインダクタンス成分がＬ1であり、抵抗成分がＲs1である。

【0058】

第１基板回路５０のインピーダンスは、第２コイル６０１からみて（Ｌ1／Ｌ2）にみえる。そこで、図１２に示されるように、第２コイル６０１に並列に、第１基板回路５０のインピーダンスを変換して付加する。具体的には、第２コイル６０１に抵抗Ｒp2'と容量Ｃ1'とを並列に付加する。
なお、Ｒp2'とＣ1'とは次のように表される。
Ｒp2'＝（Ｌ1／Ｌ2）・Ｒp2
１／（ωＣ1'）＝（Ｌ1／Ｌ2）・（１／（ωＣ1））

【0059】

図１３に示されるように、第２コイル６０１の抵抗成分Ｒs1を並列の抵抗Ｒp1に置き換える。なお、Ｒp1＝（ωＬ1）^２／Ｒs1である。
測定周波数が共振周波数であれば、インダクタンスＬ1および容量Ｃ1'のインピーダンスが無限大となる。このため、インダクタンスＬ1および容量Ｃ1'については図１４の破線に示されるように存在しないものとして扱うことができる。

【0060】

ただし、インダクタンスＬ1および容量Ｃ1'について存在しないものとして扱うことができるのは、測定周波数が共振周波数であるときである。実際の基準信号Ｅinには直流電圧が重畳されている。当該直流成分のみについていえばインダクタンスＬ1が存在しないに等しいので、図１４に示される抵抗Ｒp１およびＲp2'の並列回路に、直流のインピーダンスを下げるための要素が必要となる。このための要素が図１５に示されるインダクタンスがＬ3の第３コイル６１１である。

【0061】

図１４または図１５の抵抗Ｒp1およびＲp2'は、まとめて１つの抵抗Ｒpで表し、第３コイル６１１を併せて示したのが図１６である。また、図１７は、このように第１コイル５０１を置き換えた第２等価回路８０を示す図である。第２等価回路８０では、共振周波数において抵抗Ｒpが抵抗Ｒp1、Ｒp2に応じたインピーダンスを有すること、および、直流成分が流されたときのインピーダンスがゼロであること（またはゼロに近いこと）が必要である。

【0062】

測定周波数ｆmに対し遮断周波数ｆcは、Ｌ3、Ｒpにより次式で定まる。
ｆm＞＞ｆc＝１／（２πＬ3Ｒp）
換言すれば、測定周波数ｆmに対して上記式を満たすようにＬ3が選定される。
直流のインピーダンスを下げるための第３コイル６１１には、大きなインダクタが必要となる。このためには、第３コイル６１１を、例えば大容量の積層チップインダクターの複数個を直列に接続するなどで実現される。

【0063】

なお、第１等価回路７０は、結合係数が「０」の状態の第２基板回路６０の回路特性を模擬し、第２等価回路８０は、結合係数が「１」の状態の第２基板回路６０の回路特性を模擬したものである。等価回路については、結合係数が「０」および「１」以外の状態における第２基板回路６０の回路特性を模擬してもよい。
具体的には、所望の結合係数において測定周波数におけるインピーダンスをシミュレーション等で計算し、当該インピーダンスを抵抗で表現する回路となる。例えば、結合係数がある値の状態の等価回路は、図１８に示される通りとなり、第３コイル６１１に並列接続する抵抗Ｒpを、シミュレーション等により求めた抵抗値の抵抗Ｒpbに置き換えたものとなる。

【0064】

以上に例示した各態様に付加される具体的な変形の態様を以下に例示する。以下の例示から任意に選択された２以上の態様を、相互に矛盾しない範囲で適宜に併合してもよい。

【0065】

上述した実施形態において、制御装置１０２は、ステップＳ５で求めた電圧レベルＥ∞３を記憶し、ステップＳ３１で読み出して正規化処理に使用したが、ステップＳ５において求めた電圧レベルＥ_∞３の平均値（例えば１０回分）を算出して正規化処理に使用してもよい。
また、上述した実施形態では、正規化に用いる電圧レベルＥ_∞を、式（２）により求めたが、演奏状態において第１等価回路７０により求めた電圧レベルＥ∞を、正規化に用いてもよい。

【0066】

上述した実施形態では、デマルチプレクサ３０およびマルチプレクサ４０の１組に対して、すなわち、第１基板回路５０および第２基板回路６０の８組に対して、第１等価回路７０および第２等価回路８０の１組を共用する構成としたが、例えばデマルチプレクサ３０およびマルチプレクサ４０の複数組に対して、第１等価回路７０および第２等価回路８０の１組を共用する構成としてもよい。この構成によれば、第１等価回路７０および第２等価回路８０の組数を減らすことできる。
また、第１基板回路５０および第２基板回路６０の１組に対して、第１等価回路７０および第２等価回路８０の１組を共用する構成としてもよい。この構成によれば、第１等価回路７０および第２等価回路８０を共用しないので、変位量ｄの検出精度を高めることができる。

【0067】

上述した実施形態においては、鍵盤楽器１０の鍵１２の変位を検出する構成を例示したが、変位量を検出する可動部材は鍵１２に限定されない。また、鍵盤構造についても、上述の例の構造に限定されない。上述の例と異なる可動部材の具体的な態様を以下に例示する。

【0068】

図１９は、変位量検出装置を鍵盤楽器１０の打弦機構９１に適用した構成の模式図である。打弦機構９１は、各鍵の変位に連動して弦（図示省略）を打撃するアクション機構である。具体的には、打弦機構９１は、回動により打弦可能なハンマー９１１と、鍵の変位に連動してハンマー９１１を回動させる伝達機構９１２（例えばウィペン、ジャック、レペティションレバー等）とを、鍵毎に具備する。
第１基板回路５０がハンマー９１１（例えばハンマーシャンク）に設置される。また、第２基板回路６０は支持部材９１３に設置される。支持部材９１３は、例えば打弦機構９１を支持する構造体である。このような構成において、図示省略された情報処理装置１００は、ハンマー９１１の変位量を求める。
なお、第１基板回路５０は打弦機構９１におけるハンマー９１１以外の可動部材に設置してもよい。

【0069】

図２０は、変位量検出装置を鍵盤楽器１０のペダル機構９２に適用した構成の模式図である。ペダル機構９２は、利用者が足で操作するペダル９２１と、ペダル９２１を支持する支持部材９２２と、鉛直方向の上方にペダル９２１を付勢する弾性体９２３とを具備する。
第１基板回路５０がペダル９２１の底面に設置される。また、第２基板回路６０は、第１基板回路５０に対向するように支持部材９２２に設置される。このような構成において、情報処理装置１００はペダル９２１の変位を検出する。
なお、ペダル機構９２が利用される楽器は鍵盤楽器に限定されない。例えば打楽器等の任意の楽器にも同様の構成のペダル機構９２が利用される。

【0070】

以上の例示から理解される通り、変位量を検出する対象は、演奏動作に応じて変位する可動部材として包括的に表現される。可動部材は、利用者が直接的に操作する鍵１２またはペダル９２１等の操作子のほか、操作子に対する操作に連動して変位するハンマー９１１等の構造体を含む。ただし、本開示における可動部材は、演奏動作に応じて変位する部材に限定されない。すなわち、可動部材は、変位を発生させる契機に関わらず、変位可能な部材として包括的に表現される。

【0071】

＜付記＞
上述した実施形態等から、例えば以下のような態様が把握される。

【0072】

本開示の態様（第１態様）に係る変位量検出装置は、操作に応じた可動部材の変位量を検出する変位量検出装置であって、前記可動部材に設置された第１コイルを含む第１基板回路と、電流の供給により磁界を発生する第２コイルを含み、前記第１コイルに対向する前記第２コイルとの相対位置に応じたレベルの検出信号を出力する第２基板回路と、前記第１コイルおよび前記第２コイルの距離が無限大の状態における前記第２基板回路の等価回路を示す第１等価回路と、前記距離がゼロの状態における前記第２基板回路の等価回路を示す第２等価回路と、前記電流が前記第１等価回路に供給されたときに当該第１等価回路から出力される第１出力信号と、前記電流が前記第２等価回路に供給されたときに当該第２等価回路から出力される第２出力信号とに基づいて前記検出信号を補正し、当該補正した検出信号に基づいて前記変位量を算出する情報処理装置と、を有する。
この態様によれば、第１コイルと第２コイルとの電磁的な結合の度合いに応じた検出信号のレベルに基づいて可動部材の操作情報を得ることができるので、グレースケールのような繊細な光学要素が不要である。このため、長期的な信頼性が得られやすい。
また、この態様では、第１等価回路から出力される第１出力信号を、距離が無限大の状態において第２基板回路から出力される検出信号とし、第２等価回路から出力される第２出力信号を、距離がゼロである状態において第２基板回路から出力される検出信号とすることができる。このため、第２基板回路に対して、相対移動する可動部材に第１基板回路を設置した後において、第１コイルおよび第２コイルとの距離が無限大およびゼロである場合の状態を物理的に作り出すことができなくても、第１コイルおよび第２コイルの距離と検出信号のレベルとの関係について正規化することができる。したがって、可動部材の変位量を、誤差を小さく抑えて算出することができる。

【0073】

第１態様の例（第２態様）において、前記可動部材は、複数であり、前記複数の可動部材の各々に、一の第１基板回路が設置され、当該一の第１基板回路に対応して一の第２基板回路が設置され、前記情報処理装置は、前記複数の可動部材の変位量を、時分割で算出する。この態様によれば、複数の可動部材の変位量を、誤差を小さく抑えて算出することができる。

【0074】

第２態様の例（第３態様）において、前記電流を、２以上の第２基板回路に時分割で分配するデマルチプレクサと、前記デマルチプレクサにより電流が供給された第２基板回路から検出信号を集約して、前記情報処理装置に出力するマルチプレクサとを含む。この態様によれば、デマルチプレクサにより２以上の第２基板回路に時分割で電流を供給し、電流が供給された第２基板回路からの検出信号をマルチプレクサで集約して情報処理装置に供給することができる。
なお、集約した検出信号を情報処理装置に出力する場合には、途中経路に信号を変換するコンバーターなどを介することも含まれる。

【0075】

第３態様の例（第４態様）において、前記デマルチプレクサおよび前記マルチプレクサは１組以上であり、前記第１等価回路および前記第２等価回路の１組は、前記デマルチプレクサおよび前記マルチプレクサの１組に対して、または、前記デマルチプレクサおよび前記マルチプレクサの複数組に対して、設けられる。この態様によれば、第１等価回路および第２等価回路の１組が、第１基板回路および第２基板回路の複数組で共用されるので、第１等価回路および第２等価回路の１組が、第１基板回路および第２基板回路の１組に設けられる構成と比較して、構成の簡易化を図ることができる。

【0076】

第３または第４態様の例（第５態様）において、前記マルチプレクサで集約された検出信号を、整流および平滑化して、前記情報処理装置に供給する整流平滑化回路を含む。この態様によれば、情報処理装置は、直流化された検出信号を処理することができる。

【0077】

第１の態様に係る変位量検出装置は、第６の態様のように、方法として把握することも可能である。

【0078】

第７の態様に係る操作子の操作情報出力装置は、操作子と、前記操作子に設置された第１コイルを含む第１基板回路と、電流の供給により磁界を発生する第２コイルを含み、前記第１コイルに対向する前記第２コイルとの相対位置に応じたレベルの検出信号を出力する第２基板回路と、前記第１コイルおよび前記第２コイルの距離が第１値である状態において前記第２基板回路の等価回路を示す第１等価回路と、前記電流を前記第１等価回路に供給したときに当該第１等価回路から出力される第１出力信号に少なくとも基づいて前記検出信号を補正し、当該補正した検出信号に基づいて前記操作子の操作情報を出力する情報処理装置と、を有する。
この態様によれば、第１の態様と同様に、グレースケールのような繊細な光学要素が不要であるので、長期的な信頼性が得られやすい。

【0079】

第７態様の例（第８態様）において、前記距離が前記第１値とは異なる第２値である状態において前記第２基板回路の等価回路を示す第２等価回路を、さらに含み、前記情報処理装置は、前記第１出力信号に加え、前記電流を前記第２等価回路に供給したときに当該第２等価回路から出力される第２出力信号に基づいて、前記検出信号を補正する。

【0080】

１０…鍵盤楽器（操作子の操作情報出力装置）、１２…鍵（操作子）、３０…デマルチプレクサ、４０…マルチプレクサ、５０…第１基板回路、６０…第２基板回路、７０…第１等価回路、８０…第２等価回路、９０…整流平滑化回路、１００…情報処理装置。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】