知財求人 - 知財ポータルサイト「IP Force」
▶ パナソニックセミコンダクターソリューションズ株式会社の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-02-27
(45)【発行日】2024-03-06
(54)【発明の名称】可変容量素子
(51)【国際特許分類】
H01L 21/822 20060101AFI20240228BHJP
H01L 27/04 20060101ALI20240228BHJP
H01L 29/41 20060101ALI20240228BHJP
【ＦＩ】
H01L27/04 C
H01L27/04 V
H01L29/44 S
H01L29/44 Y
【請求項の数】
14
(21)【出願番号】P 2023540250
(86)(22)【出願日】2022-07-21
(86)【国際出願番号】 JP2022028355
(87)【国際公開番号】W WO2023013431
(87)【国際公開日】2023-02-09
【審査請求日】2023-11-08
(31)【優先権主張番号】P 2021127331
(32)【優先日】2021-08-03
(33)【優先権主張国・地域又は機関】JP
【早期審査対象出願】
(73)【特許権者】
【識別番号】520133916
【氏名又は名称】ヌヴォトンテクノロジージャパン株式会社
(74)【代理人】
【識別番号】100109210
【弁理士】
【氏名又は名称】新居 広守
(74)【代理人】
【識別番号】100137235
【弁理士】
【氏名又は名称】寺谷 英作
(74)【代理人】
【識別番号】100131417
【弁理士】
【氏名又は名称】道坂 伸一
(72)【発明者】
【氏名】西尾 明彦
(72)【発明者】
【氏名】高見 義則
【審査官】脇水 佳弘
(56)【参考文献】
【文献】米国特許出願公開第２０２０／０２０３４８８（ＵＳ，Ａ１）
【文献】米国特許出願公開第２０２０／０１９４５７８（ＵＳ，Ａ１）
【文献】米国特許出願公開第２０２０／００９８７４６（ＵＳ，Ａ１）
【文献】米国特許出願公開第２０１４／００９１８４５（ＵＳ，Ａ１）
【文献】米国特許出願公開第２０１４／００９１３１１（ＵＳ，Ａ１）
【文献】特開２０１４－２０７２８７（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ２７／０４
Ｈ０１Ｌ ２１／８２２
Ｈ０１Ｌ ２９／４１
(57)【特許請求の範囲】
【請求項1】
基板と、前記基板の上に設けられた第１半導体層と、
前記第１半導体層の上に設けられ、前記第１半導体層と比べてバンドギャップが大きい第２半導体層を含む誘電体層と、
前記第１半導体層の前記第２半導体層との界面に設けられた二次元電子ガス層と、
前記誘電体層の上に設けられ、第１端子を含む第１電極と、
前記基板の平面視において前記第１電極と離間して設けられ、前記二次元電子ガス層と電気的に接続された第２端子と、を有し、
前記第１電極の下の前記二次元電子ガス層は第２電極として機能し、
前記第１電極から前記第２端子に向かう第１方向、または前記平面視における前記第１方向に対して直交する第２方向に沿って、前記第１電極の下面は前記第１半導体層の上面との間隔が単調増加するように設けられ、
前記第１電極と前記第２端子との間に印加される電圧に応じて前記第１電極と前記第２電極との間の容量値が変化する、
可変容量素子。
【請求項2】
前記誘電体層は絶縁層を含み、前記絶縁層の厚さが前記第１方向または前記第２方向に沿って単調増加する、請求項１に記載の可変容量素子。
【請求項3】
前記絶縁層は第１絶縁体層と、前記第１絶縁体層よりも絶縁破壊耐圧の高い第２絶縁体層と、を含む、請求項２に記載の可変容量素子。
【請求項4】
前記第２半導体層の厚さが前記第１方向または前記第２方向に沿って単調増加する、請求項１～３のいずれか１項に記載の可変容量素子。
【請求項5】
前記基板の断面視において、前記第１半導体層の上面に対する前記第１電極の下面の仰角が５°以上６０°以下である、
請求項１～３のいずれか１項に記載の可変容量素子。
【請求項6】
前記間隔が単調増加する程度を示す増加度は一定でない、請求項１～３のいずれか１項に記載の可変容量素子。
【請求項7】
前記誘電体層は第１窒化シリコン層と、前記第１窒化シリコン層の上に設けられ、前記第１窒化シリコン層より組成比Ｓｉ／Ｎが小さい第２窒化シリコン層と、を含む、
請求項１～３のいずれか１項に記載の可変容量素子。
【請求項8】
前記誘電体層は第１窒化シリコン層と、
前記第１窒化シリコン層の上に設けられ、前記第１窒化シリコン層より組成比Ｓｉ／Ｎが小さい第２窒化シリコン層と、を含む、
請求項６に記載の可変容量素子。
【請求項9】
前記間隔が単調増加する程度を示す増加度が一定でなく、前記第１電極の下面と前記第１半導体層の上面との前記間隔が大きいほど、前記増加度が小さくなる、
請求項１～３のいずれか１項に記載の可変容量素子。
【請求項10】
前記間隔が単調増加する程度を示す増加度が一定でなく、
前記第１電極の下面と前記第１半導体層の上面との前記間隔が大きいほど、前記増加度が小さくなる、
請求項６に記載の可変容量素子。
【請求項11】
前記間隔が単調増加する程度を示す増加度が一定でなく、
前記第１電極の下面と前記第１半導体層の上面との前記間隔が大きいほど、前記増加度が小さくなる、
請求項７に記載の可変容量素子。
【請求項12】
前記間隔が単調増加する程度を示す増加度が一定でなく、
前記第１電極の下面と前記第１半導体層の上面との前記間隔が大きいほど、前記増加度が小さくなる、
請求項８に記載の可変容量素子。
【請求項13】
更に、前記第１電極と前記第２端子との間に設けられ、接地電位に設定されたフィールドプレート電極を有する、請求項１～３のいずれか１項に記載の可変容量素子。
【請求項14】
更に、前記第１電極と前記第２端子との間に設けられ、前記第１電極と同電位に設定されたフィールドプレート電極を有する、請求項１～３のいずれか１項に記載の可変容量素子。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、可変容量素子、特に二次元電子ガス層を有する半導体からなる可変容量素子に関する。
【背景技術】
【0002】
ＩＩＩ―Ｖ族系半導体、特にヒ素系のＧａＡｓおよびＡｌＧａＡｓ、並びに、窒化物系のＧａＮおよびＡｌＧａＮは、ＡｌＧａＡｓ／ＧａＡｓ、ＡｌＧａＮ／ＧａＮ等のヘテロ構造を容易に形成することが可能である。ＩＩＩ―Ｖ族窒化物半導体の場合は、バンドギャップの差に加えて、イオン半径の違いによる自発分極およびＡｌＧａＮとＧａＮとの格子定数差から発生するピエゾ分極による固定電荷により、ＡｌＧａＡｓ／ＧａＡｓ界面のＧａＡｓ層側、および、ＡｌＧａＮ／ＧａＮ界面のＧａＮ層側に高移動度、かつ高濃度な電子のチャネル（二次元電子ガス、２ＤＥＧ、Ｄｉｍｅｎｓｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｇａｓ）を発生させることができる。この二次元電子ガスチャネルを制御することにより高電子移動度トランジスタ（ＨＥＭＴ、Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）を形成することが可能となる。ＨＥＭＴのこの高移動度による高速動作を活かし、増幅アンプおよびスイッチング素子といった高周波用デバイスとしての応用が広がっている。
【0003】
近年は、電界効果型トランジスタ（ＦＥＴ、Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）およびダイオードを単独で使用するディスクリート製品だけでなく、抵抗素子および容量素子を備えた集積回路（ＭＭＩＣ、Ｍｏｎｏｌｉｔｈｉｃ Ｍｉｃｒｏｗａｖｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）が使用されることも増えている。ＭＭＩＣに使用される容量素子としては、固定の容量値を持つ固定容量素子の他に、容量を一定の範囲で制御する可変容量素子がある。特許文献１に記載されているように、二次元電子ガス層を用いたＨＥＭＴと同一チップ上に可変容量素子が形成されることにより、製造コストおよび整合回路の制御性の面でメリットがある。
【先行技術文献】
【特許文献】
【0004】
【文献】特開平９－３３１０２５号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
ＨＥＭＴと同一チップ上に形成される可変容量素子は、印加電圧に対して大きく容量値が変化するとともに、その変化は印加電圧に対して線形的に変化するものであることが望まれる。しかし、特許文献１に記載の従来技術ではバラクタダイオードが用いられているが、容量の制御範囲は印加電圧に対して線形的に容量が変化する範囲が狭いために、発振器の発振周波数の変調範囲が狭くなり、所望の特性を備えた半導体装置が得られないという問題があった。また、信号振幅が容量制御電圧に加わってしまうと、容量値が変動してしまうという問題があった。
【0006】
そこで、本開示では、印加電圧に対して大きく容量値が変化するとともに、その変化は電圧に対して線形的に変化し、かつ容量制御電圧に振幅信号が加わっても、容量値を所望の範囲に制御することが可能となる可変容量素子を提供する。
【課題を解決するための手段】
【0007】
本開示に係わる可変容量素子は、基板と、前記基板の上に設けられた第１半導体層と、前記第１半導体層の上に設けられ、前記第１半導体層と比べてバンドギャップが大きい第２半導体層を含む誘電体層と、前記第１半導体層の前記第２半導体層との界面に設けられた二次元電子ガス層と、前記誘電体層の上に設けられ、第１端子を含む第１電極と、前記基板の平面視において前記第１電極と離間して設けられ、前記二次元電子ガス層と電気的に接続された第２端子と、を有し、前記第１電極の下の前記二次元電子ガス層は第２電極として機能し、前記第１電極から前記第２端子に向かう第１方向、または前記平面視における前記第１方向に対して直交する第２方向に沿って、前記第１電極の下面は前記第１半導体層の上面との間隔が単調増加するように設けられ、前記第１電極と前記第２端子との間に印加される電圧に応じて前記第１電極と前記第２電極との間の容量値が変化する。
【0008】
また、本開示に係わる可変容量素子は、第１容量部および第２容量部と、第１配線層および第２配線層と、を有し、前記第１容量部および前記第２容量部のそれぞれは、基板と、前記基板の上に設けられた第１半導体層と、前記第１半導体層の上に設けられ、前記第１半導体層と比べてバンドギャップが大きい第２半導体層を含む誘電体層と、前記第１半導体層の前記第２半導体層との界面に設けられた二次元電子ガス層と、前記誘電体層の上に設けられ、第１端子を含む第１電極と、前記基板の平面視において前記第１電極と離間して設けられ、前記二次元電子ガス層と電気的に接続された第２端子と、を含み、前記第１電極の下の前記二次元電子ガス層は第２電極として機能し、前記第１容量部が有する前記第１電極の下面と前記第１容量部が有する前記第１半導体層の上面との間隔を第１間隔とし、前記第２容量部が有する前記第１電極の下面と前記第２容量部が有する前記第１半導体層の上面との間隔を第２間隔とした場合に、前記第１間隔は、前記第２間隔よりも小さく、前記第１配線層は、前記第１容量部が有する前記第１電極と前記第２容量部が有する前記第１電極とを電気的に接続し、前記第２配線層は、前記第１容量部が有する前記第２端子と前記第２容量部が有する前記第２端子とを電気的に接続し、前記第１配線層と前記第２配線層との間に印加される電圧に応じて前記第１配線層と前記第２配線層との間の容量値が変化する。
【発明の効果】
【0009】
本開示によれば、印加電圧に対して大きく容量値が変化するとともに、その変化は電圧に対して線形的に変化し、かつ容量制御電圧に振幅信号が加わっても、容量値を所望の範囲に制御することが可能となる可変容量素子が提供される。
【図面の簡単な説明】
【0010】
【発明を実施するための形態】
【0011】
以下、本開示の実施の形態について、図面を参照しながら説明する。なお、以下に説明する実施の形態は、いずれも本開示の好ましい一具体例を示すものである。したがって、以下の実施の形態で示される、数値、形状、材料、構成要素、構成要素の配置位置および接続形態、並びに、ステップ（工程）およびステップの順序などは、一例であって本開示を限定する主旨ではない。よって、以下の実施の形態における構成要素のうち、独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
【0012】
また、各図は、模式図であり、必ずしも厳密に図示されたものではない。したがって、各図において縮尺などは必ずしも一致していない。各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略または簡略化する。
【0013】
また、本明細書において、可変容量素子の構成における「上」および「下」という用語は、絶対的な空間認識における上方向（鉛直上方）および下方向（鉛直下方）を指すものではなく、積層構造における積層順を基に相対的な位置関係により規定される用語である。また、「上」および「下」という用語は、２つの構成要素が互いに間隔を空けて配置されて２つの構成要素の間に別の構成要素が存在する場合のみならず、２つの構成要素が互いに密着して配置されて２つの構成要素が接する場合にも適用される。
【0014】
また、本明細書および図面において、ｘ軸、ｙ軸およびｚ軸は、三次元直交座標系の三軸を示している。各実施の形態では、ｚ軸方向を鉛直方向とし、ｚ軸に垂直な方向（ｘｙ平面に平行な方向）を水平方向としている。また、以下で説明する実施の形態において、ｚ軸正方向を上と記載し、ｚ軸負方向を下と記載する場合がある。
【0015】
また、本明細書において「平面視」とは、可変容量素子が有する基板をｚ軸正方向から見たときのことをいう。
【0016】
（実施の形態１）
まず、実施の形態１に係る可変容量素子１００について、図１、図２、および、図３を用いて説明する。図１は、実施の形態１に係る可変容量素子１００の構成を示す平面図および断面図である。図２は、実施の形態１に係る可変容量素子１００における、電圧印加時の状態を示す平面図および断面図である。図３は、実施の形態１に係る可変容量素子１００における、電圧印加時の状態を示す平面図および断面図である。より具体的には、図１の（ａ）は、実施の形態１に係る可変容量素子１００の構成の平面図を示し、図１の（ｂ）は、図１の（ａ）の（ｂ）－（ｂ）線に対応する位置での断面図を示す。図２の（ａ）は、実施の形態１に係る可変容量素子１００の構成の平面図を示し、図２の（ｂ）は、図２の（ａ）の（ｂ）－（ｂ）線に対応する位置での断面図を示す。図３の（ａ）は、実施の形態１に係る可変容量素子１００の構成の平面図を示し、図３の（ｂ）は、図３の（ａ）の（ｂ）－（ｂ）線に対応する位置での断面図を示す。図２と図３とは、図１の可変容量素子１００に印加する電圧を変動させた時の変化を示した図であり、その印加電圧は図２が示す可変容量素子１００よりも図３が示す可変容量素子１００の方が大きい。なお、図２の（ａ）と図３の（ａ）とは、図２の（ｂ）と図３の（ｂ）との断面図に示される、二次元電子ガス層１２０の高さ（ｚ軸方向高さ）の平面視における透視図である。
まず、実施の形態１に係る可変容量素子１００について、図１、図２、および、図３を用いて説明する。図１は、実施の形態１に係る可変容量素子１００の構成を示す平面図および断面図である。図２は、実施の形態１に係る可変容量素子１００における、電圧印加時の状態を示す平面図および断面図である。図３は、実施の形態１に係る可変容量素子１００における、電圧印加時の状態を示す平面図および断面図である。より具体的には、図１の（ａ）は、実施の形態１に係る可変容量素子１００の構成の平面図を示し、図１の（ｂ）は、図１の（ａ）の（ｂ）－（ｂ）線に対応する位置での断面図を示す。図２の（ａ）は、実施の形態１に係る可変容量素子１００の構成の平面図を示し、図２の（ｂ）は、図２の（ａ）の（ｂ）－（ｂ）線に対応する位置での断面図を示す。図３の（ａ）は、実施の形態１に係る可変容量素子１００の構成の平面図を示し、図３の（ｂ）は、図３の（ａ）の（ｂ）－（ｂ）線に対応する位置での断面図を示す。図２と図３とは、図１の可変容量素子１００に印加する電圧を変動させた時の変化を示した図であり、その印加電圧は図２が示す可変容量素子１００よりも図３が示す可変容量素子１００の方が大きい。なお、図２の（ａ）と図３の（ａ）とは、図２の（ｂ）と図３の（ｂ）との断面図に示される、二次元電子ガス層１２０の高さ（ｚ軸方向高さ）の平面視における透視図である。
【0017】
図２の（ｂ）に示すように、可変容量素子１００は、基板１０１と、バッファ層１０２と、第１半導体層１０３と、第２半導体層１０４および絶縁層（ここでは第１絶縁体層１０５）の積層物からなる誘電体層１０６と、第１電極１０７と、第２端子１０８と、からなる。
【0018】
また、可変容量素子１００は、二次元電子ガス層１２０と、空乏層領域１２２と、分離領域１２１と、第１保護絶縁膜１０９と、第２保護絶縁膜１１０と、を備える。以下、より詳細に説明する。
【0019】
二次元電子ガス層１２０は、第１半導体層１０３の第２半導体層１０４との界面に設けられている。より具体的には、二次元電子ガス層１２０は、第２半導体層１０４と第１半導体層１０３とのヘテロ界面の第１半導体層１０３側に設けられている。換言すると、二次元電子ガス層１２０は、第１半導体層１０３と第２半導体層１０４との境界近傍（当該界面から１０ｎｍ以内）に設けられている。
【0020】
この二次元電子ガス層１２０には、空乏層領域１２２が形成される。空乏層領域１２２は、第１電極１０７と第２端子１０８との間に印加される電位差に応じて、第１電極１０７の下面から生じる電界によって、第２半導体層１０４、第１半導体層１０３および二次元電子ガス層１２０に形成される領域である。なお、図２の（ｂ）および図３の（ｂ）においては、空乏層領域１２２は、破線で囲まれた領域である。
【0021】
第１電極１０７の下の二次元電子ガス層１２０が第２電極１２３として機能する。第２電極１２３は、第１電極１０７の下の二次元電子ガス層１２０において、空乏層領域１２２の伸縮によって、空乏化が起きていない領域である。つまりは、第２電極１２３は、第１電極１０７の下の二次元電子ガス層１２０のうち空乏層領域１２２ではない領域である。
【0022】
【0023】
分離領域１２１は、第１電極１０７および第２端子１０８の外側の領域において、第１半導体層１０３と第２半導体層１０４とが除去されて、二次元電子ガス層１２０が設けられていない領域である。第１電極１０７および第２端子１０８の外側の領域とは、第１電極１０７よりもｘ軸負側であり、第２端子１０８よりもｘ軸正側であり、第１電極１０７および第２端子１０８よりもｙ軸正および負側の領域である。つまりは、第１電極１０７および第２端子１０８の外側の領域とは、矩形の枠形状の領域である。
【0024】
第１保護絶縁膜１０９と第２保護絶縁膜１１０とは、誘電体層１０６と第１電極１０７と第２端子１０８との上に順次設けられている。
【0025】
ここで、第１電極１０７から第２端子１０８に向かう方向を第１方向（ｘ軸正方向）とする。換言すると、第１方向は、第１電極１０７の下面の第２端子１０８から遠い側の端部位置から第２端子１０８に近い側の端部位置に向かう方向である。また、基板１０１の平面視における第１方向に対して直交する方向を第２方向（ｙ軸方向）とする。第１方向または第２方向に沿って、第１電極１０７の下面は第１半導体層１０３の上面との間隔が単調増加するように設けられている。つまりは、第１方向または第２方向に沿って、第１電極１０７の下面と第２半導体層１０４の下面との距離１３４は、単調増加する。なお、図１、図２、および図３では第１方向における単調増加が示されており、第２方向における単調増加が後述の図４、および図５に示されている。
【0026】
さらに、構成要素について、より詳細に説明する。
【0027】
基板１０１は、例えば、Ｓｉからなる基板である。基板１０１は、Ｓｉからなる基板に限らず、サファイア（Ｓａｐｐｈｉｒｅ）、ＳｉＣ、ＧａＮおよびＡｌＮ等からなる基板であってもよい。
【0028】
バッファ層１０２は、基板１０１の上に設けられる。バッファ層１０２は、例えば厚さ２μｍの窒化物半導体層であって、より具体的には、ＡｌＮおよびＡｌＧａＮの複数の積層構造からなる窒化物半導体層である。バッファ層１０２は、その他に、ＧａＮ、ＡｌＧａＮ、ＡｌＮ、ＩｎＧａＮおよびＡｌＩｎＧａＮ等のＩＩＩ族窒化物半導体の単層もしくは複数層によって構成されていてもよい。
【0029】
第１半導体層１０３は、基板１０１の上に設けられる。本実施の形態において、第１半導体層１０３は、バッファ層１０２の上に設けられる。第１半導体層１０３は、例えば、厚さ２００ｎｍのアンドープ（ｉ型）ＧａＮによって構成することができる。アンドープ（ｉ型）とは、エピタキシャル成長時に不純物が意図的にドーピングされていないことを意味する。第１半導体層１０３は、ＧａＮの他に、ＡｌＧａＮ、ＩｎＧａＮおよびＡｌＩｎＧａＮ等のＩＩＩ族窒化物半導体によって構成されていてもよい。また、第１半導体層１０３は、アンドープ型（ｉ型）だけでなく、Ｓｉ等のｎ型の不純物が含まれているＩＩＩ族窒化物半導体でもよい。
【0030】
第２半導体層１０４は、第１半導体層１０３の上に設けられる。第２半導体層１０４は、例えば厚さ２０ｎｍでＡｌ組成比が２５％のアンドープ（ｉ型）ＡｌＧａＮによって構成されている。なお、「Ａｌ組成比が２５％」とは、Ａｌ０．２５Ｇａ０．７５Ｎであることを示す。
【0031】
なお、第２半導体層１０４は、ＡｌＧａＮに限らず、ＡｌＮ、ＩｎＧａＮおよびＡｌＩｎＧａＮ等のＩＩＩ族窒化物半導体によって構成されていてもよく、また、第２半導体層１０４には、ｎ型の不純物が含まれていてもよい。
【0032】
また、第２半導体層１０４の上にはキャップ層として例えばＧａＮからなる約１ｎｍ以上２ｎｍ以下の厚さの半導体層が設けられてもよい。つまり、第２半導体層１０４と絶縁層（ここでは第１絶縁体層１０５）との間には、このようなキャップ層が設けられてもよい。
【0033】
本実施の形態において、第２半導体層１０４のバンドギャップは、第１半導体層１０３のバンドギャップより大きい。また、アンドープ（ｉ型）ＡｌＧａＮからなる第２半導体層１０４とアンドープ（ｉ型）ＧａＮからなる第１半導体層１０３とはヘテロ構造となっている。つまり、第２半導体層１０４と第１半導体層１０３との界面はヘテロ接合されており、第２半導体層１０４と第１半導体層１０３との界面にはヘテロ障壁が形成されている。
【0034】
この結果、第２半導体層１０４と第１半導体層１０３とのヘテロ界面の第１半導体層１０３側には二次元電子ガス層１２０が設けられる。
【0035】
なお、第２半導体層１０４と第１半導体層１０３との間にスペーサ層として、例えばＡｌＮからなる約１ｎｍ以上２ｎｍ以下の厚さの半導体層が設けられてもよい。
【0036】
分離領域１２１は、半導体装置において可変容量素子１００とそれ以外との素子、もしくは可変容量素子１００同士を電気的に分離するために設けられた領域である。分離領域１２１は、平面視では、二次元電子ガス層１２０を囲むように配置された、二次元電子ガス層１２０が設けられていない領域をさす。
【0037】
例えば、分離領域１２１は、第２半導体層１０４と第１半導体層１０３とバッファ層１０２との一部を除去することにより構成されている。
【0038】
なお、分離領域１２１は、二次元電子ガス層１２０に対して、Ｈｅ、Ｂ、Ｈ、Ｆ、およびＦｅのいずれかを含む分子を注入した、充填領域によって形成されてもよい。また、分離領域１２１は、第２半導体層１０４と第１半導体層１０３とバッファ層１０２との一部を除去する方法と、除去により残った領域にＨｅ、Ｂ、Ｈ、Ｆ、およびＦｅのいずれかを含む分子を注入した充填領域を形成する方法と、を組合せて形成されてもよい。
【0039】
絶縁層の一例である第１絶縁体層１０５は、第２半導体層１０４の上に設けられる。たとえば、第１絶縁体層１０５は厚さ２７０ｎｍのＳｉｘＮｙに（ｘ＝３、ｙ＝４）よって構成されている。
【0040】
なお、第１絶縁体層１０５はＳｉとＮとの組成を示すｘ、およびｙの値が上記とは異なるものや、ＳｉＯ２、Ａｌ２Ｏ３、Ｇａ２Ｏ３、ＴｉＯ２、Ｔａ２Ｏ３、ＨｆＳｉＯ４、ＺｒＳｉＯ４、ＨｆＯ２、ＺｒＯ２、ＳｒＴｉＯ３、およびＢａＴｉＯ３といった材料が用いられてもよく、単層でもよく、複数層の積層としてもよい。
【0041】
誘電体層１０６は、第２半導体層１０４と第１絶縁体層１０５との積層物から形成されている。つまり、誘電体層１０６は絶縁層として第１絶縁体層１０５を含み、第１絶縁体層１０５は第２半導体層１０４の上に設けられている。つまりは、誘電体層１０６は、二次元電子ガス層１２０の上に設けられているともいえる。さらには、誘電体層１０６は、第１半導体層１０３の上に設けられているともいえる。
【0042】
第１電極１０７は、図１の（ｂ）の断面図に示すように、誘電体層１０６の上に設けられ、導電性材料で構成されている。より具体的には、第１電極１０７は、誘電体層１０６が含む第１絶縁体層１０５の上に設けられる。
【0043】
たとえば、第１電極１０７は、ＴｉＮによって構成されるＴｉＮ層とＡｌによって構成されるＡｌ層との積層構造であり、ＴｉＮ層の膜厚が５０ｎｍ、Ａｌ層の膜厚が５００ｎｍである。ここでは、ＴｉＮ層の上にＡｌ層が設けられている。また、図１の（ａ）の平面図に示される第１電極１０７の幅１２４は３．０μｍ、第１電極１０７の長さ１２５は２．０ｍｍである。幅１２４は、ｘ軸方向の幅であり、長さ１２５は、ｙ軸方向の長さである。なお、第１電極１０７は、ＴｉＮおよびＡｌの組み合わせに限らず、Ｔｉ、Ａｌ、Ｃｕ、Ｎｉ、Ａｕ、Ｐｔ、Ｐｄ、Ｔａ、Ｗ、ＳｉおよびＨｆ等のうち１つの金属からなる単層電極膜であってもよいし、これらの金属のうち２つ以上組み合わせることによって構成された多層電極膜であってもよい。
【0044】
また、第１電極１０７は、第１端子を含む。ここで、本実施の形態においては、第１端子は、第１電極１０７の上面部に相当するが、これに限られず、第１端子は、第１電極１０７と電気的に接続され、電位を供給する部位であればよい。
【0045】
第２端子１０８は、図１の（ｂ）の断面図に示すように、誘電体層１０６、第２半導体層１０４および第１半導体層１０３の少なくとも一部を除去した領域に設けられ、二次元電子ガス層１２０と電気的に接続される。一方、平面図では図１の（ａ）に示すように、第２端子１０８は、第１電極１０７と間隔を空けた位置に第１電極１０７と平行に配置されている。つまり、基板１０１の平面視で、第１電極１０７の長手方向と第２端子１０８の長手方向とは、平行であり、ここでは、ｙ軸方向に平行である。つまり、第２端子１０８は、基板１０１の平面視において、第１電極１０７と離間して設けられ、二次元電子ガス層１２０と電気的に接続されている。
【0046】
たとえば、第２端子１０８は、厚さ２０ｎｍのＴｉによって構成されるＴｉ層と厚さ２００ｎｍのＡｌによって構成されるＡｌ層との積層物が熱処理により合金化された積層構造である。ここでは、Ｔｉ層の上にＡｌ層が設けられている。図１の（ａ）の平面図に示される第２端子１０８の幅１２６は３．０μｍ、第２端子１０８の長さ１２７は２．０ｍｍとする。幅１２６は、ｘ軸方向の幅であり、長さ１２７は、ｙ軸方向の長さである。なお、第２端子１０８は、ＴｉおよびＡｌの組み合わせに限らず、Ｔｉ、Ａｌ、Ｃｕ、Ｎｉ、Ａｕ、Ｐｔ、Ｐｄ、Ｔａ、Ｗ、ＳｉおよびＨｆ等のうち１つの金属からなる単層電極膜であってもよいし、これらの金属のうち２つ以上組み合わせることによって構成された多層電極膜であってもよい。
【0047】
なお、第２端子１０８と二次元電子ガス層１２０とが電気的に接続されていれば、第２半導体層１０４は開口していなくてもかまわない。つまり、図１～図３においては、第２端子１０８は、第２半導体層１０４をｙ軸方向に貫通して二次元電子ガス層１２０と直接接しているが、これに限られず、第２端子１０８は、二次元電子ガス層１２０と電気的に接続されていれば、第２半導体層１０４の上に設けられてもよい。
【0048】
上記の通り、図１～図３が示すように、可変容量素子１００においては、第１方向に沿って、第１電極１０７の下面は、第１半導体層１０３の上面との間隔が単調増加するように設けられている。ここでは、誘電体層１０６が含む絶縁層の一例である第１絶縁体層１０５の厚さが第１方向に沿って単調増加している。つまりは、第１電極１０７の下面に接する誘電体層１０６（より具体的には、第１絶縁体層１０５）は、傾斜形状を備えている。第１電極１０７の下面と第２半導体層１０４の下面との距離１３４は、誘電体層１０６の傾斜形状によって、第２端子１０８から遠い側の第１電極１０７の端部位置から、第２端子１０８に近い側の第１電極１０７の端部位置に向かって、単調増加する。傾斜形状の傾斜角θ１３０は、図１の（ｂ）の断面図に示すように、誘電体層１０６の上面の斜面と二次元電子ガス層１２０に平行な線とがなす角である。なお、図１～図３においては、二次元電子ガス層１２０に平行な線が破線で示されており、図１の（ｂ）では、二次元電子ガス層１２０と当該平行な線とが平行であることを示す記号（＞＞）が付されている。
【0049】
たとえば、図１の（ｂ）の断面図に示される、第２端子１０８から遠い側の第１電極１０７の端部位置の下の第１絶縁体層１０５の膜厚１３１が１０ｎｍ、第２端子１０８に近い側の第１電極１０７の端部位置の下の第１絶縁体層１０５の膜厚１３２が２７０ｎｍの直線状の単調増加な膜厚の場合、その傾斜角θ１３０は５°となる。つまり、この場合、基板１０１の断面視において、第１半導体層１０３の上面に対する第１電極１０７の下面の仰角が５°以上６０°以下の範囲である。なお、傾斜角θ１３０（つまりは当該仰角）は、上記範囲に限られず、１０°以上５０°以下であってもよく、２０°以上４０°以下であってもよい。
【0050】
第１電極１０７は第１保護絶縁膜１０９と第２保護絶縁膜１１０とに被覆され、任意の開口にて第１電極１０７の一部が露出する。ここでは、当該一部が第１端子に相当する。第２端子１０８は第２保護絶縁膜１１０に被覆され、任意の開口にて第２端子１０８の一部が露出する。
【0051】
ここで、第１電極１０７と第２端子１０８との間に電圧を印加することにより起こる現象について、図２、および図３を用いて説明する。これらの図に示すように、第１電極１０７と第２端子１０８との間に印加される電位差に応じて、第１電極１０７の下面から生じる電界によって、第２半導体層１０４、第１半導体層１０３および二次元電子ガス層１２０に、空乏層領域１２２が形成される。本実施の形態において、空乏層領域１２２の電子濃度は１ｅ８／ｃｍ３以下である。また、図３の方が図２に比べて第１電極１０７と第２端子１０８との間に印加される電位差が大きいため、空乏層領域１２２が広範囲に広がっている。
【0052】
第２電極１２３は、図２、および図３に示すように、第１電極１０７の下の空乏層領域１２２の伸縮によって、空乏化が起きていない第１電極１０７の下における二次元電子ガス層１２０の領域である。図２および図３においては、第２電極１２３のｘ軸方向の長さが両矢印で示されている。また、図３の方が図２に比べて第１電極１０７と第２端子１０８との間に印加される電位差が大きいため、空乏層領域１２２が広範囲に広がった結果、第２電極１２３の面積は小さくなる。
【0053】
本実施の形態に係る可変容量素子１００においては、第１電極１０７から第２端子１０８に向かう第１方向に沿って、第１電極１０７の下面は第１半導体層１０３の上面との間隔が単調増加するように設けられている。つまりは、本実施の形態においては、上記の第１電極１０７の下面と第２半導体層１０４の下面との距離１３４における単調増加がある。これにより、第１電極１０７と第２端子１０８との間に印加される電位差に応じて、第１電極１０７の下面から生じる電界によって発生する空乏層領域１２２が二次元電子ガス層１２０に到達する面積が変化し、第２電極１２３の面積が変化する。すなわち、第１電極１０７と第２端子１０８との間の電位差の大小に応じて、第２電極１２３の面積が変化し、第１電極１０７と第２電極１２３との間の容量値が変化する、可変容量素子１００が実現される。
【0054】
ここで、図４を用いて、本実施の形態に係る他の例について説明する。図４は、実施の形態１に係る他の例の可変容量素子１００の構成を示す平面図および断面図である。図４の（ａ）は、実施の形態１に係る他の例の可変容量素子１００の構成の平面図を示し、図４の（ｂ）は、図４の（ａ）の（ｂ）－（ｂ）線に対応する位置での断面図を示す。
【0055】
この他の例に係る可変容量素子１００は、第２方向（ｙ軸方向）に沿って、第１電極１０７の下面は第１半導体層１０３の上面との間隔が単調増加するように設けられている。
【0056】
より具体的には、他の例の可変容量素子１００においては、ｙ軸正方向に沿って第１電極１０７の下面は第１半導体層１０３の上面との間隔が単調増加する。
【0057】
さらに、図５を用いて、本実施の形態に係る他の例について説明する。図５は、実施の形態１に係る他の例の可変容量素子１００の構成を示す平面図および断面図である。図５の（ａ）は、実施の形態１に係る他の例の可変容量素子１００の構成の平面図を示し、図５の（ｂ）は、図５の（ａ）の（ｂ）－（ｂ）線に対応する位置での断面図を示す。
【0058】
この他の例に係る可変容量素子１００は、第２方向（ｙ軸方向）に沿って、第１電極１０７の下面は第１半導体層１０３の上面との間隔が単調増加するように設けられている。
【0059】
より具体的には、他の例の可変容量素子１００においては、ｙ軸負方向に沿って第１電極１０７の下面は第１半導体層１０３の上面との間隔が単調増加する。
【0060】
また、図４、および図５のように第２方向における単調増加とした構造においても、これまで説明してきた第１方向における単調増加と同様な効果が得られる。つまりは、図４および図５で示される可変容量素子１００においても、第１電極１０７と第２端子１０８との間の電位差の大小に応じて、第２電極１２３の面積が変化し、第１電極１０７と第２電極１２３との間の容量値が変化する、可変容量素子１００が実現される。
【0061】
また、図６は、実施の形態１に係る可変容量素子１００の第１電極１０７と第２端子１０８との間の電位差に対する容量値の変化を示したグラフである。なお、図６は、図１、２および３で説明した可変容量素子１００に関するグラフである。たとえば、図６に示すように、第１電極１０７と第２端子１０８との電位差が１０Ｖ以上４０Ｖ以下の範囲において、第１電極１０７と第２電極１２３との間の容量値は０．１ｐＦ以上３．８ｐＦ以下の変化を示す。なお、図６における電位差に対する容量値のグラフは、第２電極１２３に対して垂直方向（つまりｚ軸方向）の容量成分のみを考慮した簡素化した計算に基づいており、実際の動作とは若干の違いはある。上記の通り、本実施の形態に係る可変容量素子１００においては、誘電体層１０６が絶縁層（例えば第１絶縁体層１０５）を含む。このため、図６が示すように、第１電極１０７と第２端子１０８との間に、１０Ｖ以上４０Ｖ以下もの大きい電位を与えることができる。つまり、可変容量素子１００の耐電圧性を向上させることができる。
【0062】
図７は、実施の形態１に係る可変容量素子１００の第１電極１０７と第２端子１０８との間の電位差に対する容量値の変化を示したグラフと、電圧印加時の状態を示す平面図と、を対比させた図面である。図７の（ｂ）は、第１電極１０７と第２端子１０８との間の電位差に対する容量値の変化を示したグラフであり、つまりは、図６に相当する。なお、図７の（ａ）は当該グラフにおける電位差が１５Ｖである場合の可変容量素子１００の平面図を示し、一具体例としては、図２が示す可変容量素子１００の平面図である。また、図７の（ｃ）は当該グラフにおける電位差が３５Ｖである場合の可変容量素子１００の平面図を示し、一具体例としては、図３が示す可変容量素子１００の平面図である。
【0063】
上記の本開示による可変容量素子１００によれば、第１電極１０７の下面と第２半導体層１０４の下面との距離１３４を、第２端子１０８に遠い側から第２端子１０８に近い側への単調増加とすることで、追加端子による制御を用いず、第１電極１０７と第２端子１０８との間の電位差に応じた容量値変化を得ることが可能となる。
【0064】
また、第１電極１０７の下面と第２半導体層１０４の下面との距離１３４の第２端子１０８に遠い側から第２端子１０８に近い側への単調増加によって、第１電極１０７と第２端子１０８とに印加する電位差に対する、第１電極１０７と第２電極１２３との間の容量値の関係が計算できる。このため、容量値の定量的な合せ込みが従来技術に比べて容易となる。
【0065】
また、上記の本開示による可変容量素子１００によれば、誘電体層１０６の傾斜角θ１３０が大きいほど、第２電極１２３の面積を変化させるために第１電極１０７と第２端子１０８との間に大きな電位差が必要となる。したがって、誘電体層１０６の傾斜角θ１３０が大きければ、容量値制御の電位が信号振幅や不安定なものであっても、容量値変化を所望の範囲に抑制することが可能となる。なお、容量値制御の電位が信号振幅や不安定なものである場合とは、例えば、容量制御の電位に、交流電圧が重畳した場合などである。本実施の形態で示すように、傾斜角θ１３０が５°である場合は、傾斜角θ１３０が大きい場合である。図８は、実施の形態１に係る可変容量素子１００の第１電極１０７と第２端子１０８との間の電位差に対する容量値の変化を示したグラフである。なお、図８は、図６と同様に、図１、２および３で説明した可変容量素子１００に関するグラフである。図８に示す本実施の形態に係る傾斜角θ１３０が５°における電圧に対する容量値の変化に見られるように、線形性を保って変化する範囲はこの図８記載の近似直線（ａ）～（ｃ）に示される。この図においては、それぞれ近似直線の中心電位差における１Ｖの変化に対して、容量値の変動量は中心電位差の容量値に対して１０％以内に収まることができる。なお、例えば、近似直線の中心電位差とは、当該近似直線の両端に対応する２つの電位差の平均値を意味する。この電位差変動（つまり例えば、近似直線の中心電位差における１Ｖの変化）に対する容量値の変動量は傾斜角θ１３０がより大きくなることでより少なくすることが可能となる。ここでは、傾斜角θ１３０が５°以上６０°以下であることで、この電位差変動に対する容量値の変動量をより少なくすることが可能となる。なお、図８における電位差に対する容量値のグラフは、第２電極１２３に対して垂直方向（つまりｚ軸方向）の容量成分のみを考慮した簡素化した計算に基づいており、実際の動作とは若干の違いはある。
【0066】
図８に示すように、本実施の形態に係る可変容量素子１００は、印加電圧に対して大きく容量値が変化するとともに、その変化は電圧に対して線形的に変化し、かつ容量制御電圧に振幅信号が加わっても、容量値を所望の範囲に制御することが可能となる。
【0067】
ここで、図９を用いて、本実施の形態に係る他の例について説明する。図９は、実施の形態１に係る他の例の可変容量素子１００の構成を示す平面図および断面図である。図９の（ａ）は、実施の形態１に係る他の例の可変容量素子１００の構成の平面図を示し、図９の（ｂ）は、図９の（ａ）の（ｂ）－（ｂ）線に対応する位置での断面図を示す。図９が示すように、この可変容量素子１００においては、絶縁層は、第１絶縁体層１０５と、第２絶縁体層１１１と、を含んでもよい。つまり、絶縁層は、第１絶縁体層１０５と、第１絶縁体層１０５よりも絶縁破壊耐圧の高い第２絶縁体層１１１と、で形成されてもかまわない。この場合、誘電体層１０６は、第２半導体層１０４と、絶縁層として第１絶縁体層１０５および第２絶縁体層１１１と、を含む。上記の通り、第１絶縁体層１０５はＳｉ３Ｎ４によって構成されている。このため、具体的には、第２絶縁体層１１１として、Ｓｉ３Ｎ４よりも絶縁耐圧の高いＳｉＯ２を用いることで、容量制御電圧の使用範囲を広げることができる。つまりは、可変容量素子１００の高耐圧化が可能である。また、第２絶縁体層１１１として、Ｓｉ３Ｎ４とＳｉＯ２とを積層することでも可変容量素子１００の高耐圧化が可能である。また、高耐圧なＡｌＮまたはＡｌ２Ｏ３といった高耐圧材料を第２絶縁体層１１１として使用しても、高耐圧化の効果が得られる。ここでは、例として、図９の（ｂ）の断面図に第２絶縁体層１１１の上に第１絶縁体層１０５が積層されたものを示す。
【0068】
上記の通り、第１電極１０７の下面は第１半導体層１０３の上面との間隔が単調増加するように設けられている。なお、当該間隔が単調増加する程度を示す増加度が一定でなくてもよく、例えば、第１電極１０７の下面と第１半導体層１０３の上面との間隔が大きいほど、増加度が小さくなってもよい。このような例について、図１０を用いて、説明する。図１０は、実施の形態１に係る他の例の可変容量素子１００の構成を示す平面図および断面図である。図１０の（ａ）は、実施の形態１に係る他の例の可変容量素子１００の構成の平面図を示し、図１０の（ｂ）は、図１０の（ａ）の（ｂ）－（ｂ）線に対応する位置での断面図を示す。また、増加度とは、断面視したときの、第１電極１０７の下面と第１絶縁体層１０５の上面とが接する界面の傾きの大きさでもある。換言すると、増加度とは、第１方向（ｘ軸方向）における単位長さ当たりの当該間隔の増加する程度でもある。例えば、図１０の（ａ）および（ｂ）に示すように、この可変容量素子１００においては、第１絶縁体層１０５の傾斜は第１電極１０７の下において第１電極１０７の端部位置の傾斜角θ１３０に加えて、第１電極１０７の中間部での傾斜角Φ１３３を有していてもかまわない。つまりは、上記の間隔が単調増加する程度を示す増加度が一定でない。図１１は、実施の形態１に係る他の例の可変容量素子１００の第１電極１０７と第２端子１０８との間の電位差に対する容量値の変化を示したグラフである。より具体的には、図１１は、図１０で説明した可変容量素子１００に関するグラフである。この場合、傾斜角θ１３０＞傾斜角Φ１３３とすることで、図１１に示すように、電圧に対する容量の変化が広い範囲で線形性を維持することができるようになる。また、図１１が示す可変容量素子１００では、増加度が一定でなく、具体的には、２つの増加度（つまりは、第１電極１０７の下面と第１絶縁体層１０５の上面とが接する界面の傾き）がある。この２つの界面の傾きが接する箇所を傾斜角の変化点とする。より広い範囲で線形性を保つために、さらに第１電極１０７の中間部における傾斜角の変化点の数が増やされてもよい。なお、図１１における電位差に対する容量値のグラフは、第２電極１２３に対して垂直方向（ｚ軸方向）の容量成分のみを考慮した簡素化した計算に基づいており、実際の動作とは若干の違いはある。
【0069】
なお、第２半導体層１０４の厚さが第１方向に沿って単調増加してもよい。図１２は、実施の形態１に係る他の例の可変容量素子１００の構成を示す平面図および断面図である。図１２の（ａ）は、実施の形態１に係る他の例の可変容量素子１００の構成の平面図を示し、図１２の（ｂ）は、図１２の（ａ）の（ｂ）－（ｂ）線に対応する位置での断面図を示す。この可変容量素子１００においては、誘電体層１０６は図１２の（ａ）および（ｂ）に示すように、第１絶縁体層１０５を含まず、第２半導体層１０４のみを含む。この第２半導体層１０４の厚さが第２端子１０８に遠い側から第２端子１０８に近い側へ単調増加してもかまわない。第２半導体層１０４がＡｌＧａＮで構成され、このような第２半導体層１０４のみを含む誘電体層１０６が設けられた場合、誘電体層１０６（つまりは第２半導体層１０４）の誘電率がＳｉ３Ｎ４よりも高い材料になるため、単位面積あたりの容量値が高い可変容量素子１００を実現することが可能となる。
【0070】
ここで、図１３を用いて、本実施の形態に係る他の例について説明する。図１３は、実施の形態１に係る他の例の可変容量素子１００の構成を示す断面図である。この可変容量素子１００においては、第１電極１０７は図１３に示されるように、誘電体層１０６に直接接触せずに第１保護絶縁膜１０９の上に形成された領域を含んでいてもかまわない。つまり、第１保護絶縁膜１０９の一部が、誘電体層１０６と第１電極１０７との間に位置していてもかまわない。なお、ここでは、第１電極１０７のｘ軸負側および正側の両方に、誘電体層１０６と第１電極１０７との間に位置する第１保護絶縁膜１０９の一部が設けられている。同様に第２端子１０８は図１３に示されるように、誘電体層１０６の上に形成された領域を含んでいてもかまわない。可変容量素子１００がこの構造となることで、第１電極１０７と第２電極１２３との間の電界集中が緩和され、第１電極１０７と第２電極１２３との間の耐圧を向上させることが可能となる。また、図示されないが、第２端子１０８から遠い側の第１電極１０７の一部は第２半導体層１０４と接触していてもよい。この場合、第２端子１０８から近い側の第１電極１０７の一部は、第１絶縁体層１０５と接触している。第２端子１０８から遠い側の第１電極１０７の一部を第２半導体層１０４と接触させることで、誘電率の大きい第２半導体層１０４のみで構成される誘電体層１０６が設けられるため、より容量値が高い可変容量素子１００を実現することが可能となる。
【0071】
さらに、図１４を用いて、本実施の形態に係る他の例について説明する。図１４は、実施の形態１に係る他の例の可変容量素子１００の構成を示す平面図および断面図である。図１４の（ａ）は、実施の形態１に係る他の例の可変容量素子１００の構成の平面図を示し、図１４の（ｂ）は、図１４の（ａ）の（ｂ）－（ｂ）線に対応する位置での断面図を示す。図１４が示すように、この可変容量素子１００は、第２保護絶縁膜１１０の上、かつ、第１電極１０７と第２端子１０８との間に設けられたフィールドプレート電極１１２を有している。より具体的には、フィールドプレート電極１１２の一部が第１電極１０７と第２端子１０８との間に設けられている。また、フィールドプレート電極１１２の他の一部が、第１電極１０７の上に設けられている。なお、この可変容量素子１００においては、フィールドプレート電極１１２と第１電極１０７とは接続されていない。フィールドプレート電極１１２は図１４に示すように、接地電位と接続している。つまり、フィールドプレート電極１１２の電位は接地電位に設定されている。
【0072】
さらに、図１５を用いて、本実施の形態に係る他の例について説明する。図１５は、実施の形態１に係る他の例の可変容量素子１００の構成を示す平面図および断面図である。図１５の（ａ）は、実施の形態１に係る他の例の可変容量素子１００の構成の平面図を示し、図１５の（ｂ）は、図１５の（ａ）の（ｂ）－（ｂ）線に対応する位置での断面図を示す。図１５が示すように、この可変容量素子１００は、第１電極１０７と第２端子１０８との間に設けられたフィールドプレート電極１１２を有している。より具体的には、フィールドプレート電極１１２の一部が第１電極１０７と第２端子１０８との間に設けられている。また、フィールドプレート電極１１２は、第１電極１０７の上と、第２保護絶縁膜１１０の上と、に設けられている。フィールドプレート電極１１２は図１５に示すように、第１電極１０７と接続している。つまり、フィールドプレート電極１１２は、第１電極１０７の上面（つまりは第１端子）の全てを覆い、当該上面と接している。このため、フィールドプレート電極１１２は、第１電極１０７と同電位に設定されている。
【0073】
さらに、図１６を用いて、本実施の形態に係る他の例について説明する。図１６は、実施の形態１に係る他の例の可変容量素子１００の構成を示す平面図および断面図である。図１６の（ａ）は、実施の形態１に係る他の例の可変容量素子１００の構成の平面図を示し、図１６の（ｂ）は、図１６の（ａ）の（ｂ）－（ｂ）線に対応する位置での断面図を示す。図１６が示す可変容量素子１００は、フィールドプレート電極１１２が第１電極１０７の上面（つまりは第１端子）の一部を覆い当該上面と接している点を除いて、図１５が示す可変容量素子１００と同じ構成を有する。また、図１５および図１６が示す可変容量素子１００においては、上記の通りフィールドプレート電極１１２の一部が第１電極１０７と第２端子１０８との間に設けられているが、フィールドプレート電極１１２のさらに他の一部が分離領域１２１の上に設けられてもよい。
【0074】
このように、可変容量素子１００がフィールドプレート電極１１２を有してもよい。これが、第１電極１０７と第２端子１０８との間の電位差が大きい際に、第１電極１０７の端部位置で発生する不純物準位への電子トラップの要因となるため、第１電極１０７の端部位置への電界集中を緩和できる。その結果、可変容量素子１００の制御電位の変化に対して、容量値が遅れなく変化することが可能である。
【0075】
以下に、図１７～図２９を参照しながら実施の形態１における可変容量素子１００の製造方法を説明する。図１７～図２９は、製造途上における可変容量素子１００の構造を示す断面図である。ここでは、図１、図２および図３で示される可変容量素子１００の製造方法が説明される。
【0076】
図１７に示すように、Ｓｉからなる基板１０１の上に、有機金属気相成長法（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）を用いて、厚さが２μｍでＡｌＮおよびＡｌＧａＮの積層構造からなるバッファ層１０２と、厚さが２００ｎｍでｉ型のＧａＮからなる第１半導体層１０３と、厚さが２０ｎｍでＡｌ組成比２５％のｉ型のＡｌＧａＮからなる第２半導体層１０４と、が＋ｃ面方向（＜０００１＞方向）に順次エピタキシャル成長されて、形成される。
【0077】
第１半導体層１０３と第２半導体層１０４とのヘテロ界面の第１半導体層１０３側には、高濃度の二次元電子ガスが発生し、二次元電子ガス層１２０が形成される。
【0078】
次に、第１絶縁体層１０５は第２半導体層１０４の上にプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）を用いてＳｉｘＮｙ（ｘ＝３、ｙ＝４）を２７０ｎｍ堆積させることで形成される。
【0079】
なお、ＳｉＮはＳｉとＮとの組成比の異なるＳｉｘＮｙや、ＳｉＯ２、Ａｌ２Ｏ３、Ｇａ２Ｏ３、ＴｉＯ２、Ｔａ２Ｏ３、ＨｆＳｉＯ４、ＺｒＳｉＯ４、ＨｆＯ２、ＺｒＯ２、ＳｒＴｉＯ３、およびＢａＴｉＯ３といった材料を用いてもよい。また、成膜方法はプラズマＣＶＤに限らず、熱ＣＶＤや反応性スパッタ、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）といった方法でもよい。
【0080】
第１絶縁体層１０５が堆積されたことで、第２半導体層１０４と第１絶縁体層１０５とからなる誘電体層１０６が形成される。
【0081】
次に図１８に示すように、分離領域１２１を形成するためのマスクがフォトレジスト１４１を用いて形成される。次に、フォトレジスト１４１をマスクとして、ドライエッチングにて第１絶縁体層１０５と第２半導体層１０４と第１半導体層１０３とバッファ層１０２との一部を除去することで分離領域１２１が形成される。
【0082】
また、分離領域１２１は、エッチングの代わりにＨｅ、Ｂ、Ｈ、Ｆ、およびＦｅのいずれかを含む分子が、イオン注入装置を用いて第２半導体層１０４、第１半導体層１０３、およびバッファ層１０２の途中まで分布するように注入することにより、形成されてもよい。
【0083】
次に図１９に示すように、レジスト塗布後の露光現像処理、および熱処理によって、第２端子１０８と間隔を空けて配置される第１電極１０７の端部位置のうち、第２端子１０８から遠い側の第１電極１０７の端部位置から第２端子１０８に近い側の第１電極１０７の端部位置にむけて、フォトレジスト１４２の膜厚が厚くなるように、フォトレジスト１４２の傾斜形状が形成される。
【0084】
次に、図２０に示すように、フォトレジスト１４２をマスクとしてドライエッチングが行われることにより、フォトレジスト１４２の傾斜形状にしたがって第１絶縁体層１０５がエッチングされ、第１絶縁体層１０５の傾斜形状が形成される。
【0085】
なお、図１の（ｂ）に示される傾斜角θ１３０は、フォトレジスト１４２自体が形成する傾斜角に加えて、フォトレジスト１４２と第１絶縁体層１０５とのエッチングレートの違いによって制御してもよい。また、ドライエッチングに用いられるエッチングガスには炭素、フッ素、アルゴン、および水素のいずれかを含むガスが使用されてもよい。
【0086】
また、フォトレジスト１４２の傾斜形状は、フォトレジスト１４２の露光現像後の熱処理の温度の制御により所望の角度を得ることができる。具体的には、熱処理の温度を高くすることによりフォトレジスト１４２の傾斜角は小さくすることができる。また、フォトレジスト１４２の膜厚を薄くすることにより、フォトレジスト１４２の傾斜角は小さくすることができる。
【0087】
次に、図２１に示すように、スパッタにて第１金属層３０１としてＴｉＮ、およびＡｌを順に堆積し、第１電極１０７を形成するためのマスクがフォトレジスト１４３を用いて形成される。
【0088】
次に、図２２に示すように、フォトレジスト１４３をマスクとしてドライエッチングにてＴｉＮ、およびＡｌが除去されることで、第１電極１０７は誘電体層１０６の傾斜形状の上に形成される。つまり、ドライエッチング後に残った第１金属層３０１が第１電極１０７となる。
【0089】
なお、第１電極１０７の形成方法は、第１電極１０７のパターンのみ開口したフォトレジストに電極材料を蒸着した後に、レジスト未開口部に付着した電極材料と共にフォトレジストを有機薬液や粘着テープで剥離する形成方法でもかまわない。
【0090】
次に、図２３に示すように、第１保護絶縁膜１０９が堆積される。
【0091】
次に、図２４に示すように、第２端子１０８が設けられるための開口を形成するためのマスクがフォトレジスト１４４を用いて形成される。
【0092】
次に、図２５に示すように、フォトレジスト１４４をマスクとしてドライエッチングにて第１保護絶縁膜１０９と、第１絶縁体層１０５と、第２半導体層１０４と、第１半導体層１０３と、の一部が除去される。
【0093】
次に、図２６に示すように、スパッタにて第２金属層３０２としてＴｉ、およびＡｌを順に堆積し、第２端子１０８を形成するためのマスクがフォトレジスト１４５を用いて形成される。
【0094】
次に、図２７に示すように、フォトレジスト１４５をマスクとしてドライエッチングにてＴｉ、およびＡｌが除去される。さらにフォトレジスト１４５が除去されたのち、熱処理にて堆積したＴｉとＡｌとを合金化することで、二次元電子ガス層１２０に対してオーミック接触可能な第２端子１０８が形成される。
【0095】
なお、第２端子１０８の形成方法は、第２端子１０８の形成領域において、第２端子１０８のパターンを開口したレジストに電極材料を蒸着したのち、レジスト未開口部に付着した電極材料と共にレジストを有機薬液で剥離する形成方法でもかまわない。また、第２半導体層１０４と第１半導体層１０３との一部が除去されていなくても、第２端子１０８は、二次元電子ガス層１２０とオーミック性の接合が取れる形であればよい。たとえば、Ｓｉに代表されるｎ型不純物を第２端子１０８の下の半導体層（つまり第１半導体層１０３および第２半導体層１０４の両方、または、第２半導体層１０４）に添加、注入してオーミック性の接合を確保してもよい。また第２端子１０８に係る金属を熱処理により二次元電子ガス層１２０の近傍まで拡散させてもよい。
【0096】
次に、図２８に示すように、第２保護絶縁膜１１０が堆積された後、第１電極１０７、および第２端子１０８の上に開口部を形成するためのマスクがフォトレジスト１４６を用いて形成される。
【0097】
次に、図２９に示すように、フォトレジスト１４６をマスクとしてドライエッチングにて第１保護絶縁膜１０９および第２保護絶縁膜１１０が除去された後、フォトレジスト１４６が除去される。これにより、本開示の実施の形態１に係る可変容量素子１００が製造される。
【0098】
さらに、図３０および３１を参照しながら実施の形態１における可変容量素子１００の他の製造方法を説明する。図３０および３１は、他の製造途上における可変容量素子１００の構造を示す断面図である。図３０および図３１に示すように、第１電極１０７が形成される領域を含まずに開口されたレジスト開口パターンを有するフォトレジスト１４７が形成され、このレジスト開口パターンに対して、薬液によるウェットエッチングが行われる。レジスト開口パターン外へのサイドエッチングによって、第１絶縁体層１０５の傾斜形状が形成される。また、ウェットエッチングに用いられる薬液にはフッ化水素やリン酸、硫酸、アンモニア、および過酸化水素水のいずれかを含むものが使用されてもよい。つまり、図１９および図２０で説明した第１絶縁体層１０５の傾斜形状を形成する方法のかわりに、図３０および３１で説明した方法が用いられてもよい。
【0099】
（実施の形態２）
次に、実施の形態２に係る可変容量素子２００について、図３２、図３３、図３４、および図３５を用いて説明する。図３２は、実施の形態２に係る可変容量素子２００の構成を示す平面図および断面図である。図３３は、実施の形態２に係る可変容量素子２００における、電圧印加時の状態を示す平面図および断面図である。図３４は、実施の形態２に係る可変容量素子２００における、電圧印加時の状態を示す平面図および断面図である。図３５は、実施の形態２に係る可変容量素子２００の詳細構成を示す断面図である。より具体的には、図３２の（ａ）は実施の形態２に係る可変容量素子２００の構成の平面図を示し、図３２の（ｂ）は図３２の（ａ）の（ｂ）－（ｂ）線に対応する位置での断面図を示す。図３３の（ａ）は、実施の形態２に係る可変容量素子２００の構成の平面図を示し、図３３の（ｂ）は、図３３の（ａ）の（ｂ）－（ｂ）線に対応する位置での断面図を示す。図３４の（ａ）は、実施の形態２に係る可変容量素子２００の構成の平面図を示し、図３４の（ｂ）は、図３４の（ａ）の（ｂ）－（ｂ）線に対応する位置での断面図を示す。さらに、図３３の（ａ）および（ｂ）と図３４の（ａ）および（ｂ）とは、図３２の（ａ）および（ｂ）に示される平面図および断面図において、可変容量素子２００に印加する電圧を変動させた時の変化を示した図であり、その印加電圧は図３３が示す可変容量素子２００よりも図３４が示す可変容量素子２００の方が大きい。なお、図３３の（ａ）と図３４の（ａ）とは、図３３の（ｂ）と図３４の（ｂ）とに示される、二次元電子ガス層２２０の高さ（ｚ軸方向高さ）における平面視の透視図である。図３５は図３２の（ｂ）に示される実施の形態２に係る可変容量素子２００をより詳細に記載した一例である。実施の形態２においては、第１方向に沿って、第１電極２０７の下面は第１半導体層２０３の上面との間隔が単調増加するように設けられ、さらに、当該間隔が単調増加する程度を示す増加度は一定でない。例えば、第１電極２０７の下の第１絶縁体層２０５の形状の単調増加は、不連続な増加である。なお、本実施の形態では、実施の形態１と共通の構成要素については、その詳細な説明を省略する。
次に、実施の形態２に係る可変容量素子２００について、図３２、図３３、図３４、および図３５を用いて説明する。図３２は、実施の形態２に係る可変容量素子２００の構成を示す平面図および断面図である。図３３は、実施の形態２に係る可変容量素子２００における、電圧印加時の状態を示す平面図および断面図である。図３４は、実施の形態２に係る可変容量素子２００における、電圧印加時の状態を示す平面図および断面図である。図３５は、実施の形態２に係る可変容量素子２００の詳細構成を示す断面図である。より具体的には、図３２の（ａ）は実施の形態２に係る可変容量素子２００の構成の平面図を示し、図３２の（ｂ）は図３２の（ａ）の（ｂ）－（ｂ）線に対応する位置での断面図を示す。図３３の（ａ）は、実施の形態２に係る可変容量素子２００の構成の平面図を示し、図３３の（ｂ）は、図３３の（ａ）の（ｂ）－（ｂ）線に対応する位置での断面図を示す。図３４の（ａ）は、実施の形態２に係る可変容量素子２００の構成の平面図を示し、図３４の（ｂ）は、図３４の（ａ）の（ｂ）－（ｂ）線に対応する位置での断面図を示す。さらに、図３３の（ａ）および（ｂ）と図３４の（ａ）および（ｂ）とは、図３２の（ａ）および（ｂ）に示される平面図および断面図において、可変容量素子２００に印加する電圧を変動させた時の変化を示した図であり、その印加電圧は図３３が示す可変容量素子２００よりも図３４が示す可変容量素子２００の方が大きい。なお、図３３の（ａ）と図３４の（ａ）とは、図３３の（ｂ）と図３４の（ｂ）とに示される、二次元電子ガス層２２０の高さ（ｚ軸方向高さ）における平面視の透視図である。図３５は図３２の（ｂ）に示される実施の形態２に係る可変容量素子２００をより詳細に記載した一例である。実施の形態２においては、第１方向に沿って、第１電極２０７の下面は第１半導体層２０３の上面との間隔が単調増加するように設けられ、さらに、当該間隔が単調増加する程度を示す増加度は一定でない。例えば、第１電極２０７の下の第１絶縁体層２０５の形状の単調増加は、不連続な増加である。なお、本実施の形態では、実施の形態１と共通の構成要素については、その詳細な説明を省略する。
【0100】
図３３の（ｂ）に示すように、可変容量素子２００は、基板２０１と、バッファ層２０２と、第１半導体層２０３と、第２半導体層２０４および絶縁層（ここでは第１絶縁体層２０５）の積層物からなる誘電体層２０６と、第１電極２０７と、第２端子２０８と、からなる。
【0101】
また、可変容量素子２００は、二次元電子ガス層２２０と、空乏層領域２２２と、分離領域２２１と、第１保護絶縁膜２０９と、第２保護絶縁膜２１０と、を備える。以下、より詳細に説明する。
【0102】
二次元電子ガス層２２０は、第１半導体層２０３の第２半導体層２０４との界面に設けられている。より具体的には、二次元電子ガス層２２０は、第２半導体層２０４と第１半導体層２０３とのヘテロ界面の第１半導体層２０３側に設けられている。換言すると、二次元電子ガス層２２０は、第１半導体層２０３と第２半導体層２０４との境界近傍（当該界面から３０ｎｍ以内）に設けられている。
【0103】
この二次元電子ガス層２２０には、空乏層領域２２２が形成される。空乏層領域２２２は、第１電極２０７と第２端子２０８との間に印加される電位差に応じて、第１電極２０７の下面から生じる電界によって、第２半導体層２０４、第１半導体層２０３および二次元電子ガス層２２０に形成される領域である。なお、図３３の（ｂ）および図３４の（ｂ）においては、空乏層領域２２２は、破線で囲まれた領域である。
【0104】
この二次元電子ガス層２２０の一部が第２電極２２３として機能する。第２電極２２３は、第１電極２０７の下の二次元電子ガス層２２０において、空乏層領域２２２の伸縮によって、空乏化が起きていない領域である。つまりは、第２電極２２３は、第１電極２０７の下の二次元電子ガス層２２０のうち空乏層領域２２２ではない領域である。なお、図３３の（ａ）および図３４の（ａ）においては、識別のため、二次元電子ガス層２２０のうち、空乏層領域２２２でない領域には、ハッチングが付されている。
【0105】
分離領域２２１は、第１電極２０７および第２端子２０８の外側の領域において、第１半導体層２０３と第２半導体層２０４とが除去されて、二次元電子ガス層２２０が設けられていない領域である。
【0106】
第１保護絶縁膜２０９と第２保護絶縁膜２１０とは、誘電体層２０６と第１電極２０７と第２端子２０８との上に順次設けられている。
【0107】
また、実施の形態１と同じく、第１電極２０７の幅２２４は３．０μｍ、第１電極２０７の長さ２２５は２．０ｍｍであり、第２端子２０８の幅２２６は３．０μｍ、第２端子２０８の長さ２２７は２．０ｍｍとする。
【0108】
つまり、実施の形態２に係る可変容量素子２００における各構成要素の符号は、実施の形態１に係る可変容量素子１００における各構成要素の符号（１００番台）を２００番台に代えて示されている。
【0109】
本実施の形態においても、第１方向は、第１電極２０７から第２端子２０８に向かう方向（ｘ軸正方向）である。換言すると、第１方向は、第１電極２０７の下面の第２端子２０８から遠い側の端部位置から第２端子２０８に近い側の端部位置に向かう方向である。また、第２方向は、基板２０１の平面視における第１方向に対して直交する方向（ｙ軸方向）である。
【0110】
可変容量素子２００においては、第１方向または第２方向に沿って、第１電極２０７の下面は第１半導体層２０３の上面との間隔が単調増加するように設けられ、さらに、当該間隔が単調増加する程度を示す増加度は一定でない。つまり例えば、第１電極２０７の下面と第２半導体層２０４の下面との距離２３４は、第１方向、または、第２方向に沿って、階段状に不連続に増加することを特徴とする。なお、ここでは、第１方向に沿って、当該間隔が単調増加する例を示す。
【0111】
第１電極２０７の下面の誘電体層２０６の形状は、第２端子２０８から遠い側の第１電極２０７の端部位置から第２端子２０８に近い側の第１電極２０７の端部位置に向けて、図３２の（ｂ）に示すような不連続な膜厚の増加を示す階段状を備えている。つまりは、第１電極２０７の下面の形状は、複数の段差面で構成される階段状である。なおこの複数の段差面のそれぞれは、ｘｙ平面と平行な面である。階段状の詳細は、以下の通りである。たとえば図３５に示すように、第１電極２０７の幅２２４は、第１絶縁体層２０５の階段状に合わせて６分割した第１幅２５１、第２幅２５２、第３幅２５３、第４幅２５４、第５幅２５５および第６幅２５６で構成されている。ここでは、第１幅２５１が０．２５μｍ、第２～第５幅２５２～２５５はそれぞれ０．５０μｍ、第６幅２５６が０．２５μｍとする。また、第１～第６幅２５１～２５６は、複数の段差面のそれぞれにおける第１方向（ｘ軸方向）の長さである。
【0112】
また、このような誘電体層２０６の形状において、図３２の（ｂ）の断面図に示される、第１絶縁体層２０５の膜厚２３１および２３２は、以下の通りである。第２端子２０８から遠い側の第１電極２０７の端部位置の下の第１絶縁体層２０５の膜厚２３１は、例えば、１０ｎｍであり、第２端子２０８に近い側の第１電極２０７の端部位置の下の第１絶縁体層２０５の膜厚２３２は、例えば、２７０ｎｍである。
【0113】
ここでは、第１電極２０７と第２端子２０８との間に電圧を印加することにより起こる現象について、図３３の（ａ）および（ｂ）、ならびに図３４の（ａ）および（ｂ）を用いて説明する。これらの図に示すように、第１電極２０７と第２端子２０８との間に印加される電位差に応じて、第１電極２０７の下面から生じる電界によって、第２半導体層２０４、第１半導体層２０３および二次元電子ガス層２２０に、空乏層領域２２２が設けられる。本実施の形態において、空乏層領域２２２の電子濃度は１ｅ８／ｃｍ３以下である。なお、図３４の方が図３３に比べて印加電圧差分が大きいため、空乏層領域２２２が広範囲に広がっている。
【0114】
第２電極２２３は、図３３の（ａ）および（ｂ）、ならびに図３４の（ａ）および（ｂ）に示すように、第１電極２０７の下の空乏層領域２２２の伸縮によって、空乏化が起きていない第１電極２０７の下における二次元電子ガス層２２０の領域である。図３３および図３４においては、第２電極２２３のｘ軸方向の長さが両矢印で示されている。前述のように図３４の方が図３３に比べて第１電極２０７と第２端子２０８との間の印加電圧差分が大きいため、空乏層領域２２２が広範囲に広がった結果、第２電極２２３の面積は小さくなる。
【0115】
以下に、図３６～図４８に示される、本開示における可変容量素子２００の製法例の工程毎の断面図を用いて、本開示における可変容量素子２００の具体的な製造方法について述べる。図３６～図４８は、製造途上における実施の形態２に係る可変容量素子２００の構造を示す断面図である。
【0116】
図３６に示すように、Ｓｉからなる基板２０１の上に、有機金属気相成長法を用いて、厚さが２μｍでＡｌＮおよびＡｌＧａＮの積層構造からなるバッファ層２０２と、厚さが２００ｎｍでｉ型のＧａＮからなる第１半導体層２０３と、厚さが２０ｎｍでＡｌ組成比２５％のｉ型のＡｌＧａＮからなる第２半導体層２０４と、が＋ｃ面方向（＜０００１＞方向）に順次エピタキシャル成長されて、形成される。
【0117】
第１半導体層２０３と第２半導体層２０４とのヘテロ界面の第１半導体層２０３側には、高濃度の二次元電子ガスが発生し、二次元電子ガス層２２０が形成される。
【0118】
次に、第１絶縁体層２０５は第２半導体層２０４の上にプラズマＣＶＤを用いてＳｉｘＮｙを２７０ｎｍ堆積させることで形成される。
【0119】
第１絶縁体層２０５が堆積されたことで、第２半導体層２０４と第１絶縁体層２０５とからなる誘電体層２０６が形成される。
【0120】
次に図３６に示すように、分離領域２２１を形成するためのマスクがフォトレジスト２４１を用いて形成される。次に、図３７に示すように、フォトレジスト２４１をマスクとして、ドライエッチングにて第１絶縁体層２０５と第２半導体層２０４と第１半導体層２０３とバッファ層２０２との一部を除去することで分離領域２２１が形成される。
【0121】
また、分離領域２２１はエッチングの代わりにＨｅ、Ｂ、Ｈ、Ｆ、およびＦｅのいずれかを含む分子が、イオン注入装置を用いて第２半導体層２０４、第１半導体層２０３、およびバッファ層２０２の途中まで分布するように注入することにより、形成されてもよい。
【0122】
次に図３８に示すように、フォトレジスト２４２をマスクとしてドライエッチングが行われることで、第１絶縁体層２０５の一部が除去されて１段目の掘り込み形状が形成される。
【0123】
次に、図３９に示すように、先のフォトレジスト２４２で形成された１段目の掘り込み形状の第２端子２０８の側を一部保護し、残りをフォトレジスト２４２と同じ領域を開口するようにフォトレジスト２４３が形成される。このフォトレジスト２４３をマスクにドライエッチングすることで、第１絶縁体層２０５の一部が除去され、２段目の掘り込み形状が形成される。
【0124】
次に、図４０に示すように、先のフォトレジスト２４３で形成された２段目の掘り込み形状の第２端子２０８の側を一部保護し、残りをフォトレジスト２４３と同じ領域を開口するようにフォトレジスト２４４が形成される。このフォトレジスト２４４をマスクにドライエッチングすることで、第１絶縁体層２０５の一部が除去され、３段目の掘り込み形状が形成される。
【0125】
次に、図４１に示すように、先のフォトレジスト２４４で形成された３段目の掘り込み形状の第２端子２０８の側を一部保護し、残りをフォトレジスト２４４と同じ領域を開口するようにフォトレジスト２４５が形成される。このフォトレジスト２４５をマスクにドライエッチングすることで、第１絶縁体層２０５の一部が除去され、４段目の掘り込み形状が形成される。
【0126】
次に、図４２に示すように、先のフォトレジスト２４５で形成された４段目の掘り込み形状の第２端子２０８の側を一部保護し、残りをフォトレジスト２４５と同じ領域を開口するようにフォトレジスト２４６が形成される。このフォトレジスト２４６をマスクにドライエッチングすることで、第１絶縁体層２０５の一部が除去され、５段目の掘り込み形状が形成される。以上により、図４２に示されるような、６段の階段状の不連続な膜厚変化が第１絶縁体層２０５に形成されることになる。
【0127】
次に、図４３に示すように、スパッタにて第３金属層３０３としてＴｉＮ、およびＡｌを順に堆積し、第１電極２０７を形成するためのマスクがフォトレジスト２４７を用いて形成される。
【0128】
次に、図４４に示すように、フォトレジスト２４７をマスクとしてドライエッチングにてＴｉＮ、およびＡｌが除去されることで、第１電極２０７は誘電体層２０６の階段状の上に形成する。つまり、ドライエッチング後に残った第３金属層３０３が第１電極２０７となる。
【0129】
なお、第１電極２０７の形成方法は、第１電極２０７のパターンのみ開口したフォトレジストに電極材料を蒸着した後に、レジスト未開口部に付着した電極材料と共にフォトレジストを有機薬液や粘着テープで剥離する形成方法でもかまわない。
【0130】
次に、図４５に示すように、第１保護絶縁膜２０９が堆積され、第２端子２０８が設けられるための開口を形成するためのマスクがフォトレジスト２４８を用いて形成される。フォトレジスト２４８をマスクとしてドライエッチングにて第１保護絶縁膜２０９と、第１絶縁体層２０５と、第２半導体層２０４と、第１半導体層２０３と、の一部が除去される。
【0131】
次に、図４６に示すように、スパッタにて第４金属層３０４として、Ｔｉ、およびＡｌを順に堆積し、第２端子２０８を形成するためのマスクがフォトレジスト２４９を用いて形成される。
【0132】
次に、図４７に示すように、フォトレジスト２４９をマスクとしてドライエッチングにてＴｉ、およびＡｌが除去される。さらにフォトレジスト２４９が除去されたのち、熱処理にて堆積したＴｉとＡｌとを合金化することで、二次元電子ガス層２２０に対してオーミック接触可能な第２端子２０８が形成される。さらに、第２保護絶縁膜２１０が堆積され、第１電極２０７と第２端子２０８とを露出するための開口パターンが、フォトレジスト２５０で形成される。
【0133】
なお、第２端子２０８の形成方法は、第２端子２０８の形成領域において、第２端子２０８のパターンを開口したレジストに電極材料を蒸着したのち、レジスト未開口部に付着した電極材料と共にレジストを有機薬液で剥離する形成方法でもかまわない。また、第２半導体層２０４と第１半導体層２０３との一部が除去されていなくても、第２端子２０８は、二次元電子ガス層２２０とオーミック性の接合が取れる形であればよい。たとえば、Ｓｉに代表されるｎ型不純物を第２端子２０８の下の半導体層（つまり第１半導体層２０３および第２半導体層２０４）に添加、注入してオーミック性の接合を確保してもよい。また第２端子２０８に係る金属を熱処理により二次元電子ガス層２２０の近傍まで拡散させてもよい。
【0134】
次に、図４８に示すように、フォトレジスト２５０をマスクとしてドライエッチングにて第１保護絶縁膜２０９および第２保護絶縁膜２１０が除去された後、フォトレジスト２５０が除去される。これにより、本開示の実施の形態２に係る可変容量素子２００が製造される。
【0135】
上記の通り、本実施の形態においては、第１方向に沿って、第１電極２０７の下面は第１半導体層２０３の上面との間隔が単調増加するように設けられ、さらに、当該間隔が単調増加する程度を示す増加度は一定でない。より具体的には、本実施の形態においては、第１電極２０７の下面と第２半導体層２０４の下面との距離２３４における不連続な階段状の単調増加がある。これにより、第１電極２０７と第２端子２０８との間に印加される電位差に応じて、第１電極２０７の下面から生じる電界によって発生する空乏層領域２２２が二次元電子ガス層２２０に到達する面積が変化し、第２電極２２３の面積が変化する。すなわち、第１電極２０７と第２端子２０８との間の電位差の大小に応じて、第２電極２２３の面積が不連続に変化し、第１電極２０７と第２電極２２３との間の容量値が不連続に変化する、可変容量素子２００が実現される。
【0136】
また、図４９は、実施の形態２に係る可変容量素子２００の第１電極２０７と第２端子２０８との間の電位差に対する容量値の変化を示したグラフである。たとえば、図４９に示すように、第１電極２０７と第２端子２０８との間の電位差が０Ｖ以上４０Ｖ以下の範囲において、０Ｖ以上１０Ｖ未満で３．８ｐＦ、１０Ｖ以上１５Ｖ未満で約２．６ｐＦ、１５Ｖ以上２０Ｖ未満で約１．６ｐＦ、２０Ｖ以上２５Ｖ未満で約１．１ｐＦ、２５Ｖ以上３０Ｖ未満で約０．７ｐＦ、３０Ｖ以上３５Ｖ未満で約０．４ｐＦ、３５Ｖ以上４０Ｖ以下で約０．１ｐＦの不連続な容量値変化を示す。なお、図４９における電位差に対する容量値のグラフは、第２電極２２３に対して垂直方向（ｚ軸方向）の容量成分のみを考慮した簡素化した計算に基づいており、実際の動作とは若干の違いはある。
【0137】
上記の本開示による可変容量素子２００によれば、第１電極２０７の下面と第２半導体層２０４の下面との距離２３４を、第２端子２０８に遠い側から第２端子２０８に近い側への階段状の単調増加とすることで、追加端子による制御を用いず、第１電極２０７と第２端子２０８との間の電位差に応じた不連続な容量値変化を得ることが可能となる。
【0138】
また、前述のように第１電極２０７の下面と第２半導体層２０４の下面との距離２３４の第２端子２０８に遠い側から第２端子２０８に近い側への階段状の単調増加によって、第１電極２０７と第２端子２０８とに印加する電位差に対する、第１電極２０７と第２電極２２３との間の容量値の関係が計算できる。このため、容量値の定量的な合せ込みが従来技術に比べて容易となる。
【0139】
また、上記の本開示による可変容量素子２００によれば、誘電体層２０６の階段状の段差相当部分の高さが大きいほど、第２電極２２３の面積を変化させるために第１電極２０７と第２端子２０８との間に大きな電位差が必要となる。なお、段差相当部分の高さとは、例えば、複数の段差面うち１つの段差面とｘ軸正側に隣接する他の１つの段差面との間のｚ軸方向の距離の差（高低差）である。したがって、誘電体層２０６の階段状の各段差相当部分の高さが大きければ、容量値制御の電位が信号振幅や不安定なものであっても、容量値変化を所望の範囲に抑制することが可能となる。本実施の形態で示すように、各段差相当部分の高さが３０ｎｍ以上５００ｎｍ以下である場合は、各段差相当部分の高さが大きい場合である。また、各段差相当部分の高さが８０ｎｍ以上４００ｎｍ以下であってもよく、１５０ｎｍ以上３００ｎｍ以下であってもよい。具体的には、図４９に示す本実施の形態の誘電体層２０６の階段状における電圧に対する容量値の変化に見られるように、５Ｖ以上の電位差が容量値の変化に必要となる。そのため、本実施の形態に係る可変容量素子２００においては、容量値制御の電位が信号振幅や不安定なものであっても、最大で５Ｖ以内の変動であれば制御電圧で設定した容量値から大きく変動することがない。
【0140】
ここで、図５０を用いて、本実施の形態に係る他の例について説明する。図５０は、実施の形態２に係る他の例の可変容量素子２００の構成を示す断面図である。図５０が示すように、この可変容量素子２００においては、誘電体層２０６は第１窒化シリコン層と、第１窒化シリコン層の上に設けられ、第１窒化シリコン層より組成比Ｓｉ／Ｎが小さい第２窒化シリコン層と、を含んでもよい。より具体的には、誘電体層２０６は、第１窒化シリコン層、第２窒化シリコン層、第３窒化シリコン層、第４窒化シリコン層、第５窒化シリコン層および第６窒化シリコン層を含む。また、第１窒化シリコン層、第２窒化シリコン層、第３窒化シリコン層、第４窒化シリコン層、第５窒化シリコン層および第６窒化シリコン層の順に、組成比Ｓｉ／Ｎが小さくなる。
【0141】
なおここでは、誘電体層２０６が有する第１絶縁体層２０５が、図５０に示されるように、組成および密度の異なるＳｉｘＮｙを６層有する。当該６層は、積層され、当該６層の合計膜厚が２７０ｎｍになるように構成されてもよい。第１絶縁体層２０５を構成する６層のＳｉｘＮｙは、第２半導体層２０４の上に直接接触する第１絶縁膜２６１から順次第２絶縁膜２６２、第３絶縁膜２６３、第４絶縁膜２６４、第５絶縁膜２６５、第６絶縁膜２６６と積層される。なお、第１絶縁膜２６１が第１窒化シリコン層に、第２絶縁膜２６２が第２窒化シリコン層に、第３絶縁膜２６３が第３窒化シリコン層に、第４絶縁膜２６４が第４窒化シリコン層に、第５絶縁膜２６５が第５窒化シリコン層に、第６絶縁膜２６６が第６窒化シリコン層に、相当する。第１絶縁膜２６１～第６絶縁膜２６６は、第１絶縁体層２０５の上層になるにつれ、ドライエッチングによるエッチング量が増加することを特徴とする。ドライエッチングによるエッチング量はＳｉｘＮｙのＳｉ組成ｘおよびＮ組成ｙと密度とで制御することができる。例えば、組成比Ｓｉ／Ｎが小さいほど、エッチング量が増加する。また、図５０の断面図に示される、第１絶縁体層２０５を構成する第１絶縁膜２６１～第６絶縁膜２６６の膜厚は、第１絶縁膜２６１が１１ｎｍ、第２絶縁膜２６２が４３ｎｍ、第３絶縁膜２６３が４３ｎｍ、第４絶縁膜２６４が４３ｎｍ、第５絶縁膜２６５が４３ｎｍ、第６絶縁膜２６６が４３ｎｍとする。
【0142】
なお、第１絶縁体層２０５を構成する絶縁膜の層数は２層以上あればよい。
【0143】
上記の構成にすることで、第１～第６絶縁膜２６１～２６６のそれぞれが上層に対するエッチングストッパー層の役割を果たすため、段差形状の高さバラツキを抑制し、制御よく階段状を形成することができるようになる。
【0144】
ここで、図５１を用いて、本実施の形態に係る他の例について説明する。
【0145】
図５１は、実施の形態２に係る他の例の可変容量素子２００の構成を示す断面図である。
【0146】
この他の例の可変容量素子２００においては、第１方向に沿って第１電極２０７の下面は第１半導体層２０３の上面との間隔が単調増加するように設けられ、当該間隔が単調増加する程度を示す増加度が一定でない。さらに、当該間隔が大きいほど、増加度が小さくなる。例えば、図５１に示すように、第１絶縁体層２０５の階段状に合わせて６分割した第１幅２５１～第６幅２５６を一定としないようにしてもよい。また、図５１が示すように、ここでは、５つの段差相当部分の高さが設けられているが、この５つの段差相当部分の高さは、互いに等しい。これにより、第１電極２０７と第２端子２０８とに印加する電位差に対する、第１電極２０７と第２電極２２３との間の容量値の関係が、図５２に示すような関係となる。図５２は、実施の形態２に係る他の例の可変容量素子２００の第１電極２０７と第２端子２０８との間の電位差に対する容量値の変化を示したグラフである。なお、図５２は、図５１で説明した可変容量素子２００に関するグラフである。図５２が示すように、この可変容量素子２００においては、第１電極２０７と第２電極２２３との間の容量値が不連続に変化し、回路設計がより容易なものとなる。より具体的には、たとえば、印加電圧が１０Ｖより大きく１５Ｖ未満においては、容量値の変化量が一定（つまりは傾きが一定）となって、回路設計がより容易なものとなる。また、ここでは、上記間隔が単調増加する程度を示す増加度が一定でなく、当該間隔が大きいほど（ｘ軸正側ほど）、増加度が小さくなる。たとえば、第１幅２５１が０．２０μｍ、第２幅２５２が０．３０μｍ、第３幅２５３が０．４０μｍ、第４幅２５４が０．６μｍ、第５幅２５５が０．７μｍ、第６幅２５６が０．８μｍの場合に、図５２に示す関係が得られる。なお、図５２における電位差に対する容量値のグラフは、第２電極２２３に対して垂直方向（ｚ軸方向）の容量成分のみを考慮した簡素化した計算に基づいており、実際の動作とは若干の違いはある。
【0147】
ここで、図５３を用いて、本実施の形態に係る他の例について説明する。
【0148】
図５３は、実施の形態２に係る他の例の可変容量素子２００の構成を示す断面図である。図５３の（ａ）は、実施の形態２に係る他の例の可変容量素子２００の構成の平面図を示し、図５３の（ｂ）は、図５３の（ａ）の（ｂ）－（ｂ）線に対応する位置での断面図を示す。
【0149】
図５３の平面図（ａ）および断面図（ｂ）に示すように、この他の例の可変容量素子２００においては、第１電極２０７は、２つの階段状の形状を有している。図５３の（ｂ）においては、この２つの階段状の形状が、２つの二点鎖線の矩形の範囲（範囲Ａおよび範囲Ｂ）内に示されている。つまり、第１絶縁体層２０５の第１電極２０７には、２つの階段状の形状が第２端子２０８と近い側と遠い側とに形成されている。この場合において、第１絶縁体層２０５の第２端子２０８と遠い側の階状の形状は、これまで説明してきた可変容量素子２００の動作に影響を与えるものではない。
【0150】
さらに、図５４を用いて、本実施の形態の変形例について説明する。図５４は、実施の形態２の変形例に係る可変容量素子２００ａの構成を示す平面図および断面図である。図５４の（ａ）は、実施の形態２の変形例に係る可変容量素子２００ａの構成の平面図を示し、図５４の（ｂ）は、図５４の（ａ）の（ｂ）－（ｂ）線に対応する位置での断面図を示す。
【0151】
本変形例に係る可変容量素子２００ａは、第１容量部２００ｂと、第２容量部２００ｃと、第３容量部２００ｄと、第１配線層２７０と、第２配線層２７０ａと、を有する。
【0152】
第１～第３容量部２００ｂ～２００ｄのそれぞれは、下記１点を除いて、図３２で説明した可変容量素子２００と同じ構成を有する。具体的に１点とは、第１～第３容量部２００ｂ～２００ｄのそれぞれが有する第１電極２０７の形状が階段状でない点である。
【0153】
なお、１つの容量部が有する第１電極２０７と第２電極２２３とを併せて、１組の第１電極２０７および第２電極２２３、と記載する場合がある。
【0154】
第１～第３容量部２００ｂ～２００ｄは、例えば、第１容量部２００ｂが有する第１電極２０７から第１容量部２００ｂが有する第２端子２０８に向かう方向（ｘ軸正方向）である第１方向に、並んでいるがこれに限られない。例えば、第１～第３容量部２００ｂ～２００ｄは、例えば、基板２０１の平面視における第１方向に対して直交する方向（ｙ軸方向）である第２方向に並んでもよい。
【0155】
また、本変形例においては、第１～第３容量部２００ｂ～２００ｄは、１つの基板２０１を共有する。同様に、第１～第３容量部２００ｂ～２００ｄは、１つのバッファ層２０２を共有する。なお、第１～第３容量部２００ｂ～２００ｄのいずれにおいても、第２半導体層２０４の厚みは、一定である。
【0156】
ここで、第１容量部２００ｂが有する第１電極２０７の下面と第１容量部２００ｂが有する第１半導体層２０３の上面との間隔を第１間隔とする。また、第２容量部２００ｃが有する第１電極２０７の下面と第２容量部２００ｃが有する第１半導体層２０３の上面との間隔を第２間隔とする。さらに、第３容量部２００ｄが有する第１電極２０７の下面と第３容量部２００ｄが有する第１半導体層２０３の上面との間隔を第３間隔とする。ここで、さらに、図５４が示すように、第１～第３容量部２００ｂ、２００ｃおよび２００ｄにおける第１絶縁体層２０５の膜厚を、それぞれ膜厚２３１ｂ、膜厚２３１ｃ、および膜厚２３１ｄとする。本変形例においては、第１間隔は、第２間隔よりも小さく、第２間隔は、第３間隔よりも小さい。つまりは、膜厚２３１ｂは、膜厚２３１ｃよりも小さく、膜厚２３１ｃは、膜厚２３１ｄよりも小さい。つまり、本変形例においては、第１絶縁体層２０５の膜厚の差によって、段差が形成されている。
【0157】
また、本変形例においては、第１配線層２７０および第２配線層２７０ａは、導電性の材料によって構成される。第１配線層２７０は、第１容量部２００ｂが有する第１電極２０７と、第２容量部２００ｃが有する第１電極２０７と、第３容量部２００ｄが有する第１電極２０７と、を電気的に接続する。第２配線層２７０ａは、第１容量部２００ｂが有する第２端子２０８と、第２容量部２００ｃが有する第２端子２０８と、第３容量部２００ｄが有する第２端子２０８と、を電気的に接続する。
【0158】
以上説明したように、図５４の（ａ）（平面図）および（ｂ）断面図に示すように、第１絶縁体層２０５で形成される段差が設けられている。さらに、１組の第１電極２０７および第２電極２２３のみが設けられるだけでなく、１組の第１電極２０７および第２電極２２３が複数設けられる。この場合に、第１電極２０７同士を第１配線層２７０を用いて、第２電極２２３同士（第２端子２０８同士）を第２配線層２７０ａを用いて電気的に接続することで、膜厚が異なる第１絶縁体層２０５の合成容量として、たとえば図３３及び図３４で示した１組の第１電極２０７および第２電極２２３における階段状の段差と同じ効果を得ることができる。つまり、本変形例が示す通り、第１間隔が第２間隔よりも小さく、第２間隔が第３間隔よりも小さいことにより、第１配線層２７０と第２配線層２７０ａとの間に印加される電圧に応じて第１配線層２７０と第２配線層２７０ａとの間の容量値が変化する可変容量素子２００ａが実現される。
【0159】
（その他の実施の形態）
以上、本開示に係る可変容量素子について、各実施の形態に基づいて説明したが、本開示は、これらの実施の形態に限定されるものではない。本開示の主旨を逸脱しない限り、当業者が思いつく各種変形を実施の形態に施したものや、実施形態における一部の構成要素を組み合わせて構築される別の形態も、本開示の範囲に含まれる。
以上、本開示に係る可変容量素子について、各実施の形態に基づいて説明したが、本開示は、これらの実施の形態に限定されるものではない。本開示の主旨を逸脱しない限り、当業者が思いつく各種変形を実施の形態に施したものや、実施形態における一部の構成要素を組み合わせて構築される別の形態も、本開示の範囲に含まれる。
【0160】
また、上記の実施の形態は、請求の範囲またはその均等の範囲において種々の変更、置き換え、付加、省略などを行うことができる。
【産業上の利用可能性】
【0161】
本開示に係る可変容量素子は、高速動作が可能でかつ、容量の制御性に優れるため、高速動作が必要な移動体通信機器の整合回路に有用である。
【符号の説明】
【0162】
１００、２００、２００ａ 可変容量素子
１０１、２０１ 基板
１０２、２０２ バッファ層
１０３、２０３ 第１半導体層
１０４、２０４ 第２半導体層
１０５、２０５ 第１絶縁体層
１０６、２０６ 誘電体層
１０７、２０７ 第１電極
１０８、２０８ 第２端子
１０９、２０９ 第１保護絶縁膜
１１０、２１０ 第２保護絶縁膜
１１１ 第２絶縁体層
１１２ フィールドプレート電極
１２０、２２０ 二次元電子ガス層
１２１、２２１ 分離領域
１２２、２２２ 空乏層領域
１２３、２２３ 第２電極
１２４、２２４ 幅
１２５、２２５ 長さ
１２６、２２６ 幅
１２７、２２７ 長さ
１３０ 傾斜角θ
１３１、１３２、２３１、２３１ｂ、２３１ｃ、２３１ｄ、２３２ 膜厚
１３３ 傾斜角Φ
１３４、２３４ 距離
１４１、２４１ フォトレジスト
１４２、２４２ フォトレジスト
１４３、２４３ フォトレジスト
１４４、２４４ フォトレジスト
１４５、２４５ フォトレジスト
１４６、２４６ フォトレジスト
１４７、２４７ フォトレジスト
２００ｂ 第１容量部
２００ｃ 第２容量部
２００ｄ 第３容量部
２４８ フォトレジスト
２４９ フォトレジスト
２５０ フォトレジスト
２５１ 第１幅
２５２ 第２幅
２５３ 第３幅
２５４ 第４幅
２５５ 第５幅
２５６ 第６幅
２６１ 第１絶縁膜
２６２ 第２絶縁膜
２６３ 第３絶縁膜
２６４ 第４絶縁膜
２６５ 第５絶縁膜
２６６ 第６絶縁膜
２７０ 第１配線層
２７０ａ 第２配線層
３０１ 第１金属層
３０２ 第２金属層
３０３ 第３金属層
３０４ 第４金属層
１０１、２０１ 基板
１０２、２０２ バッファ層
１０３、２０３ 第１半導体層
１０４、２０４ 第２半導体層
１０５、２０５ 第１絶縁体層
１０６、２０６ 誘電体層
１０７、２０７ 第１電極
１０８、２０８ 第２端子
１０９、２０９ 第１保護絶縁膜
１１０、２１０ 第２保護絶縁膜
１１１ 第２絶縁体層
１１２ フィールドプレート電極
１２０、２２０ 二次元電子ガス層
１２１、２２１ 分離領域
１２２、２２２ 空乏層領域
１２３、２２３ 第２電極
１２４、２２４ 幅
１２５、２２５ 長さ
１２６、２２６ 幅
１２７、２２７ 長さ
１３０ 傾斜角θ
１３１、１３２、２３１、２３１ｂ、２３１ｃ、２３１ｄ、２３２ 膜厚
１３３ 傾斜角Φ
１３４、２３４ 距離
１４１、２４１ フォトレジスト
１４２、２４２ フォトレジスト
１４３、２４３ フォトレジスト
１４４、２４４ フォトレジスト
１４５、２４５ フォトレジスト
１４６、２４６ フォトレジスト
１４７、２４７ フォトレジスト
２００ｂ 第１容量部
２００ｃ 第２容量部
２００ｄ 第３容量部
２４８ フォトレジスト
２４９ フォトレジスト
２５０ フォトレジスト
２５１ 第１幅
２５２ 第２幅
２５３ 第３幅
２５４ 第４幅
２５５ 第５幅
２５６ 第６幅
２６１ 第１絶縁膜
２６２ 第２絶縁膜
２６３ 第３絶縁膜
２６４ 第４絶縁膜
２６５ 第５絶縁膜
２６６ 第６絶縁膜
２７０ 第１配線層
２７０ａ 第２配線層
３０１ 第１金属層
３０２ 第２金属層
３０３ 第３金属層
３０４ 第４金属層
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【図40】
【図41】
【図42】
【図43】
【図44】
【図45】
【図46】
【図47】
【図48】
【図49】
【図50】
【図51】
【図52】
【図53】
【図54】