知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-02-28
(45)【発行日】2024-03-07
(54)【発明の名称】電圧変換装置
(51)【国際特許分類】
H02M 3/28 20060101AFI20240229BHJP
【ＦＩ】
H02M3/28 V
H02M3/28 P
【請求項の数】
1
(21)【出願番号】P 2020039443
(22)【出願日】2020-03-09
(65)【公開番号】P2021141772
(43)【公開日】2021-09-16
【審査請求日】2023-02-16
(73)【特許権者】
【識別番号】000006895
【氏名又は名称】矢崎総業株式会社
(74)【代理人】
【識別番号】100145908
【弁理士】
【氏名又は名称】中村 信雄
(74)【代理人】
【識別番号】100136711
【弁理士】
【氏名又は名称】益頭 正一
(72)【発明者】
【氏名】松下 由憲
【審査官】柳下 勝幸
(56)【参考文献】
【文献】国際公開第２００６／０６１９２４（ＷＯ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０２Ｍ ３／２８
(57)【特許請求の範囲】
【請求項1】
電源に接続され、スイッチング素子により１次側出力電圧を制御する１次側回路と、互いに異なる指令電圧に応じた第１及び第２の要求出力電圧を出力するための第１及び第２の出力回路を含む２次側回路と、
前記１次側回路と前記２次側回路との間を絶縁し、前記１次側出力電圧を前記２次側回路に供給するトランスと、
前記第１及び第２の出力回路それぞれの出力電圧を検出する第１及び第２の電圧検出部と、
前記第１及び第２の出力回路それぞれの出力電流を検出する第１及び第２の電流検出部と、
前記第１及び第２の電圧検出部のそれぞれにより検出された第１及び第２の出力電圧とそれぞれの指令電圧との差分に基づいて、前記スイッチング素子をスイッチングするための制御信号を生成する制御信号生成部と、を備え、
前記２次側回路は、前記トランスと前記第１の出力回路との間に、周波数が小さくなるに従ってインピーダンスが大きくなる特性を有する第１のフィルタ回路と、前記トランスと前記第２の出力回路との間に、周波数が大きくなるに従ってインピーダンスが大きくなる特性を有する第２のフィルタ回路と、を有し、
前記制御信号生成部は、前記第１及び第２の出力回路のうち検出された出力電流とそれぞれの指令電圧とから求められる要求電力が大きい方の指令電圧と、検出された出力電圧との差分に基づいて前記制御信号のデューティ比を決定し、前記第１及び第２の出力回路のうち検出された出力電流とそれぞれの指令電圧とから求められる要求電力が小さい方の指令電圧と、検出された出力電圧との差分に基づいて前記制御信号の周波数を決定する
ことを特徴とする電圧変換装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電圧変換装置に関する。
【背景技術】
【0002】
従来、１つのインバータと１つのトランスとを利用して異なる２つの電圧を出力する絶縁型ＤＣ／ＤＣコンバータ（電圧変換装置）が提案されている（非特許文献１参照）。
【0003】
図４は、比較例に係る電圧変換装置を示す回路構成図である。図４に示すように、電圧変換装置１００は、１次側回路１１０と、２次側回路１２０と、絶縁トランスＩＴとを備えて構成されている。１次側回路１１０は、電源に接続され、複数のスイッチング素子Ｓ１～Ｓ４を有したインバータ回路１１１を備えている。複数のスイッチング素子Ｓ１～Ｓ４は、所定のデューティ比Ｄと周波数ｆとでスイッチングされる。絶縁トランスＩＴの１次側巻線ＩＴ１には、入力電圧Ｖとデューティ比Ｄとによって定まる大きさの電圧が周波数ｆで印加される。
【0004】
２次側回路１２０は、第１の出力回路１２１と、第２の出力回路１２２と、フィルタ回路１２３とを備えている。第１の出力回路１２１は、絶縁トランスＩＴの２次側巻線ＩＴ２と第１負荷Ｌｏ１との間に介在されるものであり、スイッチング素子、インダクタンス、及びコンデンサ等を備えて構成されている。第２の出力回路１２２についても第１の出力回路１２１と同様に、絶縁トランスＩＴの２次側巻線ＩＴ２と第２負荷Ｌｏ２との間に介在されるものであり、スイッチング素子、インダクタンス、及びコンデンサ等を備えて構成されている。
【0005】
フィルタ回路１２３は、絶縁トランスＩＴの２次側巻線ＩＴ２と第２の出力回路１２２との間に介在されるものであり、直列ＬＣフィルタ回路１２３ａと、並列ＬＣフィルタ回路１２３ｂとを備えている。直列ＬＣフィルタ回路１２３ａは、電圧の周波数に応じてインピーダンスが変化する回路であり、並列ＬＣフィルタ回路１２３ｂは後段回路（第２の出力回路１２２）との干渉を防ぐ回路である。
【0006】
図５は、図４に示した直列ＬＣフィルタ回路１２３ａのインピーダンス特性を示す図である。図５に示すように、直列ＬＣフィルタ回路１２３ａは、所定周波数ｆ’以上の領域において周波数が大きくなるに従ってインピーダンスＺが大きくなる特性を有している。
【0007】
このような比較例に係る電圧変換装置１００は、第１負荷Ｌｏ１の抵抗が小さく、第２負荷Ｌｏ２の抵抗が大きい場合、以下のように動作する。まず、第１負荷Ｌｏ１の抵抗の大きさに合わせてインバータ回路１１１のスイッチング時におけるデューティ比Ｄが決定される。ここで、第１負荷Ｌｏ１の抵抗が小さいので必要な電流値が大きくなり、デューティ比Ｄも大きくなる。また、第２負荷Ｌｏ２の抵抗の大きさに合わせてインバータ回路１１１のスイッチング時における周波数ｆが決定される。ここで、第２負荷Ｌｏ２の抵抗が大きいことから必要な電流値が小さくなりインピーダンスＺが大きくなるように周波数ｆが決定される。そして、決定されたデューティ比Ｄと周波数ｆとが達成されるように複数のスイッチング素子Ｓ１～Ｓ４がスイッチングされる。
【0008】
２次側回路１２０においては、デューティ比Ｄに応じた電力が得られるが第１負荷Ｌｏ１の抵抗の大きさに合わせてデューティ比Ｄが決定されているため、第１の出力回路１２１に供給される電力については、第２の出力回路１２２に供給される電力分だけ不足する。よって、不足分を補うため第１の出力回路１２１のフィードバック信号（実電圧Ｖｄ）に基づいて１次側回路１１０におけるインバータ回路１１１のデューティ比Ｄが大きくされる。デューティ比Ｄが大きくなった結果、第２の出力回路１２２のフィードバック信号（実電圧Ｖｆ）が指令電圧Ｖｆ＊を超えることとなり、実電圧Ｖｆを抑えるべく周波数ｆが大きくなる。周波数ｆが大きくなったことによってカットされた電力は第１の出力回路１２１に伝送される。
【0009】
周波数ｆが大きくなった状態において第１の出力回路１２１の実電圧Ｖｄが指令電圧Ｖｄ＊に満たない場合には、更にデューティ比Ｄが大きくされる。そして、上記の動作を繰り返すこととなる。一方、周波数ｆが大きくなった状態において第１の出力回路１２１の実電圧Ｖｄが指令電圧Ｖｄ＊を超える場合には、デューティ比Ｄが小さくされる。デューティ比Ｄが小さくされると、それを保証するため周波数ｆが小さくなりインピーダンスＺも小さくなる。インピーダンスＺが小さくなると第１の出力回路１２１に供給される実電圧Ｖｄが小さくなる。以降は、指令電圧Ｖｄ＊，Ｖｆ＊が達成されるまで、上記を繰り返すこととなる。
【先行技術文献】
【特許文献】
【0010】
【文献】電気学会 半導体電力変換／モータドライブ合同研究会（２０１８．１．１９～２０１８．１．２０）「インバータのデューティーサイクルと周波数に着目したＤＣ／ＤＣコンバータのデュアルポート出力制御」
【発明の概要】
【発明が解決しようとする課題】
【0011】
しかし、非特許文献１に記載の電圧変換装置は、第１負荷Ｌｏ１の抵抗が大きく、第２負荷Ｌｏ２の抵抗が小さい場合には、以下のように要求を満たせなくなる。まず、第１負荷Ｌｏ１の抵抗が大きいので必要な電流値が小さくなり、デューティ比Ｄも小さくなる。また、第２負荷Ｌｏ２の抵抗が小さいことから必要な電流値が大きくなりインピーダンスＺが小さくなるように周波数ｆが決定される。その後、インピーダンスＺが最小となる周波数ｆで動作させても、第１負荷Ｌｏ１の大きい抵抗に合わせてデューティ比Ｄが決定されることからデューティ比Ｄは第２負荷Ｌｏ２側からの指令電圧Ｖｆ＊を満たすまで大きくなることはなく、指令電圧Ｖｆ＊を満たすことができない。
【0012】
本発明はこのような従来の課題を解決するためになされたものであり、その目的とするところは、負荷に対してより適切に電圧を出力することができる電圧変換装置を提供することにある。
【課題を解決するための手段】
【0013】
本発明に係る電圧変換装置は、電源に接続され、スイッチング素子により１次側出力電圧を制御する１次側回路と、互いに異なる指令電圧に応じた第１及び第２の要求出力電圧を出力するための第１及び第２の出力回路を含む２次側回路と、前記１次側回路と前記２次側回路との間を絶縁し、前記１次側出力電圧を前記２次側回路に供給するトランスと、前記第１及び第２の出力回路それぞれの出力電圧を検出する第１及び第２の電圧検出部と、前記第１及び第２の出力回路それぞれの出力電流を検出する第１及び第２の電流検出部と、前記第１及び第２の電圧検出部のそれぞれにより検出された第１及び第２の出力電圧とそれぞれの指令電圧との差分に基づいて、前記スイッチング素子をスイッチングするための制御信号を生成する制御信号生成部と、を備え、前記２次側回路は、前記トランスと前記第１の出力回路との間に、周波数が小さくなるに従ってインピーダンスが大きくなる特性を有する第１のフィルタ回路と、前記トランスと前記第２の出力回路との間に、周波数が大きくなるに従ってインピーダンスが大きくなる特性を有する第２のフィルタ回路と、を有し、前記制御信号生成部は、前記第１及び第２の出力回路のうち検出された出力電流とそれぞれの指令電圧とから求められる要求電力が大きい方の指令電圧と、検出された出力電圧との差分に基づいて前記制御信号のデューティ比を決定し、前記第１及び第２の出力回路のうち検出された出力電流とそれぞれの指令電圧とから求められる要求電力が小さい方の指令電圧と、検出された出力電圧との差分に基づいて前記制御信号の周波数を決定する。
【発明の効果】
【0014】
本発明によれば、負荷に対してより適切に電圧を出力することができる電圧変換装置を提供することができる。
【図面の簡単な説明】
【0015】
【発明を実施するための形態】
【0016】
以下、本発明を好適な実施形態に沿って説明する。なお、本発明は以下に示す実施形態に限られるものではなく、本発明の趣旨を逸脱しない範囲において適宜変更可能である。また、以下に示す実施形態においては、一部構成の図示や説明を省略している箇所があるが、省略された技術の詳細については、以下に説明する内容と矛盾が発生しない範囲内において、適宜公知又は周知の技術が適用されていることはいうまでもない。
【0017】
図１は、本実施形態に係る電圧変換装置の回路構成図である。本実施形態に係る電圧変換装置１は、例えば、車両に搭載されるものであり、１つの電源Ｅを利用して、異なる指令電圧に応じた複数の要求出力電圧を出力する装置であり、直流電圧から直流電圧に変換するＤＣ／ＤＣコンバータである。電圧変換装置１は、１次側回路１０と、２次側回路２０と、絶縁トランス（トランス）Ｔと、制御部（制御信号生成部）３０とを備える。なお、１次側回路１０と、２次側回路２０との間は、絶縁トランスＴにより絶縁されている。
【0018】
１次側回路１０は、入力側が直流の電源Ｅに接続され、出力側が絶縁トランスＴの１次側巻線Ｔ１と接続されるものであり、インバータ回路１１を有して構成されている。１次側回路１０は、１次側出力電圧Ｖｔ１を絶縁トランスＴに印加するものである。
【0019】
電源Ｅは、例えば充放電を繰り返すことができる２次電池であり、直流電圧を出力側（絶縁トランスＴ側）に出力するものである。電源Ｅは、出力側がインバータ回路１１に接続され、直流電圧をインバータ回路１１に印加するものである。
【0020】
インバータ回路１１は、複数のスイッチング素子ＳＷを備え、複数のスイッチング素子ＳＷのスイッチングによって電圧パルス信号（矩形波）を生成するものであって、絶縁トランスＴに印加される１次側出力電圧Ｖｔ１を制御するものである。インバータ回路１１は、入力側が電源Ｅに接続され、出力側が絶縁トランスＴの１次側巻線Ｔ１に接続されている。
【0021】
なお、インバータ回路１１は、図１において２つのスイッチング素子ＳＷが図示されているが、特に２つに限らず、１つ又は３つ以上を備えていてもよい。また、インバータ回路１１は、スイッチング素子ＳＷのスイッチングによって１次側出力電圧Ｖｔ１を制御することができれば、どのような構成であってもよい。特に、インバータ回路１１は例えば３レベルの矩形波を生成できる回路（フルブリッジコンバータやハーフブリッジコンバータ等）であれば、構成を問うものではない。
【0022】
絶縁トランスＴは、１次側回路１０と２次側回路２０との間を絶縁するものであって、１次側巻線Ｔ１と２次側巻線Ｔ２とを備えている。この絶縁トランスＴは、１次側回路１０の１次側出力電圧Ｖｔ１に対応する２次側出力電圧Ｖｔ２を２次側回路２０に供給する。すなわち絶縁トランスＴは、１次側巻線Ｔ１と２次側巻線Ｔ２との巻線比に応じた交番電圧を２次側回路２０に印加する。
【0023】
２次側回路２０は、絶縁トランスＴの２次側巻線Ｔ２と接続されるものであり、異なる指令電圧に応じた要求出力電圧を出力する２つの出力回路２０１，２０２を含んで構成されている。
【0024】
各出力回路２０１，２０２は、絶縁トランスＴの２次側巻線Ｔ２から並列に分岐された分岐先において設けられており、それぞれが整流回路２１１，２１２と、電圧検出部２２１，２２２と、電流検出部２３１，２３２を備えている。第１及び第２の整流回路２１１，２１２は、いわゆる全波整流回路であって、スイッチング素子、インダクタンス、及びコンデンサを備えて構成されている。なお、第１及び第２の整流回路２１１，２１２は、全波整流できるものであれば、その回路構成を問うものではない。第１及び第２の電圧検出部２２１，２２２は、各出力回路２０１，２０２の出力電圧Ｖ１，Ｖ２を検出するものである。第１及び第２の電圧検出部２２１，２２２は、それぞれの整流回路２１１，２１２及びそれぞれの負荷（図示せず）と並列接続されている。第１及び第２の電圧検出部２２１，２２２は、２つの出力回路２０１，２０２の出力電圧Ｖ１，Ｖ２に応じた信号を制御部３０に送信する。第１及び第２の電流検出部２３１，２３２は、各出力回路２０１，２０２の出力電流Ｉ１，Ｉ２を検出するものである。第１及び第２の電流検出部２３１，２３２は、例えば出力回路２０１，２０２の正極側のライン上に配置されている。
【0025】
制御部３０は、インバータ回路１１を構成する複数のスイッチング素子ＳＷをスイッチング制御することで、１次側出力電圧Ｖｔ１を制御するものである。この制御部３０は、各出力回路２０１，２０２が負荷に供給すべき要求出力電圧（すなわち指令電圧Ｖ１
＊，Ｖ２
＊）と、各電圧検出部２２１，２２２により検出された各出力回路２０１，２０２の出力電圧Ｖ１，Ｖ２との差分に基づいて、複数のスイッチング素子ＳＷをスイッチングするための制御信号を生成するものである。指令電圧Ｖ１
＊，Ｖ２
＊の情報については、例えば制御部３０に予め格納される等して制御部３０に保有されている。
【0026】
また、２次側回路２０は、絶縁トランスＴ（２次側巻線Ｔ２）と２つの出力回路２０１，２０２との間に、特定の周波数に対応する周波数信号を透過させるフィルタ回路４０１，４０２を備えている。各フィルタ回路４０１，４０２は、直列ＬＣフィルタ回路４１１，４１２と、並列ＬＣフィルタ回路４２１，４２２とを備えている。
【0027】
各直列ＬＣフィルタ回路４１１，４１２は、周波数に対するインピーダンス特性が略対称とされたものである。各並列ＬＣフィルタ回路４２１，４２２は、後段回路（整流回路２１１，２１２）との干渉を防ぐための回路である。
【0028】
図２は、第１及び第２の直列ＬＣフィルタ回路４１１，４１２のインピーダンス特性を示す図である。図２に示すように、第１の直接ＬＣフィルタ回路４１１は、第１の特定の周波数ｆｍ１以下において周波数ｆが小さくなるに従ってインピーダンスＺが大きくなる特性を有するものである。一方、第２の直接ＬＣフィルタ回路４１２は、第２の特定の周波数ｆｍ２（＜ｆｍ１）以下において周波数ｆが大きくなるに従ってインピーダンスＺが大きくなる特性を有するものである。なお、第１及び第２の直列ＬＣフィルタ回路４１１，４１２は、第１の特定の周波数ｆｍ１と第２の特定の周波数ｆｍ２との間の周波数ｆｉにおいてインピーダンスＺが同じとなっている。
【0029】
図３は、図１に示した制御部３０の詳細を示すブロック図である。図３に示す制御部３０は、２つのデューティ生成部３１１，３１２と、２つの周波数生成部３２１，３２２と、２つの電力換算部３３１，３３２と、電力比較部３４と、判定部３５と、スイッチ信号生成部３６と、ドライブ回路３７とを備えている。
【0030】
２つのデューティ生成部３１１，３１２は、２つの電圧検出部２２１，２２２により検出された出力電圧Ｖ１，Ｖ２と、それぞれの指令電圧Ｖ１
＊，Ｖ２
＊との差分に基づいて、２つのデューティ比候補Ｄ１，Ｄ２を生成するものである。
【0031】
具体的に、第１のデューティ生成部３１１は、第１の電圧検出部２２１により検出された出力電圧Ｖ１と、第１の出力回路２０１側の指令電圧Ｖ１
＊との差分に基づいて、第１のデューティ比候補Ｄ１を生成するものである。第１のデューティ生成部３１１は、検出された出力電圧Ｖ１よりも指令電圧Ｖ１
＊の方が大きい場合、第１のデューティ比候補Ｄ１が大きくなるように生成し、検出された出力電圧Ｖ１よりも指令電圧Ｖ１
＊の方が小さい場合、第１のデューティ比候補Ｄ１が小さくなるように生成する。
【0032】
また、第２のデューティ生成部３１２は、第２の電圧検出部２２２により検出された出力電圧Ｖ２と、第２の出力回路２０２側の指令電圧Ｖ２
＊との差分に基づいて、第２のデューティ比候補Ｄ２を生成するものである。第２のデューティ生成部３１２は、検出された出力電圧Ｖ２よりも指令電圧Ｖ２
＊の方が大きい場合、第２のデューティ比候補Ｄ２が大きくなるように生成し、検出された出力電圧Ｖ２よりも指令電圧Ｖ２
＊の方が小さい場合、第２のデューティ比候補Ｄ２が小さくなるように生成する。
【0033】
２つの周波数生成部３２１，３２２は、２つの電圧検出部２２１，２２２により検出された出力電圧Ｖ１，Ｖ２と、それぞれの指令電圧Ｖ１
＊，Ｖ２
＊との差分に基づいて、２つの周波数候補ｆ１，ｆ２を決定するものである。
【0034】
具体的に、第１の周波数生成部３２１は、第１の電圧検出部２２１により検出された出力電圧Ｖ１と、第１の出力回路２０１側の指令電圧Ｖ１
＊との差分に基づいて、第１の周波数候補ｆ１を決定するものである。第１の周波数生成部３２１は、検出された出力電圧Ｖ１よりも指令電圧Ｖ１
＊の方が大きい場合、第１の周波数候補ｆ１が大きくなるように生成し、検出された出力電圧Ｖ１よりも指令電圧Ｖ１
＊の方が小さい場合、第１の周波数候補ｆ１が小さくなるように生成する。
【0035】
また、第２の周波数生成部３２２は、第２の電圧検出部２２２により検出された出力電圧Ｖ２と、第２の出力回路２０２側の指令電圧Ｖ２
＊との差分に基づいて、第２の周波数候補ｆ２を決定するものである。第２の周波数生成部３２２は、検出された出力電圧Ｖ２よりも指令電圧Ｖ２
＊の方が大きい場合、第２の周波数候補ｆ２が小さくなるように生成し、検出された出力電圧Ｖ２よりも指令電圧Ｖ２
＊の方が小さい場合、第２の周波数候補ｆ２が大きくなるように生成する。
【0036】
２つの電力換算部３３１，３３２は、２つの電流検出部２３１，２３２により検出された出力電流Ｉ１，Ｉ２と、それぞれの指令電圧Ｖ１
＊，Ｖ２
＊とに基づいて、要求電力を求めるものである。具体的に、第１の電力換算部３３１は、第１の電流検出部２３１により検出された出力電流Ｉ１と、第１の出力回路２０１側の指令電圧Ｖ１
＊との乗算により、第１の出力回路２０１側の要求電力を求めるものである。第２の電力換算部３３２は、第２の電流検出部２３２により検出された出力電流Ｉ２と、第２の出力回路２０２側の指令電圧Ｖ２
＊との乗算により、第２の出力回路２０２側の要求電力を求めるものである。
【0037】
電力比較部３４は、２つの電力換算部３３１，３３２により算出された要求電力を比較して、要求電力の大きい方と小さい方とを決定するものである。電力比較部３４は、決定した情報を判定部３５に出力する。
【0038】
判定部３５は、電力比較部３４により決定された要求電力に基づいて、２つのデューティ比候補Ｄ１，Ｄ２の一方を選択して、インバータ回路１１を制御するためのデューティ比Ｄを決定するものである。この判定部３５は、電力比較部３４により決定された要求電力の大きい方の出力回路２０１，２０２側のデューティ比候補Ｄ１，Ｄ２をデューティ比Ｄとして決定する。このため、判定部３５は、第１の出力回路２０１が要求電力の大きい場合に第１のデューティ比候補Ｄ１をデューティ比Ｄとして決定し、第２の出力回路２０２が要求電力の大きい場合に第２のデューティ比候補Ｄ２をデューティ比Ｄとして決定する。
【0039】
また、判定部３５は、電力比較部３４により決定された要求電力に基づいて、２つの周波数候補ｆ１，ｆ２の一方を選択して、インバータ回路１１を制御するための周波数ｆを決定するものである。この判定部３５は、電力比較部３４により決定された要求電力の小さい方の出力回路２０１，２０２側の周波数候補ｆ１，ｆ２を周波数ｆとして決定する。このため、判定部３５は、第１の出力回路２０１が要求電力の小さい場合に第１の周波数候補ｆ１を周波数ｆとして決定し、第２の出力回路２０２が要求電力の小さい場合に第２の周波数候補ｆ２を周波数ｆとして決定する。
【0040】
スイッチ信号生成部３６は、判定部３５によって決定されたデューティ比Ｄと周波数ｆとに基づいて、インバータ回路１１をスイッチングするための制御信号を生成するものである。ドライブ回路３７は、スイッチ信号生成部３６により生成された制御信号に基づいてインバータ回路１１をスイッチング制御するものである。
【0041】
次に、本実施形態に係る電圧変換装置１の動作を説明する。
【0042】
まず、第１のデューティ生成部３１１及び第１の周波数生成部３２１は、第１の電圧検出部２２１により検出された出力電圧Ｖ１と、第１の出力回路２０１側の指令電圧Ｖ１
＊との差分に基づいて、第１のデューティ比候補Ｄ１及び第１の周波数候補ｆ１を生成する。また、第２のデューティ生成部３１２及び第２の周波数生成部３２２は、第２の電圧検出部２２２により検出された出力電圧Ｖ２と、第２の出力回路２０２側の指令電圧Ｖ２
＊との差分に基づいて、第２のデューティ比候補Ｄ２及び第２の周波数候補ｆ２を生成する。
【0043】
また、第１及び第２の電力換算部３３１，３３２は、第１の電流検出部２３１により検出された出力電流Ｉ１と、予め記憶される指令電圧Ｖ１
＊，Ｖ２
＊とから、第１の出力回路２０１側と第２の出力回路２０２側との要求電力を算出する。
【0044】
ここで、第１の出力回路２０１の負荷抵抗が小さいとき、第１の出力回路２０１側の必要な電流値が大きくなり、要求電力も大きくなる。一方、第２の出力回路２０２の負荷抵抗が大きいとき、第２の出力回路２０２側の必要な電流値が小さくなり、要求電力も小さくなる。電力比較部３４は、このような要求電力の情報又は要求電力の大小の情報を判定部３５に送信する。
【0045】
その後、判定部３５は、以下の２つのルールに基づいてデューティ比Ｄと周波数ｆとを決定する。すなわち、判定部３５は、第１及び第２デューティ生成部３１１，３１２のうち、要求電力の大きい方の出力回路２０１，２０２側のデューティ比候補Ｄ１，Ｄ２を採用する（第１のルール）。また、判定部３５は、第１及び第２周波数生成部３２１，３２２のうち、要求電力の小さい方の出力回路２０１，２０２側の周波数候補ｆ１，ｆ２を採用する（第２のルール）。
【0046】
ここで、今回の例においては、第１の出力回路２０１側の要求電力が大きいことから、第１のデューティ比候補Ｄ１がデューティ比Ｄとして採用される。また、第２の出力回路２０２側の要求電力が小さいことから、第２の周波数候補ｆ２が周波数ｆとして採用される。
【0047】
次いで、信号生成部３６は、判定部３５により採用されたデューティ比Ｄと周波数ｆとに基づいて制御信号を生成し、ドライブ回路３７は、生成された制御信号に基づいて、スイッチング素子ＳＷをスイッチングする。
【0048】
ここで、２次側回路２０においては、デューティ比Ｄに応じた電力が得られるが第１の出力回路２０１側の負荷抵抗の大きさに合わせてデューティ比Ｄが決定されているため、第１の出力回路２０１に供給される電力については、第２の出力回路２０２に供給される電力分だけ不足する。よって、不足分を補うため、第１のデューティ生成部３１１により生成される第１のデューティ比候補Ｄ１が大きくされ、デューティ比Ｄも大きくされる。デューティ比Ｄが大きくなった結果、第２の出力回路２０２の出力電圧Ｖ２が指令電圧Ｖ２
＊を超えることとなり、出力電圧Ｖ２を抑えるべく第２の周波数生成部３２２により生成される第２の周波数候補ｆ２が大きくされ、周波数ｆも大きくされる。周波数ｆが大きくなったことによってカットされた電力は第１の出力回路２０１に伝送される。また、第１の出力回路２０１については、周波数ｆが大きくなったことによってインピーダンスＺが小さくなる。
【0049】
周波数ｆが大きくなった状態において第１の出力回路２０１の出力電圧Ｖ１が指令電圧Ｖ１
＊に満たない場合には、更にデューティ比Ｄが大きくされる。そして、上記の動作を繰り返すこととなる。一方、周波数ｆが大きくなった状態において第１の出力回路２０１の出力電圧Ｖ１が指令電圧Ｖ１
＊を超える場合には、デューティ比Ｄが小さくされる。デューティ比Ｄが小さくされると、第２の出力回路２０２側において、これを保証するため周波数ｆが小さくなりインピーダンスＺも小さくなる。第２の出力回路２０２側のインピーダンスＺが小さくなると、第１の出力回路２０１側のインピーダンスＺが大きくなる。これらより、第１の出力回路２０１に供給される出力電圧Ｖ１が小さくなる。
【0050】
以後、上記動作を繰り返すことにより、各出力回路２０１，２０２には指令電圧Ｖ１
＊，Ｖ２
＊に応じた要求出力電圧が供給されることとなり、各出力回路２０１，２０２は要求出力電圧を負荷に対して出力することとなる。
【0051】
一方、第１の出力回路２０１の負荷抵抗が大きいとき、第１の出力回路２０１側の必要な電流値が小さくなり、要求電力も小さくなる。一方、第２の出力回路２０の負荷抵抗が小さいとき、第２の出力回路２０２側の必要な電流値が大きくなり、要求電力も大きくなる。電力比較部３４は、このような要求電力の情報又は要求電力の大小の情報を判定部３５に送信する。
【0052】
この例においては、第２の出力回路２０２側の要求電力が大きいことから、第２のデューティ比候補Ｄ２がデューティ比Ｄとして採用される。また、第１の出力回路２０１側の要求電力が小さいことから、第１の周波数候補ｆ１が周波数ｆとして採用される。
【0053】
次いで、信号生成部３６は、判定部３５により採用されたデューティ比Ｄと周波数ｆとに基づいて制御信号を生成し、ドライブ回路３７は、生成された制御信号に基づいて、スイッチング素子ＳＷをスイッチングする。
【0054】
２次側回路２０においては、デューティ比Ｄに応じた電力が得られるが第２の出力回路２０２側の負荷抵抗の大きさに合わせてデューティ比Ｄが決定されているため、第２の出力回路２０２に供給される電力については、第１の出力回路２０１に供給される電力分だけ不足する。よって、不足分を補うため、第２のデューティ生成部３１２により生成される第２のデューティ比候補Ｄ２が大きくされ、デューティ比Ｄも大きくされる。デューティ比Ｄが大きくなった結果、第１の出力回路２０１の出力電圧Ｖ１が指令電圧Ｖ１
＊を超えることとなり、出力電圧Ｖ１を抑えるべく第１の周波数生成部３２１により生成される第１の周波数候補ｆ１が小さくされ、周波数ｆも小さくされる。周波数ｆが小さくなったことによってカットされた電力は第２の出力回路２０２に伝送される。また、第２の出力回路２０２については、周波数ｆが小さくなったことによってインピーダンスＺが小さくなる。
【0055】
周波数ｆが小さくなった状態において第２の出力回路２０２の出力電圧Ｖ２が指令電圧Ｖ２
＊に満たない場合には、更にデューティ比Ｄが大きくされる。そして、上記の動作を繰り返すこととなる。一方、周波数ｆが大きくなった状態において第２の出力回路２０２の出力電圧Ｖ２が指令電圧Ｖ２
＊を超える場合には、デューティ比Ｄが小さくされる。デューティ比Ｄが小さくされると、第１の出力回路２０１側において、これを保証するため周波数ｆが大きくなりインピーダンスＺが小さくなる。第２の出力回路２０２側のインピーダンスＺが小さくなると、第１の出力回路２０１側のインピーダンスＺが大きくなる。これらより、第２の出力回路２０２に供給される出力電圧Ｖ２が小さくなる。以降は、指令電圧Ｖ１
＊，Ｖ２
＊を満たす要求出力電圧が得られるまで、上記を繰り返すこととなる。
【0056】
このようにして、本実施形態に係る電圧変換装置１によれば、要求電力が大きい方の指令電圧Ｖ１
＊，Ｖ２
＊と検出された出力電圧Ｖ１，Ｖ２との差分に基づいて制御信号のデューティ比Ｄを決定し、要求電力が小さい方の指令電圧Ｖ１
＊，Ｖ２
＊と検出された出力電圧Ｖ１，Ｖ２との差分に基づいて制御信号の周波数ｆを決定する。このため、要求電力が大きい方に基づいてデューティ比Ｄを決定することとなり大きい方の指令電圧Ｖ１
＊，Ｖ２
＊に応じた要求出力電圧を供給することができる。また、要求電力が小さい方に基づいて制御信号の周波数ｆを決定するため、インピーダンスＺが大きくなるように周波数ｆを決定して小さい方の指令電圧Ｖ１
＊，Ｖ２
＊に応じた要求出力電圧を供給することができる。特に、第１のフィルタ回路４０１は周波数ｆが小さくなるに従ってインピーダンスＺが大きくなる特性を有し、第２のフィルタ回路４０２は周波数ｆが大きくなるに従ってインピーダンスＺが大きくなる特性を有していることから、負荷条件に応じた要求電力の大小に基づいて上記のようにデューティ比Ｄと周波数ｆとを決定しても、要求出力電圧を達成できなくなることが防止される。従って、負荷に対してより適切に電圧を出力することができる電圧変換装置１を提供することができる。
【0057】
以上、実施形態に基づき本発明を説明したが、本発明は上記実施形態に限られるものではなく、本発明の趣旨を逸脱しない範囲で、変更を加えてもよいし、周知及び公知の技術を組み合わせてもよい。
【0058】
例えば本実施形態に係る電圧変換装置１において、フィルタ回路４０１，４０２は図２に示すような特性を得ることができれば、特に直列ＬＣフィルタ回路４１１，４１２に限られるものではない。
【0059】
さらに、上記実施形態においては、上記したルール１及びルール２に基づいて制御信号が生成される構成であれば、制御構成は図３に示すものに限られない。加えて、整流回路２１１，２１２は全波整流可能であれば、特に回路構成を問うものではない。
【符号の説明】
【0060】
１ ：電圧変換装置
１０ ：１次側回路
１１ ：インバータ回路
２０ ：２次側回路
２０１，２０２ ：出力回路
２１１，２１２ ：整流回路
２２１，２２２ ：電圧検出部
２３１，２３２ ：電流検出部
３０ ：制御部（制御信号生成部）
３１１，３１２ ： デューティ生成部
３２１，３２２ ： 周波数生成部
３３１，３３２ ： 電力換算部
３４ ：電力比較部
３５ ：判定部
３６ ：信号生成部
３７ ：ドライブ回路
４０１，４０２ ：フィルタ回路
４１１，４１２ ：直列ＬＣフィルタ回路
４２１，４２２ ：並列ＬＣフィルタ回路
Ｅ ：電源
Ｉ１，Ｉ２ ：出力電流
ＳＷ ：スイッチング素子
Ｔ ：絶縁トランス（トランス）
Ｔ１ ：１次側巻線
Ｔ２ ：２次側巻線
Ｖ１，Ｖ２ ：出力電圧
Ｖ１ ＊，Ｖ２ ＊ ：指令電圧
Ｖｔ１ ：１次側出力電圧
Ｖｔ２ ：２次側出力電圧
１０ ：１次側回路
１１ ：インバータ回路
２０ ：２次側回路
２０１，２０２ ：出力回路
２１１，２１２ ：整流回路
２２１，２２２ ：電圧検出部
２３１，２３２ ：電流検出部
３０ ：制御部（制御信号生成部）
３１１，３１２ ： デューティ生成部
３２１，３２２ ： 周波数生成部
３３１，３３２ ： 電力換算部
３４ ：電力比較部
３５ ：判定部
３６ ：信号生成部
３７ ：ドライブ回路
４０１，４０２ ：フィルタ回路
４１１，４１２ ：直列ＬＣフィルタ回路
４２１，４２２ ：並列ＬＣフィルタ回路
Ｅ ：電源
Ｉ１，Ｉ２ ：出力電流
ＳＷ ：スイッチング素子
Ｔ ：絶縁トランス（トランス）
Ｔ１ ：１次側巻線
Ｔ２ ：２次側巻線
Ｖ１，Ｖ２ ：出力電圧
Ｖ１ ＊，Ｖ２ ＊ ：指令電圧
Ｖｔ１ ：１次側出力電圧
Ｖｔ２ ：２次側出力電圧
【図1】
【図2】
【図3】
【図4】
【図5】