特許 7445935 コレステリック液晶表示装置および画面消去時の突入電流を低減する制御方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-02-29

(45)【発行日】2024-03-08

(54)【発明の名称】コレステリック液晶表示装置および画面消去時の突入電流を低減する制御方法

(51)【国際特許分類】

   G02F 1/133 20060101AFI20240301BHJP

   G02F 1/1347 20060101ALI20240301BHJP

   G09G 3/36 20060101ALI20240301BHJP

   G09G 3/20 20060101ALI20240301BHJP

【ＦＩ】

G02F1/133 545

G02F1/1347

G09G3/36

G09G3/20 623G

G09G3/20 623C

G09G3/20 623D

G09G3/20 642J

G09G3/20 612J

G09G3/20 670M

【請求項の数】 6

(21)【出願番号】P 2022196059

(22)【出願日】2022-12-08

(65)【公開番号】P2023086122

(43)【公開日】2023-06-21

【審査請求日】2022-12-08

(31)【優先権主張番号】110146032

(32)【優先日】2021-12-09

(33)【優先権主張国・地域又は機関】TW

(73)【特許権者】

【識別番号】522436558

【氏名又は名称】アイリス オプトロニクス カンパニー リミテッド

【氏名又は名称原語表記】ＩＲＩＳ ＯＰＴＲＯＮＩＣＳ ＣＯ．， ＬＴＤ．

【住所又は居所原語表記】３Ｆ．－３， Ｎｏ． １６０， Ｓｅｃ． １， Ｇｕｉｒｅｎ １３ｔｈ Ｒｄ．， Ｇｕｉｒｅｎ Ｄｉｓｔ．， Ｔａｉｎａｎ Ｃｉｔｙ ７１１０１０， Ｔａｉｗａｎ

(74)【代理人】

【識別番号】110003487

【氏名又は名称】弁理士法人東海特許事務所

(72)【発明者】

【氏名】リン，チ－ウェイ

(72)【発明者】

【氏名】ヤン，ウ－チャン

(72)【発明者】

【氏名】リャオ，チ－チャン

【審査官】井亀 諭

(56)【参考文献】

【文献】国際公開第２００９／０４０９０７（ＷＯ，Ａ１）

【文献】米国特許第１０５０９２５０（ＵＳ，Ｂ２）

【文献】特開２００７－３０４５２７（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０２Ｆ １／１３３

Ｇ０２Ｆ １／１３４７

(57)【特許請求の範囲】

【請求項1】

複数の画素マトリックス（Ｐｉｘｅｌ Ｍａｔｒｉｘ）を有するコレステリック液晶パネルと、
前記コレステリック液晶パネルにカップリングされた液晶駆動ユニットと、を含み、
前記液晶駆動ユニットはデータラッチイネーブル信号（Ｄａｔａ Ｌａｔｃｈ Ｅｎａｂｌｅ；ＤＬＥ）を受信すると、前記コレステリック液晶表示パネルに表示された画面を消去するために、前記複数の画素マトリックスに消去電圧を印加し、また、前記液晶駆動ユニットが受信するデータラッチイネーブル信号の入力時間は異なり、前記複数の画素マトリックスは、赤画素マトリックスと、青画素マトリックスと、緑画素マトリックスと、を含み、前記データラッチイネーブル信号は、赤データラッチイネーブル信号（ＤＬＥ Ｒ）、青データラッチイネーブル信号（ＤＬＥ Ｂ）および緑データラッチイネーブル信号（ＤＬＥ Ｇ）をそれぞれ異なる入力時間で前記液晶駆動ユニットに送り、前記赤画素マトリックス、前記青画素マトリックスおよび前記緑画素マトリックスに消去電圧を印加し、前記データラッチイネーブル信号は、信号時間を有し、前記赤データラッチイネーブル信号、前記青データラッチイネーブル信号および前記緑データラッチイネーブル信号の少なくとも２つのデータラッチイネーブル信号に対応する信号時間は互いに交錯することを特徴とするコレステリック液晶表示装置。

【請求項2】

前記データラッチイネーブル信号は、信号時間と、自然復帰時間と、を有し、前記信号時間は自然復帰時間より大きい必要がある、請求項１に記載のコレステリック液晶表示装置。

【請求項3】

前記データラッチイネーブル信号は、前記液晶駆動ユニットに電圧を上昇させて、前記コレステリック液晶表示パネルの液晶を垂直臨時状態（Ｈｏｍｅｏｔｒｏｐｉｃ Ｓｔａｔｅ）にし、次いで電圧を下げて反射定常状態（Ｐｌａｎａｒ Ｓｔａｔｅ）に戻すことによって、前記消去電圧を形成し、前記コレステリック液晶表示パネルに表示される画面を消去することができる、請求項１に記載のコレステリック液晶表示装置。

【請求項4】

複数の画素マトリックスを有するコレステリック液晶パネルと、前記コレステリック液晶パネルにカップリングされ、画面を消去する液晶駆動ユニットと、を含むコレステリック液晶表示装置の画面消去時の突入電流（Ｉｎｒｕｓｈ Ｃｕｒｒｅｎｔ）を低減する制御方法であって、
液晶駆動ユニットにデータラッチイネーブル信号を受信させるステップと、
前記コレステリック液晶表示パネルに表示される画面を消去するために、液晶駆動ユニットが前記複数の画素マトリックスに消去電圧を印加するステップと、を含み、
前記液晶駆動ユニットが受信するデータラッチイネーブル信号の入力時間は異なり、前記複数の画素マトリックスは、赤画素マトリックスと、青画素マトリックスと、緑画素マトリックスと、を含み、前記データラッチイネーブル信号は、赤データラッチイネーブル信号、青データラッチイネーブル信号および緑データラッチイネーブル信号をそれぞれ異なる入力時間で前記液晶駆動ユニットに送り、前記赤画素マトリックス、前記青画素マトリックスおよび前記緑画素マトリックスに消去電圧を印加し、前記データラッチイネーブル信号は、信号時間を有し、前記赤データラッチイネーブル信号、前記青データラッチイネーブル信号および前記緑データラッチイネーブル信号の少なくとも２つのデータラッチイネーブル信号に対応する信号時間は互いに交錯することを特徴とする制御方法。

【請求項5】

前記データラッチイネーブル信号は、信号時間と、自然復帰時間と、を有し、前記信号時間は自然復帰時間より大きい必要がある、請求項４に記載の制御方法。

【請求項6】

前記データラッチイネーブル信号は、前記液晶駆動ユニットに電圧を上昇させて、前記コレステリック液晶表示パネルの液晶を垂直臨時状態にし、次いで電圧を下げて反射定常状態に戻すことによって、前記消去電圧を形成し、前記コレステリック液晶表示パネルに表示される画面を消去することができる、請求項４に記載の制御方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、概してコレステリック液晶表示装置に関し、より詳細にはコレステリック液晶表示装置および画面消去時の突入電流を低減する制御方法に関する。

【背景技術】

【0002】

従来、コレステリック液晶表示装置（Ｃｈｏｌｅｓｔｅｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ；ＣＬＤＣ）は、双安定特性を有し、電場を提供しない場合、画面は変化せず、非常に省電力の特性を有し、電子ペーパー、室内外看板および企業識別ラベル…などによく応用される。

【0003】

コレステリック液晶表示装置は、コレステリック液晶表示パネルと液晶駆動チップと、を含み、コレステリック液晶表示パネルは、複数の画素マトリックス（Ｐｉｘｅｌ Ｍａｔｒｉｘ）を有し、一般的に、複数の画素マトリックスは、赤画素マトリックスと、青画素マトリックスと、緑画素マトリックスと、を含む。駆動チップは、コレステリック液晶表示パネルに表示された画面を消去するために、同時に赤画素マトリックス、青画素マトリックスおよび緑画素マトリックスに消去信号（Ｒｅｓｅｔ Ｓｉｇｎａｌ）を印加する。

【発明の概要】

【発明が解決しようとする課題】

【0004】

しかしながら、駆動チップが消去信号によって高い正負電圧を複数の画素マトリックスに同時に印加して前の画面を消去すると、画素マトリックスの液晶が同時に電流を蓄積して過剰な突入電流（Ｉｎｒｕｓｈ Ｃｕｒｒｅｎｔ）を発生させ、電源システムに負担がかかるため、駆動チップを設計する際に採用される駆動チップのコストが比較的に高くなる。

【0005】

したがって、コレステリック液晶表示装置および画面消去時の突入電流を低減する制御方法を開発し、上記の問題を解決することは、当業者が積極的に解決したい問題の１つとなっている。

【課題を解決するための手段】

【0006】

本発明の目的は、コレステリック液晶表示装置および画面消去時の突入電流を低減する制御方法を提供し、液晶駆動ユニットに属する電源システム負担を軽減でき、さらに部品コストを節約する。

【0007】

上記の利点の少なくとも１つまたは他の利点を達成するために、本発明の一実施形態は、コレステリック液晶表示装置を提案し、コレステリック液晶表示装置は、コレステリック液晶パネルおよび液晶駆動ユニットを含む。

【0008】

コレステリック液晶パネルは、複数の画素マトリックス（Ｐｉｘｅｌ Ｍａｔｒｉｘ）を有する。液晶駆動ユニットは、コレステリック液晶パネルにカップリングされ、前記液晶駆動ユニットはデータラッチイネーブル信号（Ｄａｔａ Ｌａｔｃｈ Ｅｎａｂｌｅ；ＤＬＥ）を受信すると、コレステリック液晶表示パネルに表示された画面を消去するために、複数の画素マトリックスに消去電圧を印加し、また、前記液晶駆動ユニットが受信するデータラッチイネーブル信号の入力時間は異なる。

【0009】

さらに説明すると、複数の画素マトリックスは、赤画素マトリックスと、青画素マトリックスと、緑画素マトリックスと、を含み、前記データラッチイネーブル信号は、赤データラッチイネーブル信号（ＤＬＥ Ｒ）、青データラッチイネーブル信号（ＤＬＥ Ｂ）および緑データラッチイネーブル信号（ＤＬＥ Ｇ）をそれぞれ異なる入力時間で前記液晶駆動ユニットに送り、赤画素マトリックス、青画素マトリックスおよび緑画素マトリックスに消去電圧を印加することによって、突入電流を低減させると同時に画面を消去する。

【0010】

また、前記データラッチイネーブル信号は、信号時間と自然復帰時間とを有し、前記信号時間は自然復帰時間より大きいことが好ましい。これにより、ゼロ電圧に戻る前に、液晶駆動ユニットがゼロになっていない電圧を相殺するために、より大きな電力を消費して消去電圧を印加することを防ぐことができる。そして、電圧を自然にゼロ電圧に戻すことは、放電とも呼ばれる。さらに、前記赤データラッチイネーブル信号、青データラッチイネーブル信号および緑データラッチイネーブル信号の少なくとも２つのデータラッチイネーブル信号に対応する信号時間は互いに交錯することが好ましい。これにより、突入電流の蓄積問題を回避することができる。

【0011】

補足すると、前記データラッチイネーブル信号は、前記液晶駆動ユニットに電圧を上昇させて、前記コレステリック液晶表示パネルの液晶を垂直臨時状態（Ｈｏｍｅｏｔｒｏｐｉｃ Ｓｔａｔｅ）にし、次いで電圧を下げて反射定常状態（Ｐｌａｎａｒ Ｓｔａｔｅ）に戻すことによって、前記消去電圧を形成し、コレステリック液晶表示パネルに表示される画面を消去することができる。

【0012】

一実施形態において、本発明は、画面消去時の突入電流（Ｉｎｒｕｓｈ Ｃｕｒｒｅｎｔ）の制御方法でもあり、前記制御方法は、複数の画素マトリックスを有するコレステリック液晶パネルと、前記コレステリック液晶パネルにカップリングされ、前記制御方法で画面を消去する液晶駆動ユニットと、を含むコレステリック液晶表示装置の画面を消す時に応用される。前記制御方法は、以下のステップを含む。

【0013】

すなわち、液晶駆動ユニットはデータラッチイネーブル信号を受信すると、コレステリック液晶表示パネルに表示された画面を消去するために、複数の画素マトリックスに消去電圧を印加し、また、液晶駆動ユニットが受信するデータラッチイネーブル信号の入力時間は異なる

【0014】

さらに説明すると、複数の画素マトリックスは、赤画素マトリックスと、青画素マトリックスと、緑画素マトリックスと、を含むことができる。前記データラッチイネーブル信号は、赤データラッチイネーブル信号、青データラッチイネーブル信号および緑データラッチイネーブル信号をそれぞれ異なる入力時間で前記液晶駆動ユニットに送り、赤画素マトリックス、青画素マトリックスおよび緑画素マトリックスに消去電圧を印加することによって、突入電流を低減させると同時に画面を消去する。

【0015】

また、前記データラッチイネーブル信号は、信号時間と自然復帰時間を有し、前記信号時間は自然復帰時間より大きいことが好ましい。これにより、ゼロ電圧に戻る前に、液晶駆動ユニットがゼロになっていない電圧を相殺するために、より大きな電力を消費して消去電圧を印加することを防ぐことができる。さらに、前記赤データラッチイネーブル信号、青データラッチイネーブル信号および緑データラッチイネーブル信号の少なくとも２つのデータラッチイネーブル信号に対応する信号時間は互いに交錯することが好ましい。これにより、突入電流の蓄積問題を回避することができる。

【0016】

補足すると、前記データラッチイネーブル信号は、前記液晶駆動ユニットに電圧を上昇させて、コレステリック液晶表示パネルの液晶を垂直臨時状態にし、次いで電圧を下げて反射定常状態に戻すことによって、前記消去電圧を形成し、コレステリック液晶表示パネルに表示される画面を消去することができる。

【0017】

したがって、本発明が提供するコレステリック液晶表示装置および画面消去時の突入電流を低減する制御方法を用いることによって、液晶駆動ユニットが受信するデータラッチイネーブル信号の入力時間は異なり、データラッチイネーブル信号に対応する信号時間は互いに交錯し、突入電流を低減することができ、液晶駆動ユニットに属する電源システム負担を軽減し、さらに部品コストを節約する。

【0018】

上記の説明は、本発明の技術的解決策の概要に過ぎない。本発明の技術的手段をより明確に理解し、本明細書の内容に従って実施できるようにするため、また、本発明の上記およびその他の目的、特徴、利点をより明確にするために、好ましい実施形態を図面と併せて詳しく説明する。

【図面の簡単な説明】

【0019】

含まれる図面は、明細書の一部として本願の実施形態のさらなる理解のために提供され、本願の実施態様の説明に使用され、書面による説明と合わせて本願の原理を説明する。明らかに、以下の説明の図面は、本出願のいくつかの実施形態にすぎない。当業者が創造的な労働なしにこれらの図面に基づいて他の図面を得ることができる。

【図1】は、本発明のコレステリック液晶表示装置の概略図である。

【図2】は、本発明の分割電極の電圧状態の概略図である。

【図3】は、本発明の共通電極の電圧状態の概略図である。

【図4】は、信号時間の出力電圧の概略図である。

【図5】は、本発明の突入電流を低減する制御方法のフローチャートである。

【発明を実施するための形態】

【0020】

本明細書に開示される特定の構造的および機能的詳細は、代表的なものにすぎず、本発明の例示的な実施形態を説明する目的で使用される。しかしながら、本発明は、多くの代替の形態で具体化することができ、本明細書に記載の実施形態のみに限定されると解釈されるべきではない。

【0021】

本発明の説明において、“中心”、 “横方向”、“上”、“下”、“左”、“右”、“垂直”、“水平”、“頂”、“底”、“内”、“外”などの用語で示される向きまたは位置関係は、図面に示された向きまたは位置関係に基づくものであり、本発明の説明の便宜と簡略化するためのものであって、言及される装置または構成要素が、特定の方向を有し、特定の方向で構築および操作されなければならいと示唆するものではなく、したがって、本発明を限定するものとして解釈すべきではない。また、“第１”及び“第２”という用語は目的の説明でのみ使用され、相対的な重要性を示したり暗示したり、示された技術的特徴の数を暗黙的に示したりするものとして理解してはならない。したがって、“第１”及び“第２”で定義された特徴は、これらの特徴のうちの１つまたは複数を明示的または暗黙的に含むことができる。本発明の説明において、特に明記しない限り、「複数」は２つ以上を意味する。 さらに、“含む”という用語およびその変形は、非排他的な包含を網羅することを意図する。

【0022】

本発明の説明において、“設置”、“連結”、および“接続”などの用語は、他に明確に指定および限定されない限り、広く解釈されるべきである。例えば、固定の接続、脱着可能の接続、一体化の接続、機械的接続、電機的接続、直接接続、間接的接続、二つの部品内部の接続など。当業者にとって、本発明における上記の用語の特定の意味は、具体的に理解することができる。

【0023】

本明細書に使用される用語は、特定の実施形態を説明するためだけのものであり、例示的な実施形態を限定することを意図するものではない。明確に指示をしない限り、本明細書で使用される単数形“一個”および“一項”は複数形を含むことを意図している。また、本明細書に使用された“含む”および／または“含有”は、記述された特徴、整数、ステップ、操作、ユニットおよび／または部品の存在を規定するものであって、１つまたは複数の他の特徴、整数、ステップ、操作、ユニット、部品および／またはその組み合わせの存在や追加を排除するものではない。

【0024】

図１を参照する。図１は、本発明のコレステリック液晶表示装置３０の概略図である。上記の利点またはほかの利点の少なくとも１つを達成するために、本発明の一実施形態は、コレステリック液晶表示装置３０を提供し、コレステリック液晶表示装置３０は、コレステリック液晶パネル３２および液晶駆動ユニット３４を含む。

【0025】

コレステリック液晶パネル３２は、複数の画素マトリックス（Ｐｉｘｅｌ Ｍａｔｒｉｘ）４０を有し、コレステリック液晶パネル３２は、複数の縦方向および横方向の共通電極ＣＯＭと、分割電極ＳＥＧと、をさらに含み、前記複数の縦方向や横方向の共通電極ＣＯＭおよび分割電極ＳＥＧは、画面を表示するための画素マトリックス４０を構成し、一般的に、画素マトリックス４０は、三原色に基づいて赤画素マトリックス４００２、青画素マトリックス４００４および緑画素マトリックス４００６など複数の画素マトリックス４０に設計される。

【0026】

液晶駆動ユニット３４は、コレステリック液晶パネル３２にカップリングされ、まずタイミング制御チップ（Ｔｉｍｉｎｇ Ｃｏｎｔｒｏｌｌｅｒ；ＴＣＯＮ）５０によってデータラッチイネーブル信号（Ｄａｔａ Ｌａｔｃｈ Ｅｎａｂｌｅ；ＤＬＥ）を生成し、液晶駆動ユニット３４は、データラッチイネーブル信号を受信すると、コレステリック液晶表示パネル３２に表示された画面を消去するために、複数の画素マトリックス４０の共通電極ＣＯＭおよび分割電極ＳＥＧにそれぞれ消去電圧を印加する。すなわち、液晶駆動ユニット３４は、赤データラッチイネーブル信号ＤＬＥ Ｒ、青データラッチイネーブル信号ＤＬＥ Ｂ、および緑データラッチイネーブル信号ＤＬＥ Ｇを受信すると、コレステリック液晶表示パネル３２に表示された画面を消去するために、赤画素マトリックス４００２、青画素マトリックス４００４および緑画素マトリックス４００６の共通電極ＣＯＭおよび分割電極ＳＥＧにそれぞれ消去電圧を印加する。また、前記複数の画素マトリックス４０に入力するデータラッチイネーブル信号の入力時間は異なる必要がある。

【0027】

補足すると、前記データラッチイネーブル信号は、液晶駆動ユニット３４に電圧を上昇させて、前記コレステリック液晶表示パネル３２の液晶を垂直臨時状態（Ｈｏｍｅｏｔｒｏｐｉｃ Ｓｔａｔｅ）にし、次いで電圧を下げて反射定常状態（Ｐｌａｎａｒ Ｓｔａｔｅ）に戻すことによって、前記消去電圧を形成し、コレステリック液晶表示パネル３２に表示される画面を消去することができる。

【0028】

さらに説明すると、前記データラッチイネーブル信号は、信号時間と、自然復帰時間と、を有し、前記信号時間は自然復帰時間より大きいことが好ましい。これにより、ゼロ電圧に戻る前に、液晶駆動ユニットがゼロになっていない電圧を相殺するために、より大きな電力を消費して消去電圧を印加することを防ぐことができる。さらに、前記赤データラッチイネーブル信号ＤＬＥ Ｒ、青データラッチイネーブル信号ＤＬＥ Ｂおよび緑データラッチイネーブル信号ＤＬＥ Ｇの少なくとも２つのデータラッチイネーブル信号に対応する信号時間は互いに交錯することが好ましく、赤データラッチイネーブル信号ＤＬＥ Ｒ、青データラッチイネーブル信号ＤＬＥ Ｂおよび緑データラッチイネーブル信号ＤＬＥ Ｇのすべてのデータラッチイネーブル信号に対応する信号時間は互いに交錯することがより好ましい。これにより、突入電流（Ｉｎｒｕｓｈ Ｃｕｒｒｅｎｔ）の蓄積問題を回避することができる。

【0029】

要約すると、前記複数の画素マトリックス４０は、赤画素マトリックス４００２と、青画素マトリックス４００４と、緑画素マトリックス４００６と、を含むことができる。前記データラッチイネーブル信号は、赤データラッチイネーブル信号ＤＬＥ Ｒ、青データラッチイネーブル信号ＤＬＥ Ｂおよび緑データラッチイネーブル信号ＤＬＥ Ｇをそれぞれ異なる入力時間および交錯する信号時間で液晶駆動ユニット３４に送り、赤画素マトリックス４００２、青画素マトリックス４００４および緑画素マトリックス４００６に消去電圧を印加することによって、突入電流を低減させると同時に画面を消去する。

【0030】

図２および図３を参照する。図２は、本発明の分割電極ＳＥＧの電圧状態の概略図である。図３は、本発明の共通電極ＣＯＭの電圧状態の概略図である。液晶駆動ユニット３４が分割電極ＳＥＧおよび共通電極ＣＯＭにそれぞれ電圧を印加し、画面を消去する際の消去電圧状態をリセット段階（Ｒｅｓｅｔ Ｐｈａｓｅ）６０とする。

【0031】

図２に示す分割電極ＳＥＧのリセット段階６０におけるすべての赤データラッチイネーブル信号ＤＬＥ Ｒ、青データラッチイネーブル信号ＤＬＥ Ｂおよび緑データラッチイネーブル信号ＤＬＥ Ｇの入力時間はすべて異なり、それらに対応する信号時間もすべて交錯する。下の方は、赤データラッチイネーブル信号ＤＬＥ Ｒ、青データラッチイネーブル信号ＤＬＥ Ｂおよび緑データラッチイネーブル信号ＤＬＥ Ｇによって、液晶駆動ユニット３４が赤画素マトリックス４００２、青画素マトリックス４００４および緑画素マトリックス４００６にそれぞれ出力する赤出力電圧７０ａ、青出力電圧７２ａおよび緑出力電圧７４ａなどの消去電圧である。

【0032】

前記赤出力電圧７０ａ、青出力電圧７２ａおよび緑出力電圧７４ａが正電圧ＶＰおよび負電圧ＶＮに増幅される過程が重なると、突入電流が発生しやすく、図２から分かるように、増幅中の正電圧ＶＰおよび負電圧ＶＮはすべてずれるため、突入電流の発生が回避される。

【0033】

同様に、図３に示す共通電極ＣＯＭのリセット段階６０におけるすべての赤データラッチイネーブル信号ＤＬＥ Ｒ、青データラッチイネーブル信号ＤＬＥ Ｂおよび緑データラッチイネーブル信号ＤＬＥ Ｇの入力時間はすべて異なり、それらに対応する信号時間もすべて交錯する。下の方は、赤データラッチイネーブル信号ＤＬＥ Ｒ、青データラッチイネーブル信号ＤＬＥ Ｂおよび緑データラッチイネーブル信号ＤＬＥ Ｇによって、液晶駆動ユニット３４が赤画素マトリックス４００２、青画素マトリックス４００４および緑画素マトリックス４００６にそれぞれ出力する赤出力電圧７０ｂ、青出力電圧７２ｂおよび緑出力電圧７４ｂなどの消去電圧である。

【0034】

前記赤出力電圧７０ｂ、青出力電圧７２ｂおよび緑出力電圧７４ｂが正電圧ＶＰおよび負電圧ＶＮに増幅される過程が重なると、突入電流が発生しやすく、図３から分かるように、増幅中の正電圧ＶＰおよび負電圧ＶＮはすべてずれるため、突入電流の発生が回避される。

【0035】

図４に参照する。図４は、信号時間の出力電圧の概略図である。赤データラッチイネーブル信号ＤＬＥ Ｒを例として、図４の一番上は参照用のクロック波形ＣＬＫである。図４から分かるように、データラッチイネーブル信号の信号時間Ｔｎは、例えば信号時間Ｔｎ’に変更できる。信号時間Ｔｎ、Ｔｎ’は、データラッチイネーブル信号のイネーブル電圧が経過する時間であり、時間単位の数値である。図４のデータラッチイネーブル信号の下には、それぞれ分割電極ＳＥＧおよび共通電極ＣＯＭの正電圧ＶＰおよび負電圧ＶＮの変化状態が示される。図中の分割電極ＳＥＧの電圧は、正電圧ＶＰから自然に電圧０に復帰し、再び液晶駆動ユニット３４により負電圧ＶＮに増幅され、共通電極ＣＯＭの電圧は、負電圧ＶＮから自然に電圧０に復帰し、再び液晶駆動ユニット３４により正電圧ＶＰに増幅される。また、正電圧ＶＰおよび負電圧ＶＮの変化は、分割電極ＳＥＧおよび共通電極ＣＯＭが画面を消去するために必要な消去電圧の変化であり、データラッチイネーブル信号が発生する時の電圧が０に復帰する過程に対応する。この正電圧ＶＰおよび負電圧ＶＮが電圧０ボルト（Ｖ）に復帰するまでの時間を自然復帰時間Ｔ０と呼ばれ、時間単位の数値でもある。図示によると、信号時間Ｔｎ、Ｔｎ’は自然復帰時間Ｔ０より大きい必要がある。これにより、ゼロ電圧に戻る前に、液晶駆動ユニット３４がゼロになっていない電圧を相殺するために、より大きな電力を消費して消去電圧を印加することを防ぐことができる。

【0036】

さらに、信号時間Ｔｎ’を自然復帰時間Ｔ０より長くすると、放電がより徹底的になり、実際に突入電流が低減する。ただし、信号時間Ｔｎ’を長くする際は、増幅中のすべての正電圧ＶＰおよび負電圧ＶＮをずらす必要がある。

【0037】

図５を参照する。図５は、本発明の突入電流を低減する制御方法のフローチャートである。一実施形態において、本発明は、画面消去時の突入電流の制御方法でもあり、前記制御方法は、複数の画素マトリックス４０を有するコレステリック液晶パネル３２と、コレステリック液晶パネル３２にカップリングされ、前記制御方法で画面を消去する液晶駆動ユニット３４と、を含むコレステリック液晶表示装置３０の画面を消す時に応用される。

【0038】

その方法は、タイミング制御チップ５０によってデータラッチイネーブル信号を生成し、液晶駆動ユニット３４は、データラッチイネーブル信号を受信すると、コレステリック液晶表示パネル３２に表示された画面を消去するために、複数の画素マトリックス４０に消去電圧を印加する。また、液晶駆動ユニット３４に入力するデータラッチイネーブル信号の入力時間は異なる必要がある。

【0039】

例えば図２、図３の実施例を例としてさらに説明すると、複数の画素マトリックス４０は、赤画素マトリックス４００２、青画素マトリックス４００４および緑画素マトリックス４００６を含むことができる。前記データラッチイネーブル信号は、赤データラッチイネーブル信号ＤＬＥ Ｒ、青データラッチイネーブル信号ＤＬＥ Ｂおよび緑データラッチイネーブル信号ＤＬＥ Ｇをそれぞれ異なる入力時間で液晶駆動ユニット３４に送り、赤画素マトリックス４００２、青画素マトリックス４００４および緑画素マトリックス４００６に消去電圧を印加することによって、突入電流を低減させると同時に画面を消去する。前記制御方法は、以下のステップを含む。

【0040】

ステップ０１：赤データラッチイネーブル信号ＤＬＥ Ｒを液晶駆動ユニット３４に印加し、赤出力電圧７０ａを赤画素マトリックス４００２の分割電極ＳＥＧに出力し、増幅された正電圧ＶＰおよび負電圧ＶＮを生成すると同時に、赤データラッチイネーブル信号ＤＬＥ Ｒを液晶駆動ユニット３４に印加し、赤出力電圧７０ｂを赤画素マトリックス４００２の共通電極ＣＯＭに出力し、増幅された正電圧ＶＰおよび負電圧ＶＮを生成する。

【0041】

ステップ０２：赤データラッチイネーブル信号ＤＬＥ Ｒの時間とずらして、緑データラッチイネーブル信号ＤＬＥ Ｇを液晶駆動ユニット３４に印加し、緑出力電圧７４ａを緑画素マトリックス４００６の分割電極ＳＥＧに出力し、増幅された正電圧ＶＰおよび負電圧ＶＮを生成すると同時に、赤データラッチイネーブル信号ＤＬＥ Ｒの時間とずらして、緑データラッチイネーブル信号ＤＬＥ Ｇを液晶駆動ユニット３４に印加し、緑出力電圧７４ｂを緑画素マトリックス４００６の共通電極ＣＯＭに出力し、増幅された正電圧ＶＰおよび負電圧ＶＮを生成する。

【0042】

ステップ０３：赤データラッチイネーブル信号ＤＬＥ Ｒおよび緑データラッチイネーブル信号ＤＬＥ Ｇの時間とずらして、青データラッチイネーブル信号ＤＬＥ Ｂを液晶駆動ユニット３４に印加し、青出力電圧７２ａを青画素マトリックス４００４の分割電極ＳＥＧに出力し、増幅された正電圧ＶＰおよび負電圧ＶＮを生成すると同時に、赤データラッチイネーブル信号ＤＬＥ Ｒおよび緑データラッチイネーブル信号ＤＬＥ Ｇの時間とずらして、青データラッチイネーブル信号ＤＬＥ Ｂを液晶駆動ユニット３４に印加し、青出力電圧７２ｂを青画素マトリックス４００４の共通電極ＣＯＭに出力し、増幅された正電圧ＶＰおよび負電圧ＶＮを生成する。

【0043】

また、前記データラッチイネーブル信号は、信号時間と、自然復帰時間と、を有し、前記信号時間は自然復帰時間より大きいことが好ましい。これにより、ゼロ電圧に戻る前に、液晶駆動ユニットがゼロになっていない電圧を相殺するために、より大きな電力を消費して消去電圧を印加することを防ぐことができる。そして、前記赤データラッチイネーブル信号ＤＬＥ Ｒ、青データラッチイネーブル信号ＤＬＥ Ｂおよび緑データラッチイネーブル信号ＤＬＥ Ｇの少なくとも２つのデータラッチイネーブル信号に対応する信号時間は互いに交錯することが好ましい。これにより、突入電流の蓄積問題を回避することができる。

【0044】

補足すると、前記データラッチイネーブル信号は、液晶駆動ユニット３４に電圧を上昇させて、コレステリック液晶表示パネルの液晶を垂直臨時状態にし、次いで電圧を下げて反射定常状態に戻すことによって、前記消去電圧を形成し、コレステリック液晶表示パネル３２に表示される画面を消去することができる。

【0045】

要約すると、本発明が提供するコレステリック液晶表示装置３０および画面消去時の突入電流を低減する制御方法を用いることによって、液晶駆動ユニット３４が受信するデータラッチイネーブル信号の入力時間は異なり、データラッチイネーブル信号に対応する信号時間は互いに交錯し、突入電流を低減することができ、液晶駆動ユニット３４に属する電源システム負担を軽減し、さらに部品コストを節約する。

【0046】

上記の好ましい実施形態は、本発明の特徴および精神をより明確に説明されるためのものであって、本発明はこれらの実施形態によって何ら限定されるものではない。その目的は、本発明の特許出願の範囲内での様々な変更を網羅することである。

【符号の説明】

【0047】

３０：コレステリック液晶表示装置
３２：コレステリック液晶表示パネル
３４：液晶駆動ユニット
４０：画素マトリックス
４００２：赤画素マトリックス
４００４：青画素マトリックス
４００６：緑画素マトリックス
ＣＯＭ：共通電極
ＳＥＧ：分割電極
ＤＬＥ Ｒ：赤データラッチイネーブル信号
ＤＬＥ Ｂ：青データラッチイネーブル信号
ＤＬＥ Ｇ：緑データラッチイネーブル信号
５０：タイミング制御チップ
６０：リセット段階
７０ａ、７０ｂ：赤出力電圧
７２ａ、７２ｂ：青出力電圧
７４ａ、７４ｂ：緑出力電圧
ＣＬＫ：クロック波形
Ｔｎ、Ｔｎ’：信号時間
Ｔ０：自然復帰時間

【図1】

【図2】

【図3】

【図4】

【図5】