特許 7447995 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-03-04

(45)【発行日】2024-03-12

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H01L 21/76 20060101AFI20240305BHJP

   H01L 29/78 20060101ALI20240305BHJP

   H01L 29/12 20060101ALI20240305BHJP

   H01L 29/739 20060101ALI20240305BHJP

   H01L 29/06 20060101ALI20240305BHJP

   H01L 21/336 20060101ALI20240305BHJP

   H01L 29/861 20060101ALI20240305BHJP

   H01L 29/868 20060101ALI20240305BHJP

【ＦＩ】

H01L29/78 652R

H01L29/78 652T

H01L29/78 652Q

H01L29/78 657D

H01L29/78 652M

H01L29/78 655G

H01L29/78 655B

H01L29/78 655D

H01L29/78 655F

H01L29/78 653A

H01L29/78 652J

H01L29/78 652D

H01L29/78 652P

H01L29/78 658H

H01L29/91 D

H01L29/91 F

H01L29/91 J

H01L29/91 L

【請求項の数】 23

(21)【出願番号】P 2022518108

(86)(22)【出願日】2021-04-28

(86)【国際出願番号】 JP2021016926

(87)【国際公開番号】W WO2021221092

(87)【国際公開日】2021-11-04

【審査請求日】2022-04-27

(31)【優先権主張番号】P 2020081020

(32)【優先日】2020-05-01

(33)【優先権主張国・地域又は機関】JP

(73)【特許権者】

【識別番号】000005234

【氏名又は名称】富士電機株式会社

(74)【代理人】

【識別番号】110000877

【氏名又は名称】弁理士法人ＲＹＵＫＡ国際特許事務所

(72)【発明者】

【氏名】吉田 崇一

【審査官】恩田 和彦

(56)【参考文献】

【文献】特開２０１９－１４５６１３（ＪＰ，Ａ）

【文献】特開２０１９－１６１１２５（ＪＰ，Ａ）

【文献】国際公開第２０１８／１１０７０３（ＷＯ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２１／７６

Ｈ０１Ｌ ２９／１２

Ｈ０１Ｌ ２９／７８

Ｈ０１Ｌ ２９／７３９

Ｈ０１Ｌ ２９／０６

Ｈ０１Ｌ ２１／３３６

Ｈ０１Ｌ ２９／８６１

(57)【特許請求の範囲】

【請求項1】

半導体基板に設けられ、前記半導体基板のおもて面側に第１導電型のエミッタ領域を有し、前記半導体基板の裏面側に第２導電型のコレクタ領域を有するトランジスタ部と、
前記半導体基板に設けられ、前記半導体基板の裏面側に第１導電型のカソード領域を有するダイオード部と、
前記半導体基板のおもて面と平行な面において、予め定められた延伸方向に延伸して設けられた複数のトレンチ部と、
前記半導体基板の上方に設けられ、前記半導体基板のおもて面と電気的に接続されるエミッタ電極と
を備え、
前記エミッタ電極と前記半導体基板のおもて面とを電気的に接続するためのコンタクトホールの前記延伸方向における端部Ｅ１から前記半導体基板の裏面に向かう直線を第１垂線とし、
前記第１垂線に対して予め定められた角度θ１を成すとともに前記コンタクトホールの前記延伸方向における前記端部Ｅ１を通る直線を第１直線とし、
前記第１直線が前記半導体基板の裏面と交わる位置を位置Ｍ１とし、
前記位置Ｍ１は、前記延伸方向において前記カソード領域の外側に位置し、
前記角度θ１は、２０°以上、８０°以下であり、
前記半導体基板のおもて面側におもて面側ライフタイム低減領域が設けられ、
前記おもて面側ライフタイム低減領域の前記延伸方向における端部Ｅ２は、前記コンタクトホールの前記延伸方向における前記端部Ｅ１よりも、前記カソード領域側に位置し、
前記半導体基板のおもて面において、前記トランジスタ部における前記複数のトレンチ部の延伸方向と、前記ダイオード部における前記複数のトレンチ部の延伸方向が等しい
半導体装置。

【請求項2】

前記角度θ１は３０°以上、６０°以下である
請求項１に記載の半導体装置。

【請求項3】

前記おもて面側ライフタイム低減領域の前記延伸方向における前記端部Ｅ２は、前記カソード領域の外側に位置する
請求項１または２に記載の半導体装置。

【請求項4】

前記おもて面側ライフタイム低減領域の前記延伸方向における前記端部Ｅ２は、前記第１直線よりも前記カソード領域側に位置する
請求項１から３のいずれか一項に記載の半導体装置。

【請求項5】

前記おもて面側ライフタイム低減領域の前記延伸方向における端部Ｅ２は、前記位置Ｍ１と前記カソード領域との間に設けられる
請求項１から４のいずれか一項に記載の半導体装置。

【請求項6】

前記おもて面側ライフタイム低減領域の前記延伸方向における前記端部Ｅ２は、前記延伸方向において、前記位置Ｍ１と、前記コンタクトホールの前記延伸方向における前記端部Ｅ１との間に設けられる
請求項１から４のいずれか一項に記載の半導体装置。

【請求項7】

前記おもて面側ライフタイム低減領域の前記延伸方向における前記端部Ｅ２から前記半導体基板の裏面に向かう直線を第２垂線とし、
前記第２垂線に対して予め定められた角度θ２を成すとともに前記おもて面側ライフタイム低減領域の前記延伸方向における前記端部Ｅ２を通る直線を第２直線とし、
前記第２直線が前記半導体基板の裏面と交わる位置を位置Ｎ２とし、
前記位置Ｎ２は、前記延伸方向において前記カソード領域の外側に位置し、
前記角度θ２は、２０°以上、８０°以下である
請求項１から６のいずれか一項に記載の半導体装置。

【請求項8】

半導体基板に設けられ、前記半導体基板のおもて面側に第１導電型のエミッタ領域を有し、前記半導体基板の裏面側に第２導電型のコレクタ領域を有するトランジスタ部と、
前記半導体基板に設けられ、前記半導体基板の裏面側に第１導電型のカソード領域を有するダイオード部と、
前記半導体基板のおもて面と平行な面において、予め定められた配列方向に配列して設けられた複数のトレンチ部と
前記半導体基板の上方に設けられ、前記半導体基板のおもて面と電気的に接続されるエミッタ電極と、
を備え、
前記ダイオード部における前記複数のトレンチ部の延伸方向と同一の延伸方向に延伸して設けられた複数のトレンチ部を有する前記トランジスタ部において、前記エミッタ電極と前記エミッタ領域とを電気的に接続するためのコンタクトホールの前記配列方向における端部Ｅ３から前記半導体基板の裏面に向かう直線を第３垂線とし、
前記第３垂線に対して予め定められた角度θ３を成すとともに前記コンタクトホールの前記配列方向における前記端部Ｅ３を通る直線を第３直線とし、
前記第３直線が前記半導体基板の裏面と交わる位置を位置Ｍ３とし、
前記位置Ｍ３は、前記配列方向において前記カソード領域の外側に位置し、
前記角度θ３は、２０°以上、８０°以下である
半導体装置。

【請求項9】

前記角度θ３は３０°以上、６０°以下である
請求項８に記載の半導体装置。

【請求項10】

前記半導体基板のおもて面側におもて面側ライフタイム低減領域が設けられ、
前記おもて面側ライフタイム低減領域の前記配列方向における端部Ｅ４は、前記コンタクトホールの前記配列方向における前記端部Ｅ３よりも、前記カソード領域側に位置する
請求項８または９に記載の半導体装置。

【請求項11】

前記おもて面側ライフタイム低減領域の前記配列方向における前記端部Ｅ４は、前記カソード領域の外側に位置する
請求項１０に記載の半導体装置。

【請求項12】

前記おもて面側ライフタイム低減領域の前記配列方向における前記端部Ｅ４は、前記第３直線よりも前記カソード領域側に位置する
請求項１０または１１に記載の半導体装置。

【請求項13】

前記おもて面側ライフタイム低減領域の前記配列方向における前記端部Ｅ４から前記半導体基板の裏面に向かう直線を第４垂線とし、
前記第４垂線に対して予め定められた角度θ４を成すとともに前記おもて面側ライフタイム低減領域の前記配列方向における前記端部Ｅ４を通る直線を第４直線とし、
前記第４直線が前記半導体基板の裏面と交わる位置を位置Ｎ４とし、
前記位置Ｎ４は、前記配列方向において前記カソード領域の外側に位置し、
前記角度θ４は、２０°以上、８０°以下である
請求項１０から１２のいずれか一項に記載の半導体装置。

【請求項14】

前記おもて面側ライフタイム低減領域の前記配列方向における前記端部Ｅ４は、前記位置Ｍ３と前記カソード領域との間に設けられる
請求項１０から１３のいずれか一項に記載の半導体装置。

【請求項15】

前記配列方向において、前記位置Ｍ３は、前記おもて面側ライフタイム低減領域の前記端部Ｅ４よりも前記トランジスタ部側に設けられる
請求項１０から１４のいずれか一項に記載の半導体装置。

【請求項16】

前記トランジスタ部は、前記半導体基板のおもて面から前記エミッタ領域よりも深い位置まで設けられ、ゲート電位が印加される１つ以上のゲートトレンチ部を有する
請求項１から１５のいずれか一項に記載の半導体装置。

【請求項17】

前記トランジスタ部は、前記半導体基板のおもて面から前記エミッタ領域よりも深い位置まで設けられ、ゲート電位とは異なる電位が印加される１つ以上のダミートレンチ部を有する
請求項１から１６のいずれか一項に記載の半導体装置。

【請求項18】

前記ダイオード部は、前記半導体基板のおもて面から前記エミッタ領域よりも深い位置まで設けられ、ゲート電位とは異なる電位が印加される１つ以上のダミートレンチ部を有する
請求項１から１７のいずれか一項に記載の半導体装置。

【請求項19】

前記半導体基板において前記トランジスタ部および前記ダイオード部の間に設けられ、前記半導体基板のおもて面側に前記エミッタ領域を有さず、前記半導体基板の裏面側に前記コレクタ領域を有する境界部を備える
請求項１から１８のいずれか一項に記載の半導体装置。

【請求項20】

前記境界部は、前記半導体基板のおもて面から前記エミッタ領域よりも深い位置まで設けられ、ゲート電位とは異なる電位が印加される１つ以上のダミートレンチ部を有する
請求項１９に記載の半導体装置。

【請求項21】

前記トランジスタ部のメサ部であって、前記エミッタ領域を備え、かつ前記境界部に最も近いメサ部は、ダミートレンチ部に挟まれている
請求項１９または２０に記載の半導体装置。

【請求項22】

前記半導体基板のおもて面と前記エミッタ電極との間に設けられた層間絶縁膜を備え、
前記層間絶縁膜には、前記半導体基板のおもて面と前記エミッタ電極とを電気的に接続するために開口されたコンタクトホールが設けられている
請求項１から２１のいずれか一項に記載の半導体装置。

【請求項23】

前記角度θ１は４５°以下である
請求項１から７のいずれか一項に記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置に関する。

【背景技術】

【0002】

絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）等のトランジスタ部と、ダイオード部とを同一基板に形成した半導体装置が知られている（例えば、特許文献１または２参照）。
特許文献１ 特開２０１５－１８５７４２号公報
特許文献２ 国際公開第２０１８／１１０７０３号

【解決しようとする課題】

【0003】

半導体装置の耐量を向上することが好ましい。

【一般的開示】

【0004】

本発明の第１の態様においては、半導体基板に設けられ、半導体基板のおもて面側に第１導電型のエミッタ領域を有し、半導体基板の裏面側に第２導電型のコレクタ領域を有するトランジスタ部と、半導体基板に設けられ、半導体基板の裏面側に第１導電型のカソード領域を有するダイオード部と、半導体基板のおもて面と平行な面において、予め定められた延伸方向に延伸して設けられた複数のトレンチ部と、半導体基板の上方に設けられ、半導体基板のおもて面と電気的に接続されるエミッタ電極とを備え、エミッタ電極と半導体基板のおもて面とを電気的に接続するためのコンタクトホールの延伸方向における端部Ｅ１から半導体基板の裏面に向かう直線を第１垂線とし、第１垂線に対して予め定められた角度θ１を成すとともにコンタクトホールの延伸方向における端部Ｅ１を通る直線を第１直線とし、第１直線が半導体基板の裏面と交わる位置を位置Ｍ１とし、位置Ｍ１は、延伸方向においてカソード領域の外側に位置し、角度θ１は、２０°以上、８０°以下である半導体装置を提供する。

【0005】

角度θ１は３０°以上、６０°以下であってよい。

【0006】

半導体装置は、半導体基板のおもて面側におもて面側ライフタイム低減領域が設けられてよい。おもて面側ライフタイム低減領域の延伸方向における端部Ｅ２は、コンタクトホールの延伸方向における端部Ｅ１よりも、カソード領域側に位置してよい。

【0007】

おもて面側ライフタイム低減領域の延伸方向における端部Ｅ２は、カソード領域の外側に位置してよい。

【0008】

おもて面側ライフタイム低減領域の延伸方向における端部Ｅ２は、第１直線よりもカソード領域側に位置してよい。

【0009】

おもて面側ライフタイム低減領域の延伸方向における端部Ｅ２は、延伸方向において、位置Ｍ１と、コンタクトホールの延伸方向における端部Ｅ１との間に設けられてよい。

【0010】

おもて面側ライフタイム低減領域の延伸方向における端部Ｅ２から半導体基板の裏面に向かう直線を第２垂線とし、第２垂線に対して予め定められた角度θ２を成すとともにおもて面側ライフタイム低減領域の延伸方向における端部Ｅ２を通る直線を第２直線とし、第２直線が半導体基板の裏面と交わる位置を位置Ｎ２とし、位置Ｎ２は、延伸方向においてカソード領域の外側に位置し、角度θ２は、２０°以上、８０°以下であってよい。

【0011】

本発明の第２の態様においては、半導体基板に設けられ、半導体基板のおもて面側に第１導電型のエミッタ領域を有し、半導体基板の裏面側に第２導電型のコレクタ領域を有するトランジスタ部と、半導体基板に設けられ、半導体基板の裏面側に第１導電型のカソード領域を有するダイオード部と、半導体基板のおもて面と平行な面において、予め定められた配列方向に配列して設けられた複数のトレンチ部と半導体基板の上方に設けられ、半導体基板のおもて面と電気的に接続されるエミッタ電極と、を備え、エミッタ電極とエミッタ領域とを電気的に接続するためのコンタクトホールの配列方向における端部Ｅ３から半導体基板の裏面に向かう直線を第３垂線とし、第３垂線に対して予め定められた角度θ３を成すとともにコンタクトホールの配列方向における端部Ｅ３を通る直線を第３直線とし、第３直線が半導体基板の裏面と交わる位置を位置Ｍ３とし、位置Ｍ３は、配列方向においてカソード領域の外側に位置し、角度θ３は、２０°以上、８０°以下である半導体装置を提供する。

【0012】

角度θ３は３０°以上、６０°以下であってよい。

【0013】

半導体装置は、半導体基板のおもて面側におもて面側ライフタイム低減領域が設けられてよい。おもて面側ライフタイム低減領域の配列方向における端部Ｅ４は、コンタクトホールの配列方向における端部Ｅ３よりも、カソード領域側に位置してよい。

【0014】

おもて面側ライフタイム低減領域の配列方向における端部Ｅ４は、カソード領域の外側に位置してよい。

【0015】

おもて面側ライフタイム低減領域の配列方向における端部Ｅ４は、第３直線よりもカソード領域側に位置してよい。

【0016】

おもて面側ライフタイム低減領域の配列方向における端部Ｅ４から半導体基板の裏面に向かう直線を第４垂線とし、第４垂線に対して予め定められた角度θ４を成すとともにおもて面側ライフタイム低減領域の配列方向における端部Ｅ４を通る直線を第４直線とし、第４直線が半導体基板の裏面と交わる位置を位置Ｎ４とし、位置Ｎ４は、配列方向においてカソード領域の外側に位置し、角度θ４は、２０°以上、８０°以下であってよい。

【0017】

トランジスタ部は、半導体基板のおもて面からエミッタ領域よりも深い位置まで設けられ、ゲート電位が印加される１つ以上のゲートトレンチ部を有してよい。

【0018】

トランジスタ部は、半導体基板のおもて面からエミッタ領域よりも深い位置まで設けられ、ゲート電位とは異なる電位が印加される１つ以上のダミートレンチ部を有してよい。

【0019】

ダイオード部は、半導体基板のおもて面からエミッタ領域よりも深い位置まで設けられ、ゲート電位とは異なる電位が印加される１つ以上のダミートレンチ部を有してよい。

【0020】

半導体基板においてトランジスタ部およびダイオード部の間に設けられ、半導体基板のおもて面側にエミッタ領域を有さず、半導体基板の裏面側にコレクタ領域を有する境界部を備えてよい。

【0021】

境界部は、半導体基板のおもて面からエミッタ領域よりも深い位置まで設けられ、ゲート電位とは異なる電位が印加される１つ以上のダミートレンチ部を有してよい。

【0022】

トランジスタ部のメサ部であって、エミッタ領域を備え、かつ境界部に最も近いメサ部は、ダミートレンチ部に挟まれていてよい。

【0023】

半導体装置は、半導体基板のおもて面とエミッタ電極との間に設けられた層間絶縁膜を備えてよい。層間絶縁膜には、半導体基板のおもて面とエミッタ電極とを電気的に接続するために開口されたコンタクトホールが設けられていてよい。

【0024】

上記の発明の概要は、本発明の特徴の全てを列挙したものではない。これらの特徴群のサブコンビネーションも発明となりうる。

【図面の簡単な説明】

【0025】

【図1】本発明の一つの実施形態に係る半導体装置１００のおもて面の構造を示す図である。

【図2A】図１に示した半導体装置１００の領域１３０の一例を示す上面図である。

【図2B】図２Ａに示した半導体装置１００のａ－ａ'断面の一例を示す図である。

【図2C】図２Ａに示した半導体装置１００のｂ－ｂ'断面の一例を示す図である。

【図3A】図１に示した半導体装置１００の領域１３０の一例を示す上面図である。

【図3B】図３Ａに示した半導体装置１００のｃ－ｃ'断面の一例を示す図である。

【図4A】図１に示した半導体装置１００の領域１３０の一例を示す上面図である。

【図4B】図４Ａに示した半導体装置１００のｄ－ｄ'断面の一例を示す図である。

【図5A】図１に示した半導体装置１００の領域１３０の一例を示す上面図である。

【図5B】図５Ａに示した半導体装置１００のｅ－ｅ'断面の一例を示す図である。

【図6A】おもて面側ライフタイム低減領域９２を有する半導体基板１０の濃度分布を説明するための図である。

【図6B】おもて面側ライフタイム低減領域９２を有する半導体基板１０の濃度分布を説明するための図である。

【発明を実施するための形態】

【0026】

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

【0027】

本明細書においては半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は重力方向に限定されない。

【0028】

各実施例においては、第１導電型をｎ型（Ｎ型と表記する場合がある）、第２導電型をｐ型（Ｐ型と表記する場合がある）とした例を示しているが、第１導電型をｐ型、第２導電型をｎ型としてもよい。この場合、各実施例における基板、層、領域等の導電型は、それぞれ逆の極性となる。

【0029】

本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。本明細書では、半導体基板の上面と平行な面をＸＹ面とし、半導体基板の上面と垂直な深さ方向をＺ軸とする。なお、本明細書においては、半導体基板の上面をおもて面と称して、半導体基板の下面を裏面と称する。

【0030】

本明細書においてドーピング濃度とは、ドナーまたはアクセプタ化した不純物の濃度を指す。本明細書において、ドナーおよびアクセプタの濃度差をドーピング濃度とする場合がある。また、ドーピングされた領域におけるドーピング濃度分布がピークを有する場合、当該ピーク値を当該ドーピング領域におけるドーピング濃度としてよい。ドーピングされた領域におけるドーピング濃度がほぼ均一な場合等においては、当該ドーピング領域におけるドーピング濃度の平均値をドーピング濃度としてよい。

【0031】

図１は、本発明の一つの実施形態に係る半導体装置１００のおもて面の構造を示す図である。半導体装置１００は、半導体基板１０を備える。半導体基板１０は、シリコン基板であってよく、炭化シリコン基板であってよく、窒化ガリウム等の窒化物半導体基板等であってもよい。本例の半導体基板１０はシリコン基板である。本明細書では、上面視における半導体基板１０の外周の端部を、外周端１４０とする。上面視とは、半導体基板１０のおもて面側からＺ軸と平行に見た場合を指す。

【0032】

半導体装置１００は、活性部１２０、ゲートランナー部５１およびエッジ終端構造部１５０を備える。活性部１２０は、半導体装置１００をオン状態に制御した場合に半導体基板１０のおもて面と裏面との間で主電流が流れる領域である。つまり、半導体基板１０のおもて面から裏面、または裏面からおもて面に、半導体基板１０の内部を深さ方向に電流が流れる領域である。

【0033】

ゲートランナー部５１の少なくとも一部は、半導体基板１０のおもて面と平行な面において、活性部１２０と外周端１４０との間に設けられる。ゲートランナー部５１は、ポリシリコンまたは金属等の導電材料で形成されており、活性部１２０に設けられる素子にゲート電圧を供給する。ゲートランナー部５１は、半導体基板１０の上方または内部に形成されており、半導体基板１０とゲートランナー部５１とは絶縁膜で絶縁されている。ゲートランナー部５１は、半導体基板１０のおもて面と平行な面において、活性部１２０を囲んで配置されてよい。ゲートランナー部５１の一部は、活性部１２０に形成されてもよい。ゲートランナー部５１の一部は、活性部１２０をＸ軸方向に横断して設けられてよい。

【0034】

ゲートランナー部５１は、活性部１２０の外に設けられるゲートパッド１１６と電気的に接続される。ゲートパッド１１６は、活性部１２０と外周端１４０との間に配置されてよい。活性部１２０と外周端１４０との間には、エミッタ電極と電気的に接続されるエミッタパッド等のパッドが設けられてよい。

【0035】

活性部１２０には、トランジスタ部７０およびダイオード部８０が設けられている。トランジスタ部７０およびダイオード部８０の間には、境界部９０が設けられてもよい。本明細書では、トランジスタ部７０、ダイオード部８０および境界部９０をそれぞれ素子部または素子領域と称する場合がある。素子部が設けられた領域を活性部１２０としてよい。なお、半導体基板１０の上面視において２つの素子部に挟まれた領域も活性部１２０とする。

【0036】

図１の例では、素子部に挟まれてゲートランナー部５１が設けられている領域も活性部１２０に含めている。活性部１２０は、半導体基板１０の上面視においてエミッタ電極が設けられた領域、および、エミッタ電極が設けられた領域に挟まれた領域とすることもできる。図１の例では、トランジスタ部７０、ダイオード部８０および境界部９０の上方にエミッタ電極が設けられる。

【0037】

トランジスタ部７０は、ＩＧＢＴ等のトランジスタを含む。ダイオード部８０は、半導体基板１０のおもて面において、予め定められた第１方向においてトランジスタ部７０と交互に配置されている。第１方向は、図１におけるＸ軸方向である。本明細書では第１方向を配列方向と称する場合がある。

【0038】

それぞれのダイオード部８０には、半導体基板１０の裏面に接する領域にＮ＋型のカソード領域８２が設けられている。ダイオード部８０は、半導体基板１０の裏面にカソード領域８２が設けられた領域である。本例の半導体装置１００において、半導体基板１０の裏面に接する領域のうちカソード領域８２以外の領域は、Ｐ＋型のコレクタ領域である。

【0039】

ダイオード部８０は、カソード領域８２をＺ軸方向に投影した領域である。ただし、図１において破線で示すように、カソード領域８２をＺ軸方向に投影した領域を活性部１２０の端部（例えばゲートランナー部５１に接する位置）までＹ軸方向に延伸した領域も、ダイオード部８０とする。

【0040】

トランジスタ部７０は、半導体基板１０の裏面にコレクタ領域が形成され、且つ、半導体基板１０のおもて面にＮ＋型のエミッタ領域を含む単位構造が周期的に形成された領域である。境界部９０は、半導体基板１０の裏面にコレクタ領域が形成された領域のうち、トランジスタ部７０以外の領域である。

【0041】

活性部１２０において、Ｘ軸方向における両端には、トランジスタ部７０が設けられてよい。活性部１２０は、ゲートランナー部５１によりＹ軸方向に分割されてよい。活性部１２０のそれぞれの分割領域には、トランジスタ部７０およびダイオード部８０がＸ軸方向に交互に配置されている。

【0042】

エッジ終端構造部１５０は、半導体基板１０のおもて面において、活性部１２０と半導体基板１０の外周端１４０との間に設けられる。本例のエッジ終端構造部１５０は、ゲートランナー部５１と外周端１４０との間に設けられる。エッジ終端構造部１５０は、半導体基板１０のおもて面において活性部１２０を囲むように環状に配置されてよい。本例のエッジ終端構造部１５０は、半導体基板１０の外周端１４０に沿って配置されている。エッジ終端構造部１５０は、半導体基板１０のおもて面側の電界集中を緩和する。エッジ終端構造部１５０は、例えばガードリング、フィールドプレート、リサーフおよびこれらを組み合わせた構造を有する。

【0043】

図２Ａは、図１に示した半導体装置１００の領域１３０の一例を示す上面図である。本例の半導体装置１００は、半導体基板１０に設けられた、ＩＧＢＴ等のトランジスタを含むトランジスタ部７０、および、ＦＷＤ（Ｆｒｅｅ Ｗｈｅｅｌ Ｄｉｏｄｅ）等のダイオードを含むダイオード部８０を有する半導体チップである。

【0044】

半導体基板１０のおもて面において、トランジスタ部７０およびダイオード部８０の間には、境界部９０が設けられる。半導体基板１０のおもて面とは、半導体基板１０において対向する２つの主面の一方を指す。図２Ａにおいてはチップ端部周辺のチップ上面を示しており、他の領域を省略している。

【0045】

また、図２Ａにおいては半導体装置１００における半導体基板１０の活性領域を示すが、図１に示したように半導体装置１００は、活性領域を囲んでエッジ終端構造部１５０を有してよい。

【0046】

本例の半導体装置１００は、半導体基板１０のおもて面側の内部に形成されたゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１７、エミッタ領域１２、ベース領域１４およびコンタクト領域１５を備える。また、本例の半導体装置１００は、半導体基板１０のおもて面の上方に設けられたエミッタ電極５２およびゲート金属層５０を備える。エミッタ電極５２およびゲート金属層５０は互いに分離して設けられる。

【0047】

エミッタ電極５２およびゲート金属層５０と、半導体基板１０のおもて面２１との間には層間絶縁膜が形成されるが、図２Ａでは省略している。本例の層間絶縁膜には、コンタクトホール５４、コンタクトホール５５およびコンタクトホール５６が、当該層間絶縁膜を貫通して形成される。

【0048】

エミッタ電極５２は、層間絶縁膜に開口されたコンタクトホール５４を通って、半導体基板１０のおもて面２１におけるエミッタ領域１２、コンタクト領域１５およびベース領域１４と電気的に接続する。また、エミッタ電極５２は、コンタクトホール５６を通って、ダミートレンチ部３０内のダミー導電部と接続される。エミッタ電極５２とダミー導電部との間には、不純物がドープされたポリシリコン等の、導電性を有する材料で形成された接続部５７が設けられてよい。接続部５７は、半導体基板１０のおもて面に形成される。

【0049】

ゲート金属層５０は、コンタクトホール５５を通って、ゲートランナー部５１と接触する。ゲートランナー部５１は、不純物がドープされたポリシリコン等の半導体で形成される。ゲートランナー部５１は、半導体基板１０のおもて面において、ゲートトレンチ部４０内のゲート導電部と接続される。つまりゲートランナー部５１は、半導体基板１０のおもて面において、ゲートトレンチ部４０の一部分と、コンタクトホール５５との間に渡って形成される。

【0050】

エミッタ電極５２およびゲート金属層５０は、金属を含む材料で形成される。例えば、各電極の少なくとも一部の領域はアルミまたはアルミシリコン合金で形成される。各電極は、アルミ等で形成された領域の下層にチタンやチタン化合物等で形成されたバリアメタルを有してよく、コンタクトホール内においてタングステン等で形成されたプラグを有してもよい。

【0051】

トランジスタ部７０には、１つ以上のゲートトレンチ部４０が、各トレンチの配列方向に沿って所定の間隔で配列される。ゲートトレンチ部４０の内部のゲート導電部は、ゲート金属層５０と電気的に接続され、ゲート電位が印加される。トランジスタ部７０には、１つ以上のダミートレンチ部３０が配列方向に沿って所定の間隔で配列されてよい。ダミートレンチ部３０の内部のダミー導電部には、ゲート電位とは異なる電位が印加される。本例のダミー導電部は、エミッタ電極５２と電気的に接続され、エミッタ電位が印加される。

【0052】

トランジスタ部７０においては、配列方向に沿って１つ以上のゲートトレンチ部４０と、１つ以上のダミートレンチ部３０とが交互に形成されてよい。また、ダミートレンチ部３０は、ダイオード部８０および境界部９０において配列方向に沿って所定の間隔で配列される。なお、トランジスタ部７０は、ダミートレンチ部３０が設けられず、ゲートトレンチ部４０のみで構成されてもよい。

【0053】

ゲートトレンチ部４０およびダミートレンチ部３０は、半導体基板１０のおもて面において予め定められた延伸方向に延伸して形成される。本例のトランジスタ部７０におけるダミートレンチ部３０の一部は、直線形状を有しており、上述した配列方向とは垂直な延伸方向に延伸して形成される。ダミートレンチ部３０は、２つの直線部分の先端を接続したＵ字形状を有していてもよい。図２Ａの例においては、トランジスタ部７０のダミートレンチ部３０が直線形状を有し、ダイオード部８０および境界部９０におけるダミートレンチ部３０がＵ字形状を有しているが、ダミートレンチ部３０の形状は図２Ａの例に限定されない。トランジスタ部７０のダミートレンチ部３０の少なくとも一部がＵ字形状を有してよく、ダイオード部８０および境界部９０におけるダミートレンチ部３０の少なくとも一部が直線形状を有していてもよい。

【0054】

図２ＡにおいてはＸ軸方向をトレンチ部の配列方向とする。また、Ｙ軸方向をトレンチ部の延伸方向とする。Ｘ軸およびＹ軸は、半導体基板１０のおもて面と平行な面内において互いに直交する軸である。また、Ｘ軸およびＹ軸と直交する軸をＺ軸とする。本明細書では、Ｚ軸方向を深さ方向と称する場合がある。

【0055】

図２Ａの例におけるゲートトレンチ部４０は、直線部分と、２つの直線部分を接続する接続部分を有する。直線部分は、上述した延伸方向に延伸して形成される。それぞれのトレンチ部の直線部分は平行に形成される。接続部分は、半導体基板１０のおもて面において曲線形状を有してよい。

【0056】

ゲートトレンチ部４０の先端における接続部分において、ゲートトレンチ部４０内のゲート導電部と、ゲートランナー部５１とが接続する。ゲートトレンチ部４０は、延伸方向（Ｙ軸方向）において、ダミートレンチ部３０よりもゲートランナー部５１側に突出して設けられてよい。ゲートトレンチ部４０の当該突出部分が、ゲートランナー部５１と接続する。

【0057】

エミッタ電極５２は、ゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１７、エミッタ領域１２、ベース領域１４およびコンタクト領域１５の上方に形成される。ウェル領域１７は、ゲート金属層５０が設けられる側の活性領域の端部から、所定の範囲で形成される。本例においてウェル領域１７のＹ軸方向の端部は、ベース領域１４の端部に接続されている。ウェル領域１７の拡散深さは、ゲートトレンチ部４０およびダミートレンチ部３０の深さよりも深くてよい。ゲートトレンチ部４０およびダミートレンチ部３０の、ゲート金属層５０側の一部の領域はウェル領域１７に形成される。ダミートレンチ部３０の延伸方向の端の底は、ウェル領域１７に覆われていてよい。

【0058】

半導体基板１０は、第１導電型を有し、ウェル領域１７は半導体基板１０とは異なる第２導電型を有する。本例の半導体基板１０はＮ－型であり、ウェル領域１７はＰ＋型である。各トレンチ部に挟まれた領域であるメサ部には、ベース領域１４が形成される。ベース領域１４は、ウェル領域１７よりもドーピング濃度の低い第２導電型である。本例のベース領域１４はＰ－型である。なお、導電型における＋および－の記号は、＋の場合は相対的にドーピング濃度が高く、－の場合は相対的にドーピング濃度が低いことを示す。

【0059】

それぞれのメサ部においてベース領域１４の上面には、ベース領域１４よりもドーピング濃度の高い第２導電型のコンタクト領域１５が選択的に形成されてよい。本例のコンタクト領域１５はＰ＋型である。また、トランジスタ部７０においては、ベース領域１４の上面に、半導体基板１０よりもドーピング濃度が高い第１導電型のエミッタ領域１２が選択的に形成される。本例のエミッタ領域１２はＮ＋型である。本例において、ダイオード部８０および境界部９０のメサ部には、エミッタ領域１２が形成されない。

【0060】

コンタクト領域１５およびエミッタ領域１２のそれぞれは、隣接する一方のトレンチ部から、他方のトレンチ部まで形成される。トランジスタ部７０の１つ以上のコンタクト領域１５および１つ以上のエミッタ領域１２は、トレンチ部の延伸方向に沿って交互にメサ部の上面に露出するように形成される。

【0061】

ダイオード部８０および境界部９０のメサ部には、トランジスタ部７０における少なくとも一つのコンタクト領域１５と対向する領域にコンタクト領域１５が形成される。図２Ａの例では、ダイオード部８０および境界部９０のメサ部には、トランジスタ部７０において最もゲート金属層５０側のコンタクト領域１５と対向する領域に、コンタクト領域１５が形成されており、他の領域にはベース領域１４が形成されている。

【0062】

トランジスタ部７０において、コンタクトホール５４は、コンタクト領域１５およびエミッタ領域１２の各領域の上方に形成される。コンタクトホール５４は、ベース領域１４およびウェル領域１７に対応する領域には形成されない。

【0063】

ダイオード部８０および境界部９０において、コンタクトホール５４は、コンタクト領域１５およびベース領域１４の上方に形成される。本例においてトランジスタ部７０、ダイオード部８０および境界部９０のコンタクトホール５４は、各トレンチ部の延伸方向において同一の長さを有する。

【0064】

なお、ダイオード部８０において、トレンチ部が形成されなくてもよい。この場合の延伸方向は、トランジスタ部７０のトレンチ部の延伸方向としてよく、ダイオード部８０のコンタクトホール端と最も近い半導体装置の辺に垂直な方向を延伸方向としてもよい。

【0065】

境界部９０は、半導体基板１０のおもて面側のメサ部において、第１導電型のエミッタ領域１２が設けられておらず、半導体基板１０の裏面側にコレクタ領域が設けられた領域を指す。なお、図２Ａにおいては、半導体基板１０の裏面側に設けられたカソード領域８２について、おもて面側に投影した場合の位置を示している。境界部９０には、ダミートレンチ部３０が設けられている。

【0066】

メサ部９４－１、メサ部９４－２およびメサ部９４－３は、それぞれ、トランジスタ部７０、ダイオード部８０および境界部９０に設けられたメサ部である。境界メサ部９４－３には、ダイオード部８０のメサ部９４－２と同一の配置で、ベース領域１４およびコンタクト領域１５が設けられている。メサ部９４－２およびメサ部９４－３においては、ベース領域１４のおもて面２１における面積は、コンタクト領域１５の面積よりも大きい。ただし、境界メサ部９４－３における半導体基板１０の裏面には、コレクタ領域２２が設けられている。複数の境界メサ部９４－３のうち、最もトランジスタ部７０側に配置される１つの境界メサ部９４－３のおもて面２１は、ベース領域１４ではなくコンタクト領域１５に覆われていてもよい。他の（実施）例においても同様である。

【0067】

メサ部９４－４は、トランジスタ部７０において最もダイオード部８０側に配置されたメサ部である。メサ部９４－４には、トランジスタ部７０と同一の配置で、エミッタ領域１２およびコンタクト領域１５が設けられている。

【0068】

なお、境界部９０またはダイオード部８０のベース領域１４は、トランジスタ部７０のベース領域１４よりも、ドーピング濃度が小さくてよい。境界部９０またはダイオード部８０のベース領域１４のドーピング濃度のピーク値は、トランジスタ部７０のベース領域１４のドーピング濃度のピーク値の０．１倍以下であってよい。また、境界部９０またはダイオード部８０のベース領域１４は、トランジスタ部７０のベース領域１４よりも、おもて面２１からの深さ方向に沿ったドーピング濃度の積分値が小さくてよい。境界部９０またはダイオード部８０のベース領域１４における、深さ方向に沿ったドーピング濃度の積分値は、トランジスタ部７０のベース領域１４における深さ方向のドーピング濃度の積分値の０．１倍以下であってよい。これにより、逆回復電流を小さくできる。

【0069】

図２Ｂは、図２Ａに示した半導体装置１００のａ－ａ'断面の一例を示す図である。ａ－ａ'断面は、Ｘ－Ｚ面と平行で、且つ、トランジスタ部７０のエミッタ領域１２を通る断面である。

【0070】

本例の半導体装置１００は、当該断面において、半導体基板１０、層間絶縁膜２６、エミッタ電極５２およびコレクタ電極２４を有する。エミッタ電極５２は、半導体基板１０および層間絶縁膜２６の上面に形成される。

【0071】

コレクタ電極２４は、半導体基板１０の裏面２３に形成される。裏面とは、おもて面とは逆側の面を指す。エミッタ電極５２およびコレクタ電極２４は、金属等の導電材料で形成される。また本明細書において、基板、層、領域等の各部材のエミッタ電極５２側の面または端部を上面または上端、コレクタ電極２４側の面または端部を下面または下端と称する。また、エミッタ電極５２とコレクタ電極２４とを結ぶ方向をＺ軸方向（深さ方向）とする。

【0072】

半導体基板１０は、シリコン基板であってよく、炭化シリコン基板であってよく、窒化ガリウム等の窒化物半導体基板等であってもよい。半導体基板１０のおもて面２１側には、Ｐ－型のベース領域１４が形成される。

【0073】

当該断面において、トランジスタ部７０の各メサ部９４の上面側には、Ｎ＋型のエミッタ領域１２およびＰ－型のベース領域１４が、半導体基板１０のおもて面２１側から順番に形成される。ベース領域１４の下には、Ｎ＋型の蓄積領域１６が更に形成されていてもよい。

【0074】

当該断面において、ダイオード部８０および境界部９０の各メサ部９４の上面側には、Ｐ－型のベース領域１４が形成されている。ダイオード部８０および境界部９０の各メサ部９４には、エミッタ領域１２が形成されなくてもよい。また、ダイオード部８０および境界部９０の各メサ部９４には、蓄積領域１６が形成されなくてもよい。

【0075】

トランジスタ部７０において、蓄積領域１６の下面にはＮ－型のドリフト領域１８が形成される。ドリフト領域１８とベース領域１４との間に、ドリフト領域１８よりも高濃度の蓄積領域１６を設けることで、キャリア注入促進効果（ＩＥ効果）を高めて、オン電圧を低減することができる。

【0076】

ダイオード部８０および境界部９０において、ベース領域１４の下面には、ドリフト領域１８が形成される。トランジスタ部７０およびダイオード部８０の双方において、ドリフト領域１８の下面にはＮ－型のバッファ領域２０が形成される。

【0077】

バッファ領域２０は、ドリフト領域１８の下面側に形成される。バッファ領域２０のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。バッファ領域２０は、ベース領域１４の下面側から広がる空乏層が、Ｐ＋型のコレクタ領域２２およびＮ＋型のカソード領域８２に到達することを防ぐフィールドストップ層として機能してよい。

【0078】

バッファ領域２０は、深さ方向におけるドーピング濃度分布において複数のピークを有してよい。例えば、バッファ領域２０におけるドーピング濃度分布は４つのピークを有する。バッファ領域２０おけるドーピング濃度のピークは、プロトン注入および熱処理で形成した水素ドナーの濃度ピークであってよい。

【0079】

トランジスタ部７０および境界部９０において、バッファ領域２０の下面には、Ｐ＋型のコレクタ領域２２が形成される。ダイオード部８０において、バッファ領域２０の下面には、Ｎ＋型のカソード領域８２が形成される。

【0080】

半導体基板１０のおもて面２１側には、１以上のゲートトレンチ部４０、および、１以上のダミートレンチ部３０が形成される。各トレンチ部は、半導体基板１０のおもて面２１から、ベース領域１４を貫通して、ドリフト領域１８に到達する。即ち、本例のゲートトレンチ部４０およびダミートレンチ部３０は、おもて面２１からエミッタ領域１２よりも深い位置まで設けられる。エミッタ領域１２、コンタクト領域１５および蓄積領域１６の少なくともいずれかが設けられている領域においては、各トレンチ部はこれらの領域も貫通して、ドリフト領域１８に到達する。

【0081】

ゲートトレンチ部４０は、半導体基板１０のおもて面２１側に形成されたゲートトレンチ、ゲート絶縁膜４２およびゲート導電部４４を有する。ゲート絶縁膜４２は、ゲートトレンチの内壁を覆って形成される。ゲート絶縁膜４２は、ゲートトレンチの内壁の半導体を酸化または窒化して形成してよい。ゲート導電部４４は、ゲートトレンチの内部においてゲート絶縁膜４２よりも内側に形成される。つまりゲート絶縁膜４２は、ゲート導電部４４と半導体基板１０とを絶縁する。ゲート導電部４４は、不純物が添加されたポリシリコン等の導電材料で形成される。

【0082】

ゲート導電部４４は、Ｚ軸方向において、少なくとも隣接するベース領域１４と対向する領域を含む。ゲートトレンチ部４０は、半導体基板１０のおもて面２１において層間絶縁膜２６により覆われる。本例では、図２Ａに示したゲートトレンチ部４０の先端において、ゲート導電部４４が、ゲートランナー部５１を介してゲート金属層５０と電気的に接続する。ゲート導電部４４に所定の電圧が印加されると、ベース領域１４のうちゲートトレンチ部４０に接する界面の表層にチャネルが形成される。

【0083】

ダミートレンチ部３０は、当該断面において、ゲートトレンチ部４０と同一の構造を有してよい。ダミートレンチ部３０は、半導体基板１０のおもて面２１側に形成されたダミートレンチ、ダミー絶縁膜３２およびダミー導電部３４を有する。ダミー絶縁膜３２は、ダミートレンチの内壁を覆って形成される。ダミー導電部３４は、ダミートレンチの内部に形成され、且つ、ダミー絶縁膜３２よりも内側に形成される。ダミー絶縁膜３２は、ダミー導電部３４と半導体基板１０とを絶縁する。ダミー導電部３４は、ゲート導電部４４と同一の材料で形成されてよい。ダミートレンチ部３０は、深さ方向においてゲートトレンチ部４０と同一の長さを有してよい。

【0084】

ダミートレンチ部３０は、半導体基板１０のおもて面２１において層間絶縁膜２６により覆われる。本例では、図２Ａに示したようにコンタクトホール５６および接続部５７を介して、ダミー導電部３４がエミッタ電極５２と電気的に接続する。

【0085】

図２Ｃは、図２Ａに示した半導体装置１００のｂ－ｂ'断面の一例を示す図である。ｂ－ｂ'断面は、Ｙ－Ｚ面と平行で、且つ、境界部９０のコンタクトホール５４を通る断面である。なお、図２Ｃにおいてはダイオード部８０を含む断面を示している。

【0086】

ｂ－ｂ'断面においては、半導体基板１０のおもて面２１側にベース領域１４、コンタクト領域１５およびウェル領域１７が設けられている。コンタクト領域１５は、ベース領域１４に選択的に形成されている。ウェル領域１７は、トレンチ部の延伸方向においてベース領域１４よりも外側に、ベース領域１４よりも深くまで形成されている。

【0087】

端部Ｅ１は、エミッタ電極５２と半導体基板１０のおもて面２１とを電気的に接続するためのコンタクトホール５４の延伸方向における端部である。また、端部Ｅ１は、絶縁膜５９の延伸方向における端部であってもよい。絶縁膜５９は、エミッタ電極５２と半導体基板１０との間に設けられている。端部Ｅ１の深さ方向の位置は、おもて面２１に対応する。端部Ｅ１は、上面視において、ウェル領域１７の延伸方向における端部位置Ｙｄよりもダイオード部８０の内側（即ち、Ｙ軸方向の正側）に設けられている。端部位置Ｙｄからおもて面２１に向かう垂線Ｙ１とおもて面２１とが交差する位置を位置Ｙｄｕとし、端部位置Ｙｄから裏面２３に向かう垂線Ｙ１と裏面２３とが交差する位置を位置Ｙｄｂとする。位置Ｙｄｕは、端部Ｅ１よりもダイオード部８０の外側に設けられている。

【0088】

第１直線Ｓ１は、端部Ｅ１から半導体基板１０の裏面２３に向かう第１垂線Ｐ１と予め定められた角度θ１を成し、且つ、端部Ｅ１を通る直線である。角度θ１は、２０°以上であってよく、３０°以上であってよい。また、角度θ１は８０°以下であってよく、６０°以下であってよい。角度θ１は、４５°であってもよい。第１垂線Ｐ１は、端部Ｅ１を通り、Ｚ軸方向に延伸する直線である。第１垂線Ｐ１と裏面２３との交点をＦ１とする。

【0089】

位置Ｍ１は、延伸方向において、第１直線Ｓ１が半導体基板１０の裏面２３と交わる位置である。位置Ｍ１は、延伸方向において、カソード領域８２の外側に位置する。本例のカソード領域８２は、位置Ｍ１よりもダイオード部８０の内側（即ち、Ｙ軸方向の正側）に設けられている。位置Ｆ１と位置Ｙｄｂとの距離は、位置Ｆ１と位置Ｍ１との距離よりも短くてよい。このように、カソード領域８２をコンタクトホール５４の延伸方向における端部Ｅ１よりもダイオード部８０の内側に配置することにより、ダイオード部８０の逆回復時におけるピーク電流を抑制して、半導体装置１００の耐量を向上することができる。

【0090】

例えば、角度θ１が４５°の場合、カソード領域８２は、おもて面２１と平行な面において、端部Ｅ１に対して、半導体基板１０のＺ軸方向の厚みＷ_０よりも、ダイオード部８０の内側に設けられる。一例において、半導体基板１０のＺ軸方向の厚みＷ_０は、５０μｍ以上、６５０μｍ以下である。なお、本例では、Ｙ軸方向の負側の構造について説明したが、半導体基板１０の反対側であるＹ軸方向の正側においても同一の構造を有してもよい。

【0091】

図３Ａは、図１に示した半導体装置１００の領域１３０の一例を示す上面図である。本例の半導体装置１００は、おもて面側ライフタイム低減領域９２を備える点で図２Ａの例と相違する。

【0092】

おもて面側ライフタイム低減領域９２は、ダイオード部８０と、境界部９０の一部の領域とに設けられる。おもて面側ライフタイム低減領域９２は、半導体基板１０のおもて面２１側に設けられている。おもて面側ライフタイム低減領域９２は、半導体基板１０の深さ方向における中央と、半導体基板１０のおもて面２１との間の予め定められた深さ位置に選択的に形成される。

【0093】

おもて面側ライフタイム低減領域９２は、半導体基板１０の内部に不純物を注入すること等により意図的にライフタイムキラーを導入した領域である。意図的にライフタイムキラーを導入した領域の電子または正孔のキャリアのライフタイムの値は、意図的にライフタイムキラーを導入していない領域のキャリアのライフタイムよりも小さい。ライフタイムキラーは、キャリアの再結合中心であって、結晶欠陥であってよく、空孔、複空孔、空孔等により形成されたダングリングボンド、これらと半導体基板１０を構成する元素との複合欠陥、転位、ヘリウム、ネオンなどの希ガス元素、白金などの金属元素などでよい。一例としておもて面側ライフタイム低減領域９２は、ヘリウム等のイオンを、当該深さ位置に照射することで形成される。

【0094】

境界部９０においておもて面側ライフタイム低減領域９２が設けられる領域は、ダイオード部８０に隣接している。一方で、トランジスタ部７０には、おもて面側ライフタイム低減領域９２が設けられていない。

【0095】

ダイオード部８０におもて面側ライフタイム低減領域９２を設けることで、ダイオード部８０におけるキャリアライフタイムを調整して、逆回復時における損失を低減することができる。また、境界部９０を設け、境界部９０にもおもて面側ライフタイム低減領域９２を設けているので、トランジスタ部７０におもて面側ライフタイム低減領域９２を設けなくとも、トランジスタ部７０からダイオード部８０に流入する正孔のライフタイムを制御することができる。

【0096】

トランジスタ部７０におもて面側ライフタイム低減領域９２を設けないので、半導体基板１０のおもて面２１側からヘリウム等のイオンを照射しても、トランジスタ部７０におけるゲート絶縁膜等にダメージを与えない。このため、トランジスタ部７０における閾値電圧等の変動を抑制できる。また、半導体基板１０のおもて面２１側からヘリウム等のイオンを照射できるので、イオンの照射位置を浅くすることができ、おもて面側ライフタイム低減領域９２の深さ位置を精度よく制御できる。

【0097】

また、半導体基板１０の裏面２３側からヘリウム等のイオンを照射する場合に比べて、ヘリウム等のイオンを照射する加速エネルギーを小さくできるので、マスク等のコストを低減できる。ヘリウム等のイオンを照射する加速エネルギーは、照射するイオンが半導体基板１０を透過しない（突き抜けない）値であってよい。

【0098】

カソード領域８２は、延伸方向において、メサ部９４－２の一部の領域に形成されている。例えば、カソード領域８２は、最も外側（ゲートランナー部５１側）のコンタクト領域１５よりも内側に形成される。

【0099】

図３Ｂは、図３Ａに示した半導体装置１００のｃ－ｃ'断面の一例を示す図である。ｃ－ｃ'断面は、Ｙ－Ｚ面と平行で、且つ、境界部９０のコンタクトホール５４を通る断面である。本例の半導体装置１００は、おもて面側ライフタイム低減領域９２を備える点で図２Ｃの例と相違する。

【0100】

おもて面側ライフタイム低減領域９２は、ベース領域１４よりも下側に形成される。おもて面側ライフタイム低減領域９２は、ウェル領域１７の下端よりも下側に形成されてよく、ウェル領域１７の下端よりも上側に形成されてもよい。本例のおもて面側ライフタイム低減領域９２は、深さ方向におけるピーク位置がウェル領域１７の下端よりも下側となるように形成されている。

【0101】

端部Ｅ２は、おもて面側ライフタイム低減領域９２の延伸方向における端部である。端部Ｅ２の深さ方向の位置は、おもて面側ライフタイム低減領域９２の半導体基板１０の深さ方向におけるピーク位置であってよい。端部Ｅ２は、コンタクトホール５４の延伸方向における端部Ｅ１よりも、カソード領域８２側に位置する。また、端部Ｅ２は、ウェル領域１７の延伸方向における端部位置Ｙｄよりもダイオード部８０の内側に設けられている。端部Ｅ２は、カソード領域８２の外側に位置しており、おもて面側ライフタイム低減領域９２がカソード領域８２よりもダイオード部８０の外側（即ち、Ｙ軸方向の負側）に延伸して設けられている。

【0102】

端部Ｅ２は、延伸方向において、第１直線Ｓ１よりもダイオード部８０の内側に設けられてよい。本例の端部Ｅ２は、延伸方向において、位置Ｍ１と端部Ｅ１との間に設けられている。即ち、おもて面側ライフタイム低減領域９２は、位置Ｍ１よりもダイオード部８０の外側（即ち、Ｙ軸方向の負側）に延伸している。角度θ１が４５°の場合、延伸方向における端部Ｅ１と端部Ｅ２との距離は、半導体基板１０のＺ軸方向の厚みよりも小さくなる。

【0103】

ただし、端部Ｅ２は、延伸方向において、位置Ｍ１とカソード領域８２との間に設けられてもよい。この場合、おもて面側ライフタイム低減領域９２は、位置Ｍ１まで延伸せずに、位置Ｍ１よりもダイオード部８０の内側（即ち、Ｙ軸方向の正側）で終端する。おもて面側ライフタイム低減領域９２は、端部Ｅ２から半導体装置１００のチップの外側には設けられていない。なお、端部Ｅ１、第１垂線Ｐ１、第１直線Ｓ１および位置Ｍ１の関係は、図２Ｃの場合と同一である。

【0104】

第２直線Ｓ２は、端部Ｅ２から半導体基板１０の裏面２３に向かう第２垂線Ｐ２と予め定められた角度θ２を成し、且つ、端部Ｅ２を通る直線である。角度θ２は、２０°以上であってよく、３０°以上であってよい。また、角度θ２は、８０°以下であってよく、６０°以下であってよい。角度θ２は、４５°であってもよい。角度θ２は、角度θ１と同一であっても、異なっていてもよい。第２垂線Ｐ２は、端部Ｅ２を通り、Ｚ軸方向に延伸する直線である。

【0105】

位置Ｎ２は、延伸方向（即ち、Ｙ軸方向）において、第２直線Ｓ２が半導体基板１０の裏面２３と交わる位置である。位置Ｎ２は、延伸方向において、カソード領域８２の外側に位置する。このように、本例のカソード領域８２は、おもて面側ライフタイム低減領域９２の端部Ｅ２よりもさらにダイオード部８０の内側に位置する。これにより、ダイオード部８０の逆回復時におけるピーク電流を抑制して、半導体装置１００の耐量を向上することができる。また、本例のおもて面側ライフタイム低減領域９２は、延伸方向において、カソード領域８２よりも広い範囲に設けられる。これにより、カソード領域８２の外側から注入される正孔のライフタイムを適切に制御することができる。

【0106】

図４Ａは、図１に示した半導体装置１００の領域１３０の一例を示す上面図である。本例では、境界部９０の配置が図２Ａの場合と相違する。本例の半導体装置１００は、おもて面側ライフタイム低減領域９２を備えていない。

【0107】

メサ部９４－４は、トランジスタ部７０においてエミッタ領域１２を備え、且つ、境界部９０に最も近いメサ部９４である。メサ部９４－４には、トランジスタ部７０と同一の配置で、エミッタ領域１２およびコンタクト領域１５が設けられている。メサ部９４－４は、ダミートレンチ部３０に挟まれている。そのため、メサ部９４－４では、トランジスタ部７０のオン動作時にチャネルが形成されない。

【0108】

ダイオード部８０がオン状態のとき、カソード領域８２から注入された電子は、静電ポテンシャル分布に従って、ダイオード部８０のベース領域１４だけでなく境界部９０およびトランジスタ部７０のベース領域１４にも流れる。このとき、ゲートがオン状態であると、電子がチャネルを通ってエミッタ領域１２に流出し、ダイオード部８０のベース領域１４から正孔が注入され難くなる。メサ部９４－４をダミートレンチ部３０で挟むことで、電子がチャネルを通ってエミッタ領域１２に流れることを、防ぐことができる。

【0109】

図４Ｂは、図４Ａに示した半導体装置１００のｄ－ｄ'断面の一例を示す図である。ｄ－ｄ'断面は、Ｘ－Ｚ面と平行で、且つ、トランジスタ部７０のエミッタ領域１２を通る断面である。

【0110】

端部Ｅ３は、エミッタ電極５２とエミッタ領域１２とを電気的に接続するためのコンタクトホール５４の配列方向における端部である。また、端部Ｅ３は、トランジスタ部７０と境界部９０との間に設けられたダミートレンチ部３０を覆う層間絶縁膜２６の、配列方向における端部であってもよい。端部Ｅ３の深さ方向の位置は、おもて面２１に対応する。

【0111】

第３直線Ｓ３は、配列方向において、端部Ｅ３から半導体基板１０の裏面２３に向かう第３垂線Ｐ３と予め定められた角度θ３を成し、且つ、端部Ｅ３を通る直線である。角度θ３は、３０°以上であってよい。また、角度θ３は６０°以下であってよい。角度θ３は、４５°であってもよい。第３垂線Ｐ３は、端部Ｅ３を通り、Ｚ軸方向に延伸する直線である。

【0112】

位置Ｍ３は、第３直線Ｓ３が半導体基板１０の裏面２３と交わる位置である。位置Ｍ３は、配列方向において、カソード領域８２の外側に位置する。例えば、角度θ３が４５°の場合、カソード領域８２は、おもて面２１と平行な面において、端部Ｅ３に対して、半導体基板１０のＺ軸方向の厚みよりも離れて設けられる。トランジスタ部７０のおもて面２１には、ベース領域１４よりも高いドーピング濃度のコンタクト領域１５が設けられている。また、境界部９０のうち最もトランジスタ部７０側に配置される境界メサ部９４－３には、おもて面２１の全面にコンタクト領域１５が設けられている場合がある。ダイオード部８０がオン状態のときには、ベース領域１４だけでなくコンタクト領域１５からも正孔がドリフト領域１８に注入され、カソード領域８２に向かって流れる。そのため、逆回復電流が増加することがある。位置Ｍ３よりもカソード領域８２がトランジスタ部７０から離れていることで、カソード領域８２のおもて面２１側に配置されたベース領域１４からの正孔注入が支配的となる。これにより、コンタクト領域１５の影響を小さくし、逆回復電流を小さくできる。

【0113】

図５Ａは、図１に示した半導体装置１００の領域１３０の一例を示す上面図である。本例では、おもて面側ライフタイム低減領域９２を備える点で図４Ａの場合と相違する。

【0114】

おもて面側ライフタイム低減領域９２は、半導体基板１０のおもて面２１と平行な面において、ダイオード部８０のカソード領域８２よりも広い領域を覆って設けられる。おもて面側ライフタイム低減領域９２は、Ｘ軸方向およびＹ軸方向の両方において、カソード領域８２よりも広い範囲に設けられてよい。これにより、カソード領域８２の外側から注入されるキャリアのライフタイムを適切に制御することができる。

【0115】

本例のメサ部９４－４は、ダミートレンチ部３０に挟まれており、トランジスタ部７０のオン動作にチャネルが形成されない。そのため、製造バラツキ等でヘリウムイオン等の照射位置がずれた場合であっても、トランジスタ部７０における閾値電圧等の変動を抑制できる。トランジスタ部７０は、複数のメサ部９４－４を有してよい。

【0116】

図５Ｂは、図５Ａに示した半導体装置１００のｅ－ｅ'断面の一例を示す図である。ｅ－ｅ'断面は、Ｘ－Ｚ面と平行で、且つ、トランジスタ部７０のエミッタ領域１２を通る断面である。

【0117】

端部Ｅ４は、おもて面側ライフタイム低減領域９２の配列方向における端部である。端部Ｅ４の深さ方向の位置は、おもて面側ライフタイム低減領域９２の半導体基板１０の深さ方向におけるピーク位置であってよい。端部Ｅ４は、コンタクトホール５４の配列方向における端部Ｅ３よりも、カソード領域８２側に位置する。端部Ｅ４は、境界部９０内に設けられている。端部Ｅ４は、カソード領域８２の外側に位置する。即ち、おもて面側ライフタイム低減領域９２は、配列方向において、カソード領域８２の外側にまで延伸して設けられている。

【0118】

端部Ｅ４は、配列方向において、第３直線Ｓ３よりもダイオード部８０の内側に設けられてよい。本例の端部Ｅ４は、配列方向において、位置Ｍ３と端部Ｅ３との間に設けられている。即ち、おもて面側ライフタイム低減領域９２は、位置Ｍ３よりもダイオード部８０の外側（即ち、Ｘ軸方向の負側）に延伸している。角度θ３が４５°の場合、配列方向における端部Ｅ３と端部Ｅ４との距離は、半導体基板１０のＺ軸方向の厚みＷ_０よりも小さくなる。

【0119】

ただし、端部Ｅ４は、配列方向において、位置Ｍ３とカソード領域８２との間に設けられてもよい。この場合、おもて面側ライフタイム低減領域９２は、位置Ｍ３まで延伸せずに、位置Ｍ３よりもダイオード部８０の内側（即ち、Ｘ軸方向の正側）で終端する。おもて面側ライフタイム低減領域９２は、端部Ｅ４からトランジスタ部７０側には設けられていない。なお、端部Ｅ３、第３垂線Ｐ３、第３直線Ｓ３および位置Ｍ３の関係は、図４Ｂの場合と同一である。

【0120】

第４直線Ｓ４は、端部Ｅ４から半導体基板１０の裏面２３に向かう第４垂線Ｐ４と予め定められた角度θ４を成し、且つ、端部Ｅ４を通る直線である。例えば、角度θ４は、３０°以上であってよい。また、角度θ４は、６０°以下であってよい。角度θ４は、４５°であってもよい。角度θ４は、角度θ３と同一であっても、異なっていてもよい。第４垂線Ｐ４は、端部Ｅ４を通り、Ｚ軸方向に延伸する直線である。

【0121】

位置Ｎ４は、配列方向（Ｘ軸方向）において、第４直線Ｓ４が半導体基板１０の裏面２３と交わる位置である。位置Ｎ４は、配列方向において、カソード領域８２の外側に位置する。端部Ｅ４は、コンタクトホール５４の配列方向における端部Ｅ３よりも、カソード領域８２側に位置する。このように、本例のカソード領域８２は、おもて面側ライフタイム低減領域９２の端部Ｅ４よりもさらにトランジスタ部７０から離間して配置される。これにより、ダイオード部８０の逆回復時におけるピーク電流を抑制して、半導体装置１００の耐量を向上することができる。

【0122】

本例の位置Ｍ３は、配列方向において、端部Ｅ４の位置と同一である。ただし、おもて面側ライフタイム低減領域９２は、配列方向において、位置Ｍ３が端部Ｅ４よりもトランジスタ部７０側に設けられるように配置されてもよい。これにより、トランジスタ部７０とおもて面側ライフタイム低減領域９２との距離をさらに大きくできるので、製造バラツキ等でヘリウムイオン等の照射位置がずれた場合であっても、トランジスタ部７０における閾値電圧等の変動を抑制できる。

【0123】

おもて面側ライフタイム低減領域９２は、ｅ－ｅ'断面において、ダイオード部８０の全体と、境界部９０においてダイオード部８０と隣接する一部の領域とに設けられる。境界部９０は、ダイオード部８０に隣接する少なくとも１つのメサ部９４においておもて面側ライフタイム低減領域９２を有し、トランジスタ部７０に隣接する少なくとも１つのメサ部９４においておもて面側ライフタイム低減領域９２を有さなくてよい。おもて面側ライフタイム低減領域９２は、いずれかのトレンチ部の下方で終端していてよく、いずれかのメサ部９４の下方で終端していてもよい。

【0124】

境界部９０を設けることで、Ｎ＋型のカソード領域８２と、トランジスタ部７０との距離を大きくすることができる。そして、境界部９０の一部におもて面側ライフタイム低減領域９２を形成することで、トランジスタ部７０からダイオード部８０に注入される正孔のライフタイムを適切に制御することができ、逆回復時の損失を低減できる。

【0125】

おもて面側ライフタイム低減領域９２は、ダイオード部８０の全体および境界部９０の一部に形成されるので、配列方向においてカソード領域８２よりも広い領域に渡って形成される。おもて面側ライフタイム低減領域９２は、配列方向において、境界部９０の半分以上の領域に渡って形成されてよい。

【0126】

あるいは、境界部９０でおもて面側ライフタイム低減領域９２が形成された領域の配列方向の長さは、境界部９０でおもて面側ライフタイム低減領域９２が形成されていない領域の配列方向の長さより長くてよい。例えば、おもて面側ライフタイム低減領域９２は、境界部９０のうち、トランジスタ部７０に隣接する１つのメサ部９４以外の領域に形成されてよい。これにより、トランジスタ部７０からダイオード部８０に注入される正孔のライフタイムを容易に制御できる。

【0127】

マスク２００は、おもて面側ライフタイム低減領域９２を形成する工程で用いられる。本例では、マスク２００を用いて半導体基板１０のおもて面２１側からヘリウムイオンを照射することで、おもて面側ライフタイム低減領域９２を形成する。マスク２００は、レジスト等を塗布して所定形状にパターニングして形成されてよい。マスク２００に覆われた領域にはおもて面側ライフタイム低減領域９２が形成されない。

【0128】

レジスト等を塗布して形成するマスク２００は、半導体基板１０のおもて面２１上に形成された構造物に接するように形成されてよい。本例では、半導体基板１０のおもて面２１上に形成された構造物はエミッタ電極５２である。金属やシリコンといった素材で形成するハードマスクは、半導体基板１０のおもて面２１に形成された電極や保護膜、層間絶縁膜といた構造物に傷や欠損等を与えないように、エミッタ電極５２からおもて面２１よりも外側（＋Ｚ軸方向）に所定距離だけ離して形成する必要がある。そのため、半導体基板１０のおもて面２１側内部またはおもて面２１の外側に設けた表面構造との微細な位置合わせが困難となる。本例のように、半導体基板１０のおもて面２１上に形成された構造物に接するようにマスク２００を形成することで、極めて微細な表面構造との位置合わせが容易となる。

【0129】

おもて面側ライフタイム低減領域９２は、エミッタ電極５２より前に形成してよい。本例のおもて面側ライフタイム低減領域９２は、各トレンチ部、ベース領域１４、蓄積領域１６およびエミッタ領域１２を形成した後に形成される。

【0130】

本例では、半導体基板１０のおもて面２１側からヘリウムイオンを照射するので、裏面側からヘリウムイオンを照射する場合に比べて、おもて面側ライフタイム低減領域９２の深さ位置を精度よく制御できる。また、トランジスタ部７０はマスク２００に覆われているので、ヘリウムイオンの照射によるゲートトレンチ部４０へのダメージを防ぐことができる。また、ヘリウムイオンを浅い位置に照射するので、ハードマスクを用いなくともよい。このため、コストを低減できる。なお、おもて面側ライフタイム低減領域９２は、半導体基板１０の裏面２３からヘリウムイオンを照射して形成されてもよい。

【0131】

図６Ａは、おもて面側ライフタイム低減領域９２を有する半導体基板１０の濃度分布を説明するための図である。本例のおもて面側ライフタイム低減領域９２は、ヘリウムイオンを半導体基板１０のおもて面２１側から照射して形成している。ヘリウムイオンに替えて水素イオンを注入してもよい。ｍ－ｍ断面は、おもて面側ライフタイム低減領域９２が設けられたダイオード部８０の任意の断面である。本例では、ｍ－ｍ断面の、おもて面側ライフタイム低減領域９２における再結合中心のＺ軸方向における濃度分布、ネットドーピング濃度分布およびキャリアライフタイム分布を示している。

【0132】

おもて面側ライフタイム低減領域９２におけるライフタイムキラー（再結合中心）の濃度は、所定の深さ位置においてピーク濃度Ｎｐとなる。当該深さ位置は、半導体基板１０の深さ方向の中央よりもおもて面２１側におけるドリフト領域１８に配置される。ピーク濃度Ｎｐの半値０．５Ｎｐより高濃度のライフタイムキラーを有する領域を、おもて面側ライフタイム低減領域９２の領域としてよい。

【0133】

ヘリウムイオン等をおもて面２１側から照射する場合は、ピーク位置から半導体基板１０のおもて面２１まで、ピーク濃度Ｎｐより低い濃度のライフタイムキラーが裾を引くように分布している。一方で、ピーク位置よりも半導体基板１０の裏面２３側におけるライフタイムキラーの濃度は、ピーク位置よりも半導体基板１０のおもて面２１側におけるライフタイムキラーの濃度よりも急峻に低下する。おもて面側ライフタイム低減領域９２の濃度分布は、裏面２３には届かなくてもよい。

【0134】

また、おもて面２１からピーク濃度Ｎｐの位置まで連続して裾を引く分布であれば、ピーク濃度Ｎｐの深さ位置が半導体基板１０の深さ方向の中間位置よりも裏面２３側にあってもよい。

【0135】

なお、図６Ａに示される再結合中心の濃度分布は、上述したようにヘリウム濃度であってもよいし、水素イオンであってもよいし、ヘリウム照射または水素イオン注入によって形成された結晶欠陥密度であってもよい。結晶欠陥は、格子間ヘリウム、格子間水素、空孔、複空孔等、空孔等により形成されたダングリングボンドであってよい。これらの結晶欠陥により、キャリアの再結合中心が形成される。形成された再結合中心のエネルギー準位（トラップ準位）を介して、キャリアの再結合が促進される。再結合中心濃度は、トラップ準位密度に対応する。

【0136】

バッファ領域２０のなかで、斜線で示した複数の領域（本例では４つ領域）は、バッファ領域２０のドーピング濃度分布のピーク濃度となる位置を含む領域である。斜線で示した複数の領域のそれぞれの深さ方向の幅は、一例として、ピーク位置を中心として、ピークドーピング濃度の半値全幅に相当してよい。

【0137】

おもて面側ライフタイム低減領域９２の再結合中心濃度のピーク位置ｘ_ｌは、バッファ領域２０の複数のピーク位置のうち、最もおもて面２１側に位置するピーク位置ｘ_ｍからおもて面２１側に離れていてよい。バッファ領域２０が水素ドナーを含む場合、水素ドナー濃度の極大値を示すピーク位置では、水素が空孔やダングリングボンドを終端して、再結合中心濃度が低下する場合がある。このため、おもて面側ライフタイム低減領域９２の再結合中心濃度のピーク位置をバッファ領域２０のピーク位置から離して、水素による終端の影響を低減してよい。さらに、おもて面側ライフタイム低減領域９２の再結合中心濃度のピーク位置は、バッファ領域２０の複数のピーク位置の間に形成されてもよい。これによっても、水素による終端の影響を低減する効果を有する。

【0138】

図６Ａに示されるキャリアライフタイム分布は、再結合中心濃度のピーク濃度位置に略対応する位置で、最小値τ_ｍｉｎとなる。おもて面２１に近いベース領域１４では、キャリアライフタイム分布は、τ_ｍｉｎよりも大きな値τ_１を有して良い。ライフタイムキラーを導入していない他の深さ方向の領域では、キャリアライフタイム分布は、再結合中心濃度のピーク濃度位置よりも深い領域で、ほぼ一様な値（τ_０とする）で分布してよい。バッファ領域２０では、水素による空孔やダングリングボンドの終端効果により、キャリアライフタイムはτ_０程度の値で分布してよい。キャリアライフタイムがτ_０から減少する位置ｘ_ｎは、バッファ領域２０の複数のピーク濃度のうち、最もおもて面２１側に位置するピーク位置ｘ_ｍよりもおもて面２１側に位置してよい。なお、おもて面２１および裏面２３近傍のキャリアライフタイムは、ドーピング濃度が高いため、τ_０よりも小さくなってよい。

【0139】

図６Ｂは、おもて面側ライフタイム低減領域９２を有する半導体基板１０の濃度分布を説明するための図である。本例のおもて面側ライフタイム低減領域９２は、ヘリウムイオンを半導体基板１０の裏面２３側から照射して形成している。ヘリウムイオンに替えて水素イオンを注入してもよい。ｎ－ｎ断面は、おもて面側ライフタイム低減領域９２が設けられたダイオード部８０の任意の断面である。本例では、ｎ－ｎ断面の、おもて面側ライフタイム低減領域９２における再結合中心のＺ軸方向における濃度分布、ネットドーピング濃度分布およびキャリアライフタイム分布を示している。

【0140】

おもて面２１側からヘリウムイオン等を照射する場合と同様に、半導体基板１０の深さ方向の中央よりもおもて面２１側におけるドリフト領域１８においてピーク濃度Ｎｐとなる。

【0141】

ヘリウムイオン等を裏面２３側から照射する場合は、ピーク位置から半導体基板１０の裏面２３まで、ピーク濃度Ｎｐより低い濃度のライフタイムキラーが裾を引くように分布している。一方で、ピーク位置よりも半導体基板１０のおもて面２１側におけるライフタイムキラーの濃度は、ピーク位置よりも半導体基板１０の裏面２３側におけるライフタイムキラーの濃度よりも急峻に低下する。おもて面側ライフタイム低減領域９２の濃度分布は、おもて面２１には届かなくてもよい。

【0142】

図６Ｂに示されるキャリアライフタイム分布は、再結合中心濃度のピーク濃度位置に略対応する位置で、最小値τ_ｍｉｎとなる。裏面２３に近い領域では、キャリアライフタイム分布は、τ_ｍｉｎよりも大きな値τ_１を有して良い。ライフタイムキラーを導入していない他の深さ方向の領域では、キャリアライフタイム分布は、再結合中心濃度のピーク濃度位置よりも深い領域で、ほぼ一様な値（τ_０とする）で分布してよい。

【0143】

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。

【0144】

請求の範囲、明細書、および図面中において示した方法における動作、手順、ステップ、および段階等の各処理の実行順序は、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。

【符号の説明】

【0145】

１０・・・半導体基板、１２・・・エミッタ領域、１４・・・ベース領域、１５・・・コンタクト領域、１６・・・蓄積領域、１７・・・ウェル領域、１８・・・ドリフト領域、２０・・・バッファ領域、２１・・・おもて面、２２・・・コレクタ領域、２３・・・裏面、２４・・・コレクタ電極、２６・・・層間絶縁膜、・・・３０・・・ダミートレンチ部、３２・・・ダミー絶縁膜、３４・・・ダミー導電部、４０・・・ゲートトレンチ部、４２・・・ゲート絶縁膜、４４・・・ゲート導電部、５０・・・ゲート金属層、５１・・・ゲートランナー部、５２・・・エミッタ電極、５４・・・コンタクトホール、５５・・・コンタクトホール、５６・・・コンタクトホール、５７・・・接続部、５９・・・絶縁膜、７０・・・トランジスタ部、８０・・・ダイオード部、８２・・・カソード領域、９０・・・境界部、９２・・・おもて面側ライフタイム低減領域、９４・・・メサ部、１００・・・半導体装置、１１６・・・ゲートパッド、１２０・・・活性部、１３０・・・領域、１４０・・・外周端、１５０・・・エッジ終端構造部、２００・・・マスク

【図1】

【図2A】

【図2B】

【図2C】

【図3A】

【図3B】

【図4A】

【図4B】

【図5A】

【図5B】

【図6A】

【図6B】