知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B1)
(11)【特許番号】
(24)【登録日】2024-03-05
(45)【発行日】2024-03-13
(54)【発明の名称】ＤＣ－ＤＣコンバータおよび制御方法
(51)【国際特許分類】
H02M 3/28 20060101AFI20240306BHJP
【ＦＩ】
H02M3/28 H
【請求項の数】
6
(21)【出願番号】P 2023161550
(22)【出願日】2023-09-25
【審査請求日】2023-10-27
【早期審査対象出願】
(73)【特許権者】
【識別番号】000003942
【氏名又は名称】日新電機株式会社
(74)【代理人】
【識別番号】110000338
【氏名又は名称】弁理士法人 ＨＡＲＡＫＥＮＺＯ ＷＯＲＬＤ ＰＡＴＥＮＴ ＆ ＴＲＡＤＥＭＡＲＫ
(72)【発明者】
【氏名】前地 洋明
【審査官】栗栖 正和
(56)【参考文献】
【文献】特開２０２２－０４３６２７（ＪＰ，Ａ）
【文献】特開２０２２－０８００８１（ＪＰ，Ａ）
【文献】特開２０２０－００５３３１（ＪＰ，Ａ）
【文献】米国特許出願公開第２０２０／０２２８０１７（ＵＳ，Ａ１）
【文献】米国特許出願公開第２０１２／００１４１３８（ＵＳ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０２Ｍ ３／２８
(57)【特許請求の範囲】
【請求項1】
複数のスイッチング素子を含み、第１端子対の間に２つのレグを有したブリッジ回路と、複数のスイッチング素子を含み、第２端子対の間に２つのレグを有したブリッジ回路と、
トランスを有し、前記２つのブリッジ回路の間に接続される変換部と、
前記２つのブリッジ回路の各スイッチング素子のスイッチングを制御する制御部と、を備えたＤＣ－ＤＣコンバータであって、
前記制御部は、
前記トランスについての換算電圧として表した、前記第１端子対および前記第２端子対における端子間電圧のうち、より大きくない方の端子間電圧を第１電圧Ｖｓｍａｌｌと称し、より小さくない方の端子間電圧を第２電圧Ｖｌａｒｇｅと称したとき、
前記第１端子対側から前記第２端子対側へと送電する電力または電流に応じて、前記第１電圧側における前記ブリッジ回路と、前記第２電圧側における前記ブリッジ回路と、の間のブリッジ間位相差φＢを決定し、
前記第１電圧の前記第２電圧に対する比と前記ブリッジ間位相差とに基づいて、前記第１電圧側の前記ブリッジ回路における前記２つのレグ間での第１レグ間位相差を決定し、
前記第１レグ間位相差に前記比を乗じて、前記第２電圧側の前記ブリッジ回路における前記２つのレグ間での第２レグ間位相差を決定し、
前記各スイッチング素子におけるデューティを固定して、決定した前記ブリッジ間位相差と前記第１レグ間位相差と前記第２レグ間位相差とに従って、前記各スイッチング素子のスイッチングを制御し、
前記第１レグ間位相差は、第１関係式（１）および第２関係式（２）を満たす範囲において第３関係式（３）を最小とするφｌａｒｇｅの値とする、ＤＣ－ＤＣコンバータ。
φｌａｒｇｅ≦（Ｖｌａｒｇｅ／Ｖｓｍａｌｌ）×（π－φＢ） （１）
φｌａｒｇｅ≦（Ｖｌａｒｇｅ／（Ｖｌａｒｇｅ－Ｖｓｍａｌｌ））×φＢ （２）
Ｗｌｏｓｓ（φｌａｒｇｅ）＝Ｗｆｅ＋Ｗｓｗ＋Ｗｃｏｎ （３）
Ｗｆｅ：鉄損
Ｗｓｗ：スイッチング損
Ｗｃｏｎ：導通損
【請求項2】
前記第３関係式（３）における鉄損Ｗｆｅは、以下の式（４）により表される、請求項１に記載のＤＣ－ＤＣコンバータ。Ｗｆｅ＝Ｋｈ×ｆ×Ｂβ＋Ｋｅ×Ｂ２×ｆ２ （４）
Ｋｈ：ヒステリシス損失係数
β：シュタインメッツ定数
Ｋｅ：渦電流損失係数
ｆ：周波数
Ｂ：磁束密度
【請求項3】
前記第３関係式（３）におけるスイッチング損Ｗｓｗは、前記各スイッチング素子における、１回あたりのスイッチング損失－遮断電流特性、および前記各スイッチング素子における導通の開始時または終了時の電流条件に基づいて算出した、前記各スイッチング素子におけるスイッチング損失を総合して導出される、請求項１に記載のＤＣ－ＤＣコンバータ。
【請求項4】
前記第３関係式（３）における導通損Ｗｃｏｎは、前記各スイッチング素子の導通時のオーム損を総合した損失と、前記トランスの銅損とから導出される、請求項１に記載のＤＣ－ＤＣコンバータ。
【請求項5】
前記制御部は、前記ブリッジ間位相差φＢを、前記第１端子対側から前記第２端子対側へと送電する電力または電流を参照したフィードバック制御により決定する、請求項１に記載のＤＣ－ＤＣコンバータ。
【請求項6】
複数のスイッチング素子を含み、第１端子対の間に２つのレグを有したブリッジ回路と、複数のスイッチング素子を含み、第２端子対の間に２つのレグを有したブリッジ回路と、
トランスを有し、前記２つのブリッジ回路の間に接続される変換部と、を備えたＤＣ－ＤＣコンバータにおいて、前記２つのブリッジ回路の各スイッチング素子のスイッチングを制御する制御方法であって、
前記トランスについての換算電圧として表した、前記第１端子対および前記第２端子対における端子間電圧のうち、より大きくない方の端子間電圧を第１電圧Ｖｓｍａｌｌと称し、より小さくない方の端子間電圧を第２電圧Ｖｌａｒｇｅと称したとき、
前記第１端子対側から前記第２端子対側へと送電する電力または電流に応じて、前記第１電圧側における前記ブリッジ回路と、前記第２電圧側における前記ブリッジ回路と、の間のブリッジ間位相差φＢを決定するステップと、
前記第１電圧の前記第２電圧に対する比と前記ブリッジ間位相差とに基づいて、前記第１電圧側の前記ブリッジ回路における前記２つのレグ間での第１レグ間位相差を決定するステップと、
前記第１レグ間位相差に前記比を乗じて、前記第２電圧側の前記ブリッジ回路における前記２つのレグ間での第２レグ間位相差を決定するステップと、を含み、
前記各スイッチング素子におけるデューティを固定して、決定した前記ブリッジ間位相差と前記第１レグ間位相差と前記第２レグ間位相差とに従って、前記各スイッチング素子のスイッチングを制御し、
前記第１レグ間位相差は、第１関係式（１）および第２関係式（２）を満たす範囲において第３関係式（３）を最小とするφｌａｒｇｅの値とする、制御方法。
φｌａｒｇｅ≦（Ｖｌａｒｇｅ／Ｖｓｍａｌｌ）×（π－φＢ） （１）
φｌａｒｇｅ≦（Ｖｌａｒｇｅ／（Ｖｌａｒｇｅ－Ｖｓｍａｌｌ））×φＢ （２）
Ｗｌｏｓｓ（φｌａｒｇｅ）＝Ｗｆｅ＋Ｗｓｗ＋Ｗｃｏｎ （３）
Ｗｆｅ：鉄損
Ｗｓｗ：スイッチング損
Ｗｃｏｎ：導通損
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、ＤＣ－ＤＣコンバータおよびその制御方法に関する。
【背景技術】
【0002】
直流電力の送電に、デュアルアアクティブブリッジ方式（以下、ＤＡＢと省略する）のＤＣ－ＤＣコンバータが広く用いられている。特許文献１に開示されているＤＣ－ＤＣコンバータは、第１端子対に接続されたブリッジ回路と、第２端子対に接続されたブリッジ回路と、の間にトランスを備える。当該ＤＣ－ＤＣコンバータでは、トランスについての換算電圧として表した第１端子対および第２端子対における端子間電圧のより大きくない方を第１電圧と称し、より小さくない方を第２電圧と称する。さらに、当該ＤＣ－ＤＣコンバータでは、送電する電流、第１電圧および第２電圧に基づき、ブリッジ間位相差、第１レグ間位相差、および第２レグ間位相差を決定し、各スイッチング素子を制御する。
【先行技術文献】
【特許文献】
【0003】
【文献】特許第７３１５８８６号
【発明の概要】
【発明が解決しようとする課題】
【0004】
特許文献１のＤＣ－ＤＣコンバータによれば、導通損およびスイッチング損は最小となる。しかしながら、特許文献１では、鉄損は考慮されていない。このため、特許文献１のＤＣ－ＤＣコンバータにおいては、全体としての損失が最小であるとは限らない。
【0005】
本開示の一態様は、損失が最小化されたＤＣ－ＤＣコンバータなどを実現することを目的とする。
【課題を解決するための手段】
【0006】
上記の課題を解決するために、本開示の一態様に係るＤＣ－ＤＣコンバータは、複数のスイッチング素子を含み、第１端子対の間に２つのレグを有したブリッジ回路と、複数のスイッチング素子を含み、第２端子対の間に２つのレグを有したブリッジ回路と、トランスを有し、前記２つのブリッジ回路の間に接続される変換部と、前記２つのブリッジ回路の各スイッチング素子のスイッチングを制御する制御部と、を備えたＤＣ－ＤＣコンバータであって、前記制御部は、前記トランスについての換算電圧として表した、前記第１端子対および前記第２端子対における端子間電圧のうち、より大きくない方の端子間電圧を第１電圧Ｖｓｍａｌｌと称し、より小さくない方の端子間電圧を第２電圧Ｖｌａｒｇｅと称したとき、前記第１端子対側から前記第２端子対側へと送電する電力または電流に応じて、前記第１電圧側における前記ブリッジ回路と、前記第２電圧側における前記ブリッジ回路と、の間のブリッジ間位相差φＢを決定し、前記第１電圧の前記第２電圧に対する比と前記ブリッジ間位相差とに基づいて、前記第１電圧側の前記ブリッジ回路における前記２つのレグ間での第１レグ間位相差を決定し、前記第１レグ間位相差に前記比を乗じて、前記第２電圧側の前記ブリッジ回路における前記２つのレグ間での第２レグ間位相差を決定し、前記各スイッチング素子におけるデューティを固定して、決定した前記ブリッジ間位相差と前記第１レグ間位相差と前記第２レグ間位相差とに従って、前記各スイッチング素子のスイッチングを制御し、前記第１レグ間位相差は、第１関係式（１）および第２関係式（２）を満たす範囲において第３関係式（３）を最小とするφｌａｒｇｅの値とする。
φｌａｒｇｅ≦（Ｖｌａｒｇｅ／Ｖｓｍａｌｌ）×（π－φＢ） （１）
φｌａｒｇｅ≦（Ｖｌａｒｇｅ／（Ｖｌａｒｇｅ－Ｖｓｍａｌｌ））×φＢ （２）
Ｗｌｏｓｓ（φｌａｒｇｅ）＝Ｗｆｅ＋Ｗｓｗ＋Ｗｃｏｎ （３）
Ｗｆｅ：鉄損
Ｗｓｗ：スイッチング損
Ｗｃｏｎ：導通損
また、本開示の一態様に係る制御方法は、複数のスイッチング素子を含み、第１端子対の間に２つのレグを有したブリッジ回路と、複数のスイッチング素子を含み、第２端子対の間に２つのレグを有したブリッジ回路と、トランスを有し、前記２つのブリッジ回路の間に接続される変換部と、を備えたＤＣ－ＤＣコンバータにおいて、前記２つのブリッジ回路の各スイッチング素子のスイッチングを制御する制御方法であって、前記トランスについての換算電圧として表した、前記第１端子対および前記第２端子対における端子間電圧のうち、より大きくない方の端子間電圧を第１電圧Ｖｓｍａｌｌと称し、より小さくない方の端子間電圧を第２電圧Ｖｌａｒｇｅと称したとき、前記第１端子対側から前記第２端子対側へと送電する電力または電流に応じて、前記第１電圧側における前記ブリッジ回路と、前記第２電圧側における前記ブリッジ回路と、の間のブリッジ間位相差φＢを決定するステップと、前記第１電圧の前記第２電圧に対する比と前記ブリッジ間位相差とに基づいて、前記第１電圧側の前記ブリッジ回路における前記２つのレグ間での第１レグ間位相差を決定するステップと、前記第１レグ間位相差に前記比を乗じて、前記第２電圧側の前記ブリッジ回路における前記２つのレグ間での第２レグ間位相差を決定するステップと、を含み、前記各スイッチング素子におけるデューティを固定して、決定した前記ブリッジ間位相差と前記第１レグ間位相差と前記第２レグ間位相差とに従って、前記各スイッチング素子のスイッチングを制御し、前記第１レグ間位相差は、第１関係式（１）および第２関係式（２）を満たす範囲において第３関係式（３）を最小とするφｌａｒｇｅの値とする。
φｌａｒｇｅ≦（Ｖｌａｒｇｅ／Ｖｓｍａｌｌ）×（π－φＢ） （１）
φｌａｒｇｅ≦（Ｖｌａｒｇｅ／（Ｖｌａｒｇｅ－Ｖｓｍａｌｌ））×φＢ （２）
Ｗｌｏｓｓ（φｌａｒｇｅ）＝Ｗｆｅ＋Ｗｓｗ＋Ｗｃｏｎ （３）
Ｗｆｅ：鉄損
Ｗｓｗ：スイッチング損
Ｗｃｏｎ：導通損
φｌａｒｇｅ≦（Ｖｌａｒｇｅ／Ｖｓｍａｌｌ）×（π－φＢ） （１）
φｌａｒｇｅ≦（Ｖｌａｒｇｅ／（Ｖｌａｒｇｅ－Ｖｓｍａｌｌ））×φＢ （２）
Ｗｌｏｓｓ（φｌａｒｇｅ）＝Ｗｆｅ＋Ｗｓｗ＋Ｗｃｏｎ （３）
Ｗｆｅ：鉄損
Ｗｓｗ：スイッチング損
Ｗｃｏｎ：導通損
また、本開示の一態様に係る制御方法は、複数のスイッチング素子を含み、第１端子対の間に２つのレグを有したブリッジ回路と、複数のスイッチング素子を含み、第２端子対の間に２つのレグを有したブリッジ回路と、トランスを有し、前記２つのブリッジ回路の間に接続される変換部と、を備えたＤＣ－ＤＣコンバータにおいて、前記２つのブリッジ回路の各スイッチング素子のスイッチングを制御する制御方法であって、前記トランスについての換算電圧として表した、前記第１端子対および前記第２端子対における端子間電圧のうち、より大きくない方の端子間電圧を第１電圧Ｖｓｍａｌｌと称し、より小さくない方の端子間電圧を第２電圧Ｖｌａｒｇｅと称したとき、前記第１端子対側から前記第２端子対側へと送電する電力または電流に応じて、前記第１電圧側における前記ブリッジ回路と、前記第２電圧側における前記ブリッジ回路と、の間のブリッジ間位相差φＢを決定するステップと、前記第１電圧の前記第２電圧に対する比と前記ブリッジ間位相差とに基づいて、前記第１電圧側の前記ブリッジ回路における前記２つのレグ間での第１レグ間位相差を決定するステップと、前記第１レグ間位相差に前記比を乗じて、前記第２電圧側の前記ブリッジ回路における前記２つのレグ間での第２レグ間位相差を決定するステップと、を含み、前記各スイッチング素子におけるデューティを固定して、決定した前記ブリッジ間位相差と前記第１レグ間位相差と前記第２レグ間位相差とに従って、前記各スイッチング素子のスイッチングを制御し、前記第１レグ間位相差は、第１関係式（１）および第２関係式（２）を満たす範囲において第３関係式（３）を最小とするφｌａｒｇｅの値とする。
φｌａｒｇｅ≦（Ｖｌａｒｇｅ／Ｖｓｍａｌｌ）×（π－φＢ） （１）
φｌａｒｇｅ≦（Ｖｌａｒｇｅ／（Ｖｌａｒｇｅ－Ｖｓｍａｌｌ））×φＢ （２）
Ｗｌｏｓｓ（φｌａｒｇｅ）＝Ｗｆｅ＋Ｗｓｗ＋Ｗｃｏｎ （３）
Ｗｆｅ：鉄損
Ｗｓｗ：スイッチング損
Ｗｃｏｎ：導通損
【発明の効果】
【0007】
本開示の一態様によれば、損失が最小化されたＤＣ－ＤＣコンバータなどを実現できる。
【図面の簡単な説明】
【0008】
【図1】本実施形態に係るＤＣ－ＤＣコンバータの回路図である。
【図2】制御部の動作を示すブロック図である。
【図3】φｌａｒｇｅが第２関係式を満たさない場合におけるＤＣ－ＤＣコンバータの動作を示すグラフである。
【図4】本実施形態に係るＤＣ－ＤＣコンバータにおける、第１レグ間位相差と損失との関係の例を示すグラフである。
【図5】交流電圧、交流電力、トランスにおける磁束密度、およびＤＣ－ＤＣコンバータの出力電力の関係を示すグラフである。
【図6】スイッチング素子のそれぞれにおける、電流および電圧の波形を示すグラフである。
【図7】スイッチング損について説明するための図である。
【図8】ＤＣ－ＤＣコンバータが四角モードで動作している場合における電流計算式について説明するための図である。
【図9】ＤＣ－ＤＣコンバータが三角モードで動作している場合における電流計算式について説明するための図である。
【図10】実施例および従来例の効率を比較したグラフである。
【図11】実施例および従来例のブリッジ間位相差を比較したグラフである。
【図12】実施例および従来例の第１レグ間位相差を比較したグラフである。
【発明を実施するための形態】
【0009】
以下、本開示の一実施形態について、詳細に説明する。図１は、本実施形態に係るＤＣ－ＤＣコンバータ１の回路図である。ＤＣ－ＤＣコンバータ１は、１次側ブリッジ回路１０と、２次側ブリッジ回路２０と、変換部３０と、制御部４０と、を備える。
【0010】
（ＤＣ－ＤＣコンバータ１の構成）
１次側ブリッジ回路１０は、第１端子対１３に接続されている。第１端子対１３の電圧、すなわち、端子１３ａから端子１３ｂに向けた電圧は電圧Ｖ１である。なお、第１端子対１３には、電源または負荷が接続されていてもよい。また、端子１３ｂに流れ込む電流は電流Ｉ１である。
１次側ブリッジ回路１０は、第１端子対１３に接続されている。第１端子対１３の電圧、すなわち、端子１３ａから端子１３ｂに向けた電圧は電圧Ｖ１である。なお、第１端子対１３には、電源または負荷が接続されていてもよい。また、端子１３ｂに流れ込む電流は電流Ｉ１である。
【0011】
２次側ブリッジ回路２０は、第２端子対２３に接続されている。第２端子対２３の電圧、すなわち、端子２３ａから端子２３ｂに向けた電圧は電圧Ｖ２である。なお、第２端子対２３には、電源または負荷が接続されていてもよい。また、端子２３ｂに流れ込む電流は電流Ｉ２である。
【0012】
なお、電圧Ｖ１、電圧Ｖ２、電流Ｉ１、および電流Ｉ２は、制御部４０が取得する時間平均値であり、後述する制御に用いる。
【0013】
ここで、本明細書では、１次側ブリッジ回路１０から２次側ブリッジ回路２０へと電力が伝送されることを「力行」という表現を用い、２次側ブリッジ回路２０から１次側ブリッジ回路１０へと電力が伝送されることを「回生」という表現を用いる。また、１次側ブリッジ回路１０側を「１次側」、２次側ブリッジ回路２０側を「２次側」とも称する。「力行」は、出力電力Ｐｏｕｔ＞０となる。「回生」は、出力電力Ｐｏｕｔ＜０となる。
【0014】
１次側ブリッジ回路１０は、４つのスイッチング素子Ｓ１～Ｓ４が設けられたフルブリッジ回路に、コンデンサ素子Ｃ１が並列に接続されている回路である。１次側ブリッジ回路１０は、第１レグ１１と、第２レグ１２と、コンデンサ素子Ｃ１とにより構成されている。第１レグ１１は、スイッチング素子Ｓ１とスイッチング素子Ｓ２とが直列に接続されて構成される。第２レグ１２は、スイッチング素子Ｓ３とスイッチング素子Ｓ４とが直列に接続されて構成される。
【0015】
２次側ブリッジ回路２０は、４つのスイッチング素子Ｓ５～Ｓ８が設けられたフルブリッジ回路に、コンデンサ素子Ｃ２が並列に接続されている回路である。２次側ブリッジ回路２０は、第３レグ２１と、第４レグ２２と、コンデンサ素子Ｃ２とにより構成されている。第３レグ２１は、スイッチング素子Ｓ５とスイッチング素子Ｓ６とが直列に接続されて構成される。第４レグ２２は、スイッチング素子Ｓ７とスイッチング素子Ｓ８とが直列に接続されて構成される。
【0016】
スイッチング素子Ｓ１～Ｓ８はそれぞれＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）またはその他のＦＥＴ（Field Effect Transistor）で構成できる。あるいは、スイッチング素子Ｓ１～Ｓ８は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、その他のトランジスタで構成されてもよい。
【0017】
変換部３０は、巻線比ｎのトランスＴｒと、リアクトルＬとを備え、１次側ブリッジ回路１０と２次側ブリッジ回路２０との間に接続される。図１の回路図においては、変換部３０のインダクタンス成分が、１次側に設けられたリアクトルＬとして等価的に表されている。
【0018】
ここで、リアクトルＬは、スイッチング素子Ｓ１とスイッチング素子Ｓ２との接続点と、トランスＴｒの１次側の巻線の一端に接続されているようにあらわされている。また、トランスＴｒの１次側の巻線の他端は、スイッチング素子Ｓ３とスイッチング素子Ｓ４との接続点に接続されているようにあらわされている。
【0019】
ここでは、リアクトルＬをトランスＴｒの１次側の巻線に接続するように記載したが、これに限定されない。また、リアクトルＬはトランスＴｒに含まれないインダクタンス成分を含めて表すが、現実のリアクトル素子は回路上に存在しなくても構わない。変換部３０に現実の素子としてのリアクトル素子が設けられる場合には、リアクトル素子は、トランスＴｒの１次側に配置されても、２次側に配置されても、あるいは両方に配置されてもよい。
【0020】
リアクトルＬは、トランスＴｒの漏れインダクタンスを含んでもよい。図１の回路図においては、トランスＴｒの２次側の巻線は、スイッチング素子Ｓ５とスイッチング素子Ｓ６との接続点およびスイッチング素子Ｓ７とスイッチング素子Ｓ８との接続点に接続されているように表されている。
【0021】
変換部３０の１次側の電圧、すなわち、スイッチング素子Ｓ３とスイッチング素子Ｓ４との接続点から、スイッチング素子Ｓ１とスイッチング素子Ｓ２との接続点までの電圧を、１次側交流電圧Ｖａｃ１とする。また、変換部３０の１次側の電流、すなわち、変換部３０と１次側ブリッジ回路１０との間に流れる電流を、１次側交流電流Ｉａｃ１とする。
【0022】
変換部３０の２次側の電圧、すなわち、スイッチング素子Ｓ７とスイッチング素子Ｓ８との接続点から、スイッチング素子Ｓ５とスイッチング素子Ｓ６との接続点までの電圧を、２次側交流電圧Ｖａｃ２とする。また、変換部３０の２次側の電流、すなわち、変換部３０と２次側ブリッジ回路２０との間に流れる電流を、２次側交流電流Ｉａｃ２とする。
【0023】
（ブロック図）
図２は、制御部４０の動作を示すブロック図である。制御部４０は、ブロック図に従って各スイッチング素子Ｓ１～Ｓ８を制御する。ブロック図では、各スイッチング素子同士の位相差を決定している。
図２は、制御部４０の動作を示すブロック図である。制御部４０は、ブロック図に従って各スイッチング素子Ｓ１～Ｓ８を制御する。ブロック図では、各スイッチング素子同士の位相差を決定している。
【0024】
（ブリッジ間位相差φＢ）
符号４１において、制御部４０は、目標電流Ｉｒｅｆと、現在の出力電流Ｉｏｕｔとを比較する。なお、目標電流Ｉｒｅｆおよび出力電流Ｉｏｕｔは、２次側ブリッジ回路２０の電流Ｉ２の目標値と現在値であり、１次側から２次側への送電を正とする。つまり、制御部４０は、符号４１では出力電流Ｉｏｕｔの目標電流Ｉｒｅｆに対する偏差を求めている。
符号４１において、制御部４０は、目標電流Ｉｒｅｆと、現在の出力電流Ｉｏｕｔとを比較する。なお、目標電流Ｉｒｅｆおよび出力電流Ｉｏｕｔは、２次側ブリッジ回路２０の電流Ｉ２の目標値と現在値であり、１次側から２次側への送電を正とする。つまり、制御部４０は、符号４１では出力電流Ｉｏｕｔの目標電流Ｉｒｅｆに対する偏差を求めている。
【0025】
符号４２において、制御部４０は、該偏差に対してＰＩ制御を行う。ＰＩ制御をおこなった結果は、ブリッジ間位相差φＢとなる。ここで、ブリッジ間位相差φＢは、１次側ブリッジ回路１０と２次側ブリッジ回路２０との位相差である。ブリッジ間位相差φＢは、１次側交流電圧Ｖａｃ１および２次側交流電圧Ｖａｃ２に着目して、１次側交流電圧Ｖａｃ１が、２次側交流電圧Ｖａｃ２に対して進み位相の場合が正である。すなわち、制御部４０は、ブリッジ間位相差φＢを、第１端子対１３側から第２端子対２３側へと送電する電力または電流を参照したフィードバック制御により決定する。なお、ブリッジ間位相差φＢは負の値をとることもあり、正の値の場合は力行となり、負の値の場合は回生となる。また、ブリッジ間位相差φＢは、－π／２～π／２の範囲の値となる。
【0026】
（巻線比ｎ、第１電圧Ｖｓｍａｌｌおよび第２電圧Ｖｌａｒｇｅ）
トランスＴｒの巻線比ｎは、１次巻線の巻き数ｎ１と２次巻線の巻き数ｎ２とでもって、以下の式（４）により表せる。
ｎ＝ｎ１／ｎ２ （４）
そのため、トランスＴｒについての１次側の換算電圧として表した、第１端子対１３の電圧はＶ１であり、第２端子対２３の電圧はｎＶ２である。符号４３において、制御部４０は、数２に示すように、これらの電圧の大小を比較して、電圧がより大きくない方をＶｓｍａｌｌとし、電圧がより小さくない方をＶｌａｒｇｅと呼称する。
Ｖ１≧ｎ×Ｖ２の場合、Ｖｓｍａｌｌ＝ｎ×Ｖ２、Ｖｌａｒｇｅ＝Ｖ１
Ｖ１＜ｎ×Ｖ２の場合、Ｖｓｍａｌｌ＝Ｖ１、Ｖｌａｒｇｅ＝ｎ×Ｖ２
（第１レグ間位相差φｌａｒｇｅ）
符号４４において、制御部４０は、ＶｓｍａｌｌおよびＶｌａｒｇｅを用いて、以下の第１関係式（５）を導出する。
φｌａｒｇｅ≦（Ｖｌａｒｇｅ／Ｖｓｍａｌｌ）×（π－｜φＢ｜） （５）
符号４５において、制御部４０は、ＶｓｍａｌｌおよびＶｌａｒｇｅを用いて、以下の第２関係式（６）を導出する。
φｌａｒｇｅ≦（Ｖｌａｒｇｅ／（Ｖｌａｒｇｅ－Ｖｓｍａｌｌ））×｜φＢ｜ （６）
符号４６において、制御部４０は、以下の第３関係式（７－１）を導出する。第３関係式（７－１）における各項の具体的な内容については後述する。
Ｗｌｏｓｓ（φｌａｒｇｅ）＝Ｗｆｅ＋Ｗｓｗ＋Ｗｃｏｎ （７－１）
Ｗｆｅ：鉄損
Ｗｓｗ：スイッチング損
Ｗｃｏｎ：導通損
符号４７において、制御部４０は、第１関係式（５）および第２関係式（６）を満たす範囲内で第３関係式（７－１）を最小とするφｌａｒｇｅを算出し、第１レグ間位相差φｌａｒｇｅとする。
トランスＴｒの巻線比ｎは、１次巻線の巻き数ｎ１と２次巻線の巻き数ｎ２とでもって、以下の式（４）により表せる。
ｎ＝ｎ１／ｎ２ （４）
そのため、トランスＴｒについての１次側の換算電圧として表した、第１端子対１３の電圧はＶ１であり、第２端子対２３の電圧はｎＶ２である。符号４３において、制御部４０は、数２に示すように、これらの電圧の大小を比較して、電圧がより大きくない方をＶｓｍａｌｌとし、電圧がより小さくない方をＶｌａｒｇｅと呼称する。
Ｖ１≧ｎ×Ｖ２の場合、Ｖｓｍａｌｌ＝ｎ×Ｖ２、Ｖｌａｒｇｅ＝Ｖ１
Ｖ１＜ｎ×Ｖ２の場合、Ｖｓｍａｌｌ＝Ｖ１、Ｖｌａｒｇｅ＝ｎ×Ｖ２
（第１レグ間位相差φｌａｒｇｅ）
符号４４において、制御部４０は、ＶｓｍａｌｌおよびＶｌａｒｇｅを用いて、以下の第１関係式（５）を導出する。
φｌａｒｇｅ≦（Ｖｌａｒｇｅ／Ｖｓｍａｌｌ）×（π－｜φＢ｜） （５）
符号４５において、制御部４０は、ＶｓｍａｌｌおよびＶｌａｒｇｅを用いて、以下の第２関係式（６）を導出する。
φｌａｒｇｅ≦（Ｖｌａｒｇｅ／（Ｖｌａｒｇｅ－Ｖｓｍａｌｌ））×｜φＢ｜ （６）
符号４６において、制御部４０は、以下の第３関係式（７－１）を導出する。第３関係式（７－１）における各項の具体的な内容については後述する。
Ｗｌｏｓｓ（φｌａｒｇｅ）＝Ｗｆｅ＋Ｗｓｗ＋Ｗｃｏｎ （７－１）
Ｗｆｅ：鉄損
Ｗｓｗ：スイッチング損
Ｗｃｏｎ：導通損
符号４７において、制御部４０は、第１関係式（５）および第２関係式（６）を満たす範囲内で第３関係式（７－１）を最小とするφｌａｒｇｅを算出し、第１レグ間位相差φｌａｒｇｅとする。
【0027】
また、第３関係式（７－１）が第１関係式（５）および第２関係式（６）を満たす範囲内で極小点を有する場合、当該極小点において損失の勾配が０となる。このため、制御部４０は、以下の式（７－２）を満たすφｌａｒｇｅを算出してもよい。
ｄＷｌｏｓｓ／ｄφｌａｒｇｅ＝０ （７－２）
ただし、第１関係式（５）および第２関係式（６）を満たす範囲内に、第３関係式（７－１）が極小点を有しない場合もある。換言すれば、第１関係式（５）および第２関係式（６）を満たす範囲内において、損失が単調減少している場合もある。この場合には、制御部４０は、上記の第３関係式（７－１）を用いてφｌａｒｇｅを算出すればよい。
ｄＷｌｏｓｓ／ｄφｌａｒｇｅ＝０ （７－２）
ただし、第１関係式（５）および第２関係式（６）を満たす範囲内に、第３関係式（７－１）が極小点を有しない場合もある。換言すれば、第１関係式（５）および第２関係式（６）を満たす範囲内において、損失が単調減少している場合もある。この場合には、制御部４０は、上記の第３関係式（７－１）を用いてφｌａｒｇｅを算出すればよい。
【0028】
第１レグ間位相差φｌａｒｇｅは、第１電圧Ｖｓｍａｌｌ側のブリッジ回路における２つのレグ間の位相差である。仮に、第１電圧Ｖｓｍａｌｌが１次側のブリッジ回路の場合、第１レグ間位相差φｌａｒｇｅは、第１レグ１１に対して第２レグ１２が進んでいる場合が正である。仮に、第１電圧Ｖｓｍａｌｌが２次側のブリッジ回路の場合、第１レグ間位相差φｌａｒｇｅは、第３レグ２１に対して第４レグ２２が進んでいる場合が正である。なお、第１レグ間位相差φｌａｒｇｅは常に正の値を取る。また、第１レグ間位相差φｌａｒｇｅは、０～πの範囲の値となる。
【0029】
なお、上記の第１関係式（５）および第２関係式（６）は、トランスＴｒを流れる交流電流において電流ゼロ区間を設け、かつ効率を高くなるように第１レグ間位相差φｌａｒｇｅを決定するための条件を示す。具体的には、φｌａｒｇｅが第１関係式（５）を満たさない場合、電流ゼロ区間が存在しなくなる。また、φｌａｒｇｅが第２関係式（６）を満たさない場合、無効電流の割合が増え、効率が低下する。
【0030】
図３は、φｌａｒｇｅが第２関係式（６）を満たさない場合におけるＤＣ－ＤＣコンバータ１の動作を示すグラフである。図３において、符号３０１は、１次側交流電圧Ｖａｃ１および２次側交流電圧Ｖａｃ２を示し、符号３０２は、１次側交流電流Ｉａｃ１および２次側交流電流Ｉａｃ２を示す。また、図３において、符号３０３～３０６は、スイッチング素子Ｓ１，Ｓ３，Ｓ５，Ｓ７のそれぞれにおける、電流および電圧の波形を示すグラフである。スイッチング素子Ｓ２、Ｓ４、Ｓ６、およびＳ８のオンオフは、それぞれスイッチング素子Ｓ１、Ｓ３、Ｓ５、およびＳ７のオンオフの逆位相である。
【0031】
φｌａｒｇｅが第２関係式（６）を満たす場合、スイッチング損はスイッチング素子Ｓ５のみで発生する。一方、φｌａｒｇｅが第２関係式（６）を満たさない場合、図３に示すように、スイッチング素子Ｓ５，Ｓ７において、電圧の立ち上がり時に電流が０にならない。このため、φｌａｒｇｅが第２関係式（６）を満たす場合と比較して、スイッチング損が発生する素子が増加し、効率が低下する。また、この場合、電圧が正である区間において電流が負になる期間が生じるため、無効電流が増加する。これらの理由により、φｌａｒｇｅが第２関係式（６）を満たさない場合には、φｌａｒｇｅが第２関係式（６）を満たす場合と比較して、ＤＣ－ＤＣコンバータ１の効率が低下する。
【0032】
従来技術では、φｌａｒｇｅの値を、第１関係式（５）および第２関係式（６）を満たす最大の値としていた。本願においては、制御部４０は、上記の条件のもとで、さらに損失Ｗｌｏｓｓを最小化するようにφｌａｒｇｅを決定する。
【0033】
（第２レグ間位相差φｓｍａｌｌ）
符号４８において、制御部４０は、第１レグ間位相差φｌａｒｇｅに、第１電圧Ｖｓｍａｌｌに対する第２電圧Ｖｌａｒｇｅの比（Ｖｌａｒｇｅ／Ｖｓｍａｌｌ）を乗算することで、第２レグ間位相差φｓｍａｌｌを求める。
符号４８において、制御部４０は、第１レグ間位相差φｌａｒｇｅに、第１電圧Ｖｓｍａｌｌに対する第２電圧Ｖｌａｒｇｅの比（Ｖｌａｒｇｅ／Ｖｓｍａｌｌ）を乗算することで、第２レグ間位相差φｓｍａｌｌを求める。
【0034】
第２レグ間位相差φｓｍａｌｌは、第２電圧Ｖｌａｒｇｅ側のブリッジ回路における２つのレグ間の位相差である。仮に、第２電圧Ｖｌａｒｇｅが１次側のブリッジ回路の場合、第２レグ間位相差φｓｍａｌｌは、第１レグ１１に対して第２レグ１２が進んでいる場合が正である。仮に、第２電圧Ｖｌａｒｇｅが２次側のブリッジ回路の場合、第２レグ間位相差φｓｍａｌｌは、第３レグ２１に対して第４レグ２２が進んでいる場合が正である。なお、第２レグ間位相差φｓｍａｌｌは常に正の値を取る。また、第２レグ間位相差φｓｍａｌｌは、０～πの範囲の値となる。
【0035】
（三角波比較）
符号４９において、制御部４０は、決定されたブリッジ間位相差φＢ、第１レグ間位相差φｌａｒｇｅ、および第２レグ間位相差φｓｍａｌｌに従って、各スイッチング素子Ｓ１～Ｓ８のスイッチングを制御する。このとき、各スイッチング素子Ｓ１～Ｓ８のデューティは、例えば０．５として固定する。なお、制御部４０は、各スイッチング素子Ｓ１～Ｓ８についての所要のスイッチングの位相差を生じさせるために、三角波と位相差に応じた値の大小を比較してスイッチングのタイミングを決定する、いわゆる三角波比較法を用いてもよい。
符号４９において、制御部４０は、決定されたブリッジ間位相差φＢ、第１レグ間位相差φｌａｒｇｅ、および第２レグ間位相差φｓｍａｌｌに従って、各スイッチング素子Ｓ１～Ｓ８のスイッチングを制御する。このとき、各スイッチング素子Ｓ１～Ｓ８のデューティは、例えば０．５として固定する。なお、制御部４０は、各スイッチング素子Ｓ１～Ｓ８についての所要のスイッチングの位相差を生じさせるために、三角波と位相差に応じた値の大小を比較してスイッチングのタイミングを決定する、いわゆる三角波比較法を用いてもよい。
【0036】
なお、制御信号を作る手段は限定されず、制御部４０は、ブリッジ間位相差φＢ、第１レグ間位相差φｌａｒｇｅ、および第２レグ間位相差φｓｍａｌｌを考慮した任意の手段を用いてもよい。
【0037】
（ＤＣ－ＤＣコンバータ１の動作）
図２に示したブロック図に基づいて制御を行う場合、ＤＣ－ＤＣコンバータ１の動作について、電力の送電方向と、１次側と２次側との電圧差と、の二種類の観点で区分することができる。電力の送電方向では、上述したように、１次側から２次側へと送電する場合を「力行」と称し、２次側から１次側へと送電する場合を「回生」と称する。２次側交流電圧Ｖａｃ２が、１次側交流電圧Ｖａｃ１に対して遅れ位相の場合では、力行となる。逆に、１次側交流電圧Ｖａｃ１が、２次側交流電圧Ｖａｃ２に対して遅れ位相の場合では、回生となる。
図２に示したブロック図に基づいて制御を行う場合、ＤＣ－ＤＣコンバータ１の動作について、電力の送電方向と、１次側と２次側との電圧差と、の二種類の観点で区分することができる。電力の送電方向では、上述したように、１次側から２次側へと送電する場合を「力行」と称し、２次側から１次側へと送電する場合を「回生」と称する。２次側交流電圧Ｖａｃ２が、１次側交流電圧Ｖａｃ１に対して遅れ位相の場合では、力行となる。逆に、１次側交流電圧Ｖａｃ１が、２次側交流電圧Ｖａｃ２に対して遅れ位相の場合では、回生となる。
【0038】
また、１次側と２次側との電圧差では、大きく分けて３パターンあり、定格電圧動作、昇圧動作、および降圧動作がある。定格電圧動作は、１次側と２次側との換算電圧がほぼ釣り合っている状態である。昇圧動作は、１次側よりも２次側の電圧が大きい状態である。降圧動作は、１次側よりも２次側の電圧が小さい状態である。上述したブロック図では、電力の送電方向と、１次側と２次側との電圧差と、を合わせた合計６種類の動作パターンがあり、全て実行可能である。
【0039】
図４は、ＤＣ－ＤＣコンバータ１における、第１レグ間位相差φｌａｒｇｅと損失との関係の例を示すグラフである。本明細書において、損失とは、ＤＣ－ＤＣコンバータ１に入力される電力に対する、出力される電力の減少量である。
【0040】
ＤＣ－ＤＣコンバータ１の動作の説明に先駆けて、ＤＣ－ＤＣコンバータ１の動作の、３通りの例について説明する。図４において、横軸は第１レグ間位相差φｌａｒｇｅ（°）であり、縦軸は損失（Ｗ）である。図４において、グラフ４０１は導通損Ｗｃｏｎおよびスイッチング損Ｗｓｗの和を示し、グラフ４０２は鉄損Ｗｆｅを示す。また、図４において、グラフ４０３は導通損Ｗｃｏｎ、スイッチング損Ｗｓｗおよび鉄損Ｗｆｅの合計を示す。これらのグラフはいずれも、ＤＣ－ＤＣコンバータ１の出力電力を定格値の２０％とした場合のものである。
【0041】
ＤＣ－ＤＣコンバータ１における損失として、導通損Ｗｃｏｎ、スイッチング損Ｗｓｗ、および鉄損Ｗｆｅが挙げられる。導通損Ｗｃｏｎは、スイッチング素子Ｓ１～Ｓ８およびトランスＴｒにおける抵抗による損失であり、スイッチング素子Ｓ１～Ｓ８およびトランスＴｒに短時間で大電流を流すと大きくなる。スイッチング損Ｗｓｗは、スイッチング素子Ｓ１～Ｓ８におけるスイッチング時に生じる損失であり、スイッチング素子Ｓ１～Ｓ８のスイッチング時に流れている電流が大きいと大きくなる。鉄損Ｗｆｅは、トランスＴｒにおいて鉄芯が磁化されることで生じる損失であり、トランスＴｒへの通電時間が長いと大きくなる。このため、導通損Ｗｃｏｎおよびスイッチング損Ｗｓｗは第１レグ間位相差φｌａｒｇｅの増加に伴って減少するが、鉄損Ｗｆｅは第１レグ間位相差φｌａｒｇｅの増加に伴って増加する。
【0042】
特許文献１のＤＣ－ＤＣコンバータでは、導通損Ｗｃｏｎが最小となるように第１レグ間位相差φｌａｒｇｅを決定する。図４に示す例において、特許文献１のＤＣ－ＤＣコンバータでは、第１レグ間位相差φｌａｒｇｅは１６０°辺りとなる。この場合、スイッチング損Ｗｓｗについても最小となる。しかし、この場合には鉄損Ｗｆｅが大きくなるため、導通損Ｗｃｏｎ、スイッチング損Ｗｓｗ、および鉄損Ｗｆｅを合わせたＤＣ－ＤＣコンバータ全体での損失Ｗｌｏｓｓ（φｌａｒｇｅ）は最小とはならない。つまり特許文献１のＤＣ－ＤＣコンバータでは、スイッチング素子での損失及び発熱を抑制することを主眼に第１レグ間位相差φｌａｒｇｅが決定されていた。
【0043】
本開示のＤＣ－ＤＣコンバータ１では、上述したとおり、ＤＣ－ＤＣコンバータ１全体での損失Ｗｌｏｓｓ（φｌａｒｇｅ）が最小となるように第１レグ間位相差φｌａｒｇｅを決定する。図４に示す例において、ＤＣ－ＤＣコンバータ１では、第１レグ間位相差φｌａｒｇｅは８５°辺りとなる。
【0044】
また、図４に示す例において、仮に鉄損Ｗｆｅを最小化するように第１レグ間位相差φｌａｒｇｅを決定する場合、第１レグ間位相差φｌａｒｇｅは４０°辺りとなる。ただし、この場合には、導通損Ｗｃｏｎおよびスイッチング損Ｗｓｗが大きくなるため、ＤＣ－ＤＣコンバータ１全体での損失は最小とはならない。
【0045】
以下の説明では、ＤＣ－ＤＣコンバータ１について、φｌａｒｇｅを８５°とした例を実施例と称する。また、φｌａｒｇｅを１６０°とした例を従来例と称し、φｌａｒｇｅを４０°とした例を動作例と称する。
【0046】
図５は、交流電圧、交流電力、トランスＴｒにおける磁束密度、およびＤＣ－ＤＣコンバータ１の出力電力の関係を示すグラフである。図５において、符号５０１は、動作例についてのグラフ群であり、符号５０２は、実施例についてのグラフ群であり、符号５０３は、従来例についてのグラフ群である。符号５０１～５０３のそれぞれのグラフ群に含まれているグラフは、上から順に、
・１次側交流電圧Ｖａｃ１および２次側交流電圧Ｖａｃ２
・１次側交流電流Ｉａｃ１および２次側交流電流Ｉａｃ２
・トランスＴｒにおける磁束密度
・ＤＣ－ＤＣコンバータ１の出力電力
を示す。
・１次側交流電圧Ｖａｃ１および２次側交流電圧Ｖａｃ２
・１次側交流電流Ｉａｃ１および２次側交流電流Ｉａｃ２
・トランスＴｒにおける磁束密度
・ＤＣ－ＤＣコンバータ１の出力電力
を示す。
【0047】
図６は、スイッチング素子Ｓ１，Ｓ３，Ｓ５，Ｓ７のそれぞれにおける、電流および電圧の波形を示すグラフである。図６において、符号６０１は、動作例についてのグラフ群であり、符号６０２は、実施例についてのグラフ群であり、符号６０３は、従来例についてのグラフ群である。符号６０１～６０３のそれぞれにおけるグラフは、上から順に、
・スイッチング素子Ｓ１に印加される電圧および流れる電流
・スイッチング素子Ｓ３に印加される電圧および流れる電流
・スイッチング素子Ｓ５に印加される電圧および流れる電流
・スイッチング素子Ｓ７に印加される電圧および流れる電流
を示す。スイッチング素子Ｓ２、Ｓ４、Ｓ６、およびＳ８のオンオフは、それぞれスイッチング素子Ｓ１、Ｓ３、Ｓ５、およびＳ７のオンオフの逆位相である。各スイッチング素子Ｓ１～Ｓ８の動作には、実際には短絡を防止するためのデッドタイムを設けるが、簡素化のためにここではデッドタイムを省略して記載している。また、図５において、電流Ｉｓｗは、スイッチング時の電流の一例を示す。
・スイッチング素子Ｓ１に印加される電圧および流れる電流
・スイッチング素子Ｓ３に印加される電圧および流れる電流
・スイッチング素子Ｓ５に印加される電圧および流れる電流
・スイッチング素子Ｓ７に印加される電圧および流れる電流
を示す。スイッチング素子Ｓ２、Ｓ４、Ｓ６、およびＳ８のオンオフは、それぞれスイッチング素子Ｓ１、Ｓ３、Ｓ５、およびＳ７のオンオフの逆位相である。各スイッチング素子Ｓ１～Ｓ８の動作には、実際には短絡を防止するためのデッドタイムを設けるが、簡素化のためにここではデッドタイムを省略して記載している。また、図５において、電流Ｉｓｗは、スイッチング時の電流の一例を示す。
【0048】
上述したとおり、φｌａｒｇｅは、第１関係式（５）および第２関係式（６）を満たすように決定される。この場合、スイッチング素子Ｓ１～Ｓ８のうち４つ以上の素子において、ゼロ電流スイッチング（ＺＣＳ、Zero Current Switching）が可能となり、低損失となる。
【0049】
ＤＣ－ＤＣコンバータ１においては、トランスＴｒにおける磁束密度の変動幅が大きい程、鉄損Ｗｆｅが大きくなる。図４に示すように、従来例（φｌａｒｇｅ＝１６０°）では実施例（φｌａｒｇｅ＝８５°）と比較して磁束密度の変動幅が大きいため、鉄損Ｗｆｅが大きくなっていると言える。
【0050】
また、ＤＣ－ＤＣコンバータ１においては、スイッチング素子Ｓ１～Ｓ８およびトランスＴｒに流れる電流が大きい程、導通損Ｗｃｏｎが大きくなる。図４に示すように、動作例（φｌａｒｇｅ＝４０°）では実施例と比較して交流電流が大きいため、導通損Ｗｃｏｎが大きくなっていると言える。
【0051】
また、ＤＣ－ＤＣコンバータ１においては、スイッチング時の電流が大きいほど、それを遮断する時に生じるスイッチング損Ｗｓｗが大きくなる。図５に示すように、動作例においては、実施例および従来例よりもスイッチング時の電流が大きいため、スイッチング損Ｗｓｗが大きくなっていると言える。
【0052】
（鉄損）
一般に、鉄損Ｗｆｅは、以下の式（８）で記述される。
Ｗｆｅ＝Ｋｈ×ｆ×Ｂβ＋Ｋｅ×Ｂ２×ｆ２ （８）
Ｋｈ：ヒステリシス損失係数
β：シュタインメッツ定数
Ｋｅ：渦電流損失係数
ｆ：周波数
Ｂ：磁束密度
式（８）において、第１項はヒステリシス損に対応し、第２項は渦電流損に対応する。ここで、式（８）における最大磁束密度Ｂは、以下の式（９）により計算される。
式（９）において、Ｎは、第１端子対１３および第２端子対２３のうち、端子間の電圧がＶｓｍａｌｌである側の、トランスＴｒの巻線の巻き数である。換言すれば、Ｎは、ブリッジ回路における２つのレグ間の位相差がφｌａｒｇｅである側の巻線の巻き数である。また、Ｓは鉄心断面積である。これにより、鉄損Ｗｆｅをφｌａｒｇｅの関数として表すことができる。
一般に、鉄損Ｗｆｅは、以下の式（８）で記述される。
Ｗｆｅ＝Ｋｈ×ｆ×Ｂβ＋Ｋｅ×Ｂ２×ｆ２ （８）
Ｋｈ：ヒステリシス損失係数
β：シュタインメッツ定数
Ｋｅ：渦電流損失係数
ｆ：周波数
Ｂ：磁束密度
式（８）において、第１項はヒステリシス損に対応し、第２項は渦電流損に対応する。ここで、式（８）における最大磁束密度Ｂは、以下の式（９）により計算される。
【数1】
【0053】
（スイッチング損）
スイッチング損Ｗｓｗは、スイッチング素子Ｓ１～Ｓ８のそれぞれにおける導通の開始時および終了時に発生する。スイッチング損Ｗｓｗは、各スイッチング素子Ｓ１～Ｓ８における、１回あたりのスイッチング損失－遮断電流特性、および各スイッチング素子Ｓ１～Ｓ８における導通の開始時または終了時の電流条件に基づいて算出した、各スイッチング素子Ｓ１～Ｓ８におけるスイッチング損失を総合して導出される。具体的には、スイッチング損Ｗｓｗは、後述する電流計算式により算出される、スイッチング素子Ｓ１～Ｓ８における導通の開始時および終了時、すなわちターンオンおよびターンオフに係る電流条件を元に、スイッチング素子Ｓ１～Ｓ８のデータシートを参照して導出できる。
スイッチング損Ｗｓｗは、スイッチング素子Ｓ１～Ｓ８のそれぞれにおける導通の開始時および終了時に発生する。スイッチング損Ｗｓｗは、各スイッチング素子Ｓ１～Ｓ８における、１回あたりのスイッチング損失－遮断電流特性、および各スイッチング素子Ｓ１～Ｓ８における導通の開始時または終了時の電流条件に基づいて算出した、各スイッチング素子Ｓ１～Ｓ８におけるスイッチング損失を総合して導出される。具体的には、スイッチング損Ｗｓｗは、後述する電流計算式により算出される、スイッチング素子Ｓ１～Ｓ８における導通の開始時および終了時、すなわちターンオンおよびターンオフに係る電流条件を元に、スイッチング素子Ｓ１～Ｓ８のデータシートを参照して導出できる。
【0054】
具体的には、スイッチング素子Ｓ１～Ｓ８のデータシートには、１回あたりのスイッチング損失［Ｊ］－遮断電流［Ａ］特性が記載されている。当該特性、および後述する電流計算式により算出した電流条件により、１回のスイッチングで生じるスイッチング損を算出し、さらに駆動周波数を乗じることで単位時間当たりのスイッチング損［Ｗ］を算出できる。
【0055】
なお、ＺＣＳ動作時にはスイッチング損Ｗｓｗは０となる。このため、スイッチング損Ｗｓｗは、スイッチング素子Ｓ１～Ｓ８のうち、ＺＣＳ動作していないものについてのみ算出すればよい。
【0056】
図７は、スイッチング損Ｗｓｗについて説明するための図である。図７において、横軸は時間であり、縦軸は電流または電圧である。図７において、符号７０１は、動作例においてスイッチング時にスイッチング素子Ｓ１～Ｓ８に流れる電流であり、符号７０２は、実施例においてスイッチング時にスイッチング素子Ｓ１～Ｓ８に流れる電流である。また、符号７０３は、動作例および実施例の両方において、スイッチング時にスイッチング素子Ｓ１～Ｓ８に印加される電圧である。
【0057】
図７において、電流と電圧とが重畳する領域がスイッチング損Ｗｓｗを示す。図７に示すように、実施例における電流のグラフの方が、動作例における電流のグラフよりも、電圧のグラフと重畳する領域が小さい。したがって、実施例の方が動作例よりも、スイッチング損Ｗｓｗが小さいと言える。
【0058】
（導通損）
導通損Ｗｃｏｎは、前記各スイッチング素子の導通時のオーム損を総合した損失と、前記トランスの銅損とから導出される。具体的には、導通損Ｗｃｏｎは、後述する電流計算式から算出した、１次側交流電流Ｉａｃの電流実効値Ｉｒｍｓ、並びに、スイッチング素子Ｓ１～Ｓ８のうち電流が流れる経路上の素子の抵抗値およびトランスＴｒの巻線抵抗値の合計値Ｒを用いて以下の式（１０）により計算できる。
Ｗｃｏｎ＝Ｒ×Ｉｒｍｓ２ （１０）
図１に示した例においては、スイッチング素子Ｓ１，Ｓ４，Ｓ６，Ｓ７の組と、スイッチング素子Ｓ２，Ｓ３，Ｓ５，Ｓ８の組とに、交互に電流が流れる。
導通損Ｗｃｏｎは、前記各スイッチング素子の導通時のオーム損を総合した損失と、前記トランスの銅損とから導出される。具体的には、導通損Ｗｃｏｎは、後述する電流計算式から算出した、１次側交流電流Ｉａｃの電流実効値Ｉｒｍｓ、並びに、スイッチング素子Ｓ１～Ｓ８のうち電流が流れる経路上の素子の抵抗値およびトランスＴｒの巻線抵抗値の合計値Ｒを用いて以下の式（１０）により計算できる。
Ｗｃｏｎ＝Ｒ×Ｉｒｍｓ２ （１０）
図１に示した例においては、スイッチング素子Ｓ１，Ｓ４，Ｓ６，Ｓ７の組と、スイッチング素子Ｓ２，Ｓ３，Ｓ５，Ｓ８の組とに、交互に電流が流れる。
【0059】
後述するように、電流値は、動作モードに応じて、１周期内における区間ごとにＩ１～Ｉ３、またはＩ１およびＩ２に分かれる。式（１０）におけるＩｒｍｓは、以下の式（１１）により計算できる。電流値がＩ１およびＩ２に分かれる場合には、式（１１）におけるＩ３は０となる。
【0060】
【数2】
ＤＣ－ＤＣコンバータ１の動作モードには、四角モードおよび三角モードが存在する。四角モードは、１次側交流電流Ｉａｃ１および２次側交流電流Ｉａｃ２の波形と、電流値がゼロの直線とがなす形状が、四角形となっている動作モードである。四角モードは、主にＤＣ－ＤＣコンバータ１の出力を高出力としている場合の動作モードである。三角モードは、１次側交流電流Ｉａｃ１および２次側交流電流Ｉａｃ２の波形と、電流値がゼロの直線とがなす形状が、三角形となっている動作モードである。三角モードは、主にＤＣ－ＤＣコンバータ１の出力を低出力としている場合の動作モードである。
【0061】
四角モードでは、波形と電流値がゼロの直線とがなす形状の面積が大きくなり易く、高出力での送電が可能となっている。一方、三角モードでは、波形と電流値がゼロの直線とがなす形状の面積が小さくなり易く、低出力での送電となる。
【0062】
電流計算式は、ＤＣ－ＤＣコンバータ１が、四角モードおよび三角モードのいずれで動作しているかによって異なる。それぞれのモードにおける電流計算式について、以下に説明する。
【0063】
（四角モードにおける電流計算式）
図８は、ＤＣ－ＤＣコンバータ１が四角モードで動作している場合における電流計算式について説明するための図である。図８において、符号８０１は、横軸を時間、縦軸を１次側交流電圧Ｖａｃ１および２次側交流電圧Ｖａｃ２とするグラフである。また、図８において、符号８０２は、横軸を時間、縦軸を１次側交流電流Ｉａｃ１および２次側交流電流Ｉａｃ２とするグラフである。また、図８において、φＬ１は、１次側交流電圧Ｖａｃ１の立ち上がりから立ち下がりまでの期間を示し、φＬ２は、２次側交流電圧Ｖａｃ２の立ち上がりから立ち下がりまでの期間を示す。
図８は、ＤＣ－ＤＣコンバータ１が四角モードで動作している場合における電流計算式について説明するための図である。図８において、符号８０１は、横軸を時間、縦軸を１次側交流電圧Ｖａｃ１および２次側交流電圧Ｖａｃ２とするグラフである。また、図８において、符号８０２は、横軸を時間、縦軸を１次側交流電流Ｉａｃ１および２次側交流電流Ｉａｃ２とするグラフである。また、図８において、φＬ１は、１次側交流電圧Ｖａｃ１の立ち上がりから立ち下がりまでの期間を示し、φＬ２は、２次側交流電圧Ｖａｃ２の立ち上がりから立ち下がりまでの期間を示す。
【0064】
図８に示すように、１次側交流電圧Ｖａｃ１の立ち上がりから２次側交流電圧Ｖａｃ２の立ち上がりまでの区間を第１区間ｓｑ１とする。このとき、第１区間ｓｑ１における電流Ｉ１は、以下の式（１２－１）で表される。
Ｉ１＝（Ｖ１／Ｌ）×ｔ （１２－１）
式（１０－１）におけるｔは、第１区間ｓｑ１の開始時刻をｔ＝０とする経過時間を位相で示したものである。
Ｉ１＝（Ｖ１／Ｌ）×ｔ （１２－１）
式（１０－１）におけるｔは、第１区間ｓｑ１の開始時刻をｔ＝０とする経過時間を位相で示したものである。
【0065】
また、図８に示すように、１次側交流電圧Ｖａｃ１および２次側交流電圧Ｖａｃ２が両方とも立ち上がった状態である区間を第２区間ｓｑ２とする。このとき、第２区間ｓｑ２における電流Ｉ２は、以下の式（１２－２）で表される。
Ｉ２＝（Ｖ１／Ｌ）×φＢ＋（（Ｖ１－Ｖ２）／Ｌ）×ｔ （１２－２）
また、図８に示すように、１次側交流電圧Ｖａｃ１の立ち下がりから２次側交流電圧Ｖａｃ２の立ち下がりまでの区間を第３区間ｓｑ３とする。このとき、第３区間ｓｑ３における電流Ｉ３は、以下の式（１２－３）で表される。
Ｉ３＝（Ｖ１／Ｌ）×φＢ＋（（Ｖ１－Ｖ２）／Ｌ）×（φＬ１－φＢ）－（Ｖ２／Ｌ）×ｔ （１２－３）
また、第１レグ間位相差φｌａｒｇｅと第２レグ間位相差φｓｍａｌｌとの関係は、以下の式（１３）で表される。
φｌａｒｇｅ＝（Ｖｌａｒｇｅ／Ｖｓｍａｌｌ）×φｓｍａｌｌ （１３）
Ｖ１およびＶ２を比較し、大きい方をＶｌａｒｇｅ、小さい方をＶｓｍａｌｌとする。また、Ｖｌａｒｇｅのパルス幅をφｓｍａｌｌ、Ｖｓｍａｌｌのパルス幅をφｌａｒｇｅとする。このとき、出力電力Ｐｓｑは、１周期の時間をＴとして、以下の式（１４－１）で表される。
Ｉ２＝（Ｖ１／Ｌ）×φＢ＋（（Ｖ１－Ｖ２）／Ｌ）×ｔ （１２－２）
また、図８に示すように、１次側交流電圧Ｖａｃ１の立ち下がりから２次側交流電圧Ｖａｃ２の立ち下がりまでの区間を第３区間ｓｑ３とする。このとき、第３区間ｓｑ３における電流Ｉ３は、以下の式（１２－３）で表される。
Ｉ３＝（Ｖ１／Ｌ）×φＢ＋（（Ｖ１－Ｖ２）／Ｌ）×（φＬ１－φＢ）－（Ｖ２／Ｌ）×ｔ （１２－３）
また、第１レグ間位相差φｌａｒｇｅと第２レグ間位相差φｓｍａｌｌとの関係は、以下の式（１３）で表される。
φｌａｒｇｅ＝（Ｖｌａｒｇｅ／Ｖｓｍａｌｌ）×φｓｍａｌｌ （１３）
Ｖ１およびＶ２を比較し、大きい方をＶｌａｒｇｅ、小さい方をＶｓｍａｌｌとする。また、Ｖｌａｒｇｅのパルス幅をφｓｍａｌｌ、Ｖｓｍａｌｌのパルス幅をφｌａｒｇｅとする。このとき、出力電力Ｐｓｑは、１周期の時間をＴとして、以下の式（１４－１）で表される。
【0066】
【数3】
【0067】
【数4】
【0068】
【数5】
【0069】
【数6】
【0070】
（三角モードにおける電流計算式）
図９は、ＤＣ－ＤＣコンバータ１が三角モードで動作している場合における電流計算式について説明するための図である。図９において、符号９０１は、横軸を時間、縦軸を１次側交流電圧Ｖａｃ１および２次側交流電圧Ｖａｃ２とするグラフである。また、図９において、符号９０２は、横軸を時間、縦軸を１次側交流電流Ｉａｃ１および２次側交流電流Ｉａｃ２とするグラフである。また、図９におけるφＬ１およびφＬ２は、図８におけるφＬ１およびφＬ２と同じである。
図９は、ＤＣ－ＤＣコンバータ１が三角モードで動作している場合における電流計算式について説明するための図である。図９において、符号９０１は、横軸を時間、縦軸を１次側交流電圧Ｖａｃ１および２次側交流電圧Ｖａｃ２とするグラフである。また、図９において、符号９０２は、横軸を時間、縦軸を１次側交流電流Ｉａｃ１および２次側交流電流Ｉａｃ２とするグラフである。また、図９におけるφＬ１およびφＬ２は、図８におけるφＬ１およびφＬ２と同じである。
【0071】
図９に示すように、１次側交流電圧Ｖａｃ１の立ち上がりから２次側交流電圧Ｖａｃ２の立ち上がりまでの区間を第１区間ｔｒｉ１とする。このとき、第１区間ｔｒｉ１における電流Ｉ１は、以下の式（１５－１）で表される。
Ｉ１＝（Ｖ１／Ｌ）×ｔ （１５－１）
また、図９に示すように、２次側交流電圧Ｖａｃ２の立ち上がりから１次側交流電圧Ｖａｃ１および２次側交流電圧Ｖａｃ２の立ち下がりまでの区間を第２区間ｔｒｉ２とする。このとき、第２区間ｔｒｉ２における電流Ｉ２は、以下の式（１５－２）で表される。
Ｉ２＝（Ｖ１／Ｌ）×φＢ＋（（Ｖ１－Ｖ２）／Ｌ）×ｔ （１５－２）
第１レグ間位相差φｌａｒｇｅと第２レグ間位相差φｓｍａｌｌとの関係は、上述した式（１３）に加えて、以下の式（１６）によって表される。
φＢ＝（（Ｖｌａｒｇｅ－Ｖｓｍａｌｌ）／Ｖｌａｒｇｅ）×φｌａｒｇｅ （１４）
ＤＣ－ＤＣコンバータ１が三角モードで動作している場合、式（１６）のとおり、φＢをφｌａｒｇｅで書き換えることができる。これにより、ＤＣ－ＤＣコンバータ１が三角モードで動作している場合の電流計算式、さらにはスイッチング損Ｗｓｗおよび導通損Ｗｃｏｎを、φｌａｒｇｅの式として表現できる。
Ｉ１＝（Ｖ１／Ｌ）×ｔ （１５－１）
また、図９に示すように、２次側交流電圧Ｖａｃ２の立ち上がりから１次側交流電圧Ｖａｃ１および２次側交流電圧Ｖａｃ２の立ち下がりまでの区間を第２区間ｔｒｉ２とする。このとき、第２区間ｔｒｉ２における電流Ｉ２は、以下の式（１５－２）で表される。
Ｉ２＝（Ｖ１／Ｌ）×φＢ＋（（Ｖ１－Ｖ２）／Ｌ）×ｔ （１５－２）
第１レグ間位相差φｌａｒｇｅと第２レグ間位相差φｓｍａｌｌとの関係は、上述した式（１３）に加えて、以下の式（１６）によって表される。
φＢ＝（（Ｖｌａｒｇｅ－Ｖｓｍａｌｌ）／Ｖｌａｒｇｅ）×φｌａｒｇｅ （１４）
ＤＣ－ＤＣコンバータ１が三角モードで動作している場合、式（１６）のとおり、φＢをφｌａｒｇｅで書き換えることができる。これにより、ＤＣ－ＤＣコンバータ１が三角モードで動作している場合の電流計算式、さらにはスイッチング損Ｗｓｗおよび導通損Ｗｃｏｎを、φｌａｒｇｅの式として表現できる。
【0072】
なお、ＤＣ－ＤＣコンバータ１が三角モードで動作している場合における電力計算式は、以下の式（１７）となる。
【0073】
【数7】
図１０は、実施例および従来例の効率を比較したグラフである。図１０において、横軸は出力電力の定格値に対する比率を示し、縦軸は効率を示す。図１０において、グラフ１００１は実施例の効率を示し、グラフ１００２は比較例の効率を示す。
【0074】
図１１は、実施例および従来例のブリッジ間位相差φＢを比較したグラフである。図１１において、横軸は出力電力の定格値に対する比率を示し、縦軸はブリッジ間位相差φＢを示す。図１１において、グラフ１１０１は実施例のブリッジ間位相差φＢを示し、グラフ１１０２は比較例のブリッジ間位相差φＢを示す。
【0075】
図１２は、実施例および従来例の第１レグ間位相差φｌａｒｇｅを比較したグラフである。図１２において、横軸は出力電力の定格値に対する比率を示し、縦軸は第１レグ間位相差φｌａｒｇｅを示す。図１２において、グラフ１１０１は実施例の第１レグ間位相差φｌａｒｇｅを示し、グラフ１１０２は比較例の第１レグ間位相差φｌａｒｇｅを示す。
【0076】
図１０～図１２に示すように、出力電力を定格値の６０％未満とした場合、実施例の効率は比較例の効率よりも向上した。また、実施例におけるブリッジ間位相差φＢは比較例におけるブリッジ間位相差φＢよりも増加し、実施例における第１レグ間位相差φｌａｒｇｅは比較例における第１レグ間位相差φｌａｒｇｅよりも減少した。
【0077】
以上により、本開示のＤＣ－ＤＣコンバータ１は、特に出力電力が低い状態で運用する場合において、特許文献１のＤＣ－ＤＣコンバータよりも性能が向上すると言える。
【0078】
〔まとめ〕
本開示の態様１に係るＤＣ－ＤＣコンバータは、複数のスイッチング素子を含み、第１端子対の間に２つのレグを有したブリッジ回路と、複数のスイッチング素子を含み、第２端子対の間に２つのレグを有したブリッジ回路と、トランスを有し、前記２つのブリッジ回路の間に接続される変換部と、前記２つのブリッジ回路の各スイッチング素子のスイッチングを制御する制御部と、を備えたＤＣ－ＤＣコンバータであって、前記制御部は、前記トランスについての換算電圧として表した、前記第１端子対および前記第２端子対における端子間電圧のうち、より大きくない方の端子間電圧を第１電圧Ｖｓｍａｌｌと称し、より小さくない方の端子間電圧を第２電圧Ｖｌａｒｇｅと称したとき、前記第１端子対側から前記第２端子対側へと送電する電力または電流に応じて、前記第１電圧側における前記ブリッジ回路と、前記第２電圧側における前記ブリッジ回路と、の間のブリッジ間位相差φＢを決定し、前記第１電圧の前記第２電圧に対する比と前記ブリッジ間位相差とに基づいて、前記第１電圧側の前記ブリッジ回路における前記２つのレグ間での第１レグ間位相差を決定し、前記第１レグ間位相差に前記比を乗じて、前記第２電圧側の前記ブリッジ回路における前記２つのレグ間での第２レグ間位相差を決定し、前記各スイッチング素子におけるデューティを固定して、決定した前記ブリッジ間位相差と前記第１レグ間位相差と前記第２レグ間位相差とに従って、前記各スイッチング素子のスイッチングを制御し、前記第１レグ間位相差は、第１関係式（１）および第２関係式（２）を満たす範囲において第３関係式（３）を最小とするφｌａｒｇｅの値とする。
φｌａｒｇｅ≦（Ｖｌａｒｇｅ／Ｖｓｍａｌｌ）×（π－φＢ） （１）
φｌａｒｇｅ≦（Ｖｌａｒｇｅ／（Ｖｌａｒｇｅ－Ｖｓｍａｌｌ））×φＢ （２）
Ｗｌｏｓｓ（φｌａｒｇｅ）＝Ｗｆｅ＋Ｗｓｗ＋Ｗｃｏｎ （３）
Ｗｆｅ：鉄損
Ｗｓｗ：スイッチング損
Ｗｃｏｎ：導通損
本開示の態様２に係るＤＣ－ＤＣコンバータは、態様１において、前記第３関係式（３）における鉄損Ｗｆｅは、以下の式（４）により表される。
Ｗｆｅ＝Ｋｈ×ｆ×Ｂβ＋Ｋｅ×Ｂ２×ｆ２ （４）
Ｋｈ：ヒステリシス損失係数
β：シュタインメッツ定数
Ｋｅ：渦電流損失係数
ｆ：周波数
Ｂ：磁束密度
本開示の態様３に係るＤＣ－ＤＣコンバータは、態様１または２において、前記第３関係式（３）におけるスイッチング損Ｗｓｗは、前記各スイッチング素子における、１回あたりのスイッチング損失－遮断電流特性、および前記各スイッチング素子における導通の開始時または終了時の電流条件に基づいて算出した、前記各スイッチング素子におけるスイッチング損失を総合して導出される。
本開示の態様１に係るＤＣ－ＤＣコンバータは、複数のスイッチング素子を含み、第１端子対の間に２つのレグを有したブリッジ回路と、複数のスイッチング素子を含み、第２端子対の間に２つのレグを有したブリッジ回路と、トランスを有し、前記２つのブリッジ回路の間に接続される変換部と、前記２つのブリッジ回路の各スイッチング素子のスイッチングを制御する制御部と、を備えたＤＣ－ＤＣコンバータであって、前記制御部は、前記トランスについての換算電圧として表した、前記第１端子対および前記第２端子対における端子間電圧のうち、より大きくない方の端子間電圧を第１電圧Ｖｓｍａｌｌと称し、より小さくない方の端子間電圧を第２電圧Ｖｌａｒｇｅと称したとき、前記第１端子対側から前記第２端子対側へと送電する電力または電流に応じて、前記第１電圧側における前記ブリッジ回路と、前記第２電圧側における前記ブリッジ回路と、の間のブリッジ間位相差φＢを決定し、前記第１電圧の前記第２電圧に対する比と前記ブリッジ間位相差とに基づいて、前記第１電圧側の前記ブリッジ回路における前記２つのレグ間での第１レグ間位相差を決定し、前記第１レグ間位相差に前記比を乗じて、前記第２電圧側の前記ブリッジ回路における前記２つのレグ間での第２レグ間位相差を決定し、前記各スイッチング素子におけるデューティを固定して、決定した前記ブリッジ間位相差と前記第１レグ間位相差と前記第２レグ間位相差とに従って、前記各スイッチング素子のスイッチングを制御し、前記第１レグ間位相差は、第１関係式（１）および第２関係式（２）を満たす範囲において第３関係式（３）を最小とするφｌａｒｇｅの値とする。
φｌａｒｇｅ≦（Ｖｌａｒｇｅ／Ｖｓｍａｌｌ）×（π－φＢ） （１）
φｌａｒｇｅ≦（Ｖｌａｒｇｅ／（Ｖｌａｒｇｅ－Ｖｓｍａｌｌ））×φＢ （２）
Ｗｌｏｓｓ（φｌａｒｇｅ）＝Ｗｆｅ＋Ｗｓｗ＋Ｗｃｏｎ （３）
Ｗｆｅ：鉄損
Ｗｓｗ：スイッチング損
Ｗｃｏｎ：導通損
本開示の態様２に係るＤＣ－ＤＣコンバータは、態様１において、前記第３関係式（３）における鉄損Ｗｆｅは、以下の式（４）により表される。
Ｗｆｅ＝Ｋｈ×ｆ×Ｂβ＋Ｋｅ×Ｂ２×ｆ２ （４）
Ｋｈ：ヒステリシス損失係数
β：シュタインメッツ定数
Ｋｅ：渦電流損失係数
ｆ：周波数
Ｂ：磁束密度
本開示の態様３に係るＤＣ－ＤＣコンバータは、態様１または２において、前記第３関係式（３）におけるスイッチング損Ｗｓｗは、前記各スイッチング素子における、１回あたりのスイッチング損失－遮断電流特性、および前記各スイッチング素子における導通の開始時または終了時の電流条件に基づいて算出した、前記各スイッチング素子におけるスイッチング損失を総合して導出される。
【0079】
本開示の態様４に係るＤＣ－ＤＣコンバータは、態様１から３のいずれかにおいて、導通損Ｗｃｏｎは、前記各スイッチング素子の導通時のオーム損を総合した損失と、前記トランスの銅損とから導出される、請求項１に記載のＤＣ－ＤＣコンバータ。
【0080】
本開示の態様５に係るＤＣ－ＤＣコンバータは、態様１から４のいずれかにおいて、前記制御部は、前記ブリッジ間位相差φＢを、前記第１端子対側から前記第２端子対側へと送電する電力または電流を参照したフィードバック制御により決定する。
【0081】
本開示の態様６に係る制御方法は、複数のスイッチング素子を含み、第１端子対の間に２つのレグを有したブリッジ回路と、複数のスイッチング素子を含み、第２端子対の間に２つのレグを有したブリッジ回路と、トランスを有し、前記２つのブリッジ回路の間に接続される変換部と、を備えたＤＣ－ＤＣコンバータにおいて、前記２つのブリッジ回路の各スイッチング素子のスイッチングを制御する制御方法であって、前記トランスについての換算電圧として表した、前記第１端子対および前記第２端子対における端子間電圧のうち、より大きくない方の端子間電圧を第１電圧Ｖｓｍａｌｌと称し、より小さくない方の端子間電圧を第２電圧Ｖｌａｒｇｅと称したとき、前記第１端子対側から前記第２端子対側へと送電する電力または電流に応じて、前記第１電圧側における前記ブリッジ回路と、前記第２電圧側における前記ブリッジ回路と、の間のブリッジ間位相差φＢを決定するステップと、前記第１電圧の前記第２電圧に対する比と前記ブリッジ間位相差とに基づいて、前記第１電圧側の前記ブリッジ回路における前記２つのレグ間での第１レグ間位相差を決定するステップと、前記第１レグ間位相差に前記比を乗じて、前記第２電圧側の前記ブリッジ回路における前記２つのレグ間での第２レグ間位相差を決定するステップと、を含み、前記各スイッチング素子におけるデューティを固定して、決定した前記ブリッジ間位相差と前記第１レグ間位相差と前記第２レグ間位相差とに従って、前記各スイッチング素子のスイッチングを制御し、前記第１レグ間位相差は、第１関係式（１）および第２関係式（２）を満たす範囲において第３関係式（３）を最小とするφｌａｒｇｅの値とする。
φｌａｒｇｅ≦（Ｖｌａｒｇｅ／Ｖｓｍａｌｌ）×（π－φＢ） （１）
φｌａｒｇｅ≦（Ｖｌａｒｇｅ／（Ｖｌａｒｇｅ－Ｖｓｍａｌｌ））×φＢ （２）
Ｗｌｏｓｓ（φｌａｒｇｅ）＝Ｗｆｅ＋Ｗｓｗ＋Ｗｃｏｎ （３）
Ｗｆｅ：鉄損
Ｗｓｗ：スイッチング損
Ｗｃｏｎ：導通損
本開示は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本開示の技術的範囲に含まれる。
φｌａｒｇｅ≦（Ｖｌａｒｇｅ／Ｖｓｍａｌｌ）×（π－φＢ） （１）
φｌａｒｇｅ≦（Ｖｌａｒｇｅ／（Ｖｌａｒｇｅ－Ｖｓｍａｌｌ））×φＢ （２）
Ｗｌｏｓｓ（φｌａｒｇｅ）＝Ｗｆｅ＋Ｗｓｗ＋Ｗｃｏｎ （３）
Ｗｆｅ：鉄損
Ｗｓｗ：スイッチング損
Ｗｃｏｎ：導通損
本開示は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本開示の技術的範囲に含まれる。
【符号の説明】
【0082】
１ ＤＣ－ＤＣコンバータ
１０ １次側ブリッジ回路
１１ 第１レグ
１２ 第２レグ
１３ 第１端子対
２０ ２次側ブリッジ回路
２１ 第３レグ
２２ 第４レグ
２３ 第２端子対
３０ 変換部
４０ 制御部
Ｓ１～Ｓ８ スイッチング素子
Ｔｒ トランス
１０ １次側ブリッジ回路
１１ 第１レグ
１２ 第２レグ
１３ 第１端子対
２０ ２次側ブリッジ回路
２１ 第３レグ
２２ 第４レグ
２３ 第２端子対
３０ 変換部
４０ 制御部
Ｓ１～Ｓ８ スイッチング素子
Ｔｒ トランス
【要約】
【課題】損失が最小化されたＤＣ－ＤＣコンバータを実現する。
【解決手段】第１端子対（１３）に接続された１次側ブリッジ回路（１０）と、第２端子対（２３）に接続された２次側ブリッジ回路（２０）と、の間にトランス（Ｔｒ）を備えたＤＣ－ＤＣコンバータ（１）は、トランスについての換算電圧として表した第１端子対および第２端子対における端子管電圧のより大きくない方を第１電圧と称し、より小さくない方を第２電圧と称し、送電する電流、第１電圧および第２電圧に基づき、ブリッジ間位相差、第１レグ間位相差、および第２レグ間位相差を決定し、各スイッチング素子を制御する。
【選択図】図１
【解決手段】第１端子対（１３）に接続された１次側ブリッジ回路（１０）と、第２端子対（２３）に接続された２次側ブリッジ回路（２０）と、の間にトランス（Ｔｒ）を備えたＤＣ－ＤＣコンバータ（１）は、トランスについての換算電圧として表した第１端子対および第２端子対における端子管電圧のより大きくない方を第１電圧と称し、より小さくない方を第２電圧と称し、送電する電流、第１電圧および第２電圧に基づき、ブリッジ間位相差、第１レグ間位相差、および第２レグ間位相差を決定し、各スイッチング素子を制御する。
【選択図】図１
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】