知財求人 - 知財ポータルサイト「IP Force」
特許7449188複数のパルス信号をフィルタリングするためのデバイスおよび方法
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-03-05
(45)【発行日】2024-03-13
(54)【発明の名称】複数のパルス信号をフィルタリングするためのデバイスおよび方法
(51)【国際特許分類】
H03H 17/00 20060101AFI20240306BHJP
H05H 1/46 20060101ALN20240306BHJP
【ＦＩ】
H03H17/00 611A
H05H1/46 R
【請求項の数】
13
(21)【出願番号】P 2020123788
(22)【出願日】2020-07-20
(65)【公開番号】P2021019359
(43)【公開日】2021-02-15
【審査請求日】2022-07-28
(31)【優先権主張番号】19187829
(32)【優先日】2019-07-23
(33)【優先権主張国・地域又は機関】EP
(73)【特許権者】
【識別番号】520269019
【氏名又は名称】コメット アーゲー
(74)【代理人】
【識別番号】100078282
【弁理士】
【氏名又は名称】山本 秀策
(74)【代理人】
【識別番号】100113413
【弁理士】
【氏名又は名称】森下 夏樹
(74)【代理人】
【識別番号】100181674
【弁理士】
【氏名又は名称】飯田 貴敏
(74)【代理人】
【識別番号】100181641
【弁理士】
【氏名又は名称】石川 大輔
(74)【代理人】
【識別番号】230113332
【弁護士】
【氏名又は名称】山本 健策
(72)【発明者】
【氏名】マヌエル フォア デム ブロッケ
(72)【発明者】
【氏名】ロラント シュリエアフ
【審査官】▲高▼橋 徳浩
(56)【参考文献】
【文献】米国特許第０５９３７３３０（ＵＳ，Ａ）
【文献】欧州特許出願公開第０２５１１７７８（ＥＰ，Ａ２）
【文献】国際公開第９６／０１０８６７（ＷＯ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０５Ｈ １／４６
Ｈ０３Ｈ１７／００－Ｈ０３Ｈ１７／０８
(57)【特許請求の範囲】
【請求項1】
複数のパルス信号をフィルタリングするためのフィルタユニット（１００）であって、前記フィルタユニット（１００）は、並列に接続されているいくつかのフィルタ回路（１１０、１２０、１３０）を備え、
各フィルタ回路（１１０、１２０、１３０）は、インプットとアウトプットとを備え、
前記インプットは、インプット信号（３）の振幅を受け取るように構成されており、
各フィルタ回路（１１０、１２０、１３０）は、アウトプット信号（４、５、６）を提供するようにアクティブにされるように構成されており、
各フィルタ回路（１１０、１２０、１３０）が、割り当てられたフィルタレベルを有することと、前記フィルタユニット（１００）が、前記インプット信号のパルスレベルの状態の変化を検出するように構成されているパルスレベル検出回路（１１１、１２１、１３１）をさらに備えることと、前記状態の変化が、第１のパルスレベルから第２のパルスレベルへの移行を含むことと、
前記パルスレベルが前記フィルタ回路（１１０、１２０、１３０）の割り当てられたフィルタレベルに対応する場合には、前記フィルタ回路（１１０、１２０、１３０）がアクティブにされることと
を特徴とする、フィルタユニット（１００）。
【請求項2】
フィルタ回路（１１０、１２０、１３０）の数が、前記インプット信号のパルスレベルの数と同一であることを特徴とする、請求項１に記載のフィルタユニット（１００）。
【請求項3】
フィルタ回路（１１０、１２０、１３０）の数が、前記インプット信号のパルスレベルの状態の変化の数と同一であることを特徴とする、請求項１に記載のフィルタユニット（１００）。
【請求項4】
前記パルスレベル検出回路（１１１、１２１、１３１）および／または前記フィルタ回路（１１０、１２０、１３０）のうちの少なくとも１つが、論理ゲート要素を備えることを特徴とする、請求項１～３のうちの１項に記載のフィルタユニット（１００）。
【請求項5】
前記パルスレベル検出回路（１１１、１２１、１３１）が、少なくとも１つのパルスレベルおよび少なくとも１つの割り当てられたフィルタレベルを受け取るように配置されている少なくとも１つのＡＮＤゲートを備えることを特徴とする、請求項１～４のうちの１項に記載のフィルタユニット（１００）。
【請求項6】
前記パルスレベル検出回路（１１１、１２１、１３１）および／または前記フィルタ回路（１１０、１２０、１３０）のうちの少なくとも１つが、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）または他のプログラミング可能な論理要素として構成されていることを特徴とする、請求項１～５のうちの１項に記載のフィルタユニット（１００）。
【請求項7】
前記パルスレベル検出回路（１１１、１２１、１３１）が、前記フィルタユニット（１００）のさらなるインプットに接続されていることと、前記フィルタユニット（１００）の前記さらなるインプットが、前記フィルタユニット（１００）の前記アウトプットにおいて前記アウトプット信号（４、５、６）を有効化するように配置されていることとを特徴とする、請求項１～６のうちの１項に記載のフィルタユニット（１００）。
【請求項8】
前記フィルタユニット（１００）が、前記フィルタ回路（１１０、１２０、１３０）の前記アウトプットに接続されている多重化器１４０をさらに備えることを特徴とする、請求項１～７のうちの１項に記載のフィルタユニット（１００）。
【請求項9】
フィルタ回路（１１０、１２０、１３０）の数が、４であることを特徴とする、請求項１～８のうちの１項に記載のフィルタユニット（１００）。
【請求項10】
フィルタ回路（１１０、１２０、１３０）の数が、８であることを特徴とする、請求項１～８のうちの１項に記載のフィルタユニット（１００）。
【請求項11】
前記フィルタユニット（１００）が、メモリデバイス（１１２、１２２、１３２）にデータを格納する手段をさらに備えることを特徴とする、請求項１～１０のうちの１項に記載のフィルタユニット（１００）。
【請求項12】
前記フィルタユニット（１００）は、メモリデバイス（１２１、１２２、１３２）にデータを格納する手段をさらに備え、
前記アウトプット信号（４、５、６）は、前記メモリデバイスに提供され、
前記フィルタ回路（１１０、１２０、１３０）が、所与の時間（ｔ１）において、割り当てられたフィルタ値（ｆｖ１）を有することと、前記パルスレベル検出回路（１１１、１２１、１３１）が、前記インプット信号の支配的パルスレベルの状態の変化を検出するように配置されていることと、前記状態の変化が、前記第１のパルスレベルから前記第２のパルスレベルへの移行を含み得ることと、
前記支配的パルスレベルが前記フィルタ回路（１１０、１２０、１３０）の前記割り当てられたフィルタ値（ｆｖ１）に対応する場合には、前記フィルタ回路（１１０、１２０、１３０）の前記アウトプットおよび前記状態が、前記メモリデバイス（１１２、１２２、１３２）のメモリｍ１に格納されることと、前記フィルタ回路（１１０、１２０、１３０）の前記割り当てられたフィルタ値が、ｔ１より後の時間ｔ２における支配的パルスレベルの状態の異なる変化を検出するために新しい値（ｆｖ２）に変化させられることと
を特徴とする、請求項１に記載のフィルタユニット（１００）。
【請求項13】
複数のパルス信号をフィルタリングする方法であって、フィルタユニット（１００）は、並列に接続されているいくつかのフィルタ回路（１１０、１２０、１３０）を備え、各フィルタ回路（１１０、１２０、１３０）は、インプットとアウトプットとを備え、
前記インプットは、インプット信号の振幅を受け取るように構成されており、各フィルタ回路（１１０、１２０、１３０）は、アウトプット信号を提供するようにアクティブにされるように構成されており、各フィルタ回路（１１０、１２０、１３０）は、割り当てられたフィルタレベルを有し、前記フィルタユニット（１００）は、パルスレベル検出回路（１１１、１２１、１３１）をさらに備え、
前記方法は、
前記インプット信号のパルスレベルの状態の変化を検出するステップと、
前記パルスレベルが前記フィルタ回路（１１０、１２０、１３０）の前記割り当てられたフィルタレベルに対応する場合には、前記フィルタ回路（１１０、１２０、１３０）をアクティブにするステップと
を含む、方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、いくつかのフィルタ回路を備える複数のパルス信号をフィルタリングするためのフィルタユニットに関し、当該フィルタ回路は、並列に接続される。各フィルタ回路は、インプットとアウトプットとを備え、インプットは、インプット信号の振幅を受け取るように構成され、アウトプットは、アウトプット信号をアクティブにするように構成される。各フィルタ回路は、割り当てられたフィルタレベルを有し、インプット信号のパルスレベルの状態の変化を検出するように構成されたパルスレベル検出回路をさらに備える。状態の変化は、第１のパルスレベルから第２のパルスレベルへの移行を含み、パルスレベルがフィルタ回路の割り当てられたフィルタレベルに対応する場合、当該フィルタ回路のアウトプットは、アクティブにされる。
【0002】
さらに、本発明は、複数のパルス信号をフィルタリングする方法に関し、フィルタユニットは、いくつかのフィルタ回路を備え、当該フィルタ回路は、並列に接続される。各フィルタ回路は、インプットとアウトプットとを備える。インプットは、インプット信号の振幅を受け取るように構成され、アウトプットは、アウトプット信号をアクティブにするように構成される。各フィルタ回路は、割り当てられたフィルタレベルを有し、パルスレベル検出回路をさらに備える。方法は、インプット信号のパルスレベルの状態の変化を検出する工程と、パルスレベルがフィルタ回路の割り当てられたフィルタレベルに対応する場合に割り当てられたフィルタ回路のアウトプットをアクティブにする工程とを含む。
【0003】
さらに、本発明は、メモリデバイスにデータを格納する手段を備える複数のパルス信号をフィルタリングするためのフィルタユニットに関する。フィルタ回路は、少なくとも１つのインプットとアウトプットとを備える。少なくとも１つのインプットは、インプット信号の振幅を受け取るように構成され、アウトプットは、メモリデバイスへ信号情報をアウトプットするように構成される。フィルタ回路は、所与の時間（ｔ１）において、割り当てられたフィルタ値（ｆｖ１）を有する。フィルタ回路は、インプット信号の支配的パルスレベルの状態の変化を検出するように配置された少なくとも１つのパルスレベル検出回路をさらに備える。状態の変化は、第１のパルスレベルから第２のパルスレベルへの移行を含み得る。支配的パルスレベルがフィルタ回路の割り当てられたフィルタ値（ｆｖ１）に対応する場合、そのフィルタ回路のアウトプットおよび状態は、メモリデバイスのメモリｍ１に格納され、フィルタ回路の割り当てられたフィルタ値は、ｔ１より後の時間ｔ２における支配的パルスレベルの異なる状態の変化を検出するために新しい値（ｆｖ２）に変化させられる。
【背景技術】
【0004】
無線周波数（ＲＦ）生成器が半導体の作製のためのプラズマ器具を含む様々なアプリケーションにおいて電力を提供することは周知である（例えば、薄膜の堆積、エッチングおよび改質）。
【0005】
ＲＦ生成器は、医療デバイス（例えば、電気手術デバイスおよび磁気共鳴マシン、ＭＲＩマシン等の医用撮像マシン）、食品包装、商業用表面改質およびコーティングにおいて使用されることもできる。
【0006】
特に要求の多いアプリケーションは、典型的に専用のプラズマ処理チャンバ内に収容されるプラズマ成分（イオン、電子、中性原子および反応種）の複雑性に起因するプラズマ処理工程を生成および制御するために電力を供給するアプリケーションである。例えば、従来のプラズマエッチングにおいて、連続波ＲＦ電力（いわゆる「ＣＷ ＲＦ電力」）がプラズマ処理チャンバに届けられる。概して、ＲＦは、２０ｋＨｚから３００ＧＨｚの範囲の周波数を指す；しかしながら、典型的に、産業プラズマ過程においてより具体的な周波数が採用されており、特に、２ＭＨｚ、６．７８ＭＨｚ、１３．５６ＭＨｚ、２７．１２ＭＨｚ、４０．６８ＭＨｚまたは／および任意の他の適切な周波数または周波数の組み合わせを含む。
【0007】
採用される周波数とは無関係に、プラズマ処理に連続波ＲＦ電力を使用することの１つの問題は、チャージアップダメージが生じ得ることである。連続波ＲＦ電力の代わりにパルス化された電力を届けることは、電荷が蓄積することを防ぎ、チャージアップダメージ効果を緩和できる。パルス化された電力信号を届けるためのシステムは、先行技術において知られている。
【0008】
しかしながら、これらのシステムは、様々な欠点および不利点を被る。１つの技術的問題領域は、先行技術のシステムがパルス化された信号によって届けられた電力を正確に測定することにおける複雑性および困難性に対処しないことである。これは、重要な処理工程の不正確な反復性につながり得る。例として、生成されたパルスのパルス時間持続性は、そのような電力生成器における既存のフィルタに起因する特に短いパルスに関して限定される。実際、フィルタは、必要なパルスの正確な電力測定を可能とするために整定されかつアクティブにされる必要がある。従って、多くの場合、フィルタの整定時間は、パルス持続性に悪影響を及ぼし、短いパルス内における十分に正確な測定を可能にしない。即ち、先行技術のシステムにおいては、製造過程のために実際に所望されるよりも長いパルスが受け入れられなければならないか、または、概してより正確でない測定およびそれによって電力制御された電力が受け入れられなければならない。
【0009】
従って、より速い整定時間でフィルタを実現できることは、パルス持続性を制限しなくなり、結果として、非常に短いパルスを供給する場合においても、良好に制御された様式で正確なパルス化された電力を供給することを可能にする。非常に短いパルスは、特に半導体の製造に使用される最も要求の多いプラズマ処理器具への電力供給のために、有利である。
【発明の概要】
【発明が解決しようとする課題】
【0010】
本発明の目的は、フィルタユニットおよびフィルタの整定時間を低減させる方法を提供することと、プラズマ処理、特にプラズマエッチング過程のためのパルス特性のより良い測定を提供することとである。
【課題を解決するための手段】
【0011】
本発明の第１の局面に従うと、この目的は、複数のパルス信号をフィルタリングするためのフィルタユニットによって解決される。フィルタユニットは、いくつかのフィルタ回路を備え、当該フィルタ回路は、互いに対して並列に接続される。各フィルタ回路は、インプットとアウトプットとを備える。インプットは、インプット信号の振幅を受け取るように構成され、アウトプットは、アウトプット信号をアクティブにするように構成される。各フィルタ回路は、割り当てられたフィルタレベルを有し、パルスレベルの状態の変化を検出するように構成されたパルスレベル検出回路をさらに備え、状態の変化は、第１のパルスレベルから第２のパルスレベルへの移行を含む。パルスレベルがフィルタ回路の割り当てられたフィルタレベルに対応する場合、当該フィルタ回路のアウトプットは、アクティブにされる。
【0012】
これは、フィルタが定常した状態にあるため、フィルタユニットの整定時間を顕著に低減させることを可能にする。さらに、これは、インプット信号の振幅についてのより良く、かつより速い測定を可能にする。フィルタユニットは、フィルタ回路の整定時間よりも短い持続性を有するパルスを測定することを有利に可能にする。
【0013】
本発明の第１の局面に従った第１の実施形態において、フィルタ回路の数は、インプット信号のパルスレベルの数に対応する。
【0014】
これは、例えば、プラズマへパルス化されたエネルギーを移動させるために、フィルタユニットの全体の整定時間の低減を必要なパルスレベルの変動的または動的な使用に有利に適合させることを可能にする。
【0015】
本発明の第１の局面に従った第２の実施形態において、フィルタ回路の数は、マルチパルス信号のパルスレベル移行の数に対応する。
【0016】
これは、複数のパルスレベル移行（例えば、第１の「ゼロでない」パルスレベルからさらなる「ゼロでない」パルスレベルへの移行）に依存するフィルタユニットの整定時間の動的低減を可能にする。
【0017】
本発明の第１の局面に従った第３の実施形態において、パルスレベル検出回路および／またはフィルタ回路のうちの少なくとも１つは、論理ゲート要素を含む。
【0018】
これは、フィルタ回路の信号伝達過程速度を有利に増加させてフィルタユニットの整定時間を低減させることを可能にする。
【0019】
本発明の第１の局面に従った第４の実施形態において、パルスレベル検出回路は、少なくとも１つのパルスレベルおよび少なくとも１つの割り当てられたフィルタレベルを受け取るように配置された少なくとも１つのＡＮＤゲートを備える。
【0020】
本発明の第１の局面に従った第５の実施形態において、パルスレベル検出回路および／またはフィルタ回路のうちの少なくとも１つは、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）または他のプログラミング可能な論理要素として構成される。
【0021】
これは、レベルパルス化の速い測定過程を可能にする。
【0022】
本発明の第１の局面に従った第６の実施形態において、パルスレベル検出回路は、フィルタユニットのさらなるインプットに接続され、インプットは、フィルタユニットのアウトプットにおいてアウトプット信号を可能にするように配置される。
【0023】
本発明の第１の局面に従った第７の実施形態において、フィルタユニットは、多重化器をさらに備え、当該多重化器は、フィルタ回路のアウトプットに接続される。
【0024】
これは、パルス化されたエネルギーをアプリケーションへ（例えば、プラズマ処理アプリケーションへ）移動させるために必要なアウトプット信号の選択の多重化による最終アウトプットの大域的整定時間の低減を可能にする。
【0025】
本発明の第１の局面に従った第８の実施形態において、フィルタユニットは、少なくとも１つのさらなるフィルタユニットに直列に接続される。
【0026】
本発明の第１の局面に従った第９の実施形態において、フィルタ回路の数は、４である。
【0027】
そのような配置は、その特定のパルス信号の起こり得る全ての状態の変化に対して十分なフィルタを提供し続けながら限定された数のフィルタ回路を有する単純なフィルタユニットを提供するため、二重パルスレベルＲＦ生成器のためのフィルタを実装するときに非常に有利である。
【0028】
本発明の第１の局面に従った第１０の実施形態において、フィルタ回路の数は、８である。
【0029】
この配置は、適度に複雑なフィルタユニットと真にマルチレベルであるパルス化（３つを超えるゼロでないレベル）との間の特に良好な構成的妥協である。
【0030】
しかしながら、本発明のフィルタユニットにおいて使用されるフィルタ回路の数自体は限定されないことは、理解されるべきである。これらのパルス化レベル間におけるパルス化レベルの数および移行の数（多くの場合、「状態の変化」と呼ばれる）に依存して、本発明に従ったデバイスは、多数の（ｎ≧８またはｎ≧２４）フィルタ回路を備え得る。例示される例として、当業者は、様々な振幅のパルスおよび様々な短いパルス持続性でＲＦ電力をアウトプットするための先進的なＲＦ生成器を想定することができ、当該ＲＦ生成器は、例えば、プラズマ過程に供給されるＲＦ電力信号の多くの状態の変化を速く扱うことができるフィルタユニットを必要とする。連続波ＲＦ生成器と比較したこのような先進的なマルチパルスＲＦ生成器の利点は、プラズマ成分がより良好に制御されることができるという事実にある。基本的に、当該マルチパルスＲＦ生成器は、そのような生成器によって電力供給されたときにプラズマ処理器具を調整するためのより多くの「ノブ」を提示する。本発明のフィルタデバイスは、短いパルス持続性能のおかげで、そのような先進的な生成器を改善する。
【0031】
本発明の第１の局面に従った第１１の実施形態において、フィルタユニットは、メモリデバイスにデータを格納する手段をさらに備える。
【0032】
メモリデバイスは、パルス、パルスレベル、アクティベーション期間、または整定時間に関するデータの履歴格納を有利に可能にする。フィルタユニットの一部として、このメモリデバイスは、デジタルデバイスまたはアナログデバイスとして実現させられることができる。
【0033】
本発明の第２の局面に従った第１２の実施形態において、複数のパルス信号をフィルタリングするためのフィルタユニットは、データをメモリデバイスに収納するための手段を備える。フィルタ回路は、少なくとも１つのインプットとアウトプットとを備え、少なくとも１つのインプットは、インプット信号の振幅を受け取るように構成され、アウトプットは、メモリデバイスへ信号情報をアウトプットするように構成される。フィルタ回路は、所与の時間（ｔ１）において、割り当てられたフィルタ値（ｆｖ１）を有し、インプット信号の支配的パルスレベルの状態の変化を検出するように配置された少なくとも１つのパルスレベル検出回路をさらに備える。状態の変化は、第１のパルスレベルから第２のパルスレベルへの移行を含み得、支配的パルスレベルがフィルタ回路の割り当てられたフィルタ値（ｆｖ１）に対応する場合、そのフィルタ回路のアウトプットおよび状態は、メモリデバイスのメモリｍ１に格納される。フィルタ回路の割り当てられたフィルタ値は、ｔ１より後の時間ｔ２における支配的パルスレベルの異なる状態の変化を検出するために新しい値（ｆｖ２）に変化させられる。
【0034】
本発明の第３の局面に従うと、複数のパルス信号をフィルタリングする方法が提供され、フィルタユニットは、いくつかのフィルタ回路を備え、当該フィルタ回路は、並列に接続される。各フィルタ回路は、インプットとアウトプットとを備える。インプットは、インプット信号の振幅を受け取るように構成され、アウトプットは、アウトプット信号をアクティブにするように構成される。各フィルタ回路は、割り当てられたフィルタレベルを有し、パルスレベル検出回路をさらに備える。方法は、インプット信号のパルスレベルの状態の変化を検出する工程と、パルスレベルがフィルタ回路の割り当てられたフィルタレベルに対応する場合に割り当てられたフィルタ回路のアウトプットをアクティブにする工程とを含む。
【0035】
これは、フィルタが定常した状態にあるため、フィルタユニットの整定時間を顕著に低減させることを可能にする。
例えば、本発明は以下の項目を提供する。
（項目１）
複数のパルス信号をフィルタリングするためのフィルタユニット（１００）であって、該フィルタユニット（１００）は、
並列に接続されるいくつかのフィルタ回路（１１０、１２０、１３０）であって、
各フィルタ回路（１１０、１２０、１３０）は、インプットとアウトプットとを備え、
該インプットは、インプット信号（３）の振幅を受け取るように構成され、該アウトプットは、アウトプット信号（４、５、６）をアクティブにするように構成される、いくつかのフィルタ回路（１１０、１２０、１３０）
を備え、
各フィルタ回路（１１０、１２０、１３０）は、割り当てられたフィルタレベルを有し、該インプット信号のパルスレベルの状態の変化を検出するように構成されたパルスレベル検出回路（１１１、１２１、１３１）をさらに備え、該状態の変化は、第１のパルスレベルから第２のパルスレベルへの移行を含む、ことと、
該パルスレベルが該フィルタ回路（１１０、１２０、１３０）の割り当てられたフィルタレベルに対応する場合、該フィルタ回路（１１０、１２０、１３０）の該アウトプットがアクティブにされる、こと
を特徴とする、フィルタユニット（１００）。
（項目２）
フィルタ回路（１１０、１２０、１３０）の数は、上記インプット信号のパルスレベルの数に対応すること
を特徴とする、上記項目に記載のフィルタユニット（１００）。
（項目３）
フィルタ回路（１１０、１２０、１３０）の数は、上記マルチパルス信号のパルスレベル移行の数に対応すること
を特徴とする、上記項目のいずれか１項に記載のフィルタユニット（１００）。
（項目４）
上記パルスレベル検出回路（１１１、１２１、１３１）および／または上記フィルタ回路（１１０、１２０、１３０）のうちの少なくとも１つは、論理ゲート要素を備えること
を特徴とする、上記項目のいずれか１項に記載のフィルタユニット（１００）。
（項目５）
上記パルスレベル検出回路（１１１、１２１、１３１）は、少なくとも１つのパルスレベルおよび少なくとも１つの割り当てられたフィルタレベルを受け取るように配置された少なくとも１つのＡＮＤゲートを備えること
を特徴とする、上記項目のいずれか１項に記載のフィルタユニット（１００）。
（項目６）
上記パルスレベル検出回路（１１１、１２１、１３１）および／または上記フィルタ回路（１１０、１２０、１３０）のうちの少なくとも１つは、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）または他のプログラミング可能な論理要素として構成されること
を特徴とする、上記項目のいずれか１項に記載のフィルタユニット（１００）。
（項目７）
上記パルスレベル検出回路（１１１、１２１、１３１）は、上記フィルタユニット（１００）のさらなるインプットに接続され、該インプットは、該フィルタユニット（１００）の上記アウトプットにおいて上記アウトプット信号（４、５、６）を有効化するように配置される、こと
を特徴とする、上記項目のいずれか１項に記載のフィルタユニット（１００）。
（項目８）
上記フィルタユニット（１００）は、上記フィルタ回路（１１０、１２０、１３０）の上記アウトプットに接続される多重化器１４０をさらに備えること
を特徴とする、上記項目のいずれか１項に記載のフィルタユニット（１００）。
（項目９）
上記フィルタユニット（１００）は、少なくとも１つのさらなるフィルタユニット（１５０）に直列に接続されること
を特徴とする、上記項目のいずれか１項に記載のフィルタユニット（１００）。
（項目１０）
フィルタ回路（１１０、１２０、１３０）の数は、４であること
を特徴とする、上記項目のいずれか１項に記載のフィルタユニット（１００）。
（項目１１）
フィルタ回路（１１０、１２０、１３０）の数は、８であること
を特徴とする、上記項目のいずれか１項に記載のフィルタユニット（１００）。
（項目１２）
上記フィルタユニット（１００）は、メモリデバイス（１１２、１２２、１３２）にデータを格納する手段をさらに備えること
を特徴とする、上記項目のいずれか１項に記載のフィルタユニット（１００）。
（項目１３）
複数のパルス信号をフィルタリングするためのフィルタユニット（１００）であって、該フィルタユニット（１００）は、
メモリデバイス（１２１、１２２、１３２）にデータを格納する手段と、
少なくとも１つのインプットとアウトプットとを備えるフィルタ回路（１１０、１２０、１３０）であって、該少なくとも１つのインプットは、該インプット信号の振幅を受け取るように構成され、該アウトプットは、該メモリデバイスに信号情報をアウトプットするように構成される、フィルタ回路（１１０、１２０、１３０）と
を備え、
該フィルタ回路（１１０、１２０、１３０）は、所与の時間（ｔ１）において、割り当てられたフィルタ値（ｆｖ１）を有し、該インプット信号の支配的パルスレベルの状態の変化を検出するように配置された少なくとも１つのパルスレベル検出回路（１１１、１２１、１３１）をさらに備え、該状態の変化は、第１のパルスレベルから第２のパルスレベルへの移行を含み得る、ことと、
該支配的パルスレベルが該フィルタ回路（１１０、１２０、１３０）の該割り当てられたフィルタ値（ｆｖ１）に対応する場合、そのフィルタ回路（１１０、１２０、１３０）の該アウトプットおよび該状態は、該メモリデバイス（１１２、１２２、１３２）のメモリｍ１に格納され、該フィルタ回路（１１０、１２０、１３０）の該割り当てられたフィルタ値は、ｔ１より後の時間ｔ２における支配的パルスレベルの異なる状態の変化を検出するために新しい値（ｆｖ２）に変化させられる、ことと
を特徴とする、フィルタユニット（１００）。
（項目１４）
複数のパルス信号をフィルタリングする方法であって、
フィルタユニット（１００）は、並列に接続されるいくつかのフィルタ回路（１１０、１２０、１３０）を備え、各フィルタ回路（１１０、１２０、１３０）は、インプットとアウトプットとを備え、
該インプットは、インプット信号の振幅を受け取るように構成され、該アウトプットは、アウトプット信号をアクティブにするように構成され、各フィルタ回路（１１０、１２０、１３０）は、割り当てられたフィルタレベルを有し、パルスレベル検出回路（１１１、１２１、１３１）をさらに備え、
該方法は、
該インプット信号のパルスレベルの状態の変化を検出するステップと、
該パルスレベルが該フィルタ回路（１１０、１２０、１３０）の該割り当てられたフィルタレベルに対応する場合に該割り当てられたフィルタ回路（１１０、１２０、１３０）の該アウトプットをアクティブにするステップと
を含む、方法。
（摘要）
本発明は、並列に接続されるいくつかのフィルタ回路を備える、複数のパルス信号をフィルタリングするためのフィルタユニットに関する。各フィルタ回路は、インプットとアウトプットとを備え、インプットは、インプット信号の振幅を受け取るように構成され、アウトプットは、アウトプット信号をアクティブにするように構成される。各フィルタ回路は、割り当てられたフィルタレベルを有し、インプット信号のパルスレベルの状態の変化を検出するように構成されたパルスレベル検出回路をさらに備える。状態の変化は、第１のパルスレベルから第２のパルスレベルへの移行を含み、パルスレベルがフィルタ回路の割り当てられたフィルタレベルに対応する場合、当該フィルタ回路のアウトプットは、アクティブにされる。
例えば、本発明は以下の項目を提供する。
（項目１）
複数のパルス信号をフィルタリングするためのフィルタユニット（１００）であって、該フィルタユニット（１００）は、
並列に接続されるいくつかのフィルタ回路（１１０、１２０、１３０）であって、
各フィルタ回路（１１０、１２０、１３０）は、インプットとアウトプットとを備え、
該インプットは、インプット信号（３）の振幅を受け取るように構成され、該アウトプットは、アウトプット信号（４、５、６）をアクティブにするように構成される、いくつかのフィルタ回路（１１０、１２０、１３０）
を備え、
各フィルタ回路（１１０、１２０、１３０）は、割り当てられたフィルタレベルを有し、該インプット信号のパルスレベルの状態の変化を検出するように構成されたパルスレベル検出回路（１１１、１２１、１３１）をさらに備え、該状態の変化は、第１のパルスレベルから第２のパルスレベルへの移行を含む、ことと、
該パルスレベルが該フィルタ回路（１１０、１２０、１３０）の割り当てられたフィルタレベルに対応する場合、該フィルタ回路（１１０、１２０、１３０）の該アウトプットがアクティブにされる、こと
を特徴とする、フィルタユニット（１００）。
（項目２）
フィルタ回路（１１０、１２０、１３０）の数は、上記インプット信号のパルスレベルの数に対応すること
を特徴とする、上記項目に記載のフィルタユニット（１００）。
（項目３）
フィルタ回路（１１０、１２０、１３０）の数は、上記マルチパルス信号のパルスレベル移行の数に対応すること
を特徴とする、上記項目のいずれか１項に記載のフィルタユニット（１００）。
（項目４）
上記パルスレベル検出回路（１１１、１２１、１３１）および／または上記フィルタ回路（１１０、１２０、１３０）のうちの少なくとも１つは、論理ゲート要素を備えること
を特徴とする、上記項目のいずれか１項に記載のフィルタユニット（１００）。
（項目５）
上記パルスレベル検出回路（１１１、１２１、１３１）は、少なくとも１つのパルスレベルおよび少なくとも１つの割り当てられたフィルタレベルを受け取るように配置された少なくとも１つのＡＮＤゲートを備えること
を特徴とする、上記項目のいずれか１項に記載のフィルタユニット（１００）。
（項目６）
上記パルスレベル検出回路（１１１、１２１、１３１）および／または上記フィルタ回路（１１０、１２０、１３０）のうちの少なくとも１つは、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）または他のプログラミング可能な論理要素として構成されること
を特徴とする、上記項目のいずれか１項に記載のフィルタユニット（１００）。
（項目７）
上記パルスレベル検出回路（１１１、１２１、１３１）は、上記フィルタユニット（１００）のさらなるインプットに接続され、該インプットは、該フィルタユニット（１００）の上記アウトプットにおいて上記アウトプット信号（４、５、６）を有効化するように配置される、こと
を特徴とする、上記項目のいずれか１項に記載のフィルタユニット（１００）。
（項目８）
上記フィルタユニット（１００）は、上記フィルタ回路（１１０、１２０、１３０）の上記アウトプットに接続される多重化器１４０をさらに備えること
を特徴とする、上記項目のいずれか１項に記載のフィルタユニット（１００）。
（項目９）
上記フィルタユニット（１００）は、少なくとも１つのさらなるフィルタユニット（１５０）に直列に接続されること
を特徴とする、上記項目のいずれか１項に記載のフィルタユニット（１００）。
（項目１０）
フィルタ回路（１１０、１２０、１３０）の数は、４であること
を特徴とする、上記項目のいずれか１項に記載のフィルタユニット（１００）。
（項目１１）
フィルタ回路（１１０、１２０、１３０）の数は、８であること
を特徴とする、上記項目のいずれか１項に記載のフィルタユニット（１００）。
（項目１２）
上記フィルタユニット（１００）は、メモリデバイス（１１２、１２２、１３２）にデータを格納する手段をさらに備えること
を特徴とする、上記項目のいずれか１項に記載のフィルタユニット（１００）。
（項目１３）
複数のパルス信号をフィルタリングするためのフィルタユニット（１００）であって、該フィルタユニット（１００）は、
メモリデバイス（１２１、１２２、１３２）にデータを格納する手段と、
少なくとも１つのインプットとアウトプットとを備えるフィルタ回路（１１０、１２０、１３０）であって、該少なくとも１つのインプットは、該インプット信号の振幅を受け取るように構成され、該アウトプットは、該メモリデバイスに信号情報をアウトプットするように構成される、フィルタ回路（１１０、１２０、１３０）と
を備え、
該フィルタ回路（１１０、１２０、１３０）は、所与の時間（ｔ１）において、割り当てられたフィルタ値（ｆｖ１）を有し、該インプット信号の支配的パルスレベルの状態の変化を検出するように配置された少なくとも１つのパルスレベル検出回路（１１１、１２１、１３１）をさらに備え、該状態の変化は、第１のパルスレベルから第２のパルスレベルへの移行を含み得る、ことと、
該支配的パルスレベルが該フィルタ回路（１１０、１２０、１３０）の該割り当てられたフィルタ値（ｆｖ１）に対応する場合、そのフィルタ回路（１１０、１２０、１３０）の該アウトプットおよび該状態は、該メモリデバイス（１１２、１２２、１３２）のメモリｍ１に格納され、該フィルタ回路（１１０、１２０、１３０）の該割り当てられたフィルタ値は、ｔ１より後の時間ｔ２における支配的パルスレベルの異なる状態の変化を検出するために新しい値（ｆｖ２）に変化させられる、ことと
を特徴とする、フィルタユニット（１００）。
（項目１４）
複数のパルス信号をフィルタリングする方法であって、
フィルタユニット（１００）は、並列に接続されるいくつかのフィルタ回路（１１０、１２０、１３０）を備え、各フィルタ回路（１１０、１２０、１３０）は、インプットとアウトプットとを備え、
該インプットは、インプット信号の振幅を受け取るように構成され、該アウトプットは、アウトプット信号をアクティブにするように構成され、各フィルタ回路（１１０、１２０、１３０）は、割り当てられたフィルタレベルを有し、パルスレベル検出回路（１１１、１２１、１３１）をさらに備え、
該方法は、
該インプット信号のパルスレベルの状態の変化を検出するステップと、
該パルスレベルが該フィルタ回路（１１０、１２０、１３０）の該割り当てられたフィルタレベルに対応する場合に該割り当てられたフィルタ回路（１１０、１２０、１３０）の該アウトプットをアクティブにするステップと
を含む、方法。
（摘要）
本発明は、並列に接続されるいくつかのフィルタ回路を備える、複数のパルス信号をフィルタリングするためのフィルタユニットに関する。各フィルタ回路は、インプットとアウトプットとを備え、インプットは、インプット信号の振幅を受け取るように構成され、アウトプットは、アウトプット信号をアクティブにするように構成される。各フィルタ回路は、割り当てられたフィルタレベルを有し、インプット信号のパルスレベルの状態の変化を検出するように構成されたパルスレベル検出回路をさらに備える。状態の変化は、第１のパルスレベルから第２のパルスレベルへの移行を含み、パルスレベルがフィルタ回路の割り当てられたフィルタレベルに対応する場合、当該フィルタ回路のアウトプットは、アクティブにされる。
【図面の簡単な説明】
【0036】
本発明は、以下の図面において詳細に説明される異なる例示的実施形態を参照して以下に説明される。
【発明を実施するための形態】
【0037】
図１は、３つのフィルタ回路１１０、１２０、１３０を備える本発明に従ったフィルタユニット１００の実施形態の概略図を示し、当該フィルタ回路１１０、１２０、１３０は、並列に接続される。図１は、３つのレベルの場合における複数レベルパルス化の概念も示す。フィルタ回路のレベルの数には、理論上の制限はない。随意に、フィルタユニット１００を４つまたは８つのフィルタ回路または任意の数ｎで構成または組成することも可能である。
【0038】
各フィルタ回路１１０、１２０、１３０は、３つの異なるインプット信号を受け取る。
【0039】
第１のインプット信号は、レイテンシパルスレベル信号１である。この信号１は、パルス設定レベルインプット信号（図１に示さず）に基づき、当該パルス設定レベルインプット信号は、ＩＱ復調レイテンシ時間および第１ステージフィルタレイテンシ時間（図１に示さず）によって遅延させられる。
【0040】
レイテンシ整定時間パルスレベル信号２である第２のインプット信号は、第１ステージフィルタの整定時間によって遅延させられる（図１に示さず）。
【0041】
第１ステージレベルパルス化（ＬＰ）フィルタ済ＩＱ信号３である第３のインプット信号は、インプット信号（図示せず）に基づき、当該信号は、ＩＱ復調フィルタおよび第１ステージレベルパルス化（ＬＰ）フィルタによって改質される。この信号は、インプット信号の振幅に関する。
【0042】
これらの３つのインプット信号は、フィルタユニット１００の各フィルタ回路１１０、１２０、１３０のインプットを示す。
【0043】
レイテンシパルスレベル信号１およびレイテンシ整定時間パルスレベル信号２は、パルス化フィルタレベルについて比較される。
【0044】
この比較は、パルスレベル検出回路によって効率的に実施され、当該パルスレベル検出回路は、インプット信号のパルスレベルの状態の変化を検出するように構成される。状態の変化は、第１のパルスレベルから第２のパルスレベルへの移行を含む。
【0045】
例えば、そのような状態の変化は、「パルスオン」モードから「パルスオフ」モードへの変化であり得る。各モードは、関連付けられたパルスレベルとパルスレベルの関連付けられた振幅とを含む。従って、そのような変化は、「ゼロでない」パルスレベルから別の「ゼロでない」パルスレベルへの状態の変化でもあり得る。「ゼロでない」は、パルスレベルの正または負の振幅値によって規定され、当該振幅値は、ゼロ値と等しくない。
【0046】
新しいパルスレベルが現れた場合、フィルタ回路１１０、１２０、１３０を備えるフィルタユニット１００は、第１ステージフィルタの整定時間中、機能的に無効化される。この整定時間中、フィルタユニット１００の状態は停止させられ、従って、各フィルタ回路１１０、１２０、１３０の状態が停止させられる。フィルタユニット１００のＩＱアウトプット信号４、５、６は、最後に計算された値を保持し、当該値は、フィルタ回路１１０、１２０、１３０の最後に有効化された状態の最後において獲得された値である。
【0047】
第１ステージフィルタの整定時間の期間の後、フィルタ回路１１０、１２０、１３０を備えるフィルタユニット１００は、有効化される。次に、ＩＱアウトプット信号４、５、６の値は、各フィルタ回路１１０、１２０、１３０の特定のフィルタ特徴に従って計算および適合される。
【0048】
フィルタ回路１１０、１２０、１３０のフィルタ特徴は、例えば、フィルタ回路１１０、１２０、１３０の構成または設計、もしくはパルスレベル検出回路１１１、１２１、１３１の構成または設計を含む。
【0049】
フィルタ回路１１０、１２０、１３０のうちの少なくとも１つおよび／またはパルスレベル検出回路は、ＩＱアウトプット信号４、５、６を計算するための論理ゲート要素を含む。
【0050】
例として、パルスレベル検出回路１１１、１２１、１３１の各々または少なくとも１つは、少なくとも１つのパルスレベルおよび少なくとも１つの割り当てられたフィルタレベルを受け取るように配置された１つのＡＮＤゲートを随意に備える。割り当てられたフィルタレベルは、フィルタ特徴のうちの１つである。
【0051】
随意に、パルスレベル検出回路および／またはフィルタ回路のうちの少なくとも１つは、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）または他のプログラミング可能な論理要素として構成される。
【0052】
パルスレベル検出回路１１１、１２１、１３１は、フィルタユニット１００のさらなるインプットに接続され、インプットは、フィルタユニット１００のアウトプットにおいてアウトプット信号を有効化するように配置される。図１に示されるように、さらなるインプットは、「フィルタ有効化」ユニットであり、フィルタユニット１００のアウトプット信号４、５、６の提供を可能にするように構成される。
【0053】
整定時間が過ぎた後、かつ、パルスレベルがパルスレベル検出回路１１１、１２１、１３１の割り当てられたフィルタレベルに等しい場合においてのみ、それぞれのフィルタ回路１１０、１２０、１３０は、ＩＱアウトプット信号４、５、６のうち１つを提供するように有効化されることができる。残ったフィルタ回路１１０、１２０、１３０は、無効化されるか、または停止された状態になる。
【0054】
さらなる実施形態において、複数のパルス信号をフィルタリングするためのフィルタユニット１００は、メモリデバイス１１２、１２２、１３２（図示せず）へデータを格納する手段を備える。フィルタ回路１１０、１２０、１３０は、少なくとも１つのインプットとアウトプットとを備える。少なくとも１つのインプットは、インプット信号３の振幅を受け取るように構成され、アウトプットは、メモリデバイス１１２、１２２、１３２（図示せず）へ信号情報をアウトプットするように構成される。フィルタ回路１１０、１２０、１３０は、所与の時間（ｔ１）において、割り当てられたフィルタ値（ｆｖ１）を有する。フィルタ回路１１０、１２０、１３０は、インプット信号の支配的パルスレベルの状態の変化を検出するように配置された少なくとも１つのパルスレベル検出回路１１１、１２１、１３１をさらに備える。状態の変化は、第１のパルスレベルから第２のパルスレベルへの移行を含み得る。支配的パルスレベルがフィルタ回路の割り当てられたフィルタ値（ｆｖ１）に対応する場合、そのフィルタ回路１１０、１２０、１３０のアウトプットおよび状態は、メモリデバイス１１２、１２２、１３２のメモリｍ１に格納され、フィルタ回路１１０、１２０、１３０の割り当てられたフィルタ値は、ｔ１より後の時間ｔ２における支配的パルスレベルの異なる状態の変化を検出するために新しい値（ｆｖ２）に変化させられる。
【0055】
上記の実施形態において、複数のパルス信号をフィルタリングする方法が提供される。フィルタユニット１００は、いくつかのフィルタ回路１１０、１２０、１３０を備え、当該フィルタ回路１１０、１２０、１３０は、並列に接続される。各フィルタ回路１１０、１２０、１３０は、インプットとアウトプットとを備える。図１および図２に示されるように、フィルタユニット１００のインプットは、インプット信号３の振幅を受け取るように構成され、アウトプットは、アウトプット信号４、５、６をアクティブにするように構成される。図１および図２に示されるように、各フィルタ回路１１０、１２０、１３０は、割り当てられたフィルタレベル（例えば、レベルゼロからレベル２）を有する。各フィルタ回路１１０、１２０、１３０は、パルスレベル検出回路１１１、１２１、１３１をさらに備える。検出回路１１１、１２１、１３１は、インプット信号のパルスレベルの状態の変化を検出し、パルスレベルがフィルタ回路１１０、１２０、１３０の割り当てられたフィルタレベルに対応する場合、フィルタユニット１００は、割り当てられたフィルタ回路１１０、１２０、１３０のアウトプットをアクティブにする。
【0056】
図２は、本発明に従った、フィルタユニット１００のさらなる実施形態を概略的に示す。全体の把握を容易にするため、図面または実施形態において示される同じ構成要素および信号は、同じ参照符号を有する。
【0057】
図２に示されるように、フィルタユニット１００のこの実施形態も、３つのフィルタ回路１１０、１２０、１３０を備え、当該フィルタ回路１１０、１２０、１３０は、図１について既に説明されたように、並列に接続される。
【0058】
この実施形態において、フィルタユニット１００は、フィルタユニット１００のアウトプット信号４、５、６を多重化するための多重化器をさらに備える。多重化器１４０は、４つのインプット信号を受け取るように構成される。これらの４つの信号は、図１において既に説明されたようにＩＱアウトプット信号４、５、６を含み、かつレイテンシパルスレベル信号１を含む。
【0059】
図２は、３つのレベルおよびアウトプットの多重化の例における複数レベルパルス化の概念も示す。レベルまたはフィルタ回路の数には、理論上の制限はない。
【0060】
図２において、フィルタ回路１１０、１２０、１３０およびパルスレベル検出回路１１１、１２１、１３１は、図１における例と同じ様式で設計または構成される。既に図１に従って説明されているこれらの回路の機能の各々にも、同じことが適用される。
【0061】
この実施形態において、第１ステージフィルタの整定時間の期間が経過した後、フィルタ回路１１０、１２０、１３０を備えるフィルタユニット１００は、機能的に有効化される。次に、ＩＱアウトプット信号４、５、６の値は、各フィルタ回路１１０、１２０、１３０の特定のフィルタ特徴に従って計算および適合される。
【0062】
実際の選択されたパルスレベルがパルスレベル検出回路１１１、１２１、１３１の割り当てられたフィルタレベルに等しい場合のみ、それぞれのフィルタ回路１１０、１２０、１３０は、ＩＱアウトプット信号４、５、６のうちの１つを提供するために有効化されることができる。残りのフィルタ回路は、無効化されるか、または停止された状態になる。
【0063】
フィルタ回路１１０、１２０、１３０のフィルタ特徴は、例えば、フィルタ回路１１０、１２０、１３０の構成または設計、もしくは、パルスレベル検出回路１１１、１２１、１３１の構成または設計を備える。
【0064】
フィルタ回路１１０、１２０、１３０のうちの少なくとも１つおよび／またはパルスレベル検出回路は、ＩＱアウトプット信号４、５、６を計算するための論理ゲート要素を備える。
【0065】
例として、パルスレベル検出回路１１１、１２１、１３１の各々または少なくとも１つは、少なくとも１つのパルスレベルおよび少なくとも１つの割り当てられたフィルタレベルを受け取るように配置された１つのＡＮＤゲートを随意に備える。割り当てられたフィルタレベルは、フィルタ特徴のうちの１つである。
【0066】
随意に、パルスレベル検出回路および／またはフィルタ回路のうちの少なくとも１つは、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）または他のプログラミング可能な論理要素として構成される。
【0067】
パルスレベル検出回路１１１、１２１、１３１は、フィルタユニット１００のさらなるインプットに接続され、インプットは、フィルタユニット１００のアウトプットにおいてアウトプット信号を有効化するように配置される。図２において示されるように、さらなるインプットは、「フィルタ有効化」ユニットであり、フィルタユニット１００のアウトプット信号４、５、６の提供を可能にするように構成される。
【0068】
図３は、本発明に従ったフィルタユニット１００のさらなる実施形態を示す。全体の把握を容易にするため、図面または実施形態において示される同じ構成要素および信号は、同じ参照符号を有する。
【0069】
図３において、フィルタ回路１１０、１２０、１３０およびパルスレベル検出回路１１１、１２１、１３１は、図１または図２における例と同じ様式で設計または構成される。既に図１または図２に従って説明されているこれらの回路の機能の各々にも、同じことが適用される。
【0070】
図１および図２に加えて、図３におけるこの実施形態において、随意に、本発明に従ったフィルタユニット１００は、さらなるフィルタユニットに直列に接続される。図３に示されるように、このさらなるフィルタユニットは、例として、第１ステージレベルパルス化フィルタユニット１５０である。
【0071】
フィルタユニット１５０の第１のインプット信号は、レイテンシパルスレベル信号１である。この信号１は、パルス設定レベルインプット信号（図１に示さず）に基づき、当該パルス設定レベルインプット信号は、ＩＱ復調レイテンシ時間および第１ステージフィルタレイテンシ時間（図１に示さず）によって遅延させられる。
【0072】
レイテンシ整定時間パルスレベル信号２である第２のインプット信号は、第１ステージフィルタの整定時間によって遅延させられる。
【0073】
第１ステージレベルパルス化（ＬＰ）フィルタ済ＩＱ信号３である第３のインプット信号は、インプット信号Ｉに基づき、当該信号は、ＩＱ復調フィルタおよび第１ステージレベルパルス化（ＬＰ）フィルタによって改質される。
【0074】
これらの３つのインプット信号は、フィルタユニット１００の各フィルタ回路１１０、１２０、１３０のインプットを示す。
【0075】
図４は、３つのパルスレベルおよび３つのフィルタ回路１１０、１２０、１３０のフィルタユニット１００の例示的実施形態のシミュレーション結果を示す。
【0076】
この例において、パルスレベル持続性は、８μｓである。中間曲線４４、４５、４６は、上部曲線４０、４１、４２（図上部）に示されるパルスレベルに関してフィルタ回路１１０、１２０、１３０がどのように起動させられる（「有効化される」）かを示す。各フィルタ回路１１０、１２０、１３０は、その対応するパルスレベルの第１の周期中、初期化され、当該対応するパルスレベルは、図４において初期の２４μｓに対応する。
【0077】
次に、底部曲線（図下部）は、各パルスレベル４０、４１、４２の電力設定点および実際の電力値を示す。当業者は、実際の電力値が０．４５μｓまでのみ遅延が低減させられた設定点値に対応することを確認できる。３つの初期化パルスの最中、遅延は４μｓのオーダーであったことも確認できる。底部曲線と上部曲線とを比較したときに確認できるように、０．４５μｓの低減させられた時間は、システムレイテンシ（フィルタ自体から独立して）に対応し、それは、整定時間が事実上０μｓに低減させられたことを意味する。このシミュレーションの代わりに、実際の場合において、値は、ゼロでない値であり得るが、非常に小さい値である。
【0078】
本発明の１つの対象物が本発明の上記局面の別の対象物および／または図面に示される特性と有利に、即ち、個別にまたは累積的に任意の組み合わせで、組み合わせられることができることは、明確に示されるべきである。
【符号の説明】
【0079】
１ レイテンシパルスレベル信号
２ レイテンシ整定時間パルスレベル信号
３ 第１ステージレベルパルス化（ＬＰ）フィルタ済ＩＱ信号
４ ＩＱアウトプット信号
５ ＩＱアウトプット信号
６ ＩＱアウトプット信号
４０ パルス設定レベル
４１ レイテンシ整定時間パルスレベル
４２ レイテンシパルスレベル
４４ パルス曲線フィルタ回路０
４５ パルス曲線フィルタ回路１
４６ パルス曲線フィルタ回路２
１００ フィルタユニット、第２ステージＬＰフィルタ
１１０ フィルタ回路、レベルフィルタレベル０
１１１ パルスレベル検出回路
１１２ メモリデバイス
１２０ フィルタ回路、レベルフィルタレベル１
１２１ パルスレベル検出回路
１２２ メモリデバイス
１３０ フィルタ回路、レベルフィルタレベル２
１３１ パルスレベル検出回路
１３２ メモリデバイス
１４０ 多重化器
１５０ さらなるフィルタユニット、第１ステージＬＰフィルタ
２ レイテンシ整定時間パルスレベル信号
３ 第１ステージレベルパルス化（ＬＰ）フィルタ済ＩＱ信号
４ ＩＱアウトプット信号
５ ＩＱアウトプット信号
６ ＩＱアウトプット信号
４０ パルス設定レベル
４１ レイテンシ整定時間パルスレベル
４２ レイテンシパルスレベル
４４ パルス曲線フィルタ回路０
４５ パルス曲線フィルタ回路１
４６ パルス曲線フィルタ回路２
１００ フィルタユニット、第２ステージＬＰフィルタ
１１０ フィルタ回路、レベルフィルタレベル０
１１１ パルスレベル検出回路
１１２ メモリデバイス
１２０ フィルタ回路、レベルフィルタレベル１
１２１ パルスレベル検出回路
１２２ メモリデバイス
１３０ フィルタ回路、レベルフィルタレベル２
１３１ パルスレベル検出回路
１３２ メモリデバイス
１４０ 多重化器
１５０ さらなるフィルタユニット、第１ステージＬＰフィルタ
【図1】
【図2】
【図3】
【図4】