特許 7450446 半導体装置、半導体装置の製造方法、および試験装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-03-07

(45)【発行日】2024-03-15

(54)【発明の名称】半導体装置、半導体装置の製造方法、および試験装置

(51)【国際特許分類】

   H01L 21/338 20060101AFI20240308BHJP

   H01L 29/812 20060101ALI20240308BHJP

   H01L 29/778 20060101ALI20240308BHJP

   H01L 29/417 20060101ALI20240308BHJP

   H01L 21/28 20060101ALI20240308BHJP

   H01L 21/336 20060101ALI20240308BHJP

   H01L 29/78 20060101ALI20240308BHJP

【ＦＩ】

H01L29/80 F

H01L29/80 H

H01L29/50 M

H01L21/28 301R

H01L21/28 301B

H01L29/78 301B

H01L29/78 301N

【請求項の数】 17

(21)【出願番号】P 2020071866

(22)【出願日】2020-04-13

(65)【公開番号】P2021168368

(43)【公開日】2021-10-21

【審査請求日】2022-12-16

(73)【特許権者】

【識別番号】390005175

【氏名又は名称】株式会社アドバンテスト

(74)【代理人】

【識別番号】110000877

【氏名又は名称】弁理士法人ＲＹＵＫＡ国際特許事務所

(72)【発明者】

【氏名】奥村 健祐

(72)【発明者】

【氏名】山ノ内 智雄

【審査官】鈴木 聡一郎

(56)【参考文献】

【文献】国際公開第２０１９／００９００６（ＷＯ，Ａ１）

【文献】特開２０１２－１７４８０４（ＪＰ，Ａ）

【文献】特開２０１７－２２８６８５（ＪＰ，Ａ）

【文献】特開２０１２－１２４４３６（ＪＰ，Ａ）

【文献】特開２０１２－１７８４１９（ＪＰ，Ａ）

【文献】特開２０１０－１４１１４４（ＪＰ，Ａ）

【文献】特開２０１８－１８２１５５（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２１／２８

Ｈ０１Ｌ ２１／３３６

Ｈ０１Ｌ ２１／３３８

Ｈ０１Ｌ ２９／４１７

Ｈ０１Ｌ ２９／７７８

Ｈ０１Ｌ ２９／７８

Ｈ０１Ｌ ２９／８１２

(57)【特許請求の範囲】

【請求項1】

化合物半導体層と、
前記化合物半導体層上に設けられた第１の絶縁膜と、
前記第１の絶縁膜上に設けられ、前記第１の絶縁膜よりもバンドギャップが大きい材料の第２の絶縁膜と、
前記第２の絶縁膜の上方に設けられたゲート電極と、
前記第１の絶縁膜と前記化合物半導体層との間に設けられ、前記ゲート電極の下方において、前記化合物半導体層を露出させる第１の開口を有する第３の絶縁膜と、
を備え、
前記第１の絶縁膜は、前記第１の開口において前記化合物半導体層と接し、
前記第３の絶縁膜は、アルミニウム窒化物またはシリコン窒化物である、
半導体装置。

【請求項2】

前記第１の絶縁膜はタンタル酸窒化物を含み、
前記第２の絶縁膜は、前記タンタル酸窒化物よりもバンドギャップが大きい材料を含む
請求項１に記載の半導体装置。

【請求項3】

前記第２の絶縁膜は、アルミニウム酸窒化物を含む
請求項２に記載の半導体装置。

【請求項4】

化合物半導体層と、
前記化合物半導体層上に接して設けられた第１の絶縁膜と、
前記第１の絶縁膜上に接して設けられ、前記第１の絶縁膜よりもバンドギャップが大きい材料の第２の絶縁膜と、
前記第２の絶縁膜の上方に設けられたゲート電極と、
を備え、
前記第２の絶縁膜の全体は、アルミニウム酸窒化物で形成される、
半導体装置。

【請求項5】

化合物半導体層と、
前記化合物半導体層上に設けられた第１の絶縁膜と、
前記第１の絶縁膜上に設けられ、前記第１の絶縁膜よりもバンドギャップが大きい材料の第２の絶縁膜と、
前記第２の絶縁膜の上方に設けられたゲート電極と、
を備え、
前記第１の絶縁膜はタンタル酸窒化物を含み、
前記第２の絶縁膜は、アルミニウム酸窒化物を含む、
半導体装置。

【請求項6】

前記第１の絶縁膜と前記化合物半導体層との間に設けられ、前記ゲート電極の下方において、前記化合物半導体層を露出させる第１の開口を有する第３の絶縁膜を更に備え、
前記第１の絶縁膜は、前記第１の開口において前記化合物半導体層と接している
請求項４または５に記載の半導体装置。

【請求項7】

前記第１の絶縁膜は、前記第３の絶縁膜に比べて膜厚が小さい
請求項１から３および６のいずれか一項に記載の半導体装置。

【請求項8】

前記第３の絶縁膜の膜厚は、２０ｎｍ以下である
請求項７に記載の半導体装置。

【請求項9】

化合物半導体層と、
前記化合物半導体層上に設けられた第１の絶縁膜と、
前記第１の絶縁膜上に設けられ、前記第１の絶縁膜よりもバンドギャップが大きい材料の第２の絶縁膜と、
前記第２の絶縁膜の上方に設けられたゲート電極と、
前記化合物半導体層と前記第１の絶縁膜との間に設けられたソース電極およびドレイン電極と、
前記ソース電極および前記ドレイン電極の上方に設けられ、前記ソース電極および前記ドレイン電極よりもアルカリ溶液に対する耐腐食性が高い材料を含む第１のバリアメタル層と、
前記第１のバリアメタル層の上方に設けられ、プラチナを含む第２のバリアメタル層と、
を備え、
前記第１の絶縁膜および前記第２の絶縁膜は、前記第２のバリアメタル層を露出させる第２の開口を有する
半導体装置。

【請求項10】

化合物半導体層と、
前記化合物半導体層上に設けられた第１の絶縁膜と、
前記第１の絶縁膜上に設けられ、前記第１の絶縁膜よりもバンドギャップが大きい材料の第２の絶縁膜と、
前記第２の絶縁膜の上方に設けられたゲート電極と、
前記化合物半導体層と前記第１の絶縁膜との間に設けられたソース電極およびドレイン電極と、
前記ソース電極および前記ドレイン電極の上方に設けられ、前記ソース電極および前記ドレイン電極よりもアルカリ溶液に対する耐腐食性が高い材料を含む第１のバリアメタル層と、
前記第１のバリアメタル層の上方に設けられ、プラチナを含む第２のバリアメタル層と、
を備え、
前記第１のバリアメタル層は、前記ソース電極または前記ドレイン電極の上面の凹凸の深さよりも厚い、
半導体装置。

【請求項11】

前記第１のバリアメタル層は、チタンを含む
請求項９または１０に記載の半導体装置。

【請求項12】

前記第２のバリアメタル層は、前記第１のバリアメタル層よりも膜厚が小さい
請求項９から１１のいずれか一項に記載の半導体装置。

【請求項13】

前記第１のバリアメタル層の膜厚は１００ｎｍ以上であり、
前記第２のバリアメタル層の膜厚は１０ｎｍ以上である
請求項９から１２のいずれか一項に記載の半導体装置。

【請求項14】

化合物半導体層を形成する半導体層形成段階と、
前記化合物半導体層上に第１の絶縁膜を形成する第１絶縁膜形成段階と、
前記第１の絶縁膜の上方に、前記第１の絶縁膜よりもバンドギャップが大きい材料の第２の絶縁膜を形成する第２絶縁膜形成段階と、
前記第２の絶縁膜の上方にゲート電極を形成するゲート電極形成段階と、
前記半導体層形成段階と前記第１絶縁膜形成段階との間において、前記化合物半導体層上に第３の絶縁膜を形成する第３絶縁膜形成段階と、
前記第３の絶縁膜をエッチングして、前記ゲート電極の下方において前記化合物半導体層を露出させる第１の開口を形成する第１エッチング段階と、
を備え、
前記第１絶縁膜形成段階において、前記第１の開口において前記化合物半導体層と接するように前記第１の絶縁膜を形成し、
前記第３の絶縁膜は、アルミニウム窒化物またはシリコン窒化物である、
半導体装置の製造方法。

【請求項15】

化合物半導体層を形成する半導体層形成段階と、
前記化合物半導体層上に第１の絶縁膜を形成する第１絶縁膜形成段階と、
前記第１の絶縁膜の上方に、前記第１の絶縁膜とは異なる材料の第２の絶縁膜を形成する第２絶縁膜形成段階と、
前記第２の絶縁膜の上方にゲート電極を形成するゲート電極形成段階と、
前記半導体層形成段階と前記第１絶縁膜形成段階との間において、前記化合物半導体層上にソース電極およびドレイン電極を形成するソースドレイン電極形成段階と、
前記ソースドレイン電極形成段階と前記第１絶縁膜形成段階との間において、前記ソース電極および前記ドレイン電極の上方に、前記ソース電極および前記ドレイン電極よりもアルカリ溶液に対する耐腐食性が高い材料を含む第１のバリアメタル層を形成し、前記第１のバリアメタル層の上方に、プラチナを含む第２のバリアメタル層を形成するバリアメタル形成段階と、
前記第２絶縁膜形成段階より後に、前記第２の絶縁膜をアルカリ溶液でウェットエッチングして第２の開口を形成する第２エッチング段階と、
を備える半導体装置の製造方法。

【請求項16】

前記半導体層形成段階と前記第１絶縁膜形成段階との間において、前記化合物半導体層上に第３の絶縁膜を形成する第３絶縁膜形成段階と、
前記第３の絶縁膜をエッチングして、前記ゲート電極の下方において前記化合物半導体層を露出させる第１の開口を形成する第１エッチング段階と
を備え、
前記第１絶縁膜形成段階において、前記第１の開口において前記化合物半導体層と接するように前記第１の絶縁膜を形成する
請求項１５に記載の半導体装置の製造方法。

【請求項17】

被試験デバイスを試験する試験装置であって、
前記被試験デバイスとの間で電気信号を伝送して前記被試験デバイスを試験する試験部と、
前記被試験デバイスおよび前記試験部の間の伝送経路に設けられ、前記被試験デバイスおよび前記試験部の間を電気的に接続するか切断するかを切り替える請求項１から１３のいずれか一項に記載の半導体装置と、
を備える試験装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置、半導体装置の製造方法、および試験装置に関する。

【背景技術】

【0002】

従来、高電子移動度トランジスタ（ＨＥＭＴ：Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）等の、ゲート電極を用いた半導体装置が知られている（例えば、特許文献１参照）。
特許文献１ 特開２０１３－４１９６９号公報

【発明の概要】

【発明が解決しようとする課題】

【0003】

半導体装置においては、ゲート電極と半導体層との間のゲートリーク電流の抑制と、半導体層の表面におけるキャリアのトラップによりソースドレイン間電流が減少する電流コラプスの抑制とを両立することが好ましい。

【課題を解決するための手段】

【0004】

本発明の第１の態様においては、化合物半導体層を備える半導体装置を提供する。半導体装置は、化合物半導体層上に設けられた第１の絶縁膜を備えてよい。半導体装置は、第１の絶縁膜上に設けられ、第１の絶縁膜よりもバンドギャップが大きい材料の第２の絶縁膜を備えてよい。半導体装置は、第２の絶縁膜の上方に設けられたゲート電極を備えてよい。

【0005】

第１の絶縁膜はタンタル酸窒化物を含んでよい。第２の絶縁膜は、タンタル酸窒化物よりもバンドギャップが大きい材料を含んでよい。

【0006】

第２の絶縁膜は、アルミニウム酸窒化物を含んでよい。

【0007】

半導体装置は、第１の絶縁膜と化合物半導体層との間に設けられ、ゲート電極の下方において、化合物半導体層を露出させる第１の開口を有する第３の絶縁膜を備えてよい。第１の絶縁膜は、第１の開口において化合物半導体層と接していてよい。

【0008】

第１の絶縁膜は、第３の絶縁膜に比べて膜厚が小さくてよい。

【0009】

第３の絶縁膜の膜厚は、２０ｎｍ以下であってよい。

【0010】

半導体装置は、化合物半導体層と第１の絶縁膜との間に設けられたソース電極およびドレイン電極を備えてよい。半導体装置は、ソース電極およびドレイン電極の上方に設けられ、ソース電極およびドレイン電極よりもアルカリ溶液に対する耐腐食性が高い材料を含む第１のバリアメタル層を備えてよい。半導体装置は、第１のバリアメタル層の上方に設けられ、プラチナを含む第２のバリアメタル層を備えてよい。第１の絶縁膜および第２の絶縁膜は、第２のバリアメタル層を露出させる第２の開口を有してよい。

【0011】

第１のバリアメタル層は、チタンを含んでよい。

【0012】

２のバリアメタル層は、第１のバリアメタル層よりも膜厚が小さくてよい。

【0013】

第１のバリアメタル層の膜厚は１００ｎｍ以上であってよい。第２のバリアメタル層の膜厚は１０ｎｍ以上であってよい。

【0014】

本発明の第２の態様においては、半導体装置の製造方法を提供する。製造方法は、化合物半導体層を形成する半導体層形成段階を備えてよい。製造方法は、化合物半導体層上に第１の絶縁膜を形成する第１絶縁膜形成段階を備えてよい。製造方法は、第１の絶縁膜の上方に、第１の絶縁膜とは異なる材料の第２の絶縁膜を形成する第２絶縁膜形成段階を備えてよい。製造方法は、第２の絶縁膜の上方にゲート電極を形成するゲート電極形成段階を備えてよい。

【0015】

製造方法は、半導体層形成段階と第１絶縁膜形成段階との間において、化合物半導体層上に第３の絶縁膜を形成する第３絶縁膜形成段階を備えてよい。製造方法は、第３の絶縁膜をエッチングして、ゲート電極の下方において化合物半導体層を露出させる第１の開口を形成する第１エッチング段階を備えてよい。第１絶縁膜形成段階において、第１の開口において化合物半導体層と接するように第１の絶縁膜を形成してよい。

【0016】

製造方法は、半導体層形成段階と第１絶縁膜形成段階との間において、化合物半導体層上にソース電極およびドレイン電極を形成するソースドレイン電極形成段階を備えてよい。製造方法は、ソースドレイン電極形成段階と第１絶縁膜形成段階との間において、ソース電極およびドレイン電極の上方に、ソース電極およびドレイン電極よりもアルカリ溶液に対する耐腐食性が高い材料を含む第１のバリアメタル層を形成し、第１のバリアメタル層の上方に、プラチナを含む第２のバリアメタル層を形成するバリアメタル形成段階を備えてよい。製造方法は、第２絶縁膜形成段階より後に、第２の絶縁膜をアルカリ溶液でウェットエッチングして第２の開口を形成する第２エッチング段階を備えてよい。

【0017】

本発明の第３の態様においては、被試験デバイスを試験する試験装置を提供する。試験装置は、被試験デバイスとの間で電気信号を伝送して被試験デバイスを試験する試験部を備えてよい。試験装置は、被試験デバイスおよび試験部の間の伝送経路に設けられ、被試験デバイスおよび試験部の間を電気的に接続するか切断するかを切り替える、第１の態様に係る半導体装置を備えてよい。

【0018】

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

【図面の簡単な説明】

【0019】

【図1】本発明の一つの実施形態に係る半導体装置１００の断面の構成例を示す。

【図2】第１の絶縁膜１２１の膜厚Ｔ１、第２の絶縁膜１２２の膜厚Ｔ２、および、第３の絶縁膜１２３の膜厚Ｔ３を説明する図である。

【図3】実施例および比較例における、ゲートリーク電流の測定結果を示す図である。

【図4】実施例および比較例における、電流コラプスの測定結果を示す図である。

【図5】半導体装置１００の他の構造例を示す図である。

【図6】バリアメタル部１９０の構成例を示す図である。

【図7】実施例に係る半導体装置１００の断面の顕微鏡写真を模式化した図である。

【図8】比較例に係る半導体装置の断面の顕微鏡写真を模式化した図である。

【図9】半導体装置１００の製造工程の一例を示す図である。

【図10】第１エッチング段階Ｓ９０４の後の工程の例を示す図である。

【図11】ゲート電極形成段階Ｓ９０７の後の工程の例を示す図である。

【図12】第３エッチング段階Ｓ９１０の後の工程の例を示す図である。

【図13】本発明の一つの実施形態に係る試験装置４１０の構成例を被試験デバイス４００と共に示す。

【発明を実施するための形態】

【0020】

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

【0021】

本明細書においては半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は、重力方向または半導体装置の実装時における方向に限定されない。本明細書では、半導体基板の上面および下面に平行な直交軸をＸ軸およびＹ軸とする。

【0022】

図１は、本発明の一つの実施形態に係る半導体装置１００の断面の構成例を示す。本例の半導体装置１００は、化合物半導体層１１０、第１の絶縁膜１２１、第２の絶縁膜１２２およびゲート電極１４０を備える。化合物半導体層１１０は、窒化ガリウム（ＧａＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、または、炭化珪素（ＳｉＣ）等の化合物を材料とする半導体層である。図１の例における化合物半導体層１１０は、窒化物（ＧａＮまたはＡｌＧａＮ）の半導体層である。

【0023】

ゲート電極１４０は、アルミニウム等の導電性材料で形成された電極である。ゲート電極１４０は、化合物半導体層１１０の上面の上方に配置されている。ゲート電極１４０と化合物半導体層１１０との間には、第１の絶縁膜１２１および第２の絶縁膜１２２が配置されている。これにより、ゲート電極１４０は、化合物半導体層１１０と絶縁されている。ゲート電極１４０は、所定のゲート電圧が印加されることで、化合物半導体層１１０に流れる電流を制御する。ゲート電極１４０は、化合物半導体層１１０の上面と平行な方向に流れる電流を制御してよい。

【0024】

半導体装置１００は、高電子移動度トランジスタ（ＨＥＭＴ）であってよい。この場合、ゲート電極１４０に所定のゲート電圧が印加されることで、化合物半導体層１１０の電子走行層における２次元電子ガスの濃度を制御する。図１に示した半導体装置１００はＨＥＭＴである。半導体装置１００は、電界効果トランジスタ（ＦＥＴ）であってもよい。この場合、ゲート電極１４０に所定のゲート電圧を印加することで、化合物半導体層１１０の上面近傍におけるチャネルを制御する。

【0025】

本例の半導体装置１００は、ゲート電極１４０および化合物半導体層１１０の間に絶縁膜を積層することで、ゲート電極１４０と化合物半導体層１１０との間に流れるゲートリーク電流を低減するとともに、電流コラプスも抑制する。電流コラプスとは、半導体層の上面に形成されたトラップの影響により、半導体層に流れる電流が減少する現象である。例えば、ゲート電極に所定のオフストレス電圧を印加して半導体装置１００をオフ状態にした後に半導体装置１００をオン状態にすると、オフストレス電圧を印加しない場合に比べてドレイン・ソース間に流れるドレイン電流が減少してしまう現象が知られている。

【0026】

第１の絶縁膜１２１は、化合物半導体層１１０上に設けられている。化合物半導体層１１０上に設けられるとは、第１の絶縁膜１２１の少なくとも一部が化合物半導体層１１０と接していることを指す。本例の第１の絶縁膜１２１は、ゲート電極１４０の下方において、化合物半導体層１１０と接している。ゲート電極１４０の下方とは、Ｚ軸方向から見てゲート電極１４０と重なる領域を指す。つまり、第１の絶縁膜１２１は、Ｚ軸方向から見てゲート電極１４０と重なる領域の少なくとも一部において、化合物半導体層１１０と接している。

【0027】

第２の絶縁膜１２２は、第１の絶縁膜１２１上に設けられる。つまり、第２の絶縁膜１２２の少なくとも一部は、第１の絶縁膜１２１の上面と接している。また、第２の絶縁膜１２２は、化合物半導体層１１０とは接していない。第２の絶縁膜１２２は、第１の絶縁膜１２１とは異なる材料で形成されている。つまり、ゲート電極１４０と化合物半導体層１１０とは、異種材料の積層絶縁膜により絶縁されている。このような構成により、一方の絶縁膜によりゲートリーク電流を抑制し、もう一方の絶縁膜により電流コラプスを抑制できるので、ゲートリーク電流の抑制と、電流コラプスの抑制の両立が容易になる。

【0028】

第１の絶縁膜１２１は、化合物半導体層１１０の上面に形成されるトラップが、第２の絶縁膜１２２を化合物半導体層１１０上に形成した場合に比べて少なくなる材料で形成されることが好ましい。トラップとは、電子を補足する表面準位である。第１の絶縁膜１２１は、例えばタンタル酸窒化物（ＴａＯＮ）を含む。第１の絶縁膜１２１は、全体がタンタル酸窒化物であってよい。化合物半導体層１１０との界面において、タンタル酸窒化物は、タンタル酸化物および二酸化ケイ素等に比べてトラップ密度が少ない良好な界面を形成できる。これにより、電流コラプスを抑制できる。

【0029】

第２の絶縁膜１２２は、第１の絶縁膜１２１よりもバンドギャップが大きい材料を含む。つまり第２の絶縁膜１２２は、第１の絶縁膜１２１よりも絶縁性の高い材料を含む。第２の絶縁膜１２２は、全体が当該材料で形成されてよい。第１の絶縁膜１２１がタンタル酸窒化物を含む場合、第２の絶縁膜１２２は、タンタル酸窒化物よりもバンドギャップが大きい材料を含む。一例として第２の絶縁膜１２２は、アルミニウム酸窒化物（ＡｌＯＮ）で形成されている。これにより、ゲートリーク電流を抑制できる。第２の絶縁膜１２２は、酸窒化シリコン（ＳｉＯＮ）、二酸化シリコン（ＳｉＯ_２）等であってもよい。

【0030】

本例の半導体装置１００は、基板１０、第３の絶縁膜１２３、保護膜１５０、ソース電極１６０、ドレイン電極１７０、ソース配線１８０およびドレイン配線１８２を更に備える。基板１０は、上面に化合物半導体層１１０が形成される基板である。一例として化合物半導体層１１０は、基板１０の上面にエピタキシャル成長により形成される。基板１０は、化合物半導体層１１０の結晶性を保ったまま形成させるように、化合物半導体層１１０の格子定数と略同一の格子定数を有する結晶であってよい。一例として基板１０は、サファイア、ＳｉＣ（炭化ケイ素）、ＧａＮ、ＧａＡｓ、またはＳｉ等の単結晶であってよい。

【0031】

本例の化合物半導体層１１０は、窒化物系半導体で形成される。化合物半導体層１１０は、バンドギャップの異なる２種類以上の半導体を、結晶性を有したまま接合させたヘテロ接合を有してよい。本実施例において化合物半導体層１１０は、電子走行層１１２と、スペーサ層１１４と、電子供給層１１６とを有する。

【0032】

電子走行層１１２は、基板１０の上面に形成される。電子走行層１１２には、高速で電子を流すことができる二次元電子ガスが形成される。本例の電子走行層１１２は、不純物を意図的に添加しないアンドープのｉ型ＧａＮ層である。

【0033】

スペーサ層１１４は、電子走行層１１２上に形成される。スペーサ層１１４は、電子走行層１１２とはバンドギャップの異なる異種の半導体材料で形成される。電子走行層１１２とスペーサ層１１４とがヘテロ接合となることで、電子走行層１１２は、スペーサ層１１４との界面近傍の領域において、二次元電子ガスを形成することができる。本例のスペーサ層１１４は、アンドープのｉ型ＡｌＧａＮ層である。

【0034】

電子供給層１１６は、スペーサ層１１４上に形成される。電子供給層１１６は、スペーサ層１１４を介して電子走行層１１２に電子を供給する。本例の電子供給層１１６は、不純物をドープしたｎ型ＡｌＧａＮ層である。

【0035】

化合物半導体層１１０は、電子供給層１１６の上に保護層を更に有してもよい。保護層は、例えば、電子供給層１１６中のＡｌ等の酸化を抑制する。保護層は、例えば不純物をドープしたｎ型ＧａＮ層である。

【0036】

ソース電極１６０およびドレイン電極１７０は、化合物半導体層１１０上に設けられる。ソース電極１６０およびドレイン電極１７０は、ＸＹ面内においてゲート電極１４０を挟むように配置されている。本例のソース電極１６０およびドレイン電極１７０は、電子供給層１１６に接している。ソース電極１６０およびドレイン電極１７０は、化合物半導体層１１０とオーミック接合される。ソース電極１６０およびドレイン電極１７０は、Ｎｉ（ニッケル）、Ｐｔ（白金）、Ａｕ（金）、Ｍｏ（モリブデン）、Ａｌ（アルミニウム）、またはＴｉ（チタン）等を有してよい。

【0037】

第３の絶縁膜１２３は、第１の絶縁膜１２１と化合物半導体層１１０との間に設けられている。本例の第３の絶縁膜１２３は、化合物半導体層１１０、ソース電極１６０およびドレイン電極１７０を覆って設けられる。ただし、第３の絶縁膜１２３は、化合物半導体層１１０を露出させる第１の開口１３１を有する。第１の開口１３１は、ＸＹ面内において、ソース電極１６０およびドレイン電極１７０の間に配置され、且つ、ゲート電極１４０と重なる領域に配置されている。第１の絶縁膜１２１は、第１の開口１３１において化合物半導体層１１０と接している。

【0038】

第３の絶縁膜１２３は、第１の絶縁膜１２１と同一の材料で形成されてよい。例えば第３の絶縁膜１２３は、タンタル酸窒化物である。第３の絶縁膜１２３は、第１の絶縁膜１２１と異なる材料で形成されてもよい。例えば第３の絶縁膜１２３は、窒化アルミニウム（ＡｌＮ）または窒化シリコン（ＳｉＮ）である。

【0039】

第３の絶縁膜１２３および第１の開口１３１を設けることで、第１の絶縁膜１２１および第２の絶縁膜１２２には、第１の開口１３１の上方において窪みが形成される。ゲート電極１４０は、当該窪み上に配置された本体部１４１と、窪み以外に配置された段差部１４２を有する。段差部１４２は、ＸＹ面において、第１の開口１３１よりも外側まで延伸していてよい。本例の段差部１４２は、ＸＹ面において、第１の開口１３１とドレイン電極１７０との間の少なくとも一部の領域を覆っている。本体部１４１は、窪みに配置されているので、化合物半導体層１１０との距離が小さい。このため、ゲート電圧が印加されたときに、化合物半導体層１１０の電流を制御しやすくなる。また、金属の段差部１４２で化合物半導体層１１０を覆うことで、化合物半導体層１１０を保護しやすくなる。

【0040】

保護膜１５０は、ゲート電極１４０および第２の絶縁膜１２２上に設けられた絶縁性の膜である。保護膜１５０は、第２の絶縁膜１２２とは別種の絶縁材料を含んでよい。一例として、保護膜１５０は、ＳｉＮ（窒化シリコン）を絶縁材料として含む。

【0041】

保護膜１５０、第２の絶縁膜１２２、第１の絶縁膜１２１および第３の絶縁膜１２３には、第２の開口１３２が２つ形成されている。第２の開口１３２－１は、ソース電極１６０を露出させる開口であり、内部にソース配線１８０が設けられている。第２の開口１３２－２は、ドレイン電極１７０を露出させる開口であり、内部にドレイン配線１８２が設けられている。ソース配線１８０およびドレイン配線１８２は、ソース電極１６０およびドレイン電極１７０と同一の材料で形成されてよく、異なる材料で形成されてもよい。ソース配線１８０およびドレイン配線１８２の少なくとも一方は、保護膜１５０の上にも形成されてよい。ソース配線１８０およびドレイン配線１８２の少なくとも一方は、ワイヤボンディング等によって外部回路と電気的に接続されてよい。

【0042】

図２は、第１の絶縁膜１２１の膜厚Ｔ１、第２の絶縁膜１２２の膜厚Ｔ２、および、第３の絶縁膜１２３の膜厚Ｔ３を説明する図である。各膜の膜厚は、Ｚ軸方向における厚みを指す。また、各膜の膜厚は、ＸＹ面内の各位置における膜厚の平均値を用いてよい。

【0043】

膜厚Ｔ１は、膜厚Ｔ２および膜厚Ｔ３のいずれよりも小さくてよい。第１の絶縁膜Ｔ１は、化合物半導体層１１０との界面におけるトラップを少なくできればよいので、化合物半導体層１１０と接してさえいれば、膜厚Ｔ１は小さくてよい。膜厚Ｔ１は、２０ｎｍ以下であってよく、１０ｎｍ以下であってよく、５ｎｍ以下であってよく、１ｎｍ以下であってもよい。膜厚Ｔ１を小さくすることで、半導体装置１００をオン状態に遷移させる閾値電圧の負側へのシフトを抑制できる。膜厚Ｔ１は、１原子層分の厚み以上であってよく、５ｎｍ以上であってもよい。

【0044】

膜厚Ｔ３は、第１の開口１３１における段差を形成するために、ある程度の厚みを有することが好ましい。ただし、膜厚Ｔ３が大きすぎると、第３の絶縁膜１２３の上方に形成する膜が、段差で切れてしまう場合がある。膜厚Ｔ３は、２０ｎｍ以下であってよい。ただし、膜厚Ｔ３は膜厚Ｔ１よりも大きい。膜厚Ｔ３は５ｎｍ以上であってよく、１０ｎｍ以上であってもよい。

【0045】

膜厚Ｔ２は、膜厚Ｔ１より大きくてよい。第２の絶縁膜１２２の膜厚Ｔ２を大きくすることで、ゲートリーク電流を抑制しやすくなる。膜厚Ｔ２は２０ｎｍより大きくてよい。なお、各膜厚は、図２において説明した例には限定されない。

【0046】

図３は、実施例および比較例における、ゲートリーク電流の測定結果を示す図である。図３の横軸はソースドレイン電圧Ｖｄｓであり、縦軸はゲートリーク電流である。実施例は、図１に示した構造を有する。なお、第３の絶縁膜１２３および第１の絶縁膜１２１は酸窒化タンタルであり、第２の絶縁膜１２２は酸窒化アルミニウムである。また、比較例は、図１に示した構造において、第１の絶縁膜１２１を有していない。つまり比較例においては、第２の絶縁膜１２２が第１の開口１３１において化合物半導体層１１０と接している。図３に示すように、実施例は、比較例と同等のオフリーク電流であった。

【0047】

図４は、実施例および比較例における、電流コラプスの測定結果を示す図である。図４の横軸は、オフストレス印加時間を示し、縦軸はオン抵抗増加倍率を示す。オフストレス印加時間は、ゲート電極１４０に所定のオフストレス電圧を印加して半導体装置１００をオフ状態にした期間である。本例におけるオフストレス電圧は２００Ｖである。オン抵抗増加倍率は、オフストレス電圧の印加を停止して半導体装置１００をオン状態にした直後におけるオン抵抗Ｒｏｎ１と、オフストレス電圧を印加していない状態のオン抵抗Ｒｏｎ２との比Ｒｏｎ１／Ｒｏｎ２である。電流コラプスにより化合物半導体層１１０の界面に電子がトラップされると、半導体装置１００のオン抵抗が増大する。

【0048】

図４に示すように、実施例のオン抵抗増加倍率は、比較例のオン抵抗増加倍率の半分程度に抑制できた。比較例では、ゲート電極１４０の下方の化合物半導体層１１０に第２の絶縁膜１２２が接しているのに対し、実施例では、ゲート電極１４０の下方の化合物半導体層１１０に第１の絶縁膜１２１が接しているので、化合物半導体層１１０の界面におけるトラップが少ないためと考えられる。

【0049】

図５は、半導体装置１００の他の構造例を示す図である。本例の半導体装置１００は、図１から図４において説明した半導体装置１００の構造に対して、バリアメタル部１９０を更に備える。他の構造は、図１から図４において説明した例と同様である。

【0050】

バリアメタル部１９０は、ソース電極１６０およびドレイン電極１７０の上方に設けられている。バリアメタル部１９０は、ソース電極１６０とソース配線１８０との間、および、ドレイン電極１７０とドレイン配線１８２との間に配置されている。バリアメタル部１９０は、各配線の下面全体を覆っていてよい。つまり、各配線は、各電極と接していない。バリアメタル部１９０は、各電極の上面全体を覆っていてもよい。

【0051】

本例のバリアメタル部１９０は、ソース電極１６０およびドレイン電極１７０よりもアルカリ溶液に対する耐腐食性が高い材料を含む。バリアメタル部１９０は、チタン（Ｔｉ）を含んでよく、プラチナ（Ｐｔ）を含んでもよい。バリアメタル部１９０を設けることで、各電極を保護できる。

【0052】

図６は、バリアメタル部１９０の構成例を示す図である。図６においては、ドレイン電極１７０上のバリアメタル部１９０を示しているが、ソース電極１６０上のバリアメタル部１９０も同一の構造を有してよい。

【0053】

本例のバリアメタル部１９０は、第１のバリアメタル層１９１と、第２のバリアメタル層１９２とを有する。第１のバリアメタル層１９１は、ソース電極１６０およびドレイン電極１７０の上方に設けられ、ソース電極１６０およびドレイン電極１７０よりもアルカリ溶液に対する耐腐食性が高い材料を含む。第１のバリアメタル層１９１は、チタンを含んでよい。第１のバリアメタル層１９１は、全体がチタンであってよい。第１のバリアメタル層１９１は、クロム（Ｃｒ）の層であってもよい。また、第１のバリアメタル層１９１は、チタン層の上にタンタル層が積層された積層構造を有してもよい。

【0054】

本例の半導体装置１００は、ソース電極１６０およびドレイン電極１７０の上方に、酸窒化アルミニウムの第２の絶縁膜１２２が設けられている。アルカリ溶液を用いたウェットエッチングにより、第２の絶縁膜１２２を容易にエッチングして、第２の開口１３２を形成できる。しかし、アルカリ溶液を用いたウェットエッチングを行うと、ソース電極１６０およびドレイン電極１７０もエッチングされてしまう場合がある。本例では、第１のバリアメタル層１９１を設けることで、ソース電極１６０およびドレイン電極１７０を保護できる。

【0055】

第１のバリアメタル層１９１は、ソース電極１６０またはドレイン電極１７０の上面の凹凸の深さよりも厚いことが好ましい。これにより、ソース電極１６０またはドレイン電極１７０の凸部が、第２の開口１３２内に露出することを防げる。第１のバリアメタル層１９１の膜厚Ｔ４は、１００ｎｍ以上であってよい。第１のバリアメタル層１９１の膜厚Ｔ４は、２００ｎｍ以上であってもよい。

【0056】

第２のバリアメタル層１９２は、第１のバリアメタル層１９１の上方に設けられ、プラチナを含む。第２のバリアメタル層１９２は、全体がプラチナであってよい。なお、第２の開口１３２は、第２のバリアメタル層１９２を露出させている。第２の開口１３２に設けられた各配線は、第２のバリアメタル層１９２に接続されている。第２のバリアメタル層１９２を設けることで、第１のバリアメタル層１９１が酸化されるのを抑制できる。また、バリアメタル部１９０を積層構造とすることで、バリアメタル部１９０の全体をプラチナで形成する場合に比べて、材料コストを低減できる。

【0057】

第２のバリアメタル層１９２の膜厚Ｔ５は、第１のバリアメタル層１９１の膜厚Ｔ４よりも小さくてよい。各層の膜厚は、ＸＹ面内の各位置における平均膜厚を用いてよい。各層の膜厚は、ＸＹ面において各配線（ソース配線１８０またはドレイン配線１８２）と重なる領域における平均膜厚を用いてもよい。

【0058】

第２のバリアメタル層１９２は、酸化防止膜として機能できればよいので、第１のバリアメタル層１９１よりも膜厚が小さくてよい。膜厚Ｔ５は、１０ｎｍ以上であり、且つ、１００ｎｍより小さくよい。膜厚Ｔ５は、膜厚Ｔ４の半分以下であってよく、１０％以下であってもよい。

【0059】

図７は、実施例に係る半導体装置１００の断面の顕微鏡写真を模式化した図である。図７においては、ソース電極１６０の近傍における断面を示している。本例の半導体装置１００は、図１から図６において説明した構造とは、各膜の厚みが異なっている。また、第１の絶縁膜１２１、第２の絶縁膜１２２および第３の絶縁膜１２３は膜厚が小さいので、図７においてはこれらの絶縁膜を省略している。

【0060】

本例では、ソース電極１６０の上にバリアメタル部１９０が設けられている。第２の開口１３２は、バリアメタル部１９０の上面を露出させており、第２の開口１３２内に設けられたソース配線１８０がバリアメタル部１９０と接続されている。ゲート電極１４０と、ソース電極１６０との間には、保護膜１５０、第１の絶縁膜１２１、第２の絶縁膜１２２および第３の絶縁膜１２３等が配置されている。

【0061】

図８は、比較例に係る半導体装置の断面の顕微鏡写真を模式化した図である。本例では、第２の開口１３２がソース電極１６０の上面を露出させ、ソース配線１８０がソース電極１６０と接続している。

【0062】

比較例においてはバリアメタル部１９０が設けられていないので、第２の開口１３２を形成する工程で、ソース電極１６０および保護膜１５０もエッチングされてしまう場合がある。図８においては、エッチングされたソース電極１６０をエッチング領域１６１とし、エッチングされた保護膜１５０をエッチング領域１５１としている。エッチング領域１５１が生じると、ゲート電極１４０を囲う保護膜１５０が薄くなるので、ゲート電極１４０の絶縁性が低下してしまう。例えば、エッチング領域１５１およびエッチング領域１６１にもソース配線１８０が入り込んでしまうと、ゲート電極１４０とソース配線１８０との間の絶縁性が低下してしまう。これに対して、図７に示した実施例によれば、バリアメタル部１９０を設けているので、ソース電極１６０およびドレイン電極１７０がエッチングされるのを抑制できる。

【0063】

図９は、半導体装置１００の製造工程の一例を示す図である。まず半導体層形成段階Ｓ９０１において、基板１０上に化合物半導体層１１０を形成する。化合物半導体層１１０は、ＭＯＶＰＥ法（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ：有機金属気相成長エピタキシー法）、またはＭＢＥ法（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ：分子線エピタキシー法）等で形成されてよい。

【0064】

次に、化合物半導体層１１０上にソース電極１６０およびドレイン電極１７０を形成する。ソース電極１６０およびドレイン電極１７０は、タンタル層／アルミニウム層／タンタル層が積層された電極であってよい。

【0065】

ソース電極１６０およびドレイン電極１７０は、一例として、材料を加熱して気化または昇華させて基板の表面に付着させる蒸着法によって形成される。これに代えて、ソース電極１６０およびドレイン電極１７０は、スパッタ法によって形成されてもよい。また、ソース電極１６０およびドレイン電極１７０は、一例として、形成すべきパターンの逆パターンを、基板上にフォトレジスト等で形成し、形成すべき薄膜を蒸着後、パターン以外の不用部分をフォトレジストと共に除去する蒸着リフトオフ法で形成される。また、ソース電極１６０およびドレイン電極１７０を形成した化合物半導体層１１０を、５００℃程度以上の温度でアニール処理することで、電極と化合物半導体層１１０との間にオーミック接合を形成する。

【0066】

次に、バリアメタル形成段階Ｓ９０２において、ソース電極１６０およびドレイン電極１７０の上に、バリアメタル部１９０を形成する。バリアメタル形成段階Ｓ９０２においては、図６等に示したように、ソース電極１６０およびドレイン電極１７０の上方に第１のバリアメタル層１９１を形成し、第１のバリアメタル層１９１の上方に第２のバリアメタル層１９２を形成する。バリアメタル部１９０は、ソース電極１６０およびドレイン電極１７０と同様の方法で形成されてよい。

【0067】

次に、第３絶縁膜形成段階Ｓ９０３において、化合物半導体層１１０、ソース電極１６０およびドレイン電極１７０の上に第３の絶縁膜１２３を形成する。第１の絶縁膜１２１、第２の絶縁膜１２２および第３の絶縁膜１２３の各絶縁膜は、スパッタによって形成されてよい。各絶縁膜は、一例として、絶縁物のターゲットに高周波電圧を印加してスパッタするＲＦスパッタによって形成される。

【0068】

次に、第１エッチング段階Ｓ９０４において、第３の絶縁膜１２３をエッチングして、化合物半導体層１１０の上面を露出させる第１の開口１３１を形成する。第１の開口１３１は、後の工程で形成されるゲート電極１４０の下方に配置されるように形成する。第１エッチング段階Ｓ９０４においては、ドライエッチングにより第３の絶縁膜１２３をエッチングしてよい。

【0069】

図１０は、第１エッチング段階Ｓ９０４の後の工程の例を示す図である。本例では、第１絶縁膜形成段階Ｓ９０５において、第３の絶縁膜１２３および化合物半導体層１１０上に第１の絶縁膜１２１を形成する。本例の第１絶縁膜形成段階Ｓ９０４においては、第１の開口１３１において化合物半導体層１１０と接するように、第１の絶縁膜１２１を形成する。第１の絶縁膜１２１は、第３の絶縁膜１２３全体と、第１の開口１３１全体を覆ってよい。本例の第１の絶縁膜１２１は、第１の開口１３１の上方において窪みを有する。

【0070】

次に、第２絶縁膜形成段階Ｓ９０６において、第１の絶縁膜１２１の上方に、第１の絶縁膜１２１とは異なる材料の第２の絶縁膜１２２を形成する。第２の絶縁膜１２２は、第１の絶縁膜１２１全体を覆ってよい。本例の第２の絶縁膜１２２は、第１の開口１３１の上方において窪みを有する。

【0071】

次に、ゲート電極形成段階Ｓ９０７において、第２の絶縁膜１２２の上方にゲート電極１４０を形成する。ゲート電極形成段階Ｓ９０７では、第２の絶縁膜１２２の窪みにゲート電極１４０を形成してよい。ゲート電極形成段階Ｓ９０７では、第２の絶縁膜１２２の窪みよりも広い範囲に、ゲート電極１４０を形成してもよい。ゲート電極１４０は、一例として、蒸着法によって形成される。ゲート電極１４０は、一例として、蒸着リフトオフ法によって形成される。ゲート電極１４０は、複数の電極材料を蒸着して形成されてよい。これに代えて、ゲート電極１４０は、スパッタ法によって形成されてもよい。

【0072】

図１１は、ゲート電極形成段階Ｓ９０７の後の工程の例を示す図である。本例では、保護膜形成段階Ｓ９０８において、第２の絶縁膜１２２およびゲート電極１４０の上方に保護膜１５０を形成する。保護膜１５０は、第２の絶縁膜１２２全体と、ゲート電極１４０全体を覆ってよい。保護膜１５０は、酸窒化アルミニウム等の絶縁材料で形成されてよい。保護膜１５０は、ＣＶＤ法、ＡＬＤ法、スパッタ法等によって形成されてよい。保護膜１５０は、第１の絶縁膜１２１、第２の絶縁膜１２２および第３の絶縁膜１２３のいずれよりも膜厚が大きくてよい。

【0073】

次に、第２エッチング段階Ｓ９０９において、第２の絶縁膜１２２をアルカリ溶液でウェットエッチングして、それぞれの第２の開口１３２の一部を形成する。保護膜１５０が第２の絶縁膜１２２と同一の材料で形成されている場合、第２エッチング段階Ｓ９０９において、保護膜１５０もウェットエッチングしてよい。保護膜１５０が第２の絶縁膜１２２とは異なる材料で形成されている場合、第２エッチング段階Ｓ９０９の前に、保護膜１５０をエッチングする。第２エッチング段階Ｓ９０９により、第１の絶縁膜１２１が第２の開口１３２に露出する。

【0074】

仮に、第２エッチング段階Ｓ９０９によって第１の絶縁膜１２１もエッチングされた場合であっても、バリアメタル部１９０により各電極が保護される。このため、第２エッチング段階Ｓ９０９では、ソース電極１６０およびドレイン電極１７０が浸食されない。

【0075】

次に、第３エッチング段階Ｓ９１０において、第１の絶縁膜１２１をエッチングして、第２の開口１３２を形成する。第３エッチング段階Ｓ９１０においては、第１の絶縁膜１２１をドライエッチングしてよい。第３エッチング段階Ｓ９１０により、それぞれの第２の開口１３２に、バリアメタル部１９０が露出する。

【0076】

図１２は、第３エッチング段階Ｓ９１０の後の工程の例を示す図である。本例では、配線形成段階Ｓ９１０において、それぞれの第２の開口１３２に導電材料を充填する。これにより、ソース配線１８０およびドレイン配線１８２が形成される。これにより半導体装置１００が形成できる。

【0077】

図１３は、本発明の一つの実施形態に係る試験装置４１０の構成例を被試験デバイス４００と共に示す。試験装置４１０は、アナログ回路、デジタル回路、アナログ／デジタル混載回路、メモリ、およびシステム・オン・チップ（ＳＯＣ）等の少なくとも１つの被試験デバイス４００を試験する。試験装置４１０は、被試験デバイス４００を試験するための試験パターンに基づく試験信号を被試験デバイス４００に入力して、試験信号に応じて被試験デバイス４００が出力する出力信号に基づいて被試験デバイス４００の良否を判定する。

【0078】

試験装置４１０は、試験部４２０と、信号入出力部４３０と、制御装置４４０とを備える。試験部４２０は、被試験デバイス４００との間で電気信号を授受して被試験デバイス４００を試験する。試験部４２０は、試験信号発生部４２３と、期待値比較部４２６とを有する。

【0079】

試験信号発生部４２３は、信号入出力部４３０を介して１または複数の被試験デバイス４００に接続されて、被試験デバイス４００へ供給する複数の試験信号を発生する。試験信号発生部４２３は、試験信号に応じて被試験デバイス４００が出力する応答信号の期待値を生成してよい。

【0080】

期待値比較部４２６は、信号入出力部４３０から受信した被試験デバイス４００の応答信号に含まれるデータ値と試験信号発生部４２３が生成する期待値とを比較する。期待値比較部４２６は、比較結果に基づき、被試験デバイス４００の良否を判定する。

【0081】

信号入出力部４３０は、試験すべき被試験デバイス４００と試験部４２０との間を電気的に接続して、試験信号発生部４２３が発生した試験信号を当該被試験デバイス４００に送信する。また、信号入出力部４３０は、試験信号に応じて当該被試験デバイス４００が出力する応答信号を受信する。信号入出力部４３０は、受信した被試験デバイス４００の応答信号を期待値比較部４２６へと送信する。信号入出力部４３０は、複数の被試験デバイス４００を搭載するパフォーマンスボードであってよい。信号入出力部４３０は、半導体装置１００を有する。

【0082】

半導体装置１００は、試験部４２０および被試験デバイス４００の間に設けられ、試験部４２０および被試験デバイス４００の間を電気的に接続または切断する。試験装置４１０は、本実施形態に係る半導体装置１００によって電気的な接続または切断を実行してよい。

【0083】

本例において、信号入出力部４３０は１つの被試験デバイス４００に接続され、半導体装置１００は、１つの被試験デバイス４００の入力信号ラインおよび出力信号ラインにそれぞれ１つ設けられる例を説明した。これに代えて信号入出力部４３０は、複数の被試験デバイス４００に接続され、半導体装置１００は、複数の被試験デバイス４００の入力信号ラインおよび出力信号ラインのそれぞれに１つ設けられてよい。また、信号入出力部４３０から１つの被試験デバイス４００へ接続される信号入出力ラインが１つの場合、１つの入出力ラインに１つの半導体装置１００が設けられてよい。

【0084】

制御装置４４０は、試験装置４１０の試験を実行すべく、試験部４２０および信号入出力部４３０に制御信号を送信する。制御装置４４０は、試験プログラムに応じて、試験部４２０に、試験信号の発生または試験結果と期待値との比較等を実行させる制御信号を送信する。また、制御装置４４０は、試験プログラムに応じて、接続すべき信号入出力ラインに設けられた半導体装置１００の接続の指示、および切断すべき信号入出力ラインに設けられた半導体装置１００の切断の指示等を、信号入出力部４３０に送信する。

【0085】

以上の本実施例における試験装置４１０は、高耐圧、高出力、および高周波数特性を有し、ゲートリーク電流を低減させつつ、ゲート電極にパルスを印加した場合の高周波特性を向上させた半導体装置１００を用いて試験を実行することができる。

【0086】

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

【0087】

特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
［項目１］
化合物半導体層と、
前記化合物半導体層上に設けられた第１の絶縁膜と、
前記第１の絶縁膜上に設けられ、前記第１の絶縁膜よりもバンドギャップが大きい材料の第２の絶縁膜と、
前記第２の絶縁膜の上方に設けられたゲート電極と、
を備える半導体装置。
［項目２］
前記第１の絶縁膜はタンタル酸窒化物を含み、
前記第２の絶縁膜は、前記タンタル酸窒化物よりもバンドギャップが大きい材料を含む、
項目１に記載の半導体装置。
［項目３］
前記第２の絶縁膜は、アルミニウム酸窒化物を含む、項目２に記載の半導体装置。
［項目４］
前記第１の絶縁膜と前記化合物半導体層との間に設けられ、前記ゲート電極の下方において、前記化合物半導体層を露出させる第１の開口を有する第３の絶縁膜を更に備え、
前記第１の絶縁膜は、前記第１の開口において前記化合物半導体層と接している、
項目１から３のいずれか一項に記載の半導体装置。
［項目５］
前記第１の絶縁膜は、前記第３の絶縁膜に比べて膜厚が小さい、項目４に記載の半導体装置。
［項目６］
前記第３の絶縁膜の膜厚は、２０ｎｍ以下である、項目５に記載の半導体装置。
［項目７］
前記化合物半導体層と前記第１の絶縁膜との間に設けられたソース電極およびドレイン電極と、
前記ソース電極および前記ドレイン電極の上方に設けられ、前記ソース電極および前記ドレイン電極よりもアルカリ溶液に対する耐腐食性が高い材料を含む第１のバリアメタル層と、
前記第１のバリアメタル層の上方に設けられ、プラチナを含む第２のバリアメタル層と、
を更に備え、
前記第１の絶縁膜および前記第２の絶縁膜は、前記第２のバリアメタル層を露出させる第２の開口を有する、
項目１から６のいずれか一項に記載の半導体装置。
［項目８］
前記第１のバリアメタル層は、チタンを含む、項目７に記載の半導体装置。
［項目９］
前記第２のバリアメタル層は、前記第１のバリアメタル層よりも膜厚が小さい、項目７または８に記載の半導体装置。
［項目１０］
前記第１のバリアメタル層の膜厚は１００ｎｍ以上であり、
前記第２のバリアメタル層の膜厚は１０ｎｍ以上である、
項目７から９のいずれか一項に記載の半導体装置。
［項目１１］
化合物半導体層を形成する半導体層形成段階と、
前記化合物半導体層上に第１の絶縁膜を形成する第１絶縁膜形成段階と、
前記第１の絶縁膜の上方に、前記第１の絶縁膜とは異なる材料の第２の絶縁膜を形成する第２絶縁膜形成段階と、
前記第２の絶縁膜の上方にゲート電極を形成するゲート電極形成段階と、
を備える半導体装置の製造方法。
［項目１２］
前記半導体層形成段階と前記第１絶縁膜形成段階との間において、前記化合物半導体層上に第３の絶縁膜を形成する第３絶縁膜形成段階と、
前記第３の絶縁膜をエッチングして、前記ゲート電極の下方において前記化合物半導体層を露出させる第１の開口を形成する第１エッチング段階と、
を備え、
前記第１絶縁膜形成段階において、前記第１の開口において前記化合物半導体層と接するように前記第１の絶縁膜を形成する、
項目１１に記載の半導体装置の製造方法。
［項目１３］
前記半導体層形成段階と前記第１絶縁膜形成段階との間において、前記化合物半導体層上にソース電極およびドレイン電極を形成するソースドレイン電極形成段階と、
前記ソースドレイン電極形成段階と前記第１絶縁膜形成段階との間において、前記ソース電極および前記ドレイン電極の上方に、前記ソース電極および前記ドレイン電極よりもアルカリ溶液に対する耐腐食性が高い材料を含む第１のバリアメタル層を形成し、前記第１のバリアメタル層の上方に、プラチナを含む第２のバリアメタル層を形成するバリアメタル形成段階と、
前記第２絶縁膜形成段階より後に、前記第２の絶縁膜をアルカリ溶液でウェットエッチングして第２の開口を形成する第２エッチング段階と、
を更に備える、
項目１１または１２に記載の半導体装置の製造方法。
［項目１４］
被試験デバイスを試験する試験装置であって、
前記被試験デバイスとの間で電気信号を伝送して前記被試験デバイスを試験する試験部と、
前記被試験デバイスおよび前記試験部の間の伝送経路に設けられ、前記被試験デバイスおよび前記試験部の間を電気的に接続するか切断するかを切り替える項目１から１０のいずれか一項に記載の半導体装置と、
を備える試験装置。

【符号の説明】

【0088】

１０ 基板、１００ 半導体装置、１１０ 化合物半導体層、１１２ 電子走行層、１１４ スペーサ層、１１６ 電子供給層、１２１ 第１の絶縁膜、１２２ 第２の絶縁膜、１２３ 第３の絶縁膜、１３１ 第１の開口、１３２ 第２の開口、１４０ ゲート電極、１４１ 本体部、１４２ 段差部、１５０ 保護膜、１５１ エッチング領域、１６０ ソース電極、１６１ エッチング領域、１７０ ドレイン電極、１８０ ソース配線、１８２ ドレイン配線、１９０ バリアメタル部、１９１ 第１のバリアメタル層、１９２ 第２のバリアメタル層、４００ 被試験デバイス、４１０ 試験装置、４２０ 試験部、４２３ 試験信号発生部、４２６ 期待値比較部、４３０ 信号入出力部、４４０ 制御装置

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】