特許 7450575 半導体装置及びその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-03-07

(45)【発行日】2024-03-15

(54)【発明の名称】半導体装置及びその製造方法

(51)【国際特許分類】

   H01L 23/28 20060101AFI20240308BHJP

   H01L 21/56 20060101ALI20240308BHJP

   H01L 21/301 20060101ALI20240308BHJP

   H01L 23/50 20060101ALI20240308BHJP

【ＦＩ】

H01L23/28 A

H01L21/56 D

H01L21/78 R

H01L23/50 J

【請求項の数】 7

(21)【出願番号】P 2021044298

(22)【出願日】2021-03-18

(65)【公開番号】P2022143657

(43)【公開日】2022-10-03

【審査請求日】2023-02-02

(73)【特許権者】

【識別番号】000003078

【氏名又は名称】株式会社東芝

(73)【特許権者】

【識別番号】317011920

【氏名又は名称】東芝デバイス＆ストレージ株式会社

(74)【代理人】

【識別番号】110004026

【氏名又は名称】弁理士法人ｉＸ

(72)【発明者】

【氏名】大川 直樹

【審査官】庄司 一隆

(56)【参考文献】

【文献】特開２００８－１１２９６１（ＪＰ，Ａ）

【文献】特開２０１７－０２８２００（ＪＰ，Ａ）

【文献】国際公開第２０２０／１６６５１２（ＷＯ，Ａ１）

【文献】米国特許出願公開第２０２２／００８４９１２（ＵＳ，Ａ１）

【文献】特開２００８－１８６８９１（ＪＰ，Ａ）

【文献】特開２０１７－１７５１３１（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１７／０２７１２４９（ＵＳ，Ａ１）

【文献】特開平０４－３３３２７４（ＪＰ，Ａ）

【文献】特開平０５－１９０７１８（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２３／２８

Ｈ０１Ｌ ２１／５６

Ｈ０１Ｌ ２１／３０１

Ｈ０１Ｌ ２３／５０

(57)【特許請求の範囲】

【請求項1】

第１導電部と、
前記第１導電部の上に設けられた半導体素子と、
前記第１導電部から前記半導体素子へ向かう第１方向に垂直な第２方向において前記第１導電部から離れた第１端子であって、
第１部分と、
前記第１部分と前記第１導電部との間に設けられた第２部分と、を含み、
前記第２部分の下面は、前記第１部分の下面よりも下方に位置し、且つ前記第１導電部と前記第２部分との間に設けられた第１絶縁部の下面よりも下方に位置する、前記第１端子と、
前記第１部分の前記下面及び前記第２部分の前記下面に設けられた金属層と、
を備え、
前記第１端子は、前記第１方向及び前記第２方向に垂直な第３方向において複数設けられ、
それぞれの前記第１部分の前記下面は、前記第１部分同士の間に設けられた第２絶縁部の下面よりも上方に位置する、半導体装置。

【請求項2】

前記第２部分は、前記第２方向と交差し且つ前記第１絶縁部の前記下面よりも下方に位置する第１側面を有し、
前記金属層は、さらに前記第１側面に設けられた、請求項１記載の半導体装置。

【請求項3】

前記第２部分は、前記第１側面よりも上方に位置し且つ前記第１絶縁部と接する第２側面を有する、請求項２記載の半導体装置。

【請求項4】

前記第１部分の前記下面及び前記第２絶縁部の前記下面は、上方に向けて凸に湾曲している、請求項１～３のいずれか１つに記載の半導体装置。

【請求項5】

前記第１部分の前記下面の曲率は、前記第２絶縁部の前記下面の曲率の１．０倍よりも大きく１．１倍よりも小さい、請求項４記載の半導体装置。

【請求項6】

第１導電部と、
前記第１導電部の上に設けられた半導体素子と、
前記第１導電部から前記半導体素子へ向かう第１方向に垂直な第２方向において前記第１導電部から離れた端子部と、
を含む構造体に対して、前記端子部の一部をダイシングにより除去することで、前記端子部の前記一部の厚さを小さくし、
ダイシングされた前記端子部を電解エッチングする、半導体装置の製造方法。

【請求項7】

前記ダイシング後の前記端子部は、
第１部分と、
前記第１部分と前記第１導電部との間に設けられた第２部分と、
を含み、前記第２部分の下面は、前記第１部分の下面よりも下方に位置し、
前記電解エッチング後において、前記第２部分の前記下面は、前記第１部分の前記下面よりも下方に位置し、且つ前記第１導電部と前記第２部分との間に設けられた第１絶縁部の下面よりも下方に位置する、請求項６記載の半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、半導体装置及びその製造方法に関する。

【背景技術】

【0002】

半導体素子及び端子を備えた半導体装置がある。この半導体装置について、実装に関する信頼性の向上が求められている。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２０１９－１６０８８２号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

本発明が解決しようとする課題は、実装の信頼性を向上可能な、半導体装置及びその製造方法を提供することである。

【課題を解決するための手段】

【0005】

実施形態に係る半導体装置は、第１導電部と、半導体素子と、第１端子と、金属層と、を備える。前記半導体素子は、前記第１導電部の上に設けられている。前記第１端子は、前記第１導電部から前記半導体素子へ向かう第１方向に垂直な第２方向において前記第１導電部から離れている。前記第１端子は、第１部分と、前記第１部分と前記第１導電部との間に設けられた第２部分と、を含む。前記第２部分の下面は、前記第１部分の下面よりも下方に位置し、且つ前記第１導電部と前記第２部分との間に設けられた第１絶縁部の下面よりも下方に位置する。前記金属層は、前記第１部分の前記下面及び前記第２部分の前記下面に設けられている。

【図面の簡単な説明】

【0006】

【図1】実施形態に係る半導体装置を表す平面図である。

【図2】実施形態に係る半導体装置を表す斜視図である。

【図3】実施形態に係る半導体装置を表す断面図である。

【図4】実施形態に係る半導体装置を表す断面図である。

【図5】実施形態に係る半導体装置の製造方法を表す模式図である。

【図6】実施形態に係る半導体装置の製造方法を表す模式図である。

【図7】実施形態に係る半導体装置の製造方法を表す模式図である。

【図8】実施形態に係る半導体装置の製造方法を表す模式図である。

【図9】実施形態に係る半導体装置の製造方法を表す模式図である。

【図10】実施形態に係る半導体装置の製造方法を表す模式図である。

【図11】参考例及び実施形態に係る半導体装置の一部を表す断面図である。

【図12】実施形態の変形例に係る半導体装置を示す斜視図である。

【発明を実施するための形態】

【0007】

以下に、本発明の各実施形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既に説明したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。

【0008】

図１は、実施形態に係る半導体装置を表す平面図である。図２（ａ）及び図２（ｂ）は、実施形態に係る半導体装置を表す斜視図である。
図１、図２（ａ）、及び図２（ｂ）に示すように、実施形態に係る半導体装置１００は、半導体素子１、第１導電部１１、連結部１１ａ、第２導電部１２、端子２０、及び絶縁部３０を含む。なお、図１では、絶縁部３０が破線で表され、透過して示されている。また、各図面において、連結部１１ａは、二点鎖線で表されている。

【0009】

実施形態の説明では、ＸＹＺ直交座標系を用いる。第１導電部１１から半導体素子１に向かう方向をＺ方向（第１方向）とする。Ｚ方向に対して垂直であり、相互に直交する２方向をＸ方向（第２方向）及びＹ方向（第３方向）とする。また、説明のために、第１導電部１１から半導体素子１に向かう方向を「上」と言い、その反対方向を「下」と言う。これらの方向は、第１導電部１１と半導体素子１との相対的な位置関係に基づき、重力の方向とは無関係である。

【0010】

半導体素子１は、第１導電部１１の上に設けられている。図１の例では、半導体素子１は、Metal Oxide Semiconductor Field Effect Transistor（ＭＯＳＦＥＴ）である。半導体素子１は、Insulated Gate Bipolar Transistor（ＩＧＢＴ）又はダイオードであっても良い。第２導電部１２は、Ｙ方向において第１導電部１１から離れている。

【0011】

端子２０は、Ｘ方向及びＹ方向において複数設けられている。複数の端子２０は、互いに離れている。また、複数の端子２０は、Ｘ方向において、第１導電部１１及び第２導電部１２から離れている。複数の端子２０は、第１端子２０ａ、第２端子２０ｂ、及び第３端子２０ｃを含む。各図面において、第１端子２０ａ、第２端子２０ｂ、及び第３端子２０ｃは、二点鎖線で表されている。

【0012】

第１導電部１１は、Ｘ方向において第１端子２０ａ同士の間に設けられている。第１導電部１１と第１端子２０ａとの間には、連結部１１ａが設けられている。第１端子２０ａは、連結部１１ａを介して、第１導電部１１と電気的に接続されている。

【0013】

第２導電部１２は、Ｘ方向において第２端子２０ｂと第３端子２０ｃとの間に設けられている。第２導電部１２と第２端子２０ｂとの間には、連結部１２ａが設けられている。第２端子２０ｂは、連結部１２ａを介して第２導電部１２と電気的に接続されている。

【0014】

図３（ａ）、図３（ｂ）、図４（ａ）、及び図４（ｂ）は、実施形態に係る半導体装置を表す断面図である。
具体的には、図３（ａ）は、図１のIII－III断面図である。図３（ｂ）は、図３（ａ）の一部の拡大図である。図４（ａ）は、図１のIV－IV断面図である。図４（ｂ）は、図４（ａ）の一部の拡大図である。

【0015】

図１及び図３（ａ）に示すように、半導体素子１は、ドレイン電極１ａ、ソース電極１ｂ、ゲートパッド１ｃ、及び半導体層１ｄを含む。ドレイン電極１ａは、半導体素子１の下面に設けられている。ソース電極１ｂ及びゲートパッド１ｃは、半導体素子１の上面に設けられている。半導体層１ｄは、ドレイン電極１ａとソース電極１ｂとの間及びドレイン電極１ａとゲートパッド１ｃとの間に設けられている。

【0016】

図３（ａ）に示すように、ドレイン電極１ａは、接合層４１を介して第１導電部１１と電気的に接続されている。図１に示すように、ソース電極１ｂは、ボンディングワイヤ４２ｂを介して第２導電部１２と電気的に接続されている。ゲートパッド１ｃは、ボンディングワイヤ４２ｃを介して第３端子２０ｃと電気的に接続されている。

【0017】

絶縁部３０は、半導体素子１の周囲に設けられ、半導体素子１を封止している。絶縁部３０は、複数の第１絶縁部３１を含む。複数の第１絶縁部３１は、Ｘ方向において、第１導電部１１と端子２０との間及び第２導電部１２と別の端子２０との間にそれぞれ設けられている。

【0018】

具体的には、図３（ａ）に示すように、連結部１１ａの厚さ（Ｚ方向における長さ）は、第１導電部１１及び第１端子２０ａのそれぞれの厚さよりも小さい。第１絶縁部３１は、連結部１１ａの下に設けられ、第１導電部１１と第１端子２０ａとの間に位置する。

【0019】

図４（ａ）に示すように、連結部１２ａの厚さは、第２導電部１２及び第２端子２０ｂのそれぞれの厚さよりも小さい。別の第１絶縁部３１は、連結部１２ａの下に設けられ、第２導電部１２と第２端子２０ｂとの間に位置する。さらに別の第１絶縁部３１は、第２導電部１２と第３端子２０ｃとの間に位置する。

【0020】

図３（ｂ）及び図４（ｂ）に示すように、端子２０は、第１部分２１及び第２部分２２を含む。各図面において、第１部分２１及び第２部分２２は、二点鎖線で表されている。

【0021】

第２部分２２は、第１部分２１よりも半導体装置１００の中央側に設けられている。半導体装置１００をＹ方向から見たとき、第２部分２２は、第１導電部１１と第１部分２１との間に位置する。より具体的には、第１端子２０ａでは、第２部分２２は、Ｘ方向において第１導電部１１と第１部分２１との間に位置する。第２端子２０ｂ及び第３端子２０ｃでは、第２部分２２は、Ｘ方向において第２導電部１２と第１部分２１との間に設けられている。

【0022】

第１部分２１は、下面ＢＳ１を有する。第２部分２２は、下面ＢＳ２を有する。下面ＢＳ１と下面ＢＳ２はＸ方向において連なっており、下面ＢＳ２は下面ＢＳ１よりも半導体素子１側（半導体装置１００のＸ方向中央側）に位置している。第１絶縁部３１は、下面ＢＳ３を有する。下面ＢＳ１は、Ｙ方向に延びている。下面ＢＳ２及び下面ＢＳ３は、Ｘ－Ｙ面に平行である。

【0023】

下面ＢＳ２は、下面ＢＳ１及び下面ＢＳ３よりも下方に位置する。下面ＢＳ３は、下面ＢＳ１よりも下方に位置する。第２部分２２の厚さは、第１部分２１の厚さよりも大きい。下面ＢＳ１は、上方に向けて凸となるように湾曲している。このため、第１部分２１の厚さは、第１導電部１１から離れるほど小さい。また、その厚さの変化は、第１導電部１１から離れるほど小さい。

【0024】

第２部分２２は、側面ＳＳ１（第１側面）及び側面ＳＳ２（第２側面）を有する。側面ＳＳ１は、下面ＢＳ３よりも下方に位置し、Ｘ方向と交差する。側面ＳＳ１は、絶縁部３０から露出している。側面ＳＳ２は、側面ＳＳ１よりも上方に位置し、第１絶縁部３１と接する。すなわち、側面ＳＳ１と側面ＳＳ２はＺ方向において連なっており、側面ＳＳ２は側面ＳＳ１よりも半導体素子１側（半導体装置１００のＺ方向中央側）に位置している。

【0025】

金属層２５が、端子２０の表面に設けられている。具体的には、金属層２５は、下面ＢＳ１、下面ＢＳ２、及び側面ＳＳ１に設けられている。金属層２６が、第１導電部１１の表面及び第２導電部１２の表面にそれぞれ設けられている。なお、図２（ａ）及び図２（ｂ）では、金属層２５及び２６が省略されている。

【0026】

図２に示すように、絶縁部３０は、Ｙ方向において隣り合う端子２０同士の間に設けられた第２絶縁部３２をさらに含む。第２絶縁部３２は、Ｙ方向において下面ＢＳ１と隣り合う下面ＢＳ４を有する。下面ＢＳ４は、下面ＢＳ１と同様に、上方に向けて凸となるように湾曲している。このため、第２絶縁部３２の厚さは、第１導電部１１から離れるほどが小さい。また、その厚さの変化は、第１導電部１１から離れるほど小さい。

【0027】

半導体装置１００の各構成要素の材料の一例を説明する。
ドレイン電極１ａ、ソース電極１ｂ、及びゲートパッド１ｃは、アルミニウムなどの金属を含む。半導体層１ｄは、半導体材料として、シリコン、炭化シリコン、窒化ガリウム、又はガリウムヒ素を含む。第１導電部１１、第２導電部１２、及び端子２０は、銅又はアルミニウムなどの金属を含む。金属層２５及び２６は、銅又は銀などの金属を含む。絶縁部３０は、ポリイミドなどの絶縁性樹脂を含む。接合層４１は、銅、銀、又は錫などの金属を含む。ボンディングワイヤ４２ｂ及び４２ｃは、アルミニウムなどの金属を含む。

【0028】

実施形態に係る半導体装置１００の製造方法を説明する。
図５～図１０は、実施形態に係る半導体装置の製造方法を表す模式図である。
図５に示すリードフレーム２００を用意する。リードフレーム２００は、第１導電部１１、連結部１１ａ、第２導電部１２、連結部１２ａ、及び端子部２０ｔを含む。端子部２０ｔは、Ｘ方向及びＹ方向において複数設けられる。複数の端子部２０ｔは、Ｘ方向において、第１導電部１１及び第２導電部１２からそれぞれ離れている。端子部２０ｔは、加工により、端子２０に成形される。

【0029】

図６に示すように、第１導電部１１の上に半導体素子１を接合し、半導体素子１のドレイン電極１ａを第１導電部１１と電気的に接続する。ワイヤボンディングにより、半導体素子１のソース電極１ｂ及びゲートパッド１ｃを、複数の端子部２０ｔとそれぞれ電気的に接続する。

【0030】

図７（ａ）、図７（ｂ）、及び図８は、リードフレーム２００の一部を下方から見たときの斜視図である。
図７（ａ）に示すように、半導体素子１を絶縁部３０により封止する。これにより、第１導電部１１、第２導電部１２、端子部２０ｔ、及び絶縁部３０を含む構造体が得られる。第１導電部１１、第２導電部１２、及び端子部２０ｔのそれぞれの下面は、絶縁部３０から露出している。絶縁部３０は、第１導電部１１と第２導電部１２との間に設けられた第１絶縁部３１と、Ｙ方向において隣り合う端子部２０ｔ同士の間に設けられた第２絶縁部３２と、を含む。

【0031】

図７（ｂ）に示すように、ウェットエッチングにより、絶縁部３０の表面を後退させる。これにより、リードフレーム２００の下面が、絶縁部３０の下面よりも下方に位置する。リードフレーム２００の側面の一部が、絶縁部３０から露出する。

【0032】

図８に示すように、端子部２０ｔの一部及び第２絶縁部３２の一部を、ダイシングにより除去する。ダイシングにより、端子部２０ｔの一部の厚さ及び第２絶縁部３２の厚さが小さくなる。図３（ｂ）に示すように、第１部分２１及び第２部分２２を含む端子部２０ｔが形成される。

【0033】

ダイシングにより、端子部２０ｔの下面には、バリＢが発生する。ダイシング後のリードフレーム２００を、電解液に浸ける。リードフレーム２００が銅を含む場合、電解液は炭酸ナトリウムを含む。リードフレーム２００に対して、電解エッチングを実行する。

【0034】

図９（ａ）は、電解エッチング後のリードフレーム２００の一部を下方から見たときの斜視図である。図９（ｂ）は、第１導電部１１及び端子部２０ｔを通るＸ－Ｚ断面図である。図９（ｂ）において、破線は、電解エッチング前のリードフレーム２００の表面の位置を表す。

【0035】

図９（ａ）及び図９（ｂ）に示すように、電解エッチングにより、絶縁部３０に対してリードフレーム２００が選択的にエッチングされる。電解エッチングにより、バリＢが除去される。このとき、リードフレーム２００の表面が後退する。これにより、第１部分２１の下面が、第２絶縁部３２の下面よりも上方に位置する。ただし、第２部分２２の下面は、第１絶縁部３１の下面よりも下方に位置したままである。

【0036】

めっきにより、それぞれの端子部２０ｔの下面に金属層２５をそれぞれ形成し、第１導電部１１及び第２導電部１２の下面に金属層２６をそれぞれ形成する。図１０に示す破線の位置でリードフレーム２００を切断し、複数の半導体装置１００を得る。以上により、実施形態に係る半導体装置１００が製造される。

【0037】

実施形態の利点を説明する。
図１１（ａ）は、参考例に係る半導体装置の一部を表す断面図である。図１１（ｂ）は、実施形態に係る半導体装置の一部を表す断面図である。
半導体装置１００を別の装置に実装する際、各端子２０が、当該別の装置に接合される。各端子２０の表面には、金属層２５が設けられている。金属層２５へのはんだの濡れ性は、端子２０へのはんだの濡れ性よりも良い。また、半導体装置１００では、下面ＢＳ１が、下面ＢＳ２よりも上方に位置する。端子２０をはんだ付けする際に、はんだが下面ＢＳ１に沿って這い上がる。はんだが上方に這い上がることで、端子２０が適切に接合されているか外観検査することが可能となる。

【0038】

下面ＢＳ１を下面ＢＳ２よりも上方に位置させるために、図８に示すように、端子部２０ｔの一部がダイシングにより除去される。このとき、バリＢが発生する。バリＢは、端子２０の接合不良の原因となるため、除去されることが望ましい。バリＢは、例えばウェットエッチングにより除去できる。しかし、バリＢを除去するか十分に小さくするためには、リードフレーム２００を長時間ウェットエッチングする必要がある。ウェットエッチングを長時間実行すると、リードフレーム２００の表面が過剰に除去される。この結果、図１１（ａ）に示すように、下面ＢＳ２が下面ＢＳ３よりも上方に位置する。

【0039】

実施形態に係る半導体装置１００では、図１１（ｂ）に示すように、下面ＢＳ２が下面ＢＳ３よりも下方に位置する。この場合、第２部分２２の側面ＳＳ１が絶縁部３０から露出する。図１１（ａ）に示すように下面ＢＳ２が下面ＢＳ３よりも上方に位置する場合に比べて、第２部分２２の表面積が大きくなる。すなわち、端子２０のはんだとの接触面積が大きくなる。この結果、半導体装置１００の実装時又は実装後に、半導体装置１００と別の装置との間の電気的な接続不良が生じる可能性を低減できる。実施形態によれば、半導体装置１００の実装の信頼性を向上できる。

【0040】

上述したように、実施形態では、バリＢをエッチングする際に、電解エッチングを用いている。電解エッチングでは、バリＢなどの尖った部分に電界が集中し、選択的にエッチングされる。第１部分２１の下面や第２部分２２の下面などのエッチング量を、小さくできる。この結果、下面ＢＳ２を下面ＢＳ３よりも下方に位置させることができる。

【0041】

金属層２５は、下面ＢＳ１及び下面ＢＳ２に加えて、側面ＳＳ１に設けられていることが好ましい。これにより、金属層２５の表面積が大きくなり、金属層２５とはんだとの接触面積も大きくなる。半導体装置１００の実装の信頼性を、さらに向上できる。

【0042】

図２に示すように、第２絶縁部３２は、湾曲した下面ＢＳ４を有しても良い。下面ＢＳ１は、下面ＢＳ４に比べて、上方に位置しすぎないことが好ましい。下面ＢＳ１が下面ＢＳ４に比べて過度に上方に位置すると、下面ＢＳ１に沿って這い上がったはんだの外観検査を阻害する可能性がある。このため、下面ＢＳ４の曲率は、下面ＢＳ１の曲率の１倍よりも大きく１．１倍よりも小さいことが好ましい。

【0043】

（変形例）
図１２（ａ）及び図１２（ｂ）は、実施形態の変形例に係る半導体装置を示す斜視図である。図１２（ａ）及び図１２（ｂ）では、金属層２５及び２６が省略されている。
図１２に示す半導体装置１１０では、端子２０の上面の一部が、絶縁部３０から露出している。第１部分２１同士の間に、第２絶縁部３２が設けられていない。実施形態に係る半導体装置において、第２絶縁部３２は、省略可能である。

【0044】

半導体装置１１０では、半導体装置１００と同様に、第２部分２２の下面ＢＳ２が、第１部分２１の下面ＢＳ１及び第１絶縁部３１の下面ＢＳ３よりも下方に位置する。これにより、第２部分２２の表面積を大きくし、半導体装置１１０の実装の信頼性を向上できる。

【0045】

以上、本発明のいくつかの実施形態を例示したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更などを行うことができる。これら実施形態やその変形例は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。

【符号の説明】

【0046】

１：半導体素子、 １ａ：ドレイン電極、 １ｂ：ソース電極、 １ｃ：ゲートパッド、 １ｄ：半導体層、 １１：第１導電部、 １１ａ：連結部、 １２：第２導電部、 １２ａ：連結部、 ２０：端子、 ２０ａ：第１端子、 ２０ｂ：第２端子、 ２０ｃ：第３端子、 ２０ｔ：端子部、 ２１：第１部分、 ２２：第２部分、 ２５，２６：金属層、 ３０：絶縁部、 ３１：第１絶縁部、 ３２：第２絶縁部、 ４１：接合層、 ４２ｂ：ボンディングワイヤ、 ４２ｃ：ボンディングワイヤ、 １００，１１０：半導体装置、 ２００：リードフレーム、 Ｂ：バリ、 ＢＳ１～ＢＳ４：下面、 ＳＳ１，ＳＳ２：側面

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】