特許 7451362 半導体装置及び配線構造

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-03-08

(45)【発行日】2024-03-18

(54)【発明の名称】半導体装置及び配線構造

(51)【国際特許分類】

   H01L 21/82 20060101AFI20240311BHJP

   H01L 21/3205 20060101ALI20240311BHJP

   H01L 21/768 20060101ALI20240311BHJP

   H01L 23/522 20060101ALI20240311BHJP

   H01L 21/822 20060101ALI20240311BHJP

   H01L 27/04 20060101ALI20240311BHJP

【ＦＩ】

H01L21/82 W

H01L21/88 Z

H01L27/04 D

【請求項の数】 7

(21)【出願番号】P 2020153060

(22)【出願日】2020-09-11

(65)【公開番号】P2022047254

(43)【公開日】2022-03-24

【審査請求日】2023-03-10

(73)【特許権者】

【識別番号】318010018

【氏名又は名称】キオクシア株式会社

(74)【代理人】

【識別番号】110002147

【氏名又は名称】弁理士法人酒井国際特許事務所

(72)【発明者】

【氏名】長谷川 智洋

(72)【発明者】

【氏名】中尾 鋼治

(72)【発明者】

【氏名】那須 弘

【審査官】田付 徳雄

(56)【参考文献】

【文献】特開２００６－２２８７７０（ＪＰ，Ａ）

【文献】特開２００６－１１４７６３（ＪＰ，Ａ）

【文献】特開２０１１－１５１０６５（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１８／０２６１５３９（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２１／８２

Ｈ０１Ｌ ２１／３２０５

Ｈ０１Ｌ ２１／７６８

Ｈ０１Ｌ ２１／８２２

Ｈ０１Ｌ ２１／８２２

Ｈ０１Ｌ ２３／５２２

Ｈ０１Ｌ ２７／０４

(57)【特許請求の範囲】

【請求項1】

第１の方向及び前記第１の方向に交差する第２の方向に延び、互いに並ぶ３本以上の配線を含む第１の配線層と、
前記第１の方向及び前記第２の方向に交差する第３の方向における前記第１の配線層と基板との間に配された第２の配線層と、
を備え、
前記３本以上の配線は、
前記第１の方向に延び、先端部分が前記第３の方向で第１のビアプラグに電気的に接続される第１のラインと、
前記第１のラインに対して前記第２の方向に並びながら前記第１の方向に延び、前記第１のラインの延長線に達するように延び、先端部分が前記延長線上に位置し前記第３の方向で第２のビアプラグに電気的に接続される第２のラインと、
前記第２のラインに対して前記第２の方向における前記第１のラインの反対側に並びながら前記第１の方向に延び、前記第２のラインの外側から前記延長線に達するように延び、先端部分が前記延長線上に位置し前記第３の方向で第３のビアプラグに電気的に接続される第３のラインと、
を含む
半導体装置。

【請求項2】

前記第２のラインは、前記第３の方向から見た場合に、前記第１のラインに対して前記第２の方向に離間した位置から階段状に前記延長線まで延び、
前記第３のラインは、前記第３の方向から見た場合に、前記第２のラインに対して前記第２の方向における前記第１のラインの反対側に離間した位置から階段状に前記延長線まで延びる
請求項１に記載の半導体装置。

【請求項3】

前記第２のラインは、前記第３の方向から見た場合に、前記第１のラインに対して前記第２の方向に離間した位置から直線状に前記延長線まで延び、
前記第３のラインは、前記第３の方向から見た場合に、前記第２のラインに対して前記第２の方向における前記第１のラインの反対側に離間した位置から直線状に前記延長線まで延びる
請求項１に記載の半導体装置。

【請求項4】

前記第３の方向から見た場合に、前記第１のビアプラグ、前記第２のビアプラグ、前記第３のビアプラグは、前記延長線上に並んでいる
請求項１から３のいずれか１項に記載の半導体装置。

【請求項5】

前記３本以上の配線は、
前記第２のラインに対して前記第２の方向における前記第１のラインの反対側に並びながら前記第１の方向に延び、前記第３のラインの外側から前記延長線に達するように延び、先端部分が前記延長線上に位置し前記第３の方向で第４のビアプラグに電気的に接続される第４のラインをさらに含む
請求項１から４のいずれか１項に記載の半導体装置。

【請求項6】

互いに並ぶ３本以上の配線を含む第１の配線層と、
前記第１の配線層と基板との間に配された第２の配線層と、
を備え、
前記第１の配線層内で前記３本以上の配線に対応した第１の方向に延伸する３本以上の仮想的な配線トラックのうち、外側の配線トラックの下には、前記第１の配線層から前記第２の配線層まで延びたビアプラグが配され、少なくとも一部の内側の配線トラックの下には、ビアプラグが配されず下層配線が配置され、
前記３本以上の配線は、
前記外側の配線トラックに含まれる第１の配線トラック上に前記第１の配線トラックに沿って前記第１の方向に延び、前記第１の配線トラックの下に配された前記第２の配線層まで延びた第１のビアプラグに電気的に接続される第１のラインと、
内側配線トラックに含まれる第２の配線トラック上に前記第２の配線トラックに沿って前記第１の方向に延び、かつ前記第２の配線トラックから前記第１の配線トラックまで延び、前記第１の配線トラックの下に配された前記第２の配線層まで延びた第２のビアプラグに電気的に接続される第２のラインと、
前記外側の配線トラックに含まれ、前記第１の配線トラックの反対側に配された第３の配線トラック上に前記第３の配線トラックに沿って前記第１の方向に延び、かつ前記第３の配線トラックから前記第２の配線トラックを経て前記第１の配線トラックまで延び、前記第１の配線トラックの下に配された前記第２の配線層まで延びた第３のビアプラグに電気的に接続される第３のラインと、
前記第３の配線トラック上に前記第３の配線トラックに沿って前記第１の方向に延び、前記第３の配線トラックの下に配された前記第２の配線層まで延びた第５のビアプラグに電気的に接続される第５のラインと、
前記第２の配線トラック上に前記第２の配線トラックに沿って前記第１の方向に延び、かつ前記第２の配線トラックから前記第３の配線トラックまで延び、前記第３の配線トラックの下に配された前記第２の配線層まで延びた第６のビアプラグに電気的に接続される第６のラインと、
前記第１の配線トラック上に前記第１の配線トラックに沿って前記第１の方向に延び、前記第１の配線トラックから前記第２の配線トラックを経て前記第３の配線トラックまで延び、前記第３の配線トラックの下に配された前記第２の配線層まで延びた第７のビアプラグに電気的に接続される第７のラインと、
含み、
前記下層配線は、
前記第２の配線層内で前記内側の配線トラックの下に、前記第１のビアプラグと前記第５のビアプラグとに挟まれて前記第１の方向に延伸するように配置され、
前記第１のビアプラグと前記第２のビアプラグと前記第３のビアプラグは、平面視において、前記第１の配線トラック上に前記第１の方向に並んで配置され、前記第５のビアプラグと前記第６のビアプラグと前記第７のビアプラグは、平面視において、前記第３の配線トラック上に前記第１の方向に並んで配置される
半導体装置。

【請求項7】

第１の方向及び前記第１の方向に交差する第２の方向に延び、互いに並ぶ３本以上の配線を含む第１の配線層と、
前記第１の方向及び前記第２の方向に交差する第３の方向における前記第１の配線層と基板との間に配された第２の配線層と、
を備え、
前記３本以上の配線は、
前記第１の方向に延び、先端部分が前記第３の方向で第１のビアプラグに電気的に接続される第１のラインと、
前記第１のラインに対して前記第２の方向に並びながら前記第１の方向に延び、前記第１のラインの延長線に達するように延び、先端部分が前記延長線上に位置し前記第３の方向で第２のビアプラグに電気的に接続される第２のラインと、
前記第２のラインに対して前記第２の方向における前記第１のラインの反対側に並びながら前記第１の方向に延び、前記第２のラインの外側から前記延長線に達するように延び、先端部分が前記延長線上に位置し前記第３の方向で第３のビアプラグに電気的に接続される第３のラインと、
を含む
配線構造。

【発明の詳細な説明】

【技術分野】

【0001】

本実施形態は、半導体装置及び配線構造に関する。

【背景技術】

【0002】

多層配線構造を有する半導体装置では、配線層ごとに又は配線層間で、ラインやビアプラグ等の配線がレイアウトされる。このとき、各配線層において、配線を効率的にレイアウト可能であることが望まれる。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２０１０－２１２７７号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

一つの実施形態は、各配線層において配線を効率的にレイアウトすることに適した半導体装置及び配線構造を提供することを目的とする。

【課題を解決するための手段】

【0005】

一つの実施形態によれば、第１の配線層と第２の配線層とを有する半導体装置が提供される。第１の配線層は、第１の方向及び第１の方向に交差する第２の方向に延び、互いに並ぶ３本以上の配線を含む。第２の配線層は、第１の方向及び第２の方向に交差する第３の方向における第１の配線層と基板との間に配される。前記３本以上の配線は、第１のラインと第２のラインと第３のラインとを含む。第１のラインは、第１の方向に延び、先端部分が前記第３の方向で第１のビアプラグに電気的に接続される。第２のラインは、第１のラインに対して第２の方向に並びながら第１の方向に延び、第１のラインの延長線に達するように延び、先端部分が延長線上に位置し第３の方向で第２のビアプラグに電気的に接続される。第３のラインは、第２のラインに対して第２の方向における第１のラインの反対側に並びながら第１の方向に延び、第２のラインの外側から延長線に達するように延び、先端部分が延長線上に位置し第３の方向で第３のビアプラグに電気的に接続される。

【図面の簡単な説明】

【0006】

【図1】図１は、実施形態にかかる半導体装置の構成を示す平面図である。

【図2】図２は、実施形態にかかる半導体装置の構成を示す斜視図である。

【図3】図３は、実施形態における配線層内にラインをレイアウトする際の作業効率を示す平面図である。

【図4】図４は、実施形態の第１の変形例にかかる半導体装置の構成を示す平面図である。

【図5】図５は、実施形態の第２の変形例にかかる半導体装置の構成を示す平面図である。

【図6】図６は、実施形態の第２の変形例における配線層内にラインをレイアウトする際の作業効率を示す平面図である。

【図7】図７は、実施形態の第３の変形例にかかる半導体装置の構成を示す平面図である。

【図8】図８は、実施形態の第４の変形例にかかる半導体装置の構成を示す平面図である。

【図9】図９は、実施形態及び実施形態の第４の変形例におけるペアとなるビアプラグ間の平面距離を示す平面図である。

【図10】図１０は、実施形態の第５の変形例にかかる半導体装置の構成を示す平面図である。

【図11】図１１は、実施形態の第５の変形例にかかる半導体装置の構成を示す斜視図である。

【図12】図１２は、実施形態の第５の変形例における配線層内にラインをレイアウトする際の作業効率を示す平面図である。

【図13】図１３は、実施形態の第５の変形例にかかる半導体装置の構成を示す断面図である。

【図14】図１４は、実施形態の第６の変形例にかかる半導体装置の構成を示す図である。

【発明を実施するための形態】

【0007】

以下に添付図面を参照して、実施形態にかかる半導体装置を詳細に説明する。なお、この実施形態により本発明が限定されるものではない。

【0008】

（実施形態）
実施形態にかかる半導体装置は、ＥＤＡ（Ｅｌｅｃｔｒｏｎｉｃ Ｄｅｓｉｇｎ Ａｕｔｏｍａｔｉｏｎ）ツールを用いて設計される。例えば、スケマティックエディタにより、スケマティック図（回路図）の設計が行われ、スケマティックデータが生成される。レイアウトエディタにより、スケマティックデータに応じたレイアウト図の設計（レイアウト設計）が行われ、レイアウトデータが生成される。検証ツールにより、レイアウト図の設計がスケマティック図の設計と一致するかの検証、あるいは物理的な設計基準（デザインルール）を満たしているかの検証（デザインルールチェック）が行われる。デザインルールを満たしていることが検証されると、レイアウトデータに応じたマスクデータが生成され、マスクデータに応じたパターンがマスク上に描画され、マスクを用いて半導体基板が露光、現像されることで、レイアウトデータに応じたデバイスパターンを半導体基板上に有する半導体装置が製造される。

【0009】

多層配線構造を有する半導体装置のレイアウト設計では、配線層ごとに又は配線層間で、ラインやビアプラグ等の配線がレイアウトされる。各配線層内には、互いに並ぶ複数の配線トラックが設けられることがある。配線トラックは、レイアウト設計時に、配線層における優先配線方向が所定の方向であることに応じて、配線をレイアウトすべき場所の候補として規定された仮想的な線である。

【0010】

例えば、配線層として、基板に近いほうから順に第１層～第３層が用意されている場合、第２層と第３層が幹線として使用され、第１層が幹線とセルを接続するための支線として使用されることが考えられる。第２層、第３層では、それぞれ、互いに並ぶ複数の配線トラックが設けられる。第２層、第３層における複数の配線トラックは、互いに平行に並んでいてもよい。第３層において、複数のバッファーの入力ライン及び出力ラインのレイアウトについて、同じバッファーのラインには同じ配線トラックが割り当てられ、複数のバッファー間で異なる複数の配線トラックが割り当てられることがある。この場合、入力ライン及び出力ラインとバッファーとの接続は、複数の配線層に跨って、基板面に垂直な方向にビアプラグが積層されたスタックビアの構成で接続され得る。このスタックビアが、各配線層内でバッファーごとに異なる配線トラックについて構成される。これにより、第３層・第２層間の複数のビアプラグは、上端が第３層の複数の配線トラックを占有し、下端が第２層の複数の配線トラックを占有する。このため、第３層の幹線の下に並行して第２層の配線（例えば、ライン）を直線状に通すことが困難となってしまう可能性がある。

【0011】

例えば、第２層において、ビアプラグ間を縫うようにラインをレイアウトする場合、条件によってはラインを引ききれなくなることもあるので、あふれたラインは迂回配線として別途他の配線トラックの確保が必要となる。このため、その分だけレイアウト面積が大きくなってしまう。また、ビアプラグ間を縫うようにラインをレイアウトする場合、配線間のデザインルールを考慮しながらラインを折り曲げていく必要がある。デザインルールを満たすために、ビアプラグの位置が変更になった場合、ラインの折れ曲がりのポイントも合わせて変更する出戻りが発生すると、レイアウト設計の工数が大きく増加し得る。さらに、ビアプラグ間を縫うようにレイアウトしたり迂回配線をレイアウトしたりすると、配線長が長くなるため、配線による信号遅延が大きくなり得る。これにより、第２層において、配線を効率的にレイアウトすることが困難になる。すなわち、第２層において、効率的に配線トラックを確保することが困難になる。

【0012】

そこで、本実施形態では、半導体装置において、配線層内で互いに並ぶ複数の配線トラックに沿って複数のラインが延びるようにされつつ下層へのビアプラグの位置が両外側のうちの一方の外側の配線トラックに集められる。これにより、その下層の配線トラックの効率的な確保に適した半導体装置が構成され得る。

【0013】

具体的には、半導体装置１は、図１及び図２に示すような配線構造ＷＳＴを有する。図１は、半導体装置１の構成を示す平面図である。図２は、半導体装置１の構成を示す斜視図である。以下では、基板ＳＢの表面に垂直な方向をＺ方向とし、Ｚ方向に垂直な面内で互いに直行する２方向をＸ方向及びＹ方向とする。

【0014】

半導体装置１は、基板ＳＢの＋Ｚ側に多層の配線構造ＷＳＴを有し、図２に示すように、基板ＳＢの＋Ｚ側に複数の配線層Ｍ１～Ｍ３が配される。そのうち、図１では、配線層Ｍ３のレイアウト構成が示されている。図２に示す複数の配線層Ｍ１～Ｍ３は、互いにＺ方向に離間しながら、基板ＳＢのＺ方向に積層される。実際には、基板ＳＢ及び配線層Ｍ１～Ｍ３の間に層間絶縁膜（図１３参照）が配されるが、図２では、簡略化のために、層間絶縁膜の図示を省略している。配線層Ｍ２は、Ｚ方向において、配線層Ｍ３と基板ＳＢとの間に配されている。配線層Ｍ１は、Ｚ方向において、配線層Ｍ２と基板ＳＢとの間に配されている。図１及び図２では、配線層の積層数が３層の場合を例示するが、配線層の積層数は、２層であってもよいし、４層以上であってもよい。

【0015】

図１に示す配線層Ｍ３は、複数の配線層Ｍ１～Ｍ３のうち最上の配線層である。配線層Ｍ３は、互いに並ぶ３本以上のラインＬＩ３１～ＬＩ３８と互いに並ぶ３本以上のラインＬＯ３１～ＬＯ３８とを含む。複数のラインＬＩ３１～ＬＩ３８は、複数のバッファーＢＦ１～ＢＦ８に対応している。各ラインＬＩ３１～ＬＩ３８は、対応するバッファーＢＦの入力ラインとして機能し得る。複数のラインＬＯ３１～ＬＯ３８は、複数のバッファーＢＦ１～ＢＦ８に対応している。各ラインＬＯ３１～ＬＯ３８は、対応するバッファーＢＦの出力ラインとして機能し得る。すなわち、複数のラインＬＩ３１～ＬＩ３８と複数のラインＬＯ３１～ＬＯ３８とは、互いに対応している。ラインＬＩ３１とラインＬＯ３１とは、バッファーＢＦ１のラインとしてペアを形成する。ラインＬＩ３２とラインＬＯ３２とは、バッファーＢＦ２のラインとしてペアを形成する。・・・ラインＬＩ３８とラインＬＯ３８とは、バッファーＢＦ８のラインとしてペアを形成する。

【0016】

互いに並ぶ３本以上のラインＬＩ３１～ＬＩ３８は、配線層Ｍ３内で、３本以上の配線トラックＴＲ３１～ＴＲ３８に対応している。互いに並ぶ３本以上のラインＬＯ３１～ＬＯ３８は、配線層Ｍ３内で、３本以上の配線トラックＴＲ３１～ＴＲ３８に対応している。

【0017】

配線トラックＴＲ３１～ＴＲ３８は、レイアウト設計時に、配線層Ｍ３における優先配線方向がＸ方向であることに応じて、配線をレイアウトすべき場所の候補として規定された仮想的な線である。３本以上の配線トラックＴＲ３１～ＴＲ３８は、配線層Ｍ３内で互いに（例えば、平行に）並んでいる。各配線トラックＴＲ３１～ＴＲ３８は、Ｘ方向に沿って延びている。互いに並ぶ配線トラックＴＲ３１～ＴＲ３８では、配線トラックＴＲ３１，ＴＲ３８が外側の配線トラックであり、配線トラックＴＲ３２～ＴＲ３７が内側の配線トラックである。

【0018】

互いに並ぶ配線トラックＴＲ３１～ＴＲ３８では、外側の配線トラックＴＲ３１の下には、それぞれがＺ方向に沿って配線層Ｍ３から配線層Ｍ２まで伸びたビアプラグＶＩ３１～ＶＩ３８が配されている。各ラインＬＩ３１～ＬＩ３８は、その主要部が、対応する配線トラックＴＲ３１～ＴＲ３８に沿って延びている。各ラインＬＩ３２～ＬＩ３８は、その接続部が複数の配線トラックＴＲ３１～ＴＲ３８を横断しつつ平面視で階段状に延び、ビアプラグ位置が配線トラックＴＲ３１に集約されている。

【0019】

互いに並ぶ配線トラックＴＲ３１～ＴＲ３８では、外側の配線トラックＴＲ３８の下には、それぞれがＺ方向に沿って配線層Ｍ３から配線層Ｍ２まで伸びたビアプラグＶＯ３１～ＶＯ３８が配されている。各ラインＬＯ３１～ＬＯ３８は、その主要部が、対応する配線トラックＴＲ３１～ＴＲ３８に沿って延びている。各ラインＬＯ３１～ＬＯ３７は、その接続部が複数の配線トラックＴＲ３１～ＴＲ３８を横断しつつ平面視で階段状に延び、ビアプラグ位置が配線トラックＴＲ３８に集約されている。

【0020】

ＸＹ平面視において、ラインＬＩ３１～ＬＩ３８の階段状のパターンは、互いに噛み合うようにレイアウトされている。ラインＬＯ３１～ＬＯ３８の階段状のパターンは、互いに噛み合うようにレイアウトされている。ラインＬＩ３８の階段状のパターンとラインＬＯ３１の階段状のパターンとは、互いに噛み合うようにレイアウトされている。これにより、ラインＬＩ３１～ＬＩ３８及びラインＬＯ３１～ＬＯ３８は、全体として、レイアウト面積をコンパクトに抑えることができる。

【0021】

例えば、ラインＬＩ３１は、配線トラックＴＲ３１に沿って＋Ｘ方向に延び、配線トラックＴＲ３１の下に配されたビアプラグＶＩ３１に電気的に接続される。ラインＬＩ３２は、配線トラックＴＲ３２に沿って＋Ｘ方向に延び、配線トラックＴＲ３２から概ね＋Ｘ方向及び＋Ｙ方向に階段状に配線トラックＴＲ３１まで延び、配線トラックＴＲ３１の下に配されたビアプラグＶＩ３２に電気的に接続される。ラインＬＩ３３は、配線トラックＴＲ３３に沿って＋Ｘ方向に延び、配線トラックＴＲ３３から概ね＋Ｘ方向及び＋Ｙ方向に階段状に配線トラックＴＲ３１まで延び、配線トラックＴＲ３１の下に配されたビアプラグＶＩ３３に電気的に接続される。ラインＬＩ３４は、配線トラックＴＲ３４に沿って＋Ｘ方向に延び、配線トラックＴＲ３４から概ね＋Ｘ方向及び＋Ｙ方向に階段状に配線トラックＴＲ３１まで延び、配線トラックＴＲ３１の下に配されたビアプラグＶＩ３４に電気的に接続される。ラインＬＩ３５は、配線トラックＴＲ３５に沿って＋Ｘ方向に延び、配線トラックＴＲ３５から概ね＋Ｘ方向及び＋Ｙ方向に階段状に配線トラックＴＲ３１まで延び、配線トラックＴＲ３１の下に配されたビアプラグＶＩ３５に電気的に接続される。ラインＬＩ３６は、配線トラックＴＲ３６に沿って＋Ｘ方向に延び、配線トラックＴＲ３６から概ね＋Ｘ方向及び＋Ｙ方向に階段状に配線トラックＴＲ３１まで延び、配線トラックＴＲ３１の下に配されたビアプラグＶＩ３６に電気的に接続される。ラインＬＩ３７は、配線トラックＴＲ３７に沿って＋Ｘ方向に延び、配線トラックＴＲ３７から概ね＋Ｘ方向及び＋Ｙ方向に階段状に配線トラックＴＲ３１まで延び、配線トラックＴＲ３１の下に配されたビアプラグＶＩ３７に電気的に接続される。ラインＬＩ３８は、配線トラックＴＲ３８に沿って＋Ｘ方向に延び、配線トラックＴＲ３８から概ね＋Ｘ方向及び＋Ｙ方向に階段状に配線トラックＴＲ３１まで延び、配線トラックＴＲ３１の下に配されたビアプラグＶＩ３８に電気的に接続される。ラインＬＩ３１～ラインＬＩ３８は、それぞれ、対応するビアプラグＶＩ３１～ＶＩ３８の付近で且つ＋Ｘ側の位置に端部を有する。

【0022】

また、ラインＬＯ３１は、配線トラックＴＲ３１に沿って延び、配線トラックＴＲ３１から概ね－Ｘ方向及び－Ｙ方向に階段状に配線トラックＴＲ３８まで延び、配線トラックＴＲ３８の下に配されたビアプラグＶＯ３１に電気的に接続される。ラインＬＯ３２は、配線トラックＴＲ３２に沿って延び、配線トラックＴＲ３２から概ね－Ｘ方向及び－Ｙ方向に階段状に配線トラックＴＲ３８まで延び、配線トラックＴＲ３８の下に配されたビアプラグＶＯ３２に電気的に接続される。ラインＬＯ３３は、配線トラックＴＲ３３に沿って延び、配線トラックＴＲ３３から概ね－Ｘ方向及び－Ｙ方向に階段状に配線トラックＴＲ３８まで延び、配線トラックＴＲ３８の下に配されたビアプラグＶＯ３３に電気的に接続される。ラインＬＯ３４は、配線トラックＴＲ３４に沿って延び、配線トラックＴＲ３４から概ね－Ｘ方向及び－Ｙ方向に階段状に配線トラックＴＲ３８まで延び、配線トラックＴＲ３８の下に配されたビアプラグＶＯ３４に電気的に接続される。ラインＬＯ３５は、配線トラックＴＲ３５に沿って延び、配線トラックＴＲ３５から概ね－Ｘ方向及び－Ｙ方向に階段状に配線トラックＴＲ３８まで延び、配線トラックＴＲ３８の下に配されたビアプラグＶＯ３５に電気的に接続される。ラインＬＯ３６は、配線トラックＴＲ３６に沿って延び、配線トラックＴＲ３６から概ね－Ｘ方向及び－Ｙ方向に階段状に配線トラックＴＲ３８まで延び、配線トラックＴＲ３８の下に配されたビアプラグＶＯ３６に電気的に接続される。ラインＬＯ３７は、配線トラックＴＲ３７に沿って延び、配線トラックＴＲ３７から概ね－Ｘ方向及び－Ｙ方向に階段状に配線トラックＴＲ３８まで延び、配線トラックＴＲ３８の下に配されたビアプラグＶＯ３７に電気的に接続される。ラインＬＯ３８は、配線トラックＴＲ３８に沿って延び、配線トラックＴＲ３８の下に配されたビアプラグＶＯ３８に電気的に接続される。ラインＬＯ３１～ラインＬＯ３８は、それぞれ、対応するビアプラグＶＯ３１～ＶＯ３８の付近で且つ－Ｘ側の位置に端部を有する。

【0023】

ビアプラグに注目すると、図１に示すＸＹ平面視において、ビアプラグＶＩ３１、ビアプラグＶＩ３２、ビアプラグＶＩ３３、ビアプラグＶＩ３４、ビアプラグＶＩ３５、ビアプラグＶＩ３６、ビアプラグＶＩ３７、ビアプラグＶＩ３８は、配線トラックＴＲ３１に沿って＋Ｘ方向に順に並んでいる。

【0024】

図２に示すＸＹＺ立体視において、ラインＬＩ３１が接続されたビアプラグＶＩ３１は、スタックビアで構成され、複数のビアプラグがＺ方向に積層されている。ビアプラグＶＩ３１は、配線層Ｍ２内のラインＬＩ２１、ビアプラグＶＩ２１、配線層Ｍ１内のラインＬＩ１１、ビアプラグＶＩ１１経由で基板ＳＢにおけるバッファーＢＦ１（図示せず）の電極に電気的に接続されている。・・・ラインＬＩ３８が接続されたビアプラグＶＩ３８は、スタックビアで構成され、複数のビアプラグがＺ方向に積層されている。ビアプラグＶＩ３８は、配線層Ｍ２内のラインＬＩ２８、ビアプラグＶＩ２８、配線層Ｍ１内のラインＬＩ１８、ビアプラグＶＩ１８経由で基板ＳＢにおけるバッファーＢＦ８（図示せず）の電極に電気的に接続されている。

【0025】

同様に、図１に示すＸＹ平面視において、ビアプラグＶＯ３１、ビアプラグＶＯ３２、ビアプラグＶＯ３３、ビアプラグＶＯ３４、ビアプラグＶＯ３５、ビアプラグＶＯ３６、ビアプラグＶＯ３７、ビアプラグＶＯ３８は、配線トラックＴＲ３８に沿って＋Ｘ方向に順に並んでいる。

【0026】

図２に示すＸＹＺ立体視において、ラインＬＯ３１が接続されたビアプラグＶＯ３１は、スタックビアで構成され、複数のビアプラグがＺ方向に積層されている。ビアプラグＶＯ３１は、配線層Ｍ２内のラインＬＯ２１、ビアプラグＶＯ２１、配線層Ｍ１内のラインＬＯ１１、ビアプラグＶＯ１１経由で基板ＳＢにおけるバッファーＢＦ１（図示せず）の電極に電気的に接続されている。・・・ラインＬＯ３８が接続されたビアプラグＶＯ３８は、スタックビアで構成され、複数のビアプラグがＺ方向に積層されている。ビアプラグＶＯ３８は、配線層Ｍ２内のラインＬＯ２８、ビアプラグＶＯ２８、配線層Ｍ１内のラインＬＯ１８、ビアプラグＶＯ１８経由で基板ＳＢにおけるバッファーＢＦ８（図示せず）の電極に電気的に接続されている。

【0027】

このとき、配線層Ｍ３の配線トラックＴＲ３１～ＴＲ３８に対応して、配線層Ｍ２は、配線トラックＴＲ２１～ＴＲ２８を有する。配線層Ｍ２は、配線トラックＴＲ２１～ＴＲ２８のうち、ビアプラグＶＩ３１～ビアプラグＶＩ３８のスタックビア及びビアプラグＶＯ３１～ビアプラグＶＯ３８のスタックビアに応じて占有される配線トラックの数を２つ（配線トラックＴＲ２１，ＴＲ２８）に抑えることができる。これにより、図２に実線の矢印で示すように、任意にレイアウト可能な配線トラックとして６つの配線トラックＴＲ２２～ＴＲ２７を確保できている。

【0028】

これをレイアウト設計の作業手順で示すと、図３のようになる。図３は、配線層内にラインをレイアウトする際の作業効率を示す平面図である。

【0029】

図３（ａ）の工程では、配線層Ｍ２において、ビアプラグＶＩ３１～ＶＩ３８とビアプラグＶＩ２１～ＶＩ２８と（図２参照）をつなぐためのラインＬＩ２１～ＬＩ２８を配線トラックＴＲ２１にレイアウトする。ラインＬＩ２１～ＬＩ２８の位置は、ラインＬＩ３１～ＬＩ３８の端部のＸＹ位置（図１参照）に対応している。配線層Ｍ２において、ビアプラグＶＯ３１～ＶＯ３８とビアプラグＶＯ２１～ＶＯ２８と（図２参照）をつなぐためのラインＬＯ２１～ＬＯ２８を配線トラックＴＲ２８にレイアウトする。ラインＬＯ２１～ＬＯ２８の位置は、ラインＬＯ３１～ＬＯ３８の端部のＸＹ位置（図１参照）に対応している。

【0030】

図３（ｂ）の工程では、配線層Ｍ２において、例えば６ビット幅のバス配線をレイアウトしたい場合に、６本のラインＬＢ２１～ＬＢ２６を６本の配線トラックＴＲ２２～ＴＲ２７に、それぞれ、直線状に延びるようにレイアウトできる。すなわち、各ラインＬＢ２１～ＬＢ２６を、ビアプラグ間を縫うようにレイアウトする場合に比べて、別トラック確保のロスがなく、少ない工数でレイアウト可能であり、作業効率を向上できる。また、各ラインＬＢ２１～ＬＢ２６を、その配線長を短くする方向で揃えられるため、トータルの信号遅延を抑制できる。

【0031】

以上のように、本実施形態では、半導体装置１において、配線層Ｍ３内で互いに並ぶ複数の配線トラックＴＲ３１～ＴＲ３８に沿って複数のラインＬＩ３１～ＬＩ３８が延びつつ下層へのビアプラグＶＩ３１～ＶＩ３８の位置が両外側のうちの一方の外側の配線トラックＴＲ３１に集められている。同様に、配線トラックＴＲ３１～ＴＲ３８に沿って複数のラインＬＯ３１～ＬＯ３８が延びつつ下層へのビアプラグＶＯ３１～ＶＯ３８の位置が両外側のうちの一方の外側の配線トラックＴＲ３８に集められている。これにより、その下の配線層Ｍ２の配線トラックの効率的な確保に適した半導体装置１を構成することができる。

【0032】

また、本実施形態では、配線層Ｍ３の下の配線層Ｍ２の配線トラックを効率的に確保できるため、配線層Ｍ２のレイアウト面積をコンパクトに抑えることができる。これにより、チップ面積を抑えることができるため、半導体装置１のコストを低減できる。また、配線層Ｍ２の配線のレイアウト設計を効率的に行うことができるので、半導体装置１のコストを低減できる。さらに、配線層Ｍ２でバス配線に含まれる複数のライン間の長さのばらつきを抑え複数のライン間で信号遅延量のばらつきを抑えることができ、配線品質を向上できる。また、複数のラインに対して、配線長を短くする方向で揃えられるため、トータルの信号遅延を抑制することができる。

【0033】

なお、半導体装置１ｉにおける配線構造ＷＳＴは、図４に示すように、配線層Ｍ３の複数のラインＬＩ３１～ＬＩ３８及びそれに付随するスタックビアが省略された構成であってもよい。図４は、実施形態の第１の変形例にかかる半導体装置１ｉの構成を示す平面図である。この場合でも、配線トラックＴＲ３１～ＴＲ３８に沿って複数のラインＬＯ３１～ＬＯ３８が延びつつ下層へのビアプラグＶＯ３１～ＶＯ３８の位置が両外側のうちの一方の外側の配線トラックＴＲ３８に集められている。これによっても、その下の配線層Ｍ２の配線トラックの効率的な確保に適した半導体装置１ｉを構成することができる。

【0034】

あるいは、半導体装置１ｊにおける配線構造ＷＳＴは、図５に示すように、配線層Ｍ３が、配線を階段状に折り曲げる際に２本以上のセットで折り曲げてレイアウトされた構成であってもよい。図５は、実施形態の第２の変形例にかかる半導体装置１ｊの構成を示す平面図である。この場合でも、配線層Ｍ３内で複数の配線トラックＴＲ３１～ＴＲ３８に沿って複数のラインＬＩ３１ｊ～ＬＩ３８ｊが延びつつ下層へのビアプラグＶＩ３１ｊ～ＶＩ３８ｊの位置が両外側のうちの一方の外側の２つの配線トラックＴＲ３１，ＴＲ３２に集められている。ビアプラグＶＩ３１ｊ～ＶＩ３８ｊは、２つの配線トラックＴＲ３１，ＴＲ３２に交互に配されつつ＋Ｘ方向に並んでいる。同様に、配線トラックＴＲ３１～ＴＲ３８に沿って複数のラインＬＯ３１ｊ～ＬＯ３８ｊが延びつつ下層へのビアプラグＶＯ３１ｊ～ＶＯ３８ｊの位置が両外側のうちの一方の外側の２つの配線トラックＴＲ３７，ＴＲ３８に集められている。ビアプラグＶＯ３１ｊ～ＶＯ３８ｊは、２つの配線トラックＴＲ３７，ＴＲ３８に交互に配されつつ＋Ｘ方向に並んでいる。これにより、その下の配線層Ｍ２の配線トラックの効率的な確保に適した半導体装置１ｊを構成することができる。ビアプラグＶＯ３１ｊ～ＶＯ３８ｊは、２つの配線トラックＴＲ３７，ＴＲ３８に交互に配されつつ＋Ｘ方向に並んでいる。

【0035】

例えば、レイアウト設計の作業手順で示すと、図６のようになる。図６は、配線層内にラインをレイアウトする際の作業効率を示す平面図である。

【0036】

図６（ａ）の工程では、配線層Ｍ２において、ビアプラグＶＩ３１ｊ～ＶＩ３８ｊとビアプラグＶＩ２１ｊ～ＶＩ２８ｊと（図２参照）をつなぐためのラインＬＩ２１ｊ～ＬＩ２８ｊを配線トラックＴＲ２１，ＴＲ２２に交互にレイアウトする。ラインＬＩ２１～ＬＩ２８の位置は、ラインＬＩ３１ｊ～ＬＩ３８ｊの端部のＸＹ位置（図５参照）に対応している。配線層Ｍ２において、ビアプラグＶＯ３１ｊ～ＶＯ３８ｊとビアプラグＶＯ２１ｊ～ＶＯ２８ｊと（図２参照）をつなぐためのラインＬＯ２１ｊ～ＬＯ２８ｊを配線トラックＴＲ２７，ＴＲ２８に交互にレイアウトする。ラインＬＯ２１ｊ～ＬＯ２８ｊの位置は、ラインＬＯ３１ｊ～ＬＯ３８ｊの端部のＸＹ位置（図５参照）に対応している。

【0037】

このとき、ビアプラグＶＩ３１ｊ～ビアプラグＶＩ３８ｊのスタックビア及びビアプラグＶＯ３１ｊ～ビアプラグＶＯ３８ｊのスタックビアに応じて占有される配線トラックの数を４つ（配線トラックＴＲ２１，ＴＲ２２，ＴＲ２７，ＴＲ２８）に抑えることができる。これにより、任意にレイアウト可能な配線トラックとして４つの配線トラックＴＲ２３～ＴＲ２６を確保できている。

【0038】

図６（ｂ）の工程では、配線層Ｍ２において、例えば４ビット幅のバス配線をレイアウトしたい場合に、４本のラインＬＢ２１ｊ～ＬＢ２４ｊを４本の配線トラックＴＲ２３～ＴＲ２６に、それぞれ、直線状に延びるようにレイアウトできる。すなわち、各ラインＬＢ２１ｊ～ＬＢ２４ｊを、ビアプラグ間を縫うようにレイアウトする場合に比べて、別トラック確保のロスがなく、少ない工数でレイアウト可能であり、作業効率を向上できる。また、各ラインＬＢ２１ｊ～ＬＢ２４ｊを、その配線長を短くする方向で揃えられるため、トータルの信号遅延を抑制できる。

【0039】

あるいは、半導体装置１ｋにおける配線構造ＷＳＴは、図７に示すように、配線層Ｍ３における階段状になっている配線形状が斜め直線状の配線に置き換えられた構成であってもよい。図７は、実施形態の第３の変形例にかかる半導体装置１ｋの構成を示す平面図である。

【0040】

例えば、ラインＬＩ３２ｋは、配線トラックＴＲ３２から概ね＋Ｘ方向及び＋Ｙ方向に斜めの直線状に配線トラックＴＲ３１まで延びている。ラインＬＩ３３ｋは、配線トラックＴＲ３３から概ね＋Ｘ方向及び＋Ｙ方向に斜めの直線状に配線トラックＴＲ３１まで延びている。ラインＬＩ３４ｋは、配線トラックＴＲ３４から概ね＋Ｘ方向及び＋Ｙ方向に斜めの直線状に配線トラックＴＲ３１まで延びている。ラインＬＩ３５ｋは、配線トラックＴＲ３５から概ね＋Ｘ方向及び＋Ｙ方向に斜めの直線状に配線トラックＴＲ３１まで延びている。ラインＬＩ３６ｋは、配線トラックＴＲ３６から概ね＋Ｘ方向及び＋Ｙ方向に斜めの直線状に配線トラックＴＲ３１まで延びている。ラインＬＩ３７ｋは、配線トラックＴＲ３７から概ね＋Ｘ方向及び＋Ｙ方向に斜めの直線状に配線トラックＴＲ３１まで延びている。ラインＬＩ３８ｋは、配線トラックＴＲ３８から概ね＋Ｘ方向及び＋Ｙ方向に斜めの直線状に配線トラックＴＲ３１まで延びている。

【0041】

また、ラインＬＯ３１は、配線トラックＴＲ３１から概ね－Ｘ方向及び－Ｙ方向に斜めの直線状に配線トラックＴＲ３８まで延びている。ラインＬＯ３２は、配線トラックＴＲ３２から概ね－Ｘ方向及び－Ｙ方向に斜めの直線状に配線トラックＴＲ３８まで延びている。ラインＬＯ３３は、配線トラックＴＲ３３から概ね－Ｘ方向及び－Ｙ方向に斜めの直線状に配線トラックＴＲ３８まで延びている。ラインＬＯ３４は、配線トラックＴＲ３４から概ね－Ｘ方向及び－Ｙ方向に斜めの直線状に配線トラックＴＲ３８まで延びている。ラインＬＯ３５は、配線トラックＴＲ３５から概ね－Ｘ方向及び－Ｙ方向に斜めの直線状に配線トラックＴＲ３８まで延びている。ラインＬＯ３６は、配線トラックＴＲ３６から概ね－Ｘ方向及び－Ｙ方向に斜めの直線状に配線トラックＴＲ３８まで延びている。ラインＬＯ３７は、配線トラックＴＲ３７から概ね－Ｘ方向及び－Ｙ方向に斜めの直線状に配線トラックＴＲ３８まで延びている。

【0042】

この構成においても、配線層Ｍ３内で互いに並ぶ複数の配線トラックＴＲ３１，ＴＲ３２～ＴＲ３８に沿って複数のラインＬＩ３１，ＬＩ３２ｋ～ＬＩ３８ｋが延びつつ下層へのビアプラグＶＩ３１，ＶＩ３２～ＶＩ３８の位置が両外側のうちの一方の外側の配線トラックＴＲ３１に集められている。同様に、配線トラックＴＲ３１～ＴＲ３７，ＴＲ３８に沿って複数のラインＬＯ３１ｋ～ＬＯ３７ｋ，ＬＯ３８が延びつつ下層へのビアプラグＶＯ３１～ＶＯ３７，ＶＯ３８の位置が両外側のうちの一方の外側の配線トラックＴＲ３８に集められている。これによっても、その下の配線層Ｍ２の配線トラックの効率的な確保に適した半導体装置１ｋを構成することができる。

【0043】

あるいは、半導体装置１ｎにおける配線構造ＷＳＴは、図８に示すように、配線層Ｍ３における階段状になっている配線形状が縦直線状の配線に置き換えられた構成であってもよい。図８は、実施形態の第４の変形例にかかる半導体装置１ｎの構成を示す平面図である。

【0044】

例えば、ラインＬＩ３２ｎは、配線トラックＴＲ３２から概ね＋Ｙ方向に直線状に配線トラックＴＲ３１まで延びている。ラインＬＩ３３ｎは、配線トラックＴＲ３３から概ね＋Ｙ方向に直線状に配線トラックＴＲ３１まで延びている。ラインＬＩ３４ｎは、配線トラックＴＲ３４から概ね＋Ｙ方向に直線状に配線トラックＴＲ３１まで延びている。ラインＬＩ３５ｎは、配線トラックＴＲ３５から概ね＋Ｙ方向に直線状に配線トラックＴＲ３１まで延びている。ラインＬＩ３６ｎは、配線トラックＴＲ３６から概ね＋Ｙ方向に直線状に配線トラックＴＲ３１まで延びている。ラインＬＩ３７ｎは、配線トラックＴＲ３７から概ね＋Ｙ方向に直線状に配線トラックＴＲ３１まで延びている。ラインＬＩ３８ｎは、配線トラックＴＲ３８から概ね＋Ｙ方向に直線状に配線トラックＴＲ３１まで延びている。

【0045】

また、ラインＬＯ３１ｎは、配線トラックＴＲ３１から概ね－Ｙ方向に直線状に配線トラックＴＲ３８まで延びている。ラインＬＯ３２ｎは、配線トラックＴＲ３２から概ね－Ｙ方向に直線状に配線トラックＴＲ３８まで延びている。ラインＬＯ３３ｎは、配線トラックＴＲ３３から概ね－Ｙ方向に直線状に配線トラックＴＲ３８まで延びている。ラインＬＯ３４ｎは、配線トラックＴＲ３４から概ね－Ｙ方向に直線状に配線トラックＴＲ３８まで延びている。ラインＬＯ３５ｎは、配線トラックＴＲ３５から概ね－Ｙ方向に直線状に配線トラックＴＲ３８まで延びている。ラインＬＯ３６ｎは、図示しないが、配線トラックＴＲ３６から概ね－Ｙ方向に直線状に配線トラックＴＲ３８まで延びている。ラインＬＯ３７ｎは、図示しないが、配線トラックＴＲ３７から概ね－Ｙ方向に直線状に配線トラックＴＲ３８まで延びている。

【0046】

この構成においても、配線層Ｍ３内で互いに並ぶ複数の配線トラックＴＲ３１，ＴＲ３２～ＴＲ３８に沿って複数のラインＬＩ３１，ＬＩ３２ｎ～ＬＩ３８ｎが延びつつ下層へのビアプラグＶＩ３１，ＶＩ３２～ＶＩ３８の位置が両外側のうちの一方の外側の配線トラックＴＲ３１に集められている。同様に、配線トラックＴＲ３１～ＴＲ３７，ＴＲ３８に沿って複数のラインＬＯ３１ｎ～ＬＯ３７ｎ，ＬＯ３８が延びつつ下層へのビアプラグＶＯ３１～ＶＯ３７，ＶＯ３８の位置が両外側のうちの一方の外側の配線トラックＴＲ３８に集められている。これによっても、その下の配線層Ｍ２の配線トラックの効率的な確保に適した半導体装置１ｋを構成することができる。

【0047】

なお、配線層Ｍ３のレイアウト構成について、実施形態の構成と実施形態の第４の変形例の構成とを比較すると、図９に示すようになる。図９は、実施形態及び実施形態の第４の変形例におけるペアとなるビアプラグ間の平面距離を示す平面図であり、図９（ａ）は、実施形態の構成を示し、図９（ｂ）は、実施形態の第４の変形例の構成を示す。実施形態では、図９（ａ）に示すように、複数のラインにおける配線トラックを横断する部分が階段状のレイアウト構成である。実施形態の第４の変形例では、図９（ｂ）に示すように、複数のラインにおける配線トラックを横断する部分が縦直線状のレイアウト構成である。図９（ａ）に示す階段状のレイアウト構成におけるペアとなるビアプラグＶＩ３１，ＶＯ３１間のＸ方向距離Ｗ１は、図９（ｂ）に示す縦直線状のレイアウト構成におけるペアとなるビアプラグＶＩ３１，ＶＯ３１間のＸ方向距離Ｗ２に比べて小さい。ペアとなるビアプラグについて、配線層Ｍ３からスタックビアの構成で効率的に基板ＳＢ上のバッファーの入力ノード及び出力ノードへ接続することを考えた場合、ペアとなるビアプラグ間のＸ方向距離は、小さいほうが好ましい。この観点から、バッファーへの入出力ラインの効率的なレイアウト構成としては、階段状の構成の方が適していると考えられる。

【0048】

このような考えに基づいて、半導体装置１ｐにおける配線構造ＷＳＴは、図１０及び図１１に示すように、配線層Ｍ３の階段状のレイアウト構成がバッファーの平面寸法に合うようにカスタマイズされたものであってもよい。図１０は、実施形態の第５の変形例にかかる半導体装置１ｐの構成を示す平面図であり、図１１は、実施形態の第５の変形例にかかる半導体装置１ｐの構成を示す斜視図である。

【0049】

図１１では、多層の配線構造ＷＳＴとして、基板ＳＢの＋Ｚ側に、配線層Ｍ１～Ｍ３が順に積層された構造が示され、そのうち、図１０は、配線層Ｍ３のレイアウト構成を示している。

【0050】

例えば、バッファーＢＦ１への入力ラインＬＩ３１とバッファーＢＦ１からの出力ラインＬＯ３１とは、いずれも、その主要部が同じ配線トラック（－Ｙ側から８番目の配線トラック）に沿って延びつつ、出力ラインＬＯ３１がビアプラグＶＯ３１の位置の配線トラック（－Ｙ側から１番目の配線トラック）まで階段状に延びている。そして、入力ラインＬＩ３１に接続されたビアプラグＶＩ３１と出力ラインＬＯ３１に接続されたビアプラグＶＯ３１とは、Ｘ方向の距離がバッファーＢＦ１のＸ方向のサイズに収まっており、Ｙ方向の距離がバッファーＢＦ１のＹ方向のサイズに収まっている。

【0051】

バッファーＢＦ８への入力ラインＬＩ３８とバッファーＢＦ８からの出力ラインＬＯ３８とは、いずれも、その主要部が同じ配線トラック（－Ｙ側から１番目の配線トラック）に沿って延びつつ、入力ラインＬＩ３８がビアプラグＶＩ３８の位置の配線トラック（－Ｙ側から８番目の配線トラック）まで階段状に延びている。そして、入力ラインＬＩ３８に接続されたビアプラグＶＩ３８と出力ラインＬＯ３８に接続されたビアプラグＶＯ３８とは、Ｘ方向の距離がバッファーＢＦ８のＸ方向のサイズに収まっており、Ｙ方向の距離がバッファーＢＦ８のＹ方向のサイズに収まっている。

【0052】

バッファーＢＦ９への入力ラインＬＩ３９とバッファーＢＦ９からの出力ラインＬＯ３９とは、いずれも、その主要部が同じ配線トラック（＋Ｙ側から１番目の配線トラック）に沿って延びつつ、出力ラインＬＯ３９がビアプラグＶＯ３９の位置の配線トラック（＋Ｙ側から８番目の配線トラック）まで階段状に延びている。そして、入力ラインＬＩ３９に接続されたビアプラグＶＩ３９と出力ラインＬＯ３９に接続されたビアプラグＶＯ３９とは、Ｘ方向の距離がバッファーＢＦ９のＸ方向のサイズに収まっており、Ｙ方向の距離がバッファーＢＦ９のＹ方向のサイズに収まっている。

【0053】

バッファーＢＦ１６への入力ラインＬＩ３１６とバッファーＢＦ１６からの出力ラインＬＯ３１６とは、いずれも、その主要部が同じ配線トラック（＋Ｙ側から８番目の配線トラック）に沿って延びつつ、入力ラインＬＩ３１６がビアプラグＶＯ３１６の位置の配線トラック（＋Ｙ側から１番目の配線トラック）まで階段状に延びている。そして、入力ラインＬＩ３１６に接続されたビアプラグＶＩ３１６と出力ラインＬＯ３１６に接続されたビアプラグＶＯ３１６とは、Ｘ方向の距離がバッファーＢＦ１６のＸ方向のサイズに収まっており、Ｙ方向の距離がバッファーＢＦ１６のＹ方向のサイズに収まっている。

【0054】

図１１に示すＸＹＺ立体視において、ラインＬＩ３１が接続されたビアプラグＶＩ３１は、スタックビアで構成され、複数のビアプラグがＺ方向に積層されている。ビアプラグＶＩ３１は、配線層Ｍ２内のラインＬＩ２１、ビアプラグＶＩ２１、配線層Ｍ１内のラインＬＩ１１、ビアプラグＶＩ１１経由で基板ＳＢにおけるバッファーＢＦ１（図示せず）の電極に電気的に接続されている。ラインＬＯ３１が接続されたビアプラグＶＯ３１は、スタックビアで構成され、複数のビアプラグがＺ方向に積層されている。ビアプラグＶＯ３１は、配線層Ｍ２内のラインＬＯ２１、ビアプラグＶＯ２１、配線層Ｍ１内のラインＬＯ１１、ビアプラグＶＯ１１経由で基板ＳＢにおけるバッファーＢＦ１の電極に電気的に接続されている。ラインＬＩ３９が接続されたビアプラグＶＩ３９は、スタックビアで構成され、複数のビアプラグがＺ方向に積層されている。ビアプラグＶＩ３９は、配線層Ｍ２内のラインＬＩ２９、ビアプラグＶＩ２９、配線層Ｍ１内のラインＬＩ１９、ビアプラグＶＩ１９経由で基板ＳＢにおけるバッファーＢＦ９の電極に電気的に接続されている。ラインＬＯ３９が接続されたビアプラグＶＯ３９は、スタックビアで構成され、複数のビアプラグがＺ方向に積層されている。ビアプラグＶＯ３９は、配線層Ｍ２内のラインＬＯ２９、ビアプラグＶＯ２９、配線層Ｍ１内のラインＬＯ１９、ビアプラグＶＯ１９経由で基板ＳＢにおけるバッファーＢＦ９の電極に電気的に接続されている。

【0055】

このとき、配線層Ｍ１は、優先配線方向がＹ方向であることに応じて、バッファーＢＦ１，ＢＦ９の＋Ｚ側を通る配線トラックＴＲ１１～ＴＲ１７を有する。配線層Ｍ１は、配線トラックＴＲ１１～ＴＲ１７のうち、ビアプラグＶＩ３１、ビアプラグＶＩ３９のスタックビア及びビアプラグＶＯ３１、ビアプラグＶＯ３９のスタックビアに応じて占有される配線トラックの数を２つ（配線トラックＴＲ１１，ＴＲ１７）に抑えることができる。これにより、図１１に実線の矢印で示すように、任意にレイアウト可能な配線トラックとして５つの配線トラックＴＲ１２～ＴＲ１６を確保できている。

【0056】

同様に、ラインＬＩ３８が接続されたビアプラグＶＩ３８は、スタックビアで構成され、複数のビアプラグがＺ方向に積層されている。ビアプラグＶＩ３８は、配線層Ｍ２内のラインＬＩ２８、ビアプラグＶＩ２８、配線層Ｍ１内のラインＬＩ１８、ビアプラグＶＩ１８経由で基板ＳＢにおけるバッファーＢＦ８（図示せず）の電極に電気的に接続されている。ラインＬＯ３８が接続されたビアプラグＶＯ３８は、スタックビアで構成され、複数のビアプラグがＺ方向に積層されている。ビアプラグＶＯ３８は、配線層Ｍ２内のラインＬＯ２８、ビアプラグＶＯ２８、配線層Ｍ１内のラインＬＯ１８、ビアプラグＶＯ１８経由で基板ＳＢにおけるバッファーＢＦ８の電極に電気的に接続されている。ラインＬＩ３１６が接続されたビアプラグＶＩ３１６は、スタックビアで構成され、複数のビアプラグがＺ方向に積層されている。ビアプラグＶＩ３１６は、配線層Ｍ２内のラインＬＩ２１６、ビアプラグＶＩ２１６、配線層Ｍ１内のラインＬＩ１１６、ビアプラグＶＩ１１６経由で基板ＳＢにおけるバッファーＢＦ１６の電極に電気的に接続されている。ラインＬＯ３１６が接続されたビアプラグＶＯ３１６は、スタックビアで構成され、複数のビアプラグがＺ方向に積層されている。ビアプラグＶＯ３１６は、配線層Ｍ２内のラインＬＯ２１６、ビアプラグＶＯ２１６、配線層Ｍ１内のラインＬＯ１１６、ビアプラグＶＯ１１６経由で基板ＳＢにおけるバッファーＢＦ１６の電極に電気的に接続されている。

【0057】

このとき、配線層Ｍ１は、優先配線方向がＹ方向であることに応じて、バッファーＢＦ８，ＢＦ１６の＋Ｚ側を通る配線トラックＴＲ１８～ＴＲ１１４を有する。配線層Ｍ１は、配線トラックＴＲ１８～ＴＲ１１４のうち、ビアプラグＶＩ３８、ビアプラグＶＩ３１６のスタックビア及びビアプラグＶＯ３８、ビアプラグＶＯ３１６のスタックビアに応じて占有される配線トラックの数を２つ（配線トラックＴＲ１８，ＴＲ１１４）に抑えることができる。これにより、図１１に実線の矢印で示すように、任意にレイアウト可能な配線トラックとして５つの配線トラックＴＲ１９～ＴＲ１１３を確保できている。

【0058】

これをレイアウト設計の作業手順で示すと、図１２のようになる。図１２は、配線層Ｍ１内にラインをレイアウトする際の作業効率を示す平面図である。

【0059】

図１２（ａ）の工程では、配線層Ｍ１において、ビアプラグＶＩ２１，ＶＩ２９とビアプラグＶＩ１１，ＶＩ１９と（図１１参照）をつなぐためのラインＬＩ１１，ＬＩ１９を配線トラックＴＲ１１にレイアウトする。ラインＬＩ１１，ＬＩ１９の位置は、配線層Ｍ３のラインＬＩ３１，ＬＩ３９の端部のＸＹ位置（図１０参照）に対応している。配線層Ｍ１において、ビアプラグＶＯ２１，ＶＯ２９とビアプラグＶＯ１１，ＶＯ１９と（図１１参照）をつなぐためのラインＬＯ１１，ＬＯ１９を配線トラックＴＲ１７にレイアウトする。ラインＬＯ１１，ＬＯ１９の位置は、配線層Ｍ３のラインＬＯ３１，ＬＯ３９の端部のＸＹ位置（図１０参照）に対応している。

【0060】

図１２（ｂ）の工程では、配線層Ｍ１において、例えば５ビット幅のバス配線をレイアウトしたい場合に、５本のラインＬＢ１１～ＬＢ１５を５本の配線トラックＴＲ１２～ＴＲ１６に、それぞれ、直線状に延びるようにレイアウトできる。すなわち、各ラインＬＢ１１～ＬＢ１５を、ビアプラグ間を縫うようにレイアウトする場合に比べて、別トラック確保のロスがなく、少ない工数でレイアウト可能であり、作業効率を向上できる。また、各ラインＬＢ１１～ＬＢ１５を、その配線長を短くする方向で揃えられるため、トータルの信号遅延を抑制できる。

【0061】

また、図１１に示す配線構造ＷＳＴを断面図で示すと、図１３のようになる。図１３は、実施形態の第５の変形例にかかる半導体装置の構成を示す断面図である。図１３は、バッファーＢＦ１，ＢＦ２の出力側のスタックビアの構成の構成を例示している。図１３では、図示の簡略化のため、ラインＬＢ１１～ＬＢ１５の図示を省略している。

【0062】

バッファーＢＦ１は、基板ＳＢ内及び基板ＳＢの上にトランジスタ等の素子として形成され、電極領域ＥＯ１１を含む。基板ＳＢは、半導体（例えば、シリコン）を主成分とする材料で形成され得る。基板ＳＢは、第１導電型（例えば、Ｐ型）の不純物を第１の濃度で含んでいてもよい。電極領域ＥＯ１１は、基板ＳＢにおけるバッファーＢＦ１が形成された領域内に、第２導電型（例えば、Ｎ型）の不純物を第１の濃度より高い第２の濃度で含む半導体領域として形成され得る。電極領域ＥＯ１１は、その表面が露出され、基板ＳＢの表面の一部を形成している。ビアプラグＶＯ１１は、基板ＳＢから配線層Ｍ１までＺ方向に延びた円柱状又は円筒状の部材であり、－Ｚ側の端部が電極ＥＯ１１に電気的に接続され、＋Ｚ側の端部がラインＬＯ１１に電気的に接続されている。ビアプラグＶＯ１１は、タングステン等の金属を主成分とする材料で形成され得る。ラインＬＯ１１は、配線層Ｍ１に含まれ、Ｙ方向に延びており、－Ｚ側の面がビアプラグＶＯ１１に接触し＋Ｚ側の面がビアプラグＶＯ２１に接触している。ラインＬＯ１１は、アルミニウム又は銅などの金属を主成分とする材料で形成され得る。ビアプラグＶＯ２１は、基板ＳＢから配線層Ｍ２までＺ方向に延びた円柱状又は円筒状の部材であり、－Ｚ側の端部がラインＬＯ１１に電気的に接続され、＋Ｚ側の端部がラインＬＯ２１に電気的に接続されている。ビアプラグＶＯ２１は、タングステン等の金属を主成分とする材料で形成され得る。ラインＬＯ２１は、配線層Ｍ２に含まれ、Ｘ方向に延びており、－Ｚ側の面がビアプラグＶＯ２１に接触し＋Ｚ側の面がビアプラグＶＯ３１に接触している。ラインＬＯ２１は、アルミニウム又は銅などの金属を主成分とする材料で形成され得る。ビアプラグＶＯ３１は、基板ＳＢから配線層Ｍ３までＺ方向に延びた円柱状又は円筒状の部材であり、－Ｚ側の端部がラインＬＯ１１に電気的に接続され、＋Ｚ側の端部がラインＬＯ３１に電気的に接続されている。ビアプラグＶＯ３１は、タングステン等の金属を主成分とする材料で形成され得る。ラインＬＯ３１は、配線層Ｍ３に含まれ、Ｘ方向に延びており、－Ｚ側の面がビアプラグＶＯ３１に接触している。ラインＬＯ３１は、アルミニウム又は銅などの金属を主成分とする材料で形成され得る。すなわち、電極ＥＯ１１の＋Ｚ側には、ビアプラグＶＯ１１、ラインＬＯ１１、ビアプラグＶＯ２１、ラインＬＯ２１、ビアプラグＶＯ３１、ラインＬＯ３１が順に積層されたスタックビアが構成されている。スタックビアの周りは、層間絶縁膜ＩＤで満たされている。

【0063】

バッファーＢＦ２は、基板ＳＢ内及び基板ＳＢの上にトランジスタ等の素子として形成され、電極領域ＥＯ１２を含む。基板ＳＢは、半導体（例えば、シリコン）を主成分とする材料で形成され得る。基板ＳＢは、第１導電型（例えば、Ｐ型）の不純物を第１の濃度で含んでいてもよい。電極領域ＥＯ１２は、基板ＳＢにおけるバッファーＢＦ２が形成された領域内に、第２導電型（例えば、Ｎ型）の不純物を第１の濃度より高い第２の濃度で含む半導体領域として形成され得る。電極領域ＥＯ１２は、その表面が露出され、基板ＳＢの表面の一部を形成している。ビアプラグＶＯ１２は、基板ＳＢから配線層Ｍ１までＺ方向に延びた円柱状又は円筒状の部材であり、－Ｚ側の端部が電極ＥＯ１２に電気的に接続され、＋Ｚ側の端部がラインＬＯ１２に電気的に接続されている。ビアプラグＶＯ１２は、タングステン等の金属を主成分とする材料で形成され得る。ラインＬＯ１２は、配線層Ｍ１に含まれ、Ｙ方向に延びており、－Ｚ側の面がビアプラグＶＯ１２に接触し＋Ｚ側の面がビアプラグＶＯ２２に接触している。ラインＬＯ１２は、アルミニウム又は銅などの金属を主成分とする材料で形成され得る。ビアプラグＶＯ２２は、基板ＳＢから配線層Ｍ２までＺ方向に延びた円柱状又は円筒状の部材であり、－Ｚ側の端部がラインＬＯ１２に電気的に接続され、＋Ｚ側の端部がラインＬＯ２２に電気的に接続されている。ビアプラグＶＯ２２は、タングステン等の金属を主成分とする材料で形成され得る。ラインＬＯ２２は、配線層Ｍ２に含まれ、Ｘ方向に延びており、－Ｚ側の面がビアプラグＶＯ２２に接触し＋Ｚ側の面がビアプラグＶＯ３２に接触している。ラインＬＯ２２は、アルミニウム又は銅などの金属を主成分とする材料で形成され得る。ビアプラグＶＯ３２は、基板ＳＢから配線層Ｍ３までＺ方向に延びた円柱状又は円筒状の部材であり、－Ｚ側の端部がラインＬＯ１２に電気的に接続され、＋Ｚ側の端部がラインＬＯ３２に電気的に接続されている。ビアプラグＶＯ３２は、タングステン等の金属を主成分とする材料で形成され得る。ラインＬＯ３２は、配線層Ｍ３に含まれ、Ｘ方向に延びており、－Ｚ側の面がビアプラグＶＯ３２に接触している。ラインＬＯ３２は、アルミニウム又は銅などの金属を主成分とする材料で形成され得る。すなわち、電極ＥＯ１２の＋Ｚ側には、ビアプラグＶＯ１２、ラインＬＯ１２、ビアプラグＶＯ２２、ラインＬＯ２２、ビアプラグＶＯ３２、ラインＬＯ３２が順に積層されたスタックビアが構成されている。スタックビアの周りは、層間絶縁膜ＩＤで満たされている。

【0064】

また、実施形態及び第１の変形例～第５の変形例の配線構造ＷＳＴは、例えば、図１４に示すような半導体装置に適用されてもよい。図１４は、実施形態の第６の変形例にかかる半導体装置１の構成を示す図である。

【0065】

図１４（ａ）に示す半導体装置１は、コア部２及び周辺回路部３を含む。コア部２は、例えば１６個のプレーンＰＬＮ（ＰＬＮ０～ＰＬＮ１５）を含む。各プレーンＰＬＮは、複数のメモリセルトランジスタを含む。周辺回路部３は、第１ラッチ回路１１ａ、第２ラッチ回路１１ｂ、シリアル／パラレル変換回路１２、チップ制御回路１３、入出力回路１５、及びロジック制御回路１８を含む。

【0066】

第１ラッチ回路１１ａは、データパスＤＰ１を介してプレーンＰＬＮ０、ＰＬＮ１，ＰＬＮ４，ＰＬＮ５，ＰＬＮ８、ＰＬＮ９，ＰＬＮ１２，ＰＬＮ１３に接続され、メインデータバスＭＤＢを介してシリアル／パラレル変換回路１２及び第２ラッチ回路１１ｂに接続されている。

【0067】

第２ラッチ回路１１ｂは、データパスＤＰ２を介してプレーンＰＬＮ２、ＰＬＮ３，ＰＬＮ６，ＰＬＮ７，ＰＬＮ１０、ＰＬＮ１１，ＰＬＮ１４，ＰＬＮ１５に接続され、メインデータバスＭＤＢを介してシリアル／パラレル変換回路１２及び第１ラッチ回路１１ａに接続されている。

【0068】

例えば、メモリセルトランジスタからデータパスＤＰ１，ＤＰ２を介してリードされた信号は、第１ラッチ回路１１ａ、第２ラッチ回路１１ｂでラッチされ、ラッチされた信号がメインデータバスＭＤＢ、シリアル／パラレル変換回路１２、入出力回路１５経由で外部のコントローラ（図示せず）へ出力される。

【0069】

ライトすべき信号は、外部のコントローラ（図示せず）から入出力回路１５、シリアル／パラレル変換回路１２、メインデータバスＭＤＢを通って第１ラッチ回路１１ａ、第２ラッチ回路１１ｂでラッチされ、ラッチされた信号がデータパスＤＰ１，ＤＰ２を介してメモリセルトランジスタへライトされる。

【0070】

第１ラッチ回路１１ａ及び第２ラッチ回路１１ｂを接続するメインデータバスＭＤＢとシリアル／パラレル変換回路１２との接続部分を詳細に示すと、図１４（ｂ）のようになる。

【0071】

例えば、実施形態及び第１の変形例～第５の変形例の配線構造ＷＳＴは、図１４（ｂ）に点線で囲った箇所に適用可能である。図１４（ｂ）に点線で囲った箇所には、配線層Ｍ３に相当するラインが示されているが、その下の配線層Ｍ２，Ｍ１に相当するラインは図示が省略されている。図１４（ｂ）に点線で囲った箇所のレイアウト構成に、実施形態及び第１の変形例～第５の変形例の配線構造ＷＳＴのレイアウト構成を適用することで、図１４（ｂ）に点線で囲った箇所のレイアウト面積を容易に低減できる。

【0072】

また、実施形態及び第１の変形例～第５の変形例の配線構造ＷＳＴは、図１４（ｂ）に一点鎖線で囲った箇所に適用可能である。図１４（ｂ）に一点鎖線で囲った箇所には、配線層Ｍ３に相当するラインが示されているが、その下の配線層Ｍ２，Ｍ１に相当するラインは図示が省略されている。また、図１４（ｂ）に一点鎖線で囲った箇所には、バッファーＢＦに相当する双方向バッファー回路ＤＢＦが示されている。図１４（ｂ）に一点鎖線で囲った箇所に、実施形態及び第１の変形例～第５の変形例の配線構造ＷＳＴのレイアウト構成を適用することで、図１４（ｂ）に一点鎖線で囲った箇所のレイアウト面積を容易に低減できる。

【0073】

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【符号の説明】

【0074】

ＬＩ１１，ＬＩ１９，ＬＯ１１，ＬＯ１９，ＬＩ２１～ＬＩ２８，ＬＯ２１～ＬＯ２８，ＬＩ３１～ＬＩ３１６，ＬＯ３１～ＬＯ３１６ ライン、Ｍ１，Ｍ２，Ｍ３ 配線層、ＴＲ１１～ＴＲ１１４，ＴＲ２１～ＴＲ２８，ＴＲ３１～ＴＲ３１６ 配線トラック、ＶＩ１１，ＶＩ１９，ＶＯ１１，ＶＯ１９，ＶＩ２１～ＶＩ２８，ＶＯ２１～ＶＯ２８，ＶＩ３１～ＶＩ３１６，ＶＯ３１～ＶＯ３１６ ビアプラグ。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】