特許 7451759 液晶オンシリコンローディング装置、液晶オンシリコン構成要素、および液晶オンシリコン変調方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-03-08

(45)【発行日】2024-03-18

(54)【発明の名称】液晶オンシリコンローディング装置、液晶オンシリコン構成要素、および液晶オンシリコン変調方法

(51)【国際特許分類】

   G02F 1/13 20060101AFI20240311BHJP

   G02F 1/133 20060101ALI20240311BHJP

   H04N 25/47 20230101ALI20240311BHJP

   G02F 1/01 20060101ALI20240311BHJP

【ＦＩ】

G02F1/13 505

G02F1/133 505

H04N25/47

G02F1/01 D

【請求項の数】 15

(21)【出願番号】P 2022561601

(86)(22)【出願日】2021-03-26

(65)【公表番号】

(43)【公表日】2023-05-25

(86)【国際出願番号】 CN2021083209

(87)【国際公開番号】W WO2021203988

(87)【国際公開日】2021-10-14

【審査請求日】2022-11-14

(31)【優先権主張番号】202010270002.8

(32)【優先日】2020-04-08

(33)【優先権主張国・地域又は機関】CN

(73)【特許権者】

【識別番号】503433420

【氏名又は名称】華為技術有限公司

【氏名又は名称原語表記】ＨＵＡＷＥＩ ＴＥＣＨＮＯＬＯＧＩＥＳ ＣＯ．，ＬＴＤ．

【住所又は居所原語表記】Ｈｕａｗｅｉ Ａｄｍｉｎｉｓｔｒａｔｉｏｎ Ｂｕｉｌｄｉｎｇ， Ｂａｎｔｉａｎ， Ｌｏｎｇｇａｎｇ Ｄｉｓｔｒｉｃｔ， Ｓｈｅｎｚｈｅｎ， Ｇｕａｎｇｄｏｎｇ ５１８１２９， Ｐ．Ｒ． Ｃｈｉｎａ

(74)【代理人】

【識別番号】100110364

【弁理士】

【氏名又は名称】実広 信哉

(74)【代理人】

【識別番号】100133569

【弁理士】

【氏名又は名称】野村 進

(72)【発明者】

【氏名】李 ▲トン▼

(72)【発明者】

【氏名】宗 良佳

(72)【発明者】

【氏名】▲楊▼ 宏

【審査官】近藤 幸浩

(56)【参考文献】

【文献】中国特許出願公開第１０４４８５０７６（ＣＮ，Ａ）

【文献】特開２００９－０２５５０５（ＪＰ，Ａ）

【文献】特開平０９－２１２１４０（ＪＰ，Ａ）

【文献】特表２０１６－５１５２１８（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０２Ｆ１／１３

Ｇ０２Ｆ１／１３３

(57)【特許請求の範囲】

【請求項1】

アドレス情報およびデータ情報を取得するように構成された制御論理ユニットであって、前記アドレス情報は、更新対象電圧を有する複数の画素を含む画素領域のアドレスを示し、前記画素領域は全画素の一部を含み、前記データ情報は、更新対象電圧を有する前記画素の電圧データを含む、制御論理ユニットと、
前記制御論理ユニットから前記アドレス情報および前記データ情報を取得し、前記アドレス情報によって示される前記アドレスに基づいて前記データ情報内の対応する電圧データをロードするように構成された一次メモリと
を備える、液晶オンシリコン（LCOS）ローディング装置。

【請求項2】

前記アドレス情報が、データバスを使用して第1のクロックサイクルで前記制御論理ユニットに入力され、
前記データ情報は、前記データバスを使用して第2のクロックサイクルで前記制御論理ユニットに入力される、
請求項1に記載のLCOSローディング装置。

【請求項3】

前記制御論理ユニットが、動作制御信号を取得するようにさらに構成され、前記動作制御信号は、前記アドレス情報または前記データ情報が現在のクロックサイクルで前記制御論理ユニットによって取得されるかどうかを示す、請求項1または2に記載のLCOSローディング装置。

【請求項4】

更新対象電圧を有する前記複数の画素が前記アドレス情報を共有し、更新対象電圧を有する前記複数の画素は、前記画素領域の各行の複数の隣接する列に位置し、
前記アドレス情報は共有行アドレスおよび共有列アドレスを含み、前記共有行アドレスは前記画素領域の各行の行シーケンス番号を示し、前記共有列アドレスは更新対象電圧を有する前記複数の画素によって共有される列シーケンス番号を示す、
請求項1から3のいずれか一項に記載のLCOSローディング装置。

【請求項5】

前記データ情報のビットが、前記アドレス情報を共有する更新対象電圧を有する前記複数の画素と1対1に対応する、請求項4に記載のLCOSローディング装置。

【請求項6】

前記制御論理ユニットが、書き込み制御信号を前記一次メモリに送信するようにさらに構成され、前記書き込み制御信号は、前記アドレス情報によって示される前記アドレスに基づいて前記データ情報内の前記対応する電圧データを書き込むように前記一次メモリを示す、請求項1から5のいずれか一項に記載のLCOSローディング装置。

【請求項7】

請求項1から6のいずれか一項に記載のLCOSローディング装置と、
前記一次メモリからロードされた電圧データを取得し、更新対象電圧を有する画素を変調するように構成された変調器と
を備える、液晶オンシリコン（LCOS）変調装置。

【請求項8】

請求項7に記載のLCOS変調装置と、前記LCOS変調装置によって変調された画素アレイと、液晶層と、前記画素アレイと前記液晶層との間に位置する電極層と、前記液晶層の上に位置するガラスカバーとを備えるシリコンベースのバックプレーンであって、前記LCOS変調装置は、前記電極層を用いて前記液晶層に変調画素の電圧を印加し、前記ガラスカバーは、前記液晶層を保護し、光信号を通過させることができるように構成されている、シリコンベースのバックプレーン
を備える、液晶オンシリコン（LCOS）構成要素。

【請求項9】

前記LCOS構成要素が、アドレス情報およびデータ情報を決定し、制御論理ユニットに送信するように構成された外部機能モジュールをさらに備える、請求項8に記載のLCOS構成要素。

【請求項10】

請求項8または9に記載の液晶オンシリコン（LCOS）構成要素と、S個の入力ポートと、T個の出力ポートとを備える波長選択スイッチ（WSS）であって、光信号が、前記S個の入力ポートのうちの少なくとも1つから入力され、前記LCOS構成要素によって選択された後に前記T個の出力ポートのうちの少なくとも1つから出力され、SおよびTが正の整数であり、SおよびTの少なくとも一方が1より大きい、波長選択スイッチ（WSS）。

【請求項11】

アドレス情報およびデータ情報を取得するステップであって、前記アドレス情報は、更新対象電圧を有する複数の画素を含む画素領域のアドレスを示し、前記画素領域は全画素の一部を含み、前記データ情報は、更新対象電圧を有する前記画素の電圧データを含む、ステップと、
前記アドレス情報によって示される前記アドレスに基づいて前記データ情報内の対応する電圧データをロードするステップと、
前記ロードされた電圧データに基づいて更新対象電圧を有する前記画素を変調するステップと
を含む、液晶オンシリコン（LCOS）変調方法。

【請求項12】

アドレス情報およびデータ情報を取得する前記ステップが、
データバスを使用して第1のクロックサイクルで前記アドレス情報を取得するステップと、
前記データバスを使用して第2のクロックサイクルで前記データ情報を取得するステップと
を含む、請求項11に記載のLCOS変調方法。

【請求項13】

前記LCOS変調方法が、
動作制御信号を取得するステップであって、前記動作制御信号は、前記アドレス情報または前記データ情報が現在のクロックサイクルで取得されるかどうかを示す、ステップ
をさらに含む、請求項11または12に記載のLCOS変調方法。

【請求項14】

更新対象電圧を有する前記複数の画素が前記アドレス情報を共有し、更新対象電圧を有する前記複数の画素は、前記画素領域の各行の複数の隣接する列に位置し、
前記アドレス情報は共有行アドレスおよび共有列アドレスを含み、前記共有行アドレスは前記画素領域の各行の行シーケンス番号を示し、前記共有列アドレスは更新対象電圧を有する前記複数の画素によって共有される列シーケンス番号を示す、
請求項11から13のいずれか一項に記載のLCOS変調方法。

【請求項15】

前記データ情報のビットが、前記アドレス情報を共有する更新対象電圧を有する前記複数の画素と1対1に対応する、請求項14に記載のLCOS変調方法。

【発明の詳細な説明】

【技術分野】

【0001】

本出願は、参照によりその全体が本明細書に組み入れられる、2020年4月8日付で中国国家知識産権局に出願された、「LIQUID CRYSTAL ON SILICON LOADING APPARATUS，LIQUID CRYSTAL ON SILICON COMPONENT，and LIQUID CRYSTAL ON SILICON MODULATION METHOD」という名称の中国特許出願第202010270002．8号の優先権を主張するものである。

【0002】

本出願は、光スイッチの分野に関し、より具体的には、液晶オンシリコンローディング装置、液晶オンシリコン構成要素、および液晶オンシリコン変調方法に関する。

【背景技術】

【0003】

液晶オンシリコン（liquid crystal on silicon、LCOS）技術およびその構成要素は、波長選択スイッチ（wavelength selective switch、WSS）製品に使用され、LCOS構成要素上の各画素の液晶材料の状態が特定の周波数の画素電圧（voltage）で点滅（flicker）する。

【0004】

現在、デジタルLCOSの駆動機構は、パルス幅変調（pulse width modulation、PWM）方形波を使用して、変化した二乗平均平方根（root－mean－square、RMS）値の等価電圧を生成し、LCOS構成要素上の画素を駆動して異なるグレースケール値の位相変化を取得することである。LCOS構成要素は、具体的には、ビットプレーン（bitplane）方式で電圧データをロードおよび変調する。既存の解決策では、電圧データがビットプレーン方式で一次メモリにロードされるとき、複数のクロックサイクルが全体バージョンの電圧データ（voltage data of all pixels）をロードするために占有され、ローディング持続時間は固定であり、比較的長い。二次メモリで変調されると、電圧データも全体バージョンで変調され、変調時間が長くなる。その結果、画素の電圧が比較的遅く更新され、PWM波形の周期が比較的長くなる。その結果、これらの画素を通過する光信号の位相フリッカが大きくなり、光通信システムの性能に影響を与える。

【発明の概要】

【課題を解決するための手段】

【0005】

本出願は、画素上の光信号の位相フリッカを低減し、それによって光通信システムの性能を改善するために、液晶オンシリコンローディング装置、液晶オンシリコン構成要素、および液晶オンシリコン変調方法を提供する。

【0006】

第1の態様によれば、LCOSローディング装置が提供され、LCOSローディング装置は、アドレス情報およびデータ情報を取得するように構成された制御論理ユニットであって、アドレス情報は、更新対象電圧を有する画素のアドレスを示し、データ情報は、更新対象電圧を有する画素の電圧データを含む、制御論理ユニットと、制御論理ユニットからアドレス情報およびデータ情報を取得し、アドレス情報によって示されるアドレスに基づいてデータ情報内の対応する電圧データをロードするように構成された一次メモリとを含む。

【0007】

LCOSローディング装置は、LCOSローディングモジュールと呼ばれることもあり、LCOSチップと呼ばれることもある。

【0008】

データは、内部データバスを使用して一次メモリと制御論理ユニットとの間で送信され得ることを理解されたい。制御論理ユニットは、メモリおよび通信インターフェース（例えば、LCOSインターフェース）に基づいて実装されてもよい。

【0009】

画素の電圧データを取得することに加えて、第1の態様のLCOSローディング装置は、更新対象電圧を有する画素のアドレスをさらに取得し、全画素の電圧データをロードする代わりに、更新対象電圧を有する画素のアドレスに基づいて対応する電圧データをロードし、その結果、データローディング持続時間を短縮することができ、電圧更新および変調持続時間をさらに短縮することができ、画素上の光信号の位相フリッカを低減し、それによって光通信システムの性能を改善する。

【0010】

第1の態様の可能な実装形態では、アドレス情報は、データバスを使用して第1のクロックサイクルで制御論理ユニットに入力され、データ情報は、データバスを使用して第2のクロックサイクルで制御論理ユニットに入力される。この可能な実装形態では、既存のLCOSインターフェースの構造を修正したりLCOSインターフェースの数を増やしたりすることなく、アドレス情報とデータ情報の両方が受信されるので、この可能な実装形態はコストを削減することができ、以前のLCOS変調モジュールと互換性がある。

【0011】

第1の態様の可能な実装形態では、制御論理ユニットは、動作制御信号を取得するようにさらに構成されてもよく、動作制御信号は、アドレス情報またはデータ情報が現在のクロックサイクルで制御論理ユニットによって取得されるかどうかを示す。この可能な実装形態では、指示機能を有する動作制御信号は、情報伝送および解析プロセスのエラーを防止するために、現在のクロックサイクルでLCOSインターフェースによって正確に受信される特定の情報を特に示す。

【0012】

第1の態様の可能な実装形態では、更新対象電圧を有する複数の画素がアドレス情報を共有し、更新対象電圧を有する複数の画素は、第1行の複数の隣接する列に位置する。アドレス情報は共有行アドレスおよび共有列アドレスを含み、共有行アドレスは第1行の行シーケンス番号を示し、共有列アドレスは更新対象電圧を有する複数の画素によって共有される列シーケンス番号を示す。この可能な実装形態では、アドレス情報を共有する更新対象電圧を有する複数の画素が1クロックサイクルでロードされ得、その結果、アドレス指定およびデータローディングがこのアドレス情報コンパイル方式で効率的に実行されることができる。

【0013】

第1の態様の可能な実装形態では、データ情報のビットは、アドレス情報を共有する更新対象電圧を有する複数の画素と1対1に対応する。この可能な実装形態では、アドレス情報は、データ情報のビットが更新対象電圧を有する複数の画素と1対1に対応するようにコンパイルされ、その結果、アドレスおよびデータが効率的に送信され、それによってアドレス指定およびデータローディングを効率的に実行するのに役立つ。

【0014】

第1の態様の可能な実装形態では、制御論理ユニットは、書き込み制御信号を一次メモリに送信するようにさらに構成されてもよく、書き込み制御信号は、アドレス情報によって示されるアドレスに基づいてデータ情報内の対応する電圧データを書き込むように一次メモリを示す。この可能な実装形態では、制御論理ユニットは、アドレス情報および対応するデータ情報が準備され、データがロードされ得ることを一次メモリに示すために書き込み制御信号を送信して、データローディングでエラーが発生する確率を低減する。

【0015】

第2の態様によれば、LCOS変調装置が提供される。LCOS変調装置は、第1の態様および任意の可能な実装形態におけるLCOSローディング装置と、一次メモリからロードされた電圧データを取得し、更新対象電圧を有する画素を変調するように構成された変調器とを含んでもよい。

【0016】

LCOS変調装置は、LCOS変調モジュールまたはLCOSチップと呼ばれることもある。

【0017】

第3の態様によれば、第2の態様のLCOS変調装置を含むシリコンベースのバックプレーンと、LCOS変調装置によって変調された画素アレイと、液晶層と、画素アレイと液晶層との間に位置する電極層と、液晶層の上に位置するガラスカバーとを含むLCOS構成要素が提供される。LCOS変調装置は、電極層を用いて変調画素の電圧を液晶層に印加する。ガラスカバーは、液晶層を保護し、光信号を通過させることができるように構成される。

【0018】

第3の態様の可能な実装形態では、LCOS構成要素は、アドレス情報およびデータ情報を決定し、制御論理ユニットに送信するように構成された外部機能モジュールをさらに含んでもよい。

【0019】

第4の態様によれば、シリコンベースのバックプレーンを含むLCOSチップが提供され、シリコンベースのバックプレーンは、第2の態様のLCOS変調装置と、画素アレイと、電極層とを含む。

【0020】

第5の態様によれば、波長選択スイッチWSSが提供される。WSSは、第3の態様または第3の態様の可能な実装形態におけるLCOS構成要素と、S個の入力ポートと、T個の出力ポートとを含む。光信号は、S個の入力ポートのうちの少なくとも1つから入力され、LCOS構成要素によって選択された後にT個の出力ポートのうちの少なくとも1つから出力される。SおよびTは正の整数であり、SおよびTの少なくとも一方は1より大きい。

【0021】

第6の態様によれば、光通信システムが提供され、光通信システムは、第4の態様のWSSを含む。光通信システムは、光送信器、光ファイバ、中継器、および光受信器などのデバイスをさらに含んでもよい。WSSは、光通信システム内の任意の適切な位置にあってもよく、光信号を切り替え、アップロードし、またはダウンロードするように構成される。

【0022】

第7の態様によれば、LCOS変調方法が提供され、LCOS変調方法は、アドレス情報およびデータ情報を取得するステップであって、アドレス情報は、更新対象電圧を有する画素のアドレスを示し、データ情報は、更新対象電圧を有する画素の電圧データを含む、ステップと、アドレス情報によって示されるアドレスに基づいてデータ情報内の対応する電圧データをロードするステップと、ロードされた電圧データに基づいて更新対象電圧を有する画素を変調するステップとを含む。

【0023】

第7の態様の可能な実装形態では、アドレス情報およびデータ情報を取得するステップは、データバスを使用して第1のクロックサイクルでアドレス情報を取得するステップと、データバスを使用して第2のクロックサイクルでデータ情報を取得するステップとを含んでもよい。

【0024】

第7の態様の可能な実装形態では、方法は、動作制御信号を取得するステップであって、動作制御信号は、アドレス情報またはデータ情報が現在のクロックサイクルで取得されるかどうかを示す、ステップをさらに含む。

【0025】

第7の態様の可能な実装形態では、更新対象電圧を有する複数の画素がアドレス情報を共有し、更新対象電圧を有する複数の画素は、第1行の複数の隣接する列に位置する。アドレス情報は共有行アドレスおよび共有列アドレスを含み、共有行アドレスは第1行の行シーケンス番号を示し、共有列アドレスは更新対象電圧を有する複数の画素によって共有される列シーケンス番号を示す。

【0026】

第7の態様の可能な実装形態では、データ情報のビットは、アドレス情報を共有する更新対象電圧を有する複数の画素と1対1に対応する。

【図面の簡単な説明】

【0027】

【図1】LCOS変調モジュールの構造の概略図である。

【図2】電圧データローディング、メンテナンス、およびスイッチングのシーケンスの概略図である。

【図3】実使用画素領域と未使用画素領域の概略図である。

【図4】本出願の一実施形態によるLCOSローディング装置の概略ブロック図である。

【図5】本出願の一実施形態によるLCOS変調装置の概略ブロック図である。

【図6】本出願の一実施形態によるLCOS変調方法の概略フローチャートである。

【図7】本出願の一実施形態によるLCOS構成要素の構造の概略図である。

【図8】本出願の一実施形態によるWSSの構造の概略図である。

【発明を実施するための形態】

【0028】

以下、添付の図面を参照しながら本出願の技術的解決策を説明する。

【0029】

現在、デジタルLCOSの駆動機構は、PWM方形波を使用して変更されたRMS値の等価電圧を生成し、LCOS構成要素上の画素アレイ内の画素を駆動して異なるグレースケール値の位相変更を取得することである。各画素のPWM方形波はMビット（bit）の電圧データ（data）を含み、全画素のN番目のbitの電圧データはビットプレーンN（bitplane N）を形成し、ここではBP＿Nと略記される。任意のビットプレーン上の各画素の1bit電圧データは、高電圧（例えば、高電圧は1で表される）または低電圧（例えば、低電圧は0で表される）のいずれかである。図1は、LCOS構成要素（略してLCOS変調モジュールと呼ばれる）の変調モジュール100と呼ばれる変調装置の構造の概略図である。図1に示すLCOS変調モジュール100は、解像度が1952×1088のLCOS構成要素を駆動するように構成されている。LCOS変調モジュール100は、電圧データを読み出してバッファするように構成された1952×1088bitの一次メモリ110と、変調（modulation）を実行するように構成された変調器120とを含む。変調器120は、1952×1088bitの二次メモリ122と、1952×1088bitの画素を変調するように構成された変調ユニット124とを含んでもよい。LCOS変調モジュールは、1952×1088bitのデータを送信するように構成された内部データバス（databus）130をさらに含んでもよい。

【0030】

変調器120では、全画素のN番目のbitを含むビットプレーンN（bitplane N）、すなわちBP＿Nの電圧データが変調される。電圧データは一次メモリ110から二次メモリ122に極めて高速に送信され、同時に変調のために変調ユニット124に入力される。上記の変調は、比較的長い時間を必要とする。LCOS変調モジュールの処理効率を改善するために、電圧データは同時にロードおよび変調され得る。したがって、BP＿Nの電圧データが一次メモリ110から二次メモリ122に送信された後、データバス130を用いて、全画素のN＋1番目のbitを含むビットプレーンN＋1（bitplane N＋1）、すなわちBP＿N＋1の全電圧データが一次メモリ110にロード（load）される。データビット幅の制限により、電圧データをロードするプロセスも比較的長いことを理解されたい。具体的には、一般に、N＋1番目のbitの電圧データは、1回ロードされるのではなく、数回ロードされる。したがって、電圧データを一次メモリにロードするための持続時間は固定であり、比較的長い。

【0031】

図2は、電圧データローディング、メンテナンス、およびスイッチングのシーケンスの概略図である。図2に示すように、ビットプレーン上の全画素の電圧データがまとめて更新され、例えば、BP＿N、BP＿N＋1、BP＿N＋2、BP＿N＋3、およびBP＿N＋4の電圧データが全体バージョン（全画素）でロードおよび変調される。bitplane方式で一次メモリにロードされる場合、電圧データは全体バージョンでロードされ、ローディング持続時間は固定で比較的長く、1952×1088画素の電圧データをロードするには200μsが必要である。電圧データは画素と1対1に対応してロードされ、追加の情報は必要とされない。二次メモリで変調されると、電圧データも全体バージョンで変調され、変調時間も比較的長い。その結果、画素の電圧が比較的遅く更新され、PWM波形の周期が比較的長くなる。その結果、これらの画素を通過する光信号の位相フリッカが大きくなり、光通信システムの性能に影響を与える。

【0032】

しかしながら、LCOSディスプレイ構成要素と比較して、本出願では、WSSの適用中、LCOS構成要素は通常、ごくわずかな割合および量の波長に対してスイッチング制御を実行する必要があり、それに対応して、特定のPWM波形を維持するために、比較的小さな割合および量の画素の電圧のみを周期的に制御する必要があることが分かる。図3は、実使用画素領域と未使用画素領域の概略図である。図3に示す例は、前述のWSSの適用例に対応する。合計1952×1088画素あり、128×8（P0からP7までの計8行、λ0からλ127までの計128列）の画素領域に分割されている。各画素領域は、16×136画素を含み、画素領域の最後の6列の画素は存在しない。ブラックボックス（例えば、図3に示す24個の画素領域）で示される画素領域は、光信号が通過する実使用画素を含む領域であり、ホワイトボックスで示される画素領域は、光信号が通過しない未使用画素を含む領域である。ブラックボックス領域とホワイトボックス領域の範囲は、時間の経過とともにわずかに変化し、その変化の頻度は年に数回から数十回にも及ぶ。したがって、本出願のこの実施形態では、ブラックボックスによって示される画素領域内の画素の電圧は比較的高い頻度で更新されてもよく、ホワイトボックスによって示される画素領域内の画素の電圧は比較的低い頻度で更新されてもよいと仮定される。

【0033】

前述の問題に基づいて、本出願は、LCOSローディングモジュールとも呼ばれ得る、またはLCOSチップとも呼ばれ得るLCOSローディング装置を提供する。図4は、本出願の一実施形態によるLCOSローディング装置400の概略ブロック図である。図4に示すように、LCOSローディング装置400は、アドレス情報およびデータ情報を取得するように構成された制御論理ユニット440であって、アドレス情報は、更新対象電圧を有する画素のアドレスを示し、データ情報は、更新対象電圧を有する画素の電圧データを含む、制御論理ユニット440と、制御論理ユニット440からアドレス情報およびデータ情報を取得し、アドレス情報によって示されるアドレスに基づいてデータ情報内の対応する電圧データをロードするように構成された一次メモリ410とを含む。

【0034】

画素の電圧データを取得することに加えて、本出願の実施形態のLCOSローディング装置は、更新対象電圧を有する画素のアドレスをさらに取得し、全画素の電圧データをロードする代わりに、更新対象電圧を有する画素のアドレスに基づいて対応する電圧データをロードし、その結果、データローディング持続時間を短縮することができ、電圧更新および変調持続時間をさらに短縮することができ、画素上の光信号の位相フリッカを低減し、それによって光通信システムの性能を改善する。

【0035】

LCOSローディング装置400ではデータ伝送方法は言及されていないが、本出願の各実施形態では、内部データバスを使用して一次メモリと制御論理ユニットとの間でデータが送信され得ることが理解されよう。ただし、これは本出願で限定されない。

【0036】

制御論理ユニット440は、メモリおよび通信インターフェース（例えば、LCOSインターフェース）に基づいて実装されてもよいことが理解されよう。制御論理ユニット440は、LCOSインターフェースを介してLCOSローディング装置の外部からアドレス情報およびデータ情報を取得してもよい。ただし、これは本出願で限定されない。

【0037】

本出願のいくつかの実施形態では、アドレス情報およびデータ情報は、LCOSローディング装置の外部の外部機能モジュールからのものであってもよい。これに対応して、外部機能モジュールは、アドレス情報およびデータ情報を決定し、制御論理ユニット440に送信するように構成されてもよい。外部機能モジュールは、画素が、光信号が通過する実使用画素である特定の画素領域と、画素が、光信号が通過しない未使用画素である特定の画素領域とを決定する。外部機能モジュールは、更新対象電圧を有する画素のアドレス情報をさらにコンパイルしてもよい。外部機能モジュールは、更新対象電圧を有する画素についてのデータ情報をさらに決定してもよい。加えて、外部機能モジュールは、光信号が通過する実使用画素の電圧更新周波数、および光信号が通過しない未使用画素の電圧更新周波数をさらに決定してもよい。外部機能モジュールは、特定の電圧更新において、光信号が通過する実使用画素の電圧、または光信号が通過しない未使用画素の電圧が更新されるか否かをさらに判定してもよい。外部機能モジュールは、より多くの機能をさらに有してもよい。ただし、これは本出願で限定されない。

【0038】

本出願のいくつかの実施形態では、外部機能モジュールは、クロックアライメントを実行するために、図4に示すCLKなどのクロック信号をLCOSローディング装置400にさらに提供してもよい。1つまたは複数のクロック信号があってもよく、例えば、2つのクロック信号がある。2つのクロック信号が使用されるとき、データの伝送効率を向上させることができる。

【0039】

本出願のいくつかの実施形態では、アドレス情報は、データバスを使用して第1のクロックサイクルで制御論理ユニット440に入力され、データ情報は、データバスを使用して第2のクロックサイクルで制御論理ユニット440に入力される。言い換えれば、アドレス情報およびデータ情報は、同じデータバスを使用して異なるクロックサイクルで制御論理ユニットに入力されてもよい。

【0040】

データバスは、LCOSローディング装置400の外部データバスであることを理解されたい。アドレス情報およびデータ情報は、データバスを使用して外部機能モジュールによって制御論理ユニット440に送信されてもよい。

【0041】

具体例では、制御論理ユニット440は、ビット幅が32bitのデータバスを用いて、外部機能モジュールからアドレス情報（ADDRESS［31：0］）およびデータ情報（DATA［31：0］）を取得してよい。情報処理を容易にするために、アドレス情報およびデータ情報は、異なるクロックサイクルで送信されてもよい。例えば、制御論理ユニット440は、ビット幅が32bitであるデータバスを使用して現在のクロックサイクルでアドレス情報を受信し、依然としてデータバスを使用して次のクロックサイクルにおいて、アドレス情報によって示されるアドレス内の画素のデータ情報を受信して、これらの画素の電圧データを取得する。次に、データがロードされ、変調される。この実施形態では、既存のLCOSインターフェースの構造を修正したりLCOSインターフェースの数を増やしたりすることなく、アドレス情報とデータ情報の両方が受信されるので、この実施形態はコストを削減することができ、以前のLCOS変調モジュールと互換性がある。

【0042】

本出願の別の実施形態では、アドレス情報およびデータ情報は、異なるデータバスを使用して別々に同時に受信されてもよく、またはアドレス情報およびデータ情報の両方は、データバスを使用して同じクロックサイクルで受信されてもよいことを理解されたい。これは本出願では限定されない。

【0043】

本出願のいくつかの実施形態では、制御論理ユニット440は、動作（operation、OP）制御信号を取得するようにさらに構成されてもよく、動作制御信号は、アドレス情報またはデータ情報が現在のクロックサイクルで制御論理ユニットによって取得されるかどうかを示す。本実施形態は、アドレス情報およびデータ情報が同じデータバスを使用して異なるクロックサイクルで制御論理ユニットに入力される前述のケースに対応する。この実施形態では、1bit、2bit、または数bitを有し、指示機能を有する動作制御信号は、情報伝送および解析プロセスのエラーを防止するために、現在のクロックサイクルでLCOSインターフェースによって正確に受信される特定の情報を特に示す。

【0044】

任意選択で、動作制御信号は2bit（OP［1：0］）を有してもよい。具体例では、動作制御信号が10であるとき、それは、制御論理ユニットが現在のクロックサイクルにおけるアドレス情報を取得することを示す、または、動作制御信号が11であるとき、それは、制御論理ユニットが現在のクロックサイクルでデータ情報を取得することを示す。動作制御信号の既存の表現と互換性を持たせるために、動作制御信号が00であるとき、それは、新しいビットプレーンの電圧データが現在処理され始めていることを示してもよく、または、動作制御信号が01であるとき、それは、画素の新しい行の電圧データが現在処理され始めていることを示してもよい。前述の表現方法は単なる例示的な説明であり、本出願のこの実施形態を限定することを意図するものではないことを理解されたい。

【0045】

本出願のいくつかの実施形態では、更新対象電圧を有する複数の画素はアドレス情報を共有し、更新対象電圧を有する複数の画素は、第1行の複数の隣接する列に位置する。アドレス情報は共有行アドレスおよび共有列アドレスを含み、共有行アドレスは第1行の行シーケンス番号を示し、共有列アドレスは更新対象電圧を有する複数の画素によって共有される列シーケンス番号を示す。本明細書における第1行は、複数の行のうちの特定の行であることを理解されたい。言い換えれば、これらの実施形態では、同じ行の複数の隣接する列内の更新対象電圧を有する画素は、同じアドレス情報を共有する。アドレス情報は、共有行アドレスおよび共有列アドレスを含み、共有行アドレスは、同じ行の複数の隣接する列内の更新対象電圧を有する画素によって共有される行シーケンス番号を示し、共有列アドレスは、同じ行の複数の隣接する列内の更新対象電圧を有する画素によって共有される列シーケンス番号を示す。これらの実施形態では、アドレス情報を共有する更新対象電圧を有する複数の画素が1クロックサイクルでロードされ得、その結果、アドレス指定およびデータローディングがこのアドレス情報コンパイル方式で効率的に実行されることができる。

【0046】

具体例では、更新対象電圧を有する複数の画素の電圧データが1クロックサイクルでロードされてもよい。同じ行のいくつかの隣接する列の更新対象電圧を有する画素の電圧データは、1クロックサイクルでロードされるように選択されてもよい。この場合、アドレス情報は、共有行アドレスおよび共有列アドレスの2つの部分に分割されてもよく、これらの画素が位置する行およびこれらの画素によって共有される列シーケンス番号をそれぞれ示す。1クロックサイクルで電圧データがロードされる画素の数は、データ情報のビット数に等しくなければならない。言い換えれば、データ情報のビットは、アドレス情報を共有する更新対象電圧を有する複数の画素と1対1に対応する；または、データ情報のビットは、同じ行の複数の隣接する列にあり、列アドレスを共有する更新対象電圧を有する複数の画素と1対1に対応する。この具体例では、アドレス情報を共有する更新対象電圧を有する複数の画素が1クロックサイクルでロードされ得、その結果、アドレス指定およびデータローディングがこのアドレス情報コンパイル方式で効率的に実行されることができる。

【0047】

1つの事例では、同じ行の複数の隣接する列にあり、列アドレスを共有する更新対象電圧を有する複数の画素の数、データ情報のビット数、およびデータ情報を読み取るためのデータバスのビット幅は、互いに等しい。例えば、図3に示す画素領域22および画素領域23は、合計32×136（136行32列）の画素を含み、データバスのビット幅は32bitである。各行の32個の画素は1片のアドレス情報を共有し、すなわち32個の画素は1つの共有行アドレスを共有し、1つの共有列アドレスを共有し、1クロックサイクルで一次メモリ410に電圧データがロードされる。

【0048】

別の事例では、同じ行の複数の隣接する列にあり、列アドレスを共有する更新対象電圧を有する複数の画素の数はデータ情報のビット数に等しく、両方の数はデータ情報を読み取るためのデータバスのビット幅よりも小さく、すなわち、データバスのすべてのビット幅が使用されるわけではない。例えば、図3に示す画素領域0または画素領域1は、合計16×136（136行16列）の画素を含み、データバスのビット幅は32bitである。各行の16個の画素は、1片のアドレス情報を共有し、すなわち、16個の画素は、1つの共有行アドレスを共有し、1つの共有列アドレスを共有し、データバスの16bitは、電圧データを一次メモリ410にロードするために1クロックサイクルで占有される。データバスの残りの16bitは、アイドルであってもよく、またはアドレス情報を配置するために使用されてもよい。これは本出願では限定されない。

【0049】

本出願のいくつかの実施形態では、制御論理ユニット440は、書き込み制御信号を一次メモリ410に送信するようにさらに構成されてもよく、書き込み制御信号は、アドレス情報によって示されるアドレスに基づいてデータ情報内の対応する電圧データを書き込むように一次メモリ410を示す。特定の要件に基づいて、書き込み制御信号は1bitを有してもよく、またはより多くのビットを含んでもよい。本出願のいくつかの実施形態では、アドレス情報およびデータ情報が同じクロックサイクルで制御論理ユニット440に送信されない場合、データ情報は一次メモリ410に連続的に入力されないことを理解されたい。この場合、制御論理ユニット440は、アドレス情報および対応するデータ情報が準備され、データをロードすることができることを一次メモリ410に示すために、一次メモリ410に書き込み制御信号を送信し得る。これにより、データローディングの際にエラーが発生する確率が低減され得る。電圧データをロードするとき、一次メモリ410は、書き込みポインタを制御してアドレスに移動させ、データ情報を対応するアドレスレジスタに書き込み、次いでポインタを制御して行を移動および変更し得る。

【0050】

本出願は、LCOS変調モジュールとも呼ばれるLCOS変調装置をさらに提供する。LCOS変調装置は、上述のLCOSローディング装置と、一次メモリからロードされた電圧データを取得し、更新対象電圧を有する画素を変調するように構成された変調器とを含んでもよい。

【0051】

図5は、本出願の一実施形態によるLCOS変調装置500の概略ブロック図である。図5に示すように、図4のLCOSローディング装置400に対応して、LCOS変調装置500は、アドレス情報およびデータ情報を取得するように構成された制御論理ユニット540をであって、アドレス情報は更新対象電圧を有する画素のアドレスを示し、データ情報は更新対象電圧を有する画素の電圧データを含む、制御論理ユニット540と、制御論理ユニット540からアドレス情報およびデータ情報を取得し、アドレス情報によって示されるアドレスに基づいてデータ情報内の対応する電圧データをロードするように構成された一次メモリ510と、一次メモリ510からロードされた電圧データを取得し、更新対象電圧を有する画素を変調するように構成された変調器520とを含む。

【0052】

画素の電圧データを取得することに加えて、本出願のこの実施形態におけるLCOS変調装置は、更新対象電圧を有する画素のアドレスをさらに取得し、全画素の電圧データをロードおよび変調する代わりに、更新対象電圧を有する画素のアドレスに基づいて対応する電圧データをロードし、電圧データを変調し、その結果、電圧更新および変調持続時間を短縮することができ、画素上の光信号の位相フリッカを低減し、それによって光通信システムの性能を改善する。

【0053】

LCOS変調装置500内の制御論理ユニット540は上述の制御論理ユニット440に対応し、一次メモリ510は上述の一次メモリ410に対応することを理解されたい。制御論理ユニット540および一次メモリ510の特定の機能および実装形態は、本明細書では再び詳細に説明されない。LCOS変調装置500ではデータ伝送方法は言及されていないが、本出願の各実施形態では、内部データバス530を使用して一次メモリと、変調器と、制御論理ユニットとの間でデータが送信され得ることが理解されよう。これは本出願では限定されない。

【0054】

本出願のいくつかの実施形態では、変調器は、LCOS構成要素の機能を実施するために各画素の液晶材料に電圧データを付加する。変調器520は、二次メモリ522および変調ユニット524を含み得る。二次メモリ522および変調ユニット524の機能は、図1の二次メモリ122および変調ユニット124の機能と同様であり得、ここでは詳細を繰り返さない。違いは、二次メモリ122および変調ユニット124が、ビットプレーン上の全画素をそれぞれ記憶および変調し、二次メモリ522および変調ユニット524が、ビットプレーン上の更新対象電圧を有する画素をそれぞれ記憶および変調することにある。

【0055】

本出願の実施形態で説明されたデータバスのデータビット幅、動作制御信号のビット数、書き込み制御信号のビット数、アドレス情報のビット数、各ビットプレーン上の画素の行および列の数、画素領域の数などは単なる例であり、本出願を限定することを意図するものではないことを理解されたい。

【0056】

実験結果は、同じ画素数の場合、全画素の電圧データが毎回更新される解決策と比較して、本出願の解決策におけるローディングおよび変調時間の合計は10倍を超えて低減され得、その結果、対応する光位相フリッカが大幅に低減され、それによって光通信システムの性能が大幅に改善されることを示している。

【0057】

本出願は、LCOS構成要素をさらに提供する。LCOS構成要素は、上述のLCOS変調装置を含むシリコンベースのバックプレーンと、LCOS変調装置によって変調された画素アレイと、液晶層と、画素アレイと液晶層との間に位置する電極層と、液晶層の上に位置するガラスカバーとを含み得る。LCOS変調装置は、電極層を用いて変調画素の電圧を液晶層に印加する。ガラスカバーは、液晶層を保護し、光信号を通過させることができるように構成される。

【0058】

図7は、本出願の一実施形態によるLCOS構成要素700の構造の概略図である。図7に示すように、LCOS構成要素700は、LCOS変調装置を含むシリコンベースのバックプレーン710と、LCOS変調装置によって変調された画素アレイ720と、液晶層730と、画素アレイ720と液晶層730との間に位置する電極層740と、液晶層730の上に位置するガラスカバー750とを含む。画素アレイ720は、アルミニウム層であってもよく、例えば、1952×1088画素を含んでもよい。LCOS変調装置の変調器は、画素アレイ720内の画素を変調し、電極層740を用いて変調画素の電圧を液晶層730に印加する。液晶層は、通常、ガイド材を含み、ガイド材は、電圧が0のときの液晶分子の配列方向を固定していてもよい。ガラスカバーの液晶層側の面は、通常、導電層を含んでもよい。導電層は、例えば、酸化インジウムスズ（indium tin oxide、ITO）層であってもよい。導電層は、良好な導電性および透明性を有し、光信号を通過させて導通させることができるように構成されている。図7のシリコンベースのバックプレーン710、画素アレイ720、液晶層730、電極層740、およびガラスカバー750の寸法、位置、および具体的な形態などはすべて例であり、本出願に対する限定を構成するものではないことを理解されたい。

【0059】

任意選択で、LCOS構成要素は、前述の機能を完了するように構成された前述の外部機能モジュールをさらに含んでもよい。

【0060】

本出願は、シリコンベースのバックプレーンを含むLCOSチップをさらに提供し、シリコンベースのバックプレーンは、上述のLCOS変調装置、画素アレイ、および電極層を含む。

【0061】

本出願は、波長選択スイッチWSSをさらに提供し、WSSは、上述のLCOS構成要素と、S個の入力ポートと、T個の出力ポートとを含む。光信号は、S個の入力ポートのうちの少なくとも1つから入力され、LCOS構成要素によって選択された後にT個の出力ポートのうちの少なくとも1つから出力される。SおよびTは正の整数であり、SおよびTの少なくとも一方は1より大きい。

【0062】

図8は、本出願の一実施形態によるWSS800の構造の概略図である。図8に示すように、WSS800は、S個の入力ポート810と、LCOS構成要素820と、T個の出力ポート830とを含む。光信号は、S個の入力ポート810のうちの少なくとも1つから入力されてもよく、LCOS構成要素820によって選択された後にT個の出力ポート830のうちの少なくとも1つから出力されて、光信号の伝送方向を変更する、例えば、光信号を切り替える、アップロードする、またはダウンロードする。SはTと等しくても等しくなくてもよい。これは本出願では限定されない。

【0063】

本出願のこの実施形態におけるWSSは、光信号の伝送方向を変更するために、LCOS構成要素を使用して光信号の位相を変調することを理解されたい。

【0064】

任意選択で、S個の入力ポートおよびT個の出力ポートは、光ファイバによって形成されてもよい。S個の入力ポートおよびT個の出力ポートは、入出力光ファイバアレイを形成し得る。

【0065】

任意選択で、WSSは、入力ポートとLCOS構成要素との間に位置する、空間内の異なる波長の光信号を分波するように構成された格子をさらに含んでもよい。あるいは、格子は波長分割マルチプレクサであってもよい。

【0066】

任意選択で、WSSは、ホログラフィック技術に基づいて液晶パネル上の空間内の光信号をさらに分波してもよい。

【0067】

任意選択で、WSSは、入力ポートと格子との間に位置する、光信号をコリメートするように構成されたコリメータをさらに含んでもよい。

【0068】

任意選択で、WSSは、光信号を集束またはコリメートするように構成されたレンズをさらに含んでもよい。

【0069】

WSSは、別の構成要素をさらに含んでもよい。これは本出願では限定されない。

【0070】

本出願は光通信システムをさらに提供し、光通信システムはWSSを含む。光通信システムは、光送信器、光ファイバ、中継器、および光受信器などのデバイスをさらに含んでもよい。WSSは、光通信システム内の任意の適切な位置にあってもよく、光信号を切り替え、アップロードし、またはダウンロードするように構成される。

【0071】

本出願は、LCOS変調方法をさらに提供する。図6は、本出願の一実施形態によるLCOS変調方法600の概略フローチャートである。方法600は、以下のステップを含む。

【0072】

S610：アドレス情報およびデータ情報を取得し、アドレス情報は、更新対象電圧を有する画素のアドレスを示し、データ情報は、更新対象電圧を有する画素の電圧データを含む。

【0073】

S620：アドレス情報によって示されるアドレスに基づいてデータ情報内の対応する電圧データをロードする。

【0074】

S630：ロードされた電圧データに基づいて更新対象電圧を有する画素を変調する。

【0075】

画素の電圧データを取得することに加えて、本出願のこの実施形態におけるLCOS変調方法は、更新対象電圧を有する画素のアドレスをさらに取得し、全画素の電圧データをロードおよび変調する代わりに、更新対象電圧を有する画素のアドレスに基づいて対応する電圧データをロードし、電圧データを変調し、その結果、電圧更新および変調持続時間を短縮することができ、画素上の光信号の位相フリッカを低減し、それによって光通信システムの性能を改善する。

【0076】

本出願のいくつかの実施形態では、アドレス情報およびデータ情報を取得するステップS610は、データバスを使用して第1のクロックサイクルでアドレス情報を取得するステップと、データバスを使用して第2のクロックサイクルでデータ情報を取得するステップとを含んでもよい。言い換えれば、アドレス情報とデータ情報とは、同じデータバスを使用して異なるクロックサイクルで取得される。

【0077】

本出願のいくつかの実施形態では、方法600は、動作制御信号を取得するステップであって、動作制御信号は、アドレス情報またはデータ情報が現在のクロックサイクルで取得されるかどうかを示す、ステップをさらに含んでもよい。

【0078】

本出願のいくつかの実施形態では、更新対象電圧を有する複数の画素はアドレス情報を共有し、更新対象電圧を有する複数の画素は、第1行の複数の隣接する列に位置する。アドレス情報は共有行アドレスおよび共有列アドレスを含み、共有行アドレスは第1行の行シーケンス番号を示し、共有列アドレスは更新対象電圧を有する複数の画素によって共有される列シーケンス番号を示す。言い換えれば、同じ行の複数の隣接する列内の更新対象電圧を有する画素は、同じアドレス情報を共有する。アドレス情報は、共有行アドレスおよび共有列アドレスを含み、共有行アドレスは、同じ行の複数の隣接する列内の更新対象電圧を有する画素によって共有される行シーケンス番号を示し、共有列アドレスは、同じ行の複数の隣接する列内の更新対象電圧を有する画素によって共有される列シーケンス番号を示す。

【0079】

本出願のいくつかの実施形態では、データ情報のビットは、アドレス情報を共有する更新対象電圧を有する複数の画素と1対1に対応する。言い換えれば、データ情報のビットは、同じ行の複数の隣接する列にあり、列アドレスを共有する更新対象電圧を有する複数の画素と1対1に対応する。

【0080】

説明を簡便にするために、上記の方法のステップの実行は、上記の製品実施形態における対応するモジュール、ユニット、および構成要素に基づいて実施され得ることが当業者によって明確に理解され得る。ここでは詳細は繰り返されない。

【0081】

本明細書における様々な数値は、便宜上区別するための説明にすぎず、本出願の範囲を限定するために使用されるものではないことを理解されたい。

【0082】

前述のプロセスの順序番号が本出願の実施形態における実行順序を意味しないことを理解されたい。プロセスの実行順序は、プロセスの機能と内部ロジックとに基づいて決定されるべきであり、本出願の実施形態の実施プロセスを制限するものとして解釈されるべきでない。

【0083】

当業者であれば、本明細書で開示された実施形態に記載されている例と組み合わせて、ユニットおよびアルゴリズムのステップが、電子ハードウェア、または、コンピュータソフトウェアと電子ハードウェアとの組み合せによって実施され得ることに気づくことができる。機能がハードウェアまたはソフトウェアのどちらによって実行されるかは、技術的解決策の特定の用途および設計制約条件に依存する。当業者であれば、特定の用途ごとに異なる方法を使用して、説明した機能を実装し得るが、その実装形態が、本出願の範囲を超えるものと見なされるべきではない。

【0084】

本出願において提供されるいくつかの実施形態では、開示のシステム、装置、および方法は他のやり方で実装されてもよいことを理解されたい。例えば、説明された装置の実施形態は、単なる例である。例えば、ユニットへの分割は、論理的な機能分割にすぎず、実際の実装では他の分割であってもよい。例えば、複数のユニットまたは構成要素が別のシステムに組み合わされてもよく、もしくは別のシステムに統合されてもよく、または一部の機能は無視されてもよく、もしくは実行されなくてもよい。加えて、表示または考察された相互結合または直接結合または通信接続は、いくつかのインターフェースを使用して実装されてもよい。装置間またはユニット間の間接接続または通信接続は、電子的形態、機械的形態、または他の形態で実装されてもよい。

【0085】

別々の部分として説明されたユニットは、物理的に別個であってもなくてもよく、また、ユニットとして表示された部分は、物理的なユニットであってもなくてもよく、一箇所に配置されていてもよく、複数のネットワークユニット上に分散されていてもよい。ユニットの一部またはすべてが、実施形態の解決策の目的を達成するために、実際の要件に基づいて選択されてもよい。

【0086】

加えて、本出願の実施形態における機能ユニットは、1つの処理ユニットに統合されてもよく、またはユニットの各々は物理的に単独で存在してもよく、または2つ以上のユニットが1つのユニットに統合される。

【0087】

機能が、ソフトウェア機能ユニットの形態で実施され、独立した製品として販売または使用されるとき、機能は、コンピュータ可読記憶媒体に記憶されてもよい。そのような理解に基づき、本出願の技術的解決策が本質的に、または現在の技術に寄与する部分が、または技術的解決策の一部が、ソフトウェア製品の形で実施され得る。コンピュータソフトウェア製品は、記憶媒体に記憶され、本出願の実施形態で説明された方法のステップの全部または一部を実行するようにコンピュータデバイス（パーソナルコンピュータ、サーバ、またはネットワークデバイスであり得る）に命令するためのいくつかの命令を含む。前述の記憶媒体は、USBフラッシュドライブ、リムーバブルハードディスク、読み出し専用メモリ（read－only memory、ROM）、ランダムアクセスメモリ（random access memory、RAM）、磁気ディスク、または光ディスクなどの、プログラムコードを記憶することができる任意の媒体を含む。

【0088】

前述の説明は、本出願の特定の実装形態にすぎず、本出願の保護範囲を限定するものではない。本出願に開示された技術的範囲内で当業者によって容易に考え出されるいかなる変形または置換も、本出願の保護範囲内にあるものとする。したがって、本出願の保護範囲は特許請求の範囲の保護範囲に従うものとする。

【符号の説明】

【0089】

100 液晶オンシリコン（LCOS）変調モジュール
110 一次メモリ
120 変調器
122 二次メモリ
124 変調ユニット
130 データバス
400 LCOSローディング装置
410 一次メモリ
440 制御論理ユニット
500 LCOS変調装置
510 一次メモリ
520 変調器
522 二次メモリ
524 変調ユニット
530 内部データバス
540 制御論理ユニット
600 LCOS変調方法
700 LCOS構成要素
710 シリコンベースのバックプレーン
720 画素アレイ
730 液晶層
740 電極層
750 ガラスカバー
800 波長選択スイッチ（WSS）
810 入力ポート
820 LCOS構成要素
830 出力ポート

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】