特許 7452301 光変調器および光変調方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-03-11

(45)【発行日】2024-03-19

(54)【発明の名称】光変調器および光変調方法

(51)【国際特許分類】

   G02F 1/01 20060101AFI20240312BHJP

   H04B 10/516 20130101ALI20240312BHJP

   H03K 5/133 20140101ALN20240312BHJP

【ＦＩ】

G02F1/01 C

H04B10/516

H03K5/133

【請求項の数】 8

(21)【出願番号】P 2020122618

(22)【出願日】2020-07-17

(65)【公開番号】P2022024347

(43)【公開日】2022-02-09

【審査請求日】2023-04-07

(73)【特許権者】

【識別番号】000005223

【氏名又は名称】富士通株式会社

(74)【代理人】

【識別番号】110004185

【氏名又は名称】インフォート弁理士法人

(74)【代理人】

【識別番号】100121083

【弁理士】

【氏名又は名称】青木 宏義

(74)【代理人】

【識別番号】100138391

【弁理士】

【氏名又は名称】天田 昌行

(74)【代理人】

【識別番号】100074099

【弁理士】

【氏名又は名称】大菅 義之

(72)【発明者】

【氏名】蘇武 洋平

(72)【発明者】

【氏名】田中 信介

【審査官】山本 元彦

(56)【参考文献】

【文献】国際公開第２０１１／０４３０７９（ＷＯ，Ａ１）

【文献】米国特許出願公開第２００７／０２１２０７６（ＵＳ，Ａ１）

【文献】特開２０１８－１８６４２９（ＪＰ，Ａ）

【文献】特開２０１８－１１２６５４（ＪＰ，Ａ）

【文献】特表２０１０－５０７１３１（ＪＰ，Ａ）

【文献】特表２０１８－５２３８５７（ＪＰ，Ａ）

【文献】特表２０１３－５０２６１３（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０２Ｆ １／００－１／１２５

Ｇ０２Ｆ １／２１－７／００

ＩＥＥＥ Ｘｐｌｏｒｅ

(57)【特許請求の範囲】

【請求項1】

並列に伝送される３以上の電気信号に応じて光信号を生成する光変調器であって、
マッハツェンダ干渉計と、
前記マッハツェンダ干渉計の光パスに沿って直列に設けられ、対応する電気信号に応じて前記光パスを伝搬する光の位相をシフトさせる３以上のセグメントと、を備え、
前記３以上のセグメントのうちの少なくとも１つのセグメントの長さは、他のセグメントの長さと異なり、
各セグメントの入力端から対応する次のセグメントの入力端までの光パス長が互いに同じであり、
各セグメントの入力端は、各セグメントの端部のうちで、前記マッハツェンダ干渉計の光パスを介して伝搬する光が近づいてくる側の端部である
ことを特徴とする光変調器。

【請求項2】

前記３以上の電気信号のタイミングを調整する遅延調整回路をさらに備え、
前記３以上のセグメントは、第１のセグメント、前記第１のセグメントの出力側に設けられる第２のセグメント、および前記第２のセグメントの出力側に設けられる第３のセグメントを含み、
前記遅延調整回路は、
前記第１のセグメントに与えられる第１の電気信号に対して、前記第２のセグメントに与えられる第２の電気信号を、光が前記マッハツェンダ干渉計の光パスを介して前記第１のセグメントの入力端から前記第２のセグメントの入力端まで伝搬する時間を表す第１の遅延時間だけ遅延させ、
前記第１の電気信号に対して、前記第３のセグメントに与えられる第３の電気信号を、光が前記マッハツェンダ干渉計の光パスを介して前記第１のセグメントの入力端から前記第３のセグメントの入力端まで伝搬する時間を表す第２の遅延時間だけ遅延させる
ことを特徴とする請求項１に記載の光変調器。

【請求項3】

前記第２の遅延時間は、前記第１の遅延時間の２倍である
ことを特徴とする請求項２に記載の光変調器。

【請求項4】

前記遅延調整回路は、同じ回路構成の複数の遅延素子を使用して、前記第２の電気信号を前記第１の電気信号に対して前記第１の遅延時間だけ遅延させ、前記第３の電気信号を前記第１の電気信号に対して前記第２の遅延時間だけ遅延させる
ことを特徴とする請求項２に記載の光変調器。

【請求項5】

前記遅延調整回路は、
第１のクロック信号を前記第１の遅延時間だけ遅延させて第２のクロック信号を生成し、前記第１のクロック信号を前記第２の遅延時間だけ遅延させて第３のクロック信号を生成する遅延回路と、
前記第１の電気信号を保持し、前記第１のクロック信号に従って前記第１の電気信号を出力する第１のフリップフロップ回路と、
前記第２の電気信号を保持し、前記第２のクロック信号に従って前記第２の電気信号を出力する第２のフリップフロップ回路と、
前記第３の電気信号を保持し、前記第３のクロック信号に従って前記第３の電気信号を出力する第３のフリップフロップ回路と、を備える
ことを特徴とする請求項２に記載の光変調器。

【請求項6】

前記遅延回路は、直列に接続された、同じ回路構成の複数の遅延素子を含み、
前記第２のクロック信号は、前記複数の遅延素子の中の第１の遅延素子から出力され、
前記第３のクロック信号は、前記第１の遅延素子よりも出力側に設けられる、前記複数の遅延素子の中の第２の遅延素子から出力される
ことを特徴とする請求項５に記載の光変調器。

【請求項7】

前記第１の電気信号、前記第２の電気信号、および前記第３の電気信号は、それぞれ、前記第１のセグメント、前記第２のセグメント、および前記第３のセグメントの入力端に与えられる
ことを特徴とする請求項２～６のいずれか１つに記載の光変調器。

【請求項8】

並列に伝送される３以上の電気信号に応じて光信号を生成する光変調方法であって、
前記光信号を生成する光変調器は、マッハツェンダ干渉計と、前記マッハツェンダ干渉計の光パスに沿って直列に設けられ、対応する電気信号に応じて前記光パスを伝搬する光の位相をシフトさせる３以上のセグメントと、を備え、
前記３以上のセグメントのうちの少なくとも１つのセグメントの長さは、他のセグメントの長さと異なり、
各セグメントの入力端から対応する次のセグメントの入力端までの光パス長が互いに同じであり、
各セグメントの入力端は、各セグメントの端部のうちで、前記マッハツェンダ干渉計の光パスを介して伝搬する光が近づいてくる側の端部であり、
前記光信号を受信する装置から前記光信号の品質を表す品質情報を受信し、
前記品質情報に基づいて、前記３以上のセグメントに前記３以上の電気信号が与えられるタイミングを調整する
ことを特徴とする光変調方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、光変調器および光変調方法に係わる。

【背景技術】

【0002】

光変調器は、長距離／大容量の光伝送を実現するためのキーデバイスの１つである。光変調器は、例えば、デジタル信号処理器（ＤＳＰ：Digital Signal Processor）により生成される送信データに対応する電気信号で連続光を変調することで変調光信号を生成する。光変調器を備える光送信機の例を図１に示す。

【0003】

図１（ａ）に示す構成では、ＤＳＰにより生成される送信データ（デジタル信号）は、デジタル／アナログ変換器（ＤＡＣ）によりアナログ信号に変換される。そして、ＤＡＣの出力信号がアナログドライバ（線形ドライバ）で増幅され、光変調器に与えられる。光変調器は、マッハツェンダ干渉計を構成する光導波路を備え、光導波路の近傍に電極が形成されている。マッハツェンダ干渉計には、連続光が入力される。そして、ドライバの出力信号が電極に与えられると、その信号に応じて導波路を伝搬する光の位相が変化し、送信データを表す変調光信号が出力される。なお、以下の記載では、送信データを表す電気信号が与えられる電極（即ち、位相シフタとして使用される電極）を「セグメント」と呼ぶことがある。

【0004】

この構成において、各シンボルが２ビットのデータを伝送する光信号を生成する場合、ＤＳＰは、２ビットパラレルデータを出力する。そうすると、ＤＡＣから４レベルのアナログ信号が出力されるので、４ＰＡＭ（Pulse Amplitude Modulation）光信号が生成される。ただし、この構成で十分な光振幅を得るためには、ボーレートが高くなるにつれて大きな振幅のアナログ信号が必要になるので、ドライバの消費電力が大きくなる。

【0005】

この問題は、例えば、図１（ｂ）に示す構成により解決または緩和される。図１（ｂ）に示す構成では、光変調器は、シンボルを構成する複数のビットそれぞれに対して電極を備える。即ち、各シンボルが２ビットのデータを伝送する場合には、光変調器は、下位ビットのための電極（ＬＳＢセグメント）および上位ビットのための電極（ＭＳＢセグメント）を備える。ここで、同じ電圧振幅の信号が各セグメントに入力され、ＭＳＢセグメントの長さはＬＳＢセグメントの２倍とする。そして、各セグメントにそれぞれ対応する送信ビットが与えられ、４ＰＡＭ光信号が生成される。この構成によれば、図１（ａ）に示す構成と比較して、光変調器に与える電気信号の振幅を大きくする必要がなく、データ遷移時のみに電流が流れるインバータドライバを使えるので、消費電力が削減される。なお、図１（ｂ）に示す変調方式は、デジタル信号がマッハツェンダ干渉計に与えられ、光領域でアナログ信号が生成されるので、「光ＤＡＣ」と呼ばれることがある。

【0006】

長さの異なる複数のセグメント（又は、電極）を備える光変調器は、例えば、特許文献１～２に記載されている。また、特許文献３には、光変調回路が記載されている。

【先行技術文献】

【特許文献】

【0007】

【文献】特開２０１５－２１９５００号公報

【文献】米国公開２０１７／００５２３９４

【文献】特開２０１４－００６３８９号公報

【発明の概要】

【発明が解決しようとする課題】

【0008】

上述したように、多値光信号を生成するために複数のセグメントを備える構成においては、光変調器または光送信機の消費電力が削減される。ただし、この構成では、特に多値化が進むにつれて（多値数が大きくなるにつれて）、各セグメントに与えられる電気信号のタイミングを調整する回路の制御が複雑になる。

【0009】

本発明の１つの側面に係わる目的は、位相シフタとして使用される複数のセグメントを備える光変調器において、各セグメントに与えられる電気信号のタイミングを調整する回路の制御の複雑さを緩和することである。

【課題を解決するための手段】

【0010】

本発明の１つの態様に係わる光変調器は、並列に伝送される３以上の電気信号に応じて光信号を生成する。この光変調器は、マッハツェンダ干渉計と、前記マッハツェンダ干渉計の光パスに沿って直列に設けられ、対応する電気信号に応じて前記光パスを伝搬する光の位相をシフトさせる３以上のセグメントと、を備える。前記３以上のセグメントのうちの少なくとも１つのセグメントの長さは、他のセグメントの長さと異なる。各セグメントの入力端から対応する次のセグメントの入力端までの光パス長が互いに同じである。

【発明の効果】

【0011】

上述の態様によれば、位相シフタとして使用される複数のセグメントを備える光変調器において、各セグメントに与えられる電気信号のタイミングを調整する回路の制御の複雑さが緩和される。

【図面の簡単な説明】

【0012】

【図1】光変調器を備える光送信機の例を示す図である。

【図2】光変調器の構成および動作の一例を示す図である。

【図3】ビット多重を実現するためのセグメントの構成の例を示す図である。

【図4】本発明の実施形態に係わる光変調器の一例を示す図である。

【図5】データ信号を直接遅延させる遅延調整回路を備える光変調器の一例を示す図である。

【図6】クロック信号を用いてデータ信号を遅延させる遅延調整回路を備える光変調器の一例を示す図である。

【図7】遅延素子の実施例を示す図である。

【図8】セグメントの構成のバリエーションを示す図である。

【図9】セグメント長による重み付けおよびセグメント数による重み付けを組み合わせた光変調器の一例を示す図である。

【図10】セグメント長と光応答の関係を表す図である。

【図11】光変調器の導波路および電極の構成例を示す図である。

【図12】光変調器の遅延調整回路の構成例を示す図である。

【図13】光変調器の遅延調整回路の他の構成例を示す図である。

【図14】光変調器の遅延調整回路のさらに他の構成例を示す図である。

【図15】ＱＡＭ変調器の一例を示す図である。

【図16】本発明の実施形態に係わる光変調器が使用される光通信システムの一例を示す図である。

【発明を実施するための形態】

【0013】

図２は、光変調器の構成および動作の一例を示す。なお、光変調器は、光ＤＡＣ方式で光信号を生成する。すなわち、デジタル信号が光変調器に与えられ、光領域でアナログ信号が生成される。また、図２に示す光変調器は、シンボル毎に４ビットのデータを伝送する光信号を生成する。例えば、１６ＰＡＭ光信号が生成される。

【0014】

光変調器は、図２（ａ）に示すように、マッハツェンダ干渉計を備える。マッハツェンダ干渉計は、入力光導波路、第１アーム光導波路、第２アーム光導波路、出力光導波路を備える。第１アーム光導波路および第２アーム光導波路の入力端は、入力光導波路に結合されている。よって、光変調器への入力光は、第１アーム光導波路および第２アーム光導波路を介して伝搬する。第１アーム光導波路および第２アーム光導波路の出力端は、出力光導波路に結合されている。したがって、第１アーム光導波路の出力光および第２アーム光導波路の出力光は、合波されて出力される。なお、以下の記載では、第１アーム光導波路および第２アーム光導波路を「アーム導波路」と呼ぶことがある。

【0015】

アーム導波路に対して、電極Ｓ１～Ｓ４が設けられる。そして、各電極Ｓ１～Ｓ４にそれぞれ送信データを表す電気信号が与えられる。この例では、各シンボルが４ビットのデータを伝送する。よって、以下の記載では、図２（ｂ）に示すように、１つのシンボルに対して与えられるデータまたは電気信号を「ｂ０～ｂ３」で表す。なお、ｂ０が最下位ビット（ＬＳＢ）であり、ｂ３が最上位ビット（ＭＳＢ）である。また、送信データｂ０～ｂ３は、ＤＳＰにより生成される。

【0016】

信号ｂ０～ｂ３は、デジタルドライバを介して対応する電極Ｓ１～Ｓ４に与えられる。このとき、信号ｂ０～ｂ３の値に応じてアーム導波路の屈折率が変化する。アーム導波路の屈折率が変化すると、そのアーム導波路を通過する光の位相が変化する。すなわち、電極Ｓ１～Ｓ４は、位相シフタとして作用する。なお、各信号ｂ０～ｂ３は、差動信号として、第１アーム導波路および第２アーム導波路に印加される。

【0017】

ここで、この例では、電極Ｓ２の長さは電極Ｓ１の２倍であり、電極Ｓ３の長さは電極Ｓ２の２倍であり、電極Ｓ４の長さは電極Ｓ３の２倍である。よって、電極Ｓ２に与えられる信号ｂ１による位相シフトは、電極Ｓ１に与えられる信号ｂ０による位相シフトの約２倍である。同様に、電極Ｓ３に与えられる信号ｂ２による位相シフトは、電極Ｓ２に与えられる信号ｂ１による位相シフトの約２倍である。電極Ｓ４に与えられる信号ｂ３による位相シフトは、電極Ｓ３に与えられる信号ｂ２による位相シフトの約２倍である。

【0018】

また、この例では、マッハツェンダ干渉計の出力光の強度は、アーム導波路における位相シフトに比例するものとする。そうすると、マッハツェンダ干渉計の出力光の強度は、信号ｂ０～ｂ３により制御されることになる。

【0019】

信号ｂ０により制御される出力光の強度の振幅が「１」であるものとする。この場合、信号ｂ１、信号ｂ２、信号ｂ３により制御される出力光の強度の振幅は、それぞれ「２」「４」「８」である。そうすると、例えば、ビットｂ０～ｂ３が「１０１０」であればマッハツェンダ干渉計の出力光の強度は「５（＝１＋０＋４＋０）」であり、ビットｂ０～ｂ３が「１１０１」であればマッハツェンダ干渉計の出力光の強度は「１１（＝１＋２＋０＋８）」である。すなわち、ビットｂ０～ｂ３に応じて１６ＰＡＭが実現される。

【0020】

なお、以下の記載では、送信データを表す電気信号が与えられる電極（即ち、位相シフタとして使用される電極）を「セグメント」と呼ぶことがある。すなわち、図２に示す光変調器は、セグメントＳ１～Ｓ４を備える。

【0021】

このように、光変調器は、信号ｂ０～ｂ３に基づいて入力光の位相を制御することで、送信データを表す光信号を生成する。但し、各セグメントに与えられる信号ｂ０～ｂ３のタイミングが適切に調整されていないと、（出力）光信号の品質が低下する。例えば、各セグメントに与えられる信号ｂ０～ｂ３のタイミングが適切に調整されていないと、（出力）光信号の波形が崩れる。よって、光変調器は、各セグメントに与えられる信号ｂ０～ｂ３のタイミングを適切に調整するために、図２（ｂ）に示すように、遅延素子τ１～τ３を備える。遅延素子τ１～τ３は、それぞれ信号ｂ１～ｂ３を遅延させる。

【0022】

光信号の品質を高くするためには、信号ｂ０～ｂ３のタイミングは、以下の条件を満足するように調整されることが好ましい。
（１）信号ｂ０がセグメントＳ１に到着するタイミングと信号ｂ１がセグメントＳ２に到着するタイミングとの差分は、「光がセグメントＳ１の入力端からセグメントＳ２の入力端まで伝搬する時間（以下、「伝搬時間Ｓ１＿Ｓ２」）」である。
（２）信号ｂ０がセグメントＳ１に到着するタイミングと信号ｂ２がセグメントＳ３に到着するタイミングとの差分は、「光がセグメントＳ１の入力端からセグメントＳ３の入力端まで伝搬する時間（以下、「伝搬時間Ｓ１＿Ｓ３」）」である。
（３）信号ｂ０がセグメントＳ１に到着するタイミングと信号ｂ３がセグメントＳ４に到着するタイミングとの差分は、「光がセグメントＳ１の入力端からセグメントＳ４の入力端まで伝搬する時間（以下、「伝搬時間Ｓ１＿Ｓ４」）」である。

【0023】

例えば、図２（ｃ）に示すように、セグメントＳ１、Ｓ２、Ｓ３、Ｓ４の長さがそれぞれ「Ｌ（１００μｍ）」「２Ｌ（２００μｍ）」「４Ｌ（４００μｍ）」「８Ｌ（８００μｍ）」であるものとする。セグメント間のギャップが「Ｌｇ（５０μｍ）」であり、光導波路の群屈折率Ｎｇを４．３とする。ｃは、真空中での光の速度を表す。この場合、各伝搬時間は、以下のように計算される。
伝搬時間Ｓ１＿Ｓ２＝（Ｌ＋Ｌｇ）×Ｎｇ／ｃ～２．１５ｐ秒
伝搬時間Ｓ１＿Ｓ３＝（３Ｌ＋２Ｌｇ）×Ｎｇ／ｃ～５．７３ｐ秒
伝搬時間Ｓ１＿Ｓ４＝（７Ｌ＋３Ｌｇ）×Ｎｇ／ｃ～１２．２ｐ秒

【0024】

そして、遅延素子τ１、τ２、τ３の遅延時間がそれぞれ伝搬時間Ｓ１＿Ｓ２、伝搬時間Ｓ１＿Ｓ３、伝搬時間Ｓ１＿Ｓ４に設定されると、上述の条件（１）～（３）が満たされ、光信号の品質が改善する。しかし、この場合、遅延素子τ１、τ２、τ３の回路構成が互いに異なるので、遅延素子ごとに異なる制御が必要となる。例えば、遅延素子の遅延時間が温度に依存する場合は、温度変化に対して、遅延素子ごとに異なる制御が必要となる。そこで、本発明の実施形態に係わる光変調器は、この問題を解決または緩和する構成を備える。

【0025】

光ＤＡＣ方式によるビット多重は、様々な構成により実現され得る。図３（ａ）に示す構成では、セグメントの長さを変えることでビット多重が実現される。すなわち、下位のビットのセグメントは短く形成され、上位のビットのセグメントは長く形成される。この例では、ビットｂ０がＬＳＢであり、ビットｂ２がＭＳＢである。この場合、セグメントＳ２の長さはセグメントＳ１の２倍であり、セグメントＳ３の長さはセグメントＳ２の２倍である。

【0026】

図３（ｂ）に示す構成では、セグメントの数を変えることでビット多重が実現される。すなわち、下位のビットに対して設けられるセグメントの数は少なく、上位のビットに対して設けられるセグメントの数は多い。この例では、ビットｂ０に対して１個のセグメント（Ｓ１）が設けられ、ビットｂ１に対して２個のセグメント（Ｓ２ａ、Ｓ２ｂ）が設けられ、ビットｂ２に対して４個のセグメント（Ｓ３ａ～Ｓ３ｄ）が設けられている。ただし、各セグメントの長さは互いに同じである。なお、図３（ａ）および図３（ｂ）に示す構成は、組み合わせることが可能である。

【0027】

図３（ｃ）に示す構成では、セグメントに印加する電気信号の電圧を変えることでビット多重が実現される。すなわち、下位のビットに対応するセグメントに印加される信号の電圧は低く、上位のビットに対応するセグメントに印加される信号の電圧は高い。この例では、セグメンＳ１の印加電圧は１Ｖであり、セグメンＳ２の印加電圧は２Ｖであり、セグメンＳ３の印加電圧は４Ｖである。なお、図３（ａ）～図３（ｃ）に示す構成は、任意に組み合わせることが可能である。

【0028】

＜実施形体＞
図４は、本発明の実施形態に係わる光変調器の一例を示す。本発明の実施形態に係わる光変調器１は、図２（ａ）を参照して説明したように、マッハツェンダ干渉計を備える。マッハツェンダ干渉計は、入力光導波路、第１アーム光導波路、第２アーム光導波路、出力光導波路を備える。そして、各アーム導波路に対して、セグメントＳ１～Ｓ４が設けられている。各セグメントＳ１～Ｓ４は、電気信号が印加される電極に相当する。

【0029】

ＤＳＰ１０は、送信データを生成する。この実施例では、各シンボルが４ビットのデータを伝送する。よって、ＤＳＰ１０は、シンボル毎に送信データｂ０～ｂ３を生成する。そして、送信データｂ０～ｂ３は、それぞれデジタルドライバを介して対応するセグメントＳ１～Ｓ４に与えられる。ただし、送信データｂ１～ｂ３は、それぞれ、遅延素子τ１～τ３により遅延される。遅延素子τ１～τ３の構成および遅延時間については、後で説明する。

【0030】

各デジタルドライバの出力信号は、対応するセグメントＳ１～Ｓ４に与えられる。ここで、各信号は、それぞれ対応するセグメント（即ち、電極）の入力端に印加される。具体的には、ビットｂ０を表す信号ｂ０は、セグメントＳ１の（光入力信号の）入力端に印加される。同様に、信号ｂ１は、セグメントＳ２の入力端に印加され、信号ｂ２は、セグメントＳ３の入力端に印加され、信号ｂ３は、セグメントＳ４の入力端に印加される。なお、「入力端」は、入力端の近傍を含むものとする。

【0031】

セグメントＳ１～Ｓ４の長さは、互いに異なる。具体的には、セグメントＳ２の長さＬ２は、セグメントＳ１の長さＬ１の２倍である。セグメントＳ３の長さＬ３は、セグメントＳ２の長さＬ２の２倍である。セグメントＳ４の長さＬ４は、セグメントＳ３の長さＬ２の２倍である。セグメント間のギャップは、下記の（１）式を満足するように決定される。
Ｌ１×Ｎｓ＋Ｌｇ１×Ｎｐ＝Ｌ２×Ｎｓ＋Ｌｇ２×Ｎｐ＝Ｌ３×Ｎｓ＋Ｌｇ３×Ｎｐ
・・・（１）

【0032】

ここで、Ｌｇ１は、セグメントＳ１、Ｓ２間のギャップを表し、Ｌｇ２は、セグメントＳ２、Ｓ３間のギャップを表し、Ｌｇ３は、セグメントＳ３、Ｓ４間のギャップを表す。また、Ｎｐは、電極が設けられていない領域における光導波路の群屈折率を表す。Ｎｓは、電極が設けられている領域（即ち、セグメント領域）における光導波路の群屈折率を表す。ここで、アーム導波路の断面形状は、特に限定されるものではないが、例えば、矩形である。ただし、電極が設けられている領域（即ち、セグメント領域）においては、アーム導波路はリブ導波路である。この場合、セグメント領域における光導波路の屈折率Ｎｓは、電極が設けられていない領域における光導波路の屈折率Ｎｐと異なることがある。

【0033】

なお、群屈折率Ｎｐと群屈折率Ｎｓとが互いに同じであるときは、（１）式は、下記（２）式のように簡略化される。
Ｌ１＋Ｌｇ１＝Ｌ２＋Ｌｇ２＝Ｌ３＋Ｌｇ３・・・（２）

【0034】

また、（１）式は、光変調器が４個のセグメントを備えるケースを表しているが、一般化すると（３）式で表される。
Ｌｉ×Ｎｓ＋Ｌｇｉ×Ｎｐ＝所定の定数・・・（３）

【0035】

（３）式において、「Ｌｉ×Ｎｓ」は、セグメント領域Ｓｉを通過する光に対する光パス長を表す。ｉは、各セグメントを識別する変数であり、図４に示す構成では１、２、または３である。「Ｌｇｉ×Ｎｐ」は、セグメントＳｉとセグメントＳｉ＋１との間のギャップ区間の光パス長を表す。すなわち、「Ｌｉ×Ｎｓ＋Ｌｇｉ×Ｎｐ」は、セグメントＳｉの入力端からセグメントＳｉ＋１の入力端までの光パス長を表す。したがって、（３）式は、各セグメントの入力端から対応する次のセグメントの入力端までの光パス長が互いに同じであることを表している。

【0036】

以下の記載では、あるセグメントの入力端から次のセグメントの入力端までの光パス長を「基準光パス長」と呼ぶことがある。本発明の実施形態では、各セグメントの基準光パス長は一定である。また、あるセグメントの入力端から次のセグメントの入力端までの間の光の伝搬遅延は、基準光パス長を光速で割算することで得られる。以下の記載では、この割算の結果（すなわち、伝搬遅延）を「基準遅延τ０」と呼ぶことがある。

【0037】

他方、光変調器１が生成する光信号の品質を高くするためには、上述したように、信号ｂ０～ｂ３のタイミングが以下の条件を満足するように調整されることが好ましい。
（１）信号ｂ０がセグメントＳ１に到着するタイミングと信号ｂ１がセグメントＳ２に到着するタイミングとの差分は、「光がセグメントＳ１の入力端からセグメントＳ２の入力端まで伝搬する時間（以下、「伝搬時間Ｓ１＿Ｓ２」）」である。
（２）信号ｂ０がセグメントＳ１に到着するタイミングと信号ｂ２がセグメントＳ３に到着するタイミングとの差分は、「光がセグメントＳ１の入力端からセグメントＳ３の入力端まで伝搬する時間（以下、「伝搬時間Ｓ１＿Ｓ３」）」である。
（３）信号ｂ０がセグメントＳ１に到着するタイミングと信号ｂ３がセグメントＳ４に到着するタイミングとの差分は、「光がセグメントＳ１の入力端からセグメントＳ４の入力端まで伝搬する時間（以下、「伝搬時間Ｓ１＿Ｓ４」）」である。

【0038】

ここで、図４に示す構成においては、伝搬時間Ｓ１＿Ｓ２（光がセグメントＳ１の入力端からセグメントＳ２の入力端まで伝搬する時間）は「τ０」である。また、（１）式または（３）式を満足するようにセグメントＳ１～Ｓ４が形成されているので、伝搬時間Ｓ１＿Ｓ３（光がセグメントＳ１の入力端からセグメントＳ３の入力端まで伝搬する時間）は「２×τ０」である。さらに、伝搬時間Ｓ１＿Ｓ４（光がセグメントＳ１の入力端からセグメントＳ４の入力端まで伝搬する時間）は「３×τ０」である。

【0039】

したがって、図４に示す光変調器１においては、遅延素子τ１の遅延時間が「τ０」に設定され、遅延素子τ２の遅延時間が「２×τ０」に設定され、遅延素子τ３の遅延時間が「３×τ０」に設定される。なお、この実施例では、遅延素子τ１～τ３が存在しないときに、ＤＳＰ１０とマッハツェンダ干渉計との間の信号ｂ０～ｂ３の伝搬時間が互いに同じであるものとする。すなわち、ＤＳＰ１０とマッハツェンダ干渉計との間の信号ｂ０～ｂ３のスキューはゼロであるものとする。

【0040】

このように、光変調器１においては、遅延素子τ１、τ２、τ３の遅延時間は、いずれも基準遅延τ０の整数倍である。よって、遅延素子τ１～τ３は、それぞれ、１または複数の遅延素子τ０で実現できる。なお「遅延素子τ０」は、遅延時間がτ０である遅延素子を表す。

【0041】

具体的には、図５に示すように、信号ｂ１を遅延させる遅延素子τ１は、１個の遅延素子τ０で実現される。また、信号ｂ２を遅延させる遅延素子τ２は、２個の遅延素子τ０を直列に接続することで実現される。更に、信号ｂ３を遅延させる遅延素子τ３は、３個の遅延素子τ０を直列に接続することで実現される。このように、すべての遅延素子が同じ構成なので、複数種類の遅延素子を備える図２に示す構成と比較して、遅延時間の制御が簡単になる。例えば、遅延素子の遅延時間が温度に依存するものとする。この場合、図４～図５に示す構成においては、温度変化に対して、同じ制御方法ですべての遅延素子の遅延時間を適切に調整できる。

【0042】

なお、図５に示す実施例では、各信号ｂ１～ｂ３が遅延素子により直接的に遅延させられるが、本発明の実施形態はこの構成に限定されるものではない。例えば、図６に示す実施例では、信号ｂ０～ｂ３は、それぞれ対応するフリップフロップ回路ＦＦ０～ＦＦ３を介してマッハツェンダ干渉計に導かれる。ここで、各フリップフロップ回路ＦＦ０～ＦＦ３は、入力信号をいったん保持し、クロック信号に同期してその信号を出力する。したがって、フリップフロップ回路ＦＦ０～ＦＦ３に与えられるクロック信号のタイミングを制御すれば、信号ｂ０～ｂ３のタイミングが調整される。

【0043】

具体的には、クロック信号は、フリップフロップ回路ＦＦ０に与えられ、１個の遅延素子τ０を介してフリップフロップ回路ＦＦ１に与えられ、２個の遅延素子τ０を介してフリップフロップ回路ＦＦ２に与えられ、３個の遅延素子τ０を介してフリップフロップ回路ＦＦ３に与えられる。したがって、信号ｂ１、信号ｂ２、信号ｂ３は、それぞれ、信号ｂ０に対して「τ０」「２×τ０」「３×τ０」だけ遅延する。すなわち、マッハツェンダ干渉計に到着する信号ｂ０～ｂ３のタイミングは、図５に示す構成および図６に示す構成において実質的に互いに同じである。なお、この実施例においても、遅延素子τ１～τ３およびフリップフロップ回路ＦＦ０～ＦＦ３が存在しないときに、ＤＳＰ１０とマッハツェンダ干渉計との間の信号ｂ０～ｂ３の伝搬時間が互いに同じであるものとする。すなわち、ＤＳＰ１０とマッハツェンダ干渉計との間の信号ｂ０～ｂ３のスキューはゼロであるものとする。

【0044】

図７は、遅延素子の実施例を示す。遅延素子τ０は、特に限定されるものではないが、例えば、インバータ回路により実現される。図７（ａ）に示す実施例では、遅延素子τ０は、直列に接続される２個のインバータ回路により実現される。各インバータ回路は、例えば、直流電源とグランドとの間に設けられる１組のトランジスタにより構成される。この場合、インバータ回路は、１個のｎＭＯＳトランジスタおよびｐＭＯＳトランジスタにより構成される。そして、図５に示す構成では、各信号ｂ０～ｂ３が図７（ａ）に示す回路に入力される。図６に示す構成では、クロック信号が図７（ａ）に示す回路に入力される。

【0045】

なお、必要な遅延時間を実現するために、図７（ａ）に示す回路を複数直列に設けてもよい。例えば、遅延素子τ０として必要な遅延時間が１０ｐ秒であり、図７に示す回路の遅延時間が５ｐ秒であるものとする。この場合、図７に示す回路を直列に２つ接続することにより遅延素子τ０が実現される。

【0046】

遅延素子τ０は、図７（ａ）に示す回路に限定されない。例えば、図７（ｂ）に示すように、インバータ回路間の信号線を、可変容量コンデンサを介してグランドに接続してもよい。この場合、前段のインバータ回路の出力信号の立ち上りエッジまたは立ち下がりエッジが緩やかになる。そして、後段のインバータ回路において、その立ち上りエッジまたは立ち下がりエッジが再生される。このとき、コンデンサの容量に対応する遅延が生成される。

【0047】

このように、本発明の実施形態に係わる光変調器においては、光変調器の駆動信号として使用される電気信号ｂ０～ｂ３のタイミングを調整する複数の遅延素子が、同じ構成の回路で実現される。よって、例えば、周囲の温度が変化したときに、複数の遅延素子の遅延時間を一括して調整できる。例えば、図７（ａ）に示す構成では、直流電源の電圧を調整することで、すべての遅延素子τ０の遅延時間を等しく調整できる。また、図７（ｂ）に示す構成では、各コンデンサの容量を制御することで、すべての遅延素子τ０の遅延時間を等しく調整できる。可変容量コンデンサの容量は、電流または電圧を制御することで調整される。

【0048】

図８は、セグメントの構成のバリエーションを示す。図８（ａ）は、セグメント長で重みを付ける構造（図３（ａ））であり、図８（ｂ）は、セグメント長およびセグメント数で重みを付ける構成（図３（ａ）および図３（ｂ）の組合せ）である。尚、図８（ａ）に示す構成では、送信データの各ビットに対してそれぞれ１つのセグメントが設けられる。例えば、図４～図６に示す光変調器は、図８（ａ）に示す構成の一例である。

【0049】

図８（ａ）に示す構成においては、セグメントの長さを変えることでビット多重が実現される。すなわち、下位ビットに対して短いセグメントが設けられ、上位ビットに対して長いセグメントが設けられる。具体的には、ｉ番目のビットに対応するセグメントの長さは、ｉ－１番目のビットに対応するセグメントの長さの２倍である。換言すると、ビット０（即ち、ＬＳＢ）に対応するセグメントの長さが「Ｌ」である場合、ビットｉ（ｉ＝１～ｎ―１）対応するセグメントの長さは「２^ｉ×Ｌ」である。したがって、例えば、ビットｂ１に対応するセグメントの長さはビットｂ０に対応するセグメントの長さの２倍であり、ビットｂ２に対応するセグメントの長さはビットｂ１に対応するセグメントの長さの２倍である。また、各セグメントの間のギャップは、（１）式または（３）式で表したように、各セグメントの入力端から次のセグメントの入力端までの光パス長が一定になるように決定される。よって、短いセグメントの出力側のギャップは大きくなり、長いセグメントの出力側のギャップは小さくなる。

【0050】

図８（ｂ）に示す構成においては、セグメントの個数を変えることでビット多重が実現される。ただし、図８（ｂ）に示す例では、ビット０～ｍ－１に対してセグメントの長さを変える方式が適用され、ビットｍ～ｎ－１に対してセグメントの個数を変える方式が適用されている。即ち、ビット０～ｍ－１に対しては、長さが異なるセグメントＳ１～Ｓｍが設けられる。一方、ビットｍ～ｎ－１に対しては、それぞれ複数のセグメントが設けられる。具体的には、ビットｊ（ｊ＝ｍ～ｎ―１）に対応する位相シフタは、２^{ｊ－ｍ＋１}個のセグメントから構成される。例えば、ビットｍに対応する位相シフタは２個のセグメントから構成され、ビットｎ－１に対応する位相シフタは２^ｎ－ｍ個のセグメントから構成される。

【0051】

図８（ｂ）に示す構成において、ビットｍ以降は、各セグメントの長さは互いに同じである。図８に示す実施例では、ビットｍ～ｎ－１に対して設けられる各位相シフタを構成する各セグメントの長さは、セグメントＳｍと同じである。

【0052】

また、各セグメントの間のギャップは、図８（ｂ）に示す構成においても、（１）式または（３）式を満足するように決定される。ここで、ビットｍ以降の構成は、各セグメントの長さは互いに同じである。よって、各ギャップの大きさも同じである。具体的には、図８に示すビットｍ以降の構成の各ギャップの大きさは、セグメントＳｍとその次のセグメントとの間のギャップと同じである。

【0053】

さらに、この構成において、１つのビットに対して複数のセグメントが設けられる場合、それら複数のセグメントに同じ信号が与えられる。ただし、複数のセグメントに与えられる複数の信号は、光の伝搬時間を考慮してタイミングが調整される。

【0054】

なお、この構成と比較して、図８（ａ）に示す構成においては、セグメント数が少なくなるので、回路素子（フリップフロップ回路ＦＦ、遅延素子τ０、デジタルドライバ）の個数が少なくなる。ただし、図８（ａ）に示す構成においては、各シンボルが伝送するデータのビットの数が多くなると、ＭＳＢに対応するセグメント長が長くなる。そして、セグメント長が長くなると、駆動信号の作用がセグメント全体に均等に作用しなくなるおそれがある。したがって、各シンボルが伝送するデータのビットの数が多いケースでは、ＭＳＢまたはＭＳＢに近いビットに対応する位相シフタを複数のセグメントで構成することが好ましいことがある。

【0055】

図９は、セグメント長による重み付けおよびセグメント数による重み付けを組み合わせた光変調器の一例を示す。図９に示す光変調器は、図６に示す光変調器と同等の光信号を生成することができる。ただし、図６に示すセグメントＳ４は、図９においては、２つのセグメントＳ４ａおよびセグメントＳ４ｂに置き換えられている。すなわち、ビットｂ３に対して２個のセグメントＳ４ａ、Ｓ４ｂが設けられる。各セグメントＳ４ａ、Ｓ４ｂの長さは、セグメントＳ３と同じである。すなわち、セグメントＳ４ａの長さおよびセグメントＳ４ｂの長さの和は、セグメントＳ３の２倍である。また、セグメントＳ４ａ、Ｓ４ｂ間のギャップの大きさは、セグメントＳ３とセグメントＳ４ａとの間のギャップと同じである。また、ビットｂ３を表す信号は、フリップフロップ回路ＦＦ３、ＦＦ４を介してそれぞれセグメントＳ４ａ、Ｓ４ｂに与えられる。

【0056】

ここで、光がアーム導波路を介してセグメントＳ４ａの入力端からセグメントＳ４ｂの入力端まで伝搬する時間は、光がアーム導波路を介してセグメントＳ３の入力端からセグメントＳ４ａの入力端まで伝搬する時間と同じである。すなわち、フリップフロップ回路ＦＦ３を介してセグメントＳ４ａに与えられる信号ｂ３のタイミングとフリップフロップ回路ＦＦ４を介してセグメントＳ４ｂに与えられる信号ｂ３のタイミングとの差分は、フリップフロップ回路ＦＦ２を介してセグメントＳ３に与えられる信号ｂ２のタイミングとフリップフロップ回路ＦＦ３を介してセグメントＳ４ａに与えられる信号ｂ３のタイミングとの差分と同じであることが要求される。したがって、フリップフロップ回路ＦＦ３に与えられるクロック信号のタイミングとフリップフロップ回路ＦＦ４に与えられるクロック信号のタイミングとの差分はτ０である。

【0057】

なお、上述の実施例では、光の伝搬方向において、ＬＳＢに対応するセグメントからＭＳＢに対応するセグメントが順番に並べられるが、本発明の実施形態はこの構成に限定されるものではない。すなわち、各ビットに対応するセグメントは、任意の順番で並べることが可能である。例えば、光の伝搬方向において、ＭＳＢに対応するセグメントからＬＳＢに対応するセグメントが順番に並べられるようにしてもよい。

【0058】

ＤＳＰ１０により生成される信号は、対応するセグメントに与えられる。ただし、集中定数型の光変調器においては、光信号の品質は、セグメント上で電気信号が与えられる位置に依存する場合がある。具体的には、セグメントの入力端に電気信号が与えられたときに、光信号の品質が高くなる。なお、「入力端」は、入力端の近傍を含むものとする。

【0059】

図１０は、セグメント長と光応答の関係を表す。横軸は、セグメントに与えられる電気信号の周波数を表す。図１０（ａ）は、セグメントの入力端に電気信号が与えられたときの光応答を表し、図１０（ｂ）は、セグメントの出力端に電気信号が与えられたときの光応答を表す。なお、セグメントの入力端に電気信号が与えられると、セグメント内で光および電気信号が同じ方向に伝搬する。一方、セグメントの出力端に電気信号が与えられると、セグメント内で光および電気信号が互いに逆方向に伝搬する。

【0060】

図１０に示すように、セグメント長が短い場合は、光応答は電気信号が印加される位置にさほど依存しない。ところが、セグメント長が長くなると、光応答は、電気信号が印加される位置に依存する。具体的には、セグメント長が０．５～１ｍｍである場合、電気信号が入力端に印加されるケースと比較し、電気信号が出力端に印加されるケースの方が、光応答が悪くなる。したがって、光変調器の駆動信号として使用される電気信号は、各セグメントの入力端に与えられることが好ましい。

【0061】

図１１は、光変調器の導波路および電極の構成例を示す。「Ｓ」は信号パッドを表し、「Ｇ」はグランドパッドを表す。斜線領域は、電極（すなわち、セグメント）を表す。

【0062】

セグメントＳ２の電極の長さは、セグメントＳ１の電極の長さの２倍である。セグメントＳ３の電極の長さは、セグメントＳ２の電極の長さの２倍である。セグメントＳ３、Ｓ４ａ、Ｓ４ｂの電極の長さは、互いに同じである。電極間のギャップは、（１）式または（３）式を満足するように決定される。すなわち、各電極の入力端から次の電極の入力端までの光パス長が一定になるようにギャップが設定される。

【0063】

信号パッドＳは、対応する電極の入力端の近傍に配置される。各セグメントＳ１～Ｓ４ｂの信号パッドＳは、等間隔で配置されることが好ましい。そして、信号パッドＳは、導電率の高い材料により対応する電極に電気的に接続される。グランドパッドＧも、導電率の高い材料により対応する電極に電気的に接続される。各パッドは、たとえば、フリップチップボンディングにより信号配線パターンまたはグランドパターンに電気的に接続される。

【0064】

図１２は、光変調器の遅延調整回路の構成例を示す。図１２に示す構成においては、光変調器の駆動信号として使用される電気信号は、フリップフロップ回路Ｆを介して対応するセグメントに与えられる。そして、各電気信号のタイミングは、対応するフリップフロップ回路Ｆに入力されるクロック信号ＣＬＫを遅延させることにより調整される。なお、図１２（ａ）に示す光変調器は、４ビットの送信データｂ０～ｂ３を伝送する光信号を生成する。信号ｂ１はセグメントＳ２に与えられ、信号ｂ２はセグメントＳ３に与えられ、信号ｂ３はセグメントＳ４ａ、Ｓ４ｂに与えられる。図１２（ｂ）に示す光変調器は、５ビットの送信データｂ０～ｂ４を伝送する光信号を生成する。信号ｂ１はセグメントＳ２に与えられ、信号ｂ２はセグメントＳ３に与えられ、信号ｂ３はセグメントＳ４ａ、Ｓ４ｂに与えられ、信号ｂ４はセグメントＳ５ａ～Ｓ５ｄに与えられる。

【0065】

図９または図１１に示すケースと同様に、セグメントＳ２の長さはセグメントＳ１の２倍であり、セグメントＳ３の長さはセグメントＳ２の２倍である。各セグメントＳ４ａ、Ｓ４ｂの長さは、セグメントＳ３と同じである。更に、図１２（ｂ）に示すケースでは、各セグメントＳ５ａ～Ｓ５ｄの長さは、セグメントＳ３と同じである。

【0066】

セグメント間のギャップは、（１）式または（３）式を満足するように、各セグメントの入力端から次のセグメントの入力端までの光パス長が一定になるように設定される。よって、各セグメントに与えられる信号に対する遅延時間は、基準遅延τ０の整数倍で表される。すなわち、各セグメントに与えられる信号に対する遅延時間は、それぞれ、１または複数の遅延素子τにより実現される。遅延素子τの遅延時間は、基準遅延τ０である。具体的には、セグメントＳ１に対応するフリップフロップ回路Ｆにクロック信号ＣＬＫが入力されるとき、セグメントＳ２に対応するフリップフロップ回路Ｆには１個の遅延素子τを介してクロック信号ＣＬＫが入力され、セグメントＳ３に対応するフリップフロップ回路Ｆには３個の遅延素子τを介してクロック信号ＣＬＫが入力され、セグメントＳ４ａに対応するフリップフロップ回路Ｆには３個の遅延素子τを介してクロック信号ＣＬＫが入力され、セグメントＳ４ｂに対応するフリップフロップ回路Ｆには４個の遅延素子τを介してクロック信号ＣＬＫが入力される。さらに、図１２（ｂ）に示すケースでは、セグメントＳ５ａに対応するフリップフロップ回路Ｆには５個の遅延素子τを介してクロック信号ＣＬＫが入力され、セグメントＳ５ｂに対応するフリップフロップ回路Ｆには６個の遅延素子τを介してクロック信号ＣＬＫが入力され、セグメントＳ５ｃに対応するフリップフロップ回路Ｆには７個の遅延素子τを介してクロック信号ＣＬＫが入力され、セグメントＳ５ｄに対応するフリップフロップ回路Ｆには８個の遅延素子τを介してクロック信号ＣＬＫが入力される。

【0067】

図１３は、光変調器の遅延調整回路の他の構成例を示す。なお、セグメントの構成は、図１２および図１３において同じである。

【0068】

図１３に示すケースでは、クロック信号ＣＬＫは、直列に接続された複数の遅延素子τを通過する。そして、セグメントＳ１に対応するフリップフロップ回路Ｆにクロック信号ＣＬＫが遅延素子を通過することなく入力されるとき、１番目の遅延素子τの出力信号がセグメントＳ２に対応するフリップフロップ回路Ｆに入力され、２番目の遅延素子τの出力信号がセグメントＳ３に対応するフリップフロップ回路Ｆに入力される。同様に、ｉ番目の遅延素子τの出力信号が、ｉ＋１番目のセグメントに対応するフリップフロップ回路に入力される。この構成によれば、図１２に示す構成と比較して、遅延素子τの数が少なくなる。

【0069】

なお、図１３に示すように、送信データを表す電気信号がデジタルドライバＤＲにより分岐されるときは、デジタルドライバＤＲにおいて発生する遅延時間を補償するためのバッファアンプＢＡが設けられる。この構成により、各電気信号のパス長が互いに等しくなる。また、デジタルドライバＤＲおよびバッファアンプＢＡは、セグメントに印加される各ビットの電圧が互いに等しくなるように設計されることが好ましい。

【0070】

図１４は、光変調器の遅延調整回路のさらに他の構成例を示す。なお、セグメントの構成は、図１２（ａ）または図１３（ａ）と同じである。

【0071】

図１４に示す光変調器においては、光変調器の駆動信号として使用される電気信号ｂ０～ｂ３は、遅延素子により直接遅延される。即ち、図１４（ａ）に示すように、信号ｂ１は１個の遅延素子τにより遅延され、信号ｂ２は２個の遅延素子τにより遅延される。また、セグメントＳ４ａに印加される信号ｂ３は３個の遅延素子τにより遅延され、セグメントＳ４ｂに印加される信号ｂ３は４個の遅延素子τにより遅延される。

【0072】

信号ｂ３は、図１４（ｂ）に示すように、３個の遅延素子τにより遅延された後に、デジタルドライバＤＲにより分岐されてもよい。この場合、デジタルドライバＤＲの出力信号の一方は、遅延素子を介することなくセグメントＳ４ａに導かれ、デジタルドライバＤＲの出力信号の他方は、１個の遅延素子τを介してセグメントＳ４ｂに導かれる。この構成によれば、遅延素子の個数が削減される。なお、図１４（ｂ）に示すように、デジタルドライバＤＲを使用して信号が分岐されるときは、デジタルドライバＤＲにおいて発生する遅延時間を補償するためのバッファアンプＢＡが設けられる。

【0073】

図１５は、ＱＡＭ変調器の一例を示す。この例では、光変調器２は、偏波多重光信号を生成する。すなわち、光変調器２は、Ｘ偏波変調器およびＹ偏変調器を備える。Ｘ偏波変調器およびＹ偏変調器は、それぞれ、ＩＱ変調器である。すなわち、Ｘ偏波変調器は、ＸＩ変調器およびＸＱ変調器を備え、Ｙ偏波変調器は、ＹＩ変調器およびＹＱ変調器を備える。そして、ＸＩ変調器、ＸＱ変調器、ＹＩ変調器、ＹＱ変調器は、それぞれ、図９に示す構成により実現される。この実施例では、ＸＩ変調器、ＸＱ変調器、ＹＩ変調器、ＹＱ変調器は、それぞれ、シンボル毎に４ビットのデータを送信する。

【0074】

ＤＳＰ１０は、各ＸＩ変調器、ＸＱ変調器、ＹＩ変調器、ＹＱ変調器に対して送信データｂ０～ｂ３を生成する。すなわち、ＸＩ変調器に対してデータＸＩ＿ｂ０～ＸＩ＿ｂ３が生成され、ＸＱ変調器に対してデータＸＱ＿ｂ０～ＸＱ＿ｂ３が生成され、ＹＩ変調器に対してデータＹＩ＿ｂ０～ＹＩ＿ｂ３が生成され、ＹＱ変調器に対してデータＹＱ＿ｂ０～ＹＱ＿ｂ３が生成される。ＤＳＰ１０により生成される送信データｂ０～ｂ３は、遅延調整回路２０を介して対応する変調器に与えられる。なお、図１５においては、ＸＩ変調器に与える信号を遅延させる遅延調整回路２０（２０ＸＩ）のみが描かれているが、実際には、ＸＩ変調器、ＸＱ変調器、ＹＩ変調器、ＹＱ変調器に対してそれぞれ遅延調整回路２０が設けられる。

【0075】

ＸＩ変調器、ＸＱ変調器、ＹＩ変調器、ＹＱ変調器は、それぞれ、４ビットのデータを表す振幅変調光信号を生成する。例えば、１６ＰＡＭ光信号が生成される。そして、各偏波において、Ｉ成分およびＱ成分は、例えば、π／２の位相差で合波される。この結果、各偏波において２５６ＱＡＭ（Quadrature Amplitude Modulated）光信号が生成される。さらに、Ｘ偏波変調器の出力光信号およびＹ偏変調器の出力光信号が偏波ビームコンバイナＰＢＣにより合波され、偏波多重光信号が生成される。

【0076】

なお、図１５に示す実施例では、フリップフロップ回路Ｆに入力されるクロック信号のタイミングが調整されるが、遅延調整回路２０の構成はこれに限定されるものではない。例えば、遅延調整回路２０において、駆動信号として使用されるデータ信号のタイミングが調整されてもよい。

【0077】

クロック信号を遅延させる構成（以下、クロック遅延方式）は、データ信号を遅延させる構成（以下、データ遅延方式）と比べると、精度の高いタイミング調整が容易である。ただし、クロック遅延方式においては、フリップフロップ回路のサンプリング間隔（例えば、クロック周期）よりも大きな遅延を生成できないことがある。よって、例えば、シンボル毎に伝送されるビット数が多く、セグメント数が多い場合には、データ遅延方式の方が有利なことがある。

【0078】

図１６は、本発明の実施形態に係わる光変調器が使用される光通信システムの一例を示す。この実施例では、送信装置３０は、図１５に示す光変調器２を備える。そして、送信装置３０は、送信データを伝送する偏波多重光信号を生成する。偏波多重光信号は、光伝送路を介して受信装置４０に伝送される。

【0079】

受信装置４０は、受信光信号からデータを再生する。偏波ビームスプリッタＰＢＳは、受信光信号を互いに直交する成分に分離する。９０度ハイブリッド回路は、コヒーレント受信器であり、局発光源ＬＤにより生成される局発光を利用して、Ｉ成分およびＱ成分を互いに分離する。受光器ＰＤは、受信光信号を電気信号に変換する。アナログデジタル変換器ＡＤＣは、受信光信号を表す電気信号をデジタル信号に変換する。ＤＳＰ５０は、受信光信号を表すデジタル信号に基づいて、各シンボルが配置された信号点を検出し、検出した信号点の位相および振幅からデータを再生する。

【0080】

ＤＳＰ５０は、受信光信号の品質を表すＱ値を検出する。Ｑ値は、特に限定されるものではないが、受信光信号の波形の歪であってもよいし、光Ｓ／Ｎ比であってもよいし、誤り率であってもよい。そして、ＤＳＰ５０は、検出したＱ値を送信装置３０に通知する。すなわち、受信光信号の品質を表すＱ値が、受信装置４０から送信装置３０にフィードバックされる。なお、Ｑ値は、定期的に送信装置３０に通知される。

【0081】

送信装置３０において、ＤＳＰ１０は、受信装置４０から通知されるＱ値に基づいて遅延調整回路２０を制御する。具体的には、ＤＳＰ１０は、Ｑ値が改善されるように遅延調整回路２０を制御する。例えば、遅延調整回路２０が図７（ａ）に示す遅延素子回路を備えるときは、ＤＳＰ１０は、Ｑ値に基づいて直流電源の電圧を調整してもよい。また、遅延調整回路２０が図７（ｂ）に示す遅延素子回路を備えるときは、ＤＳＰ１０は、Ｑ値に基づいて可変コンデンサの容量を調整してもよい。

【0082】

このフィードバック制御により、光変調器に与えられる複数の電気信号のタイミングが最適化され、光信号の品質が改善する。ここで、本発明の実施形態においては、遅延調整回路２０に実装される複数の遅延素子が同じ回路構成である。したがって、光変調器を駆動する複数の電気信号のタイミングを調整する回路の制御の複雑さが緩和される。

【符号の説明】

【0083】

１ 光変調器
１０、５０ デジタル信号処理器（ＤＳＰ）
２０ 遅延調整回路
３０ 送信装置
４０ 受信装置

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】