IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 株式会社FLOSFIAの特許一覧

<>
  • 特許-通電機構およびその通電方法 図1
  • 特許-通電機構およびその通電方法 図2
  • 特許-通電機構およびその通電方法 図3
  • 特許-通電機構およびその通電方法 図4
  • 特許-通電機構およびその通電方法 図5
  • 特許-通電機構およびその通電方法 図6
  • 特許-通電機構およびその通電方法 図7
  • 特許-通電機構およびその通電方法 図8
  • 特許-通電機構およびその通電方法 図9
  • 特許-通電機構およびその通電方法 図10
  • 特許-通電機構およびその通電方法 図11
  • 特許-通電機構およびその通電方法 図12
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-03-12
(45)【発行日】2024-03-21
(54)【発明の名称】通電機構およびその通電方法
(51)【国際特許分類】
   H01L 29/12 20060101AFI20240313BHJP
   H01L 29/78 20060101ALI20240313BHJP
   H01L 21/66 20060101ALI20240313BHJP
   H01L 29/24 20060101ALI20240313BHJP
   H01L 29/786 20060101ALI20240313BHJP
   H01L 29/872 20060101ALI20240313BHJP
   H01L 29/861 20060101ALI20240313BHJP
   H01L 29/868 20060101ALI20240313BHJP
   H01L 21/329 20060101ALI20240313BHJP
   H01L 29/47 20060101ALI20240313BHJP
   H01L 21/336 20060101ALI20240313BHJP
   C30B 29/16 20060101ALI20240313BHJP
   C30B 25/14 20060101ALI20240313BHJP
【FI】
H01L29/78 652T
H01L21/66 Y
H01L29/78 653A
H01L29/78 652M
H01L29/24
H01L29/78 618B
H01L29/86 301D
H01L29/86 301F
H01L29/91 K
H01L29/91 F
H01L29/91 A
H01L29/86 301P
H01L29/48 D
H01L29/48 F
H01L29/48 P
H01L29/78 658E
C30B29/16
C30B25/14
【請求項の数】 13
(21)【出願番号】P 2020048706
(22)【出願日】2020-03-19
(65)【公開番号】P2021150479
(43)【公開日】2021-09-27
【審査請求日】2023-03-16
【国等の委託研究の成果に係る記載事項】(出願人による申告)平成30年度、防衛装備庁 安全保障技術研究推進制度、産業技術力強化法第17条の適用を受ける特許出願
(73)【特許権者】
【識別番号】511187214
【氏名又は名称】株式会社FLOSFIA
(72)【発明者】
【氏名】沖川 満
(72)【発明者】
【氏名】木口 学
【審査官】石塚 健太郎
(56)【参考文献】
【文献】特開2016-015503(JP,A)
【文献】国際公開第2020/013262(WO,A1)
【文献】特開2008-193063(JP,A)
【文献】特表2009-542004(JP,A)
【文献】特開2019-041107(JP,A)
(58)【調査した分野】(Int.Cl.,DB名)
H01L 29/12
H01L 21/66
H01L 29/78
H01L 29/24
H01L 29/786
H01L 29/872
H01L 29/861
H01L 21/329
H01L 29/47
H01L 21/336
C30B 29/16
C30B 25/14
(57)【特許請求の範囲】
【請求項1】
電極、n-型半導体層および低導電層を少なくとも備える半導体素子を用いて通電する通電機構であって、前記電極と前記n-型半導体層との間に前記低導電層が設けられており、前記低導電層の電気抵抗率が前記n-型半導体層の電気抵抗率の1000倍以上であり、前記通電の際に前記低導電層の少なくとも一部に光を照射する手段を備えることを特徴とする通電機構。
【請求項2】
前記低導電層が、前記電極とコンタクトを形成している請求項1記載の通電機構。
【請求項3】
前記半導体層が、結晶性酸化物半導体を主成分として含む請求項1または2に記載の通電機構。
【請求項4】
前記結晶性酸化物半導体がガリウムおよび/またはイリジウムを含む、請求項3記載の通電機構。
【請求項5】
前記結晶性酸化物半導体が少なくともガリウムを含む、請求項3または4に記載の通電機構。
【請求項6】
前記結晶性酸化物半導体がコランダム構造を有する請求項3~5のいずれかに記載の通電機構。
【請求項7】
前記低導電層が、結晶性酸化物半導体を主成分として含む請求項1~6のいずれかに記載の通電機構。
【請求項8】
前記低導電層が、p型ドーパントを含有する請求項1~7のいずれかに記載の通電機構。
【請求項9】
前記半導体素子が、ダイオードまたはトランジスタである請求項1~8のいずれかに記載の通電機構。
【請求項10】
前記半導体素子が、ジャンクションバリアショットキーダイオードまたはPiNダイオードである請求項1~9のいずれかに記載の通電機構。
【請求項11】
前記半導体素子がパワーデバイスである、請求項1~10のいずれかに記載の通電機構。
【請求項12】
前記半導体素子がノーマリーオフである請求項1~11のいずれかに記載の通電機構。
【請求項13】
電極、n-型半導体層および低導電層を少なくとも備える半導体素子を用いて通電する方法であって、前記電極と前記n-型半導体層との間に前記低導電層が設けられており、前記低導電層の電気抵抗率が前記n-型半導体層の電気抵抗率の1000倍以上であり、前記通電を、前記低導電層の少なくとも一部に光を照射しながら行うことを特徴とする方法。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は、パワーデバイス等として有用な通電機構およびその通電方法に関する。
【背景技術】
【0002】
高耐圧、低損失および高耐熱を実現できる次世代のスイッチング素子として、バンドギャップの大きな酸化ガリウム(Ga)を用いた半導体装置が注目されており、インバータなどの電力用半導体装置への適用が期待されている。しかも、広いバンドギャップからLEDやセンサー等の受発光装置としての応用も期待されている。当該酸化ガリウムはインジウムやアルミニウムをそれぞれ、あるいは組み合わせて混晶することによりバンドギャップ制御することが可能であり、InAlGaO系半導体として極めて魅力的な材料系統を構成している。ここでInAlGaO系半導体とはInAlGa(0≦X≦2、0≦Y≦2、0≦Z≦2、X+Y+Z=1.5~2.5)を示し、酸化ガリウムを内包する同一材料系統として俯瞰することができる。
【0003】
そして、近年においては、酸化ガリウム系のp型半導体が検討されており、例えば、特許文献1には、β-Ga系結晶を、MgO(p型ドーパント源)を用いてFZ法により形成したりすると、p型導電性を示す基板が得られることが記載されている。また、特許文献2には、MBE法により形成したα-(AlGa1-x単結晶膜にp型ドーパントをイオン注入してp型半導体を形成することが記載されている。しかしながら、これらの方法では、p型半導体の作製は実現困難であり、実際に、これらの方法でp型半導体の作製に成功したとの報告はなされていない。そのため、実現可能なp型酸化物半導体及びその製造方法が待ち望まれていた。
【0004】
また、例えば、非特許文献1に記載されているように、RhやZnRh等をp型半導体に用いることも検討されているが、Rhは、成膜時に特に原料濃度が薄くなってしまい、成膜に影響する問題があり、有機溶媒を用いても、Rh単結晶が作製困難であった。また、ホール効果測定を実施してもp型とは判定されることがなく、測定自体もできていない問題もあり、また、測定値についても、例えばホール係数が測定限界(0.2cm/C)以下しかなく、実用上の問題となった。また、ZnRhは移動度が低く、バンドギャップも狭いため、LEDやパワーデバイスに用いることができない問題があり、これらは必ずしも満足のいくものではなかった。
【0005】
ワイドバンドギャップ半導体として、RhやZnRh等以外にも、p型の酸化物半導体が種々検討されている。特許文献3には、デラフォサイトやオキシカルコゲナイド等をp型半導体として用いることが記載されている。しかしながら、これらの半導体は、移動度が1cm/V・s程度かまたはそれ以下であり、電気特性が悪く、α-Ga等のn型の次世代酸化物半導体とのpn接合がうまくできない問題もあった。
【0006】
なお、従来より、Irは知られている。例えば、特許文献4には、イリジウム触媒としてIrを用いることが記載されている。また、特許文献5には、Irを誘電体に用いることが記載されている。また、特許文献6には、電極にIrを用いることが記載されている。しかしながら、Irをp型半導体に用いることは知られていなかったが、最近、本出願人らにより、p型半導体として、Irを用いることが検討され、研究開発が進められている(特許文献7、非特許文献2)。
ところで、高耐圧・大電流を可能とするパワーデバイスにおいては、n-型半導体およびp型半導体の特性動作が安定せず、電気特性が悪くなるといった問題があった。そのため、電気特性が良好であり半導体動作の制御性に優れた、信頼性のある半導体装置が待ち望まれていた。
【0007】
なお、半導体素子のC-V測定の際に光を照射して、半導体層と絶縁体層との間の界面特性を測定することが知られているが(特許文献8)、半導体装置(例えば、パワーデバイス等)を実際に駆動させるような電圧を印加して通電する際の電気特性や半導体特性の制御性を含めた信頼性については検討が十分にされていなかった。
【先行技術文献】
【特許文献】
【0008】
【文献】特開2005-340308号公報
【文献】特開2013-58637号公報
【文献】特開2016-25256号公報
【文献】特開平9-25255号公報
【文献】特開平8-227793号公報
【文献】特開平11-21687号公報
【文献】国際公開2018/043503号公報
【文献】特開2020-31171号公報
【非特許文献】
【0009】
【文献】F.P.KOFFYBERG et al., "optical bandgaps and electron affinities of semiconducting Rh2O3(I) and Rh2O3(III)", J. Phys. Chem. Solids Vol.53, No.10, pp.1285-1288, 1992
【文献】Shin-ichi Kan et al., "Electrical properties of α-Ir2O3/α-Ga2O3 pn heterojunction diode and band alignment of the heterostructure",Appl. Phys. Lett.113, 212104(2018).
【発明の概要】
【発明が解決しようとする課題】
【0010】
本発明は、パワーデバイス等として有用な半導体特性に優れた半導体素子を用いた通電機構を提供することを目的とする。
【課題を解決するための手段】
【0011】
本発明者らは、上記目的を達成すべく鋭意検討した結果、電極、n-型半導体層および低導電層を少なくとも備える半導体素子を用いて通電する通電機構であって、前記電極と前記n-型半導体層との間に前記低導電層が設けられており、前記低導電層の電気抵抗率が前記n-型半導体層の電気抵抗率の1000倍以上であり、前記通電の際に前記低導電層の少なくとも一部に光を照射する手段を備える通電機構を実現する半導体素子等が、電気特性および半導体動作の光制御性が良好であり、信頼性に優れていることを知見し、このような通電機構が、上記した従来の問題を一挙に解決できるものであることを見出した。
また、本発明者らは、上記知見を得た後、さらに検討を重ねて本発明を完成させるに至った。
【0012】
すなわち、本発明は、以下の発明に関する。
[1] 電極、n-型半導体層および低導電層を少なくとも備える半導体素子を用いて通電する通電機構であって、前記電極と前記n-型半導体層との間に前記低導電層が設けられており、前記低導電層の電気抵抗率が前記n-型半導体層の電気抵抗率の1000倍以上であり、前記通電の際に前記低導電層の少なくとも一部に光を照射する手段を備えることを特徴とする通電機構。
[2] 前記低導電層が、前記電極とコンタクトを形成している前記[1]記載の通電機構。
[3] 前記半導体層が、結晶性酸化物半導体を主成分として含む前記[1]または[2]に記載の通電機構。
[4] 前記結晶性酸化物半導体がガリウムおよび/またはイリジウムを含む、前記[3]記載の通電機構。
[5] 前記結晶性酸化物半導体が少なくともガリウムを含む、前記[3]または[4]に記載の通電機構。
[6] 前記結晶性酸化物半導体がコランダム構造を有する前記[3]~[5]のいずれかに記載の通電機構。
[7] 前記低導電層が、結晶性酸化物半導体を主成分として含む前記[1]~[6]のいずれかに記載の通電機構。
[8] 前記低導電層が、p型ドーパントを含有する前記[1]~[7]のいずれかに記載の通電機構。
[9] 前記半導体素子が、ダイオードまたはトランジスタである前記[1]~[8]のいずれかに記載の通電機構。
[10] 前記半導体素子が、ジャンクションバリアショットキーダイオードまたはPiNダイオードである前記[1]~[9]のいずれかに記載の通電機構。
[11] 前記半導体素子がパワーデバイスである、前記[1]~[10]のいずれかに記載の通電機構。
[12] 前記半導体素子がノーマリーオフである前記[1]~[11]のいずれかに記載の通電機構。
[13] 電極、n-型半導体層および低導電層を少なくとも備える半導体素子を用いて通電する方法であって、前記電極と前記n-型半導体層との間に前記低導電層が設けられており、前記低導電層の電気抵抗率が前記n-型半導体層の電気抵抗率の1000倍以上であり、前記通電を、前記低導電層の少なくとも一部に光を照射しながら行うことを特徴とする方法。
【発明の効果】
【0013】
本発明の通電機構によれば、パワーデバイス等として有用であり、半導体特性に優れている半導体素子等を提供できる。
【図面の簡単な説明】
【0014】
図1】本発明において好適に用いられる成膜装置(ミストCVD装置)の概略構成図である。
図2】本発明の好適な半導体装置の一例を模式的に示す上方斜視図である。
図3】電源システムの好適な一例を模式的に示す図である。
図4】システム装置の好適な一例を模式的に示す図である。
図5】電源装置の電源回路図の好適な一例を模式的に示す図である。
図6】実施例における光をon/offした際の電流変化を示す図である。
図7】本発明の好適な半導体装置の一例を模式的に示す上方斜視図である。
図8】本発明の好適な半導体装置の一例を模式的に示す断面図である。
図9】試験例で用いた本発明の好適な半導体装置を模式的に示す断面図である。
図10】試験例で用いた本発明の好適な半導体装置を模式的に示す断面図である。
図11】試験例におけるI-V測定の結果を示す図である。
図12】試験例におけるI-V測定の結果を示す図である。
【発明を実施するための形態】
【0015】
本発明の通電機構は、電極、n-型半導体層および低導電層を少なくとも備える半導体素子を用いて通電する通電機構であって、前記電極と前記n-型半導体層との間に前記低導電層が設けられており、前記低導電層の電気抵抗率が前記n-型半導体層の電気抵抗率の1000倍以上であり、前記通電の際に前記低導電層の少なくとも一部に光を照射する手段を備えることを特長とする。前記通電機構によれば、3eV以上のバンドギャップを有する低導電層を備える半導体素子を含む半導体装置であって、前記半導体素子に電流を流す際に、前記低導電層の少なくとも一部への光の照射を制御する手段を有する半導体装置を提供することができる。ここで、「通電する」とは、例えば前記半導体素子に少なくとも1μA以上の定常電流が流れるように電圧を印加することをいい、好ましくは10μA以上の定常電流が流れるように電圧を印加することをいう。前記光は、本発明の目的を阻害しない限り、特に限定されず、可視光であってもよいし、紫外光であってもよいし、深紫外光であってもよいが、本発明の実施態様においては、前記光が前記低導電層のバンドギャップよりもエネルギーの小さい光であるのが好ましい。前記光の波長は、通常、例えば300nm~1300nmである。また、前記光の光源も特に限定されず、公知の光源であってよい。本発明においては、前記光源として、発光素子が好適に用いられる。前記発光素子としては、特に限定されず、発光ダイオード(LED)等の公知の発光素子であってよい。前記制御手段は、前記光の照射を制御できれば、特に限定されず、公知の制御手段であってよい。
【0016】
前記半導体素子は、3eV以上の低導電層を備える半導体素子であれば特に限定されないが、本発明においては、第1の電極、第2の電極、n-型半導体層および低導電層を少なくとも備える半導体素子であって、前記第1の電極と前記n-型半導体層との間に前記低導電層が設けられており、前記第1の電極のバリアハイトが前記第2の電極のバリアハイトよりも大きく、前記低導電層の電気抵抗率が前記n-型半導体層の電気抵抗率の1000倍以上であり、前記低導電層の少なくとも一部に外部からの光が照射可能に構成されている半導体素子であるのが好ましい。
【0017】
前記第1の電極は、バリアハイトが前記第2の電極のバリアハイトよりも大きい電極であれば、特に限定されず、公知の電極であってよい。前記第2の電極は、バリアハイトが前記第1の電極のバリアハイトよりも小さい電極であれば、特に限定されず、公知の電極であってよい。
【0018】
前記n-型半導体層は、通常、前記半導体素子がn型半導体層またはn+型半導体層を含む場合には、n型半導体層またはn+型半導体層のキャリア濃度よりも一桁以上低いキャリア濃度でn型ドーパントを含む半導体層をいい、より具体的には、例えば、約1×1017/cm以下の濃度でn型ドーパントを含む半導体層をいう。本発明の実施態様においては、前記n-型半導体層が、結晶性酸化物半導体を主成分として含むのが好ましい。前記結晶性酸化物半導体はガリウムおよび/またはイリジウムを含むのが好ましく、少なくともガリウムを含むのがより好ましい。また、本発明の実施態様においては、前記結晶性酸化物半導体がコランダム構造またはβ-ガリア構造を有するのが好ましく、コランダム構造を有するのがより好ましい。なお、「主成分」とは、例えば結晶性酸化物半導体がα-Gaである場合、前記n-型半導体層の全ての金属元素中のガリウムの原子比が50%以上の割合でα-Gaが含まれていればそれでよい。本発明の実施態様においては、前記n-型半導体層の全ての金属元素中のガリウムの原子比が70%以上であることが好ましく、80%以上であるのがより好ましい。前記n-型半導体層は、多結晶層であってもよいし、単結晶層であってもよいが、本発明の実施態様においては、単結晶層であるのが好ましい。なお、前記n型ドーパントは、本発明の目的を阻害しない限り、特に限定されず、公知のものであってもよい。前記n型ドーパントとしては、例えば、スズ、ゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウムおよびニオブ等から選択される一種または二種以上のn型ドーパントが挙げられる。
【0019】
前記低導電層は、電気抵抗率が前記n-型半導体層の電気抵抗率の1000倍以上であれば、特に限定されないが、本発明の実施態様においては、3eV以上のバンドギャップを有するのが好ましく、4eV以上のバンドギャップを有するのがより好ましい。また、本発明の実施態様においては、前記低導電層が、結晶性酸化物半導体を主成分として含むのが好ましい。前記結晶性酸化物半導体はガリウムおよび/またはイリジウムを含むのが好ましく、少なくともガリウムを含むのがより好ましい。また、本発明の実施態様においては、前記結晶性酸化物半導体がコランダム構造またはβ-ガリア構造を有するのが好ましく、コランダム構造を有するのがより好ましい。なお、「主成分」とは、例えば結晶性酸化物半導体がα-Gaである場合、前記低導電層の全ての金属元素中のガリウムの原子比が50%以上の割合でα-Gaが含まれていればそれでよい。本発明の実施態様においては、前記低導電層の全ての金属元素中のガリウムの原子比が70%以上であることが好ましく、80%以上であるのがより好ましい。前記低導電層は、多結晶層であってもよいし、単結晶層であってもよい。また、本発明の実施態様においては、前記低導電層がp型ドーパントを含むのが、前記光の照射によって、p型半導体の動作特性をより優れたものとすることができるので、好ましい。すなわち、前記低導電層は、p型半導体であってもよいし、p+型半導体層であってもよい。また、本発明の実施態様においては、前記半導体素子が、さらに、チャネル形成領域を含んでおり、前記チャネル形成領域の少なくとも一部に前記光を照射可能に構成されているのも好ましい。また、本発明の実施態様においては、前記低導電層が、前記電極とコンタクトを形成している半導体層であるのが好ましく、前記電極とコンタクトを形成している前記結晶性酸化物半導体からなる半導体層であるのがより好ましい。
【0020】
また、前記低導電層の厚みは、特に限定されず、1μm以下であってもよいし、1μm以上であってもよいが、本発明の実施態様においては、1μm以上であるのが好ましく、1μm~40μmであるのがより好ましく、1μm~25μmであるのが最も好ましい。前記低導電層の表面積は特に限定されないが、1mm以上であってもよいし、1mm以下であってもよい。なお、前記低導電層は、単層膜から構成されていてもよいし、多層膜から構成されていてもよい。
【0021】
前記低導電層は、ドーパントが含まれているのが好ましい。前記ドーパントは、本発明の目的を阻害しない限り特に限定されず、公知のものであってよい。前記ドーパントとしては、n型ドーパント、p型ドーパント等が挙げられる。本発明の実施態様においては、前記ドーパントがp型ドーパントであるのが好ましい。ドーパントの含有量は、前記低導電層の組成中、0.00001原子%以上であるのが好ましく、0.00001原子%~20原子%であるのがより好ましく、0.0001原子%~20原子%であるのが最も好ましい。
【0022】
なお、前記n型ドーパントは、本発明の目的を阻害しない限り、特に限定されず、公知のものであってもよい。前記n型ドーパントとしては、例えば、スズ、ゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウムおよびニオブ等から選択される一種または二種以上のn型ドーパントが挙げられる。前記p型ドーパントは、本発明の目的を阻害しない限り、特に限定されず、公知のものであってよい。前記p型ドーパントとしては、例えば、Mg、H、Li、Na、K、Rb、Cs、Fr、Be、Ca、Sr、Ba、Ra、Mn、Fe、Co、Ni、Pd、Cu、Ag、Au、Zn、Cd、Hg、Tl、Pb、N、P等及びこれらの2種以上の元素などが挙げられるが、本発明の実施態様においては、前記p型ドーパントが、Mg、ZnまたはCaであるのが好ましい。
【0023】
前記低導電層は、エピタキシャル結晶成長方法を用いて成膜することにより得ることが可能であるが、形成方法等は特に限定されない。前記エピタキシャル結晶成長方法は、本発明の目的を阻害しない限り、特に限定されず、公知の方法であってよい。前記エピタキシャル結晶成長方法としては、例えば、CVD法、MOCVD法、MOVPE法、ミストCVD法、ミスト・エピタキシー法、MBE法、HVPE法またはパルス成長法などが挙げられる。本発明の実施態様においては、前記エピタキシャル結晶成長方法が、ミストCVD法またはミスト・エピタキシー法であるのが好ましい。
【0024】
本発明の実施態様においては、前記成膜を、金属を含む原料溶液を霧化し(霧化工程)、得られた霧化液滴をキャリアガスでもって前記基体近傍まで搬送し(搬送工程)、ついで、前記霧化液滴を熱反応させること(成膜工程)により行うのが好ましい。
【0025】
(原料溶液)
原料溶液は、成膜原料として金属を含んでおり、霧化可能であれば特に限定されず、無機材料を含んでいてもよいし、有機材料を含んでいてもよい。前記金属は、金属単体であっても、金属化合物であってもよく、本発明の目的を阻害しない限り特に限定されないが、ガリウム(Ga)、イリジウム(Ir)、インジウム(In)、ロジウム(Rh)、アルミニウム(Al)、金(Au)、銀(Ag)、白金(Pt)、銅(Cu)、鉄(Fe)、マンガン(Mn)、ニッケル(Ni)、パラジウム(Pd)、コバルト(Co)、ルテニウム(Ru)、クロム(Cr)、モリブデン(Mo)、タングステン(W)、タンタル(Ta)、亜鉛(Zn)、鉛(Pb)、レニウム(Re)、チタン(Ti)、スズ(Sn)、ガリウム(Ga)、マグネシウム(Mg)、カルシウム(Ca)およびジルコニウム(Zr)から選ばれる1種または2種以上の金属などが挙げられるが、本発明の実施態様においては、前記金属が、少なくとも周期律表第4周期~第6周期の1種または2種以上の金属を含むのが好ましく、少なくともガリウム、インジウム、アルミニウム、ロジウムまたはイリジウムを含むのがより好ましく、少なくともガリウムを含むのが最も好ましい。このような好ましい金属を用いることにより、半導体装置等により好適に用いることができるエピタキシャル膜を成膜することができる。
【0026】
本発明の実施態様においては、前記原料溶液として、前記金属を錯体または塩の形態で有機溶媒または水に溶解または分散させたものを好適に用いることができる。錯体の形態としては、例えば、アセチルアセトナート錯体、カルボニル錯体、アンミン錯体、ヒドリド錯体などが挙げられる。塩の形態としては、例えば、有機金属塩(例えば金属酢酸塩、金属シュウ酸塩、金属クエン酸塩等)、硫化金属塩、硝化金属塩、リン酸化金属塩、ハロゲン化金属塩(例えば塩化金属塩、臭化金属塩、ヨウ化金属塩等)などが挙げられる。
【0027】
前記原料溶液の溶媒は、本発明の目的を阻害しない限り特に限定されず、水等の無機溶媒であってもよいし、アルコール等の有機溶媒であってもよいし、無機溶媒と有機溶媒との混合溶媒であってもよい。本発明の実施態様においては、前記溶媒が水を含むのが好ましい。
【0028】
また、前記原料溶液には、ハロゲン化水素酸や酸化剤等の添加剤を混合してもよい。前記ハロゲン化水素酸としては、例えば、臭化水素酸、塩酸、ヨウ化水素酸などが挙げられる。前記酸化剤としては、例えば、過酸化水素(H)、過酸化ナトリウム(Na)、過酸化バリウム(BaO)、過酸化ベンゾイル(CCO)等の過酸化物、次亜塩素酸(HClO)、過塩素酸、硝酸、オゾン水、過酢酸やニトロベンゼン等の有機過酸化物などが挙げられる。前記添加剤の配合割合は、特に限定されないが、好ましくは、原料溶液に対し、0.001体積%~50体積%であり、より好ましくは、0.01体積%~30体積%である。
【0029】
前記原料溶液には、ドーパントが含まれているのが好ましい。前記ドーパントは、本発明の目的を阻害しない限り、特に限定されない。前記ドーパントとしては、例えば、上記したn型ドーパントまたはp型ドーパントなどが挙げられる。ドーパントの濃度は、前記低導電層の電気抵抗率が前記n-型半導体層の電気抵抗率の1000倍以上となるように適宜設定される。
【0030】
(霧化工程)
前記霧化工程は、金属を含む原料溶液を調整し、前記原料溶液を霧化し、霧化液滴を発生させる。前記金属の配合割合は、特に限定されないが、原料溶液全体に対して、0.0001mol/L~20mol/Lが好ましい。霧化方法は、前記原料溶液を霧化できさえすれば特に限定されず、公知の霧化方法であってよいが、本発明の実施態様においては、超音波振動を用いる霧化方法であるのが好ましい。本発明で用いられる霧化液滴(例えばミスト等)は、空中に浮遊するものであり、例えば、スプレーのように吹き付けるのではなく、初速度がゼロで、空間に浮遊して搬送することが可能な霧化液滴であるのがより好ましい。霧化液滴の液滴サイズは、特に限定されず、数mm程度の液滴であってもよいが、好ましくは50μm以下であり、より好ましくは1~10μmである。
【0031】
(搬送工程)
前記搬送工程では、前記キャリアガスによって前記霧化液滴を前記基体へ搬送する。キャリアガスの種類としては、本発明の目的を阻害しない限り特に限定されず、例えば、酸素、オゾン、不活性ガス(例えば窒素やアルゴン等)、または還元ガス(水素ガスやフォーミングガス等)などが好適な例として挙げられる。また、キャリアガスの種類は1種類であってよいが、2種類以上であってもよく、キャリアガス濃度を変化させた希釈ガス(例えば10倍希釈ガス等)などを、第2のキャリアガスとしてさらに用いてもよい。また、キャリアガスの供給箇所も1箇所だけでなく、2箇所以上あってもよい。キャリアガスの流量は、特に限定されないが、好ましくは0.01~20LPMであり、より好ましくは0.1~10LPMである。
【0032】
(成膜工程)
成膜工程では、前記霧化液滴を反応させて、前記基体上に成膜する。前記反応は、前記霧化液滴から膜が形成される反応であれば特に限定されないが、本発明の実施態様においては、熱反応が好ましい。前記熱反応は、熱でもって前記霧化液滴が反応すればそれでよく、反応条件等も本発明の目的を阻害しない限り特に限定されない。本工程においては、前記熱反応を、通常、原料溶液の溶媒の蒸発温度以上の温度で行うが、高すぎない温度(例えば1000℃)以下が好ましく、850℃以下がより好ましく、650℃以下が最も好ましい。また、熱反応は、本発明の目的を阻害しない限り、真空下、非酸素雰囲気下、還元ガス雰囲気下および酸素雰囲気下のいずれの雰囲気下で行われてもよく、また、大気圧下、加圧下および減圧下のいずれの条件下で行われてもよいが、本発明の実施態様においては、大気圧下で行われるのが蒸発温度の計算がより簡単になり、設備等も簡素化できる等の点で好ましい。また、膜厚は成膜時間を調整することにより、設定することができる。
【0033】
(基体)
前記基体は、前記膜を支持できるものであれば特に限定されない。前記基体の材料も、本発明の目的を阻害しない限り特に限定されず、公知の基体であってよく、有機化合物であってもよいし、無機化合物であってもよい。前記基体の形状としては、どのような形状のものであってもよく、あらゆる形状に対して有効であり、例えば、平板や円板等の板状、繊維状、棒状、円柱状、角柱状、筒状、螺旋状、球状、リング状などが挙げられるが、本発明の実施態様においては、基板が好ましい。基板の厚さは、本発明の実施態様においては特に限定されない。
【0034】
前記基板は、板状であって、前記膜の支持体となるものであれば特に限定されない。絶縁体基板であってもよいし、半導体基板であってもよいし、金属基板や導電性基板であってもよいが、前記基板が、絶縁体基板であるのが好ましく、また、表面に金属膜を有する基板であるのも好ましい。前記基板としては、例えば、コランダム構造を有する基板材料を主成分として含む下地基板、またはβ-ガリア構造を有する基板材料を主成分として含む下地基板、六方晶構造を有する基板材料を主成分として含む下地基板などが挙げられる。ここで、「主成分」とは、前記特定の結晶構造を有する基板材料が、原子比で、基板材料の全成分に対し、好ましくは50%以上、より好ましくは70%以上、更に好ましくは90%以上含まれることを意味し、100%であってもよい。
【0035】
基板材料は、本発明の目的を阻害しない限り、特に限定されず、公知のものであってよい。前記のコランダム構造を有する基板材料としては、例えば、α-Al(サファイア基板)またはα-Gaが好適に挙げられ、a面サファイア基板、m面サファイア基板、r面サファイア基板、c面サファイア基板や、α型酸化ガリウム基板(a面、m面またはr面)などがより好適な例として挙げられる。β-ガリア構造を有する基板材料を主成分とする下地基板としては、例えばβ-Ga基板、又はGaとAlとを含みAlが0wt%より多くかつ60wt%以下である混晶体基板などが挙げられる。また、六方晶構造を有する基板材料を主成分とする下地基板としては、例えば、SiC基板、ZnO基板、GaN基板などが挙げられる。
【0036】
本発明の実施態様においては、前記成膜工程の後、アニール処理を行ってもよい。アニールの処理温度は、本発明の目的を阻害しない限り特に限定されず、通常、300℃~650℃であり、好ましくは350℃~550℃である。また、アニールの処理時間は、通常、1分間~48時間であり、好ましくは10分間~24時間であり、より好ましくは30分間~12時間である。なお、アニール処理は、本発明の目的を阻害しない限り、どのような雰囲気下で行われてもよく、非酸素雰囲気下で行われてもよく、酸素含有雰囲気下で行われてもよい。
【0037】
また、本発明の実施態様においては、前記基体上に、直接、前記膜を設けてもよいし、バッファ層(緩衝層)や応力緩和層等の他の層を介して前記膜を設けてもよい。各層の形成方法は、特に限定されず、公知の方法であってよいが、本発明の実施態様においては、ミストCVD法またはミスト・エピタキシー法が好ましい。
【0038】
以下、図面を用いて、前記ミストCVD法またはミスト・エピタキシー法に好適に用いられる成膜装置19を説明する。図1の成膜装置19は、キャリアガスを供給するキャリアガス源22aと、キャリアガス源22aから送り出されるキャリアガスの流量を調節するための流量調節弁23aと、キャリアガス(希釈)を供給するキャリアガス(希釈)源22bと、キャリアガス(希釈)源22bから送り出されるキャリアガス(希釈)の流量を調節するための流量調節弁23bと、原料溶液24aが収容されるミスト発生源24と、水25aが入れられる容器25と、容器25の底面に取り付けられた超音波振動子26と、成膜室30と、ミスト発生源24から成膜室30までをつなぐ石英製の供給管27と、成膜室30内に設置されたホットプレート(ヒーター)28とを備えている。ホットプレート28上には、基板20が設置されている。
【0039】
そして、図1に示すとおり、原料溶液24aをミスト発生源24内に収容する。次に、基板20を用いて、ホットプレート28上に設置し、ホットプレート28を作動させて基板20内の温度を昇温させる。次に、流量調節弁23(23a、23b)を開いてキャリアガス源22(22a、22b)からキャリアガスを成膜室30内に供給し、成膜室30の雰囲気をキャリアガスで十分に置換した後、キャリアガスの流量と、キャリアガス(希釈)の流量とをそれぞれ調節する。次に、超音波振動子26を振動させ、その振動を、水25aを通じて原料溶液24aに伝播させることによって、原料溶液24aを微粒子化させて霧化液滴24bを生成する。この霧化液滴24bが、キャリアガスによって成膜室30内に導入され、基板20まで搬送され、そして、大気圧下、成膜室30内で霧化液滴24bが熱反応して、基板20上に膜が形成する。
【0040】
本発明の実施態様においては、前記成膜工程にて得られた膜を低導電層としてそのまま半導体素子に用いてもよいし、前記基体等から剥離する等の公知の方法を用いた後に低導電層として半導体素子に用いてもよい。
本発明の一態様において、前記半導体素子は絶縁性基板を備えていてもよく、横型の半導体素子であってもよいが、本発明の別の実施態様においては、縦型の半導体素子であってもよい。また、前記縦型の半導体素子は導電性基板を備えていてもよい。
【0041】
前記半導体素子は、とりわけ、パワーデバイスに有用である。前記半導体素子としては、例えば、ダイオードまたはトランジスタなどが挙げられる。前記ダイオードとしては、例えば、ジャンクションバリアショットキーダイオード(JBS)またはPiNダイオード等が挙げられる。また、前記トランジスタとしては、例えば、MOSFET等が挙げられる。また、前記半導体素子はノーマリーオフであるのが好ましい。
【0042】
本発明の半導体装置は、前記半導体素子の他に、前記低導電層のバンドギャップよりもエネルギーが小さい光を発光する発光素子を備え、前記発光素子が、前記低導電層の少なくとも一部に前記光を照射可能に構成されているのが好ましい。前記発光素子は、公知の発光素子であってよく、前記低導電層の少なくとも一部に前記光を照射可能に構成されていれば、特に限定されない。前記発光素子としては、例えば、LED等が挙げられ、より具体的には、例えば、陽極と、陰極と、前記陽極と前記陰極との間に配置されている発光体とを有する公知の発光素子等が挙げられる。本発明の半導体装置においては、通常、前記発光素子と前記半導体素子との間に光路が設けられている。なお、前記光路は、透光性の材料を介して設けられていてもよい。前記光路の光路長は、特に限定されないが、10mm以下であるのが好ましい。
【0043】
以下、本発明において好ましい実施態様を、図面を用いてより具体的に説明するが、本発明は、これらに限定されるものではない。
【0044】
(MOSFET)
本発明の半導体装置の具体的な一例としては、例えば図2に示すMOSFET(半導体素子)と発光素子(光源)とを備える半導体装置などが挙げられる。図2のMOSFETは、縦型のMOSFETであり、n+型半導体層(半導体層)1、p+型半導体層(低導電層)2、n-型半導体層(半導体層)3、p型半導体層(低導電層)6、n+型半導体層9、ゲート絶縁膜4、ゲート電極5a、ソース電極(第1の電極)5b、およびドレイン電極(第2の電極)5cを備えている。ゲート電極5aは、p型半導体層6およびn-型半導体層3内に少なくとも一部が埋設されていてもよく、図示するように全体が埋設されていてもよい。ゲート電極5a近傍には、n+型半導体層1およびp+型半導体層2がそれぞれp型半導体層6内に埋設されており、n型半導体層1およびp+型半導体層2の上にはソース電極5bが配置されている。また、図2の半導体装置はMOSFETの他に発光素子(光源)11を備えており、図2の矢印に示される方向に光が照射されるように構成されている。発光素子(光源)11は、光の照射をオンオフ可能な制御手段(図示せず)を備えている。前記制御手段は、通電時において光の照射をオンまたはオフする機能または任意の時間に光の照射をオンまたはオフする機能等を備えており、光照射による半導体特性の制御をも行っている。
【0045】
図2のMOSFETのオン状態では、発光素子(光源)11から光が矢印の方向に照射され、p+型半導体層2およびp型半導体層6に光が照射されることにより、ホールの発生が活性化され、p+型半導体層2およびp型半導体層6の電気特性を向上させるとともに、前記ソース電極5bと前記ドレイン電極5cとの間に電圧を印加し、前記ゲート電極5aに前記ソース電極5bに対して正の電圧を与えると、チャネル層が形成され、ターンオンする。オフ状態では、光の照射が止められてホールの発生が抑制されるとともに、前記ゲート電極5aの電圧を0Vにすることにより、チャネル層ができなくなり、ターンオフとなる。
【0046】
図7のMOSFETは、図2のMOSFETとは、透明電極8を具備する点で異なっており、このように透明電極8を用いることによって、より効果的にホール等を発生させて、半導体特性をより優れたものにすることができる。なお、透明電極8は、導電性および透光性を有する透光性電極からなるものであれば特に限定されず、公知の透明電極であってよい。前記透明性電極の透光性の程度も本発明の目的を阻害しない限り特に限定されない。前記透光性電極の材料としては、インジウム(In)またはチタン(Ti)を含む酸化物の導電性材料などが挙げられる。より具体的には、例えば、In、ZnO、SnO、Ga、TiO、CeOまたはこれらの2以上の混晶またはこれらにドーピングされたものなどが挙げられる。これらの材料を、スパッタリング等の公知の手段で設けることによって、透光性電極を形成できる。また、透光性電極を形成した後に、透光性電極の透明化を目的とした熱アニールを施してもよい。上記のようにして透明電極8を用いることにより、前記半導体素子の半導体特性を損なうことなく、例えば、縦型デバイスであっても、前記光が前記半導体素子内で反射した反射光を、前記低導電層の少なくとも一部に照射しやすくすることができる。
【0047】
なお、図7のMOSFETは、縦型のMOSFETであり、n+型半導体層(半導体層)1、p+型半導体層(低導電層)2、n-型半導体層(半導体層)3、p型半導体層(低導電層)6、n+型半導体層9、ゲート絶縁膜4、ゲート電極5a、ソース電極5b、ドレイン電極5cおよび透明電極8を備えている。ゲート電極5aは、p型半導体層6およびn型半導体層3内に少なくとも一部が埋設されていてもよく、図示するように全体が埋設されていてもよい。ゲート電極5a近傍には、n+型半導体層1およびp+型半導体層2がそれぞれp型半導体層6内に埋設されており、n型半導体層1およびp+型半導体層2の上にはソース電極5bが配置されている。また、ソース電極5bの隣には透明電極8が配置されており、図7の半導体装置の備えられている発光素子(光源)11から、図7の矢印に示される方向に光が照射され、ついで、ドレイン電極5cで反射するように構成されている。図7のMOSFETのオン状態では、発光素子(光源)11から光が矢印の方向に照射され、透明電極8を介してドレイン電極5cで反射し、ついで低導電層(p+型半導体層2およびp型半導体層6)に光が照射されることにより、低導電層の電気特性が向上する。また、オフ状態では、光の照射が止められて、前記ゲート電極5aの電圧を0Vにすることにより、チャネル層ができなくなり、ターンオフとなるように構成されている。本発明においては、前記光が、前記半導体素子内で反射した反射光であってもよい。ここで、「反射」とは、前記光の正反射および拡散反射等のいずれであってもよく、前記光の一方向への跳ね返りを指すのみならず、光が様々な方向に進路を変える「散乱」も含む。前記光が反射する反射対象物は、前記半導体素子内にあるものであれば特に限定されないが、本発明においては、電極または誘電体膜(ゲート絶縁膜)であるのが好ましい。
【0048】
図8のMOSFETは、横型のMOSFETの一例であり、基板12、n+型半導体層(半導体層)1、p+型半導体層(低導電層)2、n-型半導体層(半導体層)3、p型半導体層(低導電層)6、ゲート絶縁膜4、ゲート電極5a、ソース電極5bおよびドレイン電極5cを備えている。前記基板12は、通常透明基板(例えば、サファイア基板等)であり、基板12を介して低導電層2に外部からの光が照射可能に構成されている。なお、図8の半導体装置はMOSFETの他に発光素子(光源)11を備えており、図8の矢印に示される方向に光が照射されるように構成されている。図8のMOSFETのオン状態では、発光素子(光源)11から光が矢印の方向に照射され、p+型半導体層2に光が照射されることにより、ホールの発生が活性化され、p+型半導体層2の電気特性を向上させるとともに、前記ソース電極5bと前記ドレイン電極5cとの間に電圧を印加し、前記ゲート電極5aに前記ソース電極5bに対して正の電圧を与えると、チャネル層6aが形成され、ターンオンする。オフ状態では、光の照射が止められてホールの発生が抑制されるとともに、前記ゲート電極5aの電圧を0Vにすることにより、チャネル層ができなくなり、ターンオフとなる。
【0049】
本発明の半導体装置は、上記した事項に加え、さらに公知の方法を用いて、パワーモジュール、インバータまたはコンバータとして好適に用いられ、さらには、例えば電源装置を用いた半導体システム等に好適に用いられる。前記電源装置は、公知の方法を用いて、配線パターン等に接続するなどすることにより、前記半導体装置からまたは前記半導体装置として作製することができる。図3に電源システムの例を示す。図3は、複数の前記電源装置171、172と制御回路173を用いて構成されている電源システム170を示す。前記電源システム170は、図4に示すように、電子回路181と電源システム182(すなわち図10の電源システム170)とを組み合わせてシステム装置180に用いることができる。なお、電源装置の電源回路図の一例を図5に示す。図5は、パワー回路と制御回路からなる電源装置の電源回路を示しており、インバータ192(MOSFET:A~Dで構成)によりDC電圧を高周波でスイッチングしACへ変換後、トランス193で絶縁及び変圧を実施し、整流MOSFET194で整流後、DCL195(平滑用コイルL1,L2)とコンデンサにて平滑し、直流電圧を出力する。この時に電圧比較器197で出力電圧を基準電圧と比較し、所望の出力電圧となるようPWM制御回路196でインバータ192及び整流MOSFET194を制御する。
【実施例
【0050】
図2に示される半導体素子(MOSFET)に準じて簡易な試作品を作製し、次の条件で試験評価を行った。低導電層として、Mgをドーピングしたα-Gaを用いた。電極にはいずれもTiを用いた。発光素子(光源)として、レーザー光源を用いた。なお、照射する光の波長は638nm、強度100mWとした。また、ソース電極とドレイン電極との間の距離は1mmとした。ドレイン電極を遮蔽して光照射を行った結果を図6に示す。図6から明らかなとおり、光の照射によって電気抵抗率が下がり、特に、ホールの発生が活性化されていた。また、上記では電極材料としてTiを用いたが、Ru、Ptでも同様の結果が得られた。なお、照射する光の波長を300nm~1300nm、強度を1mW~200mWまで適宜調整して上記と同様に光照射による電気特性を評価したところ、それぞれ光照射による電気抵抗率の低下およびホール発生の活性化については上記と同様であった。
【0051】
(試験例1)
図9に示される半導体素子(JBS)に準じて簡易な試作品を作製し、次の条件で試験評価を行った。基板として、サファイア基板を用いた。低導電層として、Mgをドーピングしたα-Gaを用いた。n+型半導体層として、Snをドーピングしたα-Gaを用いた。n-型半導体層として、Snをドーピングしたα-Gaを用いた。オーミック電極にTi、ショットキー電極にCoを用いた。発光素子(光源)として、ランプ光源を用いた。なお、照射する光の波長は300nm、強度1mWとした。光照射前後のI-V測定の結果を図11に示す。図11から明らかなとおり、光の照射によって電気抵抗率が下がり、電気伝導度が増加した。
【0052】
(試験例2)
図10に示される半導体素子(PiNダイオード)に準じて簡易な試作品を作製し、次の条件で試験評価を行った。基板として、サファイア基板を用いた。低導電層として、Mgをドーピングしたα-Gaを用いた。n+型半導体層として、Snをドーピングしたα-Gaを用いた。n-型半導体層として、Snをドーピングしたα-Gaを用いた。オーミック電極にTi、ショットキー電極にCoを用いた。発光素子(光源)として、ランプ光源を用いた。なお、照射する光の波長は300nm、強度1mWとした。光照射前後のI-V測定の結果を図12に示す。図12から明らかなとおり、光の照射によって、閾値電圧が低下した。
【産業上の利用可能性】
【0053】
本発明の通電機構は、半導体(例えば化合物半導体電子デバイス等)、電子部品・電気機器部品、光学・電子写真関連装置、工業部材などあらゆる分野に用いることができるが、とりわけ、パワーデバイスに有用である。
【符号の説明】
【0054】
1 n+型半導体層(半導体層)
2 p+型半導体層(低導電層)
3 n-型半導体層(半導体層)
4 ゲート絶縁膜
5a ゲート電極
5b ソース電極(第1の電極)
5c ドレイン電極(第2の電極)
6 p型半導体層(低導電層)
6a チャネル層
7a 第2の電極
7b 第1の電極
8 透明電極
9 n+型半導体層
10 半導体素子
11 発光素子(光源)
12 基板
13 半導体装置
19 ミストCVD装置
20 基板
21 サセプタ
22a キャリアガス供給源
22b キャリアガス(希釈)供給源
23a 流量調節弁
23b 流量調節弁
24 ミスト発生源
24a 原料溶液
25 容器
25a 水
26 超音波振動子
27 供給管
28 ヒーター
29 排気口
30 成膜室
170 電源システム
171 電源装置
172 電源装置
173 制御回路
180 システム装置
181 電子回路
182 電源システム
192 インバータ
193 トランス
194 整流MOSFET
195 DCL
196 PWM制御回路
197 電圧比較器
図1
図2
図3
図4
図5
図6
図7
図8
図9
図10
図11
図12