特許 7453888 セラミック電子部品およびその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-03-12

(45)【発行日】2024-03-21

(54)【発明の名称】セラミック電子部品およびその製造方法

(51)【国際特許分類】

   H01G 4/30 20060101AFI20240313BHJP

【ＦＩ】

H01G4/30 201C

H01G4/30 201D

H01G4/30 311D

H01G4/30 513

H01G4/30 517

H01G4/30 512

H01G4/30 201N

【請求項の数】 9

(21)【出願番号】P 2020155596

(22)【出願日】2020-09-16

(65)【公開番号】P2022049403

(43)【公開日】2022-03-29

【審査請求日】2023-07-03

(73)【特許権者】

【識別番号】000204284

【氏名又は名称】太陽誘電株式会社

(74)【代理人】

【識別番号】100087480

【弁理士】

【氏名又は名称】片山 修平

(72)【発明者】

【氏名】加藤 洋一

【審査官】小林 大介

(56)【参考文献】

【文献】特開２０１３－００４５６９（ＪＰ，Ａ）

【文献】特開２０００－１３８１２７（ＪＰ，Ａ）

【文献】特開２０１６－０６３０３８（ＪＰ，Ａ）

【文献】特開２０１５－１３５９８１（ＪＰ，Ａ）

【文献】特開２０１５－１７０８４９（ＪＰ，Ａ）

【文献】特開２００１－２１０５４４（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｇ ４／３０

Ｈ０１Ｃ ７／０２

Ｈ０１Ｃ ７／０４

Ｈ０１Ｃ ７／１０

(57)【特許請求の範囲】

【請求項1】

セラミックを主成分とする誘電体層と、内部電極層と、が交互に積層され、略直方体形状を有し、積層された複数の前記内部電極層が交互に対向する２端面に露出するように形成された積層構造と、
前記誘電体層と前記内部電極層との積層方向の両方から前記積層構造を覆うカバー層と、を備え、
前記積層構造において積層された複数の前記内部電極層が前記積層構造の２側面に延びた端部を覆うように設けられたサイドマージン領域は、セラミックを主成分とする誘電体層と金属を主成分とする導電体層とが積層された構造を有し、
前記導電体層は、前記内部電極層とは離間し、
前記導電体層は、複数の前記内部電極層とそれぞれ同じ層内に設けられており、
前記導電体層は、前記２端面の間にギャップを有し、
前記積層方向に隣接する少なくとも２層の前記導電体層において、前記ギャップの位置が、前記２端面が対向する方向で異なっており、
前記カバー層には導電体層が設けられていないことを特徴とするセラミック電子部品。

【請求項2】

前記サイドマージン領域において、前記導電体層と前記内部電極層との間は、キャビティであることを特徴とする請求項１に記載のセラミック電子部品。

【請求項3】

前記サイドマージン領域において、前記導電体層と前記内部電極層との間には絶縁体が設けられていることを特徴とする請求項１に記載のセラミック電子部品。

【請求項4】

前記サイドマージン領域において、前記導電体層と前記内部電極層との距離は３０μｍ以下であることを特徴とする請求項１～３のいずれか一項に記載のセラミック電子部品。

【請求項5】

前記サイドマージン領域において、前記内部電極層の主成分金属と、前記導電体層の主成分金属とが同じ金属であることを特徴とする請求項１から請求項４のいずれか一項に記載のセラミック電子部品。

【請求項6】

前記２端面に形成された１対の外部電極を備え、
前記導電体層は、前記１対の外部電極間で、ギャップを有していることを特徴とする請求項１から請求項５のいずれか一項に記載のセラミック電子部品。

【請求項7】

前記積層構造の２端面のうち一方の端面に接続された内部電極層と、他方の端面との間のエンドマージンにおいて、前記２端面が対向する方向において当該内部電極層と離間する導体層が設けられていることを特徴とする請求項１から請求項６のいずれか一項に記載のセラミック電子部品。

【請求項8】

主成分セラミック粒子を含むグリーンシート上に金属導電ペーストが配置された積層単位が複数積層され、略直方体形状を有する積層体と、前記積層単位の積層方向の両方から前記積層体を覆うカバーシートと、を得る工程と、
前記積層体および前記カバーシートを焼成する工程と、を含み、
焼成する前の前記積層体の前記金属導電ペーストには、前記積層体の第１側面側において前記第１側面と第２側面とが対向する方向に離間するギャップと、前記第２側面側において前記第１側面と前記第２側面とが対向する方向に離間するギャップが設けられることで、前記第１側面と前記第２側面とが対向する方向において、前記第１側面側の第１領域と、内側の第２領域と、前記第２側面側の第３領域とに分割され、
前記第１領域および前記第３領域は、前記第１側面と前記第２側面とが対向する方向と前記積層方向とに直交する所定方向において、ギャップを有し、
前記積層方向に隣接する少なくとも２つの前記第１領域において、前記ギャップの位置が前記所定方向で異なっており、
前記積層方向に隣接する少なくとも２つの前記第２領域において、前記ギャップの位置が前記所定方向で異なっており、
前記カバーシートを焼成することによって得られるカバー層には導電体層が設けられていない、ことを特徴とするセラミック電子部品の製造方法。

【請求項9】

前記金属導電ペーストの一部をレーザで除去することで、前記ギャップを形成することを特徴とする請求項８に記載のセラミック電子部品の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、セラミック電子部品およびその製造方法に関する。

【背景技術】

【0002】

積層セラミックコンデンサ等のセラミック電子部品は、例えば、内部電極層が誘電体層を挟んで積層された機能部と、内部電極層の側部を保護するサイドマージンとを有している。サイドマージンは、絶縁性や耐湿性を確保するために重要であるが、セラミックスで形成されている（例えば、特許文献１参照）。

【先行技術文献】

【特許文献】

【0003】

【文献】特開平６－３４９６６９号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

しかしながら、サイドマージンは、セラミックで構成されていると、金属とセラミックとの層構造からなる機能部と比較して強度が低くなる。サイドマージンで生じる破損が機能部まで達すると機能部が保護されなくなる。

【0005】

本発明は、上記課題に鑑みなされたものであり、機能部を保護することができるセラミック電子部品およびその製造方法を提供することを目的とする。

【課題を解決するための手段】

【0006】

本発明に係るセラミック電子部品は、セラミックを主成分とする誘電体層と、内部電極層と、が交互に積層され、略直方体形状を有し、積層された複数の前記内部電極層が交互に対向する２端面に露出するように形成された積層構造を備え、前記積層構造において積層された複数の前記内部電極層が前記積層構造の２側面に延びた端部を覆うように設けられたサイドマージン領域は、セラミックを主成分とする誘電体層と金属を主成分とする導電体層とが積層された構造を有し、前記導電体層は、前記内部電極層とは離間していることを特徴とする。

【0007】

上記セラミック電子部品において、前記導電体層は、いずれかの前記内部電極層と同じ層内に設けられ、当該内部電極層との間はキャビティであってよい。

【0008】

上記セラミック電子部品において、前記導電体層は、いずれかの前記内部電極層と同じ層内に設けられ、当該内部電極層との間には絶縁体が設けられていてもよい。

【0009】

上記セラミック電子部品において、前記導電体層は、いずれかの前記内部電極層と同じ層内に設けられ、当該内部電極層との距離は３０μｍ以下であってもよい。

【0010】

上記セラミック電子部品において、前記内部電極層の主成分金属と、前記導電体層の主成分金属とが同じ金属であってもよい。

【0011】

上記セラミック電子部品において、前記２端面に形成された１対の外部電極が備わり、前記導電体層は、前記１対の外部電極間で、ギャップを有していてもよい。

【0012】

本発明に係るセラミック電子部品の製造方法は、主成分セラミック粒子を含むグリーンシート上に金属導電ペーストが配置された積層単位が複数積層され、略直方体形状を有する積層体を得る工程と、前記積層体を焼成する工程と、を含み、焼成する前の前記積層体の前記金属導電ペーストには、前記積層体の第１側面側において前記第１側面と第２側面とが対向する方向に離間するギャップと、前記第２側面側において前記第１側面と前記第２側面とが対向する方向に離間するギャップが設けられていることを特徴とする。

【0013】

上記セラミック電子部品の製造方法において、前記金属導電ペーストの一部をレーザで除去することで、前記ギャップを形成してもよい。

【発明の効果】

【0014】

本発明によれば、機能部を保護することができるセラミック電子部品およびその製造方法を提供することができる。

【図面の簡単な説明】

【0015】

【図1】積層セラミックコンデンサの部分断面斜視図である。

【図2】（ａ）および（ｂ）は図１のＡ－Ａ線断面図である。

【図3】図１のＢ－Ｂ線断面図である。

【図4】（ａ）および（ｂ）はサイドマージンについて説明するための図である。

【図5】サイドマージンの断面の拡大図である。

【図6】（ａ）および（ｂ）は内部電極層および衝撃吸収層の平面図である。

【図7】積層セラミックコンデンサの製造方法のフローを例示する図である。

【図8】（ａ）および（ｂ）は積層工程を例示する図である。

【図9】（ａ）および（ｂ）は積層工程を例示する図である。

【図10】第２実施形態に係る積層セラミックコンデンサの断面図である。

【発明を実施するための形態】

【0016】

以下、図面を参照しつつ、実施形態について説明する。

【0017】

（第１実施形態）
図１は、第１実施形態に係る積層セラミックコンデンサ１００の部分断面斜視図である。図２（ａ）および図２（ｂ）は、図１のＡ－Ａ線断面図である。図３は、図１のＢ－Ｂ線断面図である。図１～図３で例示するように、積層セラミックコンデンサ１００は、略直方体形状を有する積層チップ１０と、積層チップ１０のいずれかの対向する２端面に設けられた外部電極２０ａ，２０ｂとを備える。なお、積層チップ１０の当該２端面以外の４面のうち、積層方向の上面および下面以外の２面を側面と称する。外部電極２０ａ，２０ｂは、積層チップ１０の積層方向の上面、下面および２側面に延在している。ただし、外部電極２０ａ，２０ｂは、互いに離間している。なお、図１において、Ｘ軸方向（第１方向）は、積層チップ１０の長さ方向であって、積層チップ１０の２端面が対向する方向であり、外部電極２０ａと外部電極２０ｂとが対向する方向である。Ｙ軸方向（第２方向）は、内部電極層の幅方向である。Ｚ軸方向は、積層方向である。Ｘ軸方向と、Ｙ軸方向と、Ｚ軸方向とは、互いに直交している。

【0018】

積層チップ１０は、誘電体として機能するセラミック材料を含む誘電体層１１と、卑金属材料を含む内部電極層とが、交互に積層された構成を有する。各内部電極層の端縁は、積層チップ１０の外部電極２０ａが設けられた第１端面と、外部電極２０ｂが設けられた第２端面とに、交互に露出している。それにより、各内部電極層は、外部電極２０ａと外部電極２０ｂとに、交互に導通している。その結果、積層セラミックコンデンサ１００は、複数の誘電体層１１が内部電極層を介して積層された構成を有する。外部電極２０ａに接続されている内部電極層を内部電極層１２ａと称する。外部電極２０ｂに接続されている内部電極層を内部電極層１２ｂと称する。誘電体層１１と内部電極層との積層構造において、積層方向の最外層には内部電極層が配置され、当該積層体の上面および下面は、カバー層１３によって覆われている。カバー層１３は、セラミック材料を主成分とする。例えば、カバー層１３の材料は、誘電体層１１とセラミック材料の主成分が同じである。

【0019】

積層セラミックコンデンサ１００のサイズは、例えば、長さ０．２５ｍｍ、幅０．１２５ｍｍ、高さ０．１２５ｍｍであり、または長さ０．４ｍｍ、幅０．２ｍｍ、高さ０．２ｍｍ、または長さ０．６ｍｍ、幅０．３ｍｍ、高さ０．３ｍｍであり、または長さ１．０ｍｍ、幅０．５ｍｍ、高さ０．５ｍｍであり、または長さ３．２ｍｍ、幅１．６ｍｍ、高さ１．６ｍｍであり、または長さ４．５ｍｍ、幅３．２ｍｍ、高さ２．５ｍｍであるが、これらのサイズに限定されるものではない。

【0020】

内部電極層１２ａ，１２ｂは、Ｎｉ（ニッケル），Ｃｕ（銅），Ｓｎ（スズ）等の卑金属を主成分とする。内部電極層１２ａ，１２ｂとして、Ｐｔ（白金），Ｐｄ（パラジウム），Ａｇ（銀），Ａｕ（金）などの貴金属やこれらを含む合金を用いてもよい。内部電極層１２ａ，１２ｂの平均厚みは、例えば、１μｍ以下である。誘電体層１１は、例えば、一般式ＡＢＯ_３で表されるペロブスカイト構造を有するセラミック材料を主成分とする。なお、当該ペロブスカイト構造は、化学量論組成から外れたＡＢＯ_３－αを含む。例えば、当該セラミック材料として、ＢａＴｉＯ_３（チタン酸バリウム），ＣａＺｒＯ_３（ジルコン酸カルシウム），ＣａＴｉＯ_３（チタン酸カルシウム），ＳｒＴｉＯ_３（チタン酸ストロンチウム），ペロブスカイト構造を形成するＢａ_{１-ｘ－ｙ}Ｃａ_ｘＳｒ_ｙＴｉ_１－ｚＺｒ_ｚＯ_３(０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１)等を用いることができる。誘電体層１１の平均厚みは、例えば、１μｍ以下である。なお、内部電極層の積層数は、例えば、１００から８００である。

【0021】

図２（ａ）で例示するように、外部電極２０ａに接続された内部電極層１２ａと外部電極２０ｂに接続された内部電極層１２ｂとが対向する領域は、積層セラミックコンデンサ１００において電気容量を生じる領域である。そこで、当該電気容量を生じる領域を、容量部１４と称する。すなわち、容量部１４は、異なる外部電極に接続された隣接する内部電極層同士が対向する領域である。

【0022】

同じ外部電極に接続された内部電極層が異なる外部電極に接続された内部電極層を介さずに対向する領域を、エンドマージンと称する。エンドマージン１５ａは、外部電極２０ａに接続された内部電極層１２ａ同士が、外部電極２０ｂに接続された内部電極層１２ｂを介さずに対向する領域である。エンドマージン１５ｂは、外部電極２０ｂに接続された内部電極層１２ｂ同士が、外部電極２０ａに接続された内部電極層１２ａを介さずに対向する領域である。エンドマージンは、電気容量を生じない領域である。

【0023】

なお、容量部１４およびエンドマージン１５ａ，１５ｂのように誘電体層と内部電極層とが交互に積層されている領域を、総称して機能部と称することがある。

【0024】

このような積層セラミックコンデンサ１００においては、エンドマージン１５ａ，１５ｂにおいて、外部電極と接続されない内部電極層がなくなることによって段差が生じ、形状が樽型になる。この段差解消法として、誘電体やダミー電極で埋める方法が考えられる。

【0025】

そこで、本実施形態においては、図２（ｂ）で例示するように、エンドマージン１５ａにおいては、内部電極層１２ｂと同じ層内の外部電極２０ａ側に、ダミー電極層１７ａが設けられている。ダミー電極層１７ａは、内部電極層１２ｂとは接続されていない。ダミー電極層１７ａと内部電極層１２ｂとの間には、Ｘ軸方向に間隔が空けてある。当該間隔は、絶縁ギャップ１８ａとして機能する。ダミー電極層１７ａは、外部電極２０ａと接続されていてもよく、接続されていなくてもよい。ダミー電極層１７ａの主成分金属と、内部電極層１２ｂの主成分金属とが同じ金属であることが好ましい。製造過程においてダミー電極層１７ａと内部電極層１２ｂとを同一工程で作製できるからである。

【0026】

エンドマージン１５ｂにおいては、内部電極層１２ａと同じ層内の外部電極２０ｂ側に、ダミー電極層１７ｂ（導電体層）が設けられている。ダミー電極層１７ｂは、内部電極層１２ａとは接続されていない。ダミー電極層１７ｂと内部電極層１２ａとの間には、Ｘ軸方向に間隔が空けてある。当該間隔は、絶縁ギャップ１８ｂとして機能する。ダミー電極層１７ｂは、外部電極２０ｂと接続されていてもよく、接続されていなくてもよい。ダミー電極層１７ｂの主成分金属と、内部電極層１２ａの主成分金属とが同じ金属であることが好ましい。製造過程においてダミー電極層１７ｂと内部電極層１２ａとを同一工程で作製できるからである。

【0027】

図３で例示するように、積層チップ１０において、積層チップ１０の２側面から内部電極層１２ａ，１２ｂに至るまでの領域をサイドマージン１６と称する。すなわち、サイドマージン１６は、上記積層構造において積層された複数の内部電極層１２ａ，１２ｂが２側面側に延びた端部を覆うように設けられた領域である。サイドマージン１６も、電気容量を生じない領域である。

【0028】

サイドマージン１６は、絶縁性や耐湿性を確保するために重要な役割を果たす。このサイドマージン１６がセラミックのみで形成されていると、図４（ａ）で例示するように、セラミックと金属とによって構成されている容量部１４との間に熱膨張差が生じる。この熱膨張差によって歪が生じ、容量部１４を保護できないおそれがある。

【0029】

また、サイドマージン１６は、セラミックで形成されていると、耐衝撃性が低くなる。したがって、図４（ｂ）で例示するように、外からの衝撃によって容量部１４まで達する破損が生じやすい。このような破損が生じた場合、ショートや信頼性の悪化などが引き起こされるおそれがあり、容量部１４を保護できない。

【0030】

そこで、本実施形態に係る積層セラミックコンデンサ１００は、サイドマージン１６が容量部１４を保護することができる構成を有している。図５は、本実施形態に係るサイドマージン１６の断面の拡大図である。図５で例示するように、サイドマージン１６は、誘電体層１１と衝撃吸収層４１とが、容量部１４における誘電体層１１と内部電極層１２ａ，１２ｂとの積層方向において交互に積層された構造を有する。容量部１４の各誘電体層１１とサイドマージン１６の各誘電体層１１とは、互いに連続する層である。サイドマージン１６において、衝撃吸収層４１は、積層チップ１０の側面から内部電極層１２ａ，１２ｂの方に延在しているが、内部電極層１２ａ，１２ｂとは離間して接続されていない。したがって、衝撃吸収層４１と内部電極層１２ａ，１２ｂとの間には、絶縁ギャップ４２が形成されている。本実施形態においては、絶縁ギャップ４２は、キャビティ（エアギャップ）である。なお、誘電体層１１と内部電極層１２ａ，１２ｂとによって形成される段差は、衝撃吸収層４１によって埋められている。したがって、容量部１４とサイドマージン１６との段差が抑制される。

【0031】

衝撃吸収層４１は、金属を主成分とする導電体層である。衝撃吸収層４１は、金属層であることが好ましい。金属はセラミックよりも高い衝撃吸収性を有している。したがって、サイドマージン全体がセラミックで形成されている場合と比較して、サイドマージン１６の対衝撃吸収性が向上する。また、サイドマージン全体がセラミックで形成されている場合と比較して、サイドマージン１６と容量部１４との間の熱膨張差が小さくなる。以上のことから、容量部１４を保護できるようになる。

【0032】

図６（ａ）は、内部電極層１２ｂおよび衝撃吸収層４１の平面図である。図６（ｂ）は、内部電極層１２ａおよび衝撃吸収層４１の平面図である。図６（ａ）で例示するように、内部電極層１２ｂと衝撃吸収層４１との間に、絶縁ギャップ４２が形成されている。また、衝撃吸収層４１には、外部電極２０ａと外部電極２０ｂとの間において、Ｙ軸方向に延びる絶縁ギャップ４３が形成されている。絶縁ギャップ４３を形成することで、外部電極２０ａと外部電極２０ｂとのショートを抑制することができる。

【0033】

図６（ｂ）で例示するように、内部電極層１２ａと衝撃吸収層４１との間に、絶縁ギャップ４２が形成されている。また、衝撃吸収層４１には、外部電極２０ａと外部電極２０ｂとの間において、Ｙ軸方向に延びる絶縁ギャップ４３が形成されている。絶縁ギャップ４３を形成することで、外部電極２０ａと外部電極２０ｂとのショートを抑制することができる。なお、ショート抑制の観点から、絶縁ギャップ４３のＸ軸方向の長さは、５μｍ以上であることが好ましく、１０μｍ以上であることがより好ましく、１５μｍ以上であることがさらに好ましい。一方、衝撃吸収層４１の衝撃吸収性向上の観点から、絶縁ギャップ４３のＸ軸方向の長さは、１００μｍ以下であることが好ましく、５０μｍ以下であることがより好ましく、３０μｍ以下であることがさらに好ましい。

【0034】

Ｙ軸方向において絶縁ギャップ４２が長いと、材料充填密度の低い領域が長くなってしまい、焼成過程やリフロー時の熱衝撃によりクラックが生じて絶縁性を損なうおそれがある。そこで、Ｙ軸方向における絶縁ギャップ４２の長さに上限を設けることが好ましい。本実施形態においては、Ｙ軸方向における絶縁ギャップ４２の長さは、３０μｍ以下であることが好ましい。

【0035】

衝撃吸収層４１は、内部電極層１２ａ，１２ｂの主成分金属と同じ金属を主成分とすることが好ましい。製造過程において衝撃吸収層４１と内部電極層１２ａ，１２ｂとを同一工程で作製できるからである。

【0036】

衝撃吸収層４１は、Ｚ軸方向の厚みに対してＹ軸方向の長さが不足すると、焼成時の球状化によって連続性が悪化するおそれがある。そこで、衝撃吸収層４１のＹ軸方向における長さに下限を設けることが好ましい。例えば、衝撃吸収層４１のＺ軸方向の厚み（例えば、０．５μｍから１μｍ）よりも大きくする観点から、衝撃吸収層４１のＹ軸方向における長さは、１μｍ以上であることが好ましく、３μｍ以上であることがより好ましく、５μｍ以上であることがさらに好ましい。一方、衝撃吸収層４１が設けられる領域は容量を生じない領域であるため、衝撃吸収層４１のＹ軸方向における長さに上限を設けることが好ましい。例えば、衝撃吸収層４１のＹ軸方向における長さは、３０μｍ以下であることが好ましく、２０μｍ以下であることがより好ましく、１０μｍ以下であることがさらに好ましい。

【0037】

Ｙ軸方向においてサイドマージン１６が薄すぎると、高温耐湿特性の悪化といった不具合が生じるおそれがある。そこで、Ｙ軸方向におけるサイドマージン１６の厚みに下限を設けることが好ましい。例えば、Ｙ軸方向におけるサイドマージン１６の厚みは、１層あたりの誘電体層１１の厚み以上であることが好ましく、誘電体層１１の厚みの１０倍以上であることがより好ましく、誘電体層１１の厚みの２０倍以上であることがさらに好ましい。Ｙ軸方向においてサイドマージン１６が厚すぎると、体積あたりの静電容量の低下といった不具合が生じるおそれがある。そこで、Ｙ軸方向におけるサイドマージン１６の厚みに上限を設けることが好ましい。例えば、Ｙ軸方向におけるサイドマージン１６の厚みは、１層あたりの誘電体層１１のＺ軸方向の厚みの１００倍以下であることが好ましく、５０倍以下であることがより好ましく、４０倍以下であることがさらに好ましい。

【0038】

続いて、積層セラミックコンデンサ１００の製造方法について説明する。図７は、積層セラミックコンデンサ１００の製造方法のフローを例示する図である。

【0039】

（原料粉末作製工程）
まず、誘電体層１１を形成するための誘電体材料を用意する。誘電体材料は、誘電体層１１の主成分セラミックを含む。誘電体層１１に含まれるＡサイト元素およびＢサイト元素は、通常はＡＢＯ_３の粒子の焼結体の形で誘電体層１１に含まれる。例えば、ＢａＴｉＯ_３は、ペロブスカイト構造を有する正方晶化合物であって、高い誘電率を示す。このＢａＴｉＯ_３は、一般的に、二酸化チタンなどのチタン原料と炭酸バリウムなどのバリウム原料とを反応させてチタン酸バリウムを合成することで得ることができる。誘電体層１１の主成分セラミックの合成方法としては、従来種々の方法が知られており、例えば固相法、ゾル－ゲル法、水熱法等が知られている。本実施形態においては、これらのいずれも採用することができる。

【0040】

得られたセラミック粉末に、目的に応じて所定の添加化合物を添加する。添加化合物としては、Ｚｒ（ジルコニウム）、Ｃａ（カルシウム）、Ｓｒ（ストロンチウム）、Ｍｇ（マグネシウム）、Ｍｎ（マンガン）、Ｖ（バナジウム）、Ｃｒ（クロム）、希土類元素の酸化物、並びに、Ｃｏ（コバルト）、Ｎｉ、Ｌｉ（リチウム）、Ｂ（ホウ素）、Ｎａ（ナトリウム）、Ｋ（カリウム）およびＳｉの酸化物もしくはガラスが挙げられる。

【0041】

次に、カバー層１３を形成するためのカバー材料を用意する。カバー材料は、カバー層１３の主成分セラミックを含む。主成分セラミックとして、例えば、ＢａＴｉＯ_３粉を作製する。ＢａＴｉＯ_３粉は、誘電体材料と同様の手順により作製することができる。得られたＢａＴｉＯ_３粉末に、目的に応じて所定の添加化合物を添加する。添加化合物としては、Ｚｒ、Ｃａ、Ｓｒ、Ｍｇ、Ｍｎ、Ｖ、Ｃｒ、希土類元素の酸化物、並びに、Ｃｏ、Ｎｉ、Ｌｉ、Ｂ、Ｎａ、ＫおよびＳｉの酸化物もしくはガラスが挙げられる。なお、カバー材料として、上述した誘電体材料を用いてもよい。

【0042】

（積層工程）
次に、原料粉末作製工程で得られた誘電体材料に、ポリビニルブチラール（ＰＶＢ）樹脂等のバインダと、エタノール、トルエン等の有機溶剤と、可塑剤とを加えて湿式混合する。得られたスラリーを使用して、例えばダイコータ法やドクターブレード法により、基材上に例えば厚み０．８μｍ以下の帯状の誘電体グリーンシート５１を塗工して乾燥させる。

【0043】

次に、図８（ａ）で例示するように、誘電体グリーンシート５１の表面に、有機バインダを含む内部電極形成用の金属導電ペーストをスクリーン印刷、グラビア印刷等により印刷することで、内部電極層用の電極パターン５２を配置する。金属導電ペーストには、共材としてセラミック粒子を添加する。セラミック粒子の主成分は、特に限定するものではないが、誘電体層１１の主成分セラミックと同じであることが好ましい。

【0044】

次に、図８（ｂ）で例示するように、電極パターン５２において、絶縁ギャップ４２，４３に相当する位置をレーザなどで除去することで、電極パターン５２に溝５６を形成する。図９（ａ）は、一方のパターンであるＡパターンを例示する図である。図９（ｂ）は、他方のパターンであるＢパターンを例示する図である。

【0045】

ＣＯ_２・ＹＡＧレーザを用いると、波長が長いためにスポット径が大きくなって微細加工が困難であるおそれがある。ＵＶ（紫外線）レーザを用いると、誘電体グリーンシート５１に含まれるセラミック（例えばチタン酸バリウム）の吸収域に波長が入るため、誘電体グリーンシート５１を加工してしまうおそれがある。そこで、ここでのレーザとして、可視光レーザ（青色～緑色）を用いることが好ましい。可視光レーザは、誘電体グリーンシート５１を透過するため、誘電体グリーンシート５１への影響を抑制することができる。また、可視光レーザの波長は短いため、スポット径が小さくなり、微細加工が容易となる。また、ピコ秒パルスのレーザを利用することで、誘電体グリーンシート５１への熱ダメージが抑制される。また、金属導電ペーストに含まれる材料が小径化されて電極パターン５２が薄層化することで、低いエネルギで対象箇所を除去することができるため、誘電体グリーンシート５１へのダメージを抑制しつつ、誘電体グリーンシート５１上での金属導電ペーストへの直接の加工が可能となる。次に、ＡパターンとＢパターンとを交互に積層していく。

【0046】

次に、原料粉末作製工程で得られたカバー材料に、ポリビニルブチラール（ＰＶＢ）樹脂等のバインダと、エタノール、トルエン等の有機溶剤と、可塑剤とを加えて湿式混合する。得られたスラリーを使用して、例えばダイコータ法やドクターブレード法により、基材上に例えば厚み１０μｍ以下の帯状のカバーシートを塗工して乾燥させる。積層された誘電体グリーンシート５１の上下にカバーシートを所定数（例えば２～１０層）だけ積層して熱圧着する。

【0047】

（焼成工程）
このようにして得られたセラミック積層体を、Ｎ_２雰囲気で脱バインダ処理した後に外部電極２０ａ，２０ｂの下地となるＮｉペーストをディップ法で塗布し、酸素分圧１０^－５～１０^－８ａｔｍの還元雰囲気中で１１００～１３００℃で１０分～２時間焼成する。このようにして、積層セラミックコンデンサ１００が得られる。

【0048】

（再酸化処理工程）
その後、Ｎ_２ガス雰囲気中で６００℃～１０００℃で再酸化処理を行ってもよい。

【0049】

（めっき処理工程）
その後、めっき処理により、外部電極２０ａ，２０ｂに、Ｃｕ，Ｎｉ，Ｓｎ等の金属コーティングを行ってもよい。

【0050】

本実施形態に係る製造方法によれば、電極パターン５２において、一方の側面側においてＹ軸方向に離間するギャップと、他方の側面側においてＹ軸方向に離間するギャップが設けられている。それにより、衝撃吸収層４１を形成できるとともに、絶縁ギャップ４２を形成することができる。衝撃吸収層４１を形成することで、機能部を保護することができるようになる。また、電極パターン５２に、Ｘ軸方向に離間するギャップが設けられていることから、外部電極２０ａと外部電極２０ｂとのショートを抑制することができる。

【0051】

（第２実施形態）
第１実施形態では、カバー層１３が設けられている構成について説明したが、カバー層１３は設けられていなくてもよい。図１０は、第２実施形態に係る積層セラミックコンデンサ１００ａの断面図であり、図３と同じ方向の断面に相当する。例えば、図１０で例示するように、カバー層１３が設けられず、積層方向の最外層は誘電体層１１となっていてもよい。

【0052】

積層セラミックコンデンサ１００ａは、第１実施形態に係る製造方法において、カバーシートを設けずに、最上層の誘電体グリーンシート５１には電極パターン５２を設けなければよい。なお、この場合において、最上層および最下層の誘電体層１１が全誘電体層１１の平均厚みの９５％～１０５％である。

【0053】

（第３実施形態）
第１実施形態では、絶縁ギャップ４２，４３がキャビティとなっていたが、絶縁物が埋め込まれていてもよい。例えば、セラミック、ガラス、樹脂などが埋め込まれていてもよい。第３実施形態に係る積層セラミックコンデンサは、第１実施形態に係る製造方法において、溝５６に絶縁物を印刷などで配置することで製造することができる。

【0054】

なお、上記各実施形態においては、セラミック電子部品の一例として積層セラミックコンデンサについて説明したが、それに限られない。例えば、バリスタやサーミスタなどの、他の電子部品を用いてもよい。

【実施例】

【0055】

続いて、実施形態に係る積層セラミックコンデンサを作製し、特性について調べた。

【0056】

（実施例１）
チタン酸バリウム粉末に対して添加物を添加し、ボールミルで十分に湿式混合粉砕して誘電体材料を得た。チタン酸バリウム粉末に対して添加物を添加し、ボールミルで十分に湿式混合粉砕してカバー材料を得た。

【0057】

誘電体材料に有機バインダとしてブチラール系、溶剤としてトルエン、エチルアルコールを加えてドクターブレード法にて誘電体グリーンシート５１を作製した。得られた誘電体グリーンシート５１に金属導電ペーストの電極パターン５２を印刷した。次に、電極パターン５２において、絶縁ギャップ４２，４３に相当する位置をレーザなどで除去した。次に、ＡパターンとＢパターンとを交互に積層した。ＡパターンおよびＢパターンを合計で２００層積層した。

【0058】

次に、原料粉末作製工程で得られたカバー材料に、ポリビニルブチラール（ＰＶＢ）樹脂等のバインダと、エタノール、トルエン等の有機溶剤と、可塑剤とを加えて湿式混合する。得られたスラリーを使用して、基材上にカバーシートを塗工して乾燥させた。積層された誘電体グリーンシート５１の上下にカバーシートを所定数だけ積層して熱圧着した。

【0059】

（実施例２）
実施例２においては、カバーシートを積層しなかった。最上層の誘電体グリーンシート５１には電極パターン５２を印刷しなかった。その他の条件は、実施例１と同様とした。

【0060】

（比較例）
比較例においては、サイドマージン１６に相当する領域をセラミックだけで構成した。その他条件は、実施例１と同様とした。

【0061】

（分析）
実施例１，２および比較例のそれぞれについて、１０００個のサンプルを作製した。各サンプルに対してリフローを行なった。実施例１，２および比較例のそれぞれについて、リフロー後のショート発生率およびリフロー後の高温耐湿試験不良率を測定した。ショートについては、絶縁抵抗の測定を行ない、絶縁抵抗値が１ＭΩ以下となっていたらショートが発生したと判定した。高温耐湿試験については、８５℃－８５％ＲＨの環境下で４Ｖの電圧を印加して１７時間放置した後、絶縁抵抗値が１ＭΩ以下となっていたら不良と判定した。結果を表１に示す。

【表1】

【0062】

表１に示すように、比較例では、リフロー後にショートが発生する率が高く、リフロー後に耐湿不良率が高くなった。これは、サイドマージンをセラミックのみで構成したことで、熱衝撃を吸収することができず、機能部が十分に保護されなかったからであると考えられる。一方、実施例１および実施例２では、リフロー後のショート発生率も耐湿不良率も低くなった。これは、サイドマージンに衝撃吸収層４１を設けたことで、熱衝撃が吸収され、機能部が十分に保護されたからであると考えられる。なお、実施例２よりも実施例１の方が、リフロー後の耐湿不良率が低くなった。これは、カバー層１３を設けたことで十分な耐湿性が得られたからであると考えられる。

【0063】

以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

【符号の説明】

【0064】

１０ 積層チップ
１１ 誘電体層
１２ａ，１２ｂ 内部電極層
１３ カバー層
１４ 容量部
１５ａ，１５ｂ エンドマージン
１６ サイドマージン
１７ａ，１７ｂ ダミー電極層
１８ａ，１８ｂ 絶縁ギャップ
２０ａ，２０ｂ 外部電極
４１ 衝撃吸収層
４２ 絶縁ギャップ
４３ 絶縁ギャップ
５１ 誘電体グリーンシート
５２ 電極パターン
１００ 積層セラミックコンデンサ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】