知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-03-13
(45)【発行日】2024-03-22
(54)【発明の名称】センサチップ、電子機器、及び測距装置
(51)【国際特許分類】
H01L 31/0232 20140101AFI20240314BHJP
H01L 31/107 20060101ALI20240314BHJP
G01S 7/481 20060101ALI20240314BHJP
G01S 17/93 20200101ALI20240314BHJP
H01L 27/146 20060101ALI20240314BHJP
【ＦＩ】
H01L31/02 D
H01L31/10 B
G01S7/481 A
G01S17/93
H01L27/146 D
【請求項の数】
21
(21)【出願番号】P 2021506233
(86)(22)【出願日】2020-02-07
(86)【国際出願番号】 JP2020004788
(87)【国際公開番号】W WO2020189082
(87)【国際公開日】2020-09-24
【審査請求日】2023-01-27
(31)【優先権主張番号】P 2019050885
(32)【優先日】2019-03-19
(33)【優先権主張国・地域又は機関】JP
(73)【特許権者】
【識別番号】316005926
【氏名又は名称】ソニーセミコンダクタソリューションズ株式会社
(74)【代理人】
【識別番号】110001357
【氏名又は名称】弁理士法人つばさ国際特許事務所
(72)【発明者】
【氏名】松本 晃
【審査官】原 俊文
(56)【参考文献】
【文献】特開２０１８－０８８４８８（ＪＰ，Ａ）
【文献】特開２０１０－２２６０７１（ＪＰ，Ａ）
【文献】特開２０１８－２０１００５（ＪＰ，Ａ）
【文献】特開２０１４－０２７１７８（ＪＰ，Ａ）
【文献】特開２０１７－０９７０７２（ＪＰ，Ａ）
【文献】米国特許出願公開第２００６／０１４５０５６（ＵＳ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ３１／００－３１／０３９２
Ｈ０１Ｌ ３１／０８－３１／１１９
Ｈ０１Ｌ ２７／１４６
Ｇ０１Ｓ ７／４８１
Ｇ０１Ｓ １７／９３
(57)【特許請求の範囲】
【請求項1】
光が入射する光入射面を有するとともに高電界領域によりキャリアをアバランシェ増倍させる増倍領域を有する光電変換部と、前記光電変換部の前記光入射面とは反対側の面に対向して設けられた光反射部と、
前記光電変換部と前記光反射部との間に設けられるとともに回折レンズを含む集光部とを有する画素を備え、
前記回折レンズは、同心円状に周期的に設けられた第２の凹凸形状部を有し、
前記第２の凹凸形状部は、導電膜で構成されている
センサチップ。
【請求項2】
前記集光部は、前記光電変換部を通過した前記光を前記光反射部に向けて集光する請求項１に記載のセンサチップ。
【請求項3】
前記光入射面は、前記光を拡散させる第１の凹凸形状部が設けられている請求項１に記載のセンサチップ。
【請求項4】
前記光入射面に対向して設けられたオンチップレンズをさらに備えた請求項１に記載のセンサチップ。
【請求項5】
前記光電変換部の前記光入射面とは反対側の面に、積層した複数の配線が絶縁膜中に埋設されてなる配線層が設けられており、前記光入射面と平行な方向における前記画素の中央部で前記光電変換部のカソードに接続するように前記複数の配線が設けられている
請求項１に記載のセンサチップ。
【請求項6】
前記光反射部は、前記光入射面と平行な方向における前記画素の中央部を含む前記画素の一部に対向して設けられている請求項１に記載のセンサチップ。
【請求項7】
前記集光部は、インナーレンズを有する請求項１に記載のセンサチップ。
【請求項8】
光が入射する光入射面を有するとともに高電界領域によりキャリアをアバランシェ増倍させる増倍領域を有する光電変換部と、
前記光電変換部の前記光入射面とは反対側の面に対向して設けられた光反射部と、
前記光電変換部と前記光反射部との間に設けられるとともに回折レンズを含む集光部とを有する画素を備え、
前記回折レンズは、同心円状に周期的に設けられた第２の凹凸形状部を有し、
前記第２の凹凸形状部は、絶縁膜及び導電膜の積層体で構成されている
センサチップ。
【請求項9】
光が入射する光入射面を有するとともに高電界領域によりキャリアをアバランシェ増倍させる増倍領域を有する光電変換部と、
前記光電変換部の前記光入射面とは反対側の面に対向して設けられた光反射部と、
前記光電変換部と前記光反射部との間に設けられるとともに回折レンズを含む集光部とを有する画素を備え、
前記回折レンズは、同心円状に周期的に設けられた第２の凹凸形状部を有し、
前記第２の凹凸形状部は、前記光電変換部の前記光入射面とは反対側の面に形成された溝に埋め込まれた絶縁膜で構成されている
センサチップ。
【請求項10】
光が入射する光入射面を有するとともに高電界領域によりキャリアをアバランシェ増倍させる増倍領域を有する光電変換部と、
前記光電変換部の前記光入射面とは反対側の面に対向して設けられた光反射部と、
前記光電変換部と前記光反射部との間に設けられるとともに回折レンズを含む集光部と、
前記光電変換部の前記光入射面とは反対側の面に設けられ、積層した複数の配線が絶縁膜中に埋設されてなる配線層とを有する画素を備え、
前記回折レンズは、同心円状に周期的に設けられた第２の凹凸形状部を有し、
前記第２の凹凸形状部は、前記複数の配線のうちのいずれか１つの層と同じ層の導電膜で構成されている
センサチップ。
【請求項11】
同心円状の前記第２の凹凸形状部を構成する前記導電膜のそれぞれと前記光電変換部との間にコンタクト部が設けられている請求項１０に記載のセンサチップ。
【請求項12】
前記第２の凹凸形状部は、前記複数の配線のうちの最も前記光電変換部に近い層と同じ層の導電膜で構成されている請求項１０に記載のセンサチップ。
【請求項13】
前記第２の凹凸形状部は、前記複数の配線のうちの最も前記光電変換部に近い層ではない層と同じ層の導電膜で構成されている請求項１０に記載のセンサチップ。
【請求項14】
光学系と、センサチップと、
信号処理回路とを備え、
前記センサチップは、
光が入射する光入射面を有するとともに高電界領域によりキャリアをアバランシェ増倍させる増倍領域を有する光電変換部と、
前記光電変換部の前記光入射面とは反対側の面に対向して設けられた光反射部と、
前記光電変換部と前記光反射部との間に設けられるとともに回折レンズを含む集光部とを有する画素を備え、
前記回折レンズは、同心円状に周期的に設けられた第２の凹凸形状部を有し、
前記第２の凹凸形状部は、導電膜で構成されている
電子機器。
【請求項15】
光学系と、
センサチップと、
信号処理回路とを備え、
前記センサチップは、
光が入射する光入射面を有するとともに高電界領域によりキャリアをアバランシェ増倍させる増倍領域を有する光電変換部と、
前記光電変換部の前記光入射面とは反対側の面に対向して設けられた光反射部と、
前記光電変換部と前記光反射部との間に設けられるとともに回折レンズを含む集光部とを有する画素を備え、
前記回折レンズは、同心円状に周期的に設けられた第２の凹凸形状部を有し、
前記第２の凹凸形状部は、絶縁膜及び導電膜の積層体で構成されている
電子機器。
【請求項16】
光学系と、
センサチップと、
信号処理回路とを備え、
前記センサチップは、
光が入射する光入射面を有するとともに高電界領域によりキャリアをアバランシェ増倍させる増倍領域を有する光電変換部と、
前記光電変換部の前記光入射面とは反対側の面に対向して設けられた光反射部と、
前記光電変換部と前記光反射部との間に設けられるとともに回折レンズを含む集光部とを有する画素を備え、
前記回折レンズは、同心円状に周期的に設けられた第２の凹凸形状部を有し、
前記第２の凹凸形状部は、前記光電変換部の前記光入射面とは反対側の面に形成された溝に埋め込まれた絶縁膜で構成されている
電子機器。
【請求項17】
光学系と、
センサチップと、
信号処理回路とを備え、
前記センサチップは、
光が入射する光入射面を有するとともに高電界領域によりキャリアをアバランシェ増倍させる増倍領域を有する光電変換部と、
前記光電変換部の前記光入射面とは反対側の面に対向して設けられた光反射部と、
前記光電変換部と前記光反射部との間に設けられるとともに回折レンズを含む集光部と、
前記光電変換部の前記光入射面とは反対側の面に設けられ、積層した複数の配線が絶縁膜中に埋設されてなる配線層とを有する画素を備え、
前記回折レンズは、同心円状に周期的に設けられた第２の凹凸形状部を有し、
前記第２の凹凸形状部は、前記複数の配線のうちのいずれか１つの層と同じ層の導電膜で構成されている
電子機器。
【請求項18】
光学系と、センサチップと、
前記センサチップの出力信号から測定対象物までの距離を算出する信号処理回路とを備え、
前記センサチップは、
光が入射する光入射面を有するとともに高電界領域によりキャリアをアバランシェ増倍させる増倍領域を有する光電変換部と、
前記光電変換部の前記光入射面とは反対側の面に対向して設けられた光反射部と、
前記光電変換部と前記光反射部との間に設けられるとともに回折レンズを含む集光部とを有する画素を備え、
前記回折レンズは、同心円状に周期的に設けられた第２の凹凸形状部を有し、
前記第２の凹凸形状部は、導電膜で構成されている
測距装置。
【請求項19】
光学系と、
センサチップと、
前記センサチップの出力信号から測定対象物までの距離を算出する信号処理回路とを備え、
前記センサチップは、
光が入射する光入射面を有するとともに高電界領域によりキャリアをアバランシェ増倍させる増倍領域を有する光電変換部と、
前記光電変換部の前記光入射面とは反対側の面に対向して設けられた光反射部と、
前記光電変換部と前記光反射部との間に設けられるとともに回折レンズを含む集光部とを有する画素を備え、
前記回折レンズは、同心円状に周期的に設けられた第２の凹凸形状部を有し、
前記第２の凹凸形状部は、絶縁膜及び導電膜の積層体で構成されている
測距装置。
【請求項20】
光学系と、
センサチップと、
前記センサチップの出力信号から測定対象物までの距離を算出する信号処理回路とを備え、
前記センサチップは、
光が入射する光入射面を有するとともに高電界領域によりキャリアをアバランシェ増倍させる増倍領域を有する光電変換部と、
前記光電変換部の前記光入射面とは反対側の面に対向して設けられた光反射部と、
前記光電変換部と前記光反射部との間に設けられるとともに回折レンズを含む集光部とを有する画素を備え、
前記回折レンズは、同心円状に周期的に設けられた第２の凹凸形状部を有し、
前記第２の凹凸形状部は、前記光電変換部の前記光入射面とは反対側の面に形成された溝に埋め込まれた絶縁膜で構成されている
測距装置。
【請求項21】
光学系と、
センサチップと、
前記センサチップの出力信号から測定対象物までの距離を算出する信号処理回路とを備え、
前記センサチップは、
光が入射する光入射面を有するとともに高電界領域によりキャリアをアバランシェ増倍させる増倍領域を有する光電変換部と、
前記光電変換部の前記光入射面とは反対側の面に対向して設けられた光反射部と、
前記光電変換部と前記光反射部との間に設けられるとともに回折レンズを含む集光部と、
前記光電変換部の前記光入射面とは反対側の面に設けられ、積層した複数の配線が絶縁膜中に埋設されてなる配線層とを有する画素を備え、
前記回折レンズは、同心円状に周期的に設けられた第２の凹凸形状部を有し、
前記第２の凹凸形状部は、前記複数の配線のうちのいずれか１つの層と同じ層の導電膜で構成されている
測距装置。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、例えばアバランシェフォトダイオードを有するセンサチップ、それを備えた電子機器、及び測距装置に関する。
【背景技術】
【0002】
アバランシェフォトダイオード（ＡＰＤ；Avalanche Photodiode）は、ｐｎ接合に所定の逆電圧が印加されて拡がる空乏層に高電界領域が形成されたフォトダイオードである。高電界領域が形成されると、光電効果により発生したキャリア（電子）が電界で加速されて衝突電離を引き起こす過程が繰り返されるアバランシェ増倍（アバランシェ降伏）が発生可能となる。
【0003】
ＡＰＤは、降伏電圧近傍で駆動されるリニアモードでの駆動と降伏電圧より大きい電圧で駆動されるガイガーモードでの駆動が可能である。ガイガーモードのＡＰＤは、シングルフォトンアバランシェダイオード（ＳＰＡＤ；Single Photon Avalanche Diode）とも称せられ、フォトダイオードに入射した１個のフォトンを検出することができる。
【0004】
特許文献１には、アバランシェフォトダイオードを含む画素がアレイ状に配置されたセンサチップが開示されている。
【先行技術文献】
【特許文献】
【0005】
【文献】特開２０１８－８８４８８号公報
【発明の概要】
【0006】
ＳＰＡＤを有するセンサでは、ＰＤＥ（Photon Detection Efficiency）を向上させることが望まれている。
【0007】
ＳＰＡＤを有し、ＰＤＥを向上させることができるセンサチップ、及びそのようなセンサチップを有する電子機器及び測距装置を提供することが望ましい。
【0008】
本開示の一実施の形態における第１のセンサチップは、光が入射する光入射面を有するとともに高電界領域によりキャリアをアバランシェ増倍させる増倍領域を有する光電変換部と、光電変換部の光入射面とは反対側の面に対向して設けられた光反射部と、光電変換部と光反射部との間に設けられるとともに回折レンズを含む集光部とを有する画素を備えたものであり、回折レンズは、同心円状に周期的に設けられた第２の凹凸形状部を有し、第２の凹凸形状部は、導電膜で構成されている。
本開示の一実施の形態における第２のセンサチップは、光が入射する光入射面を有するとともに高電界領域によりキャリアをアバランシェ増倍させる増倍領域を有する光電変換部と、光電変換部の光入射面とは反対側の面に対向して設けられた光反射部と、光電変換部と光反射部との間に設けられるとともに回折レンズを含む集光部とを有する画素を備えたものであり、回折レンズは、同心円状に周期的に設けられた第２の凹凸形状部を有し、第２の凹凸形状部は、絶縁膜及び導電膜の積層体で構成されている。
本開示の一実施の形態における第３のセンサチップは、光が入射する光入射面を有するとともに高電界領域によりキャリアをアバランシェ増倍させる増倍領域を有する光電変換部と、光電変換部の光入射面とは反対側の面に対向して設けられた光反射部と、光電変換部と光反射部との間に設けられるとともに回折レンズを含む集光部とを有する画素を備えたものであり、回折レンズは、同心円状に周期的に設けられた第２の凹凸形状部を有し、第２の凹凸形状部は、光電変換部の光入射面とは反対側の面に形成された溝に埋め込まれた絶縁膜で構成されている。
本開示の一実施の形態における第４のセンサチップは、光が入射する光入射面を有するとともに高電界領域によりキャリアをアバランシェ増倍させる増倍領域を有する光電変換部と、光電変換部の光入射面とは反対側の面に対向して設けられた光反射部と、光電変換部と光反射部との間に設けられるとともに回折レンズを含む集光部と、光電変換部の光入射面とは反対側の面に設けられ、積層した複数の配線が絶縁膜中に埋設されてなる配線層とを有する画素を備えたものであり、回折レンズは、同心円状に周期的に設けられた第２の凹凸形状部を有し、第２の凹凸形状部は、複数の配線のうちのいずれか１つの層と同じ層の導電膜で構成されている。
本開示の一実施の形態における第２のセンサチップは、光が入射する光入射面を有するとともに高電界領域によりキャリアをアバランシェ増倍させる増倍領域を有する光電変換部と、光電変換部の光入射面とは反対側の面に対向して設けられた光反射部と、光電変換部と光反射部との間に設けられるとともに回折レンズを含む集光部とを有する画素を備えたものであり、回折レンズは、同心円状に周期的に設けられた第２の凹凸形状部を有し、第２の凹凸形状部は、絶縁膜及び導電膜の積層体で構成されている。
本開示の一実施の形態における第３のセンサチップは、光が入射する光入射面を有するとともに高電界領域によりキャリアをアバランシェ増倍させる増倍領域を有する光電変換部と、光電変換部の光入射面とは反対側の面に対向して設けられた光反射部と、光電変換部と光反射部との間に設けられるとともに回折レンズを含む集光部とを有する画素を備えたものであり、回折レンズは、同心円状に周期的に設けられた第２の凹凸形状部を有し、第２の凹凸形状部は、光電変換部の光入射面とは反対側の面に形成された溝に埋め込まれた絶縁膜で構成されている。
本開示の一実施の形態における第４のセンサチップは、光が入射する光入射面を有するとともに高電界領域によりキャリアをアバランシェ増倍させる増倍領域を有する光電変換部と、光電変換部の光入射面とは反対側の面に対向して設けられた光反射部と、光電変換部と光反射部との間に設けられるとともに回折レンズを含む集光部と、光電変換部の光入射面とは反対側の面に設けられ、積層した複数の配線が絶縁膜中に埋設されてなる配線層とを有する画素を備えたものであり、回折レンズは、同心円状に周期的に設けられた第２の凹凸形状部を有し、第２の凹凸形状部は、複数の配線のうちのいずれか１つの層と同じ層の導電膜で構成されている。
【0009】
本開示の一実施の形態における第１の電子機器は、光学系と、センサチップと、信号処理回路とを備えたものであり、センサチップとして、上記本開示の一実施の形態の第１のセンサチップを有する。
本開示の一実施の形態における第２の電子機器は、光学系と、センサチップと、信号処理回路とを備えたものであり、センサチップとして、上記本開示の一実施の形態の第２のセンサチップを有する。
本開示の一実施の形態における第３の電子機器は、光学系と、センサチップと、信号処理回路とを備えたものであり、センサチップとして、上記本開示の一実施の形態の第３のセンサチップを有する。
本開示の一実施の形態における第４の電子機器は、光学系と、センサチップと、信号処理回路とを備えたものであり、センサチップとして、上記本開示の一実施の形態の第４のセンサチップを有する。
本開示の一実施の形態における第２の電子機器は、光学系と、センサチップと、信号処理回路とを備えたものであり、センサチップとして、上記本開示の一実施の形態の第２のセンサチップを有する。
本開示の一実施の形態における第３の電子機器は、光学系と、センサチップと、信号処理回路とを備えたものであり、センサチップとして、上記本開示の一実施の形態の第３のセンサチップを有する。
本開示の一実施の形態における第４の電子機器は、光学系と、センサチップと、信号処理回路とを備えたものであり、センサチップとして、上記本開示の一実施の形態の第４のセンサチップを有する。
【0010】
本開示の一実施の形態における第１の測距装置は、光学系と、センサチップと、センサチップの出力信号から測定対象物までの距離を算出する信号処理回路とを備えたものであり、センサチップとして、上記本開示の一実施の形態の第１のセンサチップを有する。
本開示の一実施の形態における第２の測距装置は、光学系と、センサチップと、センサチップの出力信号から測定対象物までの距離を算出する信号処理回路とを備えたものであり、センサチップとして、上記本開示の一実施の形態の第２のセンサチップを有する。
本開示の一実施の形態における第３の測距装置は、光学系と、センサチップと、センサチップの出力信号から測定対象物までの距離を算出する信号処理回路とを備えたものであり、センサチップとして、上記本開示の一実施の形態の第３のセンサチップを有する。
本開示の一実施の形態における第４の測距装置は、光学系と、センサチップと、センサチップの出力信号から測定対象物までの距離を算出する信号処理回路とを備えたものであり、センサチップとして、上記本開示の一実施の形態の第４のセンサチップを有する。
本開示の一実施の形態における第２の測距装置は、光学系と、センサチップと、センサチップの出力信号から測定対象物までの距離を算出する信号処理回路とを備えたものであり、センサチップとして、上記本開示の一実施の形態の第２のセンサチップを有する。
本開示の一実施の形態における第３の測距装置は、光学系と、センサチップと、センサチップの出力信号から測定対象物までの距離を算出する信号処理回路とを備えたものであり、センサチップとして、上記本開示の一実施の形態の第３のセンサチップを有する。
本開示の一実施の形態における第４の測距装置は、光学系と、センサチップと、センサチップの出力信号から測定対象物までの距離を算出する信号処理回路とを備えたものであり、センサチップとして、上記本開示の一実施の形態の第４のセンサチップを有する。
【0011】
本開示の一実施の形態における第１～第４のセンサチップ、一実施の形態における第１～第４の電子機器、及び一実施の形態における第１～第４の測距装置では、光電変換部と光反射部との間に集光部を設けることにより、光電変換部を通過した光を光反射部に向けて集光する。
【図面の簡単な説明】
【0012】
【図1】本開示の一実施の形態に係るセンサチップの断面構成の一例を表す図である。
【図3】変形例Ａに係るセンサチップの断面構成の一例を表す図である。
【図4】変形例Ｂに係るセンサチップの断面構成の一例を表す図である。
【図5】変形例Ｃに係るセンサチップの断面構成の一例を表す図である。
【図6】変形例Ｄに係るセンサチップの断面構成の一例を表す図である。
【図7】変形例Ｅに係るセンサチップの断面構成の一例を表す図である。
【図9】変形例Ｆに係るセンサチップの断面構成の一例を表す図である。
【図10】変形例Ｇに係るセンサチップの断面構成の一例を表す図である。
【図11】変形例Ｈに係るセンサチップの断面構成の一例を表す図である。
【図12】変形例Ｉに係るセンサチップの断面構成の一例を表す図である。
【図13】変形例Ｊに係るセンサチップの断面構成の一例を表す図である。
【図14】上記実施の形態及びその変形例に係るセンサチップを備えた電子機器の概略構成の一例を示すブロック図である。
【図15】車両制御システムの概略的な構成の一例を示すブロック図である。
【図16】車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
【発明を実施するための形態】
【0013】
以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．実施の形態（センサチップ）…図１～図２
ＳＰＡＤと光反射膜との間に絶縁膜及び導電膜の積層体よりなる回折レンズが設けられた例
２．変形例（センサチップ）
変形例Ａ：回折レンズが半導体基板の溝に埋め込まれた絶縁膜よりなる例…図３
変形例Ｂ：回折レンズが導電膜あるいは絶縁膜よりなる例…図４
変形例Ｃ：ＳＰＡＤと光反射膜との間にインナーレンズが設けられた例…図５
変形例Ｄ：回折レンズが第１配線よりなる例…図６
変形例Ｅ：回折レンズを構成する第１配線にそれぞれコンタクト層が設けられた例…図７～図８
変形例Ｆ：ＳＰＡＤのカソードが画素の中央部に設けられた例…図９
変形例Ｇ：光反射膜が画素の中央部を含む画素の一部に対向して第２配線に設けられた例…図１０
変形例Ｈ：光反射膜が画素の中央部を含む画素の一部に対向して第１配線に設けられた例…図１１
変形例Ｉ：光入射面に凹凸形状が設けられていない例…図１２
変形例Ｊ：オンチップレンズが設けられていない例…図１３
３．適用例 ：上記実施の形態及びその変形例に係るセンサチップを電子機器に適用した例…図１４
４．応用例 ：上記実施の形態及びその変形例に係るセンサチップを移動体に応用した例…図１５、図１６
５．その他の変形例
１．実施の形態（センサチップ）…図１～図２
ＳＰＡＤと光反射膜との間に絶縁膜及び導電膜の積層体よりなる回折レンズが設けられた例
２．変形例（センサチップ）
変形例Ａ：回折レンズが半導体基板の溝に埋め込まれた絶縁膜よりなる例…図３
変形例Ｂ：回折レンズが導電膜あるいは絶縁膜よりなる例…図４
変形例Ｃ：ＳＰＡＤと光反射膜との間にインナーレンズが設けられた例…図５
変形例Ｄ：回折レンズが第１配線よりなる例…図６
変形例Ｅ：回折レンズを構成する第１配線にそれぞれコンタクト層が設けられた例…図７～図８
変形例Ｆ：ＳＰＡＤのカソードが画素の中央部に設けられた例…図９
変形例Ｇ：光反射膜が画素の中央部を含む画素の一部に対向して第２配線に設けられた例…図１０
変形例Ｈ：光反射膜が画素の中央部を含む画素の一部に対向して第１配線に設けられた例…図１１
変形例Ｉ：光入射面に凹凸形状が設けられていない例…図１２
変形例Ｊ：オンチップレンズが設けられていない例…図１３
３．適用例 ：上記実施の形態及びその変形例に係るセンサチップを電子機器に適用した例…図１４
４．応用例 ：上記実施の形態及びその変形例に係るセンサチップを移動体に応用した例…図１５、図１６
５．その他の変形例
【0014】
＜１．実施の形態＞
［構成例］
図１は、本開示の一実施の形態に係るセンサチップ１の断面構成の一例を表したものである。センサチップ１は、複数の画素Ｐがアレイ状に配置された画素アレイを有する。画素Ｐは、本開示の「画素」の一具体例に対応する。
［構成例］
図１は、本開示の一実施の形態に係るセンサチップ１の断面構成の一例を表したものである。センサチップ１は、複数の画素Ｐがアレイ状に配置された画素アレイを有する。画素Ｐは、本開示の「画素」の一具体例に対応する。
【0015】
各画素Ｐは、ＳＰＡＤ２と配線層２６とが積層された構造を有し、配線層２６は光反射膜ＬＲを含み、ＳＰＡＤ２と光反射膜ＬＲとの間に回折レンズＤＬが設けられている。このＳＰＡＤ２が本開示の「光電変換部」の一具体例に対応し、光反射膜ＬＲが本開示の「光反射部」の一具体例に対応し、回折レンズＤＬが本開示の「集光部」の一具体例に対応する。
【0016】
センサチップ１は、半導体基板１０の裏面から入射する光を検出する裏面照射型のセンサチップである。ＳＰＡＤ２は、半導体基板１０に設けられており、高電界領域によりキャリア（電子）をアバランシェ増倍させる増倍領域ＭＲを有する。ＳＰＡＤ２は光入射面１０Ａを有し、半導体基板１０の一方の面がＳＰＡＤ２の光入射面１０Ａに対応する。光入射面１０Ａは、半導体基板１０の裏面を研磨した結果得られた面であり、光入射面１０Ａを半導体基板１０の裏面とも称する。また、半導体基板１０の他方の面（光入射面１０Ａとは反対側の面）を半導体基板１０の表面１０Ｃとも称する。光反射膜ＬＲは、半導体基板１０の表面１０Ｃに対向して設けられている。
【0017】
半導体基板１０には、隣接する画素Ｐ間を分離する画素分離溝３０が設けられている。画素分離溝３０には画素分離膜ＴＩが埋設されている。画素分離膜ＴＩは、例えば酸化シリコン（ＳｉＯ2）、酸化タンタル（Ｔａ2Ｏ5）、酸化ハフニウム（ＨｆＯ2）、及び酸化アルミニウム（Ａｌ2Ｏ3）等の絶縁膜３１と、タングステン（Ｗ）及びアルミニウム（Ａｌ）等の遮光性の金属膜３２との積層構造を有する。また、金属膜３２の内部には、ボイドＶが設けられている。これにより、隣接する画素Ｐ間が電気的及び光学的に分離されている。なお、金属膜３２内部のボイドＶは設けられていなくてもよい。
【0018】
半導体基板１０に設けられるＳＰＡＤ２について説明する。半導体基板１０の画素分離膜ＴＩにより分離された領域にウェル層１１が設けられている。ウェル層１１の内部には、光入射面１０Ａ側のｐ型半導体領域１４及び半導体基板１０の表面１０Ｃ側のｎ型半導体領域１５がｐｎ接合を構成するように設けられている。ｎ型半導体領域１５から半導体基板１０の表面１０Ｃ側に貫通するようにカソード１６が設けられている。また、ウェル層１１の側面と画素分離膜ＴＩとの間にはｐ型半導体領域であるピニング層１２が設けられている。半導体基板１０の表面１０Ｃ側のピニング層１２の端部にｐ型半導体領域であるアノード１３が設けられている。
【0019】
半導体基板１０は、例えばシリコン（Ｓｉ）で形成されている。ウェル層１１は、ｎ型半導体領域であってもよく、ｐ型半導体領域であってもよい。ウェル層１１は、例えば１×１０14原子／ｃｍ-3程度以下の低濃度のｎ型またはｐ型の半導体領域であることが好ましく、これによりウェル層１１を空乏化させやすくなり、ＳＰＡＤ２のＰＤＥを向上させることができる。
【0020】
ｐ型半導体領域１４は、不純物濃度が高いｐ型の半導体領域（ｐ＋）である。ｎ型半導体領域１５は、不純物濃度が高いｎ型の半導体領域（ｎ＋）である。
【0021】
カソード１６は、不純物濃度が高いｎ型の半導体領域（ｎ＋＋）である。カソード１６はｎ型半導体領域１５に接続しており、ｎ型半導体領域１５に所定のバイアスを印加可能に設けられている。
【0022】
ピニング層１２は、ｐ型の半導体領域（ｐ）である。ピニング層１２は、画素分離膜ＴＩに沿ってウェル層１１の側面を囲むように形成されている。ピニング層１２は、ホールを蓄積する。ピニング層１２には、アノード１３が接続されており、アノード１３からバイアス調整が可能である。これによりピニング層１２のホール濃度が強化され、ピニングが強固になることにより、例えば画素分離膜ＴＩとウェル層１１との界面で発生する暗電流の発生を抑制できる。ピニング層１２は、例えば、画素分離膜ＴＩからみてｐ型の半導体領域（ｐ＋）及びｐ型半導体領域（ｐ）が順に積層した構造であってもよい。
【0023】
アノード１３は、不純物濃度が高いｐ型の半導体領域（ｐ＋＋）である。アノード１３はピニング層１２に接続しており、ピニング層１２に所定のバイアスを印加可能に設けられている。
【0024】
ＳＰＡＤ２は、アノード１３に大きな負電圧が印加されてｐｎ接合に所定の逆電圧が印加されることで、ｐ型半導体領域１４とｎ型半導体領域１５とのｐｎ接合から空乏層が拡がり、高電界領域が形成されるように構成されている。高電界領域が形成されると、キャリアをアバランシェ増倍させることが可能な増倍領域ＭＲが形成される。ＳＰＡＤ２は、増倍領域ＭＲで発生するアバランシェ増倍により、光入射面１０Ａから入射する１個のフォトンにより発生するキャリアを増倍して検出することが可能である。以上のようにＳＰＡＤ２が構成されている。
【0025】
半導体基板１０の表面１０Ｃ（光入射面１０Ａとは反対側の面）には、絶縁膜２０及び導電膜２１の積層体よりなる第２の凹凸形状部１０Ｄが設けられている（第１の凹凸形状部１０Ｂについては、後述する。）例えば、絶縁膜２０は酸化シリコンからなり、導電膜２１はポリシリコンからなる。絶縁膜２０及び導電膜２１は、画素Ｐが設けられていない領域において半導体基板１０に設けられたＭＯＳ（Metal-Oxide-Semiconductor）トランジスタのゲート絶縁膜及びゲート電極と、それぞれ同じ層により形成されている。
【0026】
図２は、センサチップ１の回折レンズＤＬの平面構成の一例を表したものである。絶縁膜２０及び導電膜２１の積層体により、同心円状に周期的に設けられた凹凸を有する第２の凹凸形状部１０Ｄが設けられている。第２の凹凸形状部１０Ｄは、本開示の「第２の凹凸形状部」の一具体例に対応する。第２の凹凸形状部１０Ｄは回折レンズＤＬとして機能するものである。回折レンズＤＬとは、光を回折させてレンズと同様の作用をもたらす光学部材である。回折レンズＤＬは、光の波長程度の微細な凹凸形状が同心円状に周期的に設けられて構成されている。
【0027】
図１に示したように、導電膜２１の側壁及び半導体基板１０の表面１０Ｃを覆ってサイドウォール絶縁膜２２が形成されている。例えば、サイドウォール絶縁膜２２は窒化シリコンからなる。導電膜２１及びサイドウォール絶縁膜２２を覆ってパッシベーション絶縁膜２３が形成されている。例えば、パッシベーション絶縁膜２３は酸化シリコンからなる。
【0028】
パッシベーション絶縁膜２３を覆って、絶縁膜２４中に積層した複数の配線が埋設されてなる配線層２６が設けられている。複数の配線は、例えば第１配線２５Ｂ、第２配線２５Ｄ、及び第３配線２５Ｆを含む。なお、図１では３層の積層した配線を含む例を示しているが、積層される配線の層数は特に限定されない。これらの複数の配線は、コンタクト層２５Ａ、第１垂直接続層２５Ｃ、及び第２垂直接続層２５Ｅにより接続されている。第１配線２５Ｂ、第２配線２５Ｄ、第３配線２５Ｆ、コンタクト層２５Ａ、第１垂直接続層２５Ｃ、及び第２垂直接続層２５Ｅは、例えばそれぞれ銅等の金属膜で形成されている。絶縁膜２４は、例えば酸化シリコンなどから形成されている。図面上は絶縁膜２４を１つの層として示しているが、複数の配線の各層に対応して設けられた絶縁膜の積層体である。コンタクト層２５Ａは、サイドウォール絶縁膜２２及びパッシベーション絶縁膜２３を貫通してアノード１３またはカソード１６を第１配線２５Ｂに接続するように設けられている。配線層２６に埋設された複数の配線は、アノード１３及びカソード１６にそれぞれ所定のバイアスを印加できるように構成されている。第１配線２５ＢのうちのＳＰＡＤ２に対向する部分は、光反射膜ＬＲとなっている。光反射膜ＬＲは、ＳＰＡＤ２を通過して半導体基板１０の表面１０Ｃ側に到達した光を再度ＳＰＡＤ２へと反射させるように構成されている。第３配線２５Ｆは絶縁膜２４から露出しており、外部接続用の端子となっている。
【0029】
半導体基板１０の裏面（ＳＰＡＤ２の光入射面１０Ａ）には、第１の凹凸形状部１０Ｂが設けられている。第１の凹凸形状部１０Ｂは、本開示の「第１の凹凸形状部」の一具体例に対応する。第１の凹凸形状部１０Ｂは、例えば四角錐凹形状（逆ピラミッド形状）がアレイ状に並べられたものである。第１の凹凸形状部１０Ｂは、ＳＰＡＤ２への入射光を回折・乱反射することで拡散させる。入射光Ｌを拡散させることにより、ＳＰＡＤ２内での光路長を伸ばし、ＰＤＥを向上させることが可能である。第１の凹凸形状部１０Ｂは、例えば半導体基板１０の光入射面１０Ａにエッチング処理を施すことで形成される。
【0030】
半導体基板１０の裏面には、画素分離膜ＴＩに接して画素間遮光膜３３が設けられている。画素間遮光膜３３は、例えばＷやＡｌ等の遮光性の金属で形成されている。画素間遮光膜３３は、光入射面１０Ａに対して斜めに入射した光が入射すべき画素Ｐに入射せずに隣接する画素Ｐに入射することを抑制するように構成されている。
【0031】
第１の凹凸形状部１０Ｂの凹凸形状に沿うとともにＳＰＡＤ２の光入射面１０Ａを覆って、反射防止膜３５が設けられている。反射防止膜３５は、例えば、固定電荷膜及び酸化膜が積層された積層構造を有し、ＡＬＤ（Atomic Layer Deposition）法による高誘電率（High-k）の絶縁薄膜を用いることができる。例えば、反射防止膜３５は、第１反射防止膜３５Ａ、第２反射防止膜３５Ｂ、及び第３反射防止膜３５Ｃの積層体からなる。第１反射防止膜３５Ａ、第２反射防止膜３５Ｂ、及び第３反射防止膜３５Ｃは、それぞれ、例えば、酸化ハフニウム、酸化アルミニウム、酸化チタン（ＴｉＯ2）、ＳＴＯ（Strontium Titan Oxide）で形成されている。例えば、第１反射防止膜３５Ａが酸化ハフニウムからなり、第２反射防止膜３５Ｂが酸化アルミニウムからなり、第３反射防止膜３５Ｃが酸化シリコンからなる構成を用いることができる。第２反射防止膜３５Ｂは、画素分離膜ＴＩを構成する絶縁膜３１と同じ層で形成されている。また、第３反射防止膜３５Ｃは、画素間遮光膜３３を被覆して全面に形成されている。
【0032】
さらに、半導体基板１０の裏面には、光入射面１０Ａを覆うように反射防止膜３５の上層にオンチップレンズ３４が設けられている。オンチップレンズ３４は、例えば熱可塑性のポジ型感光性樹脂あるいは窒化シリコン等の光透過性の材料により形成されている。オンチップレンズ３４は、光入射面１０Ａへ入射する入射光Ｌを増倍領域ＭＲへと集光するように構成されている。オンチップレンズ３４の上層に、全面に保護膜３６が形成されている。
【0033】
［製造方法］
次に、センサチップ１の製造方法について説明する。例えば、半導体基板１０に、イオン注入により、ウェル層１１、ピニング層１２、アノード１３、ｐ型半導体領域１４、ｎ型半導体領域１５、カソード１６、及びｐ型半導体領域１７をそれぞれ形成した後、半導体基板１０の表面１０Ｃに、例えばＣＶＤ（Chemical Vapor Deposition）法により絶縁
膜２０及び導電膜２１を形成して同心円状の形状にエッチングすることにより、第２の凹凸形状部１０Ｄ（回折レンズＤＬ）を形成する。次に、サイドウォール絶縁膜２２及びパッシベーション絶縁膜２３を形成する。続いて、絶縁膜の形成及び導電膜の形成を繰り返して配線層２６を形成する。次に、半導体基板１０の裏面において、半導体基板１０の研磨（光入射面１０Ａの形成）、画素分離膜ＴＩの形成、第１の凹凸形状部１０Ｂの形成及び反射防止膜３５の形成、画素間遮光膜３３の形成、オンチップレンズ３４の形成、及び保護膜３６の形成を行う。このようにして、センサチップ１が製造される。
次に、センサチップ１の製造方法について説明する。例えば、半導体基板１０に、イオン注入により、ウェル層１１、ピニング層１２、アノード１３、ｐ型半導体領域１４、ｎ型半導体領域１５、カソード１６、及びｐ型半導体領域１７をそれぞれ形成した後、半導体基板１０の表面１０Ｃに、例えばＣＶＤ（Chemical Vapor Deposition）法により絶縁
膜２０及び導電膜２１を形成して同心円状の形状にエッチングすることにより、第２の凹凸形状部１０Ｄ（回折レンズＤＬ）を形成する。次に、サイドウォール絶縁膜２２及びパッシベーション絶縁膜２３を形成する。続いて、絶縁膜の形成及び導電膜の形成を繰り返して配線層２６を形成する。次に、半導体基板１０の裏面において、半導体基板１０の研磨（光入射面１０Ａの形成）、画素分離膜ＴＩの形成、第１の凹凸形状部１０Ｂの形成及び反射防止膜３５の形成、画素間遮光膜３３の形成、オンチップレンズ３４の形成、及び保護膜３６の形成を行う。このようにして、センサチップ１が製造される。
【0034】
［動作］
センサチップ１では、各画素ＰのＳＰＡＤ２において、アノード１３に大きな負電圧が印加されてｐｎ接合に所定の逆電圧が印加されることで、ｐ型半導体領域１４及びｎ型半導体領域１５のｐｎ接合から空乏層が広がり、高電界領域が形成される。得られた高電界領域によりキャリアをアバランシェ増倍させることが可能な増倍領域ＭＲが形成される。増倍領域ＭＲは、光入射面１０Ａから入射する１個のフォトンにより発生するキャリアを増倍して、増倍された信号電荷を生成する。得られた信号電荷はＳＰＡＤ２から取り出され、信号処理回路により信号処理が施される。
センサチップ１では、各画素ＰのＳＰＡＤ２において、アノード１３に大きな負電圧が印加されてｐｎ接合に所定の逆電圧が印加されることで、ｐ型半導体領域１４及びｎ型半導体領域１５のｐｎ接合から空乏層が広がり、高電界領域が形成される。得られた高電界領域によりキャリアをアバランシェ増倍させることが可能な増倍領域ＭＲが形成される。増倍領域ＭＲは、光入射面１０Ａから入射する１個のフォトンにより発生するキャリアを増倍して、増倍された信号電荷を生成する。得られた信号電荷はＳＰＡＤ２から取り出され、信号処理回路により信号処理が施される。
【0035】
センサチップ１は、ＴｏＦ（Time of Flight）法による測距センサとして用いることができる。ＴｏＦ法では、信号電荷による信号と基準信号との間の信号遅延時間が測定対象物までの距離に換算される。信号処理回路は、例えば、各画素ＰのＳＰＡＤ２から得られた信号電荷による信号及び基準信号から信号遅延時間を算出する。得られた信号遅延時間は距離に換算され、これにより測定対象物までの距離が測定される。
【0036】
［作用・効果］
本実施の形態のセンサチップ１は、ＳＰＡＤ２と光反射膜ＬＲとの間に回折レンズＤＬが設けられており、光入射面１０Ａから入射してＳＰＡＤ２で光電変換されずに通過して半導体基板１０の表面１０Ｃ側に到達した光を回折レンズＤＬにより光反射膜ＬＲに集光することが可能となっている。
本実施の形態のセンサチップ１は、ＳＰＡＤ２と光反射膜ＬＲとの間に回折レンズＤＬが設けられており、光入射面１０Ａから入射してＳＰＡＤ２で光電変換されずに通過して半導体基板１０の表面１０Ｃ側に到達した光を回折レンズＤＬにより光反射膜ＬＲに集光することが可能となっている。
【0037】
光反射膜ＬＲは、ＳＰＡＤ２で光電変換されずに通過して半導体基板１０の表面１０Ｃ側に到達した光をＳＰＡＤ２の方向に反射するためのものである。回折レンズＤＬが設けられていない場合には、半導体基板１０の表面１０Ｃ側に到達した光は必ずしも光反射膜ＬＲにあたるわけではなく、光反射膜ＬＲの隙間から画素Ｐの外部へ抜けてしまうことがあった。これにより、ＰＤＥの低下を招き、さらには、ある画素Ｐから抜けた光が他の画素Ｐに入射することでクロストークが発生することがあった。
【0038】
本実施の形態のセンサチップ１は、上記のように回折レンズＤＬが設けられているので、半導体基板１０の表面１０Ｃ側に到達した光を光反射膜ＬＲへと集光できる。これにより、光反射膜ＬＲで反射してＳＰＡＤ２へ戻る光を増加させることができる。光がＳＰＡＤ２へ戻ることにより光電変換されてＰＤＥに寄与する機会が増加し、これによりＰＤＥを向上させることができる。さらに、画素Ｐの外部へ光が抜けてしまうことが抑制され、クロストークを抑制できる。
【0039】
特に、光入射面１０Ａに第１の凹凸形状部１０Ｂが設けられている場合、第１の凹凸形状部１０ＢによりＳＰＡＤ２への入射光を拡散させ、ＳＰＡＤ２内での光路長を伸ばしてＰＤＥを向上させることが可能であるが、一方で半導体基板１０の表面１０Ｃ側では、光反射膜ＬＲにあたらない光の増加によりＰＤＥの低下を招くことがあった。センサチップ１では、光入射面１０Ａに第１の凹凸形状部１０Ｂが設けられてＰＤＥを向上させた上に、さらに、半導体基板１０の表面１０Ｃ側では光反射膜ＬＲへ集光されてＳＰＡＤ２へ反射する光が増加し、これによってもＰＤＥを向上させることができる。
【0040】
以上説明したように、本実施の形態のセンサチップ１では、画素においてＰＤＥを向上させることができる。さらに、画素Ｐの外部へ光が抜けてしまうことが抑制され、クロストークを抑制できる。
【0041】
＜２．変形例＞
以下に、上記の実施の形態に係るセンサチップ１の変形例について説明する。なお、以下の変形例において、上記の実施の形態と共通の構成に対しては、同一の符号が付与されている。
以下に、上記の実施の形態に係るセンサチップ１の変形例について説明する。なお、以下の変形例において、上記の実施の形態と共通の構成に対しては、同一の符号が付与されている。
【0042】
［変形例Ａ］
上記のセンサチップ１では、第２の凹凸形状部１０Ｄ（回折レンズＤＬ）は、絶縁膜２０及び導電膜２１の積層体で形成された構成であったが、本開示ではこれに限らず、ＳＰＡＤ２の光入射面１０Ａとは反対側の面（半導体基板１０の表面１０Ｃ）に形成された溝２７Ａに埋め込まれた絶縁膜２７Ｂで形成された構成であってもよい。
上記のセンサチップ１では、第２の凹凸形状部１０Ｄ（回折レンズＤＬ）は、絶縁膜２０及び導電膜２１の積層体で形成された構成であったが、本開示ではこれに限らず、ＳＰＡＤ２の光入射面１０Ａとは反対側の面（半導体基板１０の表面１０Ｃ）に形成された溝２７Ａに埋め込まれた絶縁膜２７Ｂで形成された構成であってもよい。
【0043】
図３は、変形例Ａとしてのセンサチップ１Ａの画素Ｐの断面構成の一例を表したものである。ＳＰＡＤ２の光入射面１０Ａとは反対側の面（半導体基板１０の表面１０Ｃ）には、溝２７Ａが設けられている。溝２７Ａに絶縁膜２７Ｂが埋め込まれている。例えば、絶縁膜２７Ｂは酸化シリコンからなる。絶縁膜２７Ｂは、同心円状に周期的に設けられた凹凸を有し、第２の凹凸形状部１０Ｄを構成する。第２の凹凸形状部１０Ｄは回折レンズＤＬＡとして機能するものである。溝２７Ａに埋め込まれた絶縁膜２７Ｂは、画素Ｐが設けられていない領域において半導体基板１０に設けられたＳＴＩ（Shallow Trench Isolation）素子分離膜と同じ層により形成されている。上記を除いては、センサチップ１と同様の構成を有する。
【0044】
センサチップ１Ａの画素Ｐでは、センサチップ１と同様に、ＳＰＡＤ２を通過して半導体基板１０の表面１０Ｃ側に到達した光を回折レンズＤＬにより光反射膜ＬＲに集光して光反射膜ＬＲでＳＰＡＤ２へと反射させることにより、ＰＤＥを向上させることができる。さらに、画素Ｐの外部へ光が抜けてしまうことが抑制され、クロストークを抑制できる。また、サイドウォールが設けられていない回折レンズＤＬを実現できる。
【0045】
［変形例Ｂ］
上記のセンサチップ１では、第２の凹凸形状部１０Ｄ（回折レンズＤＬ）は、絶縁膜２０及び導電膜２１の積層体で形成された構成であったが、本開示ではこれに限らず、ＳＰＡＤ２の光入射面１０Ａとは反対側の面（半導体基板１０の表面１０Ｃ）に形成された導電膜２８で形成された構成であってもよい。
上記のセンサチップ１では、第２の凹凸形状部１０Ｄ（回折レンズＤＬ）は、絶縁膜２０及び導電膜２１の積層体で形成された構成であったが、本開示ではこれに限らず、ＳＰＡＤ２の光入射面１０Ａとは反対側の面（半導体基板１０の表面１０Ｃ）に形成された導電膜２８で形成された構成であってもよい。
【0046】
図４は、変形例Ｂとしてのセンサチップ１Ｂの画素Ｐの断面構成の一例を表したものである。ＳＰＡＤ２の光入射面１０Ａとは反対側の面（半導体基板１０の表面１０Ｃ）には、サイドウォール絶縁膜２２及びパッシベーション絶縁膜２３を介して、導電膜２８が設けられている。サイドウォール絶縁膜２２は、半導体基板１０の図示しない領域においてトランジスタのゲート電極の側壁に形成されたサイドウォール絶縁膜と同じ層である。例えば、導電膜２８はポリシリコンからなる。導電膜２８は、同心円状に周期的に設けられた凹凸を有し、第２の凹凸形状部１０Ｄを構成する。第２の凹凸形状部１０Ｄは回折レンズＤＬＢとして機能するものである。導電膜２８は、画素Ｐが設けられていない領域において配線として形成された膜と同じ層により形成されている。上記を除いては、センサチップ１と同様の構成を有する。
【0047】
センサチップ１Ｂの画素Ｐでは、センサチップ１と同様に、ＳＰＡＤ２を通過して半導体基板１０の表面１０Ｃ側に到達した光を回折レンズＤＬＢにより光反射膜ＬＲに集光して光反射膜ＬＲでＳＰＡＤ２へと反射させることにより、ＰＤＥを向上させることができる。さらに、画素Ｐの外部へ光が抜けてしまうことが抑制され、クロストークを抑制できる。また、サイドウォールが設けられていない回折レンズＤＬを実現できる。
【0048】
第２の凹凸形状部１０Ｄを形成する膜は、導電膜２８に限らず、酸化シリコンや窒化シリコン等の絶縁膜で形成されていても上記と同様の効果を得ることができる。また、第２の凹凸形状部１０Ｄを構成する導電膜２８あるいは絶縁膜は、多層膜でもよい。
【0049】
［変形例Ｃ］
上記のセンサチップ１では、ＳＰＡＤ２と光反射膜ＬＲとの間に回折レンズＤＬが形成された構成であったが、本開示ではこれに限らず、回折レンズＤＬの代わりにインナーレンズＩＬが形成された構成であってもよい。
上記のセンサチップ１では、ＳＰＡＤ２と光反射膜ＬＲとの間に回折レンズＤＬが形成された構成であったが、本開示ではこれに限らず、回折レンズＤＬの代わりにインナーレンズＩＬが形成された構成であってもよい。
【0050】
図５は、変形例Ｃとしてのセンサチップ１Ｃの画素Ｐの断面構成の一例を表したものである。ＳＰＡＤ２と光反射膜ＬＲとの間にインナーレンズＩＬが形成されている。インナーレンズＩＬは、例えば酸化シリコンよりも高屈折率の材料により形成されている。図５では、インナーレンズＩＬは光反射膜ＬＲからＳＰＡＤ２の方向に凸状の形状を有することを示しているが、これに限らず、例えばＳＰＡＤ２から光反射膜ＬＲの方向に凸状の形状を有してもよい。上記を除いては、センサチップ１と同様の構成を有する。
【0051】
センサチップ１Ｃの画素Ｐでは、センサチップ１と同様に、ＳＰＡＤ２を通過して半導体基板１０の表面１０Ｃ側に到達した光をインナーレンズＩＬにより光反射膜ＬＲに集光して光反射膜ＬＲでＳＰＡＤ２へと反射させることにより、ＰＤＥを向上させることができる。さらに、画素Ｐの外部へ光が抜けてしまうことが抑制され、クロストークを抑制できる。
【0052】
［変形例Ｄ］
上記のセンサチップ１では、第２の凹凸形状部１０Ｄ（回折レンズＤＬ）は、絶縁膜２０及び導電膜２１の積層体で形成された構成であったが、本開示ではこれに限らず、配線層２６に埋設されてなる複数の配線のうちのいずれか１つの層と同じ層の導電膜で構成されていてもよい。
上記のセンサチップ１では、第２の凹凸形状部１０Ｄ（回折レンズＤＬ）は、絶縁膜２０及び導電膜２１の積層体で形成された構成であったが、本開示ではこれに限らず、配線層２６に埋設されてなる複数の配線のうちのいずれか１つの層と同じ層の導電膜で構成されていてもよい。
【0053】
図６は、変形例Ｄとしてのセンサチップ１Ｄの画素Ｐの断面構成の一例を表したものである。配線層２６には、積層した複数の配線が埋設されている。複数の配線は、例えば第１配線２５Ｂ、第２配線２５Ｄ、第３配線２５Ｆ、及び第４配線２５Ｈを含む。なお、図６では４層の積層した配線を含む例を示しているが、積層される配線の層数は特に限定されない。これらの複数の配線は、コンタクト層２５Ａ、第１垂直接続層２５Ｃ、第２垂直接続層２５Ｅ、及び第３垂直接続層２５Ｇにより接続されている。第１配線２５Ｂ、第２配線２５Ｄ、第３配線２５Ｆ、第４配線２５Ｈ、コンタクト層２５Ａ、第１垂直接続層２５Ｃ、第２垂直接続層２５Ｅ、及び第３垂直接続層２５Ｇは、例えばそれぞれ銅等の金属膜で形成されている。第１配線２５Ｂと同じ層の導電膜に第２の凹凸形状部１０Ｄが形成され、回折レンズＤＬＣが設けられている。この第１配線２５Ｂは、積層した複数の配線のうちの最もＳＰＡＤ２に近い層である。また、第２配線２５ＤのうちのＳＰＡＤ２に対向する部分は、光反射膜ＬＲを構成する。第３配線２５Ｆは絶縁膜２４の内部に設けられ、第４配線２５Ｈは絶縁膜２４から露出しており、外部接続用の端子となっている。上記を除いては、センサチップ１と同様の構成を有する。
【0054】
センサチップ１Ｄの画素Ｐでは、センサチップ１と同様に、ＳＰＡＤ２を通過して半導体基板１０の表面１０Ｃ側に到達した光を回折レンズＤＬＣにより光反射膜ＬＲに集光して光反射膜ＬＲでＳＰＡＤ２へと反射させることにより、ＰＤＥを向上させることができる。さらに、画素Ｐの外部へ光が抜けてしまうことが抑制され、クロストークを抑制できる。配線層２６中に埋設されていた複数の配線のレイアウト形状を変更することで、回折レンズＤＬ及び光反射膜ＬＲを有する構造を実現できる。
【0055】
［変形例Ｅ］
上記のセンサチップ１Ｄでは、積層した複数の配線のうちの最もＳＰＡＤ２に近い層（第１配線２５Ｂ）に第２の凹凸形状部１０Ｄ（回折レンズＤＬＣ）が形成された構成であったが、本開示ではこれに限らず、同心円状の第２の凹凸形状部１０Ｄを構成する第１配線２５ＢのそれぞれとＳＰＡＤ２との間にコンタクト層２５Ａが設けられていてもよい。
上記のセンサチップ１Ｄでは、積層した複数の配線のうちの最もＳＰＡＤ２に近い層（第１配線２５Ｂ）に第２の凹凸形状部１０Ｄ（回折レンズＤＬＣ）が形成された構成であったが、本開示ではこれに限らず、同心円状の第２の凹凸形状部１０Ｄを構成する第１配線２５ＢのそれぞれとＳＰＡＤ２との間にコンタクト層２５Ａが設けられていてもよい。
【0056】
図７は、変形例Ｅとしてのセンサチップ１Ｅの画素Ｐの断面構成の一例を表したものである。配線層２６に埋設された積層した複数の配線の構成は、センサチップ１Ｄと同様である。センサチップ１Ｅでは、同心円状の第２の凹凸形状部１０Ｄを構成する第１配線２５ＢのそれぞれとＳＰＡＤ２との間にコンタクト層２５Ａが設けられている。
【0057】
第１配線２５Ｂにより形成される第２の凹凸形状部１０Ｄの平面構成は、図２に示したものと同様であり、同心円状に周期的に設けられている。図８は、センサチップ１Ｅのコンタクト層２５Ａの平面構成の一例を表したものである。コンタクト層２５Ａは、同心円状の第２の凹凸形状部１０Ｄを構成する第１配線２５ＢのそれぞれとＳＰＡＤ２との間に設けられている。コンタクト層２５Ａは、例えば図８に示したようなドット状のレイアウト形状で形成されている。ドット状のコンタクト層２５Ａは、それぞれ、同心円状の第２の凹凸形状部１０Ｄのいずれかと重なりを有する。即ち、コンタクト層２５Ａは、それぞれ、第２の凹凸形状部１０Ｄのいずれかに接続するように設けられている。上記を除いては、センサチップ１Ｄと同様の構成を有する。なお、コンタクト層２５Ａは、図８に示したドット状のレイアウトに限定されるものではなく、例えば第２の凹凸形状部１０Ｄと同様に、同心円状のレイアウト形状としてもよい。あるいは、ライン状のレイアウト形状としてもよい。
【0058】
センサチップ１Ｅの画素Ｐでは、センサチップ１Ｄと同様に、ＳＰＡＤ２を通過して半導体基板１０の表面１０Ｃ側に到達した光を回折レンズＤＬＣにより光反射膜ＬＲに集光して光反射膜ＬＲでＳＰＡＤ２へと反射させることにより、ＰＤＥを向上させることができる。さらに、画素Ｐの外部へ光が抜けてしまうことが抑制され、クロストークを抑制できる。配線層中に埋設されていた複数の配線のレイアウト形状を変更することで、回折レンズＤＬ及び光反射膜ＬＲを構成できる。同心円状の第１配線２５Ｂのそれぞれに接続するようにコンタクト層２５Ａが設けられているので、コンタクト層２５Ａに接続可能な範囲でカソード１６の位置を変更することができ、設計の自由度が増加する。同心円状の第１配線２５Ｂのうちの最外周ではない第１配線２５Ｂにカソード１６を接続する場合には、第２配線２５Ｄ及びそれより上層の配線のレイアウト形状は、カソード１６が接続された第１配線２５Ｂに接続可能なように選択される。この場合には、後述の変形例Ｇで説明するように光反射膜ＬＲを小さくすることが可能であり、これにより画素容量を低減することができる。
【0059】
センサチップ１Ｅでは、第２の凹凸形状部１０Ｄは第１配線２５Ｂと同じ層の導電層で形成されているが、複数の配線のうちの最もＳＰＡＤ２に近い層ではない層（第２配線２５Ｄ及びそれより上層の配線）と同じ層の導電膜で構成されていてもよい。
【0060】
［変形例Ｆ］
上記のセンサチップ１Ｅでは、カソード１６は画素Ｐの中央部より端部に近い位置に設けられた構成であったが、本開示ではこれに限らず、光入射面１０Ａと平行な方向における画素Ｐの中央部にカソード１６が設けられていてもよい。
上記のセンサチップ１Ｅでは、カソード１６は画素Ｐの中央部より端部に近い位置に設けられた構成であったが、本開示ではこれに限らず、光入射面１０Ａと平行な方向における画素Ｐの中央部にカソード１６が設けられていてもよい。
【0061】
図９は、変形例Ｆとしてのセンサチップ１Ｆの画素Ｐの断面構成の一例を表したものである。第２の凹凸形状部１０Ｄは、絶縁膜２０及び導電膜２１の積層体で形成されている。光入射面１０Ａと平行な方向における画素Ｐの中央部にカソード１６が設けられ、カソード１６に接続するようにコンタクト層２５Ａ及び第１配線２５Ｂが設けられている。光反射膜ＬＲは、第２配線２５Ｄと同じ層の導電膜によって形成されている。上記を除いては、センサチップ１Ｅと同様の構成を有する。
【0062】
センサチップ１Ｆの画素Ｐでは、センサチップ１Ｅと同様に、ＳＰＡＤ２を通過して半導体基板１０の表面１０Ｃ側に到達した光を回折レンズＤＬにより光反射膜ＬＲに集光して光反射膜ＬＲでＳＰＡＤ２へと反射させることにより、ＰＤＥを向上させることができる。さらに、画素Ｐの外部へ光が抜けてしまうことが抑制され、クロストークを抑制できる。
【0063】
［変形例Ｇ］
上記のセンサチップ１Ｆでは、光反射膜ＬＲは、光入射面１０Ａと平行な方向の画素Ｐの略全領域に対向するように設けられた構成であったが、本開示ではこれに限らず、光入射面１０Ａと平行な方向の中央部を含む画素Ｐの一部に対向するように設けられた構成でもよい。
上記のセンサチップ１Ｆでは、光反射膜ＬＲは、光入射面１０Ａと平行な方向の画素Ｐの略全領域に対向するように設けられた構成であったが、本開示ではこれに限らず、光入射面１０Ａと平行な方向の中央部を含む画素Ｐの一部に対向するように設けられた構成でもよい。
【0064】
図１０は、変形例Ｇとしてのセンサチップ１Ｇの画素Ｐの断面構成の一例を表したものである。光反射膜ＬＲは、第２配線２５Ｄと同じ層の導電層によって形成され、光入射面１０Ａと平行な方向の中央部を含む画素Ｐの一部に対向するように設けられている。即ち、図９に示したような画素の略全領域に対向するように設けられた構成の光反射膜ＬＲよりも光入射面１０Ａと平行な方向に拡がる面積が小さくなっている。上記を除いては、センサチップ１Ｆと同様の構成を有する。
【0065】
センサチップ１Ｇの画素Ｐでは、センサチップ１Ｆと同様に、ＳＰＡＤ２を通過して半導体基板１０の表面１０Ｃ側に到達した光を回折レンズＤＬにより光反射膜ＬＲに集光して光反射膜ＬＲでＳＰＡＤ２へと反射させることにより、ＰＤＥを向上させることができる。さらに、画素Ｐの外部へ光が抜けてしまうことが抑制され、クロストークを抑制できる。光反射膜ＬＲを小さくすることにより、画素容量を低減することができる。
【0066】
［変形例Ｈ］
上記のセンサチップ１Ｇでは、配線層２６に埋設された複数の配線は４層の配線の積層体であったが、本開示ではこれに限らず、配線層２６に埋設された複数の配線は３層以下であってもよい。
上記のセンサチップ１Ｇでは、配線層２６に埋設された複数の配線は４層の配線の積層体であったが、本開示ではこれに限らず、配線層２６に埋設された複数の配線は３層以下であってもよい。
【0067】
図１１は、変形例Ｈとしてのセンサチップ１Ｈの画素Ｐの断面構成の一例を表したものである。配線層２６に埋設された複数の配線は、第１配線２５Ｂ、第２配線２５Ｄ、及び第３配線２５Ｆの３層の積層体である。これらの複数の配線は、コンタクト層２５Ａ、第１垂直接続層２５Ｃ、及び第２垂直接続層２５Ｅにより接続されている。光反射膜ＬＲは、第１配線２５Ｂと同じ層の導電層によって形成され、光入射面１０Ａと平行な方向の中央部を含む画素Ｐの一部に対向するように設けられている。上記を除いては、センサチップ１Ｇと同様の構成を有する。
【0068】
センサチップ１Ｈの画素Ｐでは、センサチップ１Ｇと同様に、ＳＰＡＤ２を通過して半導体基板１０の表面１０Ｃ側に到達した光を回折レンズＤＬにより光反射膜ＬＲに集光して光反射膜ＬＲでＳＰＡＤ２へと反射させることにより、ＰＤＥを向上させることができる。さらに、画素Ｐの外部へ光が抜けてしまうことが抑制され、クロストークを抑制できる。光反射膜ＬＲを小さくしており、さらに配線層２６に埋設される配線の層数が減ったことにより、画素容量を低減することができる。
【0069】
［変形例Ｉ］
上記のセンサチップ１では、ＳＰＡＤ２の光入射面１０Ａに第１の凹凸形状部１０Ｂが設けられていたが、本開示ではこれに限らず、光入射面１０Ａは平坦な面であってもよい。
上記のセンサチップ１では、ＳＰＡＤ２の光入射面１０Ａに第１の凹凸形状部１０Ｂが設けられていたが、本開示ではこれに限らず、光入射面１０Ａは平坦な面であってもよい。
【0070】
図１２は、変形例Ｉとしてのセンサチップ１Ｉの画素Ｐの断面構成の一例を表したものである。ＳＰＡＤ２の光入射面１０Ａは平坦な面である。光入射面１０Ａを覆う反射防止膜３５も平坦に形成されている。上記を除いては、センサチップ１と同様の構成を有する。
【0071】
センサチップ１Ｉの画素Ｐでは、センサチップ１と同様に、ＳＰＡＤ２を通過して半導体基板１０の表面１０Ｃ側に到達した光を回折レンズＤＬにより光反射膜ＬＲに集光して光反射膜ＬＲでＳＰＡＤ２へと反射させることにより、ＰＤＥを向上させることができる。さらに、画素Ｐの外部へ光が抜けてしまうことが抑制され、クロストークを抑制できる。第１の凹凸形状部１０Ｂによる光の散乱は起こらないが、ＳＰＡＤ２を通過して半導体基板１０の表面１０Ｃ側に到達した光をＳＰＡＤ２側に戻して感度に寄与させる点では同様の効果を得ることができる。
【0072】
［変形例Ｊ］
上記のセンサチップ１Ｉでは、ＳＰＡＤ２の光入射面１０Ａに対向してオンチップレンズ３４が設けられていたが、本開示ではこれに限らず、オンチップレンズ３４が設けられていない構成であってもよい。
上記のセンサチップ１Ｉでは、ＳＰＡＤ２の光入射面１０Ａに対向してオンチップレンズ３４が設けられていたが、本開示ではこれに限らず、オンチップレンズ３４が設けられていない構成であってもよい。
【0073】
図１３は、変形例Ｊとしてのセンサチップ１Ｊの画素Ｐの断面構成の一例を表したものである。ＳＰＡＤ２の光入射面１０Ａは平坦な面であり、光入射面１０Ａを覆って形成された反射防止膜３５も平坦な面を有している。光入射面１０Ａ上にはオンチップレンズ３４は設けられていない。上記を除いては、センサチップ１と同様の構成を有する。
【0074】
センサチップ１Ｊの画素Ｐでは、センサチップ１Ｉと同様に、ＳＰＡＤ２を通過して半導体基板１０の表面１０Ｃ側に到達した光を回折レンズＤＬにより光反射膜ＬＲに集光して光反射膜ＬＲでＳＰＡＤ２へと反射させることにより、ＰＤＥを向上させることができる。さらに、画素Ｐの外部へ光が抜けてしまうことが抑制され、クロストークを抑制できる。第１の凹凸形状部１０Ｂによる光の散乱は起こらないが、ＳＰＡＤ２を通過して半導体基板１０の表面１０Ｃ側に到達した光をＳＰＡＤ２側に戻して感度に寄与させる点では同様の効果を得ることができる。特に、オンチップレンズ３４が設けられていないので、ＳＰＡＤ２を通過して半導体基板１０の表面１０Ｃ側に到達する光が多くなるため、光を回折レンズＤＬにより光反射膜ＬＲに集光して光反射膜ＬＲでＳＰＡＤ２へと反射させることによるＰＤＥ向上の効果は大きくなる。
【0075】
＜３．適用例＞
上述したセンサチップ１、１Ａ～１Ｊ（代表してセンサチップ１とする）は、例えば、デジタルスチルカメラやデジタルビデオカメラ等のカメラ、撮像機能を備えた携帯電話機、または、撮像機能を備えた他の機器といった各種の電子機器に適用することができる。
上述したセンサチップ１、１Ａ～１Ｊ（代表してセンサチップ１とする）は、例えば、デジタルスチルカメラやデジタルビデオカメラ等のカメラ、撮像機能を備えた携帯電話機、または、撮像機能を備えた他の機器といった各種の電子機器に適用することができる。
【0076】
図１４は、上記実施の形態及びその変形例に係るセンサチップ１を備えた電子機器の概略構成の一例を示すブロック図である。
【0077】
図１４に示される電子機器２０１は、光学系２０２、シャッタ装置２０３、センサチップ１、駆動回路２０５、信号処理回路２０６、モニタ２０７、及びメモリ２０８を備えて構成され、静止画像及び動画像を撮像可能である。
【0078】
光学系２０２は、1枚または複数枚のレンズを有して構成され、被写体からの光（入射光）をセンサチップ１に導き、センサチップ１の受光面に結像させる。
【0079】
シャッタ装置２０３は、光学系２０２及びセンサチップ１の間に配置され、駆動回路２０５の制御に従って、センサチップ１への光照射期間及び遮光期間を制御する。
【0080】
センサチップ１は、上述したセンサチップを含むパッケージにより構成される。センサチップ１は、光学系２０２及びシャッタ装置２０３を介して受光面に結像される光に応じて、信号電荷を生成する。センサチップ１で生成された信号電荷は、信号処理回路２０６に出力される。
【0081】
信号処理回路２０６は、センサチップ１から出力された信号電荷に対して各種の信号処理を施す。信号処理回路２０６が信号処理を施すことにより得られた画像（画像データ）は、モニタ２０７に供給されて表示されたり、メモリ２０８に供給されて記憶（記録）されたりする。
【0082】
上記のように構成されている電子機器２０１においても、センサチップ１を適用することにより、ＰＤＥを向上させて高精細な撮像画像を得ることが可能となる。
【0083】
＜４．応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
【0084】
図１５は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
【0085】
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図１５に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。
【0086】
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
【0087】
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
【0088】
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させると共に、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
【0089】
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
【0090】
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
【0091】
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ Ｄｒｉｖｅｒ Ａｓｓｉｓｔａｎｃｅ Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。
【0092】
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
【0093】
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
【0094】
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図１５の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
【0095】
図１６は、撮像部１２０３１の設置位置の例を示す図である。
【0096】
図１６では、車両１２１００は、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
【0097】
撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１及び１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
【0098】
なお、図１６には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
【0099】
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
【0100】
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
【0101】
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
【0102】
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
【0103】
以上、本開示に係る技術が適用され得る移動体制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１に適用され得る。具体的には、上記実施の形態及びその変形例に係るセンサチップ１は、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、ＰＤＥを向上させて高精細な撮影画像を得ることができるので、移動体制御システムにおいて撮影画像を利用した高精度な制御を行うことができる。
【0104】
＜５．その他の変形例＞
以上、実施の形態及びその変形例Ａ～Ｊ、適用例ならびに応用例を挙げて本開示を説明したが、本開示は上記実施の形態等に限定されるものではなく、種々変形が可能である。
以上、実施の形態及びその変形例Ａ～Ｊ、適用例ならびに応用例を挙げて本開示を説明したが、本開示は上記実施の形態等に限定されるものではなく、種々変形が可能である。
【0105】
上記実施の形態及び変形例のセンサチップは、センサチップの出力信号から測定対象物までの距離を算出する測距装置に適用できる。この場合、測距装置はセンサチップの出力信号から測定対象物までの距離を算出する信号処理回路を有する。
【0106】
また、上記実施の形態及び変形例のセンサチップでは、遮光膜で遮光された無効画素や画素周辺部等の有効画素領域外には、回折レンズやインナーレンズ等の集光部は設けられていなくてもよい。画素アレイを構成する場合、画素の数に特に制限はない。また、実施の形態及びその変形例Ａ～Ｊは、適宜組み合わせることができる。
【0107】
また、実施の形態及びその変形例Ａ～Ｊの各画素ＰのＳＰＡＤ２において、ｎ型不純物領域とｐ型不純物領域が入れ替えられた構成であってもよい。この場合には、ウェル層１１の側面と画素分離膜ＴＩの間にｎ型不純物領域が設けられ、その端部にカソードが設けられている。また、ｐｎ接合を構成するｎ型不純物領域及びｐ型不純物領域がウェル層１１の内部に設けられ、このｐ型不純物領域に接続するようにアノードが設けられている。このような構成のＳＰＡＤは、アノード１３に大きな負電圧が印加されてｐｎ接合に所定の逆電圧が印加されて駆動される。
【0108】
なお、本明細書中に記載された効果は、あくまで例示である。本開示の効果は、本明細書中に記載された効果に限定されるものではない。本開示が、本明細書中に記載された効果以外の効果を持っていてもよい。
【0109】
なお、本技術は以下のような構成とすることができる。以下の構成の本技術によれば、ＰＤＥを向上させることができる。
【0110】
（１）
光が入射する光入射面を有するとともに高電界領域によりキャリアをアバランシェ増倍させる増倍領域を有する光電変換部と、
前記光電変換部の前記光入射面とは反対側の面に対向して設けられた光反射部と、
前記光電変換部と前記光反射部との間に設けられるとともに回折レンズを含む集光部とを有する画素を備え、
前記回折レンズは、同心円状に周期的に設けられた第２の凹凸形状部を有し、
前記第２の凹凸形状部は、導電膜で構成されている
センサチップ。
（２）
前記集光部は、前記光電変換部を通過した前記光を前記光反射部に向けて集光する
前記（１）に記載のセンサチップ。
（３）
前記光入射面は、前記光を拡散させる第１の凹凸形状部が設けられている
前記（１）または（２）に記載のセンサチップ。
（４）
前記光入射面に対向して設けられたオンチップレンズをさらに備えた
前記（１）～（３）のいずれかに記載のセンサチップ。
（５）
前記光電変換部の前記光入射面とは反対側の面に、積層した複数の配線が絶縁膜中に埋設されてなる配線層が設けられており、
前記光入射面と平行な方向における前記画素の中央部で前記光電変換部のカソードに接続するように前記複数の配線が設けられている
前記（１）～（４）のいずれかに記載のセンサチップ。
（６）
前記光反射部は、前記光入射面と平行な方向における前記画素の中央部を含む前記画素の一部に対向して設けられている
前記（１）～（５）のいずれかに記載のセンサチップ。
（７）
前記集光部は、インナーレンズを有する
前記（１）～（６）のいずれかに記載のセンサチップ。
（８）
光が入射する光入射面を有するとともに高電界領域によりキャリアをアバランシェ増倍させる増倍領域を有する光電変換部と、
前記光電変換部の前記光入射面とは反対側の面に対向して設けられた光反射部と、
前記光電変換部と前記光反射部との間に設けられるとともに回折レンズを含む集光部とを有する画素を備え、
前記回折レンズは、同心円状に周期的に設けられた第２の凹凸形状部を有し、
前記第２の凹凸形状部は、絶縁膜及び導電膜の積層体で構成されている
センサチップ。
（９）
光が入射する光入射面を有するとともに高電界領域によりキャリアをアバランシェ増倍させる増倍領域を有する光電変換部と、
前記光電変換部の前記光入射面とは反対側の面に対向して設けられた光反射部と、
前記光電変換部と前記光反射部との間に設けられるとともに回折レンズを含む集光部とを有する画素を備え、
前記回折レンズは、同心円状に周期的に設けられた第２の凹凸形状部を有し、
前記第２の凹凸形状部は、前記光電変換部の前記光入射面とは反対側の面に形成された溝に埋め込まれた絶縁膜で構成されている
センサチップ。
（１０）
光が入射する光入射面を有するとともに高電界領域によりキャリアをアバランシェ増倍させる増倍領域を有する光電変換部と、
前記光電変換部の前記光入射面とは反対側の面に対向して設けられた光反射部と、
前記光電変換部と前記光反射部との間に設けられるとともに回折レンズを含む集光部と、
前記光電変換部の前記光入射面とは反対側の面に設けられ、積層した複数の配線が絶縁膜中に埋設されてなる配線層とを有する画素を備え、
前記回折レンズは、同心円状に周期的に設けられた第２の凹凸形状部を有し、
前記第２の凹凸形状部は、前記複数の配線のうちのいずれか１つの層と同じ層の導電膜で構成されている
センサチップ。
（１１）
同心円状の前記第２の凹凸形状部を構成する前記導電膜のそれぞれと前記光電変換部との間にコンタクト部が設けられている
前記（１０）に記載のセンサチップ。
（１２）
前記第２の凹凸形状部は、前記複数の配線のうちの最も前記光電変換部に近い層と同じ層の導電膜で構成されている
前記（１０）または（１１）に記載のセンサチップ。
（１３）
前記第２の凹凸形状部は、前記複数の配線のうちの最も前記光電変換部に近い層ではない層と同じ層の導電膜で構成されている
前記（１０）～（１２）のいずれかに記載のセンサチップ。
（１４）
光学系と、
センサチップと、
信号処理回路とを備え、
前記センサチップは、
光が入射する光入射面を有するとともに高電界領域によりキャリアをアバランシェ増倍させる増倍領域を有する光電変換部と、
前記光電変換部の前記光入射面とは反対側の面に対向して設けられた光反射部と、
前記光電変換部と前記光反射部との間に設けられるとともに回折レンズを含む集光部とを有する画素を備え、
前記回折レンズは、同心円状に周期的に設けられた第２の凹凸形状部を有し、
前記第２の凹凸形状部は、導電膜で構成されている
電子機器。
（１５）
光学系と、
センサチップと、
信号処理回路とを備え、
前記センサチップは、
光が入射する光入射面を有するとともに高電界領域によりキャリアをアバランシェ増倍させる増倍領域を有する光電変換部と、
前記光電変換部の前記光入射面とは反対側の面に対向して設けられた光反射部と、
前記光電変換部と前記光反射部との間に設けられるとともに回折レンズを含む集光部とを有する画素を備え、
前記回折レンズは、同心円状に周期的に設けられた第２の凹凸形状部を有し、
前記第２の凹凸形状部は、絶縁膜及び導電膜の積層体で構成されている
電子機器。
（１６）
光学系と、
センサチップと、
信号処理回路とを備え、
前記センサチップは、
光が入射する光入射面を有するとともに高電界領域によりキャリアをアバランシェ増倍させる増倍領域を有する光電変換部と、
前記光電変換部の前記光入射面とは反対側の面に対向して設けられた光反射部と、
前記光電変換部と前記光反射部との間に設けられるとともに回折レンズを含む集光部とを有する画素を備え、
前記回折レンズは、同心円状に周期的に設けられた第２の凹凸形状部を有し、
前記第２の凹凸形状部は、前記光電変換部の前記光入射面とは反対側の面に形成された溝に埋め込まれた絶縁膜で構成されている
電子機器。
（１７）
光学系と、
センサチップと、
信号処理回路とを備え、
前記センサチップは、
光が入射する光入射面を有するとともに高電界領域によりキャリアをアバランシェ増倍させる増倍領域を有する光電変換部と、
前記光電変換部の前記光入射面とは反対側の面に対向して設けられた光反射部と、
前記光電変換部と前記光反射部との間に設けられるとともに回折レンズを含む集光部と、
前記光電変換部の前記光入射面とは反対側の面に設けられ、積層した複数の配線が絶縁膜中に埋設されてなる配線層とを有する画素を備え、
前記回折レンズは、同心円状に周期的に設けられた第２の凹凸形状部を有し、
前記第２の凹凸形状部は、前記複数の配線のうちのいずれか１つの層と同じ層の導電膜で構成されている
電子機器。
（１８）
光学系と、
センサチップと、
前記センサチップの出力信号から測定対象物までの距離を算出する信号処理回路とを備え、
前記センサチップは、
光が入射する光入射面を有するとともに高電界領域によりキャリアをアバランシェ増倍させる増倍領域を有する光電変換部と、
前記光電変換部の前記光入射面とは反対側の面に対向して設けられた光反射部と、
前記光電変換部と前記光反射部との間に設けられるとともに回折レンズを含む集光部とを有する画素を備え、
前記回折レンズは、同心円状に周期的に設けられた第２の凹凸形状部を有し、
前記第２の凹凸形状部は、導電膜で構成されている
測距装置。
（１９）
光学系と、
センサチップと、
前記センサチップの出力信号から測定対象物までの距離を算出する信号処理回路とを備え、
前記センサチップは、
光が入射する光入射面を有するとともに高電界領域によりキャリアをアバランシェ増倍させる増倍領域を有する光電変換部と、
前記光電変換部の前記光入射面とは反対側の面に対向して設けられた光反射部と、
前記光電変換部と前記光反射部との間に設けられるとともに回折レンズを含む集光部とを有する画素を備え、
前記回折レンズは、同心円状に周期的に設けられた第２の凹凸形状部を有し、
前記第２の凹凸形状部は、絶縁膜及び導電膜の積層体で構成されている
測距装置。
（２０）
光学系と、
センサチップと、
前記センサチップの出力信号から測定対象物までの距離を算出する信号処理回路とを備え、
前記センサチップは、
光が入射する光入射面を有するとともに高電界領域によりキャリアをアバランシェ増倍させる増倍領域を有する光電変換部と、
前記光電変換部の前記光入射面とは反対側の面に対向して設けられた光反射部と、
前記光電変換部と前記光反射部との間に設けられるとともに回折レンズを含む集光部とを有する画素を備え、
前記回折レンズは、同心円状に周期的に設けられた第２の凹凸形状部を有し、
前記第２の凹凸形状部は、前記光電変換部の前記光入射面とは反対側の面に形成された溝に埋め込まれた絶縁膜で構成されている
測距装置。
（２１）
光学系と、
センサチップと、
前記センサチップの出力信号から測定対象物までの距離を算出する信号処理回路とを備え、
前記センサチップは、
光が入射する光入射面を有するとともに高電界領域によりキャリアをアバランシェ増倍させる増倍領域を有する光電変換部と、
前記光電変換部の前記光入射面とは反対側の面に対向して設けられた光反射部と、
前記光電変換部と前記光反射部との間に設けられるとともに回折レンズを含む集光部と、
前記光電変換部の前記光入射面とは反対側の面に設けられ、積層した複数の配線が絶縁膜中に埋設されてなる配線層とを有する画素を備え、
前記回折レンズは、同心円状に周期的に設けられた第２の凹凸形状部を有し、
前記第２の凹凸形状部は、前記複数の配線のうちのいずれか１つの層と同じ層の導電膜で構成されている
測距装置。
光が入射する光入射面を有するとともに高電界領域によりキャリアをアバランシェ増倍させる増倍領域を有する光電変換部と、
前記光電変換部の前記光入射面とは反対側の面に対向して設けられた光反射部と、
前記光電変換部と前記光反射部との間に設けられるとともに回折レンズを含む集光部とを有する画素を備え、
前記回折レンズは、同心円状に周期的に設けられた第２の凹凸形状部を有し、
前記第２の凹凸形状部は、導電膜で構成されている
センサチップ。
（２）
前記集光部は、前記光電変換部を通過した前記光を前記光反射部に向けて集光する
前記（１）に記載のセンサチップ。
（３）
前記光入射面は、前記光を拡散させる第１の凹凸形状部が設けられている
前記（１）または（２）に記載のセンサチップ。
（４）
前記光入射面に対向して設けられたオンチップレンズをさらに備えた
前記（１）～（３）のいずれかに記載のセンサチップ。
（５）
前記光電変換部の前記光入射面とは反対側の面に、積層した複数の配線が絶縁膜中に埋設されてなる配線層が設けられており、
前記光入射面と平行な方向における前記画素の中央部で前記光電変換部のカソードに接続するように前記複数の配線が設けられている
前記（１）～（４）のいずれかに記載のセンサチップ。
（６）
前記光反射部は、前記光入射面と平行な方向における前記画素の中央部を含む前記画素の一部に対向して設けられている
前記（１）～（５）のいずれかに記載のセンサチップ。
（７）
前記集光部は、インナーレンズを有する
前記（１）～（６）のいずれかに記載のセンサチップ。
（８）
光が入射する光入射面を有するとともに高電界領域によりキャリアをアバランシェ増倍させる増倍領域を有する光電変換部と、
前記光電変換部の前記光入射面とは反対側の面に対向して設けられた光反射部と、
前記光電変換部と前記光反射部との間に設けられるとともに回折レンズを含む集光部とを有する画素を備え、
前記回折レンズは、同心円状に周期的に設けられた第２の凹凸形状部を有し、
前記第２の凹凸形状部は、絶縁膜及び導電膜の積層体で構成されている
センサチップ。
（９）
光が入射する光入射面を有するとともに高電界領域によりキャリアをアバランシェ増倍させる増倍領域を有する光電変換部と、
前記光電変換部の前記光入射面とは反対側の面に対向して設けられた光反射部と、
前記光電変換部と前記光反射部との間に設けられるとともに回折レンズを含む集光部とを有する画素を備え、
前記回折レンズは、同心円状に周期的に設けられた第２の凹凸形状部を有し、
前記第２の凹凸形状部は、前記光電変換部の前記光入射面とは反対側の面に形成された溝に埋め込まれた絶縁膜で構成されている
センサチップ。
（１０）
光が入射する光入射面を有するとともに高電界領域によりキャリアをアバランシェ増倍させる増倍領域を有する光電変換部と、
前記光電変換部の前記光入射面とは反対側の面に対向して設けられた光反射部と、
前記光電変換部と前記光反射部との間に設けられるとともに回折レンズを含む集光部と、
前記光電変換部の前記光入射面とは反対側の面に設けられ、積層した複数の配線が絶縁膜中に埋設されてなる配線層とを有する画素を備え、
前記回折レンズは、同心円状に周期的に設けられた第２の凹凸形状部を有し、
前記第２の凹凸形状部は、前記複数の配線のうちのいずれか１つの層と同じ層の導電膜で構成されている
センサチップ。
（１１）
同心円状の前記第２の凹凸形状部を構成する前記導電膜のそれぞれと前記光電変換部との間にコンタクト部が設けられている
前記（１０）に記載のセンサチップ。
（１２）
前記第２の凹凸形状部は、前記複数の配線のうちの最も前記光電変換部に近い層と同じ層の導電膜で構成されている
前記（１０）または（１１）に記載のセンサチップ。
（１３）
前記第２の凹凸形状部は、前記複数の配線のうちの最も前記光電変換部に近い層ではない層と同じ層の導電膜で構成されている
前記（１０）～（１２）のいずれかに記載のセンサチップ。
（１４）
光学系と、
センサチップと、
信号処理回路とを備え、
前記センサチップは、
光が入射する光入射面を有するとともに高電界領域によりキャリアをアバランシェ増倍させる増倍領域を有する光電変換部と、
前記光電変換部の前記光入射面とは反対側の面に対向して設けられた光反射部と、
前記光電変換部と前記光反射部との間に設けられるとともに回折レンズを含む集光部とを有する画素を備え、
前記回折レンズは、同心円状に周期的に設けられた第２の凹凸形状部を有し、
前記第２の凹凸形状部は、導電膜で構成されている
電子機器。
（１５）
光学系と、
センサチップと、
信号処理回路とを備え、
前記センサチップは、
光が入射する光入射面を有するとともに高電界領域によりキャリアをアバランシェ増倍させる増倍領域を有する光電変換部と、
前記光電変換部の前記光入射面とは反対側の面に対向して設けられた光反射部と、
前記光電変換部と前記光反射部との間に設けられるとともに回折レンズを含む集光部とを有する画素を備え、
前記回折レンズは、同心円状に周期的に設けられた第２の凹凸形状部を有し、
前記第２の凹凸形状部は、絶縁膜及び導電膜の積層体で構成されている
電子機器。
（１６）
光学系と、
センサチップと、
信号処理回路とを備え、
前記センサチップは、
光が入射する光入射面を有するとともに高電界領域によりキャリアをアバランシェ増倍させる増倍領域を有する光電変換部と、
前記光電変換部の前記光入射面とは反対側の面に対向して設けられた光反射部と、
前記光電変換部と前記光反射部との間に設けられるとともに回折レンズを含む集光部とを有する画素を備え、
前記回折レンズは、同心円状に周期的に設けられた第２の凹凸形状部を有し、
前記第２の凹凸形状部は、前記光電変換部の前記光入射面とは反対側の面に形成された溝に埋め込まれた絶縁膜で構成されている
電子機器。
（１７）
光学系と、
センサチップと、
信号処理回路とを備え、
前記センサチップは、
光が入射する光入射面を有するとともに高電界領域によりキャリアをアバランシェ増倍させる増倍領域を有する光電変換部と、
前記光電変換部の前記光入射面とは反対側の面に対向して設けられた光反射部と、
前記光電変換部と前記光反射部との間に設けられるとともに回折レンズを含む集光部と、
前記光電変換部の前記光入射面とは反対側の面に設けられ、積層した複数の配線が絶縁膜中に埋設されてなる配線層とを有する画素を備え、
前記回折レンズは、同心円状に周期的に設けられた第２の凹凸形状部を有し、
前記第２の凹凸形状部は、前記複数の配線のうちのいずれか１つの層と同じ層の導電膜で構成されている
電子機器。
（１８）
光学系と、
センサチップと、
前記センサチップの出力信号から測定対象物までの距離を算出する信号処理回路とを備え、
前記センサチップは、
光が入射する光入射面を有するとともに高電界領域によりキャリアをアバランシェ増倍させる増倍領域を有する光電変換部と、
前記光電変換部の前記光入射面とは反対側の面に対向して設けられた光反射部と、
前記光電変換部と前記光反射部との間に設けられるとともに回折レンズを含む集光部とを有する画素を備え、
前記回折レンズは、同心円状に周期的に設けられた第２の凹凸形状部を有し、
前記第２の凹凸形状部は、導電膜で構成されている
測距装置。
（１９）
光学系と、
センサチップと、
前記センサチップの出力信号から測定対象物までの距離を算出する信号処理回路とを備え、
前記センサチップは、
光が入射する光入射面を有するとともに高電界領域によりキャリアをアバランシェ増倍させる増倍領域を有する光電変換部と、
前記光電変換部の前記光入射面とは反対側の面に対向して設けられた光反射部と、
前記光電変換部と前記光反射部との間に設けられるとともに回折レンズを含む集光部とを有する画素を備え、
前記回折レンズは、同心円状に周期的に設けられた第２の凹凸形状部を有し、
前記第２の凹凸形状部は、絶縁膜及び導電膜の積層体で構成されている
測距装置。
（２０）
光学系と、
センサチップと、
前記センサチップの出力信号から測定対象物までの距離を算出する信号処理回路とを備え、
前記センサチップは、
光が入射する光入射面を有するとともに高電界領域によりキャリアをアバランシェ増倍させる増倍領域を有する光電変換部と、
前記光電変換部の前記光入射面とは反対側の面に対向して設けられた光反射部と、
前記光電変換部と前記光反射部との間に設けられるとともに回折レンズを含む集光部とを有する画素を備え、
前記回折レンズは、同心円状に周期的に設けられた第２の凹凸形状部を有し、
前記第２の凹凸形状部は、前記光電変換部の前記光入射面とは反対側の面に形成された溝に埋め込まれた絶縁膜で構成されている
測距装置。
（２１）
光学系と、
センサチップと、
前記センサチップの出力信号から測定対象物までの距離を算出する信号処理回路とを備え、
前記センサチップは、
光が入射する光入射面を有するとともに高電界領域によりキャリアをアバランシェ増倍させる増倍領域を有する光電変換部と、
前記光電変換部の前記光入射面とは反対側の面に対向して設けられた光反射部と、
前記光電変換部と前記光反射部との間に設けられるとともに回折レンズを含む集光部と、
前記光電変換部の前記光入射面とは反対側の面に設けられ、積層した複数の配線が絶縁膜中に埋設されてなる配線層とを有する画素を備え、
前記回折レンズは、同心円状に周期的に設けられた第２の凹凸形状部を有し、
前記第２の凹凸形状部は、前記複数の配線のうちのいずれか１つの層と同じ層の導電膜で構成されている
測距装置。
【0111】
本出願は、日本国特許庁において２０１９年３月１９日に出願された日本特許出願番号２０１９－０５０８８５号を基礎として優先権を主張するものであり、この出願の全ての内容を参照によって本出願に援用する。
【0112】
当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】