特許7455301 | 知財ポータル「IP Force」

知財求人 - 知財ポータルサイト「IP Force」

▶ 陳新豫の特許一覧

特許7455301新たな高速加算器

書誌要約請求の範囲詳細な説明課題実施例実施するための形態図面の説明

目に優しい文字サイズ小中大 PDF Top

< >

1
2
3
4
5
6
7
8

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-03-15

(45)【発行日】2024-03-26

(54)【発明の名称】新たな高速加算器

(51)【国際特許分類】

G06F 7/50 20060101AFI20240318BHJP

G06F 7/503 20060101ALI20240318BHJP

【ＦＩ】

G06F7/50

G06F7/503

【請求項の数】 4

(21)【出願番号】P 2020573557

(86)(22)【出願日】2020-04-22

(65)【公表番号】

(43)【公表日】2022-03-07

(86)【国際出願番号】 CN2020086063

(87)【国際公開番号】W WO2020216236

(87)【国際公開日】2020-10-29

【審査請求日】2020-12-17

(31)【優先権主張番号】201910330150.1

(32)【優先日】2019-04-23

(33)【優先権主張国・地域又は機関】CN

【早期審査対象出願】

(73)【特許権者】

【識別番号】521019886

【氏名又は名称】陳新豫

(74)【代理人】

【識別番号】521566128

【氏名又は名称】岡島陽日児

(74)【代理人】

【識別番号】521144269

【氏名又は名称】高楚盈

(72)【発明者】

【氏名】陳新豫

【審査官】征矢崇

(56)【参考文献】

【文献】特開２００８－０３３９３７（ＪＰ，Ａ）

【文献】特開平１０－２８９２８５（ＪＰ，Ａ）

【文献】特開２００３－０４４２６８（ＪＰ，Ａ）

【文献】特開平０５－００６２６３（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０６Ｆ７／５０－７／５０８

(57)【特許請求の範囲】

【請求項1】

複数の信号ユニットを有する第１記録モジュール及び第２記録モジュールを有し、前記第１記録モジュール及び第２記録モジュールはそれぞれ加算シンボルを記録する事が出来、前記第１記録モジュールの信号ユニットは、信号を有さない第２記録モジュールの信号ユニットに信号を転送できる機能を有し、その後、キャリー回路に接続し、遮断回路を使用して最終キャリーを生成する回路を選択して、最終キャリーを生成する回路にキャリーを出力させ、そして、電位がプラスとなっているキャリーされない信号ユニットの電位をゼロとすることを目的に、第２記録モジュールは、キャリー回路にアクセスしてキャリーに参加するがキャリーされないすべての信号ユニットの電位をゼロにリセットする機能を有し、最終的に加算器の結果として出力することが出来る事を特徴とする、新たな高速加算器。

【請求項2】

前記第1記録モジュールから前記第2記録モジュールに信号が転送された後、前記第1記録モジュールの信号ユニットの電圧が閾値より低い場合にローとする電圧比較器を備え、前記第2記録モジュールの信号ユニットの電圧が閾値より高い場合にハイとすることにより、前記第1記録モジュールから前記第2記録モジュールへの信号転送を完了することを特徴とする、請求項1に記載の新たな高速加算器。

【請求項3】

前記高速加算器の加算回路は、キャリー回路と遮断回路とを含み、前記遮断回路は、同じ位置にある前記第1記録モジュールのユニットと前記第2記録モジュールのユニットがハイの時に活性化され、前記第2記録モジュールのユニットと、前記第2記録モジュールのより低い位置にあるユニットが前記キャリー回路の入力となり、前記キャリー回路がオフされることを特徴とする、請求項1に記載の新たな高速加算器。

【請求項4】

前記高速加算器の加算回路は、キャリー回路と遮断回路とを含み、加算回路のキャリー回路はANDゲートの機能を有し、加算回路が接続されている時、キャリー回路のうち信号ユニットが多い回路がオンすると、遮断回路が活性化し、信号ユニットの少ない対応するキャリー回路が遮断されることを特徴とする、請求項1に記載の新たな高速加算器。

【発明の詳細な説明】

【技術分野】

【0001】

新たな高速加算器はコンピュータのデータ処理ユニットであり、プロセッサにおいて重要な役割を果たしている。

【背景技術】

【0002】

近年、コンピュータ技術は凄まじい発展を遂げ、集積度はますます高くなっており、日々技術レベルが変化している。本発明は、従来の技術レベルを用いてより優れた加算ユニットを設計し、コンピュータの速度を向上させることを目的としている。

【発明の概要】

【0003】

本発明が解決すべき課題は、既存技術の欠陥を克服し、入力を最適化し、新規かつ簡便なアルゴリズムを持つ高速加算器を提案する事である。以下にその例を示す。

【0004】

本発明の加算器は、入力データの高速加算を行い、次の特徴を持つ。

【0005】

第1の記録モジュールは、少なくとも2ビットを記録する。

【0006】

第2の記録モジュールは、第1の記録モジュールによって記録されたビット数と同じビット数を記録する。

【0007】

第1の電圧比較器グループは、第1の記録モジュールにおける記録ユニットと同じ数の電圧比較器を含む。

【0008】

第2の電圧比較器グループは、第2の記録モジュールにおける記録ユニットと同じ数の電圧比較器を含む。

【0009】

充電回路は、第１、第２いずれかの記録モジュールと同じ数のダイオードを含む。

【0010】

加算回路は、キャリー回路と遮断回路から構成されている。

【0011】

コントローラは、設計されたシーケンスに従って加算器の各部の動作を最大速度で制御する。

【実施手順】

【0012】

この例の実施手順の前提として、コントローラユニットがそれぞれの回路の制御を行う。また、ダイオードのターンオン電圧を0.5v、供給電圧を1.0v、出力は 8 ビットのみとする。

【0013】

第１ステップ：第1の記録モジュールに信号を入力する。第1の記録モジュールは2つ以上のキャパシターを含み、図１の例では8つのキャパシターを含んでいる。

【0014】

第２ステップ：第２の記録モジュールに信号を入力する。第２の記録モジュールは2つ以上のキャパシターを含み、図２の例では8つのキャパシターを含んでいる。

【0015】

第３ステップ：同じ添え字を持つ第1の記録モジュールのキャパシターと第2の記録モジュールのキャパシターを充電回路で接続する。例えば第１の記録モジュールのキャパシターが1.0v、第２の記録モジュールのキャパシターが0vの場合、ダイオードは第２の記録モジュールのキャパシターにバイアスを掛けて充電を行う。充電後、これらの接続は切断される。なお、充電回路は、キャパシターと同じ数のダイオードを並列に含む。図 3は8つのダイオードが含まれる例を示す。

【0016】

第4ステップ：第1の記録モジュールが第1の電圧比較器グループに接続される。1つのキャパシターは1つの電圧比較器に対応している。第１の記録モジュールでは電圧を直接的に識別しており、例えば1.0vで入力した場合はそのままハイとして出力し、1.0v以下の場合はローとして出力する。処理完了後、第１の記録モジュールと電圧比較器は切断される。なお、電圧比較器の数は、記録モジュールのキャパシターと同じである。図4では1ユニットの例を示している。

【0017】

同時に、第2の記録モジュールも第2の電圧比較器グループへと接続される。第２の記録モジュールではターンオン電圧を考慮して実装しており、例えば電圧が0.4v以上の場合、ハイとして出力するため第2の記録モジュールのキャパシターを充電し、その後出力を行う。図5では、1ユニットでの例を示している。

【0018】

第5ステップ：第1の記録モジュールと第2の記録モジュールを加算回路で接続する。処理完了後、第1の記録モジュールと第2の記録モジュールは切断される。以下に、8ビットの加算回路と加算回路を構成するキャリー回路の例を示す。なお、加算回路はキャリー回路と遮断回路を含んでいる。また、キャリー回路の機能はANDゲートの機能である。

【0019】

図6は、第2の記録モジュールの添え字が8であるキャパシターのキャリー回路である。

【0020】

図7は、第2の記録モジュールの添え字が7であるキャパシターのキャリー回路である。

【0021】

図8は、第2の記録モジュールの添え字が6であるキャパシターのキャリー回路である。

【0022】

添え字が5、4、3、そして2のキャパシターのキャリー回路も同様の構成となる。

【0023】

加算回路には遮断回路があり、例えば第1の記録モジュールと第2の記録モジュールのユニットが同一の位置でハイの場合、遮断回路が起動する。ハイである第2の記録モジュールのユニットと、それより下位のポジションのハイである第2の記録モジュールのユニットは、キャリー回路への入力として機能する。

【0024】

また、入力の多いANDゲートをオンにし、入力の少ない、対応するANDゲートを遮断する。