IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ デファン リミテッド ライアビリティ カンパニーの特許一覧

特許7455407アバランシェ光検出器(変形形態)およびこれを製造するための方法(変形形態)
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-03-15
(45)【発行日】2024-03-26
(54)【発明の名称】アバランシェ光検出器(変形形態)およびこれを製造するための方法(変形形態)
(51)【国際特許分類】
   H01L 31/107 20060101AFI20240318BHJP
【FI】
H01L31/10 B
【請求項の数】 10
(21)【出願番号】P 2021555061
(86)(22)【出願日】2020-03-04
(65)【公表番号】
(43)【公表日】2022-05-09
(86)【国際出願番号】 RU2020050036
(87)【国際公開番号】W WO2020185123
(87)【国際公開日】2020-09-17
【審査請求日】2022-08-22
(31)【優先権主張番号】2019106805
(32)【優先日】2019-03-12
(33)【優先権主張国・地域又は機関】RU
(73)【特許権者】
【識別番号】521412386
【氏名又は名称】デファン リミテッド ライアビリティ カンパニー
(74)【代理人】
【識別番号】100094569
【弁理士】
【氏名又は名称】田中 伸一郎
(74)【代理人】
【識別番号】100103610
【弁理士】
【氏名又は名称】▲吉▼田 和彦
(74)【代理人】
【識別番号】100109070
【弁理士】
【氏名又は名称】須田 洋之
(74)【代理人】
【識別番号】100067013
【弁理士】
【氏名又は名称】大塚 文昭
(74)【代理人】
【識別番号】100086771
【弁理士】
【氏名又は名称】西島 孝喜
(74)【代理人】
【氏名又は名称】上杉 浩
(74)【代理人】
【識別番号】100120525
【弁理士】
【氏名又は名称】近藤 直樹
(74)【代理人】
【識別番号】100139712
【弁理士】
【氏名又は名称】那須 威夫
(72)【発明者】
【氏名】コロボフ ニコライ アファナセヴィッチ
(72)【発明者】
【氏名】シタルスキー コンスタンティン ユレヴィッチ
(72)【発明者】
【氏名】シュビン ヴィタリィ エマヌイロヴィッチ
(72)【発明者】
【氏名】シュシャコフ ドミトリィ アレクセーヴィッチ
(72)【発明者】
【氏名】ボグダノフ セルゲイ ヴィタレヴィッチ
【審査官】吉岡 一也
(56)【参考文献】
【文献】特開平05-102517(JP,A)
【文献】特開2006-179828(JP,A)
【文献】特開2005-285921(JP,A)
【文献】特開2002-057364(JP,A)
【文献】特開2005-116681(JP,A)
【文献】特開平05-048143(JP,A)
【文献】特開平07-038140(JP,A)
【文献】特開平04-256376(JP,A)
(58)【調査した分野】(Int.Cl.,DB名)
H01L 31/08-31/119
(57)【特許請求の範囲】
【請求項1】
アバランシェ光検出器を製造するための方法であって、以下のステップ:
- 半導体ウエハの頂面全体に、前記半導体ウエハよりも低いドーパント濃度を有するエピタキシャル層を形成するステップと、
- 前記エピタキシャル層の頂面の一部の領域内に少なくとも1つのアバランシェ増幅部を形成するステップであって、前記エピタキシャル層の前記領域の境界に沿って円形の溝をその深さが前記エピタキシャル層の厚さ未満になるようにエッチング形成し、次いで前記溝を誘電性材料によって充填し、前記少なくとも1つのアバランシェ増幅部のコンタクト層を前記溝によって境界付けられている前記領域の内側に設置し、この結果前記溝によって境界付けられている前記領域の外側に光変換部層を形成することによって達成される、形成するステップと、
- 前記光変換部の頂面上に誘電体層を設置するステップと、
- 前記コンタクト層および誘電体層の両方の表面上に、透明な材料で作製されている第1の電極を設置するステップと、
- 前記半導体ウエハの底面上に第2の電極を形成するステップと、を含む、方法。
【請求項2】
アバランシェ光検出器を製造するための方法であって、以下のステップ:
- 半導体ウエハの頂面全体に、前記半導体ウエハよりも低いドーパント濃度を有するエピタキシャル層を形成するステップと、
- 前記エピタキシャル層の頂面上に追加の閉塞した溝をエッチング形成するステップであって、その深さは前記エピタキシャル層の厚さ以上であるが、前記ウエハとエピタキシャル層を組み合わせた合計厚さ未満であり、前記溝によって境界付けられている領域の内側に光検出部が形成される、エッチング形成するステップと、
- 前記追加の閉塞した溝を前記エピタキシャル層と同じ導電性タイプの高濃度ドープされた多結晶シリコンで充填するステップと、
- 前記追加の閉塞した溝によって境界付けられている前記エピタキシャル層の前記頂面の一部の領域内に少なくとも1つのアバランシェ増幅部を形成するステップであって、前記エピタキシャル層の前記領域の境界に沿って円形の溝をその深さが前記エピタキシャル層の厚さ未満になるようにエッチング形成し、次いで前記溝を誘電性材料によって充填し、前記少なくとも1つのアバランシェ増幅部のコンタクト層を前記溝によって境界付けられている前記領域の内側に設置し、この結果前記溝によって境界付けられている前記領域の外側に光変換部層を形成することによって達成される、形成するステップと、
- 前記光変換部の頂面上に誘電体層を設置するステップと、
- 前記コンタクト層および誘電体層の両方の表面上に、透明な材料で作製されている第1の電極を設置するステップと、
- 前記半導体ウエハの底面上に第2の電極を形成するステップと、を含む、方法。
【請求項3】
前記エピタキシャル層は前記ウエハ表面上にエピタキシ法を使用して形成される、請求項1~2のいずれか1項に記載の方法。
【請求項4】
前記ウエハおよび前記エピタキシャル層はいずれも同じ半導体材料で作製されている、請求項1~3のいずれか1項に記載の方法。
【請求項5】
前記コンタクト層は、反対の導電性を有する層を形成するドーパントで前記エピタキシャル層をドープすることによって作製される、請求項1~4のいずれか1項に記載の方法。
【請求項6】
前記追加の閉塞した溝は1.5μm~2.0μmの幅を有する、請求項2に記載の方法。
【請求項7】
前記第1の電極が設置される前に、高抵抗層が前記アバランシェ増幅部の前記コンタクト層上に設置される、請求項2~6のいずれか1項に記載の方法。
【請求項8】
アバランシェ光検出器であって、
- 半導体ウエハと、
- 前記半導体ウエハの頂面全体を覆う、前記半導体ウエハよりも低いドーパント濃度を有するエピタキシャル層と、
- 深さが前記エピタキシャル層の厚さ未満である誘電体を充填した円形の溝によって境界付けられている、前記エピタキシャル層の一部上に設置されているコンタクト層であって、少なくとも1つのアバランシェ増幅部および前記溝の外側の光変換部を形成している、コンタクト層と、
- 前記光変換部の頂面を覆う誘電体層と、
- 前記コンタクト層および誘電体層の両方の表面を覆う第1の透明電極と、
- 前記半導体ウエハの底面上に形成されている第2の電極と、を備える、アバランシェ光検出器。
【請求項9】
アバランシェ光検出器であって、
- 半導体ウエハと、
- 前記半導体ウエハの表面全体を覆う、前記半導体ウエハよりも低いドーパント濃度を有するエピタキシャル層と、
- 深さが前記エピタキシャル層の厚さ未満である誘電体を充填した円形の溝によって境界付けられている、前記エピタキシャル層の一部上に設置されているコンタクト層であって、少なくとも1つのアバランシェ増幅部および前記溝の外側の光変換部を形成している、コンタクト層と、
- 前記光変換部の頂面を覆う誘電体層と、
- 前記コンタクト層および誘電体層の両方の表面を覆う第1の透明電極と、
- 深さが前記エピタキシャル層の厚さ以上であるが、前記ウエハとエピタキシャル層を組み合わせた合計厚さ未満であり、前記エピタキシャル層と同じ導電性タイプの高濃度ドープされた多結晶シリコンで充填されている、追加の閉塞した溝であって、前記溝によって境界付けられている領域の内側にアバランシェ増幅部および光変換部が位置している、追加の閉塞した溝と、
- 前記コンタクト層と前記第1の電極との間に位置している高抵抗層と、
- 前記半導体ウエハの底面上に形成されている第2の電極と、を備える、アバランシェ光検出器。
【請求項10】
前記追加の閉塞した溝は1.5μm~2.0μmの幅を有する、請求項に記載のアバランシェ光検出器。
【発明の詳細な説明】
【技術分野】
【0001】
特許請求される発明は、LiDAR、通信システム、マシンビジョン、ロボット工学、医学、生物学、環境モニタリング、等において広く使用される、高速で動作する高感度の機器であるアバランシェ光検出器(APD)に関する。
【背景技術】
【0002】
従来のアバランシェ光検出器(APD)は、半導体ウエハ上に設置されるいくつかの半導体層を備える。
【0003】
半導体層のグループは光変換部を形成し、そこで信号光子が吸収されて、自由電荷キャリア、すなわち電子および電子正孔が生成される。これら光が生成した電荷キャリアは次いで半導体層の別のグループ、すなわちアバランシェ増幅部(avalanche amplifier)内に入り、その内部で、電界の強度が電荷キャリアのアバランシェ増倍(avalanche multiplication)にとって十分であるエリアが形成される。
【0004】
閾値感度はAPDの基本的なパラメータであり、光変換部およびアバランシェ増幅部の両方の特性に依存する。
【0005】
閾値感度はアバランシェ増幅部の暗電流によって大きく制限されるが、このことは主として、光キャリアのアバランシェ増倍に必要な非常に強い場によって引き起こされる。
【0006】
アバランシェ増幅部の暗電流を減らし、これによりAPDの閾値感度を上げるために、アバランシェ増幅部が占めるエリアを、光変換部が占めるエリアよりも小さくすることができる。
【0007】
これの例を、例えば米国特許第9,035,410号およびロシア特許第2,641,620号によるアバランシェ光検出器に見ることができるが、これらにおいては、2つの層-コンタクト層および増倍層(multiplication layer)-を備えるアバランシェ増幅部、ならびに光変換部の両方が同じウエハ上に位置しており、光変換部のエリアは増幅部のエリアよりも大きい。
【0008】
ロシア特許第2,641,620号によるAPDでは、増倍層は、信号光変換部と同じ導電性タイプを有する半導体材料で作製され、ウエハに面し、自律的な光変換部と直接接合しており、このことにより、光変換部からアバランシェ増幅部へ外部電気回路を介して移動中の光キャリアが引き起こす過剰な暗騒音を低減することが可能になる(米国特許第9,035,410号を参照)。
【0009】
従来技術の欠点
主要な欠点は、増倍層を光変換部から独立させることによって、光変換部層内で生成される光キャリアの増倍層への到達が妨げられ、この結果、増倍された光信号の損失が生じることである。この結果、光検出器の基本パラメータである閾値感度が低下する。
【発明の概要】
【発明が解決しようとする課題】
【0010】
本開示の目的は、光変換部からアバランシェ増幅部への光キャリアの移動の効率の悪さによって制限されない、高い閾値感度を有するアバランシェ光検出器(APD)を作り出すことである。更に、提案されるAPDでは、同じAPDにおいて複数のアバランシェ増幅部が使用される場合に、隣接するアバランシェ増幅部からの暗電流および干渉ノイズがいずれもより小さくなる。
【0011】
これらの問題を全て解決することによって、その基本パラメータであるAPDの閾値感度を改善することが可能になるであろう。
【課題を解決するための手段】
【0012】
特許請求される発明は、アバランシェ光検出器(APD)およびこれを製造するための方法を含み、これらによって、導電性のウエハの全体にわたって増倍層を設置することで、光変換部からアバランシェ増幅部への光キャリアの移動をより効率的にすることが可能になる。少なくとも1つのアバランシェ増幅部のコンタクト層が、増倍層の特定のエリア内に形成される。このことにより、コンタクト層の外側の増倍層は光変換部として機能する。この結果、光変換部において生じた光キャリアは、妨げられることなくアバランシェ増幅部の増倍領域内に入ることになる。アバランシェ光検出器の第1の電極および第2の電極はそれぞれ、コンタクト層およびウエハ上に置かれる。
【0013】
隣接するアバランシェ増幅部からの干渉ノイズ(隣接するアバランシェ増幅部内の高温の電荷キャリアからの光子の寄生光電子が増倍領域内に入るときに生じるノイズ)を抑制するために、アバランシェ増幅部のコンタクト層を包囲する、誘電性材料で充填される円形の溝が使用される。
【0014】
隣接するウエハ領域からのAPDの暗電流を低減するために、増倍層表面上に閉塞した溝がエッチング形成され、その深さは増倍層の厚さ以上であるが、ウエハと増倍層を組み合わせた合計厚さ未満であり、上記溝によって境界付けられている領域の内側に光検出部が形成される。溝には、増倍層と同じ導電性タイプの高濃度ドープされた多結晶シリコンが充填されている。
【0015】
効率を高めるために、半導体ウエハは低抵抗材料で作製されるべきである。
【0016】
ウエハおよび増倍層がいずれも同じ半導体材料で作製されているのが望ましい。
【0017】
ウエハ表面上の増倍層はエピタキシ法を使用して作製することができ、コンタクト層は、反対の導電性を有する層を形成するドーパントで増倍層をドープすることによって作製することができる。
【0018】
光変換部領域の周縁に沿った追加の溝の幅が2μm以下であることもまた望ましい。
【0019】
アバランシェ増幅部のコンタクト層と第1の電極との間に、高抵抗層を設置することも可能である。
【0020】
本発明の目的、特徴、および利点を、詳細な説明および付属の図面において更に指摘する。
【図面の簡単な説明】
【0021】
図1】半導体ウエハ101と、増倍層102であって、増倍層と同じ導電性タイプを有する半導体ウエハの表面(頂面)全体を覆う、増倍層102と、誘電性材料で充填されている円形の溝103と、増倍層102表面を覆う誘電体層104と、増倍層の導電性とは反対の導電性を有する高濃度ドープされた多結晶シリコン105の拡散によって作製されているコンタクト層106と、を備え、少なくとも1つのアバランシェ増幅部107およびアバランシェ増幅部の外側にある光変換部108が形成されており、更に、透明な材料で作製されコンタクト層106および誘電体層104の両方の表面上に位置している、第1の電極109と、半導体ウエハ101の底面上に形成されている第2の電極110と、を備える、第1の実施形態に係る特許請求されるAPDの概略横方向断面図である。
図1A】シリコンウエハ101上に増倍層102を設置するプロセスを示す図である。
図1B】誘電体を充填した円形の溝103を形成するプロセスを示す図である。
図1C】増倍層102の表面上に誘電体層104を設置するプロセスを示す図であり、上記誘電体層に、増倍層の導電性とは反対の導電性を有する高濃度ドープされた多結晶シリコン105で充填される、窓が作り出される。
図1D】増倍層の上の誘電体層104の窓を充填している高濃度ドープされた多結晶シリコン105からの拡散によってコンタクト層106を作り出すことによって、アバランシェ増幅部107領域を形成するプロセスを示す図であり、少なくとも1つのアバランシェ増幅部107、およびアバランシェ増幅部の外側にある光変換部108が形成されている。
図1E】コンタクト層107および誘電体層104の表面上に、透明な導電性材料で作製されている第1の電極109を形成するプロセスを示す図である。
図1F】半導体ウエハ101上に第2の電極110を形成するプロセスを示す図である。
図2】半導体ウエハ201と、増倍層202であって、増倍層と同じ導電性タイプを有する半導体ウエハの表面全体を覆う、増倍層202と、誘電性材料で充填されている円形の溝203と、増倍層202表面を覆う誘電体層204と、増倍層の導電性とは反対の導電性を有する高濃度ドープされた多結晶シリコン205からの拡散によって作製されているコンタクト層206と、を備え、少なくとも1つのアバランシェ増幅部207およびアバランシェ増幅部の外側にある光変換部208が形成されており、更に、幅が1.5μmから2.0μm、深さが増倍層の厚さ以上であるが、ウエハと増倍層を組み合わせた合計厚さ未満であり、増倍層と同じ導電性タイプの高濃度ドープされた多結晶シリコンで充填されアバランシェ増幅部207および光変換部208を取り囲んでいる、追加の閉塞した溝211と、アバランシェ増幅部207領域内のコンタクト層206上に形成されている高抵抗層212と、高抵抗層212および誘電体層204の表面上に形成されている透明電極209と、半導体ウエハ201の底面上に形成されている第2の電極210と、を備える、第2の実施形態に係る特許請求されるAPDの概略横方向断面図である。
図2A】シリコンウエハ201上に増倍層202を設置するプロセスを示す図である。
図2B】次いで、増倍層と同じ導電性タイプの高濃度ドープされた多結晶シリコンで充填される追加の閉塞した溝211を形成するプロセスであって、光検出部を上記溝の内側に形成できるようになっているプロセスを示す図である。
図2C】アバランシェ増幅部207の提案される場所のエリア内に、誘電性材料で充填される円形の溝203を形成するプロセスを示す図である。
図2D】増倍層202の表面上に誘電体層204を設置するプロセスを示す図であり、上記誘電体層に、増倍層の導電性とは反対の導電性を有する高濃度ドープされた多結晶シリコン205で充填される、窓が作り出される。
図2E】増倍層の上の誘電体層204の窓を充填している高濃度ドープされた多結晶シリコン205の拡散によってコンタクト層206を作り出すことによって、アバランシェ増幅部207領域を形成するプロセスを示す図であり、少なくとも1つのアバランシェ増幅部207、およびアバランシェ増幅部の外側にある光変換部208が形成されている。
図2F】アバランシェ増幅部207領域内のコンタクト層206上に、高抵抗層212を形成するプロセスを示す図である。
図2G】コンタクト層206および誘電体層204の表面上に、透明な導電性材料で作製されている第1の電極209を形成するプロセスを示す図である。
図2H】半導体ウエハ201上に第2の電極210を形成するプロセスを示す図である。
図3A】単一のアバランシェ増幅部207および溝211を備える、第2の実施形態に係るAPDの概略上面図である。
図3B】3つのアバランシェ増幅部207および溝211を備える、第2の実施形態に係るAPDの概略上面図である。
【発明を実施するための形態】
【0022】
本開示および添付の図面にわたって使用される参照マーキングは、数字100(入射光)を除いて、3つの数字から成り、最初の数字は図番であり、最後の2つの数字は設計の特定の要素を標示している。
【0023】
例えば、図2において、マーキング206は要素番号06(以下のリストを参照)を指している。
【0024】
設計の特定の要素を指すために、以下のマーキングが使用される:
01- ウエハ、
02- 増倍層、
03- 円形の溝、
04- 誘電体層、
05- 高濃度ドープされた多結晶シリコン層、
06- コンタクト層、
07- アバランシェ増幅部、
08- 光変換部、
09- 第1の電極、
10- 第2の電極、
11- 追加の閉塞した溝、
12- 高抵抗層。
【0025】
図1は、半導体ウエハ101と、増倍層102であって、増倍層と同じ導電性タイプを有する半導体ウエハの表面全体を覆う、増倍層102と、誘電性材料で充填されている円形の溝103と、増倍層102表面を覆う誘電体層104と、増倍層の導電性とは反対の導電性を有する高濃度ドープされた多結晶シリコン層105の拡散によって作製されているコンタクト層106と、を備え、少なくとも1つのアバランシェ増幅部107およびアバランシェ増幅部の外側にある光変換部108が形成されており、更に、透明な材料で作製されコンタクト層106および誘電体層104の両方の表面上に位置している、第1の電極109と、半導体ウエハ101の底面上に形成されている第2の電極110と、を備える、第1の実施形態に係る特許請求されるAPDの概略横方向断面図である。
【0026】
図1に示すようなAPDを製造するための方法は、図1A図1B図1C図1D図1E図1Fによって更に示されており、以下の一連のステップを含む。
【0027】
シリコンウエハ101上に、ウエハと同じ導電性タイプの増倍層102を設置するステップ(図1Aを参照)。
【0028】
増倍層102表面上に、後から誘電性材料で充填される少なくとも1つの円形の溝103を形成するステップ(図1Bを参照)。
【0029】
増倍層102表面上に誘電体層104を設置するステップ(図1Cを参照)。
【0030】
円形の溝103によって境界付けられている誘電体層104の領域内に、後から増倍層の導電性とは反対の導電性を有する高濃度ドープされた多結晶シリコン105で充填される、窓を作り出し、次いで、誘電体層104の窓を充填している高濃度ドープされた多結晶シリコン105からの拡散によってコンタクト層106を作り出し、この結果、少なくとも1つのアバランシェ増倍部107、およびアバランシェ増倍部の外側に位置している光変換部108を形成することによって、増倍層に1つまたは複数のアバランシェ増倍部107領域を形成するステップ(図1Dを参照)。
【0031】
コンタクト層106および誘電体層104の両方の上に、透明な導電性材料で作製されている第1の電極109を形成するステップ(図1Eを参照)。
【0032】
半導体ウエハ101上に、第2の電極110を形成するステップ(図1Fを参照)。
【0033】
図1に係る例示的なAPDを、1018cm-3よりも高いドーパント濃度を有するp+型のシリコンウエハ101上に、1015~1017cm-3のドーパント濃度を有するp型シリコンで作製されている、5~7μmの幅を有する増倍層102を、エピタキシによって形成することを含む方法を使用して、製造することができる。増倍層の上には、フォトリソグラフィおよびプラズマエッチングの方法を使用して、直径1.0~2.0μm、深さ1.5~2.0μm、幅0.4~0.5μmの円形の溝103が形成され、その後この溝は誘電性材料によって充填される。増倍層102表面上に、熱化学蒸着の方法を使用して約1.0~1.5μmの厚さを有する誘電体層104が設置され、円形の溝103が配置されるこの層104には、フォトリソグラフィおよびプラズマエッチングの方法を使用して窓が作り出され、その後この窓は、熱化学蒸着の方法を使用して、増倍層の導電性とは反対の導電性および少なくとも1019cm-3のドーパント濃度を有する、高濃度ドープされた多結晶シリコン105で充填される。増倍層には、高濃度ドープされた多結晶シリコン105からのドーパントを円形の溝103の侵入深さ未満の侵入深さで拡散させることでコンタクト層106を作り出すことによって、1つまたは複数のアバランシェ増幅部107領域が形成される。同時に、アバランシェ増幅部の外側に光変換部層108が形成される。ITOまたはAZOタイプの透明な材料で作製されている第1の電極109が、コンタクト層106および誘電体層104の両方の上に形成され、一方で、約0.5~1.0μmの厚さを有するアルミニウム箔である第2の電極110が、半導体ウエハ101の底面上に形成される。
【0034】
図1に示すようなAPDは以下のように動作する。
【0035】
電極110と対照的に、電極109には、アバランシェ増幅部107の増倍層102において衝突電離をトリガして自由電荷キャリアを増倍させるのに十分な正電圧が印加される。
【0036】
光変換部108表面上に差す入射光100は吸収され、自由電荷キャリア、すなわち電子および電子正孔が生成される。光変換部108において光が誘起した自由電子(光電子)は、一方がアバランシェ増幅部107から浸出し、他方が光変換部における第1の電極109によって誘起される、電界の重ね合わせによって駆動されて、アバランシェ増倍層102に向かってドリフトし、そこで増倍され、APDの出力信号を生成し、このとき正孔はウエハ101内へと進む。光変換部104の非空乏化エリア内で光が誘起した光電子は、光変換部内の自由電子の濃度勾配が引き起こす拡散によって、光変換部の空乏エリア内に集められる。
【0037】
図2は、半導体ウエハ201と、増倍層202であって、増倍層と同じ導電性タイプを有する半導体ウエハの表面全体を覆う、増倍層202と、誘電性材料で充填されている円形の溝203と、増倍層202表面を覆う誘電体層204と、増倍層の導電性とは反対の導電性を有する高濃度ドープされた多結晶シリコン205の拡散によって作製されているコンタクト層206と、を備え、少なくとも1つのアバランシェ増幅部207およびアバランシェ増幅部の外側にある光変換部208が形成されており、更に、幅が1.5μmから2.0μm、深さが増倍層の厚さ以上であるが、ウエハと増倍層を組み合わせた合計厚さ未満であり、増倍層と同じ導電性タイプの高濃度ドープされた多結晶シリコンで充填されている、追加の閉塞した溝211であって、上記溝によって境界付けられている領域の内側にはアバランシェ増幅部207および光変換部208が位置している、追加の閉塞した溝211と、アバランシェ増幅部207領域内のコンタクト層206上に形成されている高抵抗層212と、高濃度ドープされた多結晶シリコン205、高抵抗層212、および誘電体層204の表面上に形成されている、透明電極209と、半導体ウエハ201の底面上に形成されている第2の電極210と、を備える、第2の実施形態に係る特許請求されるAPDの概略横方向断面図である。
【0038】
図2に示すようなAPDを製造するための方法は、図2A図2B図2C図2D図2E図2F図2G図2Hによって更に示されており、以下の一連のステップを含む。
【0039】
シリコンウエハ201上に、ウエハと同じ導電性タイプの増倍層202を設置するステップ(図2Aを参照)。
【0040】
増倍層202およびウエハ201に、後から増倍層と同じ導電性タイプの高濃度ドープされた多結晶シリコンで充填される、追加の閉塞した溝211をエッチング形成し、このことによって上記溝によって境界付けられている領域の内側に光検出部が形成されるステップ(図2Bを参照)。
【0041】
アバランシェ増幅部207が配置される増倍層表面上に、後から誘電性材料で充填される少なくとも1つの円形の溝203を形成するステップ(図2Cを参照)。
【0042】
増倍層202表面上に誘電体層204を設置するステップ(図2Dを参照)。
【0043】
誘電体層204において、増倍層の上の円形の溝203の境界内に、後から増倍層の導電性とは反対の導電性を有する高濃度ドープされた多結晶シリコン205で充填される、窓を作り出し、少なくとも1つのアバランシェ増幅部207およびアバランシェ増幅部の外側にある光変換部208が形成されるように、高濃度ドープされた多結晶シリコン205からのドーパントを拡散させることでコンタクト層206を作り出すことによって、増倍層202に、少なくとも1つのアバランシェ増幅部207領域を形成するステップ(図2Eを参照)。
【0044】
高濃度ドープされた多結晶シリコン205上に高抵抗層212を設置するステップ(図2Fを参照)。
【0045】
高抵抗層212および誘電体層204の上に、透明な導電性材料で作製されている第1の電極209を形成するステップ(図2Gを参照)。
【0046】
半導体ウエハ201の底面上に、第2の電極210を形成するステップ(図2Hを参照)。
【0047】
図2に係る例示的なAPDを、1018cm-3よりも高いドーパント濃度を有するp+型のシリコンウエハ201上に、1015~1017cm-3のドーパント濃度を有するp型シリコンで作製されている5~7μmの幅を有する増倍層202を、エピタキシによって接合することを含む方法を使用して、製造することができる。次いで、増倍層202表面上に、幅が1.5μm~2.0μm、深さが増倍層の厚さ以上であるが、ウエハと増倍層を組み合わせた合計厚さ未満である、追加の閉塞した溝211がエッチング形成され、上記溝によって境界付けられている領域の内側に光検出部を形成できるように、増倍層202と同じ導電性タイプの高濃度ドープされた多結晶シリコンで充填される。増倍層の上には、フォトリソグラフィおよびプラズマエッチングの方法を使用して、直径1.0~2.0μm、深さ1.5~2.0μm、幅0.4~0.5μmの円形の溝203が形成され、その後この溝は誘電性材料によって充填される。増倍層202表面上に、熱化学蒸着の方法を使用して約1.0~1.5μmの厚さを有する誘電体層204が設置され、円形の溝203が配置されるこの層204には、フォトリソグラフィおよびプラズマエッチングの方法を使用して窓が作り出され、その後この窓は、熱化学蒸着の方法を使用して、増倍層の導電性とは反対の導電性および少なくとも1019cm-3のドーパント濃度を有する、高濃度ドープされた多結晶シリコン205で充填される。増倍層には、高濃度ドープされた多結晶シリコン205からのドーパントを円形の溝203の侵入深さ未満の侵入深さで拡散させることでコンタクト層206を作り出すことによって、1つまたは複数のアバランシェ増幅部207領域が形成される。同時に、アバランシェ増幅部の外側に光変換部層208が形成される。高抵抗多結晶シリコンで作製されている高抵抗層212は、高濃度ドープされた多結晶シリコン205上に形成されている。ITOまたはAZOタイプの透明な導電性材料で作製されている第1の電極209が、高抵抗層212および誘電体層204の両方の上に形成され、一方で、約0.5~1.0μmの厚さを有するアルミニウム箔である第2の電極210が、半導体ウエハ201の底面上に形成される。
【0048】
図2に示すような第2の実施形態に係る、すなわち増倍層の縁部に沿って延びる溝を有するAPDは、これにより、隣接する領域からアバランシェ増幅部内に入る寄生電荷キャリアの流入-光の有無に依らず(both dark and light)-を抑制できることを特徴とする。そのような寄生電流を効果的に抑制するために、深さが増倍層の厚さよりも大きいがウエハと増倍層を組み合わせた合計厚さ未満であるこの溝は、増倍層と同じ導電性タイプの高濃度ドープされた多結晶シリコンで充填されることになる。それ以外の点では、このAPD実施形態は図1が示すものと同じように機能する。
図1
図1A
図1B
図1C
図1D
図1E
図1F
図2
図2A
図2B
図2C
図2D
図2E
図2F
図2G
図2H
図3A
図3B