知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-03-15
(45)【発行日】2024-03-26
(54)【発明の名称】電源装置及び画像形成装置
(51)【国際特許分類】
G05F 1/56 20060101AFI20240318BHJP
G03G 21/00 20060101ALI20240318BHJP
G03G 15/02 20060101ALI20240318BHJP
G03G 15/06 20060101ALI20240318BHJP
【ＦＩ】
G05F1/56 310L
G03G21/00 398
G03G15/02 102
G03G15/06 101
【請求項の数】
13
(21)【出願番号】P 2020111338
(22)【出願日】2020-06-29
(65)【公開番号】P2022010655
(43)【公開日】2022-01-17
【審査請求日】2023-06-21
(73)【特許権者】
【識別番号】000001007
【氏名又は名称】キヤノン株式会社
(74)【代理人】
【識別番号】100123559
【弁理士】
【氏名又は名称】梶 俊和
(74)【代理人】
【識別番号】100177437
【弁理士】
【氏名又は名称】中村 英子
(72)【発明者】
【氏名】松本 真一郎
【審査官】栗栖 正和
(56)【参考文献】
【文献】特開平０９－２３０６７５（ＪＰ，Ａ）
【文献】特開平０７－０４６４２２（ＪＰ，Ａ）
【文献】特開２０１８－１３２６５３（ＪＰ，Ａ）
【文献】特開平１０－１６３８３５（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｇ０５Ｆ １／５６
Ｇ０３Ｇ ２１／００
Ｇ０３Ｇ １５／０２
Ｇ０３Ｇ １５／０６
(57)【特許請求の範囲】
【請求項1】
負荷に電源電圧を供給する電源装置であって、第１の電圧源と、
入力端子が前記第１の電圧源と接続され、前記第１の電圧源から入力された電圧から前記負荷に供給する電圧を生成する電圧生成部と、
前記電圧生成部の出力端子に接続された第２の電圧源と、
前記電圧生成部が生成する前記電圧を制御する制御手段と、
前記制御手段と前記電圧生成部とに接続されたバイパス手段と、
を備え、
前記電圧生成部は、第１のトランジスタ、及び第２のトランジスタを有し、
前記第１のトランジスタは、エミッタ端子が前記第１の電圧源と接続され、ベース端子が前記制御手段と接続され、コレクタ端子が前記第２のトランジスタのエミッタ端子と接続され、
前記第２のトランジスタは、ベース端子が前記バイパス手段と接続され、コレクタ端子が前記電圧生成部の出力端子と接続され、
前記第１のトランジスタのベース端子と前記第２のトランジスタのベース端子とは第１の抵抗を介して接続され、
前記第２のトランジスタのベース端子とコレクタ端子とは第２の抵抗を介して接続され、
前記制御手段は、前記第１のトランジスタのベース端子に流れる電流を制御することにより、前記第２のトランジスタのコレクタ端子から出力される電圧を制御し、
前記バイパス手段は、前記第２のトランジスタのベース端子と前記制御手段との間に配置され、前記第２のトランジスタのベース端子に流れる電流を前記制御手段に流すことを特徴とする電源装置。
【請求項2】
前記電圧生成部の前記出力端子は、第３の抵抗を介して、前記第２の電圧源と接続されていることを特徴とする請求項１に記載の電源装置。
【請求項3】
前記第１の抵抗、及び前記第２の抵抗は、同じ抵抗値を有することを特徴とする請求項２に記載の電源装置。
【請求項4】
前記制御手段は、オペアンプであり、前記オペアンプは、前記負荷に供給する電圧に応じた目標電圧が入力される第１の入力端子と基準となる電圧が入力される第２の入力端子の入力電圧を比較した結果に応じた電圧を前記第１のトランジスタのベース端子に出力することを特徴とする請求項３に記載の電源装置。
【請求項5】
前記オペアンプの出力端子は、コンデンサを介して前記第２の入力端子と接続されていることを特徴とする請求項４に記載の電源装置。
【請求項6】
前記電源装置は、第３の電圧源を有し、前記第３の電圧源は、直列に接続された複数の抵抗を介して、前記第２のトランジスタのコレクタ端子と接続され、
前記複数の抵抗により分圧された電圧は、前記オペアンプの前記第２の入力端子に入力されることを特徴とする請求項５に記載の電源装置。
【請求項7】
前記バイパス手段は、ダイオードと抵抗とを有し、前記ダイオードのアノード端子は、前記第２のトランジスタのベース端子と接続され、
前記ダイオードのカソード端子は、前記抵抗の一端と接続され、
前記抵抗の他端は、前記オペアンプの前記出力端子と接続され、
前記バイパス手段は、前記第２のトランジスタのベース端子の電圧が前記オペアンプの出力電圧よりも高い場合には、前記第２のトランジスタのベース端子に流れる電流を前記オペアンプの前記出力端子に流すことを特徴とする請求項６に記載の電源装置。
【請求項8】
前記負荷に供給する電圧に応じた目標電圧に対応するパルス信号を出力する制御部と、前記制御部から出力されるパルス信号を平滑化する平滑部と、
を備え、
前記平滑部は、前記目標電圧に対応するパルス信号を平滑化した電圧を前記オペアンプの前記第１の入力端子に出力することを特徴とする請求項７に記載の電源装置。
【請求項9】
前記電源装置は、前記電圧生成部から出力される電流が前記第３の抵抗に流れることにより生じる電圧降下により、前記第２の電圧源の電圧から前記負荷に供給する電圧を生成することを特徴とする請求項８に記載の電源装置。
【請求項10】
前記電源装置は、前記第１の電圧源の電圧が所定の電圧よりも高い場合には、前記オペアンプの出力端子と、前記第１のトランジスタのベース端子及び前記バイパス手段の前記抵抗の前記他端との間に、耐圧の大きい第３のトランジスタを有することを特徴とする請求項９に記載の電源装置。
【請求項11】
感光ドラムと、前記感光ドラムを一様の電位に帯電する帯電手段と、
前記帯電手段により前記一様の電位に帯電された前記感光ドラムに静電潜像を形成する露光手段と、
前記感光ドラム上の静電潜像をトナーにより現像し、トナー像を形成する現像手段と、
前記感光ドラム上に形成された前記トナー像をシートに転写する転写手段と、
請求項１から請求項１０のいずれか１項に記載の電源装置と、
を備え、
前記現像手段は、前記静電潜像にトナーを付着させる現像ローラを有し、
前記電源装置は、前記現像ローラに電圧を供給することを特徴とする画像形成装置。
【請求項12】
前記第２の電圧源は、前記現像ローラに電圧を供給する電圧源であることを特徴とする請求項１１に記載の画像形成装置。
【請求項13】
前記帯電手段は、前記感光ドラムを前記一様の電位に帯電する帯電ローラを有し、前記第２の電圧源は、前記帯電ローラに電圧を供給する電圧源であることを特徴とする請求項１１に記載の画像形成装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電源装置、及び電源装置を備える画像形成装置に関する。
【背景技術】
【0002】
図８（ｂ）は、図８（ａ）に示すプリンタ３００の画像形成部における画像形成動作を説明するための画像形成部周辺の断面図である。帯電ローラ１０２には、高電圧の帯電電圧を供給する帯電電圧源ＶＰＲの出力電圧である帯電電圧Ｖｐｒが印加され、帯電ローラ１０２は、感光ドラム１０１の表面電位を暗部電位Ｖｄに帯電させる。感光ドラム１０１は、図８（ｂ）中、矢印方向（時計回り方向）に回転し、露光部３１９から出射されたレーザ光１０３の照射を受けると、感光ドラム１０１の表面電位は、明部電位Ｖｌに除電される。感光ドラム１０１は更に回転し、現像ローラ１０４に当接する。現像ローラ１０４には現像電圧Ｖｄｃが印加され、現像ローラ１０４の表面には、トナー１００が付着している。このとき、レーザ光１０３の照射を受けた明部電位Ｖｌの方が、現像電圧Ｖｄｃより電位が高いので、トナー１００は感光ドラム１０１の表面に付着する。
【0003】
そして、感光ドラム１０１は更に回転し、シート１０９を介して、転写ローラ１０５に当接する。転写ローラ１０５には転写電圧Ｖｔｒが印加され、転写電圧Ｖｔｒの方が、トナー１００が付着している明部電位Ｖｌよりも電位が高いので、トナー１００は感光ドラム１０１から剥離し、シート１０９上に付着する。シート１０９は、図８（ｂ）中、左方向に搬送され、定着器３１４（図８（ａ））によって加圧、加熱される。すると、シート１０９上のトナー１００が融解し、シート１０９に定着される。
【0004】
図９は、現像ローラ１０４に印加される現像電圧Ｖｄｃを生成する現像電圧回路Ｂｉａｓの構成を説明する回路図である。現像電圧Ｖｄｃは、現像電圧回路Ｂｉａｓとシャント抵抗Ｒ０と帯電電圧源ＶＰＲによって生成される。図９に示す現像電圧回路Ｂｉａｓにおいて、ＣＰＵは、電源電圧として規定電圧Ｖｂが供給され、出力端子ＴＧＴから現像電圧Ｖｄｃの出力電圧を制御するＰＷＭ信号を出力する。
【0005】
図９では、トランジスタＴｒ１、Ｔｒ２は、規定電圧Ｖａに接続されており、トランジスタＴｒ２のコレクタ端子にはシャント抵抗Ｒ０を介して帯電電圧源ＶＰＲが接続されている。破線で示すシャント電流Ｉｓは、規定電圧Ｖａ→トランジスタＴｒ１→トランジスタＴｒ２→シャント抵抗Ｒ０→帯電電圧源ＶＰＲ→グランド（ＧＮＤ）の経路で流れる。現像電圧回路Ｂｉａｓは、ＴＧＴ端子から出力するＰＷＭ信号により、シャント電流Ｉｓの電流値を適宜増減させることで、現像ローラ１０４に所望の現像電圧Ｖｄｃを出力することができる。例えば、特許文献１には、上述した現像電圧回路の回路構成が開示されている。なお、上述した図８、図９の詳細な説明は後述する。
【先行技術文献】
【特許文献】
【0006】
【文献】米国特許第７８７７０３６号明細書
【発明の概要】
【発明が解決しようとする課題】
【0007】
図１１は、感光ドラム１０１が停止している状態（図１１（ａ））から回転開始した状態（図１１（ｂ））を説明する画像形成部の断面図である。図１１（ａ）において、感光ドラム１０１の帯電ローラ１０２と当接した位置から現像ローラ１０４に当接した位置までの扇形の領域は、表面電位が０Ｖの領域である。そして、感光ドラム１０１は回転を開始して、図１１（ａ）の状態から図１１（ｂ）に示す状態に移行する。このとき、現像ローラ１０４に印加される現像電圧Ｖｄｃが０Ｖよりも低い負電位の場合には、現像ローラ１０４の表面のトナー１００は、電位の高い感光ドラム１０１側に付着してしまう。
【0008】
その結果、付着したトナー１００は、感光ドラム１０１とともに転写ローラ１０５に移動すると、転写ローラ１０５に付着することにより転写ローラ１０５を汚してしまう。更に、転写ローラ１０５に搬送されるシートの裏面（転写ローラ１０５側の面）にトナー１００が付着することにより、シート１０９の裏汚しが生じる。また、回転開始時に感光ドラム１０１に付着したトナー１００は、クリーニングブレード１０６により除去される。ところが、除去されたトナー１００が増えることにより、廃トナーを格納する廃トナーボックス１０７の大型化を招き、ひいては画像形成装置の大型化を招くという課題が生じる。
【0009】
本発明は、このような状況のもとでなされたもので、感光ドラムの回転開始時に感光ドラム上の帯電されていない領域にトナーが付着することを防止することを目的とする。
【課題を解決するための手段】
【0010】
上述した課題を解決するために、本発明では、以下の構成を備える。
【0011】
（１）負荷に電源電圧を供給する電源装置であって、第１の電圧源と、入力端子が前記第１の電圧源と接続され、前記第１の電圧源から入力された電圧から前記負荷に供給する電圧を生成する電圧生成部と、前記電圧生成部の出力端子に接続された第２の電圧源と、前記電圧生成部が生成する前記電圧を制御する制御手段と、前記制御手段と前記電圧生成部とに接続されたバイパス手段と、を備え、前記電圧生成部は、第１のトランジスタ、及び第２のトランジスタを有し、前記第１のトランジスタは、エミッタ端子が前記第１の電圧源と接続され、ベース端子が前記制御手段と接続され、コレクタ端子が前記第２のトランジスタのエミッタ端子と接続され、前記第２のトランジスタは、ベース端子が前記バイパス手段と接続され、コレクタ端子が前記電圧生成部の出力端子と接続され、前記第１のトランジスタのベース端子と前記第２のトランジスタのベース端子とは第１の抵抗を介して接続され、前記第２のトランジスタのベース端子とコレクタ端子とは第２の抵抗を介して接続され、前記制御手段は、前記第１のトランジスタのベース端子に流れる電流を制御することにより、前記第２のトランジスタのコレクタ端子から出力される電圧を制御し、前記バイパス手段は、前記第２のトランジスタのベース端子と前記制御手段との間に配置され、前記第２のトランジスタのベース端子に流れる電流を前記制御手段に流すことを特徴とする電源装置。
【0012】
（２）感光ドラムと、前記感光ドラムを一様の電位に帯電する帯電手段と、前記帯電手段により前記一様の電位に帯電された前記感光ドラムに静電潜像を形成する露光手段と、前記感光ドラム上の静電潜像をトナーにより現像し、トナー像を形成する現像手段と、前記感光ドラム上に形成された前記トナー像をシートに転写する転写手段と、請求項１から請求項１０のいずれか１項に記載の電源装置と、を備え、前記現像手段は、前記静電潜像にトナーを付着させる現像ローラを有し、前記電源装置は、前記現像ローラに電圧を供給することを特徴とする画像形成装置。
【発明の効果】
【0013】
本発明によれば、感光ドラムの回転開始時に感光ドラム上の帯電されていない領域にトナーが付着することを防止することができる。
【図面の簡単な説明】
【0014】
【図1】実施例１の現像電圧回路の回路構成を示す回路図
【図2】実施例１の現像電圧回路の動作を説明する図
【図3】実施例１の現像電圧回路のその他の回路構成を示す回路図
【図4】実施例２の画像形成部周辺の構成を説明する断面図
【図5】実施例２の現像電圧回路の回路構成を示す回路図
【図6】実施例３の画像形成部周辺の構成を説明する断面図
【図7】実施例３の現像電圧回路の回路構成を示す回路図
【図8】従来例の画像形成装置の構成を示す断面図、画像形成部周辺の構成を説明する断面図
【図9】従来例の現像電圧回路の回路構成を示す回路図
【図10】従来例の現像電圧回路のその他の回路構成を示す回路図
【図11】従来例の回転ドラムの回転開始時の画像形成部周辺の状態を説明する図
【図12】従来例の現像電圧回路の動作を説明する図
【発明を実施するための形態】
【0015】
［画像形成装置］
電源装置を備える画像形成装置の一例として、レーザビームプリンタを例にあげて説明する。図８（ａ）に電子写真方式のプリンタの一例であるレーザビームプリンタの概略構成を示す。レーザビームプリンタ３００（以下、プリンタ３００という）は、静電潜像が形成される感光体としての感光ドラム１０１、感光ドラム１０１を一様の電位に帯電する帯電ローラ１０２（帯電手段）を備えている。プリンタ３００は、更に、感光ドラム１０１に静電潜像を形成する露光部３１９（露光手段）、感光ドラム１０１上（感光ドラム上）に形成された静電潜像をトナーで現像する現像ローラ１０４を有する現像装置（現像手段）を備えている。そして、感光ドラム１０１に現像されたトナー像をカセット３１６から供給された記録材としてのシート１０９（不図示）に転写ローラ１０５（転写手段）によって転写して、シート１０９に転写したトナー像を定着器３１４で定着してトレイ３１５に排出する。クリーニングブレード１０６は、シート１０９に転写されず、感光ドラム１０１上に残留したトナーを除去し、除去されたトナーは、廃トナーを収容する廃トナーボックス１０７に蓄積される。この感光ドラム１０１、帯電ローラ１０２、露光部３１９、現像ローラ１０４、転写ローラ１０５が画像形成部である。また、プリンタ３００は、後述する負荷に電源電圧を供給する電源装置５００を備えている。なお、画像形成装置は、図８（ａ）に例示したものに限定されず、例えば複数の画像形成部を備える画像形成装置であってもよい。更に、感光ドラム１０１上のトナー像を中間転写ベルトに転写する一次転写部と、中間転写ベルト上のトナー像をシートに転写する二次転写部を備える画像形成装置であってもよい。
電源装置を備える画像形成装置の一例として、レーザビームプリンタを例にあげて説明する。図８（ａ）に電子写真方式のプリンタの一例であるレーザビームプリンタの概略構成を示す。レーザビームプリンタ３００（以下、プリンタ３００という）は、静電潜像が形成される感光体としての感光ドラム１０１、感光ドラム１０１を一様の電位に帯電する帯電ローラ１０２（帯電手段）を備えている。プリンタ３００は、更に、感光ドラム１０１に静電潜像を形成する露光部３１９（露光手段）、感光ドラム１０１上（感光ドラム上）に形成された静電潜像をトナーで現像する現像ローラ１０４を有する現像装置（現像手段）を備えている。そして、感光ドラム１０１に現像されたトナー像をカセット３１６から供給された記録材としてのシート１０９（不図示）に転写ローラ１０５（転写手段）によって転写して、シート１０９に転写したトナー像を定着器３１４で定着してトレイ３１５に排出する。クリーニングブレード１０６は、シート１０９に転写されず、感光ドラム１０１上に残留したトナーを除去し、除去されたトナーは、廃トナーを収容する廃トナーボックス１０７に蓄積される。この感光ドラム１０１、帯電ローラ１０２、露光部３１９、現像ローラ１０４、転写ローラ１０５が画像形成部である。また、プリンタ３００は、後述する負荷に電源電圧を供給する電源装置５００を備えている。なお、画像形成装置は、図８（ａ）に例示したものに限定されず、例えば複数の画像形成部を備える画像形成装置であってもよい。更に、感光ドラム１０１上のトナー像を中間転写ベルトに転写する一次転写部と、中間転写ベルト上のトナー像をシートに転写する二次転写部を備える画像形成装置であってもよい。
【0016】
プリンタ３００は、画像形成部による画像形成動作や、シート１０９の搬送動作を制御するＣＰＵを有するコントローラ３２０を備えている。電源装置５００は、例えばコントローラ３２０に電力を供給する低電圧電源と、帯電ローラ１０２、現像ローラ１０４、転写ローラ１０５に高電圧を供給する高電圧電源（電圧源）と、を備えている。
【0017】
［画像形成部の構成］
図８（ｂ）は、図８（ａ）に示すプリンタ３００の画像形成部における画像形成動作を説明するための画像形成部周辺の断面図である。帯電ローラ１０２には、高電圧の帯電電圧を供給する帯電電圧源ＶＰＲの出力電圧である帯電電圧Ｖｐｒが印加されている。帯電電圧Ｖｐｒは、概ね－１０００Ｖ程度である。帯電ローラ１０２は、感光ドラム１０１の表面電位を暗部電位Ｖｄに帯電する。暗部電位Ｖｄは、概ね－７００Ｖ程度である。感光ドラム１０１は、図８（ｂ）中、矢印方向（時計回り方向）に回転し、露光部３１９から出射されたレーザ光１０３の照射を受ける。感光ドラム１０１の表面電位は、レーザ光１０３の照射を受けることにより、明部電位Ｖｌに除電される。明部電位Ｖｌは、概ね－１００Ｖ程度である。感光ドラム１０１は更に回転し、現像ローラ１０４に当接する。現像ローラ１０４には、現像電圧Ｖｄｃが印加されている。現像電圧Ｖｄｃは、概ね－４００Ｖ程度である。現像ローラ１０４の表面には、トナー１００が付着している。トナー１００は、負の電荷をもった粉体である。このとき、レーザ光１０３の照射を受けた明部電位Ｖｌ（概略－１００Ｖ）の方が、現像電圧Ｖｄｃ（概略－４００Ｖ）より電位が高いので、トナー１００は感光ドラム１０１の表面に付着する。
図８（ｂ）は、図８（ａ）に示すプリンタ３００の画像形成部における画像形成動作を説明するための画像形成部周辺の断面図である。帯電ローラ１０２には、高電圧の帯電電圧を供給する帯電電圧源ＶＰＲの出力電圧である帯電電圧Ｖｐｒが印加されている。帯電電圧Ｖｐｒは、概ね－１０００Ｖ程度である。帯電ローラ１０２は、感光ドラム１０１の表面電位を暗部電位Ｖｄに帯電する。暗部電位Ｖｄは、概ね－７００Ｖ程度である。感光ドラム１０１は、図８（ｂ）中、矢印方向（時計回り方向）に回転し、露光部３１９から出射されたレーザ光１０３の照射を受ける。感光ドラム１０１の表面電位は、レーザ光１０３の照射を受けることにより、明部電位Ｖｌに除電される。明部電位Ｖｌは、概ね－１００Ｖ程度である。感光ドラム１０１は更に回転し、現像ローラ１０４に当接する。現像ローラ１０４には、現像電圧Ｖｄｃが印加されている。現像電圧Ｖｄｃは、概ね－４００Ｖ程度である。現像ローラ１０４の表面には、トナー１００が付着している。トナー１００は、負の電荷をもった粉体である。このとき、レーザ光１０３の照射を受けた明部電位Ｖｌ（概略－１００Ｖ）の方が、現像電圧Ｖｄｃ（概略－４００Ｖ）より電位が高いので、トナー１００は感光ドラム１０１の表面に付着する。
【0018】
そして、感光ドラム１０１は更に回転し、シート１０９を介して、転写ローラ１０５に当接する。転写ローラ１０５には、高電圧の転写電圧を供給する転写電圧源ＶＴＲの出力電圧である転写電圧Ｖｔｒが印加されている。転写電圧Ｖｔｒは、概ね＋１０００Ｖ程度である。このとき、転写電圧Ｖｔｒ（概略＋１０００Ｖ）の方が、トナー１００が付着している明部電位Ｖｌ（概略－１００Ｖ）よりも電位が高いので、トナー１００は感光ドラム１０１から剥離し、シート１０９上に付着する。シート１０９は、図８（ｂ）中、左方向に搬送され、定着器３１４（図８（ａ））によって加圧、加熱される。すると、シート１０９上のトナー１００が融解し、シート１０９に定着される。なお、破線で示すシャント電流Ｉｓの説明は後述する。
【0019】
［従来の現像電圧回路の構成］
図９は、現像ローラ１０４に印加される現像電圧Ｖｄｃを生成する従来の現像電圧回路Ｂｉａｓの構成を説明する回路図である。現像電圧Ｖｄｃは、現像電圧回路Ｂｉａｓとシャント抵抗Ｒ０と帯電電圧源ＶＰＲによって生成される。
図９は、現像ローラ１０４に印加される現像電圧Ｖｄｃを生成する従来の現像電圧回路Ｂｉａｓの構成を説明する回路図である。現像電圧Ｖｄｃは、現像電圧回路Ｂｉａｓとシャント抵抗Ｒ０と帯電電圧源ＶＰＲによって生成される。
【0020】
図９に示す現像電圧回路Ｂｉａｓにおいて、制御部であるＣＰＵは、電源電圧として第３の電圧源である規定電圧Ｖｂが供給され、出力端子ＴＧＴから現像電圧Ｖｄｃの電圧を制御するパルス信号であるＰＷＭ信号を出力する。出力端子ＴＧＴは、抵抗Ｒ１４の一端と接続され、抵抗Ｒ１４の他端はコンデンサＣ２の一端及びオペアンプＯＰ１の反転入力端子（－）と接続されている。抵抗Ｒ１４及びコンデンサＣ２は、ＣＰＵのＴＧＴ端子から出力されるＰＷＭ信号を平滑化する平滑部を構成する。コンデンサＣ２の他端はグランド（ＧＮＤ）に接続（接地）されている。規定電圧Ｖｂと出力される現像電圧Ｖｄｃとの間には、抵抗Ｒ１２、Ｒ１３が直列に接続されている。抵抗Ｒ１２と抵抗Ｒ１３の接続点がオペアンプＯＰ１の非反転入力端子（＋）と接続されている。制御手段であるオペアンプＯＰ１の出力端子は、コンデンサＣ１を介して、非反転入力端子（＋）と接続されている。また、オペアンプＯＰ１の出力端子と非反転入力端子（＋）とは、コンデンサＣ１を介して接続されている。
【0021】
第１のトランジスタであるｐｎｐ型のトランジスタＴｒ１は、エミッタ端子は第１の電圧源である規定電圧Ｖａと接続され、コレクタ端子はトランジスタＴｒ２のエミッタ端子と接続されている。トランジスタＴｒ１のベース端子は、抵抗Ｒ１０を介して規定電圧Ｖａと接続され、第１の抵抗である抵抗Ｒ１を介してトランジスタＴｒ２のベース端子と接続され、抵抗Ｒ１１を介して、オペアンプＯＰ１の出力端子と接続されている。第２のトランジスタであるｐｎｐ型のトランジスタＴｒ２のエミッタ端子は、トランジスタＴｒ１のコレクタ端子と接続されている。また、トランジスタＴｒ２のコレクタ端子は、一端がトランジスタＴｒ２のベース端子と接続された第２の抵抗である抵抗Ｒ２の他端、及び抵抗Ｒ１３の抵抗Ｒ１２との接続点とは逆側の端子と接続されている。更に、トランジスタＴｒ２のコレクタ端子は、現像電圧Ｖｄｃの出力端子と第３の抵抗であるシャント抵抗Ｒ０の一端と接続されている。シャント抵抗Ｒ０の他端は、帯電電圧Ｖｐｒの出力端子、及び第２の電源である帯電電圧源ＶＰＲと接続されている。
【0022】
［従来の現像電圧回路の動作］
上述したように、図９では、電圧生成部を構成するトランジスタＴｒ１、Ｔｒ２は、規定電圧Ｖａ（例えば＋２４Ｖの直流電圧）に接続されており、トランジスタＴｒ２のコレクタ端子にはシャント抵抗Ｒ０を介して帯電電圧源ＶＰＲが接続されている。破線で示すシャント電流Ｉｓ（以下、コレクタ電流Ｉｓともいう）は、規定電圧Ｖａ→トランジスタＴｒ１→トランジスタＴｒ２→シャント抵抗Ｒ０→帯電電圧源ＶＰＲ→グランド（ＧＮＤ）の経路で流れる。現像電圧回路Ｂｉａｓは、ＴＧＴ端子から出力するＰＷＭ信号により、シャント電流Ｉｓの電流値を適宜増減させることで、現像ローラ１０４に所望の現像電圧Ｖｄｃを出力することができる。その結果、現像電圧Ｖｄｃは、次の（式１）により表すことができる。
現像電圧Ｖｄｃ＝Ｖｐｒ＋Ｒ０×Ｉｓ・・・（式１）
上述したように、図９では、電圧生成部を構成するトランジスタＴｒ１、Ｔｒ２は、規定電圧Ｖａ（例えば＋２４Ｖの直流電圧）に接続されており、トランジスタＴｒ２のコレクタ端子にはシャント抵抗Ｒ０を介して帯電電圧源ＶＰＲが接続されている。破線で示すシャント電流Ｉｓ（以下、コレクタ電流Ｉｓともいう）は、規定電圧Ｖａ→トランジスタＴｒ１→トランジスタＴｒ２→シャント抵抗Ｒ０→帯電電圧源ＶＰＲ→グランド（ＧＮＤ）の経路で流れる。現像電圧回路Ｂｉａｓは、ＴＧＴ端子から出力するＰＷＭ信号により、シャント電流Ｉｓの電流値を適宜増減させることで、現像ローラ１０４に所望の現像電圧Ｖｄｃを出力することができる。その結果、現像電圧Ｖｄｃは、次の（式１）により表すことができる。
現像電圧Ｖｄｃ＝Ｖｐｒ＋Ｒ０×Ｉｓ・・・（式１）
【0023】
規定電圧Ｖｂ（例えば＋３．３Ｖの直流電圧）と現像電圧Ｖｄｃとの間には、直列に接続された抵抗Ｒ１２と抵抗Ｒ１３が配置されている。そして、抵抗Ｒ１２、Ｒ１３により分圧された分圧電圧Ｖｓｎｓは、基準電圧として、オペアンプＯＰ１の第２の入力端子である非反転入力端子（＋）に入力される。一方、オペアンプＯＰ１の第１の入力端子である反転入力端子（－）には、コンデンサＣ２から所望の現像電圧Ｖｄｃに応じた電圧である目標電圧Ｖｔｇｔが入力される。目標電圧Ｖｔｇｔは、ＣＰＵの出力端子ＴＧＴから出力されたＰＷＭ信号を抵抗Ｒ１４とコンデンサＣ２によって平滑した直流電圧である。オペアンプＯＰ１は、反転入力端子（－）と非反転入力端子（＋）に入力される入力電圧を比較して、比較結果に応じた出力電圧Ｖｏを出力端子より出力する。
【0024】
分圧電圧Ｖｓｎｓが目標電圧Ｖｔｇｔよりも高い場合には、オペアンプＯＰ１の出力端子の出力電圧Ｖｏが上昇する。すると、トランジスタＴｒ１のベース端子に流れるベース電流が減少し、その結果、トランジスタＴｒ１のコレクタ端子に流れるコレクタ電流Ｉｓ（シャント電流Ｉｓでもある）が減少する。トランジスタＴｒ１のコレクタ電流Ｉｓが減少すると、上述した（式１）より、現像電圧Ｖｄｃが低下する。すると、規定電圧Ｖｂと現像電圧Ｖｄｃとを抵抗Ｒ１２、Ｒ１３で分圧した分圧電圧Ｖｓｎｓが減少する。
【0025】
一方、分圧電圧Ｖｓｎｓが目標電圧Ｖｔｇｔよりも低い場合には、オペアンプＯＰ１の出力端子の出力電圧Ｖｏが低下する。すると、トランジスタＴｒ１のベース端子に流れるベース電流が増加し、その結果、トランジスタＴｒ１のコレクタ端子に流れるコレクタ電流Ｉｓが増加する。コレクタ電流Ｉｓが増加すると、上述した（式１）より、現像電圧Ｖｄｃが上昇する。すると、規定電圧Ｖｂと現像電圧Ｖｄｃとを抵抗Ｒ１２、Ｒ１３で分圧した分圧電圧Ｖｓｎｓが増加する。このように、オペアンプＯＰ１に負帰還がかかり、目標電圧Ｖｔｇｔは常に分圧電圧Ｖｓｎｓと概ね等しくなる。
【0026】
ＣＰＵは、不揮発性メモリのＲＯＭ（不図示）を有している。そして、ＲＯＭには、目標電圧ＶｔｇｔをオペアンプＯＰ１の反転入力端子（－）に出力するためのＰＷＭ信号のオンデューティ比（１周期におけるオン状態の比率）と現像電圧Ｖｄｃとを対応づけたテーブルが格納されている。そして、ＣＰＵは、所望の現像電圧Ｖｄｃが現像ローラ１０４に出力されるように、ＴＧＴ端子から出力されるＰＷＭ信号のオンデューティ比を設定する。図９に示す現像電圧回路Ｂｉａｓでは、目標電圧Ｖｔｇｔに対応するＰＷＭ信号のオンデューティ比が高いほど、現像電圧Ｖｄｃは高くなる。
【0027】
トランジスタＴｒ１のベース端子と出力される現像電圧Ｖｄｃの出力端子との間には、抵抗Ｒ１と抵抗Ｒ２が直列に接続されている。抵抗Ｒ１と抵抗Ｒ２は、略同じ抵抗値である。また、トランジスタＴｒ１のベース端子に印加される電圧と現像電圧Ｖｄｃとを抵抗Ｒ１と抵抗Ｒ２により分圧した分圧電圧がトランジスタＴｒ２のベース端子に印加される。
【0028】
トランジスタＴｒ１のベース端子に印加される電圧は、規定電圧ＶａからトランジスタＴｒ１のベース－エミッタ間電圧分だけ低い電圧となる。ベース－エミッタ間電圧は、略０．６Ｖ程度と非常に小さい電圧であるため、概ね０Ｖと考えても支障はない。そのため、抵抗Ｒ１のトランジスタＴｒ１のベース端子と接続された端子（上端子）には、規定電圧Ｖａが印加される。一方、抵抗Ｒ２の現像電圧Ｖｄｃが出力される出力端子に接続される端子（下端子）には現像電圧Ｖｄｃが印加される。そのため、略同じ抵抗値を有する抵抗Ｒ１と抵抗Ｒ２が接続される接続点は、規定電圧Ｖａと現像電圧Ｖｄｃの分圧点である。その結果、抵抗Ｒ１と抵抗Ｒ２が接続される接続点と接続されたトランジスタＴｒ２のベース端子には、規定電圧Ｖａと現像電圧Ｖｄｃの中間電圧、すなわち（規定電圧Ｖａ＋現像電圧Ｖｄｃ）／２が、印加されることとなる。すると、トランジスタＴｒ１のエミッタ－コレクタ間電圧と、トランジスタＴｒ２のエミッタ－コレクタ間電圧は、概ね等しくなる。トランジスタＴｒ１、Ｔｒ２のように複数のトランジスタを使用する目的は、トランジスタのエミッタ－コレクタ間電圧を、それぞれのトランジスタに分散させることにより、より耐圧の小さいトランジスタを使用することができるようにするためである。
【0029】
図１０は、図９の現像電圧回路に、更にトランジスタＴｒ３と抵抗Ｒ３を追加した回路の例である。このように、トランジスタと抵抗を追加することにより、更にエミッタ－コレクタ間電圧を分散させることもできる。図１０では、トランジスタを３つ使用した回路の例を示しているが、例えばトランジスタを４つ以上に増やすことも可能である。
【0030】
［従来の現像電圧回路における課題］
図１１は、感光ドラム１０１が停止している状態（図１１（ａ））から回転開始した状態（図１１（ｂ））を説明する画像形成部の断面図である。図１１（ａ）において、感光ドラム１０１の帯電ローラ１０２と当接した位置から現像ローラ１０４に当接した位置までの扇形の領域は、表面電位が０Ｖの箇所である。そして、感光ドラム１０１が回転を開始すると、図１１（ａ）の状態から図１１（ｂ）に示す状態に移行する。このとき、現像ローラ１０４に印加される現像電圧Ｖｄｃが０Ｖよりも低い負電位の場合には、現像ローラ１０４の表面のトナー１００は、電位の高い感光ドラム１０１側に付着してしまう。そこで、感光ドラム１０１にトナー１００が付着することを防ぐために、現像ローラ１０４に印加される現像電圧Ｖｄｃを０Ｖより大きい電圧に設定することが考えられるが、上述した従来の現像電圧回路では難しい。以下に、従来の現像電圧回路の感光ドラム１０１の回転開始時の動作について説明する。
図１１は、感光ドラム１０１が停止している状態（図１１（ａ））から回転開始した状態（図１１（ｂ））を説明する画像形成部の断面図である。図１１（ａ）において、感光ドラム１０１の帯電ローラ１０２と当接した位置から現像ローラ１０４に当接した位置までの扇形の領域は、表面電位が０Ｖの箇所である。そして、感光ドラム１０１が回転を開始すると、図１１（ａ）の状態から図１１（ｂ）に示す状態に移行する。このとき、現像ローラ１０４に印加される現像電圧Ｖｄｃが０Ｖよりも低い負電位の場合には、現像ローラ１０４の表面のトナー１００は、電位の高い感光ドラム１０１側に付着してしまう。そこで、感光ドラム１０１にトナー１００が付着することを防ぐために、現像ローラ１０４に印加される現像電圧Ｖｄｃを０Ｖより大きい電圧に設定することが考えられるが、上述した従来の現像電圧回路では難しい。以下に、従来の現像電圧回路の感光ドラム１０１の回転開始時の動作について説明する。
【0031】
［感光ドラムの回転開始時の現像電圧回路の動作］
図１２は、現像電圧回路Ｂｉａｓから最大の現像電圧Ｖｄｃを出力する際の回路動作を説明する図である。図１２の回路図は、上述した図９の回路図と同様であり、破線で示した電流Ｉｓの流れは、図９で説明した感光ドラム１０１の通常動作時における電流の流れを示している。一方、図１２において、実線で示す電流Ｉｂ１、Ｉｂ２は、感光ドラム１０１の回転開始時の電流の流れを示している。
図１２は、現像電圧回路Ｂｉａｓから最大の現像電圧Ｖｄｃを出力する際の回路動作を説明する図である。図１２の回路図は、上述した図９の回路図と同様であり、破線で示した電流Ｉｓの流れは、図９で説明した感光ドラム１０１の通常動作時における電流の流れを示している。一方、図１２において、実線で示す電流Ｉｂ１、Ｉｂ２は、感光ドラム１０１の回転開始時の電流の流れを示している。
【0032】
図１２において、
１）ＣＰＵは、出力端子ＴＧＴからオンデューティ比が最大（１００％）のＰＷＭ信号を出力する。これにより、コンデンサＣ１により平滑化され、オペアンプＯＰ１の反転入力端子（－）に入力される目標電圧は、常時、概ね規定電圧Ｖｂとなる（図１２中、丸数字１参照）。
２）その結果、オペアンプＯＰ１の出力端子から出力される電圧Ｖｏは、略０Ｖとなる（図１２中、丸数字２参照）。
１）ＣＰＵは、出力端子ＴＧＴからオンデューティ比が最大（１００％）のＰＷＭ信号を出力する。これにより、コンデンサＣ１により平滑化され、オペアンプＯＰ１の反転入力端子（－）に入力される目標電圧は、常時、概ね規定電圧Ｖｂとなる（図１２中、丸数字１参照）。
２）その結果、オペアンプＯＰ１の出力端子から出力される電圧Ｖｏは、略０Ｖとなる（図１２中、丸数字２参照）。
【0033】
３）オペアンプＯＰ１の出力端子から出力される電圧が略０Ｖとなるため、トランジスタＴｒ１のベース端子に流れる電流Ｉｂ１（図中、実線で表示）が増加する。これにより、トランジスタＴｒ１が飽和し、トランジスタＴｒ１のエミッタ－コレクタ間電圧Ｖｃｅ１は略０．３Ｖとなる（図１２中、丸数字３参照）。
４）その結果、トランジスタＴｒ１のコレクタ端子から出力されるコレクタ電圧Ｖｃ１は、以下の（式２）に示すように、規定電圧Ｖａ－（トランジスタＴｒ１の）エミッタ－コレクタ間電圧Ｖｃｅ１となる（図１２中、丸数字４参照）。
コレクタ電圧Ｖｃ１＝Ｖａ－Ｖｃｅ１・・・（式２）
４）その結果、トランジスタＴｒ１のコレクタ端子から出力されるコレクタ電圧Ｖｃ１は、以下の（式２）に示すように、規定電圧Ｖａ－（トランジスタＴｒ１の）エミッタ－コレクタ間電圧Ｖｃｅ１となる（図１２中、丸数字４参照）。
コレクタ電圧Ｖｃ１＝Ｖａ－Ｖｃｅ１・・・（式２）
【0034】
５）トランジスタＴｒ１がオンすることにより、トランジスタＴｒ２のベース端子にベース電流Ｉｂ２（図中、実線で表示）が流れる。これにより、トランジスタＴｒ２のベース端子のベース電圧Ｖｂ２は、以下の（式３）に示すように、（トランジスタＴｒ１の）コレクタ電圧Ｖｃ１－（トランジスタＴｒ２の）ベース－エミッタ間電圧Ｖｂｅ２となる（図１２中、丸数字５参照）。
ベース電圧Ｖｂ２＝Ｖｃ１－Ｖｂｅ２・・・（式３）
６）トランジスタＴｒ２の電流増幅率をｈｆｅ２とし、トランジスタＴｒ２のコレクタ端子に流れるコレクタ電流Ｉｓとする。以下の（式４）に示すように、（トランジスタＴｒ２の）電流増幅率ｈｆｅ２を（トランジスタＴｒ２の）ベース電流Ｉｂ２に乗じたコレクタ電流Ｉｓが、トランジスタＴｒ２に流れる（図１２中、丸数字６参照）。
コレクタ電流Ｉｓ＝ｈｆｅ２×Ｉｂ２・・・（式４）
ベース電圧Ｖｂ２＝Ｖｃ１－Ｖｂｅ２・・・（式３）
６）トランジスタＴｒ２の電流増幅率をｈｆｅ２とし、トランジスタＴｒ２のコレクタ端子に流れるコレクタ電流Ｉｓとする。以下の（式４）に示すように、（トランジスタＴｒ２の）電流増幅率ｈｆｅ２を（トランジスタＴｒ２の）ベース電流Ｉｂ２に乗じたコレクタ電流Ｉｓが、トランジスタＴｒ２に流れる（図１２中、丸数字６参照）。
コレクタ電流Ｉｓ＝ｈｆｅ２×Ｉｂ２・・・（式４）
【0035】
７）トランジスタＴｒ２のコレクタ電圧Ｖｃ２は、現像ローラ１０４に印加される現像電圧Ｖｄｃであるから、トランジスタＴｒ２のベース電流Ｉｂ２は、以下の（式５）で表される（図１２中、丸数字７参照）。
ベース電流Ｉｂ２＝（Ｖｂ２－Ｖｄｃ）／Ｒ２・・・（式５）
ベース電流Ｉｂ２＝（Ｖｂ２－Ｖｄｃ）／Ｒ２・・・（式５）
【0036】
以下に、上述した（式１）～（式５）を示す。
Ｖｄｃ＝Ｖｐｒ＋Ｒ０×Ｉｓ・・・（式１）
Ｖｃ１＝Ｖａ－Ｖｃｅ１・・・（式２）
Ｖｂ２＝Ｖｃ１－Ｖｂｅ２・・・（式３）
Ｉｓ＝ｈｆｅ２×Ｉｂ２・・・（式４）
Ｉｂ２＝（Ｖｂ２－Ｖｄｃ）／Ｒ２・・・（式５）
そして、（式１）～（式５）を用いて、（式１）からコレクタ電流Ｉｓを消去し、現像電圧Ｖｄｃについて解くと、以下の（式６）が得られる。
現像電圧Ｖｄｃ＝（Ｒ２×Ｖｐｒ＋Ｒ０×ｈｆｅ２×（Ｖａ－Ｖｃｅ１－Ｖｂｅ２））
／（Ｒ２＋Ｒ０×ｈｆｅ２）・・・（式６）
Ｖｄｃ＝Ｖｐｒ＋Ｒ０×Ｉｓ・・・（式１）
Ｖｃ１＝Ｖａ－Ｖｃｅ１・・・（式２）
Ｖｂ２＝Ｖｃ１－Ｖｂｅ２・・・（式３）
Ｉｓ＝ｈｆｅ２×Ｉｂ２・・・（式４）
Ｉｂ２＝（Ｖｂ２－Ｖｄｃ）／Ｒ２・・・（式５）
そして、（式１）～（式５）を用いて、（式１）からコレクタ電流Ｉｓを消去し、現像電圧Ｖｄｃについて解くと、以下の（式６）が得られる。
現像電圧Ｖｄｃ＝（Ｒ２×Ｖｐｒ＋Ｒ０×ｈｆｅ２×（Ｖａ－Ｖｃｅ１－Ｖｂｅ２））
／（Ｒ２＋Ｒ０×ｈｆｅ２）・・・（式６）
【0037】
一般に、シャント抵抗Ｒ０は３．３ＭΩ程度、抵抗Ｒ２は１０ＭΩ程度、電流増幅率ｈｆｅ２は５０程度、エミッタ－コレクタ間電圧Ｖｃｅ１は０．３Ｖ程度、ベース－エミッタ間電圧Ｖｂｅ２は０．６Ｖ程度である。また、帯電電圧Ｖｐｒは－１０００Ｖ程度、規定電圧Ｖａは＋２４Ｖ程度である。これらの値を式（６）に代入すると、現像電圧Ｖｄｃは、－３５Ｖ程度となる。すなわち、現像電圧Ｖｄｃは－３５Ｖの負電位となり、感光ドラム１０１の表面電圧である０Ｖよりも低い電圧であるため、現像ローラ１０４上のトナー１００は感光ドラム１０１側に付着してしまうことになる。
【0038】
［課題］
以上説明したように、回転開始時に感光ドラム１０１の帯電ローラ１０２と当接した位置から現像ローラ１０４に当接した位置までの領域は、表面電位が０Ｖの領域である。そのため、感光ドラム１０１が回転開始すると、表面電位が０Ｖの領域には、現像ローラ１０４からトナー１００が付着してしまう。そして、感光ドラム１０１に付着したトナー１００は、感光ドラム１０１の回転方向下流側に配置され、感光ドラム１０１に当接し、正電圧が印加される転写ローラ１０５に付着する。その結果、付着したトナー１００は転写ローラ１０５の表面を汚し、転写ローラ１０５に搬送されるシート１０９の裏面（転写ローラ１０５側の面）にトナー１００が付着することにより、シート１０９の裏汚しの原因となる。また、感光ドラム１０１上に残ったトナー１００は、クリーニングブレード１０６により除去される。除去されるトナー１００が増加することにより、廃トナー１０８を格納する廃トナーボックス１０７の大型化を招き、ひいては画像形成装置の大型化を招くという課題が生じる。
以上説明したように、回転開始時に感光ドラム１０１の帯電ローラ１０２と当接した位置から現像ローラ１０４に当接した位置までの領域は、表面電位が０Ｖの領域である。そのため、感光ドラム１０１が回転開始すると、表面電位が０Ｖの領域には、現像ローラ１０４からトナー１００が付着してしまう。そして、感光ドラム１０１に付着したトナー１００は、感光ドラム１０１の回転方向下流側に配置され、感光ドラム１０１に当接し、正電圧が印加される転写ローラ１０５に付着する。その結果、付着したトナー１００は転写ローラ１０５の表面を汚し、転写ローラ１０５に搬送されるシート１０９の裏面（転写ローラ１０５側の面）にトナー１００が付着することにより、シート１０９の裏汚しの原因となる。また、感光ドラム１０１上に残ったトナー１００は、クリーニングブレード１０６により除去される。除去されるトナー１００が増加することにより、廃トナー１０８を格納する廃トナーボックス１０７の大型化を招き、ひいては画像形成装置の大型化を招くという課題が生じる。
【実施例1】
【0039】
次に、本発明を適用した現像電圧回路Ｂｉａｓの実施例について説明する。なお、本実施例の現像電圧回路が適用される画像形成装置や、現像電圧回路Ｂｉａｓから出力される現像電圧が供給される現像ローラを含む画像形成部の構成は、上述した図８、図１１と同様であり、説明を省略する。
【0040】
［現像電圧回路の構成］
図１は、本実施例の現像電圧回路Ｂｉａｓの回路構成を示す回路図である。図１に示す回路構成は、上述した図９に示す従来の現像電圧回路Ｂｉａｓの回路構成と比べて、バイパス手段であるダイオードＤ１と抵抗Ｒ１５が追加された点が異なる。図１において、抵抗Ｒ１５は、一端がオペアンプＯＰ１の出力端子、コンデンサＣ１の一端、及び抵抗Ｒ１１の一端と接続されており、他端がダイオードＤ１のカソード端子と接続されている。また、ダイオードＤ１は、カソード端子が抵抗Ｒ１５の他端と接続されており、アノード端子が抵抗Ｒ１の一端、抵抗Ｒ２の一端、及びトランジスタＴｒ２のベース端子と接続されている。なお、図１におけるその他の回路構成は、図９の回路構成と同様であり、ここでの説明を省略する。
図１は、本実施例の現像電圧回路Ｂｉａｓの回路構成を示す回路図である。図１に示す回路構成は、上述した図９に示す従来の現像電圧回路Ｂｉａｓの回路構成と比べて、バイパス手段であるダイオードＤ１と抵抗Ｒ１５が追加された点が異なる。図１において、抵抗Ｒ１５は、一端がオペアンプＯＰ１の出力端子、コンデンサＣ１の一端、及び抵抗Ｒ１１の一端と接続されており、他端がダイオードＤ１のカソード端子と接続されている。また、ダイオードＤ１は、カソード端子が抵抗Ｒ１５の他端と接続されており、アノード端子が抵抗Ｒ１の一端、抵抗Ｒ２の一端、及びトランジスタＴｒ２のベース端子と接続されている。なお、図１におけるその他の回路構成は、図９の回路構成と同様であり、ここでの説明を省略する。
【0041】
［現像電圧回路の動作］
次に、現像電圧回路Ｂｉａｓの動作について、感光ドラム１０１の回転開始時（起動時）における回路動作と、通常動作時における回路動作と、に分けて説明する。
次に、現像電圧回路Ｂｉａｓの動作について、感光ドラム１０１の回転開始時（起動時）における回路動作と、通常動作時における回路動作と、に分けて説明する。
【0042】
［感光ドラムの起動時の現像電圧回路の動作］
上述したように、感光ドラム１０１の回転開始時には、図１１に示す灰色の扇型部のように、表面電位が０Ｖのまま、現像ローラ１０４に達する箇所が感光ドラム１０１上に存在する。このとき、現像電圧Ｖｄｃが０Ｖよりも低い負電位の場合には、トナー１００は、電位の高い感光ドラム１０１の表面に付着してしまう。その結果、感光ドラム１０１に付着したトナーが、転写ローラ１０５に付着して転写ローラ１０５を汚し、シート１０９の裏汚れを生じることがある。また、クリーニングブレード１０６により回収された付着トナーが格納される廃トナーボックス１０７の大型化、ひいては画像形成装置の大型化を招くという課題も生じる。
上述したように、感光ドラム１０１の回転開始時には、図１１に示す灰色の扇型部のように、表面電位が０Ｖのまま、現像ローラ１０４に達する箇所が感光ドラム１０１上に存在する。このとき、現像電圧Ｖｄｃが０Ｖよりも低い負電位の場合には、トナー１００は、電位の高い感光ドラム１０１の表面に付着してしまう。その結果、感光ドラム１０１に付着したトナーが、転写ローラ１０５に付着して転写ローラ１０５を汚し、シート１０９の裏汚れを生じることがある。また、クリーニングブレード１０６により回収された付着トナーが格納される廃トナーボックス１０７の大型化、ひいては画像形成装置の大型化を招くという課題も生じる。
【0043】
そのため、本実施例の現像電圧回路は、現像電圧Ｖｄｃをなるべく０Ｖよりも高い正電圧に設定することにより、感光ドラム１０１の回転開始時に感光ドラム１０１にトナー１００が付着することを防ぐ構成を有している。
【0044】
図２は、感光ドラム１０１の回転開始時に、現像電圧回路Ｂｉａｓから最大の現像電圧Ｖｄｃを出力する際の回路動作を説明する図である。図２において、実線で示す電流Ｉｂ１、Ｉｂ２は、感光ドラム１０１の回転開始時の電流の流れを示している。一方、破線で示した電流Ｉｓの流れは、後述する感光ドラム１０１の通常動作時における電流の流れを示している。
【0045】
図２において、
１）ＣＰＵは、出力端子ＴＧＴからオンデューティ比が最大（１００％）のＰＷＭ信号を出力する。これにより、コンデンサＣ２により平滑化され、オペアンプＯＰ１の反転入力端子（－）に入力される目標電圧は、常時、概ね規定電圧Ｖｂとなる（図２中、丸数字１参照）。
２）その結果、オペアンプＯＰ１の出力端子から出力される電圧Ｖｏは、略０Ｖとなる（図２中、丸数字２参照）。
１）ＣＰＵは、出力端子ＴＧＴからオンデューティ比が最大（１００％）のＰＷＭ信号を出力する。これにより、コンデンサＣ２により平滑化され、オペアンプＯＰ１の反転入力端子（－）に入力される目標電圧は、常時、概ね規定電圧Ｖｂとなる（図２中、丸数字１参照）。
２）その結果、オペアンプＯＰ１の出力端子から出力される電圧Ｖｏは、略０Ｖとなる（図２中、丸数字２参照）。
【0046】
３）オペアンプＯＰ１の出力端子から出力される電圧が略０Ｖとなるため、トランジスタＴｒ１のベース端子に流れる電流Ｉｂ１（図中、実線で表示）が増加する。これにより、トランジスタＴｒ１が飽和し、トランジスタＴｒ１のエミッタ－コレクタ間電圧Ｖｃｅ１は略０．３Ｖとなる（図２中、丸数字３参照）。
４）その結果、トランジスタＴｒ１のコレクタ端子から出力されるコレクタ電圧Ｖｃ１は、以下の（式２）に示すように、規定電圧Ｖａ－（トランジスタＴｒ１の）エミッタ－コレクタ間電圧Ｖｃｅ１となる（図２中、丸数字４参照）。
コレクタ電圧Ｖｃ１＝Ｖａ－Ｖｃｅ１・・・（式２）
４）その結果、トランジスタＴｒ１のコレクタ端子から出力されるコレクタ電圧Ｖｃ１は、以下の（式２）に示すように、規定電圧Ｖａ－（トランジスタＴｒ１の）エミッタ－コレクタ間電圧Ｖｃｅ１となる（図２中、丸数字４参照）。
コレクタ電圧Ｖｃ１＝Ｖａ－Ｖｃｅ１・・・（式２）
【0047】
５）トランジスタＴｒ１がオンすることにより、トランジスタＴｒ２のベース端子にベース電流Ｉｂ２（図中、実線で表示）が流れる。これにより、トランジスタＴｒ２のベース端子のベース電圧Ｖｂ２は、以下の（式３）に示すように、（トランジスタＴｒ１の）コレクタ電圧Ｖｃ１－（トランジスタＴｒ２の）ベース－エミッタ間電圧Ｖｂｅ２となる（図２中、丸数字５参照）。
ベース電圧Ｖｂ２＝Ｖｃ１－Ｖｂｅ２・・・（式３）
６）（式２）を用いて、（式３）から（トランジスタＴｒ１の）コレクタ電圧Ｖｃ１を消去すると、以下の（式７）が求められる。
ベース電圧Ｖｂ２＝Ｖａ－Ｖｃｅ１－Ｖｂｅ２・・・（式７）
一般に、エミッタ－コレクタ間電圧Ｖｃｅ１は０．３Ｖ程度、ベース－エミッタ間電圧Ｖｂｅ２は０．６Ｖ程度、規定電圧Ｖａは＋２４Ｖ程度である。これらの値を（式７）に代入すると、（トランジスタＴｒ２のベース端子の）ベース電圧Ｖｂ２は、＋２３．１Ｖ程度となる。ダイオードＤ１のカソード端子の電圧が略０Ｖ、アノード端子の電圧が２３．１Ｖであるため、ダイオードＤ１は導通状態となる。その結果、トランジスタＴｒ２のベース電流Ｉｂ２が、トランジスタＴｒ２のベース端子→ダイオードＤ１→抵抗Ｒ１５→オペアンプＯＰ１の経路で流れる（図２中、丸数字６参照）。
ベース電圧Ｖｂ２＝Ｖｃ１－Ｖｂｅ２・・・（式３）
６）（式２）を用いて、（式３）から（トランジスタＴｒ１の）コレクタ電圧Ｖｃ１を消去すると、以下の（式７）が求められる。
ベース電圧Ｖｂ２＝Ｖａ－Ｖｃｅ１－Ｖｂｅ２・・・（式７）
一般に、エミッタ－コレクタ間電圧Ｖｃｅ１は０．３Ｖ程度、ベース－エミッタ間電圧Ｖｂｅ２は０．６Ｖ程度、規定電圧Ｖａは＋２４Ｖ程度である。これらの値を（式７）に代入すると、（トランジスタＴｒ２のベース端子の）ベース電圧Ｖｂ２は、＋２３．１Ｖ程度となる。ダイオードＤ１のカソード端子の電圧が略０Ｖ、アノード端子の電圧が２３．１Ｖであるため、ダイオードＤ１は導通状態となる。その結果、トランジスタＴｒ２のベース電流Ｉｂ２が、トランジスタＴｒ２のベース端子→ダイオードＤ１→抵抗Ｒ１５→オペアンプＯＰ１の経路で流れる（図２中、丸数字６参照）。
【0048】
７）トランジスタＴｒ２のベース端子から電流Ｉｂ２（図中、実線で表示）が流れることにより、トランジスタＴｒ２が飽和し、トランジスタＴｒ２のエミッタ－コレクタ間電圧Ｖｃｅ２は略０．３Ｖとなる（図２中、丸数字７参照）。
８）このときの現像電圧Ｖｄｃは、次の（式８）により表される（図２中、丸数字８参照）。
現像電圧Ｖｄｃ＝Ｖａ－Ｖｃｅ１－Ｖｃｅ２・・・（式８）
８）このときの現像電圧Ｖｄｃは、次の（式８）により表される（図２中、丸数字８参照）。
現像電圧Ｖｄｃ＝Ｖａ－Ｖｃｅ１－Ｖｃｅ２・・・（式８）
【0049】
一般に、（トランジスタＴｒ１の）エミッタ－コレクタ間電圧Ｖｃｅ１は０．３Ｖ程度、（トランジスタＴｒ２の）エミッタ－コレクタ間電圧Ｖｃｅ２は０．３Ｖ程度、規定電圧Ｖａは＋２４Ｖ程度である。これらの値を（式８）に代入すると、現像電圧Ｖｄｃは、＋２３．４Ｖ程度となる。すなわち、現像電圧Ｖｄｃが＋２３．４Ｖであり、感光ドラム１０１の表面電圧０Ｖよりも高い電圧に設定されることにより、トナー１００が感光ドラム１０１の表面に付着することを防ぐことができる。
【0050】
［感光ドラムの通常動作時の現像電圧回路の動作］
次に、感光ドラム１０１の通常動作時における現像電圧回路Ｂｉａｓの動作について説明する。ここで、通常動作時とは、上述した感光ドラム１０１の回転開始時を除いた、感光ドラム１０１の動作状態である。詳細には、通常動作時とは、帯電ローラ１０２により帯電された感光ドラム１０１の領域が現像ローラ１０４に移動した後の感光ドラム１０１の動作状態を指している。
次に、感光ドラム１０１の通常動作時における現像電圧回路Ｂｉａｓの動作について説明する。ここで、通常動作時とは、上述した感光ドラム１０１の回転開始時を除いた、感光ドラム１０１の動作状態である。詳細には、通常動作時とは、帯電ローラ１０２により帯電された感光ドラム１０１の領域が現像ローラ１０４に移動した後の感光ドラム１０１の動作状態を指している。
【0051】
現像電圧回路Ｂｉａｓでは、図２に示すように、トランジスタＴｒ１、Ｔｒ２は、規定電圧Ｖａ（例えば＋２４Ｖの直流電圧）に接続されており、トランジスタＴｒ２のコレクタ端子にはシャント抵抗Ｒ０を介して帯電電圧源ＶＰＲが接続されている。そして、感光ドラム１０１の通常動作時には、図中、破線で示すシャント電流Ｉｓが、規定電圧Ｖａ→トランジスタＴｒ１→トランジスタＴｒ２→シャント抵抗Ｒ０→帯電電圧源ＶＰＲ→グランド（ＧＮＤ）の経路で流れる。現像電圧回路Ｂｉａｓは、ＴＧＴ端子から出力するＰＷＭ信号により、シャント電流Ｉｓの電流値を適宜増減させることで、現像ローラ１０４に所望の現像電圧Ｖｄｃを出力することができ、現像電圧Ｖｄｃは、上述した次の（式１）により表すことができる。
現像電圧Ｖｄｃ＝Ｖｐｒ＋Ｒ０×Ｉｓ・・・（式１）
現像電圧Ｖｄｃ＝Ｖｐｒ＋Ｒ０×Ｉｓ・・・（式１）
【0052】
オペアンプＯＰ１の非反転入力端子（＋）には、規定電圧Ｖｂと現像電圧Ｖｄｃとの間に直列に接続された抵抗Ｒ１２と抵抗Ｒ１３により分圧された分圧電圧Ｖｓｎｓが入力される。一方、オペアンプＯＰ１の反転入力端子（－）には、ＣＰＵの出力端子ＴＧＴから出力されたＰＷＭ信号を抵抗Ｒ１４とコンデンサＣ２によって平滑された直流電圧である目標電圧Ｖｔｇｔが入力される。
【0053】
分圧電圧Ｖｓｎｓが目標電圧Ｖｔｇｔよりも高い場合には、オペアンプＯＰ１の出力電圧Ｖｏが上昇して、トランジスタＴｒ１のベース電流が減少すると、トランジスタＴｒ１のコレクタ電流Ｉｓが減少する。その結果、上述した（式１）より、現像電圧Ｖｄｃが低下する。すると、規定電圧Ｖｂと現像電圧Ｖｄｃとを抵抗Ｒ１２、Ｒ１３で分圧した分圧電圧Ｖｓｎｓが減少する。一方、分圧電圧Ｖｓｎｓが目標電圧Ｖｔｇｔよりも低い場合には、オペアンプＯＰ１の出力電圧Ｖｏが低下し、トランジスタＴｒ１のベース電流が増加すると、トランジスタＴｒ１のコレクタ電流Ｉｓが増加する。その結果、上述した（式１）より、現像電圧Ｖｄｃが上昇する。すると、規定電圧Ｖｂと現像電圧Ｖｄｃとを抵抗Ｒ１２、Ｒ１３で分圧した分圧電圧Ｖｓｎｓが増加する。このように、オペアンプＯＰ１に負帰還がかかり、目標電圧Ｖｔｇｔは常に分圧電圧Ｖｓｎｓと概ね等しくなる。
【0054】
トランジスタＴｒ１のベース端子と現像電圧Ｖｄｃの出力端子との間には、抵抗値が略同じである抵抗Ｒ１、Ｒ２が直列に接続されており、抵抗Ｒ１、Ｒ２で分圧した分圧電圧がトランジスタＴｒ２のベース端子に印加される。トランジスタＴｒ１のベース－エミッタ間電圧は、概ね０Ｖと考えても支障はないため、抵抗Ｒ１のトランジスタＴｒ１のベース端子と接続された端子（上端子）には、規定電圧Ｖａが印加される。一方、抵抗Ｒ２の現像電圧Ｖｄｃが出力される出力端子に接続される端子（下端子）には現像電圧Ｖｄｃが印加される。その結果、抵抗Ｒ１と抵抗Ｒ２が接続される接続点と接続されたトランジスタＴｒ２のベース端子には、規定電圧Ｖａと現像電圧Ｖｄｃの中間電圧、すなわち（規定電圧Ｖａ＋現像電圧Ｖｄｃ）／２が、印加されることとなる。
【0055】
そのため、上述した感光ドラム１０１の通常動作時には、ダイオードＤ１のカソード端子側の電圧は、アノード端子側の電圧よりも高い電圧となり、ダイオードＤ１は非導通状態が維持される。そのため、ダイオードＤ１と抵抗Ｒ１５が直列に接続された回路は、感光ドラム１０１の回転開始時にはトランジスタＴｒ２のベース電流Ｉｂ２が流れ、感光ドラム１０１の通常動作時には電流が流れない構成となっている。その結果、感光ドラム１０１の回転開始時には、現像ローラ１０４に印加する現像電圧Ｖｄｃを０Ｖよりも高い電圧に設定することができ、感光ドラム１０１にトナー１００が付着することを防止することができる。これにより、感光ドラム１０１に付着したトナー１００が転写ローラ１０５に付着し、転写ローラ１０５に搬送されるシートの裏面（転写ローラ１０５側の面）にトナー１００が付着することによるシート１０９の裏汚しの発生を防ぐことができる。また、感光ドラム１０１にトナー１００が付着しないため、クリーニングブレード１０６により除去される感光ドラム１０１上の付着トナー１００を格納する廃トナーボックス１０７の大型化や、それに伴う画像形成装置の大型化を回避することができる。
【0056】
なお、図２でトランジスタＴｒ１、Ｔｒ２のように複数のトランジスタを使用している目的は、トランジスタのエミッタ－コレクタ間電圧を、各トランジスタに分散させることにより、耐圧の小さいトランジスタを使用することができるようにするためである。したがって、例えば図３に示す現像電圧回路Ｂｉａｓのように、図２の回路にトランジスタＴｒ３、抵抗Ｒ３、抵抗Ｒ１６、ダイオードＤ２を追加することで、更にエミッタ－コレクタ間電圧を分散させることもできる。なお、図３では、使用しているトランジスタの数は３つであるが、例えば４つ以上に増やすことも可能である。
【0057】
以上説明したように、本実施例によれば、感光ドラムの回転開始時に感光ドラム上の帯電されていない領域にトナーが付着することを防止することができる。
【実施例2】
【0058】
実施例１では、シャント抵抗Ｒ０による電圧降下を利用して、帯電電圧源ＶＰＲの帯電電圧Ｖｐｒから現像電圧Ｖｄｃを生成する実施例について説明した。実施例２では、高電圧の現像電圧を供給する現像電圧源ＶＤＣ０を設け、シャント抵抗Ｒ０による電圧降下を利用して、現像電圧源ＶＤＣ０の出力電圧Ｖｄｃ０から現像電圧Ｖｄｃを生成する実施例について説明する。
【0059】
［画像形成部の構成］
図４は、図８（ａ）に示すプリンタ３００の画像形成部において、本実施例の画像形成部周辺の構成を説明する断面図である。実施例１の場合には、帯電ローラ１０２に供給される帯電電圧Ｖｐｒは帯電電圧源ＶＰＲから供給され、現像ローラ１０４に供給される現像電圧Ｖｄｃも、シャント抵抗Ｒ０を介して、帯電電圧源ＶＰＲから供給されていた。一方、本実施例では、図４に示すように、帯電電圧源ＶＰＲからの出力電圧は、帯電電圧Ｖｐｒとして帯電ローラ１０２にのみ供給される。一方、現像電圧Ｖｄｃは、高電圧の現像電圧を供給する第２の電圧源である現像電圧源ＶＤＣ０を設け、現像電圧源ＶＤＣ０から出力される現像電圧Ｖｄｃ０からシャント抵抗Ｒ０による電圧降下を利用して生成される。
図４は、図８（ａ）に示すプリンタ３００の画像形成部において、本実施例の画像形成部周辺の構成を説明する断面図である。実施例１の場合には、帯電ローラ１０２に供給される帯電電圧Ｖｐｒは帯電電圧源ＶＰＲから供給され、現像ローラ１０４に供給される現像電圧Ｖｄｃも、シャント抵抗Ｒ０を介して、帯電電圧源ＶＰＲから供給されていた。一方、本実施例では、図４に示すように、帯電電圧源ＶＰＲからの出力電圧は、帯電電圧Ｖｐｒとして帯電ローラ１０２にのみ供給される。一方、現像電圧Ｖｄｃは、高電圧の現像電圧を供給する第２の電圧源である現像電圧源ＶＤＣ０を設け、現像電圧源ＶＤＣ０から出力される現像電圧Ｖｄｃ０からシャント抵抗Ｒ０による電圧降下を利用して生成される。
【0060】
［現像電圧回路の構成］
図５は、本実施例の現像電圧回路Ｂｉａｓの回路構成を示す回路図である。図５に示す現像電圧回路Ｂｉａｓの回路構成は、実施例１の図１に示す現像電圧回路Ｂｉａｓの回路構成と同一であるが、シャント抵抗Ｒ０と接続されている電圧源が、図１では帯電電圧源ＶＰＲであったのに対し、図５では現像電圧源ＶＤＣ０である点が異なる。図５に示す回路では、現像電圧源ＶＤＣ０が出力する現像電圧Ｖｄｃ０から、シャント抵抗Ｒ０による電圧降下を利用して、現像電圧Ｖｄｃが生成される。
図５は、本実施例の現像電圧回路Ｂｉａｓの回路構成を示す回路図である。図５に示す現像電圧回路Ｂｉａｓの回路構成は、実施例１の図１に示す現像電圧回路Ｂｉａｓの回路構成と同一であるが、シャント抵抗Ｒ０と接続されている電圧源が、図１では帯電電圧源ＶＰＲであったのに対し、図５では現像電圧源ＶＤＣ０である点が異なる。図５に示す回路では、現像電圧源ＶＤＣ０が出力する現像電圧Ｖｄｃ０から、シャント抵抗Ｒ０による電圧降下を利用して、現像電圧Ｖｄｃが生成される。
【0061】
［現像電圧回路の動作］
次に、本実施例の現像電圧回路の動作について、感光ドラム１０１の回転開始時（起動時）における回路動作と、通常動作時における回路動作と、に分けて説明する。
次に、本実施例の現像電圧回路の動作について、感光ドラム１０１の回転開始時（起動時）における回路動作と、通常動作時における回路動作と、に分けて説明する。
【0062】
［感光ドラムの起動時の現像電圧回路の動作］
図５に示す、本実施例の現像電圧回路Ｂｉａｓの回路構成は、実施例１の図１に示す現像電圧回路Ｂｉａｓの回路構成と同一である。そのため、感光ドラム１０１の回転開始時（起動時）における回路動作は、実施例１と同様であり、ここでの説明を省略する。
図５に示す、本実施例の現像電圧回路Ｂｉａｓの回路構成は、実施例１の図１に示す現像電圧回路Ｂｉａｓの回路構成と同一である。そのため、感光ドラム１０１の回転開始時（起動時）における回路動作は、実施例１と同様であり、ここでの説明を省略する。
【0063】
［感光ドラムの通常動作時の現像電圧回路の動作］
次に、感光ドラム１０１の通常動作時における現像電圧回路Ｂｉａｓの動作について説明する。本実施例の現像電圧回路Ｂｉａｓでは、図５に示すようにトランジスタＴｒ１、Ｔｒ２は、規定電圧Ｖａ（例えば＋２４Ｖの直流電圧）に接続されており、トランジスタＴｒ２のコレクタ端子はシャント抵抗Ｒ０を介して、現像電圧源ＶＤＣ０に接続されている。そして、感光ドラム１０１の通常動作時には、図中、破線で示すシャント電流Ｉｓが、規定電圧Ｖａ→トランジスタＴｒ１→トランジスタＴｒ２→シャント抵抗Ｒ０→現像電圧源ＶＤＣ０→グランド（ＧＮＤ）の経路で流れる。現像電圧回路Ｂｉａｓは、ＴＧＴ端子から出力するＰＷＭ信号により、シャント電流Ｉｓの電流値を適宜増減させることで、現像ローラ１０４に所望の現像電圧Ｖｄｃを出力することができ、現像電圧Ｖｄｃは、次の（式９）により表すことができる。
現像電圧Ｖｄｃ＝Ｖｄｃ０＋Ｒ０×Ｉｓ・・・（式９）
次に、感光ドラム１０１の通常動作時における現像電圧回路Ｂｉａｓの動作について説明する。本実施例の現像電圧回路Ｂｉａｓでは、図５に示すようにトランジスタＴｒ１、Ｔｒ２は、規定電圧Ｖａ（例えば＋２４Ｖの直流電圧）に接続されており、トランジスタＴｒ２のコレクタ端子はシャント抵抗Ｒ０を介して、現像電圧源ＶＤＣ０に接続されている。そして、感光ドラム１０１の通常動作時には、図中、破線で示すシャント電流Ｉｓが、規定電圧Ｖａ→トランジスタＴｒ１→トランジスタＴｒ２→シャント抵抗Ｒ０→現像電圧源ＶＤＣ０→グランド（ＧＮＤ）の経路で流れる。現像電圧回路Ｂｉａｓは、ＴＧＴ端子から出力するＰＷＭ信号により、シャント電流Ｉｓの電流値を適宜増減させることで、現像ローラ１０４に所望の現像電圧Ｖｄｃを出力することができ、現像電圧Ｖｄｃは、次の（式９）により表すことができる。
現像電圧Ｖｄｃ＝Ｖｄｃ０＋Ｒ０×Ｉｓ・・・（式９）
【0064】
分圧電圧Ｖｓｎｓが目標電圧Ｖｔｇｔよりも高い場合、及び分圧電圧Ｖｓｎｓが目標電圧Ｖｔｇｔよりも低い場合の現像電圧回路Ｂｉａｓの回路動作については、実施例１と同様であり、説明を省略する。また、トランジスタＴｒ２のベース端子には、実施例１と同様に、規定電圧Ｖａと現像電圧Ｖｄｃの中間電圧である（規定電圧Ｖａ＋現像電圧Ｖｄｃ）／２が印加されることとなる。そのため、上述した感光ドラム１０１の通常動作時において、ダイオードＤ１のカソード端子側の電圧は、アノード端子側の電圧よりも高い電圧となり、ダイオードＤ１は非導通状態が維持される。
【0065】
このように、本実施例でも、実施例１と同様に、ダイオードＤ１と抵抗Ｒ１５が直列に接続された回路は、感光ドラム１０１の回転開始時にはトランジスタＴｒ２のベース電流Ｉｂ２が流れ、感光ドラム１０１の通常動作時には電流が流れない構成となっている。その結果、感光ドラム１０１の回転開始時には、現像ローラ１０４に印加する現像電圧Ｖｄｃを０Ｖよりも高い電圧に設定することができ、感光ドラム１０１にトナー１００が付着することを防止することができる。これにより、シートの裏面（転写ローラ１０５側の面）にトナー１００が付着することによるシート１０９の裏汚しの発生を防ぐことができる。また、感光ドラム１０１にトナー１００が付着しないため、感光ドラム１０１の回転開始時にクリーニングブレード１０６により除去される感光ドラム１０１上の付着トナー１００が減少する。その結果、除去された付着トナー１００を格納する廃トナーボックス１０７の大型化、画像形成装置の大型化を回避することができる。
【0066】
以上説明したように、本実施例によれば、感光ドラムの回転開始時に感光ドラム上の帯電されていない領域にトナーが付着することを防止することができる。
【実施例3】
【0067】
実施例１、２では、現像電圧回路ＢｉａｓのトランジスタＴｒ１のコレクタ端子に印加される規定電圧Ｖａが、数十Ｖの正電圧（例えば＋２４Ｖの直流電圧）の場合の回路構成について説明した。現像電圧回路Ｂｉａｓで使用しているオペアンプＯＰ１の出力端子の耐圧が数十Ｖであることが一般的であり、オペアンプＯＰ１の耐圧に応じて、規定電圧Ｖａの電圧を数十Ｖの正電圧としている。オペアンプＯＰ１の出力端子の耐圧は、規定電圧Ｖａと同じか、規定電圧Ｖａより高いことが望ましい。
【0068】
一方、感光ドラム１０１の回転開始時、感光ドラム１０１上には、図１１中の扇型の領域のように、表面電位が０Ｖのまま、現像ローラ１０４に移動する領域が存在する。このとき、現像ローラ１０４に印加される現像電圧Ｖｄｃが０Ｖよりも低い負電位の場合には、現像ローラ１０４の表面上のトナー１００は、電位の高い感光ドラム側に付着してしまうことになる。
【0069】
そのための対策として、現像電圧Ｖｄｃをなるべく高い電圧に設定することが有効であることを上述した。現像電圧Ｖｄｃを更に高い電圧（例えば、プラス数十Ｖからプラス数百Ｖの正電圧）に設定しようとすると、所定の電圧である規定電圧Ｖａをより高い電圧にする必要があり、オペアンプＯＰ１の出力端子の耐圧を高くする必要が生ずる。ところが、これは、回路のコストアップを招くことになる。実施例３では、オペアンプＯＰ１の出力端子の耐圧を上げずに、規定電圧Ｖａの電圧を高く設定する方法について説明する。
【0070】
［画像形成部の構成］
図６は、図８（ａ）に示すプリンタ３００の画像形成部において、本実施例の画像形成部周辺の構成を説明する断面図である。図８（ｂ）に示す実施例１の場合の現像電圧回路Ｂｉａｓでは、トランジスタＴｒ１は、規定電圧Ｖａと接続されていた。一方、本実施例では、図６に示すように、現像電圧回路ＢｉａｓのトランジスタＴｒ１は、電圧Ｖｅを出力する電圧源ＶＥと接続されている。なお、電圧源ＶＥが出力する電圧Ｖｅの電圧値は、例えばプラス数十Ｖからプラス数百Ｖの直流電圧とする。
図６は、図８（ａ）に示すプリンタ３００の画像形成部において、本実施例の画像形成部周辺の構成を説明する断面図である。図８（ｂ）に示す実施例１の場合の現像電圧回路Ｂｉａｓでは、トランジスタＴｒ１は、規定電圧Ｖａと接続されていた。一方、本実施例では、図６に示すように、現像電圧回路ＢｉａｓのトランジスタＴｒ１は、電圧Ｖｅを出力する電圧源ＶＥと接続されている。なお、電圧源ＶＥが出力する電圧Ｖｅの電圧値は、例えばプラス数十Ｖからプラス数百Ｖの直流電圧とする。
【0071】
［現像電圧回路の構成］
図７は、本実施例の現像電圧回路Ｂｉａｓの回路構成を示す回路図である。図７に示す現像電圧回路Ｂｉａｓの回路構成は、実施例１の図１に示す現像電圧回路Ｂｉａｓと比べて、次の点が異なる。すなわち、トランジスタＴｒ１に接続される電圧が、実施例１の場合には規定電圧Ｖａであったが、実施例３では、規定電圧Ｖａよりも高電圧の電圧源ＶＥから出力される電圧Ｖｅ（Ｖｅ＞Ｖａ）となっている点が異なる。また、現像電圧回路Ｂｉａｓにおいて、実施例３の場合には、オペアンプＯＰ１の出力端子と抵抗Ｒ１１の一端及び抵抗Ｒ１５の一端との間に、第３のトラジスタであるトランジスタＴｒ４と抵抗Ｒ１７、Ｒ１８により構成された回路が追加されている点が異なる。
図７は、本実施例の現像電圧回路Ｂｉａｓの回路構成を示す回路図である。図７に示す現像電圧回路Ｂｉａｓの回路構成は、実施例１の図１に示す現像電圧回路Ｂｉａｓと比べて、次の点が異なる。すなわち、トランジスタＴｒ１に接続される電圧が、実施例１の場合には規定電圧Ｖａであったが、実施例３では、規定電圧Ｖａよりも高電圧の電圧源ＶＥから出力される電圧Ｖｅ（Ｖｅ＞Ｖａ）となっている点が異なる。また、現像電圧回路Ｂｉａｓにおいて、実施例３の場合には、オペアンプＯＰ１の出力端子と抵抗Ｒ１１の一端及び抵抗Ｒ１５の一端との間に、第３のトラジスタであるトランジスタＴｒ４と抵抗Ｒ１７、Ｒ１８により構成された回路が追加されている点が異なる。
【0072】
図７において、抵抗Ｒ１７は、一端がオペアンプＯＰ１の出力端子、及びコンデンサＣ１の一端と接続され、他端が抵抗Ｒ１８の一端、及びトランジスタＴｒ４のベース端子と接続されている。抵抗Ｒ１８の他端はトランジスタＴｒ４のエミッタ端子と接続されている。トランジスタＴｒ４のコレクタ端子は抵抗Ｒ１１の一端及び抵抗Ｒ１５の一端と接続され、エミッタ端子はＧＮＤに接続されている。また、トランジスタＴｒ１のエミッタ端子、及び抵抗Ｒ１０の一端は、電圧源ＶＥに接続されている。その他の回路構成は、実施例１の図１と同様であり、説明を省略する。
【0073】
［現像電圧回路の動作］
次に、本実施例の現像電圧回路の動作について、感光ドラム１０１の回転開始時（起動時）における回路動作と、通常動作時における回路動作と、に分けて説明する。
次に、本実施例の現像電圧回路の動作について、感光ドラム１０１の回転開始時（起動時）における回路動作と、通常動作時における回路動作と、に分けて説明する。
【0074】
［感光ドラムの起動時の現像電圧回路の動作］
図７において、トランジスタＴｒ４は、オペアンプＯＰ１の出力端子から出力電圧Ｖｏがハイレベルのときにオン状態、ローレベルのときにオフ状態となるｎｐｎ型のトランジスタである。そのため、実施例１では、ＣＰＵは出力端子ＴＧＴからオンデューティ比が最大（１００％）のＰＷＭ信号を出力していたが、本実施例では、ＣＰＵは出力端子ＴＧＴからオンデューティ比が最小（０％）のＰＷＭ信号を出力する。これにより、オペアンプＯＰ１の出力端子からハイレベルの電圧が出力されるようにする。なお、ＣＰＵは、所望の現像電圧Ｖｄｃが現像ローラ１０４に出力されるように、上述したＲＯＭに格納されたテーブル内の情報に基づいて、ＴＧＴ端子から出力されるＰＷＭ信号のオンデューティ比（１周期におけるオン状態の比率）を設定する。そのため、回路構成を変更することなく、ＰＷＭ信号のオンデューティ比を変更して対応することが可能である。
図７において、トランジスタＴｒ４は、オペアンプＯＰ１の出力端子から出力電圧Ｖｏがハイレベルのときにオン状態、ローレベルのときにオフ状態となるｎｐｎ型のトランジスタである。そのため、実施例１では、ＣＰＵは出力端子ＴＧＴからオンデューティ比が最大（１００％）のＰＷＭ信号を出力していたが、本実施例では、ＣＰＵは出力端子ＴＧＴからオンデューティ比が最小（０％）のＰＷＭ信号を出力する。これにより、オペアンプＯＰ１の出力端子からハイレベルの電圧が出力されるようにする。なお、ＣＰＵは、所望の現像電圧Ｖｄｃが現像ローラ１０４に出力されるように、上述したＲＯＭに格納されたテーブル内の情報に基づいて、ＴＧＴ端子から出力されるＰＷＭ信号のオンデューティ比（１周期におけるオン状態の比率）を設定する。そのため、回路構成を変更することなく、ＰＷＭ信号のオンデューティ比を変更して対応することが可能である。
【0075】
図７において、
１）ＣＰＵは、出力端子ＴＧＴからオンデューティ比が最小のＰＷＭ信号を出力する。これにより、オペアンプＯＰ１の反転入力端子（－）に入力される目標電圧は、常時、概ね０Ｖとなる。その結果、オペアンプＯＰ１の出力端子から出力される電圧Ｖｏは、ハイレベルとなる。これにより、トランジスタＴｒ４は、オン状態となる。
２）トランジスタＴｒ４がオン状態となることにより、トランジスタＴｒ１のベース端子に流れる電流Ｉｂ１が増加して、トランジスタＴｒ１が飽和し、トランジスタＴｒ１のエミッタ－コレクタ間電圧Ｖｃｅ１は略０．３Ｖとなる。その結果、トランジスタＴｒ１のコレクタ端子から出力されるコレクタ電圧Ｖｃ１は、規定電圧Ｖｅ－（トランジスタＴｒ１の）エミッタ－コレクタ間電圧Ｖｃｅ１となる。
１）ＣＰＵは、出力端子ＴＧＴからオンデューティ比が最小のＰＷＭ信号を出力する。これにより、オペアンプＯＰ１の反転入力端子（－）に入力される目標電圧は、常時、概ね０Ｖとなる。その結果、オペアンプＯＰ１の出力端子から出力される電圧Ｖｏは、ハイレベルとなる。これにより、トランジスタＴｒ４は、オン状態となる。
２）トランジスタＴｒ４がオン状態となることにより、トランジスタＴｒ１のベース端子に流れる電流Ｉｂ１が増加して、トランジスタＴｒ１が飽和し、トランジスタＴｒ１のエミッタ－コレクタ間電圧Ｖｃｅ１は略０．３Ｖとなる。その結果、トランジスタＴｒ１のコレクタ端子から出力されるコレクタ電圧Ｖｃ１は、規定電圧Ｖｅ－（トランジスタＴｒ１の）エミッタ－コレクタ間電圧Ｖｃｅ１となる。
【0076】
３）トランジスタＴｒ１がオンすることにより、トランジスタＴｒ２のベース端子にベース電流Ｉｂ２が流れる。これにより、トランジスタＴｒ２のベース端子のベース電圧Ｖｂ２は、（トランジスタＴｒ１の）コレクタ電圧Ｖｃ１－（トランジスタＴｒ２の）ベース－エミッタ間電圧Ｖｂｅ２となる。その結果、トランジスタＴｒ２のベース端子のベース電圧Ｖｂ２は、規定電圧Ｖｅ－（トランジスタＴｒ１の）エミッタ－コレクタ間電圧Ｖｃｅ１－（トランジスタＴｒ２の）ベース－エミッタ間電圧Ｖｂｅ２となる。
ダイオードＤ１のアノード端子の電圧はカソード端子の電圧よりも高いため、ダイオードＤ１は導通状態となる。そのため、トランジスタＴｒ２のベース電流Ｉｂ２が、トランジスタＴｒ２のベース端子→ダイオードＤ１→抵抗Ｒ１５→トランジスタＴｒ４→オペアンプＯＰ１の経路で流れる。
ダイオードＤ１のアノード端子の電圧はカソード端子の電圧よりも高いため、ダイオードＤ１は導通状態となる。そのため、トランジスタＴｒ２のベース電流Ｉｂ２が、トランジスタＴｒ２のベース端子→ダイオードＤ１→抵抗Ｒ１５→トランジスタＴｒ４→オペアンプＯＰ１の経路で流れる。
【0077】
４）トランジスタＴｒ２のベース端子から電流Ｉｂ２が流れることにより、トランジスタＴｒ２が飽和し、トランジスタＴｒ２のエミッタ－コレクタ間電圧Ｖｃｅ２は略０．３Ｖとなる。このときの現像電圧Ｖｄｃは、次の（式１０）により表される。
現像電圧Ｖｄｃ＝Ｖｅ－Ｖｃｅ１－Ｖｃｅ２・・・（式１０）
現像電圧Ｖｄｃ＝Ｖｅ－Ｖｃｅ１－Ｖｃｅ２・・・（式１０）
【0078】
一般に、（トランジスタＴｒ１の）エミッタ－コレクタ間電圧Ｖｃｅ１は０．３Ｖ程度、（トランジスタＴｒ２の）エミッタ－コレクタ間電圧Ｖｃｅ２は０．３Ｖ程度、規定電圧Ｖｅはプラス数十Ｖからプラス数百Ｖである。これらの値を（式１０）に代入すると、現像電圧Ｖｄｃは、略プラス数十Ｖからプラス数百Ｖ程度となる。すなわち、現像電圧Ｖｄｃは、感光ドラム１０１の表面電圧０Ｖよりも高い電圧に設定され、トナー１００が感光ドラム１０１の表面に付着することを防ぐことができる。
【0079】
［感光ドラムの通常動作時の現像電圧回路の動作］
現像電圧回路Ｂｉａｓでは、図７に示すように、ｐｎｐ型のトランジスタＴｒ１、Ｔｒ２は、規定電圧Ｖｅ（例えば電圧源ＶＥから出力される＋数十Ｖから＋数百Ｖの直流電圧）に接続されている。また、トランジスタＴｒ２のコレクタ端子にはシャント抵抗Ｒ０を介して帯電電圧源ＶＰＲが接続されている。そして、感光ドラム１０１の通常動作時には、図中、破線で示すシャント電流Ｉｓが、電圧源ＶＥ→トランジスタＴｒ１→トランジスタＴｒ２→シャント抵抗Ｒ０→帯電電圧源ＶＰＲ→グランド（ＧＮＤ）の経路で流れる。現像電圧回路Ｂｉａｓは、ＴＧＴ端子から出力するＰＷＭ信号により、シャント電流Ｉｓの電流値を適宜増減させることで、現像ローラ１０４に所望の現像電圧Ｖｄｃを出力することができ、現像電圧Ｖｄｃは、次の（式１１）により表すことができる。
現像電圧Ｖｄｃ＝Ｖｐｒ＋Ｒ０×Ｉｓ・・・（式１１）
現像電圧回路Ｂｉａｓでは、図７に示すように、ｐｎｐ型のトランジスタＴｒ１、Ｔｒ２は、規定電圧Ｖｅ（例えば電圧源ＶＥから出力される＋数十Ｖから＋数百Ｖの直流電圧）に接続されている。また、トランジスタＴｒ２のコレクタ端子にはシャント抵抗Ｒ０を介して帯電電圧源ＶＰＲが接続されている。そして、感光ドラム１０１の通常動作時には、図中、破線で示すシャント電流Ｉｓが、電圧源ＶＥ→トランジスタＴｒ１→トランジスタＴｒ２→シャント抵抗Ｒ０→帯電電圧源ＶＰＲ→グランド（ＧＮＤ）の経路で流れる。現像電圧回路Ｂｉａｓは、ＴＧＴ端子から出力するＰＷＭ信号により、シャント電流Ｉｓの電流値を適宜増減させることで、現像ローラ１０４に所望の現像電圧Ｖｄｃを出力することができ、現像電圧Ｖｄｃは、次の（式１１）により表すことができる。
現像電圧Ｖｄｃ＝Ｖｐｒ＋Ｒ０×Ｉｓ・・・（式１１）
【0080】
また、実施例１の場合と同様に、オペアンプＯＰ１の非反転入力端子（＋）には、規定電圧Ｖｂと現像電圧Ｖｄｃとの間に直列に接続された抵抗Ｒ１２と抵抗Ｒ１３により分圧された分圧電圧Ｖｓｎｓが入力される。一方、オペアンプＯＰ１の反転入力端子（－）には、ＣＰＵの出力端子ＴＧＴから出力されたＰＷＭ信号を抵抗Ｒ１４とコンデンサＣ２によって平滑された直流電圧である目標電圧Ｖｔｇｔが入力される。なお、上述したように、本実施例では、オペアンプＯＰ１とｐｎｐ型のトランジスタＴｒ１、Ｔｒ２との間にはｎｐｎ型のトランジスタＴｒ４が配置されている。そのため、ＣＰＵは、実施例１のＰＷＭ信号のオンデューティ比（１周期におけるオン時間の比率）が、本実施例ではオフデューティ比（１周期におけるオフ時間の比率）となるＰＷＭ信号を出力する。
【0081】
分圧電圧Ｖｓｎｓが目標電圧Ｖｔｇｔよりも高い場合には、オペアンプＯＰ１の出力電圧Ｖｏが上昇して、トランジスタＴｒ４に流れ込むトランジスタＴｒ１のベース電流が減少すると、トランジスタＴｒ１のコレクタ電流Ｉｓが減少する。その結果、上述した（式１１）より、現像電圧Ｖｄｃが低下する。すると、規定電圧Ｖｂと現像電圧Ｖｄｃとを抵抗Ｒ１２、Ｒ１３で分圧した分圧電圧Ｖｓｎｓが減少する。一方、分圧電圧Ｖｓｎｓが目標電圧Ｖｔｇｔよりも低い場合には、オペアンプＯＰ１の出力電圧Ｖｏが低下し、トランジスタＴｒ４に流れ込むトランジスタＴｒ１のベース電流が増加すると、トランジスタＴｒ１のコレクタ電流Ｉｓが増加する。その結果、上述した（式１１）より、現像電圧Ｖｄｃが上昇する。すると、規定電圧Ｖｂと現像電圧Ｖｄｃとを抵抗Ｒ１２、Ｒ１３で分圧した分圧電圧Ｖｓｎｓが増加する。このように、オペアンプＯＰ１に負帰還がかかり、目標電圧Ｖｔｇｔは常に分圧電圧Ｖｓｎｓと概ね等しくなる。
【0082】
なお、感光ドラム１０１の通常動作時の現像電圧回路ＢｉａｓのトランジスタＴｒ１、Ｔｒ２の回路動作については、実施例１の場合と同様であり、ここでの説明を省略する。これにより、感光ドラム１０１の回転開始時には、現像ローラ１０４に印加する現像電圧Ｖｄｃを０Ｖよりも高い電圧に設定することができ、感光ドラム１０１にトナー１００が付着することを防止することができる。その結果、感光ドラム１０１に付着したトナー１００が転写ローラ１０５に付着し、転写ローラ１０５に搬送されるシートの裏面（転写ローラ１０５側の面）にトナー１００が付着することによるシート１０９の裏汚しの発生を防ぐことができる。また、感光ドラム１０１にトナー１００が付着しないため、クリーニングブレード１０６により除去される感光ドラム１０１上の付着トナー１００を格納する廃トナーボックス１０７の大型化や、それに伴う画像形成装置の大型化を避けることができる。
【0083】
以上説明したように、図７では、オペアンプＯＰ１の出力端子と、トランジスタＴｒ１のベース端子の間に、エミッタ－コレクタ間耐圧が、電圧源ＶＥから供給される電圧Ｖｅよりも高いトランジスタＴｒ４を挿入している。このような回路構成とすることで、オペアンプＯＰ１の出力端子の耐圧を上げずに、トランジスタＴｒ１のコレクタに印加する電圧を高く設定することができる。なお、電圧源ＶＥから供給される電圧Ｖｅに応じて、トランジスタＴｒ１、Ｔｒ２も、電圧Ｖｅに応じたトランジスタに変更される。
【0084】
なお、本実施例においても、実施例１の図３に示す現像電圧回路Ｂｉａｓのように、図７の回路にトランジスタＴｒ３、抵抗Ｒ３、抵抗Ｒ１６、ダイオードＤ２を追加することで、更にエミッタ－コレクタ間電圧を分散させることもできる。また、本実施例においても、実施例２のように、高電圧の現像電圧を供給する現像電圧源ＶＤＣ０を設け、現像電圧源ＶＤＣ０の出力電圧Ｖｄｃ０からシャント抵抗Ｒ０による電圧降下を利用して、現像電圧Ｖｄｃを生成することもできる。
【0085】
以上説明したように、本実施例によれば、感光ドラムの回転開始時に感光ドラム上の帯電されていない領域にトナーが付着することを防止することができる。
【符号の説明】
【0086】
Ｄ１ ダイオードＤ１
ＯＰ１ オペアンプＯＰ１
Ｒ１ 抵抗Ｒ１
Ｒ２ 抵抗Ｒ２
Ｔｒ１ トランジスタＴｒ１
Ｔｒ２ トランジスタＴｒ２
Ｖａ 規定電圧Ｖａ
ＯＰ１ オペアンプＯＰ１
Ｒ１ 抵抗Ｒ１
Ｒ２ 抵抗Ｒ２
Ｔｒ１ トランジスタＴｒ１
Ｔｒ２ トランジスタＴｒ２
Ｖａ 規定電圧Ｖａ
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】