ホーム > 特許ランキング > 公立大学法人 富山県立大学
▶ 公立大学法人 富山県立大学の特許一覧 ▶ 国立大学法人神戸大学の特許一覧
特許7457322放射線検出装置、及び、それを用いた逐次比較型アナログ－デジタル変換回路
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-03-19
(45)【発行日】2024-03-28
(54)【発明の名称】放射線検出装置、及び、それを用いた逐次比較型アナログ－デジタル変換回路
(51)【国際特許分類】
G01T 1/24 20060101AFI20240321BHJP
H03M 1/08 20060101ALI20240321BHJP
H03M 1/38 20060101ALI20240321BHJP
H03M 1/12 20060101ALI20240321BHJP
H03K 19/003 20060101ALI20240321BHJP
H01L 21/8234 20060101ALI20240321BHJP
H01L 27/06 20060101ALI20240321BHJP
H01L 21/822 20060101ALI20240321BHJP
H01L 27/04 20060101ALI20240321BHJP
【ＦＩ】
G01T1/24
H03M1/08 A
H03M1/38
H03M1/12 A
H03K19/003 130
H01L27/06 102A
H01L27/04 H
【請求項の数】
7
(21)【出願番号】P 2020052635
(22)【出願日】2020-03-24
(65)【公開番号】P2021152470
(43)【公開日】2021-09-30
【審査請求日】2023-03-01
(73)【特許権者】
【識別番号】515157758
【氏名又は名称】公立大学法人 富山県立大学
(73)【特許権者】
【識別番号】504150450
【氏名又は名称】国立大学法人神戸大学
(74)【代理人】
【識別番号】100130513
【弁理士】
【氏名又は名称】鎌田 直也
(74)【代理人】
【識別番号】100074206
【弁理士】
【氏名又は名称】鎌田 文二
(74)【代理人】
【識別番号】100130177
【弁理士】
【氏名又は名称】中谷 弥一郎
(74)【代理人】
【識別番号】100187827
【弁理士】
【氏名又は名称】赤塚 雅則
(72)【発明者】
【氏名】▲吉▼河 武文
(72)【発明者】
【氏名】三木 拓司
【審査官】中尾 太郎
(56)【参考文献】
【文献】特開平０６－２２７４９９（ＪＰ，Ａ）
【文献】特開２００８－２８２５１６（ＪＰ，Ａ）
【文献】特開２０１１－１７０６０６（ＪＰ，Ａ）
【文献】米国特許第０９６８０４９２（ＵＳ，Ｂ１）
【文献】Ｉｎｙｏｎｇ Ｋｗｏｎ，Ｒａｄｉａｔｉｏｎ ｈａｒｄｅｎｅｄ ｓｕｃｃｅｓｓｉｖｅ－ａｐｐｒｏｘｉｍａｔｉｏｎ ＡＤＣ ｗｉｔｈ ｅｒｒｏｒ ｄｅｔｅｃｔｉｏｎ ｃｉｒｃｕｉｔｓ，第１０国際会議，HPIC&HMIT，2017年06月11日，pp. 1013-1022
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｇ０１Ｔ １／２４
Ｈ０３Ｍ １／０８
Ｈ０３Ｍ １／３８
Ｈ０３Ｍ １／１２
Ｈ０３Ｋ １９／００３
Ｈ０１Ｌ ２１／８２３４
Ｈ０１Ｌ ２１／８２２
(57)【特許請求の範囲】
【請求項1】
入力電位をサンプリングするサンプリングスイッチとなる半導体トランジスタ内で生成された電子又は正孔を収集する拡散領域を有し、前記拡散領域での電荷収集によって電位変化を検出し、この検出結果に基づいて、前記各入力電位に応じてそれぞれ電荷を蓄積する複数の入力ノードのいずれに放射線の入射に伴う電荷が混入したかを判断する放射線検出装置。
【請求項2】
前記拡散領域における電位変化を制御するインピーダンス調整機構を設けた請求項１に記載の放射線検出装置。
【請求項3】
前記拡散領域を前記半導体トランジスタの周囲に形成した請求項１又は２に記載の放射線検出装置。
【請求項4】
前記拡散領域が、前記半導体トランジスタを囲むようにレイアウトされている請求項１から３のいずれか１項に記載の放射線検出装置。
【請求項5】
差動の入力端子の入力電位をサンプリングするサンプリングスイッチとなる半導体トランジスタ内で生成された電子又は正孔を収集する拡散領域を有し、前記拡散領域での電荷収集によって電位変化を検出し、この検出結果に基づいて、前記各入力電位に応じてそれぞれ電荷を蓄積する入力ノードのいずれに放射線の入射に伴う電荷が混入したかを判断する放射線検出装置を有し、前記放射線検出装置の判断結果に応じて、入力ノードの電位の大小を比較して、差動入力方式の逐次比較型アナログ－デジタル変換を行うコンパレータの比較対象を前記入力ノードの電位と基準電位との間で切り替える逐次比較型アナログ－デジタル変換回路。
【請求項6】
前記放射線検出装置のリセットタイミングを、前記半導体トランジスタのサンプリング信号を基準とした請求項５に記載の逐次比較型アナログ－デジタル変換回路。
【請求項7】
前記放射線検出装置の判断結果による切替機能を、前記コンパレータに一体に形成した請求項５又は６に記載の逐次比較型アナログ－デジタル変換回路。
【発明の詳細な説明】
【技術分野】
【0001】
この発明は、半導体集積回路における放射線の検出装置と、放射線への耐性を強化した逐次比較型のアナログ－デジタル変換回路に関する。
【背景技術】
【0002】
電子機器を構成する重要な部品にアナログ－デジタル変換回路がある。これは、アナログ信号を所定ビット数のデジタルコードに変換する回路であり、近年の電子機器のデジタル化を支えている重要な半導体集積回路（半導体ＩＣ）である。ところで、アナログ－デジタル変換回路には、その変換方式に色々なバリエーションがあり、用途や仕様に応じて使い分けられる。最近では、コンパクトで消費電力が少ない逐次比較型のアナログ－デジタル変換回路が重宝されている。
【0003】
ところで、人工衛星などの宇宙機器にも多くの電子機器が搭載されており、その中に半導体ＩＣが使用されている。人工衛星は、一度打ち上げると部品の修理は不可能なので、民生機器以上の信頼性が当然ながら求められる。この宇宙機器における信頼性に関する大きな懸念事項は耐放射線性能であり、宇宙空間での放射線の種類と量の多さから、民生機器と比較して非常に高いレベルが求められる。
【0004】
放射線照射による半導体ＩＣへの影響の一つに、シングルイベント効果がある。シングルイベント効果とは、高エネルギー粒子が半導体ＩＣ内に入射することによって発生する現象である。宇宙空間に存在する陽子、中性子、α線、重イオンなどの高エネルギー粒子が半導体ＩＣに入射すると、図１（ａ）に示すように、その入射の軌跡に沿って電離作用による電子正孔対（－、＋）が生成され、空乏層の外まで電界が拡がる。そして、図１（ｂ）に示すように、空乏層内で発生した電子及び正孔は、空乏層電界により拡散層（ｎ＋、ｐ＋）に収集される。さらに、電界が拡がったことによって、空乏層外で発生した電子及び正孔も拡散層に収集される。この現象をファネリング効果と呼び、高エネルギー粒子による異常電荷収集の最大の原因と考えられている。
【0005】
この電荷の収集においては、正孔が電位の低いところへ、電子が電位の高いところへそれぞれ移動することにより、半導体ＩＣ内にドリフト電流が生じる。図１（ｂ）は、ＮＭＯＳトランジスタにおける電荷収集の例を示しており、生成された正孔はｐ型の基板をグランド電位（ＶＳＳ）に接続しているｐ＋拡散層に、電子はドレインのｎ＋拡散層にそれぞれ収集される。ソースのｎ＋拡散層は、通常はドレインのｎ＋拡散層より低い電位となるので、電子は主にドレインのｎ＋拡散層に収集される。
【0006】
なお、ここで言う放射線とは、粒子の流れであるα線、β線、中性子線や、電磁波であるガンマ線、エックス線の他に、半導体集積回路内でキャリア（電子および正孔）を発生させる原因となる外乱を広く含む概念である。
【0007】
このように、半導体ＩＣ内に放射線が入射すると、電荷の移動が発生するので、回路上に意図しない電流が流れることとなり、これが誤動作の原因となる。
【0008】
この放射線の入射による誤動作の具体例を、逐次比較型アナログ－デジタル変換回路について説明する。
【0009】
図２（ａ）に逐次比較型のアナログ－デジタル変換回路を、図２（ｂ）にキャパシタの組みかえに伴う電圧ＶＤＡＣの変化をそれぞれ示す。逐次比較型とは、内部の容量型Ｄ／Ａコンバータ１０のキャパシタに入力電位ＶＩＮに対応する電荷を充電し、その充電電荷に対応する電圧を、基準電位ＶＣＭに近づくように逐次的にキャパシタの接続を切り替えながらデジタル信号を割り当てていくＡ／Ｄ変換の方式である。ここでは、一の入力端子から信号（入力電位ＶＩＮ）が入力されて、基準電位ＶＣＭと逐次比較されていくので、シングル方式の逐次比較型アナログ－デジタル変換回路と言われている。
【0010】
この入力信号（入力電位ＶＩＮ）は、ある時点でサンプリングスイッチ１１によりサンプリングされて、入力電位ＶＩＮに対応する電荷が、コンパレータ１２の一方の入力ノードＶＤＡＣに蓄積される。この入力ノードＶＤＡＣには、バイナリウェイテッド（倍々に重みづけされた）キャパシタ（Ｃ、２Ｃ、４Ｃ、、、）が接続されている。これらのキャパシタの片側（ＶＤＡＣではない側）を電源ＶＤＤかグランドＶＳＳに接続して、ノードＶＤＡＣを基準電位ＶＣＭに近づけていくことによって、デジタルコードを生成している。
【0011】
図２（ｂ）においては、まず、入力電位ＶＩＮに充電された入力ノードＶＤＡＣが基準電位ＶＣＭと比較される。この例では、入力ノードＶＤＡＣの方が基準電位ＶＣＭより電位が高いので、その比較結果として１が出力されて最上位ビットのデジタルコードが生成される。そして、当該比較結果が１であったので、最も大きなキャパシタ（２ｎ－１Ｃ）の端子をグランドＶＳＳに接続して、入力ノードＶＤＡＣの電位を下げる。次に、電位が下がった入力ノードＶＤＡＣと基準電位ＶＣＭとを比較する。すると、入力ノードＶＤＡＣの方が低いので、比較結果として０が出力され、最上位ビットの次桁のデジタルコードが決まる。そして、次に大きなキャパシタ（２ｎ－２Ｃ）の端子を電源ＶＤＤに接続して、入力ノードＶＤＡＣの電位を上げる。
【0012】
このように、一旦入力ノードＶＤＡＣにサンプリングした入力電位ＶＩＮを、電荷保存則を前提にしてキャパシタの組みかえによって、基準電位ＶＣＭに逐次比較しながら近づけることによってデジタルコードを生成する。
【0013】
また、逐次比較型のアナログ－デジタル変換回路として、図３（ａ）（ｂ）に示す差動入力方式も存在する。この差動入力方式においては、上記の基準電位ＶＣＭの代わりに、差動入力ＶＩＮＰ、ＶＩＮＮに対応する相補の入力ノードＶＤＡＣＰ、ＶＤＡＣＮを比較することによりデジタルコードを生成する。各入力ノードＶＤＡＣＰ、ＶＤＡＣＮには、バイナリウェイテッドのキャパシタがそれぞれ設けられており、シングル方式と同じ要領で相補の各入力ノードＶＤＡＣＰ、ＶＤＡＣＮが一致するようにキャパシタの端子を電源ＶＤＤかグランドＶＳＳに接続してデジタルコードを生成する。
【0014】
このように、シングル方式及び差動入力方式のいずれの方式においても、逐次比較型アナログ－デジタル変換回路は、入力信号（入力電位ＶＩＮもしくは差動入力ＶＩＮＰ、ＶＩＮＮ）をサンプリングした際にコンパレータ１２の入力ノード（ＶＤＡＣもしくはＶＤＡＣＰ、ＶＤＡＣＮ）に充電される電荷量が逐次比較の間は保存されることを前提としている。
【0015】
ところが、上述のように、放射線により電子と正孔が発生し、その電子もしくは正孔がコンパレータ１２の入力ノード（ＶＤＡＣもしくはＶＤＡＣＰ、ＶＤＡＣＮ）の蓄積電荷に混入すると総電荷量が変化するため、誤ったデジタルコードが生成される。この電荷の混入は、サンプリングスイッチ１１近傍に放射線が入射した場合に発生する。例えば、図４に示すように、放射線がサンプリングスイッチ１１のＰＭＯＳに入射した場合は、入力ノードＶＤＡＣに正孔が混入し、ＮＭＯＳに入射した場合は、入力ノードＶＤＡＣに電子が混入することによって、誤ったデジタルコードが生成される。
【0016】
この誤デジタルコード生成の対策として、下記非特許文献１に示すものがある。この文献に記載の逐次比較型アナログ－デジタル変換回路は、図５に示すように、差動入力方式であり、２つのコンパレータと基準電位（ｂｉａｓ）を有している。この基準電位（ｂｉａｓ）は、相補の入力ノードの中央の電位になるよう設定されており、２つのコンパレータの比較結果は、基本的に一致するように設計されている。そして、当該相補のノードがともに基準電位（ｂｉａｓ）に近づくようにキャパシタ端子の接続が切替えられて、デジタルコードが生成される。
【0017】
放射線がサンプリングスイッチ近傍に入射して相補のノードのどちらかに電荷が混入すると、逐次比較を順次行っている過程で比較結果が一致しなくなるので、この不一致により放射線の入射によるエラーを検出することができる。
【先行技術文献】
【非特許文献】
【0018】
【文献】Inyong Kwon, Chang Hwoi Kim, Yongseok Lee, Jungyeol Yeom, ‘Radiation hardened successive-approximation ADC with error detection circuits’, 10th International Topical Meeting on Nuclear Plant Instrumentation, Control, and Human-Machine Interface Technologies, NPIC and HMIT 2017、pp.1013-1022.
【発明の概要】
【発明が解決しようとする課題】
【0019】
しかしながら、非特許文献１に示す逐次比較型アナログ－デジタル変換回路は、放射線の入射によるエラーを検出できるが、誤デジタルコードを訂正することができない。これは、比較結果が一致しなかった場合に、どちらのノードに電荷が混入したか分からないからである。
【0020】
そこで、この発明は、差動入力ノードの近傍に放射線が入射したことを検知する放射線検出装置を得るとともに、この放射線検出装置により、いずれの差動入力ノードに電荷が混入したかを判断して、誤デジタルコードの生成を防止して正しいデジタルコードに訂正することを課題とする。
【課題を解決するための手段】
【0021】
上記の課題を解決するために、この発明は、入力電位をサンプリングするサンプリングスイッチとなる半導体トランジスタ内で生成された電子又は正孔を収集する拡散領域を有し、前記拡散領域での電荷収集によって電位変化を検出する放射線検出装置を構成した。
【0022】
前記構成においては、前記拡散領域における電位変化を制御するインピーダンス調整機構を設けるのが好ましい。
【0023】
前記各構成においては、前記拡散領域を前記半導体トランジスタの周囲に形成するのが好ましい。
【0024】
前記各構成においては、前記拡散領域が、前記半導体トランジスタを囲むようにレイアウトされているのが好ましい。
【0025】
また、この発明においては、差動の入力端子の入力電位をサンプリングするサンプリングスイッチとなる半導体トランジスタ内で生成された電子又は正孔を収集する拡散領域を有し、前記拡散領域での電荷収集によって電位変化を検出し、この検出結果に基づいて、前記各入力電位に応じてそれぞれ電荷を蓄積する入力ノードのいずれに放射線の入射に伴う電荷が混入したかを判断する放射線検出装置を有し、前記放射線検出装置の判断結果に応じて、前記入力ノードの電位の大小を比較して、差動入力方式の逐次比較型アナログ－デジタル変換を行うコンパレータの比較対象を前記入力ノードの電位と基準電位との間で切り替える逐次比較型アナログ－デジタル変換回路を構成した。
【0026】
前記構成においては、前記放射線検出装置のリセットタイミングを、前記半導体トランジスタのサンプリング信号を基準とするのが好ましい。
【0027】
前記各構成においては、前記放射線検出装置の判断結果による切替機能を、前記コンパレータに一体に形成するのが好ましい。
【発明の効果】
【0028】
この発明に係る放射線検出装置によれば、サンプリングスイッチ近傍に形成された拡散領域に半導体基板内で生成された電荷の一方を収集し、その電位変化を検出することによりサンプリングスイッチ近傍に放射線が入射されたことが分かるので、誤デジタルコードの生成を検出できる。
【0029】
また、この発明に係る逐次比較型アナログ－デジタル変換回路によれば、放射線入射により電荷が混入した一方の入力ノードを基準電位に切替えることによって、他方の入力ノードと基準電位とのコンパレータによる比較が可能となる。このため、電荷混入の影響を排除して、誤デジタルコードの生成を防止し、正しいデジタルコードを出力することができる。
【図面の簡単な説明】
【0030】
【図1】半導体ＩＣ（ＮＭＯＳ）内への放射線の照射状態を示す図であって、（ａ）は電離作用によって電子正孔対が生成した状態、（ｂ）は電子及び正孔が拡散領域に収集された状態
【図2】（ａ）はシングル方式の逐次比較型Ａ／Ｄ変換回路図、（ｂ）はキャパシタの組みかえに伴う電圧の変化を示す図
【図3】（ａ）は差動入力の逐次比較型Ａ／Ｄ変換回路図、（ｂ）はキャパシタの組みかえに伴う電圧の変化を示す図
【図4】サンプリングスイッチへの放射線の入射の説明図
【図5】従来のアナログ－デジタル変換回路の回路図
【図6】本発明に係る逐次比較型アナログ－デジタル変換回路のブロック図
【図7】（ａ）は本発明に係る放射線検出装置の回路図、（ｂ）はＰＭＯＳ用検出部及びＮＭＯＳ用検出部からの信号伝達経路を示す図
【図9】サンプリングスイッチ（半導体トランジスタ）のマスクレイアウトのコンセプト図
【図10】ＰＭＯＳ側放射線検出部の断面図
【図11】ＮＭＯＳ側放射線検出部の断面図
【図12】（ａ）は放射線検出装置の他の実施例の回路図、（ｂ）はＰＭＯＳ用検出部及びＮＭＯＳ用検出部からの信号伝達経路を示す図
【図13】従来のアナログ－デジタル変換回路のシミュレーション波形
【図14】本発明のアナログ－デジタル変換回路のシミュレーション波形
【図15】コンパレータ及びマルチプレクサの実施例の回路図
【発明を実施するための形態】
【0031】
図６に本発明に係る逐次比較型アナログ－デジタル変換回路１の一実施例を示す。この逐次比較型アナログ－デジタル変換回路１は、入力信号を受ける差動の入力端子ＶＩＮＰ、ＶＩＮＮと、この入力端子ＶＩＮＰ、ＶＩＮＮの電位をサンプリングするサンプリングスイッチ２と、このサンプリングスイッチ２によりサンプリングした入力端子ＶＩＮＰ、ＶＩＮＮの電圧に応じた電荷を蓄積する入力ノードＶＤＡＣＰ、ＶＤＡＣＮと、この入力ノードＶＤＡＣＰ、ＶＤＡＣＮに一方端子が接続されたバイナリウェイテッドのキャパシタを複数持つ容量型Ｄ／Ａコンバータ３と、この容量型Ｄ／Ａコンバータ３のキャパシタの他方端子の接続状態によって変化する入力ノードＶＤＡＣＰ、ＶＤＡＣＮの電位を比較するコンパレータ４と、このコンパレータ４の比較結果に応じて容量型Ｄ／Ａコンバータ３のキャパシタの他方端子の接続を切り替えるＳＡＲ論理回路５とを備えている。
【0032】
サンプリングスイッチ２の近傍には、放射線検出装置６が設けられている。この放射線検出装置６は、サンプリングスイッチ２の近傍に形成された、このサンプリングスイッチ２内で生成された電子又は正孔の一方を収集する拡散領域（図７において、Ｐｐｌｕｓ、Ｎｐｌｕｓを付した領域）での電荷収集による電位変化を検出する機能を有する。この放射線検出装置６は、それぞれの入力ノードＶＤＡＣＰ、ＶＤＡＣＮへの放射線の入射に反応し、いずれの入力ノードＶＤＡＣＰ、ＶＤＡＣＮに放射線の入射による電荷が混入したかを判断することができる。
【0033】
放射線検出装置６での判断結果に応じた出力信号に対応して入力が切替えられるマルチプレクサ７が、入力ノードＶＤＡＣＰ、ＶＤＡＣＮとコンパレータ４の間に設けられている。このマルチプレクサ７は、前記入力の切換えによって、入力ノードＶＤＡＣＰ、ＶＤＡＣＮと基準電位ＶＣＭＰ、ＶＣＭＮのいずれか一方をコンパレータ４の入力に供給する。つまり、放射線検出装置６が放射線の入射を検知しない通常時は、マルチプレクサ７は、入力ノードＶＤＡＣＰ、ＶＤＡＣＮをコンパレータ４に供給しており、コンパレータ４は、入力ノードＶＤＡＣＰ、ＶＤＡＣＮの電位の大小を比較して、差動入力方式の逐次比較型アナログ－デジタル変換を行う。
【0034】
その一方で、放射線検出装置６が放射線の入射を検知すると、入力ノードＶＤＡＣＰ、ＶＤＡＣＮのどちらに電荷が混入したか判断される。そして、混入したと判断した方のコンパレータ４の入力を、基準電位ＶＣＭＰ、ＶＣＭＮに切替える。これにより、不要な電荷が混入した側は、基準電位ＶＣＭＰ、ＶＣＭＮに切替えられて比較対象から外されるため、不要な電荷による誤デジタルコードの生成が回避される。
【0035】
放射線検出装置６は、図７（ａ）に示すように、サンプリングスイッチ２の近傍に設けられる一対の検出部（ＰＭＯＳ用検出部６ａ、ＮＭＯＳ用検出部６ｂ）を有し、それぞれの検出部６ａ、６ｂは、サンプリングスイッチ２の近傍に放射された放射線による電荷を収集する拡散領域Ｐｐｌｕｓ、Ｎｐｌｕｓを有している。ＰＭＯＳ用検出部６ａは、正孔を収集する拡散領域Ｐｐｌｕｓと、この拡散領域Ｐｐｌｕｓに抵抗ＲＰＯＬＹを介して接続されてインピーダンスを調整するＮＭＯＳ（ＭＮａ）とを備えている。また、ＮＭＯＳ用検出部６ｂは、電子を収集する拡散領域Ｎｐｌｕｓと、この拡散領域Ｎｐｌｕｓに抵抗ＲＰＯＬＹを介して接続されてインピーダンスを調整するＰＭＯＳ（ＭＰｂ）とを備えている。このように、インピーダンスを調整するインピーダンス調整機構を備えることで、拡散領域における電荷収集による電位変化を制御でき、電荷の収集量に応じて放射線検出装置６による検出のしきい値をコントロールできる。
【0036】
そして、図７（ｂ）に示すように、各検出部６ａ、６ｂからの検知信号ＰＳＥＮＳＥ、ＮＳＥＮＳＥは、ＳＲラッチのセット端子Ｓにそれぞれ入力し、検知信号ＰＳＥＮＳＥ、ＮＳＥＮＳＥがＨｉになったときに、マルチプレクサ７への切替信号ＰＦＬＡＧ、ＮＦＬＡＧがＨｉとして端子Ｑから出力される。また、ＳＲラッチのリセット端子Ｒには、サンプリング信号ＳＡＭＰが入力されており、各ＳＲラッチは、サンプリング時にリセットされ、サンプリングが終わると検知信号ＰＳＥＮＳＥ、ＮＳＥＮＳＥを待つ。サンプリング時はリセットされているので、放射線の検知はできないが、サンプリングスイッチ２がＯＮ状態になっており、差動入力ＶＩＮＰ、ＶＩＮＮと差動入力ノードＶＤＡＣＰ、ＶＤＡＣＮがそれぞれ低インピーダンスで接続され、入力ノードＶＤＡＣＰ、ＶＤＡＣＮに放射線によるキャリアが混入しても電位は入力電位ＶＩＮＰ、ＶＩＮＮのままで変化しないので、誤コード生成にはならない。
【0037】
図８に逐次比較型アナログ－デジタル変換回路のタイミングチャートを示す。この図に示すように、アナログ－デジタル変換回路の動作クロックＣＬＫＩＮから一対のサンプリング信号ＳＡＭＰ、ＸＳＡＭＰが生成され、サンプリングスイッチ２のＯＮ／ＯＦＦに供される。また、このサンプリング信号ＳＡＭＰ、ＸＳＡＭＰに近いタイミングで、容量型Ｄ／Ａコンバータ３のリセット信号ＤＡＣ＿ＲＳＴも内部で生成されて、容量型Ｄ／Ａコンバータ３のキャパシタやＳＡＲ論理回路５がリセットされる。また、内部でコンパレータ４のコンパレータクロックＣＬＫＣが生成されて、一連の逐次比較を行う。図８は１３ビットの場合を示し、１サイクルの間に１３回比較を行っており、それに応じて、コンパレータの比較結果Ｄ０～Ｄ１２がコンパレータ４の出力端子ＶＯＵＴＰ、ＶＯＵＴＮから出力される。
【0038】
上述のように、サンプリング信号ＳＡＭＰにより放射線検出装置６がリセットされるので、あるサンプリングが終わった後に放射線を検知して切替信号ＰＦＬＡＧ、ＮＦＬＡＧがＨｉとして一旦出力されると、次のサンプリングが行われるまでＨｉのままであり、マルチプレクサ７は切替えられたままになる。つまり、一旦切替が行われると、その１サイクルの間はマルチプレクサ７が切替えられてシングルモードとなるので、放射線によりキャリアの混入が起こった側が一連の逐次比較の間は比較から切り離され、誤デジタルコードが生成されない。そして、次のサンプリングが行われる際には、放射線検出装置６がリセットされて、次のサイクルでは通常の差動モードの比較が行われる。なお、放射線検出装置６のリセットは、容量型Ｄ／Ａコンバータ３のリセット信号ＤＡＣ＿ＲＳＴで行ってもよい。
【0039】
図９にサンプリングスイッチ２のマスクレイアウトのコンセプトを示す。この図に示すように、サンプリングスイッチ２のＮＭＯＳとＰＭＯＳをそれぞれ囲むように拡散領域Ｎｐｌｕｓ、Ｐｐｌｕｓを配すると、当該ＮＭＯＳ及びＰＭＯＳに放射線が照射された場合の生成キャリア（正孔・電子）の拡散領域Ｎｐｌｕｓ、Ｐｐｌｕｓでの収集が効率よく行われる。
【0040】
図１０にＰＭＯＳ用検出部６ａの断面図を示す。サンプリングスイッチ２のＰＭＯＳに放射線が入射すると、基板内で正孔と電子の対が生成される。そして、電子は発生位置の周辺で最も高い電源ＶＤＤの電位に吸い込まれる（ｎ＋に向かう実線矢印を参照）。その一方で、正孔は基本的にその周辺で最も低い電位の拡散領域Ｐｐｌｕｓに吸い込まれる（ｐ＋に向かう実線矢印を参照）。この拡散領域Ｐｐｌｕｓは、抵抗ＲＰＯＬＹとＮＭＯＳトランジスタＭＮａを介してグランド電位ＶＳＳに接続されているので、通常はこのグランド電位ＶＳＳになっているためである。ところが、正孔の一部は、ある確率でサンプリングスイッチ２のＰＭＯＳの入力ノードＶＤＡＣにも吸い込まれる（ｐ＋に向かう破線矢印を参照）。このように、正孔が入力ノードＶＤＡＣに混入することによって、誤デジタルコードが発生する。
【0041】
正孔が拡散領域Ｐｐｌｕｓに吸い込まれると、拡散領域Ｐｐｌｕｓからグランド電位ＶＳＳに瞬間的に電流パルスが流れる。このとき、この電流と抵抗ＲＰＯＬＹ及びＮＭＯＳ（ＭＮａ）のオン抵抗の和との積に対応する電圧上昇が、パルス電圧となって拡散領域Ｐｐｌｕｓで発生する。この電位変化（上昇）をバッファ８ａにより検知し、バッファ８ａから正の電圧パルスである切替信号ＰＦＬＡＧを出力することによりサンプリングスイッチ２のＰＭＯＳ側に放射線が入射されたことを判断する。
【0042】
図１１にＮＭＯＳ用検出部６ｂの断面図を示す。サンプリングスイッチ２のＮＭＯＳに放射線が入射すると、基板内で正孔と電子の対が生成される。そして、電子が抵抗ＲＰＯＬＹとＰＭＯＳトランジスタＭＰｂを介して電源電位ＶＤＤに接続されている拡散領域Ｎｐｌｕｓに吸い込まれて（ｎ＋に向かう実線矢印を参照）、電源電位ＶＤＤから当該拡散領域Ｎｐｌｕｓへ電流が流れ負の電圧パルスが発生する。この電位変化（下降）をインバータ８ｂにより検知して、インバータ８ｂから正の電圧パルスである切替信号ＮＦＬＡＧを出力することによりサンプリングスイッチ２のＮＭＯＳ側に放射線が入射されたことを判断する。その一方で、電子の一部は、ある確率でサンプリングスイッチＮＭＯＳの入力ノードＶＤＡＣにも吸い込まれる（ｎ＋に向かう破線矢印を参照）。このように、電子が入力ノードＶＤＡＣに混入することによって、誤デジタルコードが発生する。
【0043】
サンプリングスイッチ２のＰＭＯＳ及びＮＭＯＳトランジスタの近傍、特に好ましくは、ＰＭＯＳ及びＮＭＯＳトランジスタの周りを囲むように拡散領域Ｐｐｌｕｓ、Ｎｐｌｕｓをそれぞれ配置すると、当該トランジスタに放射線が照射されて発生した正孔・電子を効果的に収集することができる。
【0044】
図７、図１０、図１１に示す放射線検出装置６においては、プルダウンまたはプルアップ用のトランジスタＭＮａ、ＭＰｂのゲート電圧ＣＴＲＬＰ、ＣＴＲＬＮによりオン抵抗が制御できるので、上記の電圧パルスの変位をコントロールして検出のしきい値を調整することができる。
【0045】
図１２（ａ）に、放射線検出装置６の他の実施例を示す。この実施例においては、図７に示した構成に対し、ＮＭＯＳ用検出部９ａのプルダウントランジスタをＰＭＯＳ（ＭＰａ）に置き換えるとともに、ＰＭＯＳ用検出部９ｂのプルアップトランジスタをＮＭＯＳ（ＭＮｂ）に置き換えている。このようにすると、抵抗ＲＰＯＬＹのトランジスタＭＰａ、ＭＮｂ側の端子電圧Ｎａ、Ｎｂを、当該トランジスタＭＰａ、ＭＮｂのゲート電圧ＣＴＲＬＰ，ＣＴＲＬＮからゲート・ソース電圧ＶＧＳＰ、ＶＧＳＮだけ上下した電圧になるように実質的に制御できる。なお、図１２（ｂ）に示すＰＭＯＳ用検出部及びＮＭＯＳ用検出部からの信号伝達経路は、図７（ｂ）において説明したものと共通するので、その説明は省略する。
【0046】
このアナログ－デジタル変換回路１の動作を以下に説明するため、まず、通常のアナログ－デジタル変換回路の動作について説明する。
【0047】
図１３に通常のアナログ－デジタル変換回路のシミュレーション波形を示す。差動入力ＶＩＮＰ、ＶＩＮＮに単調増加のランプ波形を入力して、動作クロックにより逐次変換を行わせた。
【0048】
ある時点でサンプリングスイッチのＰＭＯＳ側に放射線を照射すると、放射線の照射がないときと比較して、生成されたデジタルコード値に差異が発生した。すなわち、照射が無い場合のデジタルコード（ｄｅｃ．２６４５）に対して、照射があると異なるデジタルコード（ｄｅｃ．２５９７）が出力された。これは、照射に起因する電荷の混入により、電荷量が変化したためである。
【0049】
図１４に、本発明にかかるアナログ－デジタル変換回路１のシミュレーション波形を示す。上記と同様に、ある時点で入力信号ＶＩＮＰ側のサンプリングスイッチ２のＰＭＯＳ側に放射線を照射すると、この照射による正孔の生成を検知して、放射線検出装置６が、ＰＭＯＳ側への照射の判断を示す切替信号ＰＦＬＡＧを出力する。すると、マルチプレクサ７により、コンパレータ４への入力が入力ノードＶＤＡＣＰから基準電位ＶＲＰに切替えられる（図６参照）。つまり、この時点でアナログ－デジタル変換回路は、差動モードからシングルモードに変更され、正孔が混入したであろう入力ノードＶＤＡＣＰが比較対象から外される。この判断を示す切替信号ＰＦＬＡＧは、上述のように一連の逐次比較が終わるまでリセットされない。このため、切替後は、シングルモードで逐次変換が行われて、デジタルコードが生成される。このように、電荷が混入したであろう入力ノードＶＤＡＣＰ、ＶＤＡＣＮは、電荷混入したサイクルの間はコンパレータ４の比較対象から外されるので、出力されるデジタルコードは、照射が無い場合と同様の値（ｄｅｃ．２６４５）となる。
【0050】
また、図１５に、コンパレータ４とマルチプレクサ７とを一体化した回路図を示す。これは、入力ノードＶＤＡＣＰ、ＶＤＡＣＮと基準電位ＶＲＰ、ＶＲＮが入力されて、クロックＣＬＫＣのタイミングで比較が実施される。放射線検出装置６が放射線を検知しなかった場合は、検知信号ＰＦＬＡＧ、ＮＦＬＡＧがＬｏのままとなるので、切替信号ＣＫＰ、ＣＫＮはクロックＣＬＫＣのタイミングでＨｉとなって、入力ノードＶＤＡＣＰ、ＶＤＡＣＮ同士の比較と、基準電位ＶＲＰ、ＶＲＮ同士の比較が同時に行われる。基準電位ＶＲＰ、ＶＲＮは基本的に同電位なので、実質的には、入力ノードＶＤＡＣＰ、ＶＤＡＣＮの比較が行われる。すなわち、通常の差動入力モードの動作が行われる。
【0051】
また、放射線検出装置６が放射線を検知した場合は、検知信号ＰＦＬＡＧ、ＮＦＬＡＧのどちらかがＨｉとなるので、切替信号ＣＫＰ、ＣＫＮの一方はクロックＣＬＫＣのタイミングでもＨｉとならずＬｏのままとなる。すなわち、放射線が検知された側の入力ノードＶＤＡＣＰ又はＶＤＡＣＮが比較から除外されることとなり、除外されなかった側の入力ノードＶＤＡＣＰ又はＶＤＡＣＮと、それに対応する基準電位ＶＲＰ、ＶＲＮとの比較が、クロックＣＬＫＣのタイミングで行われる。このように、シングルモードに切り替わって逐次比較が行われる。このように、コンパレータ４とマルチプレクサ７とを一体化すると、コンパクトで寄生容量も低減できるので、ＩＣ化した際に高速動作が期待される。
【0052】
上述のように、この発明に係る放射線検出装置６と逐次比較型アナログ－デジタル変換回路１によれば、差動方式のサンプリングスイッチ２の正負の入力に対応する入力ノードＶＤＡＣＰ、ＶＤＡＣＮのどちらに放射線による電荷の混入が発生したかが分かるため、混入した側を逐次比較から外すことができる。これにより、誤デジタルコードの生成を防止することができ、人工衛星などに搭載された場合に高い信頼性を発揮することができる。
【符号の説明】
【0053】
１ 逐次比較型アナログ－デジタル変換回路
２ サンプリングスイッチ
３ 容量型Ｄ／Ａコンバータ
４ コンパレータ
５ ＳＡＲ論理回路
６ 放射線検出装置
６ａ、６ｂ 検出部
７ マルチプレクサ
２ サンプリングスイッチ
３ 容量型Ｄ／Ａコンバータ
４ コンパレータ
５ ＳＡＲ論理回路
６ 放射線検出装置
６ａ、６ｂ 検出部
７ マルチプレクサ
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】