ホーム > 特許ランキング > 日本ルメンタム株式会社
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-03-19
(45)【発行日】2024-03-28
(54)【発明の名称】埋め込み型半導体光素子
(51)【国際特許分類】
H01S 5/227 20060101AFI20240321BHJP
H01S 5/343 20060101ALI20240321BHJP
【ＦＩ】
H01S5/227
H01S5/343
【請求項の数】
13
(21)【出願番号】P 2019205491
(22)【出願日】2019-11-13
(65)【公開番号】P2021028971
(43)【公開日】2021-02-25
【審査請求日】2022-11-04
(31)【優先権主張番号】P 2019147475
(32)【優先日】2019-08-09
(33)【優先権主張国・地域又は機関】JP
(73)【特許権者】
【識別番号】301005371
【氏名又は名称】日本ルメンタム株式会社
(74)【代理人】
【識別番号】110000154
【氏名又は名称】弁理士法人はるか国際特許事務所
(72)【発明者】
【氏名】早川 茂則
(72)【発明者】
【氏名】坂本 裕則
(72)【発明者】
【氏名】山内 俊也
(72)【発明者】
【氏名】中井 義博
【審査官】百瀬 正之
(56)【参考文献】
【文献】特開平０８－３３０６７６（ＪＰ，Ａ）
【文献】特開２００６－２８６８０９（ＪＰ，Ａ）
【文献】特開２００８－２２７３２９（ＪＰ，Ａ）
【文献】特表２０１７－５３７４８１（ＪＰ，Ａ）
【文献】米国特許第０６５５６６０５（ＵＳ，Ｂ１）
【文献】特開２００９－３０２４７４（ＪＰ，Ａ）
【文献】特開昭６１－２５１１８２（ＪＰ，Ａ）
【文献】特開２０００－２１６５００（ＪＰ，Ａ）
【文献】特開２０１４－０４５０８３（ＪＰ，Ａ）
【文献】特開２００８－０５３６４９（ＪＰ，Ａ）
【文献】特開平０２－０７７１８７（ＪＰ，Ａ）
【文献】国際公開第２０１９／２２９７９９（ＷＯ，Ａ１）
【文献】米国特許出願公開第２０１７／０３７３４７３（ＵＳ，Ａ１）
【文献】特開２０１２－０１９０５３（ＪＰ，Ａ）
【文献】特開２０１３－０６１６３２（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｓ ５／００－５／５０
(57)【特許請求の範囲】
【請求項1】
半導体基板と、前記半導体基板上に設けられた多重量子井戸層を含むメサストライプ部と、
前記メサストライプ部の側部及び前記半導体基板の表面を覆うように設けられた埋め込み層と、
前記メサストライプ部に通電するための電極と、を備え、
前記埋め込み層は、
前記半導体基板の表面側から、半絶縁性ＩｎＰで構成された第１埋め込み層と第２埋め込み層からなる対構造、及び半絶縁性ＩｎＰで構成された第３埋め込み層を上記の順序で含み、
前記第１埋め込み層は、前記埋め込み層の最下層に設けられ、
前記第２埋め込み層は、前記半導体基板の表面から見て、前記多重量子井戸層よりも高い位置に設けられ、
前記第２埋め込み層はＩｎＧａＡｓ、ＩｎＡｌＡｓ、ＩｎＧａＡｌＡｓ、ＩｎＧａＡｓＰ、ＩｎＡｌＡｓＰの群から選ばれる一以上の層又は複数の組合せによる層である、
ことを特徴とする埋め込み型半導体光素子。
【請求項2】
請求項１に記載の埋め込み型半導体光素子であって、前記第２埋め込み層は、前記メサストライプ部の最上部よりも高い位置に設けられる、
ことを特徴とする埋め込み型半導体光素子。
【請求項3】
請求項１又は２に記載の埋め込み型半導体光素子であって、前記第１埋め込み層の厚さが５μｍ以下である、ことを特徴とする埋め込み型半導体光素子。
【請求項4】
請求項１から３のいずれか一項に記載の埋め込み型半導体光素子であって、前記第２埋め込み層が、５ｎｍ以上の厚さを有する、
ことを特徴とする埋め込み型半導体光素子。
【請求項5】
請求項１から４のいずれか一項に記載の埋め込み型半導体光素子であって、前記第２埋め込み層が、前記第１埋め込み層と格子整合して、臨界膜厚以下の厚さを有する、
ことを特徴とする埋め込み型半導体光素子。
【請求項6】
請求項１から５のいずれか一項に記載の埋め込み型半導体光素子であって、前記第１および第３埋め込み層は、Ｆｅ又はＲｕが添加されたＩｎＰである、
ことを特徴とする埋め込み型半導体光素子。
【請求項7】
請求項１から６のいずれか一項に記載の埋め込み型半導体光素子であって、前記第２埋め込み層は、該第２埋め込み層をｐ型又はｎ型伝導型にする不純物を含まない、ことを特徴とする埋め込み型半導体光素子。
【請求項8】
請求項１から７のいずれか一項に記載の埋め込み型半導体光素子であって、前記第２埋め込み層はＲｕを添加した層である、ことを特徴とする埋め込み型半導体光素子。
【請求項9】
請求項１から８のいずれか一項に記載の埋め込み型半導体光素子であって、前記半導体基板上にバッファ層を備える、
ことを特徴とする埋め込み型半導体光素子。
【請求項10】
請求項１から９のいずれか一項に記載の埋め込み型半導体光素子であって、前記対構造は複数の対構造を含む、
ことを特徴とする埋め込み型半導体光素子。
【請求項11】
請求項１０に記載の埋め込み型半導体光素子であって、前記複数の対構造の第２埋め込み層の各々は、ＩｎＧａＡｓ、ＩｎＡｌＡｓ、ＩｎＧａＡｌＡｓ、ＩｎＧａＡｓＰ、ＩｎＡｌＡｓＰの群から選ばれる一以上の層又は複数の組み合わせによる層で、
前記複数の第２埋め込み層のうちの少なくとも一の層は、前記複数の第２埋め込み層のうちの他の層とは異なる組成を有する、
ことを特徴とする埋め込み型半導体光素子。
【請求項12】
請求項１１に記載の埋め込み型半導体光素子であって、前記複数の対構造は、３以上の対構造を含む、
ことを特徴とする埋め込み型半導体光素子。
【請求項13】
請求項１に記載の埋め込み型半導体光素子であって、
前記第２埋め込み層は、前記半導体基板の表面から見て、前記メサストライプ構造の頂部よりも低い位置に設けられる、
ことを特徴とする埋め込み型半導体光素子。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、埋め込み型半導体光素子に関する。
【背景技術】
【0002】
近年、モバイル端末やインターネットなどの通信機器の普及に伴い、光送受信モジュールに高速化及び大容量化が求められている。発振器から出射される連続光の変調には、電界吸収型変調器（ＥＡ（Electro-Absorption）変調器）が使用される。ＥＡ変調器は、チャープ（波動変調）が小さく、光信号のＯＮレベルとＯＦＦレベルの差である消光比が大きく、広域帯である、といった有利な特性を有することに加え、小型で低コストであることにより、幅広く用いられている。
【0003】
特許文献１には、埋め込みヘテロ構造（Buried Hetero structure：以下、ＢＨ構造、埋め込み型と記す）を有するＥＡ変調器が集積されたＥＡ変調器集積型半導体光素子が開示されている。ＢＨ構造は、活性層を含む多層からなるメサストライプ構造の両側に半絶縁性半導体層で埋め込まれている構造である。特許文献２には、メサストライプ構造の形成プロセスが開示されている。
【先行技術文献】
【特許文献】
【0004】
【文献】特開２０１２－１９０５３号公報
【文献】特開２０１３－６１６３２号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
光通信用、特に１．３μｍ、１．５５μｍ帯の埋め込み型半導体光素子はＩｎＰをベースとしており、埋め込み層には、Ｆｅなどが不純物として添加される半絶縁性のＩｎＰが用いられている。ＥＡ変調器の特性向上のためには、帯域を広くすることが重要である。帯域を広くするには、例えば、ＥＡ変調器の寄生容量を低減すればよい。寄生容量の低減は、ＥＡ変調器のメサストライプ構造の埋め込み層を厚くする又はメサストライプ構造の高さを高くすることで可能になる。そのような構造の一例として、特許文献１は、半導体埋め込み層がメサの高さを超えた高さまで成長される構造を開示している。しかしこの場合、埋め込み層は他の半導体多層と比べると非常に厚くなる。そして本願発明者等が検討した結果、成長後のＥＡ変調器表面を含むウエハ表面の全体には異物の発生が多くなることが分かった。
【0006】
またＥＡ変調器のさらなる高速応答化のためには、たとえばルテニウム（Ｒｕ）を不純物として埋め込み層に添加することが考えられる。Ｒｕが添加された埋め込み層は、ｐ型クラッド層の亜鉛（Ｚｎ）などのドーパントとの相互拡散を抑えることで、メサストライプ脇の寄生容量を減少させる効果が得られる。
【0007】
しかしながら、Ｒｕを添加した埋め込み層の形成には、より多くの異物の発生が見られた。図１は、埋め込み型半導体光素子の異物の発生とそれによる分割異常を示した平面図である。図２は、図１に示す埋め込み型半導体光素子の異物のI－I線断面の電子顕微鏡像と組成分析結果である。異物は多層成長後の素子表面に突起物として残ってしまい、結晶面の乱れの起点となる。埋め込み型半導体光素子１０はウエハ上で一度に多数作成し、その後各素子に分割・劈開することで形成される。劈開時においては、出射端面およびその逆の端面が略並行となるように劈開されることが望ましいが、異物１により正常な分割が妨げられ、例えば劈開線２で示されるように異常な位置で分割されうる。
【0008】
本願発明者等は、当該異物について異物断面（図１のI－I線断面図）の電子顕微鏡像と組成分析を実施したところ、図２に示すように、Ｉｎを核としているものが多いことを初めて見出した。これは、Ｒｕを添加した埋め込み層の形成において、低温成長かつ低Ｖ／ＩＩＩ比で行うことが必要であることが一因と考えられる。低温成長では、基板表面でのＩｎのマイグレーションが小さくなり、低Ｖ／ＩＩＩ比では、Ｖ族であるＰの供給が少ないため、Ｐと反応しないＩｎの量が増えることになる。結果として、Ｉｎ核が形成されやすくなることが考えられる。
【0009】
本発明は、異物の少ないＢＨ構造を有する埋め込み型半導体光素子を提供することを目的とする。
【課題を解決するための手段】
【0010】
（１） 本願の埋め込み型半導体光素子は、半導体基板と、前記半導体基板上に設けられた多重量子井戸層を含むメサストライプ部と、前記メサストライプ部の側部及び前記半導体基板の表面を覆うように設けられた埋め込み層と、前記メサストライプ部に通電するための電極と、を備える。当該埋め込み型半導体光素子では、前記埋め込み層は、前記半導体基板の表面側から、半絶縁性ＩｎＰで構成された第１埋め込み層と第２埋め込み層からなる対構造、及び半絶縁性ＩｎＰで構成された第３埋め込み層を上記の順序で含み、前記第２埋め込み層は、前記半導体基板の表面から見て、前記多重量子井戸層よりも高い位置に設けられ、前記第２埋め込み層はＩｎＧａＡｓ、ＩｎＡｌＡｓ、ＩｎＧａＡｌＡｓ、ＩｎＧａＡｓＰ、ＩｎＡｌＡｓＰの群から選ばれる一以上の層又は複数の組合せによる層である、ことを特徴とする。
【0011】
（２） （１）に記載の埋め込み型半導体光素子であって、前記第２埋め込み層は、前記メサ部の最上部よりも高い位置に設けられる、ことを特徴とする。
【0012】
（３） （１）又は（２）に記載の埋め込み型半導体光素子であって、前記第１埋め込み層の厚さが５μｍ以下である、ことを特徴とする。
【0013】
（４） （１）から（３）のいずれか一項に記載の埋め込み型半導体光素子であって、前記第２埋め込み層が、５ｎｍ以上の厚さを有する、ことを特徴とする。
【0014】
（５） （１）から（４）のいずれか一項に記載の埋め込み型半導体光素子であって、前記第２埋め込み層が、前記第１埋め込み層と格子整合して、臨界膜厚以下の厚さを有する、ことを特徴とする。
【0015】
（６） （１）から（５）のいずれか一項に記載の埋め込み型半導体光素子であって、前記第１および第３埋め込み層は、Ｆｅ又はＲｕが添加されたＩｎＰである、ことを特徴とする。
【0016】
（７） （１）から（６）のいずれか一項に記載の埋め込み型半導体光素子であって、前記第２埋め込み層は、該第２埋め込み層をｐ型又はｎ型伝導型にする不純物を含まない、ことを特徴とする。
【0017】
（８） （１）から（７）のいずれか一項に記載の埋め込み型半導体光素子であって、前記第２埋め込み層はＲｕを添加した層である、ことを特徴とする。
【0018】
（９） （１）から（８）のいずれか一項に記載の埋め込み型半導体光素子であって、前記半導体基板上にバッファ層を備える、ことを特徴とする。
【0019】
（１０） （１）から（９）のいずれか一項に記載の埋め込み型半導体光素子であって、前記対構造は複数の対構造を含む、ことを特徴とする。
【0020】
（１１） （１０）に記載の埋め込み型半導体光素子であって、前記複数の対構造の第２埋め込み層の各々は、ＩｎＧａＡｓ、ＩｎＡｌＡｓ、ＩｎＧａＡｌＡｓ、ＩｎＧａＡｓＰ、ＩｎＡｌＡｓＰの群から選ばれる一以上の層又は複数の組み合わせによる層で、前記複数の第２埋め込み層のうちの少なくとも一の層は、前記複数の第２埋め込み層のうちの他の層とは異なる組成を有する、ことを特徴とする。
【0021】
（１２） （１０）又は（１１）に記載の埋め込み型半導体光素子であって、前記複数の対構造の前記第２埋め込み層の各々はｐ型又はｎ型の伝導型を有し、前記複数の対構造のうちの一の対構造内の第２埋め込み層の伝導型は、前記一の対構造に隣接する対構造内の第２埋め込み層の伝導型とは異なる、ことを特徴とする。
【0022】
（１３） （１２）に記載の埋め込み型半導体光素子であって、前記複数の対構造は、3以上の偶数の対構造を含む、ことを特徴とする。
【0023】
本発明によれば、半絶縁性の埋め込み層３２に、Ｉｎ核が形成されないようにＩｎと反応する前記第２埋め込み層３１ｂが含まれているため、異物の少ない埋め込み型半導体光素子を提供することができる。ただし、半絶縁性のＩｎＰは前記多重量子井戸層の電気・光の閉じ込め性に優れ、ＩｎＰ以外の層で埋め込んだ場合は、電気・光学特性を劣化させてしまう恐れがある。そのため、前記第２埋め込み層３１ｂは、少なくとも前記多重量子井戸層を埋めるまでは成長させないことが重要である。
【図面の簡単な説明】
【0024】
【発明を実施するための形態】
【0025】
以下に、図面に基づき、本発明の実施形態を具体的かつ詳細に説明する。なお、実施形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。なお、以下に示す図は、あくまで、実施形態の実施例を説明するものであって、図の大きさと本実施例記載の縮尺は必ずしも一致するものではない。
【0026】
［第１の実施形態］
図３は、実施形態に係る埋め込み型半導体光素子の平面図である。埋め込み型半導体光素子１０は、半導体基板１６と、該半導体基板１６上でモノリシックに集積された発振器部１２及び変調器部１４を有する。埋め込み型半導体光素子１０はたとえば、変調器集積レーザのような変調器集積型半導体光素子である。発振器部１２はたとえば、分布帰還型半導体レーザ(Distributed Feedback Laser：ＤＦＢレーザのような半導体レーザであってよい。変調器部１４は、電界吸収型変調器（ＥＡ（Electro-Absorption）変調器）であってよい。
図３は、実施形態に係る埋め込み型半導体光素子の平面図である。埋め込み型半導体光素子１０は、半導体基板１６と、該半導体基板１６上でモノリシックに集積された発振器部１２及び変調器部１４を有する。埋め込み型半導体光素子１０はたとえば、変調器集積レーザのような変調器集積型半導体光素子である。発振器部１２はたとえば、分布帰還型半導体レーザ(Distributed Feedback Laser：ＤＦＢレーザのような半導体レーザであってよい。変調器部１４は、電界吸収型変調器（ＥＡ（Electro-Absorption）変調器）であってよい。
【0027】
発振器部１２は、駆動電流の注入によって連続光を出射する。変調器部１４は、前記の出射された連続光を変調することで、信号光を出力する。
【0028】
電界吸収型変調器は、チャープ（波長変調）が小さく、光信号のＯＮレベルとＯＦＦレベルの差である消光比が大きく、広域帯である、といった有利な特性を有する。それらに加え、電界吸収型変調器は、小型で低コストであること。そのため、電界吸収型変調器は、幅広く用いられている。本実施形態では、電界吸収型変調器の変調器長は１００μｍである。
【0029】
埋め込み型半導体光素子１０は、ＥＡ変調器集積型ＤＦＢレーザ素子である。ＥＡ変調器集積型ＤＦＢレーザ素子は、例えば、１．５５μｍ帯域での伝送速度４０Ｇｂｐｓ光伝送又は１．３μｍ帯で伝送速度５６Ｇｂｐｓ及び１０６Ｇｂｐｓ光伝送用に用いられる。
【0030】
【0031】
埋め込み型半導体光素子１０は、埋め込みヘテロ構造（Buried Hetero structure：ＢＨ構造）を有している。ＢＨ構造とは、光導波路を有するメサストライプ構造Ｍの両側を半絶縁性半導体層で埋め込んでいる構造をいう。ＢＨ構造は、横方向に光を閉じ込める効果が強く、遠視野パターン（ＦＦＰ：Far Field Pattern）がより円形となるので、光ファイバとの結合効率が高いという利点を有する。さらにＢＨ構造は、放熱性に優れており、広く用いられている。
【0032】
埋め込み型半導体光素子１０は、半導体基板１６を有する。半導体基板１６は、ｎ型の不純物がドープされた半導体（例えばｎ型ＩｎＰ）からなる。半導体基板１６は凸部１８を有する。凸部１８は、第１方向Ｄ１にストライプ状に延びる。凸部１８は、メサストライプ構造Ｍの少なくとも下端部を構成する。メサストライプ構造Ｍは、発振器部１２（半導体レーザ）を構成する第１メサストライプ構造Ｍ１を含む。メサストライプ構造Ｍは、変調器部１４を構成する第２メサストライプ構造Ｍ２を含む。
【0033】
埋め込み型半導体光素子１０は、凸部１８の上で第１方向Ｄ１にストライプ状に延びる多重量子井戸層（Multiple-Quantum Well：ＭＱＷ）２０を有する。多重量子井戸層２０は、ｐ型又はｎ型の不純物がドープされていない真正半導体からなる。本実施形態では、多重量子井戸層２０は、複数の井戸層と障壁層で構成される構造であり、多重量子井戸層２０の合計膜厚が０．３５μｍである。多重量子井戸層２０は、メサストライプ構造Ｍの一部を構成する。半導体レーザ（第１メサストライプ構造Ｍ１）では、多重量子井戸層２０は活性層である。変調器部１４（第２メサストライプ構造Ｍ２）では、多重量子井戸層２０は吸収層である。変調器部１４のＭＱＷ層に電界が印加されると、ＭＱＷ層における光の吸収端が長波長側へシフトする量子閉じ込めシュタルク効果（Quantum Confinement Stark Effect：ＱＣＳＥ）が得られる。ＥＡ変調器は、ＱＣＳＥを利用して光を変調する。ＭＱＷ層の上下には、ＩｎＧａＡｓＰからなる光ガイド層（図示せず）が設けられる。なお、発振器部１２と変調部１４の多重量子井戸層２０では、組成波長、井戸層厚、及び障壁層厚はそれぞれ異なる。
【0034】
発振器部１２では、多重量子井戸層２０（活性層）の上に回折格子層２２が設けられる。回折格子層２２は、ＩｎＧａＡｓＰからなる。メサストライプ構造Ｍは、多重量子井戸層２０（発振器部１２では回折格子層２２）の上で第１方向Ｄ１にストライプ状に延びるクラッド層２４を含む。クラッド層２４は、ｐ型の不純物である亜鉛（Ｚｎ）がドープされた半導体（ｐ型ＩｎＰ）からなる。メサストライプ構造Ｍは、コンタクト層２６を含む。コンタクト層２６は、ｐ型ＩｎＧａＡｓＰ層及びｐ型ＩｎＧａＡｓ層からなり、それぞれ、ｐ型の不純物（Ｚｎ）がドープされている。
【0035】
埋め込み型半導体光素子１０は、埋め込み層３２を有する。埋め込み層３２は、第１埋め込み層３１ａ、第２埋め込み層３１ｂ及び第３埋め込み層３１ｃを少なくとも含むことを特徴とする。
【0036】
第１埋め込み層３１ａは、半絶縁性半導体であり、Ｒｕが添加されるＩｎＰである。第１埋め込み層３１ａは、半導体基板１６の上面に設けられる。
【0037】
埋め込み層３２は、第１埋め込み層３１ａの上面に、ＩｎＧａＡｓ、ＩｎＡｌＡｓ、ＩｎＧａＡｌＡｓ、ＩｎＧａＡｓＰ、ＩｎＡｌＡｓＰの群のいずれから選ばれる一つである第２埋め込み層３１ｂを有する。ただし、第２埋め込み層３１ｂはＩｎＰである第１埋め込み層３１ａと比べると屈折率が高く、第２埋め込み層３１ｂが量子井戸層２０（ＭＱＷ）と同じ高さにある場合は、量子井戸層２０を導波する光が第２埋め込み層３１ｂ側に広がり、量子井戸層２０光閉じ込め性が低下し、光学特性が劣化する恐れがある。そのため、第２埋め込み層３１ｂは、少なくとも半絶縁性ＩｎＰがＭＱＷを埋めるまでは成長させないことが重要である。なお、ここでは第２埋め込み層３２ｂはアンドープ層とした
【0038】
第１埋め込み層３１ａのメサストライプ構造Ｍから離れた平坦部で定義される埋め込み層膜厚（ＨＢＨ１）は、メサストライプ構造の多重量子井戸層２０の上面の高さ（ＨＭ１）以上とする。本実施形態では、ＨＢＨ１は２μｍとした。
【0039】
埋め込み層３２はまた、第２埋め込み層３１ｂの上面に、Ｒｕが不純物として添加されるＩｎＰからなる第３埋め込み層３１ｃを有する。
【0040】
埋め込み層３２は、メサストライプ構造Ｍの両側に、第１方向Ｄ１に直交する第２方向Ｄ２に隣接して、埋め込みヘテロ構造を構成する。
【0041】
埋め込み層３２の上面は、メサストライプ構造Ｍの上面に隣接して、（１１１）面の面方位に沿って傾斜する傾斜部３４を有する。埋め込み層３２の上面は、傾斜部３４の外側に、水平面ＨＰに平行に拡がる平坦部３６を有する。
【0042】
本実施形態によれば、埋め込み層３２は、該埋め込み層３２内部でのＩｎ核の形成を防止するため、Ｉｎと反応する第２埋め込み層３１ｂを有する。その結果、異物の少ない埋め込み型半導体光素子を提供することができる。
【0043】
メサストライプ構造Ｍ及び埋め込み層３２は、パッシベーション膜３８によって覆われている。パッシベーション膜３８は、スルーホール４０を有する。スルーホール４０内では、メサストライプ構造Ｍ（コンタクト層２６）の上面と、該メサストライプ構造Ｍに隣接する埋め込み層３２の上面の一部（傾斜部３４）が露出する。パッシベーション膜３８の上に、発振器部１２の電極４２及び変調器部１４の電極４４が設けられる。電極４２，４４は、スルーホール４０内でコンタクト層２６と電気的に接続している。電極４４は、延伸部４４ａ、パッド部４４ｂ及び接続部４４ｃを含む。パッド部４４ｂとパッシベーション膜３８の間には、寄生容量を軽減するために、ＳｉＯ２からなる絶縁膜４６が形成されている。埋め込み型半導体光素子１０は、光が出射する端面には反射防止膜（図示せず）を有し、反対側の端面には高反射膜（図示せず）を有する。
【0044】
埋め込み型半導体光素子１０の製造プロセスでは、図４Ａに示す第１メサストライプ構造Ｍ１を形成するための第１結晶成長が行なわれる。詳しくは、半導体基板１６上に、光ガイド層、多重量子井戸層２０（活性層）及び回折格子層２２が、有機金属気相成長法（Metal-Organic Chemical Vapor Deposition：ＭＯ－ＣＶＤ）によって形成される。多重量子井戸層２０（ＭＱＷ層）は、ＩｎＧａＡｓＰからなる井戸層及び障壁層を交互に積層することによって形成される。発振器部１２の多重量子井戸層２０（活性層）のフォトルミネッセンス波長が１５５５ｎｍ付近になるように、構成するＩｎＧａＡｓＰの組成が調整される。第１結晶成長においては、最初の成長の前に任意でバッファ層が半導体基板１６上に設けられてもよい。
【0045】
そして、プラズマ気相成長法（Plasma Chemical Vapor Deposition：プラズマＣＶＤ）によって、図示しない窒化シリコン膜（ＳｉＮ膜）が形成され、第１メサストライプ構造Ｍ１となる領域のＳｉＮ膜が残るようにパターニングが行われ、このＳｉＮ膜をエッチングマスクとして、ドライエッチング及びウエットエッチングが行われる。
【0046】
埋め込み型半導体光素子１０の製造プロセスでは、図３に示す第２メサストライプ構造Ｍ２を形成するための第２結晶成長が行われる。詳しくは、半導体基板１６上に、光ガイド層、多重量子井戸層２０（吸収層）が、ＭＯ－ＣＶＤによって形成される。発振器部１２と変調器部１４はバットジョイントにより光学的に接続される。変調器部１４の多重量子井戸層２０（吸収層）のフォトルミネッセンス波長が１４９５ｎｍ付近になるように、構成するＩｎＧａＡｓＰの組成が調整される。変調器部１４の多重量子井戸層２０には、ＩｎＧａＡｓＰ系材料が用いているが、ＩｎＧａＡｌＡｓ系材料を用いて形成されてもよい。
【0047】
その後、発振器部１２の回折格子層２２に干渉露光法によって回折格子（grating）を形成する。回折格子を形成後、さらに、発振器部１２及び変調器部１４のそれぞれの一部を構成するように、クラッド層２４及びコンタクト層２６を形成する。ｐ型ドーパントとしての不純物にはＺｎが用いられる。
【0048】
その後、発振器部１２及び変調器部１４を含むメサストライプ構造Ｍの上方にシリコン酸化膜（ＳｉＯ２膜）が形成される。その後、ＳｉＯ２膜をエッチングマスクとして、ドライエッチング又はウエットエッチングによって、半導体基板１６の表層までを除去することにより、幅が１．３μｍであるメサストライプ構造Ｍが形成される。例えば、多重量子井戸層２０の下面から１．５μｍ下方まで、半導体基板１６の表層が除去される。
【0049】
埋め込み型半導体光素子１０は、メサストライプ構造Ｍの両側に、埋め込み層３２を有する。埋め込み層３２は、第１埋め込み層３１ａ、第２埋め込み層３１ｂ及び第３埋め込み層３１ｃを少なくとも含むことを特徴とする。
【0050】
Ｒｕが不純物として添加されるＩｎＰからなる第１埋め込み層３１ａがＭＯ－ＣＶＤを用いて形成される。第１埋め込み層３１ａのメサストライプ構造Ｍから離れた平坦部で定義される埋め込み層膜厚（ＨＢＨ１）は、メサストライプ構造の多重量子井戸層２０の上面の高さ（ＨＭ１）以上とする。本実施例では２μｍとした。
【0051】
次に、続いて、伝導型を与えるような不純物を含まないＩｎＧａＡｓからなる第２埋め込み層３１ｂが、ＭＯ－ＣＶＤを用いて形成される。第２埋め込み層３１ｂの埋め込み膜厚は１０ｎｍとした。埋め込み膜厚が５ｎｍより薄い場合、異物の発生が抑制できない恐れがある。本願発明者等の鋭意検討により５ｎｍ以上が望ましいことが判った。
【0052】
したがって、第２埋め込み層３１ｂの埋め込み膜厚は、５ｎｍ以上から第１埋め込み層３１ａに格子整合する臨界膜厚以下の膜厚とする。また臨界膜厚以下でありかつ安定した製造歩留りを鑑みると５００ｎｍ以下が好ましい。さらに、光学的な影響を鑑みて５０ｎｍ以下がより好ましい。本願では、臨界膜厚とは、膜がコヒーレントに（転位が発生することなく）成長する最大の厚さを意味するものとする。
【0053】
また、該当第２埋め込み層３１ｂは、ＩｎＧａＡｓ、ＩｎＡｌＡｓ、ＩｎＧａＡｌＡｓ、ＩｎＧａＡｓＰ、ＩｎＡｌＡｓＰの群のいずれから選ばれる一つである。
【0054】
また、第２埋め込み層３１ｂの伝導性は、好ましくは伝導型を与えるような不純物を含まない高抵抗が好ましいが伝導型であっても構わない。ただし、伝導型とする場合は、クラッド層２４とは逆の伝導型が好ましい。またＲｕ、Ｆｅなどを添加しても構わない。
【0055】
続いて、メサストライプ構造Ｍの両側に、Ｒｕが不純物として添加されるＩｎＰからなる埋め込み層３１ｃがＭＯ－ＣＶＤを用いて形成される。埋め込み層３１ｃの厚さは４μｍとした。
【0056】
本実施形態によれば、ＢＨ構造を有する埋め込み型半導体光素子１０は、埋め込み層３２に、該埋め込み層３２内でのＩｎ核の形成を抑制するため、Ｉｎと反応する第２埋め込み層３１ｂを有する。その結果、異物の少ない埋め込み型半導体光素子を提供することができる。
【0057】
ウエハの表面全体に、パッシベーション膜３８が形成される。さらに、変調器部１４の電極４４のパッド部４４ｂとなる領域を含むように、ＳｉＯ２からなる絶縁膜４６が形成される。絶縁膜４６によって、寄生容量が低減される。その後、パッシベーション膜３８に、発振器部１２及び変調器部１４となる領域それぞれの一部の領域をウエットエッチングにより除去して、スルーホール４０が形成される。発振器部１２及び変調器部１４それぞれのスルーホール４０を覆うように、ＥＢ（Electron Beam）蒸着法及びイオンミリングにより、電極４２，４４がそれぞれ形成される。
【0058】
その後、ウエハの下面を、ウエハの厚みが１００μｍ程度になるまで研磨加工し、電極５０を形成し、ウエハ工程が完了する。さらに、ウエハをバー状に劈開し、変調器部１４側の端面に反射防止膜を形成し、発振器部１２側の端面に高反射膜を形成し、さらに、チップ状態に劈開することにより、埋め込み型半導体光素子１０は完成する。
【0059】
ここで第２埋め込み層３１ｂにより異物の発生を抑制するメカニズムについて説明する。図１，２で説明したとおりＩｎＰの埋め込み層を形成するプロセスにおいて、ＩｎがＰと反応せずにＩｎの塊として残ることが異物の主要因だと本願発明者等は考えている。ＩｎＰ埋め込み層を厚く成長する場合は、Ｉｎの塊もそれに比例して大きくなり、劈開に影響するほどの大きさとなっている。そこでＩｎＰの成長において、よりＩｎと反応性の高いＩｎＧａＡｓ、ＩｎＡｌＡｓ、ＩｎＧａＡｌＡｓ、ＩｎＧａＡｓＰ、ＩｎＡｌＡｓＰの群のいずれから選ばれる一つである第２埋め込み層３１ｂを成長させることで、反応せずに残っていたＩｎ（又はその塊）が第２埋め込み層３１ｂを形成する材料として使われ、Ｉｎの塊（異物）の発生を抑制していると考えられる。本願発明者等の鋭意検討によりＩｎＰの膜厚が５μｍを超えると異物の発生が多くなり、製造歩留りに影響を及ぼす。そのため、連続したＩｎＰの厚さは５μｍ以下に抑える必要がある。なおウエハ面内の製造ばらつきを加味すると、３．５μｍ以下とするより高い歩留りが得られる。
【0060】
本願発明者等は、比較例としてＲｕを添加したＩｎＰ埋め込み層のみで形成した埋め込み型半導体光素子を作製した。埋め込み層厚は平坦部で６μｍである。比較例に係る構造ではウエハ辺りの金属顕微鏡で目視できるレベルの大きさの異物は数百個のオーダーであった。一方、本実施形態に係る埋め込み型半導体光素子では、トータルの埋め込み層は同じほぼ６μｍであるが、異物は数十個のオーダーで一桁も異物の発生を抑制することができた。なお、本説明はあくまで本願発明者等の推定であり、他のメカニズムにより異物の発生を抑制している可能性もあるが、いずれにしても第２埋め込み層３１ｂを挟むことで異物の発生を十分に抑制することが出来る。
【0061】
［第２の実施形態］
図５Ａは、図３に示す第２の実施形態の埋め込み型半導体光素子１０のII－II線断面図である。図５Ｂは、図３に示す第２の実施形態の埋め込み型半導体光素子１０のIII－III線断面図である。第２の実施形態は第２埋め込み層３１ｂの位置が異なる点のみ第１の実施形態と異なる。
図５Ａは、図３に示す第２の実施形態の埋め込み型半導体光素子１０のII－II線断面図である。図５Ｂは、図３に示す第２の実施形態の埋め込み型半導体光素子１０のIII－III線断面図である。第２の実施形態は第２埋め込み層３１ｂの位置が異なる点のみ第１の実施形態と異なる。
【0062】
埋め込み型半導体光素子１０は、埋め込み層３２を有する。埋め込み層３２は、第１埋め込み層３１ａ、第２埋め込み層３１ｂ及び第３埋め込み層３１ｃを少なくとも含むことを特徴とする。
【0063】
まず、第１埋め込み層３１ａは、半絶縁性半導体であり、Ｒｕが添加されるＩｎＰである。第１埋め込み層３１ａは、半導体基板１６の上面に設けられる。
【0064】
埋め込み層３２、第１埋め込み層３１ａの上面に、ＩｎＧａＡｓ、ＩｎＡｌＡｓ、ＩｎＧａＡｌＡｓ、ＩｎＧａＡｓＰ、ＩｎＡｌＡｓＰの群のいずれから選ばれる一つである第２埋め込み層３１ｂを有する。第２埋め込み層３１ｂの厚さは１０ｎｍとし、Ｓｉを不純物として添加したｎ型半導体層とした。
【0065】
第１埋め込み層３１ａのメサストライプ構造Ｍから離れた平坦部で定義される埋め込み層膜厚（ＨＢＨ２）は、メサストライプ構造のコンタクト層２６の上面の高さ（ＨＭ２）以上とする。つまり第２埋め込み層３１ｂは、メサストライプ構造Ｍの最上部よりも高い位置に設けられる。本実施例では、ＨＢＨ２は３．５μｍとした。
【0066】
埋め込み層３２はまた、第２埋め込み層３１ｂの上面に、Ｒｕが不純物として添加されるＩｎＰからなる第３埋め込み層３１ｃを有する。第３埋め込み層３１ｃの厚さは２．５μｍとした。
【0067】
本実施形態によれば、埋め込み層３２は、該埋め込み層３２内でのＩｎ核の形成を抑制するため、Ｉｎと反応する第２埋め込み層３１ｂを有する。その結果、異物の少ない埋め込み型半導体光素子を提供することができる。さらに本実施形態では、第１の実施形態と比較して、第２埋め込み層３１ｂが多重量子井戸層２０から離れている。その結果、多重量子井戸層２０への光の閉じ込めがより強くなる。
【0068】
［第３の実施形態］
図６Ａは、図３に示す第３の実施形態の埋め込み型半導体光素子１０のＩＩ－ＩＩ線断面図である。図５Ｃは、図３に示す第３の実施形態の埋め込み型半導体光素子１０のＩＩＩ－ＩＩＩ線断面図である。第３の実施形態は埋め込み層３２の構成が異なる点のみ第１の実施形態と異なる。
図６Ａは、図３に示す第３の実施形態の埋め込み型半導体光素子１０のＩＩ－ＩＩ線断面図である。図５Ｃは、図３に示す第３の実施形態の埋め込み型半導体光素子１０のＩＩＩ－ＩＩＩ線断面図である。第３の実施形態は埋め込み層３２の構成が異なる点のみ第１の実施形態と異なる。
【0069】
埋め込み型半導体光素子１０は、埋め込み層３２を有する。埋め込み層３２は、第１埋め込み層３１ａ、第２埋め込み層３１ｂ、第３埋め込み層３１ｃ、第４埋め込み層３１ｄ及び、第５埋め込み層３１ｅを少なくとも含むことを特徴とする。第１埋め込み層３１ａと第２埋め込み層３１ｂ、及び、第３埋め込み層３１ｃと第４埋め込み層３１ｄは、それぞれ対構造を構成する。
【0070】
まず、第１埋め込み層３１ａは、半絶縁性半導体であり、Ｒｕが添加されるＩｎＰである。第１埋め込み層３１ａは、半導体基板１６の上面に設けられる。
【0071】
次に埋め込み層３２は、第１埋め込み層３１ａの上面に、ＩｎＧａＡｓ、ＩｎＡｌＡｓ、ＩｎＧａＡｌＡｓ、ＩｎＧａＡｓＰ、ＩｎＡｌＡｓＰの群のいずれから選ばれる一つである第２埋め込み層３１ｂを有する。第２埋め込み層３１ｂの厚さは５ｎｍとした。また不純物は添加していない。第１の実施形態同様に、第２埋め込み層３１ｂは、少なくとも半絶縁性ＩｎＰがＭＱＷを埋めるまでは成長させないことが重要である。
【0072】
第１埋め込み層３１ａのメサストライプ構造Ｍから離れた平坦部で定義される埋め込み層膜厚（ＨＢＨ１）は、メサストライプ構造の多重量子井戸層２０の上面の高さ（ＨＭ１）以上とする。本実施形態では２μｍとした。
【0073】
次に埋め込み層３２は、第２埋め込み層３１ｂの上面に、Ｒｕが不純物として添加されるＩｎＰからなる第３埋め込み層３１ｃを有する。第３埋め込み層３１ｃの厚さは２μｍとした。
【0074】
次に埋め込み層３２は、第３埋め込み層３１ｃの上面に、ＩｎＧａＡｓ、ＩｎＡｌＡｓ、ＩｎＧａＡｌＡｓ、ＩｎＧａＡｓＰ、ＩｎＡｌＡｓＰの群のいずれから選ばれる一つである第４埋め込み層３１ｄを有する。第４埋め込み層３１ｄの厚さは５ｎｍとした。また不純物は添加していない。
【0075】
次に埋め込み層３２は、第４埋め込み層３１ｄの上面に、Ｒｕが不純物として添加されるＩｎＰからなる第５埋め込み層３１ｅを有する。第５埋め込み層３１ｅの厚さは２μｍとした。
【0076】
本実施形態によれば、埋め込み層３２は、該埋め込み層３２内でのＩｎ核の形成を防止するため、Ｉｎと反応する第２埋め込み層３１ｂ及び第４埋め込み層３１ｄを有する。その結果、異物の少ない埋め込み型半導体光素子を提供することができる。本実施形態では、複数の第２埋め込み層３１ｂが存在することで、異物の原因となる未反応のＩｎをより多く取り込むことで、異物の生成がさらに抑制される。
【0077】
本実施形態では、埋め込み層３２は、第１埋め込み層３１ａ、第２埋め込み層３１ｂ、第３埋め込み層３１ｃ、第４埋め込み層３１ｄ、及び第５埋め込み層３１ｅを有するが、埋め込み層３２は、第１埋め込み層と第２埋め込み層からなる対構造を複数有してよい。また各対構造内の第２第２埋め込み層の組成はそれぞれ異なってよい。
【0078】
本発明は、上述した実施形態に限定されるものではなく種々の変形が可能である。例えば、実施形態で説明した構成は、実質的に同一の構成、同一の作用効果を奏する構成又は同一の目的を達成することができる構成で置き換えることができる。たとえば本願においては、埋め込み層に添加する不純物としてＲｕが例示されているが、たとえばＦｅのような他の種類の金属であっても、本願発明は機能し得ることに留意して欲しい。
【符号の説明】
【0079】
１ 異物、２ 劈開線、１０ 埋め込み型半導体光素子、１２ 発振器部、１４ 変調器部、１６ 半導体基板、１８ 凸部、２０ 多重量子井戸層、２２ 回折格子層、２４ クラッド層、２６ コンタクト層、３１ａ 第１埋め込み層、３１ｂ 第２埋め込み層、３１ｃ 第３埋め込み層、３１ｄ 第４埋め込み層、３１ｅ 第５埋め込み層、３２ 埋め込み層、３４ 傾斜部、３６ 平坦部、３８ パッシベーション膜、４０ スルーホール、４２ 電極、４４ 電極、４４ａ 延伸部、４４ｂ パッド部、４４ｃ 接続部、４６ 絶縁膜、５０ 電極。
【図1】
【図2】
【図3】
【図4A】
【図4B】
【図5A】
【図5B】
【図6A】
【図6B】