特許 7457717 ディスプレイパネル及び表示装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-03-19

(45)【発行日】2024-03-28

(54)【発明の名称】ディスプレイパネル及び表示装置

(51)【国際特許分類】

   G09F 9/00 20060101AFI20240321BHJP

   G09F 9/30 20060101ALI20240321BHJP

   H10K 50/10 20230101ALI20240321BHJP

   H10K 59/10 20230101ALI20240321BHJP

【ＦＩ】

G09F9/00 346D

G09F9/30 308Z

G09F9/30 330

G09F9/30 338

G09F9/30 365

H10K50/10

H10K59/10

【請求項の数】 9

(21)【出願番号】P 2021542514

(86)(22)【出願日】2020-07-20

(65)【公表番号】

(43)【公表日】2022-10-17

(86)【国際出願番号】 CN2020103058

(87)【国際公開番号】W WO2021258457

(87)【国際公開日】2021-12-30

【審査請求日】2021-07-21

(31)【優先権主張番号】202010571270.3

(32)【優先日】2020-06-22

(33)【優先権主張国・地域又は機関】CN

(73)【特許権者】

【識別番号】517333336

【氏名又は名称】武漢華星光電半導体顕示技術有限公司

【氏名又は名称原語表記】ＷＵＨＡＮ ＣＨＩＮＡ ＳＴＡＲ ＯＰＴＯＥＬＥＣＴＲＯＮＩＣＳ ＳＥＭＩＣＯＮＤＵＣＴＯＲ ＤＩＳＯＬＡＹ ＴＥＣＨＮＯＬＯＧＹ ＣＯ．，ＬＴＤ

【住所又は居所原語表記】３０５ Ｒｏｏｍ，Ｂｕｉｌｄｉｎｇ Ｃ５ Ｂｉｏｌａｋｅ ｏｆ Ｏｐｔｉｃｓ Ｖａｌｌｅｙ，Ｎｏ．６６６ Ｇａｏｘｉｎ Ａｖｅｎｕｅ，．Ｗｕｈａｎ Ｅａｓｔ Ｌａｋｅ Ｈｉｇｈ－ｔｅｃｈ Ｄｅｖｅｌｏｐｍｅｎｔ Ｚｏｎｅ Ｗｕｈａｎ，Ｈｕｂｅｉ ４３００７９ Ｃｈｉｎａ

(74)【代理人】

【識別番号】100204386

【弁理士】

【氏名又は名称】松村 啓

(72)【発明者】

【氏名】▲趙▼ 慧慧

(72)【発明者】

【氏名】▲鮮▼于 文旭

【審査官】新井 重雄

(56)【参考文献】

【文献】国際公開第２０１９／２２０２７８（ＷＯ，Ａ１）

【文献】中国特許出願公開第１０７２５６８７０（ＣＮ，Ａ）

【文献】中国特許出願公開第１１０２１１５２５（ＣＮ，Ａ）

【文献】国際公開第２０１９／２１５５３０（ＷＯ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０９Ｆ ９／００

Ｇ０９Ｆ ９／３０

Ｈ１０Ｋ ５０／１０

Ｈ１０Ｋ ５９／１０

(57)【特許請求の範囲】

【請求項1】

ディスプレイパネルであって、
第１の基板、前記第１の基板上に位置する第１の駆動回路層、前記第１の駆動回路層上に位置する第２の基板、前記第２の基板上に位置する第２の駆動回路層、前記第２の駆動回路層上に位置する画素電極層、ゲートドライバと前記ディスプレイパネルのバインディング層とを接続する第１のファンアウト配線、及びソースドライバと前記ディスプレイパネルのバインディング層とを接続する第２のファンアウト配線を含み、
前記第１の駆動回路層中の前記ゲートドライバ及び前記ソースドライバの前記第１の基板上における正投影が、前記ディスプレイパネルの表示エリア内に位置し、
前記第１の駆動回路層は、前記ディスプレイパネルの少なくとも一側に位置する前記ゲートドライバを含み、前記ゲートドライバは、少なくとも１つのゲート駆動ユニットを含み、１つの前記ゲート駆動ユニットは第１のビアを介して少なくとも１本の前記第２の駆動回路層の走査ラインに電気的に接続され、
前記第１の駆動回路層は、前記ディスプレイパネルの少なくとも一側に位置する前記ソースドライバを含み、前記ソースドライバは、少なくとも１つのソース駆動ユニットを含み、１つの前記ソース駆動ユニットは第２のビアを介して少なくとも１本の前記第２の駆動回路層のデータラインに電気的に接続され、
前記第１のファンアウト配線は第３のビアを介して前記ゲートドライバに電気的に接続され、前記第２のファンアウト配線は第４のビアを介して前記ソースドライバに電気的に接続され、
前記第１のビア及び前記第２のビアは前記第２の基板及び一部の前記第２の駆動回路層を貫通しており、
前記第１のビア及び前記第２のビアは前記ディスプレイパネルのエッジに近接して設置される、
ディスプレイパネル。

【請求項2】

前記第２の駆動回路層は、前記第２の基板上に位置する活性層、前記活性層上に位置するゲート絶縁層、前記ゲート絶縁層上に位置するゲート層、前記ゲート層上に位置する層間絶縁膜、前記層間絶縁膜上に位置するソースドレイン層、及び前記ソースドレイン層上に位置する平坦層を含み、
前記第１のビアは前記ゲート絶縁層及び前記第２の基板を貫通しており、前記第２のビアは前記層間絶縁膜、前記ゲート絶縁層及び前記第２の基板を貫通している、請求項１に記載のディスプレイパネル。

【請求項3】

前記第１のファンアウト配線と前記第２のファンアウト配線は前記第１の基板内に位置する、請求項１に記載のディスプレイパネル。

【請求項4】

前記第３のビア及び前記第４のビアは前記第１の駆動回路層及び前記第１の基板を貫通している、請求項３に記載のディスプレイパネル。

【請求項5】

前記第１の駆動回路層は、前記ディスプレイパネルの第１の側辺に位置する第１のゲートドライバ、及び前記ディスプレイパネルの第３の側辺に位置する第２のゲートドライバ、及び前記ディスプレイパネルの第２の側辺に位置する第１のソースドライバを含み、
前記ディスプレイパネルのバインディング層の前記第１の駆動回路層上における正投影が、前記第１のゲートドライバ、前記第２のゲートドライバ、及び前記第１のソースドライバにより囲まれた領域内に位置する、請求項１に記載のディスプレイパネル。

【請求項6】

前記ゲートドライバ及び前記ソースドライバは、前記ディスプレイパネルの隣接する画素ユニットの間の非画素エリアに位置する、請求項１に記載のディスプレイパネル。

【請求項7】

前記第１の基板及び前記第２の基板はフレキシブル材で構成され、前記第１の基板及び前記第２の基板の厚さが１ミクロン～１０ミクロンである、請求項１に記載のディスプレイパネル。

【請求項8】

前記ディスプレイパネルは、前記第２の駆動回路層上に位置する発光デバイス層及び前記発光デバイス層上に位置するパッケージ層をさらに含む、請求項１に記載のディスプレイパネル。

【請求項9】

請求項１～８のいずれか一項に記載のディスプレイパネル、及び前記ディスプレイパネル上に位置する偏光板層及びカバープレート層を含む表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

本願は表示分野に関し、特にディスプレイパネル及び表示装置に関する。

【背景技術】

【0002】

表示産業の技術の発展に伴って、ユーザーのディスプレイパネルの外観設計への要件がますます高くなり、例えば狭額縁の設計である。

【0003】

従来の携帯電話用ディスプレイパネルの下額縁は一般にＣＯＦ（Ｃｈｉｐ ｏｎ ＦＰＣ）又はＣＯＰ（Ｃｈｉｐ ｏｎ Ｐｉ）のプロセスを採用して駆動チップの位置を設定し、ディスプレイパネルの下額縁の間隔をより小さくする。しかし、屈曲エリア及びディスプレイパネルの両側に位置するＧＯＡ回路はまだ一定の間隔を占めており、さらに額縁の縮小を実現できない。

【0004】

従って、上記技術的問題を解決するために、ディスプレイパネルが緊急に必要とされる。

【発明の概要】

【発明が解決しようとする課題】

【0005】

本願は、ディスプレイパネル及び表示装置を提供し、それにより、従来のディスプレイパネルの額縁の間隔が大きすぎるという技術的問題を解決する。

【課題を解決するための手段】

【0006】

本願は、ディスプレイパネルを提供し、第１の基板、前記第１の基板上に位置する第１の駆動回路層、前記第１の駆動回路層上に位置する第２の基板、前記第２の基板上に位置する第２の駆動回路層、及び前記第２の駆動回路層上に位置する画素電極層を含み、
前記第１の駆動回路層中のゲートドライバ及びソースドライバの前記第１の基板上における正投影が、前記ディスプレイパネルの表示エリア内に位置する。

【0007】

本願のディスプレイパネルにおいて、前記第１の駆動回路層は、前記ディスプレイパネルの少なくとも一側に位置する前記ゲートドライバを含み、前記ゲートドライバは少なくとも１つのゲート駆動ユニットを含み、１つの前記ゲート駆動ユニットは第１のビアを介して少なくとも１本の前記第２の駆動回路層の走査ラインに電気的に接続され、
前記第１の駆動回路層は、前記ディスプレイパネルの少なくとも一側に位置する前記ソースドライバを含み、前記ソースドライバは少なくとも１つのソース駆動ユニットを含み、１つの前記ソース駆動ユニットは第２のビアを介して少なくとも１本の前記第２の駆動回路層のデータラインに電気的に接続され、
前記第１のビア及び前記第２のビアは前記第２の基板及び一部の前記第２の駆動回路層を貫通している。

【0008】

本願のディスプレイパネルにおいて、前記第２の駆動回路層は、前記第２の基板上に位置する活性層、前記活性層上に位置するゲート絶縁層、前記ゲート絶縁層上に位置するゲート層、前記ゲート層上に位置する層間絶縁膜、前記層間絶縁膜上に位置するソースドレイン層、及び前記ソースドレイン層上に位置する平坦層を含み、
前記第１のビアは前記ゲート絶縁層及び前記第２の基板を貫通しており、前記第２のビアは前記層間絶縁膜、前記ゲート絶縁層及び前記第２の基板を貫通している。

【0009】

本願のディスプレイパネルにおいて、前記第１のビア及び前記第２のビアは前記ディスプレイパネルのエッジに近接して設置される。

【0010】

本願のディスプレイパネルにおいて、前記ディスプレイパネルは、前記ゲートドライバと前記ディスプレイパネルのバインディング層とを接続する第１のファンアウト配線、及び前記ソースドライバと前記ディスプレイパネルのバインディング層とを接続する第２のファンアウト配線をさらに含み、
前記第１のファンアウト配線は第３のビアを介して前記ゲートドライバに電気的に接続され、前記第２のファンアウト配線は第４のビアを介して前記ソースドライバに電気的に接続され、
前記第１のファンアウト配線と前記第２のファンアウト配線は前記第１の基板内に位置する。

【0011】

本願のディスプレイパネルにおいて、前記第３のビア及び前記第４のビアは前記第１の駆動回路層及び前記第１の基板を貫通している。

【0012】

本願のディスプレイパネルにおいて、前記第１の駆動回路層は、前記ディスプレイパネルの第１の側辺に位置する第１のゲートドライバ、前記ディスプレイパネルの第３の側辺に位置する第２のゲートドライバ、及び前記ディスプレイパネルの第２の側辺に位置する第１のソースドライバを含み、
前記ディスプレイパネルのバインディング層の前記第１の駆動回路層上における正投影が、前記第１のゲートドライバ、前記第２のゲートドライバ、及び前記第１のソースドライバにより囲まれた領域内に位置する。

【0013】

本願のディスプレイパネルにおいて、前記ゲートドライバ及び前記ソースドライバは、前記ディスプレイパネルの隣接する画素ユニットの間の非画素エリアに位置する。

【0014】

本願のディスプレイパネルにおいて、前記第１の基板及び前記第２の基板はフレキシブル材で構成され、前記第１の基板及び前記第２の基板の厚さが１ミクロン～１０ミクロンである。

【0015】

本願のディスプレイパネルにおいて、前記ディスプレイパネルは、前記第２の駆動回路層上に位置する発光デバイス層及び前記発光デバイス層上に位置するパッケージ層をさらに含む。

【0016】

本願は、表示装置をさらに提案し、前記表示装置はディスプレイパネル、並びに前記ディスプレイパネル上に位置する偏光板層及びカバープレート層を含み、前記ディスプレイパネルは第１の基板、前記第１の基板上に位置する第１の駆動回路層、前記第１の駆動回路層上に位置する第２の基板、前記第２の基板上に位置する第２の駆動回路層、及び前記第２の駆動回路層上に位置する画素電極層を含み、
前記第１の駆動回路層中のゲートドライバ及びソースドライバの前記第１の基板上における正投影が、前記ディスプレイパネルの表示エリア内に位置する。

【0017】

本願の表示装置において、前記第１の駆動回路層は前記ディスプレイパネルの少なくとも一側に位置する前記ゲートドライバを含み、前記ゲートドライバは少なくとも１つのゲート駆動ユニットを含み、１つの前記ゲート駆動ユニットは第１のビアを介して少なくとも１本の前記第２の駆動回路層の走査ラインに電気的に接続され、
前記第１の駆動回路層は、前記ディスプレイパネルの少なくとも一側に位置する前記ソースドライバを含み、前記ソースドライバは少なくとも１つのソース駆動ユニットを含み、１つの前記ソース駆動ユニットは第２のビアを介して少なくとも１本の前記第２の駆動回路層のデータラインに電気的に接続され、
前記第１のビア及び前記第２のビアは前記第２の基板及び一部の前記第２の駆動回路層を貫通している。

【0018】

本願の表示装置において、前記第２の駆動回路層は、前記第２の基板上に位置する活性層、前記活性層上に位置するゲート絶縁層、前記ゲート絶縁層上に位置するゲート層、前記ゲート層上に位置する層間絶縁膜、前記層間絶縁膜上に位置するソースドレイン層、及び前記ソースドレイン層上に位置する平坦層を含み、
前記第１のビアは前記ゲート絶縁層及び前記第２の基板を貫通しており、前記第２のビアは前記層間絶縁膜、前記ゲート絶縁層及び前記第２の基板を貫通している。

【0019】

本願の表示装置において、前記第１のビア及び前記第２のビアは前記ディスプレイパネルのエッジに近接して設置される。

【0020】

本願の表示装置において、前記ディスプレイパネルは、前記ゲートドライバと前記ディスプレイパネルのバインディング層とを接続する第１のファンアウト配線、及び前記ソースドライバと前記ディスプレイパネルのバインディング層とを接続する第２のファンアウト配線をさらに含み、
前記第１のファンアウト配線は第３のビアを介して前記ゲートドライバに電気的に接続され、前記第２のファンアウト配線は第４のビアを介して前記ソースドライバに電気的に接続され、
前記第１のファンアウト配線と前記第２のファンアウト配線は前記第１の基板内に位置する。

【0021】

本願の表示装置において、前記第３のビア及び前記第４のビアは前記第１の駆動回路層及び前記第１の基板を貫通している。

【0022】

本願の表示装置において、前記第１の駆動回路層は、前記ディスプレイパネルの第１の側辺に位置する第１のゲートドライバ、前記ディスプレイパネルの第３の側辺に位置する第２のゲートドライバ、及び前記ディスプレイパネルの第２の側辺に位置する第１のソースドライバを含み、
前記ディスプレイパネルのバインディング層の前記第１の駆動回路層上における正投影が、前記第１のゲートドライバ、前記第２のゲートドライバ、及び前記第１のソースドライバにより囲まれた領域内に位置する。

【0023】

本願の表示装置において、前記ゲートドライバ及び前記ソースドライバは、前記ディスプレイパネルの隣接する画素ユニットの間の非画素エリアに位置する。

【0024】

本願の表示装置において、前記第１の基板及び前記第２の基板はフレキシブル材で構成され、前記第１の基板及び前記第２の基板の厚さが１ミクロン～１０ミクロンである。

【0025】

本願の表示装置において、前記ディスプレイパネルは、前記第２の駆動回路層上に位置する発光デバイス層及び前記発光デバイス層上に位置するパッケージ層をさらに含む。

【発明の効果】

【0026】

［有益な効果］
本願は、前記ディスプレイパネルのゲートドライバ及びソースドライバを前記ディスプレイパネルのアレイ駆動層の下方に設置すること、及び前記ゲートドライバ及び前記ソースドライバの前記第１の基板上における正投影が、前記ディスプレイパネルの表示エリア内に位置することにより、額縁の間隔を占める既存のソースドライバ及びゲートドライバを取り除き、ディスプレイパネルの狭額縁設計を実現する。

【図面の簡単な説明】

【0027】

【図1】本願のディスプレイパネルの断面構造図である。

【図2】本願のディスプレイパネルの第１の駆動回路層の上面構造図である。

【図3】本願のディスプレイパネルの各層の構造模式図である。

【図4】本願のディスプレイパネルのバインディング層の構造模式図である。

【発明を実施するための形態】

【0028】

本願の目的、技術的解決手段及び効果をより明瞭かつ明確にするために、以下、図面を参照して、且つ実施例を挙げて本願を更に詳細に説明する。ここで説明する具体的な実施例は単に本願を解釈することに使用され、本願を限定することに用いられないことを理解すべきである。

【0029】

従来の携帯電話用ディスプレイパネルの下額縁は一般にＣＯＦ又はＣＯＰのプロセスを採用して駆動チップの位置を設定し、ディスプレイパネルの下額縁の間隔をより小さくする。しかし、屈曲エリア及びディスプレイパネルの両側に位置するＧＯＡ回路がまだ一定の間隔を占めており、さらに額縁の縮小を実現できない。本願は、以下の技術的解決手段を提案することにより、上記技術的問題を解決する。

【0030】

図１～図４に参照されるように、本願はディスプレイパネル１００を提供し、第１の基板１０、前記第１の基板１０上に位置する第１の駆動回路層２０、前記第１の駆動回路層２０上に位置する第２の基板３０、前記第２の基板３０上に位置する第２の駆動回路層４０、及び前記第２の駆動回路層４０上に位置する画素電極層を含み、
本実施例では、前記第１の駆動回路層２０中のゲートドライバ２１及びソースドライバ２２の前記第１の基板１０上における正投影が、前記ディスプレイパネル１００の表示エリア内に位置する。

【0031】

本願は、前記ディスプレイパネル１００のゲートドライバ２１及びソースドライバ２２を前記ディスプレイパネル１００のアレイ駆動層の下方に設置すること、及び前記ゲートドライバ２１及び前記ソースドライバ２２の前記第１の基板１０上における正投影が前記ディスプレイパネル１００の表示エリア内に位置することにより、額縁の間隔を占める既存のソースドライバ２２及びゲートドライバ２１を取り除き、ディスプレイパネル１００の狭額縁設計を実現する。

【0032】

本願の技術的解決手段は、ＯＬＥＤディスプレイパネル１００又はＬＣＤディスプレイパネル１００に適用でき、異なるタイプのディスプレイパネル１００は異なる構造に対応し、現在、具体的な実施例と組み合わせ、ＯＬＥＤディスプレイパネル１００を例に、本願の技術的解決手段を説明する。

【0033】

図１に参照されるように、前記ディスプレイパネル１００は、第１の基板１０、前記第１の基板１０上に位置する第１の駆動回路層２０、前記第１の駆動回路層２０上に位置する第２の基板３０、前記第２の基板３０上に位置する第２の駆動回路層４０、前記第２の駆動回路層４０上に位置する発光デバイス層５０、及び前記発光デバイス層５０上に位置するパッケージ層６０を含む。

【0034】

本実施例では、前記第１の基板１０及び前記第２の基板３０は、リジッド基板又はフレキシブル基板のうちの１種であってもよい。前記第１の基板１０及び前記第２の基板３０がリジッド基板である場合、前記第１の基板１０及び前記第２の基板３０の材料はガラス、石英などの材料で製造されてもよい。前記第１の基板１０及び前記第２の基板３０がフレキシブル基板である場合、前記第１の基板１０及び前記第２の基板３０はポリイミドなどの材料であってもよい。一方、ＯＬＥＤディスプレイパネル１００では、基板構造はフレキシブル基板としてもよく、ここではこれについて詳細に記述しない。

【0035】

前記第２の駆動回路層４０は複数の第２の薄膜トランジスタ４１を含む。前記第２の薄膜トランジスタ４１はエッチングバリア型、バックチャンネルエッチング型又はトップゲート薄膜トランジスタ型などの構造であってもよく、具体的には制限がない。たとえばトップゲート薄膜トランジスタ型の前記第２の薄膜トランジスタ４１は、前記第２の基板３０上に位置するバッファリング層４０１、前記バッファリング層４０１上に位置する活性層、前記活性層上に位置するゲート絶縁層４０２、前記ゲート絶縁層４０２上に位置するゲート層、前記ゲート層上に位置する層間絶縁膜４０３、前記層間絶縁膜４０３上に位置するソースドレイン層、及び前記ソースドレイン層上に位置する平坦層４０４を含んでもよい。

【0036】

本実施例では、上記トップゲート薄膜トランジスタはシングルゲート構造に制限されず、ダブルゲート構造などに設置されてもよく、ここではさらに詳しく記述する。

【0037】

図１に参照されるように、前記発光デバイス層５０は、前記第２の駆動回路層４０上に形成された陽極層５１、発光層５２及び陰極層５３を含み、ここで、前記陽極層５１は前述した画素電極層である。

【0038】

前記陽極層５１は前記平坦層４０４上に形成される。前記陽極層５１は主に電子を吸収する正孔を提供することに用いられる。本実施例では、トップエミッション型ＯＬＥＤデバイスを例に説明し、従って、前記陽極層５１は非透明又は透明の金属電極であってもよい。前記発光層５２は前記陽極層５１上に形成される。前記発光層５２は画素定義層５４により複数の発光ユニットに分割される。

【0039】

前記陰極層５３は前記発光層５２上に形成される。前記陰極層５３は、前記発光層５２及び前記平坦層４０４上に位置する画素定義層５４を覆う。

【0040】

本実施例では、前記ディスプレイパネル１００の発光タイプに基づき、前記陽極層５１及び前記陰極層５３の材料を限定してもよい。たとえば、前記ディスプレイパネル１００がトップ発光型ディスプレイパネル１００である場合、前記陽極層５１は全反射材料で構成されてもよく、前記陰極層５３は半反射材料で構成されてもよい。前記ディスプレイパネル１００がボトム発光型ディスプレイパネル１００である場合、前記陰極層５３と前記陽極層５１の材料は交換する。

【0041】

そのうち、前記発光デバイス層５０は陽極層５１と陰極層５３による全反射と半反射を通じてマイクロキャビティ効果を形成することにより、前記発光デバイス層５０の発光効率を向上させる。

【0042】

前記第１の駆動回路層２０中に大量の遮光金属層が設置されているので、前記ディスプレイパネル１００がボトム発光型である場合、前記第１の駆動回路層２０に対応するデバイスはディスプレイパネル１００の非光透過エリアにのみ設置でき、一方、トップ発光型ディスプレイパネル１００には上記制限がない。従って、ボトム発光型ディスプレイパネル１００に比べて、トップ発光型ディスプレイパネル１００は比較的大きな開口率を有する。

【0043】

図１に参照されるように、前記パッケージ層６０はフィルムパッケージ層６０であってもよく、それは、第１の無機層、前記第１の無機層上に位置する第１の有機層、及び前記第１の有機層上に位置する第２の無機層を有してもよい。具体的な構造は従来技術と同様又は類似であり、ここでは詳しく説明しない。

【0044】

図１に参照されるように、第１の駆動回路層２０は前記第１の基板１０と前記第２の基板３０の間に位置する。前記第１の駆動回路層２０と前記第２の駆動回路層４０は類似しており、前記第１の駆動回路層２０は同時に複数の第１の薄膜トランジスタ２０１が設置され、前記第１の薄膜トランジスタ２０１の構造は、前記第２の駆動回路層４０中の第２の薄膜トランジスタ４１を参照してもよく、ここでは詳しく説明しない。

【0045】

本実施例では、前記第１の駆動回路層２０中の複数の第１の薄膜トランジスタ２０１の組み合わせは、相応なゲートドライバ２１又はソースドライバ２２を構成してもよい。

【0046】

図１及び図２に参照されるように、前記第１の駆動回路層２０は、前記ディスプレイパネル１００の少なくとも一側に位置する前記ゲートドライバ２１を含み、前記ゲートドライバ２１は少なくとも１つのゲート駆動ユニット２１３を含み、１つの前記ゲート駆動ユニット２１３は第１のビア２１４を介して少なくとも１本の前記第２の駆動回路層４０の走査ライン４０５に電気的に接続される。

【0047】

本実施例では、前記第１の駆動回路層２０は、前記ディスプレイパネル１００の第１の側辺７０１に位置する第１のゲートドライバ２１１、及び前記ディスプレイパネル１００の第３の側辺７０３に位置する第２のゲートドライバ２１２を含んでもよく、前記第１の駆動ゲートデバイス及び前記第２の駆動ゲートデバイス内に、複数の薄膜トランジスタから構成されるゲート駆動ユニット２１３、すなわちＧＯＡユニットが設置され、１つのＧＯＡユニットは、１本又は複数本の走査ライン４０５を同時に走査できる。本実施例におけるゲート駆動ユニット２１３のタイプは従来技術における２Ｔ１Ｃ、７Ｔ１Ｃなどであってもよく、ここでは具体的な制限はない。

【0048】

本実施例では、前記第１のビア２１４は前記第２の基板３０及び一部の前記第２の駆動回路層４０を貫通している。前記第１のビア２１４は前記ゲート絶縁層４０２、前記バッファリング層４０１及び前記第２の基板３０を貫通しており、それにより、前記ゲート層中の走査ライン４０５が前記第１のビア２１４を介して前記第１の駆動回路層２０中のゲートドライバ２１に電気的に接続される。

【0049】

パネルの左右両側ともにゲートドライバ２１が設置されているので、本実施例のディスプレイパネル１００は、両側のゲートドライバ２１から同時にパネル内に走査信号を入力し、又は第１のゲートドライバ２１１は奇数行の走査ライン４０５をコントロールすることに用いられ、第２のゲートドライバ２１２は偶数行の走査ライン４０５をコントロールすることに用いられるなどのようにしてもよく、具体的な走査方式について本願では詳細に記述しない。

【0050】

図１及び図２に参照されるように、前記第１の駆動回路層２０は、前記ディスプレイパネル１００の少なくとも一側に位置する前記ソースドライバ２２を含み、前記ソースドライバ２２は少なくとも１つのソース駆動ユニット２２３を含み、１つの前記ソース駆動ユニット２２３は第２のビア２２４を介して少なくとも１本の前記第２の駆動回路層４０のデータライン４０６に電気的に接続される。

【0051】

本実施例では、前記第１の側辺７０１と前記第３の側辺７０３は、前記ディスプレイパネル１００の、対向して設置された側額縁であってもよい。前記ディスプレイパネル１００は、第２の側辺７０２と、前記第２の側辺７０２に対向して設置される第４の側辺７０４とをさらに含み、前記第２の側辺７０２と前記第４の側辺７０４は上額縁と底額縁であってもよい。

【0052】

本実施例では、前記第１の駆動回路層２０は、前記ディスプレイパネル１００の前記第２の側辺７０２に位置する第１のソースドライバ２２１を含んでもよく、前記ディスプレイパネル１００のデータライン４０６は、前記第１の側辺７０１又は前記第３の側辺７０３の方向に沿って前記第２の側辺７０２へ延び、且つ前記第２のビア２２４を介して前記第１のソースドライバ２２１に電気的に接続される。前記第１のソースドライバ２２１中のソース駆動ユニット２２３は、少なくとも１本の前記データライン４０６に電気的に接続されてもよい。

【0053】

本実施例では、前記第１の駆動回路層２０は、前記ディスプレイパネル１００の第４の側辺７０４に位置する第２のソースドライバをさらに含んでもよく、一部の前記データライン４０６は前記第１のソースドライバ２２１に電気的に接続され、一部の前記データライン４０６は前記第２のソースドライバに電気的に接続され、前記第１のソースドライバ２２１と前記第２のソースドライバは互いに干渉しない。

【0054】

本実施例では、前記第２のビア２２４は前記第２の基板３０及び一部の前記第２の駆動回路層４０を貫通している。前記第２のビア２２４は前記層間絶縁膜４０３、前記ゲート絶縁層４０２、前記バッファリング層４０１、及び前記第２の基板３０を貫通しており、それにより、前記ソースドレイン層中に位置するデータライン４０６は前記第２のビア２２４を介して前記第１の駆動回路層２０中のソースドライバ２２に電気的に接続される。

【0055】

図２に参照されるように、前記第１のビア２１４及び前記第２のビア２２４は、前記ディスプレイパネル１００のエッジに近接して設置されてもよい。前記第１のビア２１４及び前記第２のビア２２４を前記ディスプレイパネル１００のエッジに設置することにより、ビアのパネルの内部構造への影響を回避できる。

【0056】

図１及び３に参照されるように、前記ディスプレイパネル１００は、第１の駆動回路層２０上に位置する表示層２００、及び前記第１の駆動回路層２０の前記表示層２００から離れた一側に位置するバインディング層８０を含んでもよい。前記バインディング層８０は、前記第１の基板１０内に位置する、又は前記第１の基板１０の前記発光デバイス層５０から離れた一側に位置する。

【0057】

本実施例では、前記バインディング層８０の前記第１の駆動回路層２０上における正投影が、前記第１のゲートドライバ２１１、前記第２のゲートドライバ２１２、及び前記第１のソースドライバ２２１又は／及び前記第２のソースドライバにより囲まれた領域内に位置する。

【0058】

図４に参照されるように、前記ディスプレイパネル１００は、前記ゲートドライバ２１と前記ディスプレイパネル１００のバインディング層８０とを接続する第１のファンアウト配線８１、及び前記ソースドライバ２２と前記ディスプレイパネル１００のバインディング層８０とを接続する第２のファンアウト配線８２をさらに含む。

【0059】

本実施例では、前記第１のファンアウト配線８１は、第３のビア８３を介して前記ゲートドライバ２１に電気的に接続され、前記第２のファンアウト配線８２は、第４のビア８４を介して前記ソースドライバ２２に電気的に接続される。

【0060】

本実施例では、前記第１のファンアウト配線８１及び前記第２のファンアウト配線８２と第１の駆動層中の各信号ラインとの短絡を回避するために、前記第１のファンアウト配線８１及び前記第２のファンアウト配線８２は、前記バインディング層８０と同一層に設置されてもよい。

【0061】

図１に参照されるように、前記第１のファンアウト配線８１と前記第２のファンアウト配線８２は前記第１の基板１０内に位置してもよい。前記第３のビア８３及び前記第４のビア８４は前記第１の駆動回路層２０及び前記第１の基板１０を貫通している。

【0062】

図４に参照されるように、前記第１のファンアウト配線８１は、前記ゲートドライバ２１の前記第２の側辺７０２に近接する底端に沿って、前記バインディング層８０の第１の端子エリアへ延伸し、且つ前記第２のファンアウト配線８２と絶縁して設置されてもよい。

【0063】

本実施例では、前記第１のファンアウト配線８１は、前記ゲートドライバ２１の前記第４の側辺７０４に近接する底端から前記バインディングエリアの第２の端子エリアへ延伸してもよい。本実施例の技術的解決手段は、第１のファンアウト配線８１及び前記第２のファンアウト配線８２中の各信号ラインの間隔を向上させ、第１のファンアウト配線８１及び第２のファンアウト配線８２のプロセス及び正確性を低減させ、且つ信号ラインに断線が発生するという技術的問題を回避することができる。

【0064】

従来の狭額縁のフレキシブルディスプレイパネル１００に対しては、一般には、ディスプレイパネル１００の底額縁を、ディスプレイパネル１００の発光層５２から離れた一側に屈曲し、ディスプレイパネル１００の裏面の空間を利用して、パネル上の駆動ＩＣ又は表示ＩＣを設置し、それにより、ディスプレイパネル１００の下額縁を減少させる。しかし、フレキシブルディスプレイパネル１００の屈曲構造にまた所定の屈曲半径が存在するため、ディスプレイパネル１００の下額縁の間隔を無くせないことを引き起こす。

【0065】

本実施例の前記バインディング層８０は、前記第１の基板１０の前記ディスプレイパネル１００の発光層５２から離れた一側に設置され、それにより、ディスプレイパネル１００のソースドライバ２２及びゲートドライバ２１は、対応するビアを介して前記バインディング層８０に接続され、前記ディスプレイパネル１００の底部から対応するデータ信号を直接入力又は出力することができ、パネルの下額縁の間隔がなくなり、ディスプレイパネル１００の下額縁の間隔が０であることが実現される。

【0066】

上記実施例では、前記ディスプレイパネル１００がボトム発光型又はＬＣＤディスプレイパネル１００である場合、前記ゲートドライバ２１及び前記ソースドライバ２２は、前記ディスプレイパネル１００の隣接する画素ユニットの間の非画素エリアに位置してもよい。発光層５２から発する光線又はバックライトモジュールから発光する光源が対応する前記ゲートドライバ２１及び前記ソースドライバ２２によって遮断されることを回避する。

【0067】

上記実施例では、前記第１の基板１０及び前記第２の基板３０の厚さが１ミクロン～１０ミクロンである。本実施例の技術的解決手段は、フレキシブル基板上又はフレキシブル基板内に薄膜トランジスタの製造を行う必要があるため、プロセスの過程におけるパネルの平坦化を確保するには所定の厚さを基礎とする必要がある。また、フレキシブル基板は同様にパネルの耐屈曲能力又は応力の放出などの利点を増加できる。

【0068】

上記実施例では、前記データライン４０６又は前記走査ライン４０５は、対応するビアを介して前記第１の駆動回路層２０中の各ドライバのソースドレインに電気的に接続され、さらに第１の駆動回路層２０中の、ソースドレイン層と同一層の信号ラインを介して前記バインディング層８０中に伝送される。また、本願は、単に上記接続方式を例に簡単に説明するだけであり、データ信号の伝送に関しては、前記第１の薄膜トランジスタ２０１中のゲート層、活性層などの金属層はすべてデータ信号の伝送膜層として用いることができ、本願の上記実施例に限定されない。

【0069】

本願は、前記ディスプレイパネル１００のゲートドライバ２１及びソースドライバ２２を前記ディスプレイパネル１００のアレイ駆動層の下方に設置すること、及び前記ゲートドライバ２１及び前記ソースドライバ２２の前記第１の基板１０上における正投影が、前記ディスプレイパネル１００の表示エリア内に位置することにより、額縁の間隔を占める既存のソースドライバ２２及びゲートドライバ２１を取り除き、ディスプレイパネル１００の狭額縁設計を実現し、前記ディスプレイパネル１００が全体として表示エリアとなることを可能とする。

【0070】

本願は、表示装置をさらに提案し、前記表示装置は、上記ディスプレイパネル、並びに前記ディスプレイパネル上に位置する偏光板層及びカバープレート層を含む。本実施例における前記表示装置の作動原理は、上記ディスプレイパネルの作動原理と同様又は類似するが、ここでは詳しく説明しない。

【0071】

本願は、ディスプレイパネル及び表示装置を提案しており、該ディスプレイパネルは、第１の基板、前記第１の基板上に位置する第１の駆動回路層、前記第１の駆動回路層上に位置する第２の基板、前記第２の基板上に位置する第２の駆動回路層、及び前記第２の駆動回路層上に位置する画素電極層を含む。本願は、前記ディスプレイパネルのゲートドライバ及びソースドライバを前記ディスプレイパネルのアレイ駆動層の下方に設置すること、及び前記ゲートドライバ及び前記ソースドライバの前記第１の基板上における正投影が、前記ディスプレイパネルの表示エリア内に位置することにより、額縁の間隔を占める既存のソースドライバ及びゲートドライバを取り除き、ディスプレイパネルの狭額縁設計を実現する。

【0072】

理解できることとして、当業者にとっては、本願の技術的解決手段及びその発明構想に基づき、均等物への置換又は変更を加えることができ、これらの変更又は置換はすべて本願の添付の特許請求の範囲の保護範囲に属するべきである。

【符号の説明】

【0073】

１０ 第１の基板
２０ 第１の駆動回路層
２１ ゲートドライバ
２２ ソースドライバ
３０ 第２の基板
４０ 第２の駆動回路層
４１ 第２の薄膜トランジスタ
５０ 発光デバイス層
５１ 陽極層
５２ 発光層
５３ 陰極層
５４ 画素定義層
６０ パッケージ層
８０ バインディング層
８１ 第１のファンアウト配線
８２ 第２のファンアウト配線
８３ 第３のビア
８４ 第４のビア
１００ ディスプレイパネル
２００ 表示層
２０１ 第１の薄膜トランジスタ
２１１ 第１のゲートドライバ
２１２ 第２のゲートドライバ
２１３ ゲート駆動ユニット
２１４ 第１のビア
２２１ 第１のソースドライバ
２２３ ソース駆動ユニット
２２４ 第２のビア
４０１ バッファリング層
４０２ ゲート絶縁層
４０３ 層間絶縁膜
４０４ 平坦層
４０５ 走査ライン
４０６ データライン
７０１ 第１の側辺
７０２ 第２の側辺
７０３ 第３の側辺
７０４ 第４の側辺
１０１０ 第１の基板

【図1】

【図2】

【図3】

【図4】