特許 7457878 イベントベースのイメージセンサを動作させるためのデジタルイベント符号化

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-03-19

(45)【発行日】2024-03-28

(54)【発明の名称】イベントベースのイメージセンサを動作させるためのデジタルイベント符号化

(51)【国際特許分類】

   H04N 25/70 20230101AFI20240321BHJP

   H04N 25/707 20230101ALI20240321BHJP

【ＦＩ】

H04N25/70

H04N25/707

【請求項の数】 11

(21)【出願番号】P 2023542657

(86)(22)【出願日】2022-01-13

(65)【公表番号】

(43)【公表日】2023-12-21

(86)【国際出願番号】 EP2022050678

(87)【国際公開番号】W WO2022152810

(87)【国際公開日】2022-07-21

【審査請求日】2023-11-22

(31)【優先権主張番号】21305038.8

(32)【優先日】2021-01-14

(33)【優先権主張国・地域又は機関】EP

【早期審査対象出願】

(73)【特許権者】

【識別番号】520207608

【氏名又は名称】プロフェシー

【氏名又は名称原語表記】ＰＲＯＰＨＥＳＥＥ

【住所又は居所原語表記】７４ ｒｕｅ ｄｕ Ｆａｕｂｏｕｒｇ Ｓａｉｎｔ Ａｎｔｏｉｎｅ， ７５０１２ ＰＡＲＩＳ， ＦＲＡＮＣＥ

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東 忠彦

(74)【代理人】

【識別番号】100135079

【弁理士】

【氏名又は名称】宮崎 修

(72)【発明者】

【氏名】ショーン，ギヨーム

(72)【発明者】

【氏名】マシェローニ，アンドレア

(72)【発明者】

【氏名】ナグレスワラン，スラクサン

(72)【発明者】

【氏名】アン，ティン

(72)【発明者】

【氏名】ペラン，パトリス

(72)【発明者】

【氏名】ドアノー，ピエール‐アントワン

【審査官】三沢 岳志

(56)【参考文献】

【文献】米国特許出願公開第２０１８／０２６２７０５（ＵＳ，Ａ１）

【文献】米国特許出願公開第２０２０／０４１０２７２（ＵＳ，Ａ１）

【文献】国際公開第２０１９／１１５５１７（ＷＯ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０４Ｎ ２５／７０

Ｈ０４Ｎ ２５／７０７

(57)【特許請求の範囲】

【請求項1】

ピクセルアレイを形成するように配置される複数のピクセル回路を含むイベントベースのイメージセンサを動作させる方法であって、各ピクセルは、アドレスによって定義される位置に配置されており、各ピクセル回路は、
感光体の感光素子に対する光衝突により生成される光電流から導出される感光体信号を伝達するために構成される感光体回路と、
前記感光体信号の変化を検出し、前記感光体信号内で変化が検出される毎にイベントを生成するために構成される変化検出器であって、イベントは、前記感光体信号の変化の向きを反映する第１極性又は第２極性によって特徴付けられる変化検出器と、
を備え、当該方法は、
ピクセルラインの隣接ピクセルグループのライン読み出しを実行するステップであって、該ライン読み出しは、各ピクセルグループについて、該ピクセルグループ内で同じ極性のイベントの発生を表す少なくとも１つのパケットを生成することを含み、各パケットは、該パケットで表される前記イベントの前記第１極性又は前記第２極性と、前記ピクセルグループのピクセルの少なくともアドレスから導出されるグループアドレスとによって特徴付けられる、ステップと、
前記パケットを、該パケットが連続的に処理される処理パイプラインに送信するステップであって、前記処理パイプラインは、処理されたパケットの前記グループアドレスに基づく少なくとも１回のメモリアクセスを伴うパケットの少なくとも１つのイベント処理を含み、同じグループアドレスを共有する２つのパケットは異なる極性を有し、前記イベント処理において連続的に処理される、ステップと、
を含む、方法。

【請求項2】

前記ライン読み出しの間に、パケットは、イベントが少なくとも１つのピクセルで発生した前記隣接ピクセルグループに対してのみ生成される、
請求項１に記載の方法。

【請求項3】

前記パケットを、前記処理パイプラインに送信するステップは、
前記パケットをラインシーケンスに配置するステップであって、前記同じグループアドレスを共有する２つのパケットを前記ラインシーケンス内に互いに隣接して配置する、ステップと、
前記ラインシーケンスを前記処理パイプラインに送信するステップと、
を含む、請求項１又は２に記載の方法。

【請求項4】

各パケットは、該パケットの極性を示す極性インジケータを含むヘッダと、前記グループアドレスを含み、各パケットは、前記ピクセルグループのうちのどのピクセルグループがイベントを生成したかを示すイベントベクトルを含む、
請求項１乃至３のいずれか１項に記載の方法。

【請求項5】

前記ライン読み出しの間に、ピクセルのラインが、少なくとも６つの隣接ピクセルグループに分割され、各グループは、少なくとも１０個の隣接ピクセルを含む、
請求項１乃至４のいずれか１項に記載の方法。

【請求項6】

前記同じグループアドレスを共有する２つのパケットの前記イベント処理の間に、１回の読み出しメモリアクセスのみと、１回の書き込みメモリアクセスのみが実行される、
請求項１乃至５のいずれか１項に記載の方法。

【請求項7】

前記イベント処理は、現在処理されているパケットのグループアドレスを、前記処理パイプライン内の次のパケット又は前のパケットのグループアドレスと比較することと、前記現在処理されているパケットのグループアドレスと、前記次のパケット又は前記前のパケットのグループアドレスとの間に一致が見つかった場合、メモリアクセスを防止することとを含む、
請求項１乃至６のいずれか１項に記載の方法。

【請求項8】

前記イベント処理は、現在処理されているパケットのグループアドレスを、前記処理パイプライン内の次のパケットのグループアドレスと比較することと、前記現在処理されているパケットのグループアドレスと、前記次のパケットのグループアドレスとの間に一致が見つかった場合、前記グループアドレスに関連するデータは、メモリに書き込まれる代わりに、バッファに記憶される、
請求項１乃至７のいずれか１項に記載の方法。

【請求項9】

前のパケットと同じグループアドレスを有するパケットの前記イベント処理の間に、前記グループアドレスに関連するデータは、各グループアドレス専用の位置を有するメモリ内で取り出される代わりに、バッファから取り出される、
請求項１乃至８のいずれか１項に記載の方法。

【請求項10】

前記イベント処理は、現在処理されているパケットのグループアドレスを、前記処理パイプライン内の次のパケット又は前のパケットのグループアドレスと比較することを含み、前記比較はハードウェアで実装される、
請求項１乃至９のいずれか１項に記載の方法。

【請求項11】

ピクセルアレイを形成するように配置される複数のピクセル回路を含むイベントベースのイメージセンサであって、各ピクセルは、アドレスによって定義される位置に配置されており、各ピクセル回路は、
感光体の感光素子に対する光衝突により生成される光電流から導出される感光体信号を伝達するために構成される感光体回路と、
前記感光体信号の変化を検出し、前記感光体信号内で変化が検出される毎にイベントを生成するために構成される変化検出器であって、イベントは、前記感光体信号の変化の向きを反映する第１極性又は第２極性によって特徴付けられる、変化検出器と、
前記ピクセルにおけるイベントの発生をモニタし、ライン読み出しをトリガするように構成されるモニタリング回路と、
各ピクセルグループについて、該ピクセルグループ内で同じ極性のイベントの発生を表す少なくとも１つのパケットを生成する、ライン読み出しを実行するように構成される読み出し回路であって、各パケットは、該パケットで表される前記イベントの前記第１極性又は前記第２極性と、前記ピクセルグループのピクセルの少なくともアドレスから導出されるグループアドレスとによって特徴付けられる、読み出し回路と、
前記パケットが連続的に処理される処理パイプラインであって、前記処理パイプラインは、処理されたパケットの前記グループアドレスに基づく少なくとも１回のメモリアクセスを伴うパケットの少なくとも１つのイベント処理を含み、同じグループアドレスを共有する２つのパケットを連続的に処理するように構成される、処理パイプラインと、
を含み、当該イベントベースのイメージセンサは、請求項１乃至１０のいずれか一項に記載の方法を実装するよう構成される、
イベントベースのイメージセンサ。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、ニューロモルフィックセンサ（neuromorphic sensor）とも呼ばれるイベントベースのイメージセンサを動作させる方法に関する。

【背景技術】

【0002】

従来のビデオカメラでは、装置はフォトグラムを次々と記録する。イベントベースのイメージセンサでは、フォトグラムは存在しない。ビデオカメラと同様に、集積回路はフォトセンサマトリクスを含む。しかしながら、従来のビデオカメラでは、各フォトセンサが固定の頻度でサンプリングされるが、一方、時間コントラストセンサ（temporal contrast sensor）ではピクセルはサンプリングされない：各ピクセルは、感知する光の強度変化を計算し、この強度変化に対して任意に何らかの処理を行い、計算された量が所定のレベル又は閾値を超えると、ピクセルは「アナログピクセルイベント（analog pixel event）」、すなわち、ＡＰＥを生成する。

【0003】

ＡＰＥは、該ＡＰＥが発生したピクセル上で光強度変化が生じたという情報を伝送するために処理されなければならない。読み出しは、ＡＰＥをデジタルイベントの形態で処理パイプラインへ伝送するために実行され、処理パイプラインでは、様々な処理、例えばフィルタリング、フォーマッティング、パケット化、インタフェーシング等が実行される。フィルタ、特に時空間フィルタ及びフリッカ防止のようないくつかの処理要素は、メモリ内に事前に記憶されているピクセルに関連するデータへのアクセスを必要とする。多くのメモリアクセスが関与し、特にメモリは典型的にＳＲＡＭ（静的ランダムアクセスメモリ）であるので、これは膨大な電力消費を意味する。ＳＲＡＭは、アイドル時は低消費電力であるが、動作時は高消費電力である。したがって、ＳＲＡＭの電力消費は、それがアクセスされる頻度に直接相関する。

【0004】

画像ダイナミクスに対する良好なレンダリングを達成するために、センサは、たとえわずかな光の変化であっても、少なくとも１つのピクセルでＡＰＥをトリガし得るように構成される。加えて、常に高い解像度が望まれることは、より多くのピクセルがイベントを生成することを意味する。したがって、毎秒多くのイベントを処理しなければならず、多くのメモリアクセスを伴う。その結果、センサは相当の電力消費を経験する。

【0005】

したがって、解像度又は感度を犠牲にすることなく、消費電力が低減されたイベントベースのイメージセンサが必要とされる。

【発明の概要】

【0006】

本発明は、ピクセルアレイを形成するように配置される複数のピクセル回路を含むイベントベースのイメージセンサを動作させる方法に関し、各ピクセルは、アドレスによって定義される位置に配置されており、各ピクセル回路は、
－感光体（photoreceptor）の感光素子（light-sensitive element）に対する光衝突（light impinging）により生成される光電流から導出される感光体信号を伝達するために構成される感光体回路と、
－感光体信号の変化を検出し、感光体信号内で変化が検出される毎にイベントを生成するために構成される変化検出器であって、イベントは、感光体信号の変化の向き（direction）を反映する第１極性又は第２極性によって特徴付けられる、変化検出器と、
を備え、本方法は、
－ピクセルラインの隣接ピクセルグループのライン読み出しを実行するステップであって、該ライン読み出しは、各ピクセルグループについて、該ピクセルグループ内で同じ極性のイベントの発生を表す少なくとも１つのパケットを生成することを含み、各パケットは、該パケットで表されるイベントの第１極性又は第２極性と、ピクセルグループのピクセルの少なくともアドレスから導出されるグループアドレスとによって特徴付けられる、ステップと、
－パケットを、該パケットが連続的に処理される処理パイプラインに送信するステップであって、処理パイプラインは、処理されたパケットのグループアドレスに基づく少なくとも１回のメモリアクセスを伴うパケットの少なくとも１つのイベント処理を含み、同じグループアドレスを共有する２つのパケットは異なる極性を有し、イベント処理において連続的に処理される、ステップと、
を含む。

【0007】

本発明は、イベントベースのイメージセンサの電力消費を大幅に低減することを可能にする。両極性のアナログピクセルイベントが同じ隣接ピクセルグループで起こるとき、生成されたイベントを処理するために２回の読み出しメモリアクセスと２回の書き込みメモリアクセスの代わりに、１回のみの読み出しメモリアクセスと１回のみの書き込みメモリアクセスが必要とされる。メモリアクセスは非常に電力集約的であるので、メモリアクセスの数を制限することは、イベントベースのイメージセンサの電力消費を著しく減少させる。

【0008】

本発明の他の非限定的であるが好ましい側面は、単独で又は技術的に実施可能な組合せで、以下のとおりである：
－ライン読み出しの間に、パケットは、イベントが少なくとも１つのピクセルで発生した隣接ピクセルグループに対してのみ生成され、
－同じグループアドレスを共有する２つのパケットは異なる極性を有し、
－パケットを、処理パイプラインに送信するステップは、
－パケットをラインシーケンスに配置するステップであって、同じグループアドレスを共有する２つのパケットラインシーケンス内に互いに隣接して配置する、ステップと、
－ラインシーケンスを処理パイプラインに送信するステップと、
を含み、
－各パケットは、該パケットの極性を示す極性インジケータを含むヘッダと、グループアドレスを含み、各パケットは、ピクセルグループのうちのどのピクセルグループがイベントを生成したかを示すイベントベクトルを含み、
－ライン読み出しの間に、ピクセルのラインが、少なくとも６つの隣接ピクセルグループに分割され、各グループは、少なくとも１０個の隣接ピクセルを含み、
－同じグループアドレスを共有する２つのパケットのイベント処理の間に、１回のみの読み出しメモリアクセスと、１回のみの書き込みメモリアクセスが実行され、
－イベント処理は、現在処理されているパケットのグループアドレスを、処理パイプライン内の次のパケット又は前のパケットのグループアドレスと比較することと、現在処理されているパケットのグループアドレスと、次のパケット又は前のパケットのグループアドレスとの間に一致が見つかった場合、メモリアクセスを防止することとを含み、
－イベント処理は、現在処理されているパケットのグループアドレスを、処理パイプライン内の次のパケットのグループアドレスと比較することと、現在処理されているパケットのグループアドレスと、次のパケットのグループアドレスとの間に一致が見つかった場合、グループアドレスに関連するデータは、メモリに書き込まれる代わりに、バッファに記憶され、
－ 前のパケットと同じグループアドレスを有するパケットのイベント処理の間に、グループアドレスに関連するデータは、各グループアドレス専用の位置を有するメモリ内で取り出される代わりに、バッファから取り出され、
－イベント処理は、現在処理されているパケットのグループアドレスを、処理パイプライン内の次のパケット又は前のパケットのグループアドレスと比較することを含み、比較はハードウェアで実装される。

【0009】

本発明はまた、ピクセルアレイを形成するように配置される複数のピクセル回路を含むイベントベースのイメージセンサにも関連し、各ピクセルは、アドレスによって定義される位置に配置され、各ピクセル回路は、
－感光体の感光素子に対する光衝突により生成される光電流から導出される感光体信号を伝達するために構成される感光体回路と、
－感光体信号の変化を検出し、感光体信号内で変化が検出される毎にイベントを生成するために構成される変化検出器であって、イベントは、感光体信号の変化の向きを反映する第１極性又は第２極性によって特徴付けられる変化検出器と、
－ピクセルにおけるイベントの発生をモニタし、ライン読み出しをトリガするように構成されるモニタリング回路と、
－各ピクセルグループについて、該ピクセルグループ内で同じ極性のイベントの発生を表す少なくとも１つのパケットを生成する、ライン読み出しを実行するように構成される読み出し回路であって、各パケットは、該パケットで表されるイベントの第１極性又は第２極性と、ピクセルグループのピクセルの少なくともアドレスから導出されるグループアドレスとによって特徴付けられる、読み出し回路と、
－パケットが連続的に処理される処理パイプラインであって、処理パイプラインは、処理されたパケットのグループアドレスに基づく少なくとも１回のメモリアクセスを伴うパケットの少なくとも１つのイベント処理を含み、同じグループアドレスを共有する２つのパケットを連続的に処理するように構成される、処理パイプラインと、
を含み、当該イベントベースのイメージセンサは、本発明による方法のステップを実行するよう構成される。

【図面の簡単な説明】

【0010】

本発明の他の態様、目的及び利点は、非限定的な例として与えられ、添付の図面を参照してなされる、本発明の好ましい実施形態の以下の詳細な説明を読むと、より明らかになるであろう。

【0011】

【図1】本発明の可能な実施形態による、イベントベースのイメージセンサのピクセルアレイの簡略図である。

【0012】

【図2】本発明の可能な実施形態による、イベントベースのイメージセンサのピクセルアレイのピクセルの構造の簡略図である。

【0013】

【図3】ピクセルの同じ極性グループのＡＰＥの発生を表すパケットがどのように生成されるかの例を概略的に示す図である。

【0014】

【図4】イベント処理によってパケットがどのように処理されるかを示すフローチャートである。

【0015】

【図5】図３の例のイベント処理に関与する信号のデジタルタイミング図である。

【発明を実施するための形態】

【0016】

可能な実施形態によるイベントベースのイメージセンサの簡略図が図１に示されている。イベントベースのイメージセンサは、ピクセルアレイを形成する複数のピクセル回路、より簡単にはピクセル１を含む。図１は、明確性の目的のために、限られた数のピクセル１を示す。ピクセルアレイは、例えば２５６×２５６ピクセルを超える寸法を有する、例えば１２８０×７２０ピクセルの解像度を有する多数のピクセル１を含むことが理解される。図２に示されるように、各ピクセル１は、感光体１０の感光素子に対する光衝突によって生成される光電流から導出された感光体信号を伝達するために構成される感光体回路１０と、光電流から導出された感光体信号Ｖ_ｐｒの変化を検出するために構成される変化検出器１２とを含む。感光体回路１０と変化検出器１２との間に、感光体信号Ｖ_ｐｒをフィルタリングするバンドパスフィルタを設けることができる。

【0017】

感光体１０の感光素子は、典型的にフォトダイオードであり、入射光を、感光素子の露光量によって決まる光電流に変換する。感光体信号Ｖ_ｐｒは、通常、光電流と対数関係にある。典型的には、感光体信号Ｖ_ｐｒを以下のように近似することができる：
Ｖ_ｐｒ＝ｋ_１ｌｎ（Ｉ_ｐｒ）＋ｋ_２
ここで、Ｉ_ｐｒは光電流の強度であり、ｋ_１及びｋ_２は定数因子である。感光体信号Ｖ_ｐｒの瞬間電圧値は、光電流の瞬間強度と対数的に関係し、したがって、感光体信号Ｖ_ｐｒの測定により、感光体回路１０の感光素子の露光量レベルを導出することが可能になる。

【0018】

変化検出器１２は、感光体信号Ｖ_ｐｒの変化を検出するよう構成される。変化検出器１２は、感光体信号Ｖ_ｐｒの変化を連続的にモニタし、変化が検出されるたびに検出信号を出力する。検出信号は、調節可能な電圧閾値を超える感光体信号Ｖ_ｐｒのわずかな増加又は減少を識別する。したがって、感光体信号Ｖ_ｐｒにおける変化は、ピクセルの検出信号におけるアナログピクセルイベント、すなわちＡＰＥに変換される。

【0019】

イベントは、少なくとも、ＡＰＥによって引き起こされる感光体信号Ｖ_ｐｒにおける変化の向きを反映する極性（高／低、正／負又はオン／オフとして区別なく指定される）によって特徴付けられる。より正確には、変化検出器１２は、感光体信号Ｖ_ｐｒが増加するとき、すなわち前の値を閾値だけ上回るとき、高極性イベントを生成し、変化検出器１２は、感光体信号Ｖ_ｐｒが減少するとき、すなわち前の値に対して閾値を下回るとき、低極性イベントを生成する。比較器は、通常、感光体信号Ｖ_ｐｒの瞬間値を、基準として使用される前の値と比較するために使用される。イベントは、極性によって特徴付けられるだけでなく、イベントが生成されたピクセル１のライン（line）及び列座標（それぞれｘ、ｙ）によって構成されるピクセルアドレスによっても特徴付けられる。イベントはまた、特定の時間に生成又は送信され、発生時間によって特徴付けられることもある。例えば動的ビジョンセンサ（ＤＶＳ）の場合にピクセルによって受信される照明強度の変化を検出するために使用することができる変化検出器１２が、米国特許第７，７２８，２６９号及び米国特許第８，７８０，２４０号に記載されている。

【0020】

固定頻度のサンプリングがない場合、ピクセル１の読み出しをトリガするのは、ピクセル１におけるイベントの発生である。イベントの生成は、イベントベースのセンサによって撮像されたシーンの光強度変化によって条件付けられる。したがって、ピクセル１によるイベント生成は予測不可能であり、多くのイベントが同時に発生する可能性がある。加えて、ピクセル１の数が多いほど、処理すべきイベントの数は多い。速度及び効率要件を一致させるために、読み出しは、同じ読み出しサイクルにおいて同じラインのピクセルのイベントを処理するために実行される。

【0021】

読み出しは、ピクセル内のイベントの発生をモニタするモニタリング回路２によってトリガされる。例えばイベントが発生する毎に、共通ラインバス上で送信されるライン信号が生成され、これがモニタリング回路２によってモニタされる。よって、モニタリング回路は、ピクセルアレイ内に存在するラインと同数の入力を含んでよく、したがって、イベントが発生したラインを識別することができる。モニタリング回路２は、ライン信号が検知されると、ライン読み出し（line readout）をトリガする。

【0022】

典型的に、このような読み出しは、読み出し回路４によって行われる。例えば読み出し回路４は、ピクセルアレイ内の列と同数の入力を含み、各列に対して１つの入力がある。ライン読み出しがトリガされると、ラインのすべてのピクセル１の状態が、読み出し回路４の入力へ同時に複製される。ピクセル１の状態は、典型的には最後の読み出しから一定時間の間に、そのピクセル１においてイベントが発生したかどうかを示す。したがって、同じラインのピクセル１は同時に読み出される。ライン読み出しは、イベントが発生したピクセル毎にイベントを生成する。

【0023】

ライン読み出しを高速化するために、ピクセル１のラインは、そのラインの隣接ピクセルグループに分割される。典型的には、ラインは、少なくとも６つの隣接ピクセルグループ、好ましくは少なくとも８つの隣接ピクセルグループ、より好ましくは少なくとも１２個の隣接ピクセルグループに分割され、各グループは少なくとも１０個の隣接ピクセルを含む。図３の例では、上側プロットにおいて、１２８０個のピクセルのラインが、３２個の隣接ピクセルの４０個のグループ２１、２２、２３、２４、２５に分割されている。もちろん、他の方法でラインを分割することも可能である。第１隣接ピクセルグループ２１はＸ座標０～３１のピクセルで構成され、第２隣接ピクセルグループ２２はＸ座標３２～６３のピクセルで構成され、第３隣接ピクセルグループ２３はＸ座標６４～９５のピクセルで構成され、第４隣接ピクセルグループ２４はＸ座標９６～１２７のピクセルで構成される等である。

【0024】

図３において、下向き矢印は、そのピクセル１について光強度が減少したことを示す第１極性イベント（例えば低極性）を示し、上向き矢印は、そのピクセル１について光強度が増加したことを示す第２極性イベント（例えば高極性）を示す。ライン読み出しは、アナログピクセルイベントに対応するデジタルイベントを生成し、それらのイベントは、それらの極性及びピクセル１のグループ化に従ってグループ化される。

【0025】

ライン読み出しは、各ピクセルグループについて、該ピクセルグループにおける同じ極性のイベントの発生を表す少なくとも１つのパケットを生成することを含み、各パケットは、該パケットで表されるイベントの第１極性又は第２極性と、そのピクセルグループのピクセルの少なくともアドレスから導出されるグループアドレスと、によって特徴付けられる。パケットの極性は、該パケットで表されるイベントの極性から継承される。各パケットは１つの極性にのみ関連する。イベントはイベントベクトルによって表される。

【0026】

より正確には、ピクセルグループのイベントは、ピクセルグループ内のイベントの位置を維持した状態で、そのグループ内の同じ極性のイベントの発生を表すイベントベクトルに符号化される。同じグループ内で２つの極性のイベントが発生する場合、各極性に１つずつ、２つのイベントベクトルが生成される。同じグループで１つの極性のイベントのみが発生する場合、１つのイベントベクトルのみが生成される。図３の例では、第１ピクセルグループ２１において、低極性イベントと高極性イベントが発生した。したがって、第１ピクセルグループの低極性イベントに対して第１イベントベクトルが生成され、同じ第１ピクセルグループの高極性イベントに対して第２ベクトルが生成される。第２ピクセルグループ２２では、高極性イベントのみが発生した。したがって、高極性イベントの第２ピクセルグループ２２に対して、１つのイベントベクトルのみが生成される。好ましくは、ライン読み出し中に、イベントベクトルは、イベントが少なくとも１つのピクセルで発生した隣接ピクセルグループに対してのみ生成される。

【0027】

イベントベクトルは、イベントを示すビットのシーケンスを含む。ビットのシーケンスは、ピクセルグループと同じ長さである、すなわち、ピクセルグループ内に存在するピクセル１と同数のビットがある。シーケンスの各ビットはグループ内のピクセルに対応し、ビットの順序はグループ内のピクセル１の順序に対応する。ビットの状態、すなわち０又は１は、対応するピクセルでイベントが発生したかどうかに依存する。図３の例では、１のビットは、対応するピクセル１でイベントが発生したことを示し、０のビットは、対応するピクセルでイベントが発生しなかったことを示す。他の符号化を使用することもできる。したがって、第１ピクセルグループ２１における低極性のイベントを表す第１イベントベクトルにおいて、３つの低極性イベントが、イベントベクトルにおいて１に設定された３つのビットに変換され、他のビットは０である。第１ピクセルグループ２１における高極性のイベントを表す第２イベントベクトルにおいて、２つの正のイベントが、イベントベクトルにおいて１に設定された２つのビットに変換され、他のビットは０である。第２ピクセルグループ２２における高極性のイベントを表す第３イベントベクトルにおいて、４つの正のイベントは、第３イベントベクトルにおいて１に設定された４つのビットに変換され、他のビットは０である。

【0028】

イベントベクトルは、それが導出されるピクセルグループの特徴に関連付けられる。この目的のために、各イベントベクトルは、イベントベクトルと、関連する特徴が記憶されるヘッダとを含むパケット３０（すなわち、パケット３０ａ、３０ｂ、３０ｃ、３０ｄ、３０ｅ、３０ｆ）にカプセル化される。パケットに含まれるイベントベクトルとして、パケットは、隣接ピクセルグループおける同じ極性のイベントの発生を表す。したがって、パケット３０はまた、該パケットにおいて表されるイベントの第１極性又は第２極性にそれぞれ対応する、第１極性又は第２極性によって特徴付けられる。パケット３０はまた、該パケット３０に関連する隣接ピクセルグループのピクセル１の少なくともアドレスから導出されるか又は少なくとも関連するグループアドレスによっても特徴付けられる。

【0029】

図３の例では、ヘッダは、イベントベクトル３５で表されるイベントの極性をコーディングする第１シーケンス３１を含む。この例では、０ｘ０は第１極性（低）を示し、一方、０ｘ１は第２極性（高）を示す。ヘッダは、タイムスタンプ、例えば読み出しが発生した時間に関連するイベントタイムベースの最下位ビットをコーディングする第２シーケンス３２を含む。ピクセルグループはライン読み出し中に同時に読み出されるので、この例では、すべてのパケット３０ａ、３０ｂ、３０ｃ、３０ｄ、３０ｅ、３０ｆ、３０ｇは、０ｘ５としてコーディングされた同じタイムスタンプを共有する。ヘッダは、グループアドレスをコーディングする第３シーケンス３３及び第４シーケンス３４を含む。この例では、パケット３０のグループアドレスは、ピクセルグループの最初のピクセルのＸ座標とＹ座標の組合せで構成されるが、もちろん、グループアドレスが、そのパケット３０が関連するピクセルグループの各ピクセルを識別することを可能にするものである限り、グループアドレスを異なる方法で符号化することも可能である。

【0030】

第３シーケンス３３は、グループアドレスのＸ座標を符号化するが、これは、各ピクセルグループの第１ピクセルのＸ座標に対応する。この例では、第３シーケンス３３は１６進数でコーディングされる。したがって、第１パケット３０ａ及び第２パケット３０ｂの第３シーケンス３３は、それらが同じ第１ピクセルグループ２１から導出されるので０ｘ０であり、第３パケット３０ｃの第３シーケンス３３は、第２ピクセルグループ２２の第１ピクセルがラインの３２番目のピクセルであるので０ｘ２０であり、第４パケットの第３シーケンス３３は、第３ピクセルグループ２３の第１ピクセルがラインの６４番目のピクセルであるので０ｘ４０であるなどである。この例では、ピクセルグループは３２個のピクセルを含み、その結果、グループアドレスのＸ座標は３２の倍数で分離される。当然ながら、他の長さのピクセルグループは、グループアドレスのＸ座標間に異なる間隔をもたらすことになる。

【0031】

ヘッダは、グループアドレスのＹ座標をコーディングする第４シーケンス３４を含み、これは、すべてのパケット３０が同じ８番目のラインのピクセルに対応するので、すべてのパケット３０に対して０ｘ８としてコーディングされる。最後に、パケット３０は、イベントベクトルを含み、この例では、上記で説明したように、対応するピクセルでイベントが発生したか否かに応じて、０又は１で３２ビットのシーケンスを含む。

【0032】

好ましくは、ライン読み出し中に、パケット３０は、少なくとも１つのピクセルでイベントが発生した隣接ピクセルグループに対してのみ生成される。また、少なくとも１つのピクセルでイベントが発生した各隣接ピクセルグループに対して、少なくとも１つのパケット３０が生成される。同じグループアドレスを有する２つのパケット３０は、同じピクセルグループ内で第１極性イベントと第２極性イベントが発生したときにのみ生成されるため、同じグループアドレスを共有する２つのパケット３０は、異なる極性を有することに留意されたい。

【0033】

一旦生成されると、パケット３０は処理パイプライン６に送られ、処理パイプライン６において、パケット３０は連続して処理される、すなわち処理パイプライン６に送られるのと同じ順序で処理される。典型的には、パケット３０を連結することによってパケットのラインシーケンスが作成され、該ラインシーケンスが処理パイプライン６に送られる。図３では、パケットのシーケンスは、パケット３０の配置によって図示されている。第１パケット３０ａの後に第２パケット３０ｂが続き、その後に第３パケット３０ｃが続き、その後に第４パケット３０ｄが続き、その後に第５パケット３０ｅが続き、その後に第６パケット３０ｆが続き、その後に最後の第７パケット３０ｇが続く。

【0034】

好ましくは、処理の大部分はハードウェア実装され、パケット３０は極めて高速に処理されなければならないという事実のために、プロセッサは関与しない。以下に説明されるように、イベント処理は、現在処理されているパケットのグループアドレスを、処理パイプライン６内の次のパケット又は前のパケットのグループアドレスと比較することを含み得る。好ましくは、少なくとも比較はハードウェア実装される。このような比較は、例えば一組の論理ゲート（ＡＮＤ、ＮＡＮＤ、ＮＯＲ等）からなる比較器を形成する電子デバイスによって実行される。このようなハードウェア比較器は命令を実行せず、したがって、プロセッサではない。既に説明したように、処理パイプライン６において、例えばフィルタリング、フォーマッティング等の様々なイベントプロセスが実行され得る。少なくとも１つのイベントプロセスは、少なくとも１のメモリアクセスを伴う。例えば時空間フィルタ及びフリッカ防止は、メモリに事前に記憶されているピクセルに関連するデータへのアクセスを必要とする。フリッカ防止の場合、メモリは、フリッカを示す規則的なパターンを検出するために、連続するイベント間の期間を記憶し得る。メモリはまた、各ピクセルに固有のカウンタを記憶してもよく、このカウンタは、そのピクセルに関連付けられるイベントが受け取られるたびにインクリメント又はデクリメントされる。

【0035】

メモリは、例えばＲＡＭ（ランダムアクセスメモリ）であり、アクセス時間が短いため、典型的にはＳＲＡＭ（静的ランダムアクセスメモリ）である。メモリは、読み出しサイクルを超えたピクセルに関するデータを記憶する。各ピクセルグループには、該ピクセルグループに関連するデータが記憶されるメモリ内の位置が関連付けられる。このようなデータは、対応するメモリ位置に変換されるグループアドレス（ｘ，ｙ座標）を介して取り出される。また、このようなデータを上書きすることができ、あるいは追加データで補完することもできる。

【0036】

特定のイベントのピクセルアドレスは、パケット３０に関連付けられるグループアドレスを介して取り出される。Ｙ座標は、ヘッダの第４シーケンス３４に符号化され、したがって、直ちに決定されることができる。イベントのＸ座標は、ヘッダの第３シーケンス３３にコーディングされたグループアドレスのＸ座標と、イベントベクトル内の対応するビットの位置とによって定義される。例えばそのグループアドレスのＸ座標としてｎを有するイベントベクトルのｉ番目のビットは、ラインの（ｎ＋ｉ）番目のピクセルに対応する。理論的には、各イベントを処理するために１回のメモリアクセスが必要となるであろう。しかしながら、効率化の目的のために、そしてイベントはピクセルグループによって処理されることから、ピクセルグループに関連するデータは同時に扱われる。これは、実際のメモリ位置がピクセルグループのピクセルに対応することを意味する。したがって、メモリアクセスはグループアドレスに基づいており、１回のメモリアクセスは、ピクセルグループのピクセルに関連付けられるデータを処理するのに十分である。

【0037】

理論的には、各パケット３０は通常互いに独立に処理されるので、各パケット３０を処理するために１回のメモリアクセスが必要となるであろう。しかしながら、本発明では、同じグループアドレスを共有する２つのパケット３０はイベント処理において連続して処理され、同じグループアドレスを共有する２つのパケット３０は完全に独立に扱われるわけではない。同じグループアドレスを共有する２つのパケット３０のイベント処理の間に、１回のみの読み出しメモリアクセスと１回のみ書き込みメモリアクセスがその２つのパケットに対して行われる。より具体的には、イベント処理は、現在処理されているパケット３０のグループアドレスを、処理パイプライン６の次のパケット３０のグループアドレスと比較することと、現在処理されているパケット３０のグループアドレスと次のパケット３０のグループアドレスとの間に一致が見つかった場合、少なくともメモリアクセスを防止することを含む。現在処理されているパケット３０の処理の間及び／又は次のパケット３０の後の処理の間に、メモリアクセスを防止することができる。防止されるメモリアクセスは、例えばデータの取り出し及び／又はデータの書き込みとすることができる。現在処理されているパケット３０のグループアドレスと次のパケット３０のグループアドレスとの間に一致が見つかった場合、グループアドレスに関連するデータは、メモリに書き込まれる代わりにバッファに記憶され、それにより、書き込みメモリアクセスを回避する。前のパケット３０と同じグループアドレスを有するパケット３０のイベント処理の間、そのグループアドレスに関連するデータは、各グループアドレス専用の位置を有するメモリから取り出されるのではなく、バッファから取り出され、それにより、読み出しメモリアクセスを回避する。

【0038】

好ましくは、同じグループアドレスを共有する２つのパケット３０がイベント処理において連続して処理されることを確実にするために、パケットはパイプラインにおいて特定の順序で組織化される。同じグループアドレスを有する２つのパケット３０は、処理パイプライン６内で隣接して配置される、すなわち、次々に配置される。例えばこれらはラインシーケンスにおいて互いに隣接して連結される。具体的には、同じピクセルグループに関連する第１極性のパケット３０と第２極性のパケット３０とが互いに隣接して連結される。パケット３０はパイプラインにおけるそれらの順序に従って処理されるので、同じグループアドレスを共有する２つのパケット３０はイベント処理において連続して処理される。これは図３に図示されており、図３では、第１パケット３０ａと第２パケット３０ｂはともに第１ピクセルグループ２１に対応する同じグループアドレスを有しており、隣接している。同じグループアドレス（Ｘ座標０ｘ４Ｃ０）を共有する第６パケット３０ｆと第７パケット３０ｇについても同様である。

【0039】

図４は、パケット３０をどのように処理することができるかの例を示す。この例では、メモリはＳＲＡＭであるが、別の種類のメモリも可能である。バッファが使用される。バッファは一時的なデータを記憶し、パケットのグループアドレスが何であってもすべてのパケット３０を処理するために、同じバッファが使用される。反対に、メモリは、各メモリ位置が１つのグループアドレスに専用である、いくつかのメモリ位置を含む。特定のメモリ位置が特定のグループアドレスに使用される。

【0040】

開始した後（ステップＳ１）、新たなパケット３０を受け取る（ステップＳ２）。第１フラグテストを行って、一致フラグがセットされているか否かを判断する（ステップＳ３）。一致フラグの状態は、前に処理されたパケット３０の処理に依存し、例えばレジスタに記憶されている。フラグがセットされていない場合、一致テストを行って（ステップＳ４）、現在のアドレス（すなわち、現在のパケット３０のグループアドレス）が次のアドレス（すなわち直後に処理される次のパケット３０のグループアドレス）と同じであるかどうかを判断する。次のアドレスが現在のアドレスと同じ場合、一致フラグをセットする（ステップＳ５）。そうでない場合、一致フラグはセットされない。いずれの場合も、次のステップ（ステップＳ６）において、パケット３０のグループアドレスに関連付けられるデータが、グループアドレスに対応するメモリ位置のＳＲＡＭメモリから取り出される。取り出されたデータはバッファにバッファリングされる。

【0041】

第１フラグテスト（ステップＳ３）が、一致フラグがセットされていることを示す場合、一致フラグがリセットされ（ステップＳ７）、データは、ＳＲＡＭメモリから取り出される代わりにバッファから取り出される（ステップＳ８）。必要なデータが取り出されると、処理アルゴリズムが実行される（ステップＳ９）、すなわち、パケット３０に含まれるイベントが、取り出されたデータ及びイベント処理の目的（フィルタリング、フリッカ防止等）に従って処理される。処理アルゴリズムの結果をバッファリングすることができる（ステップＳ１０）。

【0042】

アルゴリズムは、結果をＳＲＡＭメモリに書き込むべきかどうかを判断する（ステップＳ１１）。結果をＳＲＡＭメモリに書き込まない場合、パケットの処理を終了する（ステップＳ１２）。結果をＳＲＡＭメモリに書き込む場合、第２フラグテストが実行される（ステップＳ１３）。フラグが事前にセットされている場合（ステップＳ５）、パケットの処理を終了する（ステップＳ１２）。フラグがセットされていない場合、バッファリングされた結果が、パケットのグループアドレスに対応する位置のＳＲＡＭメモリに書き込まれる（ステップＳ１４）。

【0043】

一致フラグを通して、イベント処理は、２つのパケット３０が同じグループアドレスを共有している場合、ＳＲＡＭメモリ内で取り出される代わりに、バッファリングされたデータを使用することができることを通知される。したがって、メモリアクセスが回避される。フラグの使用は単なる例であって、要件ではなく、同じ結果を達成するために他の戦略を採用してもよい。例えば現在のパケット３０のグループアドレスと前のパケット３０のグループアドレスとの間の比較を行うことができる。

【0044】

図５は、図３の例のイベント処理に関与する信号のデジタルタイミング図である。上側の第１の行５１はクロック信号であり、クロック信号の２つの立ち上がりエッジ間のサイクルを定義している。第２の行５２は、図３のパケット３０に対応する番号を有するメモリアクセスを示す。高レベルは、サイクル中にメモリアクセスが起こることを示し、低レベルは、サイクル中にメモリアクセスが起こらないことを示す。第３の行５３は、イベント処理の間にメモリにアクセスするために行われたメモリ要求を示す。高レベルはサイクル中にメモリ要求が起こることを示し、低レベルはサイクル中にメモリ要求が起こらないことを示す。第４の行５４は、第１フラグテストの結果、すなわち現在のアドレスと次のアドレスが一致しているかどうかを示す。高レベルは一致を示し、一方、低レベルは一致がないことを示す。

【0045】

第５の行５５は、現在のアドレス、すなわち、現在処理されているパケットのグループアドレスを示し、第６の行５６は、次のアドレス、すなわち、パイプラインにおいて現在処理されているパケットに続いて処理されるべき次のパケットのグループアドレスを示す。第７の行５７は、メモリ内に読み出されたデータを示し、第８の行５８は、バッファにバッファリングされたデータを示す。図５において、グループアドレスは、グループの最初のピクセルのＸ座標の前にＹ座標で示される（１６進数で）。したがって、グループアドレス０ｘ８０００は、８番目のラインの０番目～３１番目のピクセルグループを指し；グループアドレス０ｘ８０２０は、８番目のラインの３２番目～６３番目のピクセルグループを指し；グループアドレス０ｘ８０４０は、８番目のラインの６４番目～９５番目のピクセルグループを指す等である。データ（０ｘ８０００）は、グループアドレス０ｘ８０００のパケットのピクセルに関連付けられるデータを指し、データ（０ｘ８０２０）は、グループアドレス０ｘ８０２０のパケットのピクセルに関連付けられるデータを指し、以下同様である。

【0046】

第１サイクルでは、現在のグループアドレスは存在せず、次のグループアドレスは、第１ピクセルグループ２１から導出される第１パケット３０ａのグループアドレス、すなわち８番目のラインの０番目～３１番目のピクセルのグループアドレス、０ｘ８０００である。したがって、第２サイクルでは、このグループアドレス０ｘ８０００が現在のグループアドレスとなっており、この現在のグループアドレス０ｘ８０００に基づくメモリ要求に応答してメモリアクセスが行われる。次のグループアドレスは、第２パケット３０ｂのグループアドレスであり、依然として、第１パケット３０ａと同じグループアドレス、すなわち０ｘ８０００である。実際、図３に示されるように、最初の２つのパケット３０ａ、３０ｂは同じグループアドレスを共有しているが、異なる極性を示す。現在のグループアドレスと次のアドレスは一致するので、一致テストの結果はｙｅｓであり、したがって、アドレス一致信号（又はフラグ）は高レベルに上昇する。

【0047】

第３サイクルでは、以前の現在のグループアドレス０ｘ８０００に基づくメモリアクセスの結果として読み出されるデータは、ｄａｔａ（０ｘ８０００）である。現在のグループアドレスは、第２パケット３０ｂのグループアドレス、すなわち、依然として０ｘ８０００である。以前のサイクルでアドレス一致信号（フラグ）が高であったという事実により、第１フラグテストの結果はｙｅｓであり、メモリ要求は行われず、メモリアクセスも行われない。次のグループアドレスは、第３パケット３０ｃのグループアドレス、すなわち、０ｘ８０２０であり、８番目のラインの３２番目～６３番目のピクセルのグループを指す。次のグループアドレスが現在のグループアドレスと異なるので、あるいは比較を回避するためにアドレス一致信号が自動的にリセットされるため（Ｓ７）、アドレス一致信号は低レベルに戻る。

【0048】

第４サイクルでは、第３パケット３０ｃのグループアドレス、すなわち、０ｘ８０２０が現在のグループアドレスになり、第４パケット３０ｄのグループアドレス、すなわち、０ｘ８０４０が次のグループアドレスになる。次のグループアドレスは現在のグループアドレスとは異なるので、一致テストの結果はｎｏとなり、アドレス一致信号は低レベルのままとなる。以前のサイクルではアドレス一致信号が低であったので（第１フラグテスト結果がｎｏ）、現在のグループアドレス０ｘ８０２０について、メモリ要求が行われ、メモリアクセスが行われる。しかし、以前のサイクルの間にはメモリアクセスがなかったので、データは読み出されない。以前に読み出されたデータｄａｔａ（０ｘ８０００）をバッファに記憶し、処理アルゴリズムのために使用することができる。

【0049】

第５サイクルでは、第４パケット３０ｄのグループアドレス、すなわち、０ｘ８０４０が現在のグループアドレスであり、第５パケット３０ｅのグループアドレス、すなわち、０ｘ８０６０が次のグループアドレスである。次のグループアドレスは現在のグループアドレスと異なるので、一致テストの結果はｎｏであり、アドレス一致信号は低レベルのままである。以前のサイクルでアドレス一致信号が低であったので（第１フラグテスト結果がｎｏ）、現在のグループアドレス０ｘ８０４０について、メモリ要求が行われ、メモリアクセスが行われる。以前のメモリアクセスの結果、以前の現在のグループアドレス０ｘ８０２０に対応するデータ、すなわち、ｄａｔａ（０ｘ８０２０）が読み出される。第２パケット３０ｂの処理は、第１パケット３０ｃと同じ記憶されたデータを使用するので、バッファリングされたデータは第１グループアドレスに関連するデータ（ｄａｔａ（０ｘ８０００））のままである。

【0050】

第６サイクルでは、第５パケット３０ｅのグループアドレス、すなわち、０ｘ８０６０が現在のグループアドレスであり、第６パケット３０ｆのグループアドレス、すなわち、０ｘ８４Ｃ０が次のグループアドレスである。次のグループアドレスは現在のグループアドレスと異なるので、一致テストの結果はｎｏであり、アドレス一致信号は低レベルのままである。以前のサイクルでアドレス一致信号が低であったので、現在のグループアドレス０ｘ８０６０に対して、メモリ要求が行われ、メモリアクセスが行われる。以前のメモリアクセスの結果、以前の現在のグループアドレス０ｘ８０４０に対応するデータ、すなわちｄａｔａ（０ｘ８０４０）が読み出される。以前に読み出されたデータｄａｔａ（０ｘ８０２０）をバッファリングし、第３パケット３０ｃを処理するために使用することができる。

【0051】

第７サイクルでは、第６パケット３０ｆのグループアドレス、すなわち、０ｘ８４Ｃ０が現在のグループアドレスであり、第７パケット３０ｇのグループアドレス、すなわち、０ｘ８４Ｃ０が次のグループアドレスである。図３に示されるように、第６パケット３０ｆと第７パケット３０ｇは同じグループアドレスを共有しているが、異なる極性を示す。一致テストは、現在のグループアドレスと次のアドレスとが実際に一致していることを示し、したがって、アドレス一致信号が高レベルに上昇する。以前のサイクルでアドレス一致信号が低であったため、現在のグループアドレス０ｘ８４Ｃ０に対して、メモリ要求が行われ、メモリアクセスが行われる。以前のメモリアクセスの結果、以前の現在のグループアドレス０ｘ８０６０に対応するデータ、すなわち、ｄａｔａ（０ｘ８０６０）が読み出される。以前に読み出されたデータ、ｄａｔａ（０ｘ８０４０）をバッファリングして、第４パケット３０ｄを処理するために使用することができる。

【0052】

第８サイクルでは、第７パケット３０ｇのグループアドレス、すなわち、０ｘ８４Ｃ０が現在のグループアドレスであり、これが最後のパケットであるので次のグループアドレスはない。その結果、一致テストの結果はｎｏであり、アドレス一致信号は低レベルに戻る。以前の現在のグループアドレス０ｘ８４Ｃ０に基づくメモリアクセスの結果として読み出されたデータは、ｄａｔａ（０ｘ８４Ｃ０）である。以前のサイクルでアドレス一致信号が高であったため、メモリ要求は行われず、メモリアクセスも行われない。以前に読み出されたデータ、ｄａｔａ（０ｘ８０６０）をバッファリングして、第５パケット３０ｅを処理するために使用することができる。

【0053】

第９サイクルでは、現在のグループアドレスと次のグループアドレスは存在しない。実際、処理パイプライン６では、２つのライン読み出しの結果がブランクパケットによって分離され、その結果、複数の空サイクルが２つのライン読み出しの結果の処理を分離する。例えば２つのライン読み出しは、４～１２の空サイクル、好ましくは６～１０の空サイクルで分離される。いずれの現在のグループアドレスもない場合、メモリ要求は行われず、メモリアクセスも実行されない。第６ピクセルグループに対応する以前に読み出されたデータ、すなわち、ｄａｔａ（０ｘ８４Ｃ０）をバッファして、第６パケット３０ｇを処理するために使用することができる。第１０サイクルでは、バッファリングされたデータは置き換えられなかったので、依然として同じデータ、すなわち、ｄａｔａ（０ｘ８４Ｃ０）であり、このデータを使用して、第６パケット３０ｆと同じグループアドレスを共有する第７の最後のパケット３０ｇを処理することができる。

【0054】

上述したように、同じグループアドレスを共有する２つのパケットがイベント処理において連続して処理されるという事実は、メモリからデータを取り出すことなく、同じデータを再利用することを可能にする。実施例のように、アドレス一致信号を、冗長メモリアクセスを防止するためのフラグとして使用することができる。その結果、異なる極性のイベントが同じピクセルグループ内で起こるとき、メモリアクセスが回避される。メモリアクセスは非常に電力を消費するので、メモリアクセスを回避することは、電力消費及び熱生成の低減につながる。この効果は、画像化されたシーンが急激な強度変化を引き起こすときに特に顕著である。

【0055】

本発明を特定の好ましい実施形態に関して説明してきたが、本発明はそのように限定されるものではなく、説明された手段及びそれらの組合せのすべての技術的均等物を含むことが明らかである。特に、添付の特許請求の範囲において定義される本発明の範囲から逸脱することなく、様々な変更及び修正が行われてよいことが当業者には明らかであろう。

【図1】

【図2】

【図3】

【図4】

【図5】