特許7458273IP Force 特許公報全文掲載

技術分野

半導体装置の制御方法

発明が解決しようとする課題[発明の詳細な説明]から抜粋

ターンオン時の損失を低減できる半導体装置の制御方法を提供する。

課題を解決するための手段[発明の詳細な説明]から抜粋

半導体装置は、第1電極と、前記第1電極に対向する第2電極と、前記第1電極と前記第2電極との間に設けられた半導体部と、前記半導体部と前記第1電極との間に設けられ、前記半導体部および前記第1電極から電気的に絶縁され、相互に電気的に分離された第1~第3制御電極と、を備える。前記半導体部は、第1導電形の第1層と、第2導電形の第2層と、前記第1導電形の第3層と、前記第2導電形の第4層と、・・・ 続きを知財ポータルサイト IP Force にログインして見る

この特許の権利範囲[特許請求の範囲]

知財ポータルサイト IP Force にログインして確認する (無料)

この特許公報に記載されている図面[図面の簡単な説明]から抜粋

【図1】 第1半導体装置を示す模式図である。
【図2】 第1半導体装置の制御方法を示すタイムチャートである。
【図3】 第1半導体装置の制御方法を示す模式断面図である。
【図4】 第1実施形態の変形例に係る半導体装置の制御方法を示すタイムチャートである。
【図5】 第1実施形態の変形例に係る半導体装置の制御方法を示す模式図である。
【図6】 第1実施形態の別の変形例に係る半導体装置の制御方法を示す模式図である。
【図7】 第1実施形態の他の変形例に係る半導体装置の制御方法を示す模式図である。
【図8】 第2半導体装置を示す模式断面図である。
【図9】 第2半導体装置の制御方法を示すタイムチャートである。
【図10】 第3半導体装置の制御方法を示すタイムチャートである。
【図11】 第3実施形態の変形例に係る半導体装置の制御方法を示すタイムチャートである。

代表図 図1本件の代表的な図

1、2…半導体装置、 10…半導体部、 11…第1層、 13…第2層、 15…第3層、 17…第4層、 20…第1電極、 21…第5層、 23…第6層、 30…第2電極、 40…第1制御電極、 43…第1絶縁膜、 45、55、65…層間絶縁膜、 50…第2制御電極、 53…第2絶縁膜、 60…第3制御電極、 63…第3絶縁膜、 70…ゲート制御回路、 G1、G2、G3…ゲート端子、 GI1、GI2、GI3…ゲート配線、 NIV…反転層、 PIV…蓄積層、 VG1…第1制御電圧、 VG2…第2制御電圧、 VG3…第3制御電圧、 VTH…閾値電圧

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

[広告欄]

ログインすれば広告は減ります

ログインすれば広告は減ります