知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-03-25
(45)【発行日】2024-04-02
(54)【発明の名称】半導体装置
(51)【国際特許分類】
H01L 29/739 20060101AFI20240326BHJP
H01L 29/78 20060101ALI20240326BHJP
H01L 29/06 20060101ALI20240326BHJP
【ＦＩ】
H01L29/78 655F
H01L29/78 652J
H01L29/78 653A
H01L29/78 652Q
H01L29/78 652P
H01L29/78 655G
H01L29/78 655B
H01L29/06 301V
H01L29/06 301G
【請求項の数】
20
(21)【出願番号】P 2022576971
(86)(22)【出願日】2021-10-04
(86)【国際出願番号】 JP2021036687
(87)【国際公開番号】W WO2022158053
(87)【国際公開日】2022-07-28
【審査請求日】2022-12-28
(31)【優先権主張番号】P 2021009648
(32)【優先日】2021-01-25
(33)【優先権主張国・地域又は機関】JP
(73)【特許権者】
【識別番号】000005234
【氏名又は名称】富士電機株式会社
(74)【代理人】
【識別番号】110000877
【氏名又は名称】弁理士法人ＲＹＵＫＡ国際特許事務所
(72)【発明者】
【氏名】尾崎 大輔
(72)【発明者】
【氏名】野口 晴司
(72)【発明者】
【氏名】桜井 洋輔
(72)【発明者】
【氏名】浜崎 竜太郎
(72)【発明者】
【氏名】山田 拓弥
(72)【発明者】
【氏名】伊倉 巧裕
【審査官】石塚 健太郎
(56)【参考文献】
【文献】特開２０１９－９１８９２（ＪＰ，Ａ）
【文献】特開２００４－９５９５４（ＪＰ，Ａ）
【文献】特開２０１７－２８２５０（ＪＰ，Ａ）
【文献】国際公開第２０１７／０６４８８７（ＷＯ，Ａ１）
【文献】国際公開第２０１５／０９８１６９（ＷＯ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ２９／７３９
Ｈ０１Ｌ ２９／７８
Ｈ０１Ｌ ２９／０６
(57)【特許請求の範囲】
【請求項1】
半導体基板を備える半導体装置であって、前記半導体基板は、
活性部と、
上面視において前記活性部を囲む第２導電型の外周ウェル領域と、
前記半導体基板の上面において、前記活性部に設けられるトレンチ部と
を有し、
前記活性部は、
第１導電型のエミッタ領域を有する中央部と、
前記中央部を囲む外周部と
を有し、
前記中央部は、少なくとも２つの前記トレンチ部の底部にわたって設けられた第２導電型の活性側底部領域を有し、
前記外周部は、前記外周ウェル領域と電気的に接続し、前記活性側底部領域に向かい、前記トレンチ部の底部に設けられた第２導電型の外周側底部領域を有し、
前記活性側底部領域と前記外周側底部領域は、離れて設けられていて、
前記外周側底部領域の上面は、前記半導体基板の深さ方向において、前記半導体基板の上面よりも前記半導体基板の下面側に設けられている
半導体装置。
【請求項2】
前記活性側底部領域は、前記外周部にも設けられている請求項１に記載の半導体装置。
【請求項3】
前記活性側底部領域は、電気的にフローティングである請求項１または２に記載の半導体装置。
【請求項4】
前記トレンチ部は、上面視においてストライプ状に設けられている請求項１から３のいずれか一項に記載の半導体装置。
【請求項5】
前記外周側底部領域は、前記トレンチ部の底部で終端している請求項１から４のいずれか一項に記載の半導体装置。
【請求項6】
前記活性側底部領域は、前記トレンチ部の底部で終端している請求項１から５のいずれか一項に記載の半導体装置。
【請求項7】
前記活性側底部領域と前記外周側底部領域の不純物濃度は、同一である請求項１から６のいずれか一項に記載の半導体装置。
【請求項8】
前記外周側底部領域の不純物濃度は、前記活性側底部領域の不純物濃度より大きい請求項１から６のいずれか一項に記載の半導体装置。
【請求項9】
前記外周ウェル領域の不純物濃度は、前記外周側底部領域の不純物濃度より大きい請求項１から８のいずれか一項に記載の半導体装置。
【請求項10】
前記活性側底部領域と前記外周側底部領域は、前記半導体基板の深さ方向において、同じ深さに設けられている請求項１から９のいずれか一項に記載の半導体装置。
【請求項11】
前記外周側底部領域は、前記半導体基板の深さ方向において、前記活性側底部領域よりも広く設けられている請求項１から９のいずれか一項に記載の半導体装置。
【請求項12】
前記活性側底部領域と前記外周側底部領域の前記トレンチ部の配列方向における距離は、前記トレンチ部のピッチ幅以上でかつ前記トレンチ部のピッチ幅の２０倍以下である請求項１から１１のいずれか一項に記載の半導体装置。
【請求項13】
前記活性側底部領域と前記外周側底部領域の前記配列方向における距離は、２μｍ以上でかつ４０μｍ以下である請求項１２に記載の半導体装置。
【請求項14】
前記トレンチ部は、ゲートトレンチ部と、
ダミートレンチ部と
を有し、
前記半導体基板の深さ方向における前記活性側底部領域と前記外周側底部領域の間には、前記ゲートトレンチ部が設けられている
請求項１から１３のいずれか一項に記載の半導体装置。
【請求項15】
前記外周側底部領域は、前記トレンチ部の配列方向において、前記外周ウェル領域から前記トレンチ部のピッチ幅の５倍以下の範囲に設けられている請求項１から１４のいずれか一項に記載の半導体装置。
【請求項16】
前記活性側底部領域と前記外周側底部領域の前記配列方向における距離は、前記外周側底部領域が設けられる幅より大きい請求項１５に記載の半導体装置。
【請求項17】
前記トレンチ部は、前記外周部において前記トレンチ部の配列方向における前記活性側底部領域と前記外周側底部領域の間に設けられ、前記活性側底部領域および前記外周側底部領域よりも深く形成された外周側深化トレンチ部を有する請求項１から４のいずれか一項に記載の半導体装置。
【請求項18】
前記トレンチ部は、少なくとも一部が前記中央部に設けられ、前記活性側底部領域よりも深く形成された活性側深化トレンチ部を有する請求項１７に記載の半導体装置。
【請求項19】
前記中央部は、上面視において前記活性側底部領域に挟まれ、前記半導体基板の深さ方向において前記活性側底部領域と同じ深さに設けられる第１導電型の活性側底部レス領域を有する請求項１７に記載の半導体装置。
【請求項20】
上面視において前記活性部を囲むエッジ終端構造部を更に備え、前記エッジ終端構造部は、第２導電型の領域を有する
請求項１から１９のいずれか一項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置に関する。
【背景技術】
【0002】
従来、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等の半導体装置において、トレンチ部の底部に、不純物領域を設けた構成が知られている（例えば、特許文献１、２参照）。
特許文献１ 特開２０１９－９１８９２号公報
特許文献２ 特開２０１９－１１０２８８号公報
特許文献１ 特開２０１９－９１８９２号公報
特許文献２ 特開２０１９－１１０２８８号公報
【解決しようとする課題】
【0003】
ＩＧＢＴ装置等の半導体装置においては、ターンオン損失を低減することが好ましい。
【一般的開示】
【0004】
上記課題を解決するために、本発明の第１の態様においては、半導体基板を備える半導体装置を提供する。半導体基板は、活性部を有してよい。半導体基板は、第２導電型の外周ウェル領域を有してよい。外周ウェル領域は、上面視において活性部を囲んでよい。半導体基板は、トレンチ部を有してよい。トレンチ部は、半導体基板の上面において、活性部に設けられてよい。活性部は、中央部を有してよい。中央部は、第１導電型のエミッタ領域を有してよい。活性部は、外周部を有してよい。外周部は、中央部を囲んでよい。中央部は、第２導電型の活性側底部領域を有してよい。活性側底部領域は、少なくとも２つのトレンチ部の底部にわたって設けられてよい。外周部は、第２導電型の外周側底部領域を有してよい。外周側底部領域は、外周ウェル領域と電気的に接続してよい。外周側底部領域は、活性側底部領域に向かい、トレンチ部の底部に設けられてよい。活性側底部領域と外周側底部領域は、離れて設けられていてよい。
【0005】
活性側底部領域は、外周部にも設けられていてよい。
【0006】
活性側底部領域は、電気的にフローティングであってよい。
【0007】
トレンチ部は、上面視においてストライプ状に設けられていてよい。
【0008】
外周側底部領域は、トレンチ部の底部で終端していてよい。活性側底部領域は、トレンチ部の底部で終端していてよい。
【0009】
活性側底部領域と外周側底部領域の不純物濃度は、同一であってよい。外周側底部領域の不純物濃度は、活性側底部領域の不純物濃度より大きくてよい。外周ウェル領域の不純物濃度は、外周側底部領域の不純物濃度より大きくてよい。
【0010】
活性側底部領域と外周側底部領域は、半導体基板の深さ方向において、同じ深さに設けられていてよい。外周側底部領域は、半導体基板の深さ方向において、活性側底部領域よりも広く設けられていてよい。
【0011】
活性側底部領域と外周側底部領域のトレンチ部の配列方向における距離は、トレンチ部のピッチ幅以上であってよい。活性側底部領域と外周側底部領域のトレンチ部の配列方向における距離は、トレンチ部のピッチ幅の２０倍以下であってよい。活性側底部領域と外周側底部領域の配列方向における距離は、２μｍ以上であってよい。活性側底部領域と外周側底部領域の配列方向における距離は、４０μｍ以下であってよい。
【0012】
トレンチ部は、ゲートトレンチ部を有してよい。トレンチ部は、ダミートレンチ部を有してよい。半導体基板の深さ方向における活性側底部領域と外周側底部領域の間には、ゲートトレンチ部が設けられてよい。
【0013】
外周側底部領域は、トレンチ部の配列方向において、外周ウェル領域からトレンチ部のピッチ幅の５倍以下の範囲に設けられていてよい。
【0014】
活性側底部領域と外周側底部領域のトレンチ部の配列方向における距離は、外周側底部領域が設けられる幅より大きくてよい。
【0015】
トレンチ部は、外周部においてトレンチ部の配列方向における活性側底部領域と外周側底部領域の間に設けられ、活性側底部領域および外周側底部領域よりも深く形成された外周側深化トレンチ部を有してよい。トレンチ部は、少なくとも一部が中央部に設けられ、活性側底部領域よりも深く形成された活性側深化トレンチ部を有してよい。中央部は、上面視において活性側底部領域に挟まれ、半導体基板の深さ方向において活性側底部領域と同じ深さに設けられる第１導電型の活性側底部レス領域を有してよい。
【0016】
なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【0017】
【図1】半導体装置１００の一例を示す上面図である。
【図7】比較例に係る半導体装置２００の一例を示す図である。
【図8】比較例に係る半導体装置３００の一例を示す図である。
【図9】室温時のＦＷＤの順方向電流と逆回復電圧の傾きの関係を示す図である。
【図10】ＦＷＤの逆回復電圧の傾きの最大値（室温の低電流時）とターンオン損失（高温の定格電流時）の関係を示す図である。
【図11】半導体装置１００および半導体装置２００のゲート電圧０Ｖ（ＯＦＦ）時のコレクタ電流とコレクタ電圧のＩＶ特性を示す図である。
【図12】半導体装置１００および半導体装置３００のゲート電圧１５Ｖ（ＯＮ）時のコレクタ電流とコレクタ電圧のＩＶ特性を示す図である。
【図13】他の実施形態に係る半導体装置４００の一例を示す上面図である。
【図17】他の実施形態に係る半導体装置５００の一例を示す上面図である。
【図18】他の実施形態に係る半導体装置６００の一例を示す上面図である。
【図20】他の実施形態に係る半導体装置７００の一例を示す上面図である。
【図22】他の実施形態に係る半導体装置８００の一例を示す上面図である。
【図24】他の実施形態に係る半導体装置９００の一例を示す上面図である。
【発明を実施するための形態】
【0018】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【0019】
本明細書においては半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は、重力方向または半導体装置の実装時における方向に限定されない。
【0020】
本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。直交座標軸は、構成要素の相対位置を特定するに過ぎず、特定の方向を限定するものではない。例えば、Ｚ軸は地面に対する高さ方向を限定して示すものではない。なお、＋Ｚ軸方向と－Ｚ軸方向とは互いに逆向きの方向である。正負を記載せず、Ｚ軸方向と記載した場合、＋Ｚ軸および－Ｚ軸に平行な方向を意味する。
【0021】
本明細書では、半導体基板の上面および下面に平行な直交軸をＸ軸およびＹ軸とする。また、半導体基板の上面および下面と垂直な軸をＺ軸とする。本明細書では、Ｚ軸の方向を深さ方向と称する場合がある。また、本明細書では、Ｘ軸およびＹ軸を含めて、半導体基板の上面および下面に平行な方向を、水平方向と称する場合がある。
【0022】
また、半導体基板の深さ方向における中心から、半導体基板の上面までの領域を、上面側と称する場合がある。同様に、半導体基板の深さ方向における中心から、半導体基板の下面までの領域を、下面側と称する場合がある。
【0023】
本明細書において「同一」または「等しい」のように称した場合、製造ばらつき等に起因する誤差を有する場合も含んでよい。当該誤差は、例えば１０％以内である。
【0024】
本明細書においては、不純物がドーピングされたドーピング領域の導電型をＰ型またはＮ型として説明している。本明細書においては、不純物とは、特にＮ型のドナーまたはＰ型のアクセプタのいずれかを意味する場合があり、ドーパントと記載する場合がある。本明細書においては、ドーピングとは、半導体基板にドナーまたはアクセプタを導入し、Ｎ型の導電型を示す半導体またはＰ型の導電型を示す半導体とすることを意味する。
【0025】
本明細書においては、ドーピング濃度とは、熱平衡状態におけるドナーの濃度またはアクセプタの濃度を意味する。本明細書においては、ネット・ドーピング濃度とは、ドナー濃度を正イオンの濃度とし、アクセプタ濃度を負イオンの濃度として、電荷の極性を含めて足し合わせた正味の濃度を意味する。一例として、ドナー濃度をＮＤ、アクセプタ濃度をＮＡとすると、任意の位置における正味のネット・ドーピング濃度はＮＤ－ＮＡとなる。本明細書では、ネット・ドーピング濃度を単にドーピング濃度と記載する場合がある。
【0026】
ドナーは、半導体に電子を供給する機能を有している。アクセプタは、半導体から電子を受け取る機能を有している。ドナーおよびアクセプタは、不純物自体には限定されない。例えば、半導体中に存在する空孔（Ｖ）、酸素（Ｏ）および水素（Ｈ）が結合したＶＯＨ欠陥は、電子を供給するドナーとして機能する。本明細書では、ＶＯＨ欠陥を水素ドナーと称する場合がある。
【0027】
本明細書においてＰ＋型またはＮ＋型と記載した場合、Ｐ型またはＮ型よりもドーピング濃度が高いことを意味し、Ｐ－型またはＮ－型と記載した場合、Ｐ型またはＮ型よりもドーピング濃度が低いことを意味する。また、本明細書においてＰ＋＋型またはＮ＋＋型と記載した場合には、Ｐ＋型またはＮ＋型よりもドーピング濃度が高いことを意味する。本明細書の単位系は、特に断りがなければＳＩ単位系である。長さの単位をｃｍで表示することがあるが、諸計算はメートル（ｍ）に換算してから行ってよい。
【0028】
本明細書において化学濃度とは、電気的な活性化の状態によらずに測定される不純物の原子密度を指す。化学濃度（原子密度）は、例えば二次イオン質量分析法（ＳＩＭＳ）により計測できる。上述したネット・ドーピング濃度は、電圧－容量測定法（ＣＶ法）により測定できる。また、拡がり抵抗測定法（ＳＲ法）により計測されるキャリア濃度を、ネット・ドーピング濃度としてよい。ＣＶ法またはＳＲ法により計測されるキャリア濃度は、熱平衡状態における値としてよい。また、Ｎ型の領域においては、ドナー濃度がアクセプタ濃度よりも十分大きいので、当該領域におけるキャリア濃度を、ドナー濃度としてもよい。同様に、Ｐ型の領域においては、当該領域におけるキャリア濃度を、アクセプタ濃度としてもよい。本明細書では、Ｎ型領域のドーピング濃度をドナー濃度と称する場合があり、Ｐ型領域のドーピング濃度をアクセプタ濃度と称する場合がある。
【0029】
また、ドナー、アクセプタまたはネット・ドーピングの濃度分布がピークを有する場合、当該ピーク値を当該領域におけるドナー、アクセプタまたはネット・ドーピングの濃度としてよい。ドナー、アクセプタまたはネット・ドーピングの濃度がほぼ均一な場合等においては、当該領域におけるドナー、アクセプタまたはネット・ドーピングの濃度の平均値をドナー、アクセプタまたはネット・ドーピングの濃度としてよい。本明細書において、単位体積当りの濃度表示にａｔоｍｓ／ｃｍ３、または、／ｃｍ３を用いる。この単位は、半導体基板内のドナーまたはアクセプタ濃度、または、化学濃度に用いられる。ａｔоｍｓ表記は省略してもよい。
【0030】
ＳＲ法により計測されるキャリア濃度が、ドナーまたはアクセプタの濃度より低くてもよい。拡がり抵抗を測定する際に電流が流れる範囲において、半導体基板のキャリア移動度が結晶状態の値よりも低い場合がある。キャリア移動度の低下は、格子欠陥等による結晶構造の乱れ（ディスオーダー）により、キャリアが散乱されることで生じる。
【0031】
ＣＶ法またはＳＲ法により計測されるキャリア濃度から算出したドナーまたはアクセプタの濃度は、ドナーまたはアクセプタを示す元素の化学濃度よりも低くてよい。一例として、シリコンの半導体においてドナーとなるリンまたはヒ素のドナー濃度、あるいはアクセプタとなるボロン（ホウ素）のアクセプタ濃度は、これらの化学濃度の９９％程度である。一方、シリコンの半導体においてドナーとなる水素のドナー濃度は、水素の化学濃度の０．１％から１０％程度である。本明細書における各濃度は、室温における値でよい。室温における値は、一例として３００Ｋ（ケルビン）（約２６．９℃）における値を用いてよい。
【0032】
図１は、半導体装置１００の一例を示す上面図である。図１においては、各部材を半導体基板１０の上面に投影した位置を示している。図１においては、半導体装置１００の一部の部材だけを示しており、一部の部材は省略している。
【0033】
半導体装置１００は、半導体基板１０を備えている。半導体基板１０は、半導体材料で形成された基板である。一例として半導体基板１０はシリコン基板であるが、半導体基板１０の材料はシリコンに限定されない。
【0034】
半導体基板１０は、上面視において端辺１６２を有する。本明細書で単に上面視と称した場合、半導体基板１０の上面側から見ることを意味している。本例の半導体基板１０は、上面視において互いに向かい合う２組の端辺１６２を有する。図１においては、Ｘ軸およびＹ軸は、いずれかの端辺１６２と平行である。またＺ軸は、半導体基板１０の上面と垂直である。
【0035】
半導体基板１０には活性部１６０が設けられている。活性部１６０は、半導体装置１００が動作した場合に半導体基板１０の上面と下面との間で、深さ方向に主電流が流れる領域である。活性部１６０の上方には、エミッタ電極が設けられているが図１では省略している。
【0036】
本例において、活性部１６０には、ＩＧＢＴ等のトランジスタ素子を含むトランジスタ部７０が設けられている。他の例では、トランジスタ部７０およびＦＷＤ（Ｆｒｅｅ Ｗｈｅｅｌ Ｄｉｏｄｅ）等のダイオード素子を含むダイオード部が、半導体基板１０の上面における所定の配列方向に沿って、交互に配置されていてもよい。
【0037】
トランジスタ部７０は、半導体基板１０の下面と接する領域に、Ｐ＋型のコレクタ領域を有する。また、トランジスタ部７０は、半導体基板１０の上面側に、Ｎ＋＋型のエミッタ領域、Ｐ－型のベース領域、ゲート導電部およびゲート絶縁膜を有するゲート構造が周期的に配置されている。
【0038】
半導体装置１００は、半導体基板１０の上方に１つ以上のパッドを有してよい。本例の半導体装置１００は、ゲートパッド１６４を有している。半導体装置１００は、アノードパッド、カソードパッドおよび電流検出パッド等のパッドを有してもよい。各パッドは、端辺１６２の近傍に配置されている。端辺１６２の近傍とは、上面視における端辺１６２と、エミッタ電極との間の領域を指す。半導体装置１００の実装時において、各パッドは、ワイヤ等の配線を介して外部の回路に接続されてよい。
【0039】
ゲートパッド１６４には、ゲート電位が印加される。ゲートパッド１６４は、活性部１６０のゲートトレンチ部の導電部に電気的に接続される。半導体装置１００は、ゲートパッド１６４とゲートトレンチ部とを接続するゲート配線１３０を備える。図１においては、ゲート配線１３０に斜線のハッチングを付している。
【0040】
ゲート配線１３０は、上面視において活性部１６０と半導体基板１０の端辺１６２との間に配置されている。本例のゲート配線１３０は、上面視において活性部１６０を囲んでいる。上面視においてゲート配線１３０に囲まれた領域を活性部１６０としてもよい。また、ゲート配線１３０は、ゲートパッド１６４と接続されている。ゲート配線１３０は、半導体基板１０の上方に配置されている。ゲート配線１３０は、アルミニウム等を含む金属配線であってよい。
【0041】
外周ウェル領域１１は、ゲート配線１３０と重なって設けられている。つまり、ゲート配線１３０と同様に、外周ウェル領域１１は、上面視において活性部１６０を囲んでいる。外周ウェル領域１１は、ゲート配線１３０と重ならない範囲にも、所定の幅で延伸して設けられている。外周ウェル領域１１は、第２導電型の領域である。本例の外周ウェル領域１１はＰ＋型である（図２参照）。外周ウェル領域１１の不純物濃度は、５．０×１０１７ａｔоｍｓ／ｃｍ３以上でかつ５．０×１０１９ａｔоｍｓ／ｃｍ３以下であってよい。外周ウェル領域１１の不純物濃度は、２．０×１０１８ａｔоｍｓ／ｃｍ３以上でかつ２．０×１０１９ａｔоｍｓ／ｃｍ３以下であってよい。
【0042】
また、半導体装置１００は、ポリシリコン等で形成されたＰＮ接合ダイオードである不図示の温度センス部や、活性部１６０に設けられたトランジスタ部７０の動作を模擬する不図示の電流検出部を備えてもよい。
【0043】
本例の半導体装置１００は、上面視において、活性部１６０と端辺１６２との間に、エッジ終端構造部９０を備える。本例のエッジ終端構造部９０は、外周ゲート配線１３０と端辺１６２との間に配置されている。エッジ終端構造部９０は、半導体基板１０の上面側の電界集中を緩和する。エッジ終端構造部９０は、活性部１６０を囲んで環状に設けられたガードリング、フィールドプレートおよびリサーフのうちの少なくとも一つを備えていてよい。
【0044】
図２は、図１における領域Ｄの拡大図である。領域Ｄは、トランジスタ部７０を含む領域である。本例の半導体装置１００は、半導体基板１０の上面側の内部に設けられたゲートトレンチ部４０、ダミートレンチ部３０、外周ウェル領域１１、エミッタ領域１２およびコンタクト領域１５を備える。ゲートトレンチ部４０およびダミートレンチ部３０は、それぞれがトレンチ部の一例である。
【0045】
本例の半導体装置１００は、半導体基板１０の上面の上方に設けられたエミッタ電極およびゲート配線１３０を備える。エミッタ電極およびゲート配線１３０は互いに分離して設けられる。また、エミッタ電極およびゲート配線１３０と、半導体基板１０の上面との間には層間絶縁膜が設けられる。図２において、エミッタ電極、ゲート配線１３０および層間絶縁膜を省略している。
【0046】
エミッタ電極は、ゲートトレンチ部４０、ダミートレンチ部３０、外周ウェル領域１１、エミッタ領域１２およびコンタクト領域１５の上方に設けられる。エミッタ電極は、コンタクトホールを通って、半導体基板１０の上面におけるエミッタ領域１２、コンタクト領域１５と接触する。また、エミッタ電極は、層間絶縁膜に設けられたコンタクトホールを通って、ダミートレンチ部３０内のダミー導電部と接続される。エミッタ電極は、Ｙ軸方向におけるダミートレンチ部３０の先端部３１において、ダミートレンチ部３０のダミー導電部と接続されてよい。
【0047】
ゲート配線１３０は、層間絶縁膜に設けられたコンタクトホールを通って、ゲートトレンチ部４０と接続する。ゲート配線１３０は、Ｙ軸方向におけるゲートトレンチ部４０の先端部４１において、ゲートトレンチ部４０のゲート導電部と接続されてよい。ゲート配線１３０は、ダミートレンチ部３０内のダミー導電部とは接続されない。
【0048】
エミッタ電極は、金属を含む材料で形成される。例えば、エミッタ電極の少なくとも一部の領域はアルミニウムまたはアルミニウム‐シリコン合金、例えばＡｌＳｉ、ＡｌＳｉＣｕ等の金属合金で形成される。エミッタ電極は、アルミニウム等で形成された領域の下層に、チタンやチタン化合物等で形成されたバリアメタルを有してよい。さらにコンタクトホール内において、バリアメタルとアルミニウム等に接するようにタングステン等を埋め込んで形成されたプラグを有してもよい。
【0049】
トランジスタ部７０は、配列方向に複数配列されたトレンチ部を有する。本例において、トレンチ部は、半導体基板１０の上面において、活性部１６０および外周ウェル領域１１に設けられている。トレンチ部は、トランジスタ部７０において上面視においてストライプ状に設けられている。トランジスタ部７０には、配列方向に沿って１以上のゲートトレンチ部４０と、１以上のダミートレンチ部３０とが交互に設けられている。本例において、１つのゲートトレンチ部４０と、２つのダミートレンチ部３０とが交互に設けられている。
【0050】
本例のゲートトレンチ部４０は、配列方向と垂直な延伸方向に沿って延伸する２つの直線部分３９（延伸方向に沿って直線状であるトレンチの部分）と、２つの直線部分３９を接続する先端部４１を有してよい。図２における延伸方向はＹ軸方向である。
【0051】
先端部４１の少なくとも一部は、上面視において曲線状に設けられることが好ましい。２つの直線部分３９のＹ軸方向における端部どうしを先端部４１が接続することで、直線部分３９の端部における電界集中を緩和できる。
【0052】
トランジスタ部７０において、ダミートレンチ部３０はゲートトレンチ部４０のそれぞれの直線部分３９の間に設けられる。それぞれの直線部分３９の間には、１本のダミートレンチ部３０が設けられてよく、複数本のダミートレンチ部３０が設けられていてもよい。本例において、それぞれの直線部分３９の間には、２本のダミートレンチ部３０が設けられている。ダミートレンチ部３０は、延伸方向に延伸する直線形状を有してよく、ゲートトレンチ部４０と同様に、直線部分２９と先端部３１とを有していてもよい。本例において、それぞれのダミートレンチ部３０は、直線部分２９と先端部３１を有する。
【0053】
外周ウェル領域１１の拡散深さは、ゲートトレンチ部４０およびダミートレンチ部３０の深さよりも深くてよい。ゲートトレンチ部４０およびダミートレンチ部３０のＹ軸方向の端部は、上面視において外周ウェル領域１１に設けられる。つまり、各トレンチ部のＹ軸方向の端部において、各トレンチ部の深さ方向の底部は、外周ウェル領域１１に覆われている。これにより、各トレンチ部の当該底部における電界集中を緩和できる。また、半導体装置１００は、上面視において全体が外周ウェル領域１１に設けられるゲートトレンチ部４０またはダミートレンチ部３０を備えてもよい。
【0054】
配列方向において各トレンチ部の間には、メサ部が設けられている。メサ部は、半導体基板１０の内部において、トレンチ部に挟まれた領域を指す。一例としてメサ部の上端は半導体基板１０の上面である。メサ部の下端の深さ位置は、トレンチ部の下端の深さ位置と同一である。本例のメサ部は、半導体基板１０の上面において、トレンチに沿って延伸方向（Ｙ軸方向）に延伸して設けられている。本例では、トランジスタ部７０にはメサ部６０が設けられている。
【0055】
それぞれのメサ部６０には、第１導電型のエミッタ領域１２および第２導電型のコンタクト領域１５の少なくとも一方が設けられてよい。本例のエミッタ領域１２はＮ＋＋型であり、コンタクト領域１５はＰ＋＋型である。エミッタ領域１２およびコンタクト領域１５は、深さ方向において、ベース領域と半導体基板１０の上面との間に設けられてよい。
【0056】
トランジスタ部７０のメサ部６０は、半導体基板１０の上面に露出したエミッタ領域１２を有する。エミッタ領域１２は、ゲートトレンチ部４０に接して設けられている。ゲートトレンチ部４０に接するメサ部６０には、半導体基板１０の上面に露出したコンタクト領域１５が設けられていてよい。本例において、メサ部６０において半導体基板１０の上面に露出して、ゲート配線１３０に最も近く配置された領域は、コンタクト領域１５である。
【0057】
メサ部６０におけるコンタクト領域１５およびエミッタ領域１２のそれぞれは、Ｘ軸方向における一方のトレンチ部から、他方のトレンチ部まで設けられる。一例として、メサ部６０のコンタクト領域１５およびエミッタ領域１２は、トレンチ部の延伸方向（Ｙ軸方向）に沿って交互に配置されている。
【0058】
他の例においては、メサ部６０のコンタクト領域１５およびエミッタ領域１２は、トレンチ部の延伸方向（Ｙ軸方向）に沿ってストライプ状に設けられていてもよい。例えばトレンチ部に接する領域にエミッタ領域１２が設けられ、エミッタ領域１２に挟まれた領域にコンタクト領域１５が設けられる。
【0059】
図２において、エッジ終端構造部９０には、ガードリング９２が設けられる。エッジ終端構造部９０には、複数のガードリング９２が設けられてもよい。ガードリング９２の不純物濃度は、外周ウェル領域１１と同一であってよい。
【0060】
活性部１６０は、中央部１７０と外周部１８０を有する。中央部１７０は、エミッタ領域１２を有する。外周部１８０は、中央部１７０を囲む。本例において、外周部１８０は、上面視において中央部１７０を囲んでいる。中央部１７０と外周部１８０の境界は、Ｘ軸方向またはＹ軸方向において外周ウェル領域１１に最も近いエミッタ領域１２としてよい。
【0061】
中央部１７０のそれぞれのメサ部６０の上方には、コンタクトホールが設けられている。本例のコンタクトホールは、コンタクト領域１５、エミッタ領域１２の各領域の上方に設けられる。コンタクトホールは、メサ部６０の配列方向（Ｘ軸方向）における中央に配置されてよい。本例において、コンタクトホールは省略されている。
【0062】
図２では、半導体基板１０内に設けられる活性側底部領域１８２および外周側底部領域１８４を示している。活性側底部領域１８２は、中央部１７０に設けられる。外周側底部領域１８４は、外周部１８０に設けられる。図２に示す通り、活性側底部領域１８２および外周側底部領域１８４は、離れて設けられる。
【0063】
図３は、図２におけるｅ－ｅ断面の一例を示す図である。ｅ－ｅ断面は、中央部１７０のエミッタ領域１２を通過するＸＺ面である。なお、図３の寸法は、図２の寸法と必ずしも一致しない。本例の半導体装置１００は、当該断面において、半導体基板１０、層間絶縁膜３８、エミッタ電極５２、コレクタ電極２４およびゲート配線１３０を有する。
【0064】
層間絶縁膜３８は、半導体基板１０の上面２１に設けられている。層間絶縁膜３８は、ホウ素またはリン等の不純物が添加されたシリケートガラス等の絶縁膜、熱酸化膜、および、その他の絶縁膜の少なくとも一層を含む膜である。層間絶縁膜３８には、図２において説明したコンタクトホール５４が設けられている。外周ウェル領域１１の上方には、部分的にコンタクトホール５４が設けられており、これにより外周ウェル領域１１はエミッタ電極に接続されている。
【0065】
エミッタ電極５２は、層間絶縁膜３８の上方に設けられる。エミッタ電極５２は、層間絶縁膜３８のコンタクトホール５４を通って、半導体基板１０の上面２１と接触している。なお、エミッタ電極５２は、外周ウェル領域１１の上方には設けられていなくてもよい。外周ウェル領域１１の上方には、ゲート配線１３０が設けられていてもよい。ゲート配線１３０の下には、ゲートポリシリコン４６が設けられてよい。
【0066】
コレクタ電極２４は、半導体基板１０の下面２３に設けられる。エミッタ電極５２およびコレクタ電極２４は、アルミニウム等の金属材料で形成されている。本明細書において、エミッタ電極５２とコレクタ電極２４とを結ぶ方向（Ｚ軸方向）を深さ方向と称する。
【0067】
それぞれのメサ部６０には、第２導電型のベース領域１４が設けられる。エミッタ領域１２およびコンタクト領域１５は、半導体基板１０の上面２１とベース領域１４の間に設けられる。本例のベース領域１４はＰ－型である。
【0068】
半導体基板１０は、第１導電型のドリフト領域１８を有する。本例のドリフト領域１８はＮ型またはＮ－型である。
【0069】
中央部１７０のメサ部６０には、Ｎ＋＋型のエミッタ領域１２およびＰ－型のベース領域１４が、半導体基板１０の上面２１側から順番に設けられている。ベース領域１４の下方にはドリフト領域１８が設けられている。メサ部６０には、Ｎ＋型の蓄積領域１６が設けられてもよい。蓄積領域１６は、ベース領域１４とドリフト領域１８との間に配置される。
【0070】
エミッタ領域１２は半導体基板１０の上面２１に露出しており、且つ、ゲートトレンチ部４０と接して設けられている。エミッタ領域１２は、メサ部６０の両側のトレンチ部と接していてよい。エミッタ領域１２は、ドリフト領域１８よりもドーピング濃度が高い。
【0071】
ベース領域１４は、エミッタ領域１２の下方に設けられている。本例のベース領域１４は、エミッタ領域１２と接して設けられている。ベース領域１４は、メサ部６０の両側のトレンチ部と接していてよい。ベース領域１４の不純物濃度のピークは、一例として、２．５×１０１７ａｔоｍｓ／ｃｍ３である。ベース領域１４の不純物濃度は、５．０×１０１６ａｔоｍｓ／ｃｍ３以上でかつ１．０×１０１８ａｔоｍｓ／ｃｍ３以下であってよい。
【0072】
蓄積領域１６は、ベース領域１４の下方に設けられている。蓄積領域１６は、ドリフト領域１８よりもドーピング濃度が高いＮ＋型の領域である。蓄積領域１６は、リンまたは水素ドナー等のドナーの濃度ピークを有してよい。ドリフト領域１８とベース領域１４との間に高濃度の蓄積領域１６を設けることで、キャリア注入促進効果（ＩＥ効果）を高めて、オン電圧を低減できる。蓄積領域１６は、各メサ部６０におけるベース領域１４の下面全体を覆うように設けられてよい。
【0073】
外周部１８０のメサ部６０には、Ｐ＋＋型のコンタクト領域１５およびＰ－型のベース領域１４が、半導体基板１０の上面２１側から順番に設けられている。ベース領域１４の下方にはドリフト領域１８が設けられている。蓄積領域１６は、外周部１８０のメサ部６０に設けられてもよい。
【0074】
ドリフト領域１８の下にはＮ＋型のバッファ領域２０が設けられてよい。バッファ領域２０のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。バッファ領域２０は、ドリフト領域１８よりもドーピング濃度の高い濃度ピークを有してよい。濃度ピークのドーピング濃度とは、濃度ピークの頂点におけるドーピング濃度を指す。また、ドリフト領域１８のドーピング濃度は、ドーピング濃度分布がほぼ平坦な領域におけるドーピング濃度の平均値を用いてよい。
【0075】
バッファ領域２０は、水素（プロトン）またはリン等のＮ型ドーパントをイオン注入することで形成してよい。本例のバッファ領域２０は水素をイオン注入して形成される。バッファ領域２０は、ベース領域１４の下端から広がる空乏層が、Ｐ＋型のコレクタ領域２２に到達することを防ぐフィールドストップ層として機能してよい。
【0076】
バッファ領域２０の下には、Ｐ＋型のコレクタ領域２２が設けられる。コレクタ領域２２のアクセプタ濃度は、ベース領域１４のアクセプタ濃度より高い。コレクタ領域２２は、ベース領域１４と同一のアクセプタを含んでよく、異なるアクセプタを含んでもよい。コレクタ領域２２のアクセプタは、例えばボロンである。アクセプタとなる元素は、上述した例に限定されない。
【0077】
コレクタ領域２２は、半導体基板１０の下面２３に露出しており、コレクタ電極２４と接続している。コレクタ電極２４は、半導体基板１０の下面２３全体と接触してよい。エミッタ電極５２およびコレクタ電極２４は、アルミニウム等の金属材料で形成される。
【0078】
半導体基板１０の上面２１側には、１以上のゲートトレンチ部４０、および、１以上のダミートレンチ部３０が設けられる。各トレンチ部は、半導体基板１０の上面２１から、ベース領域１４を貫通して、ドリフト領域１８に到達している。エミッタ領域１２、コンタクト領域１５および蓄積領域１６の少なくともいずれかが設けられている領域においては、各トレンチ部はこれらのドーピング領域も貫通して、ドリフト領域１８に到達している。トレンチ部がドーピング領域を貫通するとは、ドーピング領域を形成してからトレンチ部を形成する順序で製造したものに限定されない。トレンチ部を形成した後に、トレンチ部の間にドーピング領域を形成したものも、トレンチ部がドーピング領域を貫通しているものに含まれる。
【0079】
ゲートトレンチ部４０は、半導体基板１０の上面２１に設けられたゲートトレンチ、ゲート絶縁膜４２およびゲート導電部４４を有する。ゲート絶縁膜４２は、ゲートトレンチの内壁を覆って設けられる。ゲート絶縁膜４２は、ゲートトレンチの内壁の半導体を酸化または窒化して形成してよい。ゲート導電部４４は、ゲートトレンチの内部においてゲート絶縁膜４２よりも内側に設けられる。つまりゲート絶縁膜４２は、ゲート導電部４４と半導体基板１０とを絶縁する。ゲート導電部４４は、ポリシリコン等の導電材料で形成される。
【0080】
ゲート導電部４４は、深さ方向において、ベース領域１４よりも長く設けられてよい。当該断面におけるゲートトレンチ部４０は、半導体基板１０の上面２１において層間絶縁膜３８により覆われる。ゲート導電部４４は、ゲート配線１３０に電気的に接続されている。ゲート導電部４４に所定のゲート電圧が印加されると、ベース領域１４のうちゲートトレンチ部４０に接する界面の表層に電子の反転層によるチャネルが形成される。
【0081】
ダミートレンチ部３０は、当該断面において、ゲートトレンチ部４０と同一の構造を有してよい。ダミートレンチ部３０は、半導体基板１０の上面２１に設けられたダミートレンチ、ダミー絶縁膜３２およびダミー導電部３４を有する。ダミー導電部３４は、エミッタ電極５２に電気的に接続されている。ダミー絶縁膜３２は、ダミートレンチの内壁を覆って設けられる。ダミー導電部３４は、ダミートレンチの内部に設けられ、且つ、ダミー絶縁膜３２よりも内側に設けられる。ダミー絶縁膜３２は、ダミー導電部３４と半導体基板１０とを絶縁する。ダミー導電部３４は、ゲート導電部４４と同一の材料で形成されてよい。例えばダミー導電部３４は、ポリシリコン等の導電材料で形成される。ダミー導電部３４は、深さ方向においてゲート導電部４４と同一の長さを有してよい。
【0082】
本例のゲートトレンチ部４０およびダミートレンチ部３０は、半導体基板１０の上面２１において層間絶縁膜３８により覆われている。なお、ダミートレンチ部３０およびゲートトレンチ部４０の底部は、下側に凸の曲面状（断面においては曲線状）であってよい。
【0083】
本例の半導体装置１００はＩＧＢＴであり、ＦＷＤ等のダイオードと組み合わせて、スイッチング素子として動作させる。用途によっては、低電流時のＦＷＤの逆回復電圧の傾きを抑制しノイズ低減が必要となる。比較例に係る半導体装置２００では、逆回復電圧の傾きを抑制するため、ゲート導電部４４に接続する外付けのゲート抵抗を大きくすると、定格電流時にＩＧＢＴのターンオンのスピードが緩くなり、ターンオン損失が増大する。
【0084】
これに対して本例に係る半導体装置１００では、トレンチ部の底部において、第２導電型の底部領域が設けられる。本例において、中央部１７０には、トレンチ部の底部において、第２導電型の活性側底部領域１８２が設けられる。本例の活性側底部領域１８２はＰ－型である。活性側底部領域１８２は、トレンチ部の底部を覆っている。活性側底部領域１８２は、少なくとも２つのトレンチ部の底部にわたって設けられている。活性側底部領域１８２は、ベース領域１４の下方に設けられてよい。第２導電型の活性側底部領域１８２が設けられることにより、ＦＷＤの逆回復電圧の傾きを制御しやすくなる。したがって、ターンオン損失を低減することができる。また、活性側底部領域１８２を設けることで耐圧を向上することができる。
【0085】
また、外周部１８０には、トレンチ部の底部において、第２導電型の外周側底部領域１８４が設けられる。本例の外周側底部領域１８４はＰ－型である。外周側底部領域１８４は、トレンチ部の底部を覆っている。外周側底部領域１８４は、活性側底部領域１８２に向かって設けられてよい。つまり、外周側底部領域１８４は、半導体基板１０の深さ方向において、活性側底部領域１８２と同じ深さに設けられてよい。外周側底部領域１８４は、外周ウェル領域１１と電気的に接続している。本例において、外周側底部領域１８４は、外周ウェル領域１１と直接接続している。したがって、外周ウェル領域１１と外周側底部領域１８４の境界の電界集中を緩和でき、ターンオフ時のアバランシェ耐量を向上することができる。
【0086】
本例において、活性側底部領域１８２と外周側底部領域１８４は、離れて設けられている。つまり、外周部１８０の少なくとも一部において、底部領域が設けられない。活性側底部領域１８２と外周側底部領域１８４が離れて設けられていることにより、活性側底部領域１８２と外周ウェル領域１１が同電位になることを防ぐことができる。したがって、半導体装置１００が動作しなくなることを防ぐことができる。活性側底部領域１８２は、電気的にフローティングであってよい。活性側底部領域１８２が電気的にフローティングであるとは、いずれの電極にも電気的に接続していないことである。また、活性側底部領域１８２は、活性部１６０に部分的に設けられなくてもよい。つまり、活性側底部領域１８２は、活性部１６０の全体に設けられなくてもよい。
【0087】
活性側底部領域１８２は、外周部１８０にも設けられていてよい。つまり、活性側底部領域１８２は、トレンチ部の配列方向において、エミッタ領域１２が設けられる範囲よりも広く設けられている。活性側底部領域１８２は、外周部１８０の少なくとも一部に設けられてよい。活性側底部領域１８２を設ける際の製造工程では、ベース領域１４の濃度が変わり、半導体装置１００の閾値が変動してしまう。したがって、ベース領域１４の濃度が変わった箇所のみにエミッタ領域１２を設けることにより、閾値の変動を抑えることができる。活性側底部領域１８２が外周部１８０全体に設けられると、活性側底部領域１８２が外周ウェル領域１１と接続してしまう。したがって、活性側底部領域１８２は、外周部１８０の少なくとも一部に設けられないことが好ましい。
【0088】
底部領域は、トレンチ部の底部で終端していてよい。つまり、底部領域は、メサ部６０で終端していない。本例において、活性側底部領域１８２は、トレンチ部の底部で終端している。また、外周側底部領域１８４は、トレンチ部の底部で終端している。底部領域が、トレンチ部の底部で終端することにより、電界分布が急峻になることを防ぐことできる。
【0089】
活性側底部領域１８２と外周側底部領域１８４の不純物濃度は、同一であってよい。活性側底部領域１８２と外周側底部領域１８４の不純物濃度を同一にすることにより、製造工程を同一にすることができる。また、外周側底部領域１８４の不純物濃度は、活性側底部領域１８２の不純物濃度より大きくてもよい。外周側底部領域１８４の不純物濃度を活性側底部領域１８２の不純物濃度より大きくすることにより、局所的な電界集中を緩和する効果が大きくなる。外周ウェル領域１１の不純物濃度は、外周側底部領域１８４の不純物濃度より大きくてよい。外周ウェル領域１１の不純物濃度を外周側底部領域１８４の不純物濃度より大きくすることで、電界分布が急峻になることを防ぐことできる。各底部領域の不純物濃度のピークは、一例として、４．０×１０１５ａｔоｍｓ／ｃｍ３である。各底部領域の不純物濃度のピークは、３．０×１０１４ａｔоｍｓ／ｃｍ３以上でかつ３．０×１０１６ａｔоｍｓ／ｃｍ３以下であってよい。各底部領域に注入するイオンのドーズ量は、一例として、１．０×１０１１ｉｏｎ／ｃｍ２以上でかつ１．０×１０１３ｉｏｎ／ｃｍ２以下であってよい。
【0090】
活性側底部領域１８２と外周側底部領域１８４のトレンチ部の配列方向における距離Ｌは、トレンチ部のピッチ幅Ｗ１以上であってよい。トレンチ部のピッチ幅Ｗ１とは、トレンチ部の導電部の中心から隣り合うトレンチ部の導電部の中心までの距離である。活性側底部領域と外周側底部領域１８４のトレンチ部の配列方向における距離Ｌを、トレンチ部のピッチ幅Ｗ１以上にすることにより、活性側底部領域１８２と外周側底部領域１８４が近くなり、半導体装置１００が動作しないことを防ぐことができる。活性側底部領域１８２と外周側底部領域１８４のトレンチ部の配列方向における距離Ｌは、好ましくは、トレンチ部のピッチ幅Ｗ１の２倍以上であってよい。活性側底部領域１８２と外周側底部領域１８４のトレンチ部の配列方向における距離Ｌは、トレンチ部のピッチ幅Ｗ１の２０倍以下であってよい。このようにすることで、活性側底部領域１８２の設けられる範囲を広くすることができる。活性側底部領域１８２と外周側底部領域１８４のトレンチ部の配列方向における距離Ｌは、好ましくは、トレンチ部のピッチ幅Ｗ１の６倍以下であってよい。本例では、活性側底部領域１８２と外周側底部領域１８４のトレンチ部の配列方向における距離Ｌは、トレンチ部のピッチ幅Ｗ１の５倍である。また距離Ｌをトレンチ部のピッチ幅Ｗ１の１０倍以上１５倍以下としてもよい。
【0091】
活性側底部領域１８２と外周側底部領域１８４の配列方向における距離Ｌは、２μｍ以上であってよい。活性側底部領域１８２と外周側底部領域１８４の配列方向における距離Ｌは、好ましくは、４μｍ以上であってよい。活性側底部領域１８２と外周側底部領域１８４の配列方向における距離Ｌは、４０μｍ以下であってよい。活性側底部領域１８２と外周側底部領域１８４の配列方向における距離Ｌは、好ましくは、１２μｍ以下であってよい。活性側底部領域１８２と外周側底部領域１８４の配列方向における距離Ｌは、一例として、１０μｍである。また距離Ｌは、３０μｍ以上３５μｍ以下であってもよい。
【0092】
外周側底部領域１８４は、トレンチ部の配列方向において、外周ウェル領域１１からトレンチ部のピッチ幅Ｗ１の５倍以下の範囲に設けられていてよい。本例において、外周側底部領域１８４は、トレンチ部の配列方向において、外周ウェル領域１１からトレンチ部のピッチ幅Ｗ１の３倍以下の範囲に設けられている。このような構成でも、活性側底部領域１８２と外周側底部領域１８４を十分離すことができ、半導体装置１００が動作しないことを防ぐことができる。また、活性側底部領域１８２と外周側底部領域１８４の配列方向における距離Ｌは、外周側底部領域１８４が設けられる幅Ｗ２より大きくてもよい。なお、外周側底部領域１８４が設けられる幅Ｗ２は、一例として、７μｍである。
【0093】
半導体基板１０の深さ方向における活性側底部領域１８２と外周側底部領域１８４の間には、ゲートトレンチ部４０が設けられることが好ましい。本例において、半導体基板１０の深さ方向における活性側底部領域１８２と外周側底部領域１８４の間には、１本のゲートトレンチ部４０がある。半導体基板１０の深さ方向における活性側底部領域１８２と外周側底部領域１８４の間に、ゲートトレンチ部４０があることにより、グランド電位からの影響を抑制することができる。
【0094】
活性側底部領域１８２および外周側底部領域１８４が両方ともゲートトレンチ部４０で終端している場合、活性側底部領域１８２と外周側底部領域１８４のトレンチ部の配列方向における距離Ｌは、ゲートトレンチ部４０とダミートレンチ部３０の比率が１対２の場合、トレンチ部のピッチ幅Ｗ１の３倍以上であればよい。またこの場合の距離Ｌは、ゲートトレンチ部４０とダミートレンチ部３０の比率が１対Ｘの場合、１＋Ｘ倍以上であればよい。また、活性側底部領域１８２および外周側底部領域１８４の片方がゲートトレンチ部４０で終端し、もう片方がダミートレンチ部３０で終端している場合、活性側底部領域１８２と外周側底部領域１８４のトレンチ部の配列方向における距離Ｌは、トレンチ部のピッチ幅Ｗ１以上であればよい。活性側底部領域１８２および外周側底部領域１８４が両方ともダミートレンチ部３０で終端している場合、活性側底部領域１８２と外周側底部領域１８４のトレンチ部の配列方向における距離Ｌは、ゲートトレンチ部４０とダミートレンチ部３０の比率が１対２の場合、トレンチ部のピッチ幅Ｗ１の２倍以上であればよい。またこの場合の距離Ｌは、ゲートトレンチ部４０とダミートレンチ部３０の比率が１対Ｘの場合、Ｘ倍以上であればよい。
【0095】
蓄積領域１６は、活性側底部領域１８２より広く設けられることが好ましい。本例において、蓄積領域１６は、Ｘ軸方向において、活性側底部領域１８２より広く設けられている。このような構成にすることにより、蓄積領域１６および活性側底部領域１８２を容易に形成することができる。また、蓄積領域１６は、外周側底部領域１８４と深さ方向において重ならないことが好ましい。
【0096】
図４は、図２におけるｆ－ｆ断面の一例を示す図である。ｆ－ｆ断面は、ゲートトレンチ部４０の先端部４１およびダミートレンチ部３０の先端部３１を通過するＹＺ面である。なお、図４の寸法は、図２の寸法と必ずしも一致しない。本例の半導体装置１００は、当該断面において、半導体基板１０、層間絶縁膜３８、エミッタ電極５２、コレクタ電極２４およびゲート配線１３０を有する。
【0097】
当該断面において、ゲートトレンチ部４０は、ゲート配線１３０と接続する。当該断面において、ダミートレンチ部３０は、コンタクトホール５６を介して、エミッタ電極５２と接続する。エミッタ電極５２の下には、ダミーポリシリコン３６が設けられてよい。また、図４においても、図３と同様に外周側底部領域１８４は、半導体基板１０の深さ方向において、活性側底部領域１８２と同じ深さに設けられてよい。
【0098】
図５は、図２におけるｇ－ｇ断面の一例を示す図である。ｇ－ｇ断面は、ダミートレンチ部３０の直線部分２９を通過するＹＺ面である。なお、図５の寸法は、図２の寸法と必ずしも一致しない。本例の半導体装置１００は、当該断面において、半導体基板１０、層間絶縁膜３８、エミッタ電極５２、コレクタ電極２４およびゲート配線１３０を有する。図５において、エミッタ電極５２とダミートレンチ部３０の間には、層間絶縁膜３８が設けられている。図５においても、図３と同様に外周側底部領域１８４は、半導体基板１０の深さ方向において、活性側底部領域１８２と同じ深さに設けられてよい。
【0099】
図６は、図２におけるｅ－ｅ断面の他の例を示す図である。図６は、外周側底部領域１８４が、半導体基板１０の深さ方向において活性側底部領域１８２よりも広く設けられている点で、図２とは異なる。図６のそれ以外の構成は図２と同一であってよい。本例では、外周側底部領域１８４は、活性側底部領域１８２と比べ、下面２３側に広く設けられており、外周ウェル領域１１とほぼ同じ深さとなっている。外周側底部領域１８４が活性側底部領域１８２よりも広く設けられていることで電界分布を調整することができる。
【0100】
【0101】
図８は、比較例に係る半導体装置３００の一例を示す図である。図８には、活性側底部領域１８２および外周側底部領域１８４が接続している点で、図３とは異なる。図８のそれ以外の構成は、図３と同一であってよい。本例の場合、活性側底部領域１８２と外周側底部領域１８４の境界は、中央部１７０と外周部１８０の境界であってよい。
【0102】
図９は、室温時のＦＷＤの順方向電流と逆回復電圧の傾きの関係を示す図である。順方向電流は定格電流を１とした場合の割合で示している。図９の半導体装置１００と半導体装置２００は、順方向電流５～１０％時（低電流時）の逆回復電圧の傾きが同一（約５ｋＶ／μｓｅｃ）となるように外付けのゲート抵抗を調整している。図９より、半導体装置１００は、半導体装置２００と比べて、順方向電流を変化させてもＦＷＤの逆回復電圧の傾きを同程度に保つことができる。したがって、順方向電流１００％時（定格電流時）にＩＧＢＴ側のターンオンのスピードが緩くなることなく順方向電流５～１０％時（低電流時）と同程度に速い状態に保つことができるため、ターンオン損失を低減することができる。
【0103】
図１０は、ＦＷＤの逆回復電圧の傾きの最大値（室温の低電流時）とターンオン損失（高温の定格電流時）の関係を示す図である。図１０は、外付けのゲート抵抗を変化させてＦＷＤ側の逆回復電圧の傾きの最大値とＩＧＢＴ側のターンオン損失を１対１でプロットして得ることができる。図１０より、ＦＷＤの逆回復電圧の傾きの最大値を５ｋＶ／μｓｅｃとして半導体装置１００と半導体装置２００を比較した場合、ターンオン損失を約５０パーセント低減することができる。
【0104】
図１１は、半導体装置１００および半導体装置２００のゲート電圧０Ｖ（ＯＦＦ）時のコレクタ電流とコレクタ電圧のＩＶ特性を示す図である。コレクタ電圧は半導体装置２００を１とした場合の割合で示している。図１１に示す通り、半導体装置１００は底部領域を有するため、半導体装置２００と比べ、耐圧を向上することができる。図１２は、半導体装置１００および半導体装置３００のゲート電圧１５Ｖ（ＯＮ）時のコレクタ電流とコレクタ電圧のＩＶ特性を示す図である。図１２に示す通り、活性側底部領域１８２および外周側底部領域１８４が接続している場合、半導体装置３００は動作しない。
【0105】
図１３は、他の実施形態に係る半導体装置４００の一例を示す上面図である。図１３の半導体装置４００は、底部領域１９０の配置が図２の半導体装置１００とは異なる。また図１３の半導体装置４００は、外周側深化トレンチ部１４０が設けられる点で図２の半導体装置１００とは異なる。図１３の半導体装置４００のそれら以外の構成は、図２の半導体装置１００と同一であってよい。
【0106】
図１３では、半導体基板１０内に設けられる底部領域１９０を示している。底部領域１９０は、活性側底部領域１８２（図１３では不図示）、外周側底部領域１８４（図１３では不図示）および後述する外周側中間底部領域を有する。
【0107】
底部領域１９０は、活性部１６０に部分的に設けられなくてよい。本例において、底部領域１９０は、外周部１８０に部分的に設けられない。底部領域１９０が設けられない領域を底部レス領域１９２とする。底部レス領域１９２は、半導体基板１０の深さ方向において底部領域１９０と同じ深さに設けられる。底部レス領域１９２には、第１導電型のドリフト領域１８が設けられる。本例において底部レス領域１９２は、最も中央部１７０側に設けられた外周側深化トレンチ部１４０とトレンチ部の配列方向（Ｘ軸方向）において接するように設けられる。このように底部レス領域１９２を配置することにより、トレンチ部の延伸方向（Ｙ軸方向）において中央部１７０に設けられた底部領域１９０（活性側底部領域１８２）と外周部１８０に設けられた底部領域１９０（外周側底部領域１８４）が接続することを防ぐことができる。なお底部レス領域１９２は、外周側深化トレンチ部１４０と部分的に重なっていてもよい。
【0108】
トランジスタ部７０は、配列方向に複数配列された深化トレンチ部を有する。トレンチ部は、深化トレンチ部を有する。本例において、深化トレンチ部は、半導体基板１０の上面において活性部１６０に設けられている。図１３において深化トレンチ部は、外周部１８０に設けられている。図１３において、外周部１８０に設けられている深化トレンチ部を外周側深化トレンチ部１４０とする。外周側深化トレンチ部１４０は、外周ウェル領域１１に設けられてよい。外周側深化トレンチ部１４０は、中央部１７０に設けられなくてよい。図１３では、外周側深化トレンチ部１４０をハッチングで示している。
【0109】
外周側深化トレンチ部１４０は、半導体基板１０の上面２１に設けられたトレンチ、絶縁膜および導電部を有する。外周側深化トレンチ部１４０は、ダミートレンチ部として機能してよい。外周側深化トレンチ部１４０の導電部は、エミッタ電極５２と接続してよい。外周側深化トレンチ部１４０は、ゲートトレンチ部として機能してよい。外周側深化トレンチ部１４０の導電部は、ゲート配線１３０と接続してよい。
【0110】
外周側深化トレンチ部１４０は、配列方向と垂直な延伸方向に沿って延伸する２つの直線部分４９（延伸方向に沿って直線状であるトレンチの部分）を有してよい。外周側深化トレンチ部１４０は、２つの直線部分４９を接続する先端部５１を有してよい。先端部５１の少なくとも一部は、上面視において曲線状に設けられることが好ましい。２つの直線部分４９のＹ軸方向における端部どうしを先端部５１が接続することで、直線部分４９の端部における電界集中を緩和できる。
【0111】
図１４は、図１３におけるｈ－ｈ断面の一例を示す図である。ｈ－ｈ断面は、中央部１７０のエミッタ領域１２を通過するＸＺ面である。なお、図１４の寸法は、図１３の寸法と必ずしも一致しない。本例の半導体装置４００は、当該断面において、半導体基板１０、層間絶縁膜３８、エミッタ電極５２、コレクタ電極２４およびゲート配線１３０を有する。
【0112】
外周側深化トレンチ部１４０は、底部領域１９０よりも深く形成される。外周側深化トレンチ部１４０は、ゲートトレンチ部４０よりも深く形成されてよい。外周側深化トレンチ部１４０は、ダミートレンチ部３０よりも深く形成されてよい。外周側深化トレンチ部１４０は、外周ウェル領域１１よりも深く形成されてよい。
【0113】
本例において外周側深化トレンチ部１４０は底部領域１９０よりも深く形成されるため、底部領域１９０を分割することができる。図１４において、トレンチ部の配列方向において外周側深化トレンチ部１４０よりも中央部１７０側に設けられた底部領域１９０を活性側底部領域１８２とする。図１４において、トレンチ部の配列方向において各外周側深化トレンチ部１４０の間に設けられた底部領域１９０を外周側中間底部領域１８６とする。図１４において、トレンチ部の配列方向において外周側深化トレンチ部１４０と外周ウェル領域１１の間に設けられた底部領域１９０を外周側底部領域１８４とする。外周側深化トレンチ部１４０は、外周部１８０においてトレンチ部の配列方向における活性側底部領域１８２と外周側底部領域１８４の間に設けられる。また、外周側深化トレンチ部１４０は、活性側底部領域１８２よりも深く形成される。外周側深化トレンチ部１４０は、外周側底部領域１８４よりも深く形成される。本例では活性側底部領域１８２を外周側底部領域１８４、外周側中間底部領域１８６から離すことができ、活性側底部領域１８２を電気的にフローティングにすることができる。したがって、逆回復電圧の傾きの制御性を向上できる。また外周側底部領域１８４、外周側中間底部領域１８６を設けることにより、半導体装置４００の耐圧のアンバランスを解消することができる。
【0114】
活性側底部領域１８２、外周側底部領域１８４および外周側中間底部領域１８６の不純物濃度は、同一であってよい。活性側底部領域１８２、外周側底部領域１８４および外周側中間底部領域１８６の不純物濃度を同一にすることにより、製造工程を同一にすることができる。活性側底部領域１８２、外周側底部領域１８４および外周側中間底部領域１８６の不純物濃度は、それぞれ異なっていてもよい。また活性側底部領域１８２と外周側底部領域１８４の不純物濃度は同じであり、外周側中間底部領域１８６の不純物濃度のみ他と異なっていてもよい。
【0115】
また、トレンチ部の配列方向において外周側深化トレンチ部１４０が設けられる幅Ｗ３は、５．０μｍ以上であってよい。トレンチ部の配列方向において外周側深化トレンチ部１４０が設けられる幅Ｗ３は、外周側深化トレンチ部１４０以外のトレンチ部のピッチ幅Ｗ１以上であってよい。外周側深化トレンチ部１４０以外のトレンチ部のピッチ幅Ｗ１は、図３のトレンチ部のピッチ幅Ｗ１と同一であってよい。トレンチ部の配列方向において外周側深化トレンチ部１４０が設けられる幅Ｗ３は、外周側深化トレンチ部１４０以外のトレンチ部のピッチ幅Ｗ１の２倍以上であってよい。
【0116】
外周側深化トレンチ部１４０のピッチ幅Ｗ４は、外周側深化トレンチ部１４０以外のトレンチ部のピッチ幅Ｗ１と同一であってよい。外周側深化トレンチ部１４０のピッチ幅Ｗ４とは、外周側深化トレンチ部１４０の導電部の中心から隣り合う外周側深化トレンチ部１４０の導電部の中心までの距離である。また外周側深化トレンチ部１４０のピッチ幅Ｗ４は、外周側深化トレンチ部１４０以外のトレンチ部のピッチ幅Ｗ１以下であってよい。外周側深化トレンチ部１４０のピッチ幅Ｗ４を外周側深化トレンチ部１４０以外のトレンチ部のピッチ幅Ｗ１以下にすることにより、耐圧を向上することができる。
【0117】
本例において、外周側深化トレンチ部１４０は外周ウェル領域１１よりも深く形成される。つまり、外周側深化トレンチ部１４０の深さＤ１は、外周側深化トレンチ部１４０以外のトレンチ部の深さＤ２以上であってよい。なお、外周側深化トレンチ部１４０の深さが深すぎると、耐圧が下がってしまう場合がある。したがって、外周側深化トレンチ部１４０の深さＤ１は、外周側深化トレンチ部１４０以外のトレンチ部の深さＤ２の２倍以下とすることが好ましい。
【0118】
なお外周側中間底部領域１８６は、設けられなくてもよい。つまり、底部レス領域１９２は、トレンチ部の配列方向において各外周側深化トレンチ部１４０の間に設けられてもよい。外周側中間底部領域１８６を設けないことにより、活性側底部領域１８２と外周側底部領域１８４を離すことが容易になる。
【0119】
図１５は、図１３におけるｉ－ｉ断面の一例を示す図である。ｉ－ｉ断面は、ゲートトレンチ部４０の先端部４１およびダミートレンチ部３０の先端部３１を通過するＹＺ面である。なお、図１５の寸法は、図１３の寸法と必ずしも一致しない。本例の半導体装置４００は、当該断面において、半導体基板１０、層間絶縁膜３８、エミッタ電極５２、コレクタ電極２４およびゲート配線１３０を有する。図１５は、底部レス領域１９２を点線で示している点を除いて、図４と同一である。
【0120】
図１６は、図１３におけるｊ－ｊ断面の一例を示す図である。ｊ－ｊ断面は、ダミートレンチ部３０の直線部分２９を通過するＹＺ面である。なお、図１６の寸法は、図１３の寸法と必ずしも一致しない。本例の半導体装置４００は、当該断面において、半導体基板１０、層間絶縁膜３８、エミッタ電極５２、コレクタ電極２４およびゲート配線１３０を有する。図１６は、底部レス領域１９２を点線で示している点を除いて、図５と同一である。
【0121】
図１７は、他の実施形態に係る半導体装置５００の一例を示す上面図である。図１７の半導体装置５００は、トレンチ部の構造が図１３の半導体装置４００とは異なる。図１７の半導体装置５００のそれ以外の構成は、図１３の半導体装置４００と同一であってよい。
【0122】
本例において、各トレンチ部は、先端部を有さない。つまり、ゲートトレンチ部４０は、先端部４１を有さなくてよい。ゲートトレンチ部４０は、直線部分３９のみを有してよい。ダミートレンチ部３０は、先端部３１を有さなくてよい。ダミートレンチ部３０は、直線部分２９のみを有してよい。外周側深化トレンチ部１４０は、先端部５１を有さなくてよい。外周側深化トレンチ部１４０は、直線部分４９のみを有してよい。各トレンチ部が先端部を有さないため、トレンチ部のレイアウトの自由度を高めることができる。
【0123】
図１８は、他の実施形態に係る半導体装置６００の一例を示す上面図である。図１８の半導体装置６００は、活性側深化トレンチ部１５０が設けられる点で図１７の半導体装置５００とは異なる。図１８の半導体装置６００のそれ以外の構成は、図１７の半導体装置５００と同一であってよい。
【0124】
本例において、活性側深化トレンチ部１５０は、少なくとも一部が中央部１７０に設けられた深化トレンチ部である。活性側深化トレンチ部１５０は、外周ウェル領域１１に設けられてよい。活性側深化トレンチ部１５０は、外周部１８０に設けられてよい。図１８では、活性側深化トレンチ部１５０を外周側深化トレンチ部１４０と同様にハッチングで示している。
【0125】
活性側深化トレンチ部１５０は、半導体基板１０の上面２１に設けられたトレンチ、絶縁膜および導電部を有する。活性側深化トレンチ部１５０は、ダミートレンチ部として機能してよい。活性側深化トレンチ部１５０の導電部は、エミッタ電極５２と接続してよい。図１８において、ダミートレンチ部として機能する活性側深化トレンチ部１５０を活性側深化トレンチ部１５０－２としている。活性側深化トレンチ部１５０は、ゲートトレンチ部として機能してよい。活性側深化トレンチ部１５０の導電部は、ゲート配線１３０と接続してよい。図１８において、ゲートトレンチ部として機能する活性側深化トレンチ部１５０を活性側深化トレンチ部１５０－１としている。活性側深化トレンチ部１５０－１は、トレンチ部の延伸方向において活性側深化トレンチ部１５０－２よりも長く延伸してよい。
【0126】
図１９は、図１８におけるｋ－ｋ断面の一例を示す図である。ｋ－ｋ断面は、中央部１７０のエミッタ領域１２を通過するＸＺ面である。なお、図１９の寸法は、図１８の寸法と必ずしも一致しない。本例の半導体装置６００は、当該断面において、半導体基板１０、層間絶縁膜３８、エミッタ電極５２、コレクタ電極２４およびゲート配線１３０を有する。図１９において半導体装置６００の一部を省略して示している。図１９において図１４と共通の符号は説明を省略する。
【0127】
活性側深化トレンチ部１５０は、底部領域１９０よりも深く形成される。図１９において、活性側深化トレンチ部１５０は、活性側底部領域１８２よりも深く形成されている。活性側深化トレンチ部１５０は、ゲートトレンチ部４０よりも深く形成されてよい。活性側深化トレンチ部１５０は、ダミートレンチ部３０よりも深く形成されてよい。活性側深化トレンチ部１５０は、外周ウェル領域１１よりも深く形成されてよい。活性側深化トレンチ部１５０は、外周側深化トレンチ部１４０と同じ深さで形成されてよい。
【0128】
本例において活性側深化トレンチ部１５０は底部領域１９０よりも深く形成されるため、底部領域１９０を分割することができる。図１９において、トレンチ部の配列方向において各活性側深化トレンチ部１５０の間に設けられた底部領域１９０を活性側中間底部領域１８８とする。中央部１７０に活性側深化トレンチ部１５０を設けることで、中央部１７０に活性側中間底部領域１８８を設けることができる。そのため電子の通過領域を設けることができる。したがって、半導体装置６００の特性を改善することができる。
【0129】
図２０は、他の実施形態に係る半導体装置７００の一例を示す上面図である。図２０の半導体装置７００は、活性側深化トレンチ部１５０が離散的に設けられる点で図１８の半導体装置６００とは異なる。図２０の半導体装置７００のそれ以外の構成は、図１８の半導体装置６００と同一であってよい。
【0130】
本例において活性側深化トレンチ部１５０は、中央部１７０において離散的に設けられている。つまり、活性側深化トレンチ部１５０は、延伸方向において、一部設けられなくてよい。活性側深化トレンチ部１５０が離散的に設けられていることにより、活性側底部領域１８２、活性側中間底部領域１８８を細かく設けることができる。なお、活性側深化トレンチ部１５０が設けられない領域には、ゲートトレンチ部４０またはダミートレンチ部３０と同じ深さのトレンチ部が設けられていてもよい。
【0131】
図２１は、図２０におけるｌ－ｌ断面の一例を示す図である。ｌ－ｌ断面は、中央部１７０のエミッタ領域１２を通過するＸＺ面である。ｌ－ｌ断面は、活性側深化トレンチ部１５０を通過しないＸＺ面である。なお、図２１の寸法は、図２０の寸法と必ずしも一致しない。本例の半導体装置７００は、当該断面において、半導体基板１０、層間絶縁膜３８、エミッタ電極５２、コレクタ電極２４およびゲート配線１３０を有する。図２１において半導体装置７００の一部を省略して示している。
【0132】
ｌ－ｌ断面では、活性側深化トレンチ部１５０が設けられない。したがって、当該断面では中央部１７０には活性側底部領域１８２が設けられている。また当該断面では中央部１７０に活性側中間底部領域１８８が設けられない。
【0133】
図２２は、他の実施形態に係る半導体装置８００の一例を示す上面図である。図２２の半導体装置８００は、活性側底部レス領域１９４が中央部１７０に設けられる点で図１７の半導体装置５００とは異なる。図２２の半導体装置８００のそれ以外の構成は、図１７の半導体装置５００と同一であってよい。
【0134】
活性側底部レス領域１９４は、中央部１７０に設けられる底部レス領域１９２である。図２２において、活性側底部レス領域１９４と活性側底部レス領域１９４以外の底部レス領域１９２の境界を一点鎖線で示している。活性側底部レス領域１９４は、上面視において活性側底部領域１８２に挟まれてよい。活性側底部レス領域１９４は、上面視において活性側底部領域１８２に囲まれていてもよい。活性側底部レス領域１９４は、活性側底部レス領域１９４以外の底部レス領域１９２と接続してよい。
【0135】
図２３は、図２２におけるｍ－ｍ断面の一例を示す図である。ｍ－ｍ断面は、中央部１７０のエミッタ領域１２を通過するＸＺ面である。またｍ－ｍ断面は、活性側底部レス領域１９４を通過するＸＺ面である。なお、図２３の寸法は、図２２の寸法と必ずしも一致しない。本例の半導体装置８００は、当該断面において、半導体基板１０、層間絶縁膜３８、エミッタ電極５２、コレクタ電極２４およびゲート配線１３０を有する。図２３において半導体装置８００の一部を省略して示している。
【0136】
活性側底部レス領域１９４は、半導体基板１０の深さ方向において活性側底部領域１８２と同じ深さに設けられる。活性側底部レス領域１９４を中央部１７０に設けることにより、中央部１７０に活性側深化トレンチ部を設けなくても活性側底部領域１８２の配置を変更することができる。活性側底部レス領域１９４には、第１導電型のドリフト領域１８が設けられる。
【0137】
図２４は、他の実施形態に係る半導体装置９００の一例を示す上面図である。図２４の半導体装置９００は、トレンチ部の配置が図２の半導体装置１００とは異なる。図２４の半導体装置９００のそれ以外の構成は、図２の半導体装置１００と同一であってよい。
【0138】
本例において、外周部１８０のコーナー部１８１近傍にトレンチ部が設けられない。コーナー部１８１は、外周部１８０の端部を接続する角部である。図２４では、延伸方向においてコーナー部１８１とトレンチ部は重ならない。
【0139】
本例において、ゲートトレンチ部４０の先端部４１は、外周ウェル領域１１に設けられない。図２４において、ゲートトレンチ部４０の先端部４１は、外周部１８０に設けられる。本例において、ダミートレンチ部３０の先端部３１は、外周ウェル領域１１に設けられない。図２４において、ダミートレンチ部３０の先端部３１は、外周部１８０に設けられる。
【0140】
図２５は、図２４におけるｎ－ｎ断面の一例を示す図である。ｎ－ｎ断面は、中央部１７０のエミッタ領域１２を通過するＸＺ面である。なお、図２５の寸法は、図２４の寸法と必ずしも一致しない。本例の半導体装置９００は、当該断面において、半導体基板１０、層間絶縁膜３８、エミッタ電極５２、コレクタ電極２４およびゲート配線１３０を有する。当該断面において、外周側底部領域１８４にはトレンチ部が設けられない。このような構成でも耐圧のアンバランスを解消することが可能である。
【0141】
図２６は、図２４におけるｏ－ｏ断面の一例を示す図である。ｏ－ｏ断面は、ゲートトレンチ部４０の先端部４１およびダミートレンチ部３０の先端部３１を通過するＹＺ面である。なお、図２６の寸法は、図２４の寸法と必ずしも一致しない。本例の半導体装置９００は、当該断面において、半導体基板１０、層間絶縁膜３８、エミッタ電極５２、コレクタ電極２４およびゲート配線１３０を有する。当該断面において、外周側底部領域１８４にはゲートトレンチ部４０およびダミートレンチ部３０が設けられている。
【0142】
図２７は、図２４におけるｐ－ｐ断面の一例を示す図である。ｐ－ｐ断面は、ダミートレンチ部３０の直線部分２９を通過するＹＺ面である。なお、図２７の寸法は図２４の寸法と必ずしも一致しない。本例の半導体装置９００は、当該断面において、半導体基板１０、層間絶縁膜３８、エミッタ電極５２、コレクタ電極２４およびゲート配線１３０を有する。当該断面において、外周側底部領域１８４にはダミートレンチ部３０が設けられている。また、ダミートレンチ部３０と外周ウェル領域１１は離れて設けられている。
【0143】
図２８は、図２４におけるｎ－ｎ断面の他の例を示す図である。図２８は、外周側底部領域１８４が、半導体基板１０の深さ方向において活性側底部領域１８２よりも広く設けられている点で、図２５とは異なる。図２８のそれ以外の構成は図２５と同一であってよい。本例では、外周側底部領域１８４は、活性側底部領域１８２と比べ、下面２３側に広く設けられており、外周ウェル領域１１とほぼ同じ深さとなっている。外周側底部領域１８４が活性側底部領域１８２よりも広く設けられていることで電界分布を調整することができる。また活性側底部領域１８２は、外周側底部領域１８４よりも広く設けられてもよい。
【0144】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
【0145】
請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
【符号の説明】
【0146】
１０・・半導体基板、１１・・外周ウェル領域、１２・・エミッタ領域、１４・・ベース領域、１５・・コンタクト領域、１６・・蓄積領域、１８・・ドリフト領域、２０・・バッファ領域、２１・・上面、２２・・コレクタ領域、２３・・下面、２４・・コレクタ電極、２９・・直線部分、３０・・ダミートレンチ部、３１・・先端部、３２・・ダミー絶縁膜、３４・・ダミー導電部、３６・・ダミーポリシリコン、３８・・層間絶縁膜、３９・・直線部分、４０・・ゲートトレンチ部、４１・・先端部、４２・・ゲート絶縁膜、４４・・ゲート導電部、４６・・ゲートポリシリコン、４９・・直線部分、５１・・先端部、５２・・エミッタ電極、５４・・コンタクトホール、５６・・コンタクトホール、６０・・メサ部、７０・・トランジスタ部、９０・・エッジ終端構造部、９２・・ガードリング、１００・・半導体装置、１３０・・ゲート配線、１４０・・外周側深化トレンチ部、１５０・・活性側深化トレンチ部、１６０・・活性部、１６２・・端辺、１６４・・ゲートパッド、１７０・・中央部、１８０・・外周部、１８１・・コーナー部、１８２・・活性側底部領域、１８４・・外周側底部領域、１８６・・外周側中間底部領域、１８８・・活性側中間底部領域、１９０・・底部領域、１９２・・底部レス領域、１９４・・活性側底部レス領域、２００・・半導体装置、３００・・半導体装置、４００・・半導体装置、５００・・半導体装置、６００・・半導体装置、７００・・半導体装置、８００・・半導体装置、９００・・半導体装置
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】