特許 7463074 表示制御装置、表示装置及び表示制御方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-03-29

(45)【発行日】2024-04-08

(54)【発明の名称】表示制御装置、表示装置及び表示制御方法

(51)【国際特許分類】

   G09G 3/3233 20160101AFI20240401BHJP

   G09G 3/20 20060101ALI20240401BHJP

   G09G 3/3266 20160101ALI20240401BHJP

   G09G 3/3291 20160101ALI20240401BHJP

   H10K 59/131 20230101ALN20240401BHJP

【ＦＩ】

G09G3/3233

G09G3/20 641C

G09G3/20 622K

G09G3/20 623U

G09G3/20 623C

G09G3/20 623D

G09G3/20 641P

G09G3/20 650M

G09G3/20 622D

G09G3/20 622R

G09G3/20 621A

G09G3/20 612U

G09G3/20 660U

G09G3/20 622Q

G09G3/3266

G09G3/3291

G09G3/20 660V

G09G3/20 621F

H10K59/131

【請求項の数】 18

(21)【出願番号】P 2019190198

(22)【出願日】2019-10-17

(65)【公開番号】P2021063967

(43)【公開日】2021-04-22

【審査請求日】2022-09-26

(73)【特許権者】

【識別番号】501426046

【氏名又は名称】エルジー ディスプレイ カンパニー リミテッド

(74)【代理人】

【識別番号】100094112

【弁理士】

【氏名又は名称】岡部 讓

(74)【代理人】

【識別番号】100106183

【弁理士】

【氏名又は名称】吉澤 弘司

(74)【代理人】

【識別番号】100114915

【弁理士】

【氏名又は名称】三村 治彦

(74)【代理人】

【識別番号】100125139

【弁理士】

【氏名又は名称】岡部 洋

(74)【代理人】

【識別番号】100209808

【弁理士】

【氏名又は名称】三宅 高志

(72)【発明者】

【氏名】高杉 親知

【審査官】塚本 丈二

(56)【参考文献】

【文献】韓国公開特許第１０－２０１８－０１２７８９６（ＫＲ，Ａ）

【文献】特開２００６－２８４９５９（ＪＰ，Ａ）

【文献】特開２０１３－１７４８１３（ＪＰ，Ａ）

【文献】特開２０１１－０２２４６２（ＪＰ，Ａ）

【文献】特開２００７－２４８５８８（ＪＰ，Ａ）

【文献】特開２００８－２６８８８６（ＪＰ，Ａ）

【文献】特開２０１８－０６３３５１（ＪＰ，Ａ）

【文献】特開２０１０－０７２６１８（ＪＰ，Ａ）

【文献】特開２００８－２５６９４７（ＪＰ，Ａ）

【文献】特開２００７－１７１３６７（ＪＰ，Ａ）

【文献】特開２００４－０１２８７２（ＪＰ，Ａ）

【文献】特開２００８－３０４５７３（ＪＰ，Ａ）

【文献】特開２０１０－０２６５２８（ＪＰ，Ａ）

【文献】米国特許出願公開第２００９／０２１３０５６（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０９Ｇ ３／２０－３／３８

Ｈ１０Ｋ ５９／００－５９／９５

Ｇ０２Ｆ １／１３３

(57)【特許請求の範囲】

【請求項1】

複数の行及び複数の列をなすように配された複数の画素を含む表示部を備える表示装置を制御する表示制御装置であって、
前記複数の画素に対して、前記画素の輝度を示すデータ電圧を列ごとに供給する第１駆動部と、
前記データ電圧が供給される前記複数の画素を、行ごとに選択する第２駆動部と、
を備え、
前記第１駆動部及び前記第２駆動部は、１フレーム期間内に、
前記複数の画素のうちの一部の行を含む第１ブロックの画素に対して、黒レベルの前記データ電圧が供給される所定期間を除いて、画像表示用の前記データ電圧を順次供給し、
前記複数の画素のうちの他の一部の行を含み、前記第１ブロックとは重複しない第２ブロックの画素に前記黒レベルの前記データ電圧を供給し、
前記第２ブロックの画素に前記黒レベルの前記データ電圧が供給されるタイミングにおいて、前記第１ブロックのうちの少なくとも１つの行の画素にも前記黒レベルの前記データ電圧を供給する、
ように構成されている
ことを特徴とする表示制御装置。

【請求項2】

前記第１駆動部は、前記第１ブロックの行の数と、前記第１ブロックのうちの前記黒レベルの前記データ電圧が供給される行の数とに応じて補正された前記画像表示用の前記データ電圧を供給する、
ことを特徴とする請求項１に記載の表示制御装置。

【請求項3】

前記第１ブロックの行の数をｐ、前記第１ブロックのうちの前記黒レベルの前記データ電圧が供給される行の数をｑとするとき、前記画像表示用の前記データ電圧は、輝度をｐ／（ｐ－ｑ）倍にするように補正される、
ことを特徴とする請求項２に記載の表示制御装置。

【請求項4】

複数の行及び複数の列をなすように配された複数の画素を含む表示部を備える表示装置を制御する表示制御装置であって、
前記複数の画素に対して、前記画素の輝度を示すデータ電圧を列ごとに供給する第１駆動部と、
前記データ電圧が供給される前記複数の画素を、行ごとに選択する第２駆動部と、
を備え、
前記第１駆動部及び前記第２駆動部は、１フレーム期間内に、
前記複数の画素のうちの一部の行を含む第１ブロックの画素に対して、黒レベルの前記データ電圧が供給される所定期間を除いて、画像表示用の前記データ電圧を順次供給し、
前記複数の画素のうちの他の一部の行を含み、前記第１ブロックとは重複しない第２ブロックの画素に前記黒レベルの前記データ電圧を供給し、
前記第１ブロックのうちの少なくとも１つの行の画素には、前記画像表示用の前記データ電圧及び前記黒レベルの前記データ電圧のいずれも供給しない、
ように構成されている
ことを特徴とする表示制御装置。

【請求項5】

前記第１駆動部は、前記第１ブロックの行の数と、前記第１ブロックのうちの前記画像表示用の前記データ電圧及び前記黒レベルの前記データ電圧がいずれも供給されない行の数とに応じて補正された前記画像表示用の前記データ電圧を供給する、
ことを特徴とする請求項４に記載の表示制御装置。

【請求項6】

前記第１ブロックの行の数をｐ、前記第１ブロックのうちの前記画像表示用の前記データ電圧及び前記黒レベルの前記データ電圧がいずれも供給されない行の数をｑとするとき、前記画像表示用の前記データ電圧は、輝度をｐ／（ｐ－ｑ）倍にするように補正される、
ことを特徴とする請求項５に記載の表示制御装置。

【請求項7】

複数の行及び複数の列をなすように配された複数の画素を含む表示部を備える表示装置を制御する表示制御装置であって、
前記複数の画素に対して、前記画素の輝度を示すデータ電圧を列ごとに供給する第１駆動部と、
前記データ電圧が供給される前記複数の画素を、行ごとに選択する第２駆動部と、
を備え、
前記第１駆動部及び前記第２駆動部は、１フレーム期間内に、
前記複数の画素のうちの一部の行を含む第１ブロックの画素に対して、黒レベルの前記データ電圧が供給される所定期間を除いて、画像表示用の前記データ電圧を順次供給し、
前記複数の画素のうちの他の一部の行を含み、前記第１ブロックとは重複しない第２ブロックの画素に前記黒レベルの前記データ電圧を供給し、
前記第１ブロックのうちの少なくとも１つの行の画素には、前記所定期間を除いて、前記第１ブロックのうちの他の１つの行と同一の前記画像表示用の前記データ電圧を供給する、
ように構成されている
ことを特徴とする表示制御装置。

【請求項8】

前記１フレーム期間の開始のタイミングと前記第２ブロックの画素に前記黒レベルの前記データ電圧を供給するタイミングとの間の間隔は、フレーム期間単位で変更可能である、
ことを特徴とする請求項１乃至７のいずれか１項に記載の表示制御装置。

【請求項9】

前記第１駆動部及び前記第２駆動部は、前記１フレーム期間内の前記所定期間において、前記第１ブロックのうちの少なくとも１つの行の画素に前記黒レベルの前記データ電圧を供給する、
ことを特徴とする請求項８に記載の表示制御装置。

【請求項10】

前記間隔は、フレーム期間単位で不規則に変化する、
ことを特徴とする請求項８に記載の表示制御装置。

【請求項11】

前記黒レベルの前記データ電圧を供給する処理を行うか否かをフレーム期間単位で変更可能である、
ことを特徴とする請求項１乃至１０のいずれか１項に記載の表示制御装置。

【請求項12】

静止画の表示時においては、前記黒レベルの前記データ電圧を供給する処理を行わない、
ことを特徴とする請求項１１に記載の表示制御装置。

【請求項13】

前記画素が前記画像表示用の前記データ電圧に基づく表示を行う期間のデューティー比をフレーム期間単位で変更可能である、
ことを特徴とする請求項１乃至１２のいずれか１項に記載の表示制御装置。

【請求項14】

請求項１乃至１３のいずれか１項に記載の表示制御装置と、
前記表示部と、
を備える表示装置。

【請求項15】

複数の行及び複数の列をなすように配された複数の画素を含む表示部を備える表示装置を制御する表示制御方法であって、
前記複数の画素に対して、前記画素の輝度を示すデータ電圧を列ごとに供給する第１ステップと、
前記データ電圧が供給される前記複数の画素を、行ごとに選択する第２ステップと、
を備え、
前記第１ステップ及び前記第２ステップにおいて、１フレーム期間内に、
前記複数の画素のうちの一部の行を含む第１ブロックの画素に対して、黒レベルの前記データ電圧が供給される所定期間を除いて、画像表示用の前記データ電圧を順次供給し、
前記複数の画素のうちの他の一部の行を含み、前記第１ブロックとは重複しない第２ブロックの画素に前記黒レベルの前記データ電圧を供給し、
前記第２ブロックの画素に前記黒レベルの前記データ電圧が供給されるタイミングにおいて、前記第１ブロックのうちの少なくとも１つの行の画素にも前記黒レベルの前記データ電圧を供給する、
ことを特徴とする表示制御方法。

【請求項16】

複数の行及び複数の列をなすように配された複数の画素を含む表示部を備える表示装置を制御する表示制御方法であって、
前記複数の画素に対して、前記画素の輝度を示すデータ電圧を列ごとに供給する第１ステップと、
前記データ電圧が供給される前記複数の画素を、行ごとに選択する第２ステップと、
を備え、
前記第１ステップ及び前記第２ステップにおいて、１フレーム期間内に、
前記複数の画素のうちの一部の行を含む第１ブロックの画素に対して、黒レベルの前記データ電圧が供給される所定期間を除いて、画像表示用の前記データ電圧を順次供給し、
前記複数の画素のうちの他の一部の行を含み、前記第１ブロックとは重複しない第２ブロックの画素に前記黒レベルの前記データ電圧を供給し、
前記第１ブロックのうちの少なくとも１つの行の画素には、前記画像表示用の前記データ電圧及び前記黒レベルの前記データ電圧のいずれも供給しない、
ことを特徴とする表示制御方法。

【請求項17】

複数の行及び複数の列をなすように配された複数の画素を含む表示部を備える表示装置を制御する表示制御方法であって、
前記複数の画素に対して、前記画素の輝度を示すデータ電圧を列ごとに供給する第１ステップと、
前記データ電圧が供給される前記複数の画素を、行ごとに選択する第２ステップと、
を備え、
前記第１ステップ及び前記第２ステップにおいて、１フレーム期間内に、
前記複数の画素のうちの一部の行を含む第１ブロックの画素に対して、黒レベルの前記データ電圧が供給される所定期間を除いて画像表示用の前記データ電圧を順次供給し、
前記複数の画素のうちの他の一部の行を含み、前記第１ブロックとは重複しない第２ブロックの画素に前記黒レベルの前記データ電圧を供給し、
前記第１ブロックのうちの少なくとも１つの行の画素には、前記所定期間を除いて、前記第１ブロックのうちの他の１つの行と同一の前記画像表示用の前記データ電圧を供給する、
ことを特徴とする表示制御方法。

【請求項18】

前記第１ステップ及び前記第２ステップでは、前記１フレーム期間内の前記所定期間において、前記第１ブロックのうちの少なくとも１つの行の画素に前記黒レベルの前記データ電圧を供給する、
ことを特徴とする請求項１７に記載の表示制御方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、表示制御装置、表示装置及び表示制御方法に関する。

【背景技術】

【0002】

特許文献１には、有機発光ダイオード（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ－Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ；ＯＬＥＤ）を用いた表示装置が開示されている。特許文献１の表示装置は、動画応答時間（Ｍｏｔｉｏｎ Ｐｉｃｔｕｒｅ Ｒｅｓｐｏｎｓｅ Ｔｉｍｅ；ＭＰＲＴ）を短縮して動画の表示品質を向上させるため、１フレーム期間内の一部の時間に黒画像を表示する駆動方法を採用している。

【先行技術文献】

【特許文献】

【0003】

【文献】韓国公開特許第１０－２０１８－０１２７８９６号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

特許文献１に記載されているような黒データ挿入を行う表示装置においては、１フレーム期間内に黒データの書き込みの期間と画像用データの書き込みの期間とが設けられているため、１行あたりの書き込み時間が短い。そのため、画像表示用のデータ電圧の書き込み時間を十分に確保することが難しい場合があった。

【0005】

本発明は、上述した課題に鑑みてなされたものであって、黒データ挿入によって動画の表示品質を向上しつつ、画像表示用のデータ電圧の書き込み時間を十分に確保することができる表示制御装置、表示装置及び表示制御方法を提供することを目的とする。

【課題を解決するための手段】

【0006】

本発明の一観点によれば、複数の行及び複数の列をなすように配された複数の画素を含む表示部を備える表示装置を制御する表示制御装置であって、前記複数の画素に対して、前記画素の輝度を示すデータ電圧を列ごとに供給する第１駆動部と、前記データ電圧が供給される前記複数の画素を、行ごとに選択する第２駆動部と、を備え、前記第１駆動部及び前記第２駆動部は、１フレーム期間内に、前記複数の画素のうちの一部の行を含む第１ブロックの画素に画像表示用の前記データ電圧を順次供給し、前記複数の画素のうちの他の一部の行を含む第２ブロックの画素に黒レベルの前記データ電圧を供給し、前記第２ブロックの画素に前記黒レベルの前記データ電圧が供給されるタイミングにおいて、前記第１ブロックのうちの少なくとも１つの行の画素にも前記黒レベルの前記データ電圧を供給する、ように構成されていることを特徴とする表示制御装置が提供される。

【0007】

本発明の他の一観点によれば、複数の行及び複数の列をなすように配された複数の画素を含む表示部を備える表示装置を制御する表示制御装置であって、前記複数の画素に対して、前記画素の輝度を示すデータ電圧を列ごとに供給する第１駆動部と、前記データ電圧が供給される前記複数の画素を、行ごとに選択する第２駆動部と、を備え、前記第１駆動部及び前記第２駆動部は、１フレーム期間内に、前記複数の画素のうちの一部の行を含む第１ブロックの画素に画像表示用の前記データ電圧を順次供給し、前記複数の画素のうちの他の一部の行を含む第２ブロックの画素に黒レベルの前記データ電圧を供給し、前記第１ブロックのうちの少なくとも１つの行の画素には、前記画像表示用の前記データ電圧及び前記黒レベルの前記データ電圧のいずれも供給しない、ように構成されていることを特徴とする表示制御装置が提供される。

【0008】

本発明の他の一観点によれば、複数の行及び複数の列をなすように配された複数の画素を含む表示部を備える表示装置を制御する表示制御装置であって、前記複数の画素に対して、前記画素の輝度を示すデータ電圧を列ごとに供給する第１駆動部と、前記データ電圧が供給される前記複数の画素を、行ごとに選択する第２駆動部と、を備え、前記第１駆動部及び前記第２駆動部は、１フレーム期間内に、前記複数の画素のうちの一部の行を含む第１ブロックの画素に画像表示用の前記データ電圧を順次供給し、前記複数の画素のうちの他の一部の行を含む第２ブロックの画素に黒レベルの前記データ電圧を供給し、前記第１ブロックのうちの少なくとも１つの行の画素には、前記第１ブロックのうちの他の１つの行と同一の前記データ電圧を供給する、ように構成されていることを特徴とする表示制御装置が提供される。

【0009】

本発明の他の一観点によれば、複数の行及び複数の列をなすように配された複数の画素を含む表示部を備える表示装置を制御する表示制御方法であって、前記複数の画素に対して、前記画素の輝度を示すデータ電圧を列ごとに供給する第１ステップと、前記データ電圧が供給される前記複数の画素を、行ごとに選択する第２ステップと、を備え、前記第１ステップ及び前記第２ステップにおいて、１フレーム期間内に、前記複数の画素のうちの一部の行を含む第１ブロックの画素に画像表示用の前記データ電圧を順次供給し、前記複数の画素のうちの他の一部の行を含む第２ブロックの画素に黒レベルの前記データ電圧を供給し、前記第２ブロックの画素に前記黒レベルの前記データ電圧が供給されるタイミングにおいて、前記第１ブロックのうちの少なくとも１つの行の画素にも前記黒レベルの前記データ電圧を供給する、ことを特徴とする表示制御方法が提供される。

【0010】

本発明の他の一観点によれば、複数の行及び複数の列をなすように配された複数の画素を含む表示部を備える表示装置を制御する表示制御方法であって、前記複数の画素に対して、前記画素の輝度を示すデータ電圧を列ごとに供給する第１ステップと、前記データ電圧が供給される前記複数の画素を、行ごとに選択する第２ステップと、を備え、前記第１ステップ及び前記第２ステップにおいて、１フレーム期間内に、前記複数の画素のうちの一部の行を含む第１ブロックの画素に画像表示用の前記データ電圧を順次供給し、前記複数の画素のうちの他の一部の行を含む第２ブロックの画素に黒レベルの前記データ電圧を供給し、前記第１ブロックのうちの少なくとも１つの行の画素には、前記画像表示用の前記データ電圧及び前記黒レベルの前記データ電圧のいずれも供給しない、ことを特徴とする表示制御方法が提供される。

【0011】

本発明の他の一観点によれば、複数の行及び複数の列をなすように配された複数の画素を含む表示部を備える表示装置を制御する表示制御方法であって、前記複数の画素に対して、前記画素の輝度を示すデータ電圧を列ごとに供給する第１ステップと、前記データ電圧が供給される前記複数の画素を、行ごとに選択する第２ステップと、を備え、前記第１ステップ及び前記第２ステップにおいて、１フレーム期間内に、前記複数の画素のうちの一部の行を含む第１ブロックの画素に画像表示用の前記データ電圧を順次供給し、前記複数の画素のうちの他の一部の行を含む第２ブロックの画素に黒レベルの前記データ電圧を供給し、前記第１ブロックのうちの少なくとも１つの行の画素には、前記第１ブロックのうちの他の１つの行と同一の前記データ電圧を供給する、ことを特徴とする表示制御方法が提供される。

【発明の効果】

【0012】

本発明によれば、黒データ挿入によって動画の表示品質を向上しつつ、画像表示用のデータ電圧の書き込み時間を十分に確保することができる表示制御装置、表示装置及び表示制御方法が提供される。

【図面の簡単な説明】

【0013】

【図1】第１実施形態に係る表示装置の概略構成を示すブロック図である。

【図2】第１実施形態に係る画素の構成の概略を示す回路図である。

【図3】第１実施形態に係る表示装置の１行分の駆動方法を示すタイミング図である。

【図4】第１実施形態に係る表示装置の一部のブロックの駆動方法を示すタイミング図である。

【図5】第１実施形態に係る表示装置の各行における表示処理を示す模式図である。

【図6】比較例に係る表示装置の一部のブロックの駆動方法を示すタイミング図である。

【図7】比較例に係る表示装置の各行における表示処理を示す模式図である。

【図8】第２実施形態に係る表示装置の一部のブロックの駆動方法を示すタイミング図である。

【図9】第２実施形態に係る表示装置の各行における表示処理を示す模式図である。

【図10】第３実施形態に係る表示装置の一部のブロックの駆動方法を示すタイミング図である。

【図11】第３実施形態に係る表示装置の各行における表示処理を示す模式図である。

【図12】第４実施形態に係る表示装置の一部のブロックの駆動方法を示すタイミング図である。

【図13】第４実施形態に係る表示装置の各行における表示処理を示す模式図である。

【発明を実施するための形態】

【0014】

以下、本発明に係る実施形態について図面を参照しつつ詳細に説明する。各図面を通じて共通する機能を有する要素には同一の符号を付し、重複する説明を省略又は簡略化することがある。

【0015】

［第１実施形態］
図１は、第１実施形態に係る表示装置の概略構成図である。本実施形態の表示装置１の用途は、例えば、コンピュータの画像出力装置、テレビジョン受像機、スマートフォン、ゲーム機等であり得るが、特に限定されるものではない。

【0016】

図１に示されているように表示装置１は、表示部１０、データ駆動回路２０、ゲート駆動回路３０及びタイミングコントローラ４０を有する。表示装置１は、入力されたＲＧＢデータ等に基づいて表示部１０に画像を表示する装置である。表示部１０は、複数の行及び複数の列をなすように配された複数の画素Ｐを含む。表示装置１は、例えば、画素Ｐの発光素子としてＯＬＥＤを用いたＯＬＥＤディスプレイであり得る。表示装置１がカラー画像を表示可能である場合には、画素Ｐは、カラー画像を構成する複数の色（例えばＲＧＢ）のいずれかを表示する副画素であり得る。

【0017】

ホストシステム５０は、画像データ（例えばＲＧＢデータ）及びタイミング信号（垂直同期信号、水平同期信号、データイネーブル信号等）を供給することにより表示装置１を制御する装置又は複数の装置を含むシステムである。ホストシステム５０は、例えば、テレビシステム、セットトップボックス、ナビゲーションシステム、光ディスクプレーヤー、コンピュータ、ホームシアターシステム、ビデオ電話システム等であり得る。なお、表示装置１とホストシステム５０は一体の装置であってもよく、別の装置であってもよい。

【0018】

タイミングコントローラ４０は、ホストシステム５０から入力された画像データ及びタイミング信号に基づいてデータ駆動回路２０及びゲート駆動回路３０を制御する。データ駆動回路２０は、複数の画素Ｐの列ごとに配されたデータ線２１及び基準電圧線２２を介して複数の画素Ｐにデータ電圧及び基準電圧を供給する。ゲート駆動回路３０は、複数の画素Ｐの行ごとに配された第１ゲート線３１及び第２ゲート線３２を介して複数の画素Ｐに制御信号を供給する。

【0019】

データ駆動回路２０、ゲート駆動回路３０及びタイミングコントローラ４０の各々は、１又は複数の半導体集積回路によって構成され得る。データ駆動回路２０、ゲート駆動回路３０及びタイミングコントローラ４０は、表示装置１を制御する表示制御装置として機能する。また、データ駆動回路２０は、複数の画素Ｐに対してデータ電圧を列ごとに供給する第１駆動部として機能する。また、ゲート駆動回路３０は、データ電圧が供給される複数の画素Ｐを列ごとに選択する第２駆動部として機能する。

【0020】

図２は、第１実施形態に係る画素Ｐの構成の概略を示す回路図である。なお、図２においては１つの画素Ｐ及びこれに接続される配線のみが例示されているが、他の画素も同様の構成を有する。

【0021】

画素Ｐは、ダイオードＤ、ストレージキャパシタＣｓｔ、スキャントランジスタＭ１、駆動トランジスタＭ２及びセンストランジスタＭ３を備える。ダイオードＤは、表示装置１の発光素子であり、例えばＯＬＥＤである。スキャントランジスタＭ１、駆動トランジスタＭ２及びセンストランジスタＭ３は、例えば薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ；ＴＦＴ）である。本実施形態では、スキャントランジスタＭ１、駆動トランジスタＭ２及びセンストランジスタＭ３は、ｎチャネル型であるものとする。しかしながら、スキャントランジスタＭ１、駆動トランジスタＭ２及びセンストランジスタＭ３は、ｐチャネル型であってもよい。なお、駆動トランジスタＭ２がｐチャネル型である場合には、画素Ｐの回路構成は、図２に示したものとは異なるものであり得る。スキャントランジスタＭ１及びセンストランジスタＭ３は、主電極としてソース及びドレインを有するが、電流が流れる方向によってソースとドレインが反転し得る。そのため、以下の説明では、スキャントランジスタＭ１及びセンストランジスタＭ３のソース及びドレインを総称して、第１主電極及び第２主電極と呼ぶ。

【0022】

ダイオードＤのカソードは低電位駆動電圧ＥＶＳＳを供給する配線に接続されている。ダイオードＤのアノードは、駆動トランジスタＭ２のソース、センストランジスタＭ３の第１主電極及びストレージキャパシタＣｓｔの第１端子に接続されている。駆動トランジスタＭ２のドレインは、高電位駆動電圧ＥＶＤＤを供給する配線に接続されている。駆動トランジスタＭ２のゲートは、スキャントランジスタＭ１の第１主電極及びストレージキャパシタＣｓｔの第２端子に接続されている。駆動トランジスタＭ２のゲート、スキャントランジスタＭ１の第１主電極及びストレージキャパシタＣｓｔの第２端子の接続ノードを第１ノードＮｇと呼ぶ。また、ダイオードＤのアノード、駆動トランジスタＭ２のソース、センストランジスタＭ３の第１主電極及びストレージキャパシタＣｓｔの第１端子の接続ノードを第２ノードＮｓと呼ぶ。

【0023】

スキャントランジスタＭ１の第２主電極には、データ線２１が接続されている。データ駆動回路２０は、データ線２１を介してスキャントランジスタＭ１の第２主電極にデータ電圧ＤＡＴＡを供給する。スキャントランジスタＭ１のゲートには、第１ゲート線３１が接続されている。ゲート駆動回路３０は、第１ゲート線３１を介してスキャントランジスタＭ１のゲートにスキャン信号ＳＣＡＮを供給する。スキャントランジスタＭ１は、ゲートに入力されるスキャン信号ＳＣＡＮのレベルに応じてオン又はオフに制御される。

【0024】

センストランジスタＭ３の第２主電極には、基準電圧線２２が接続されている。データ駆動回路２０は、基準電圧線２２を介してセンストランジスタＭ３の第２主電極に基準電圧Ｖｒｅｆを供給する。センストランジスタＭ３のゲートには、第２ゲート線３２が接続されている。ゲート駆動回路３０は、第２ゲート線３２を介してセンストランジスタＭ３のゲートにセンシング信号ＳＥＮを供給する。センストランジスタＭ３は、ゲートに入力されるセンシング信号ＳＥＮのレベルに応じてオン又はオフに制御される。

【0025】

図３は、表示装置１の１行分の駆動方法を示すタイミング図である。図３には、表示部１０のうちのｋ行目の画素Ｐに供給されるスキャン信号ＳＣＡＮ（ｋ）及びセンシング信号ＳＥＮ（ｋ）のレベルと、複数の画素Ｐに列ごとに供給されるデータ電圧ＤＡＴＡとが１フレーム期間分だけ示されている。

【0026】

スキャン信号ＳＣＡＮ（ｋ）及びセンシング信号ＳＥＮ（ｋ）に付されている引数は行番号を示している。スキャン信号ＳＣＡＮ（ｋ）及びセンシング信号ＳＥＮ（ｋ）がハイレベルのときに対応するトランジスタがオンになり、スキャン信号ＳＣＡＮ（ｋ）及びセンシング信号ＳＥＮ（ｋ）がローレベルのときに対応するトランジスタがオフになるものとする。

【0027】

データ電圧ＤＡＴＡの枠内に付されている「ｋ－１」、「ｋ」、「ｋ＋１」は、対応する番号の行の各画素Ｐの輝度に対応する画像表示用のデータ電圧がデータ駆動回路２０から出力されることを示している。また、データ電圧ＤＡＴＡの枠内に付されている「ＢＬＫ」は、ダイオードＤが点灯せず輝度がゼロになるように駆動トランジスタＭ２が制御される電圧（黒レベルの電圧）がデータ駆動回路２０から出力されることを示している。図３の「１ ＦＲＡＭＥ」は１フレームの期間を示している。

【0028】

時刻ｔ１において、スキャン信号ＳＣＡＮ（ｋ）及びセンシング信号ＳＥＮ（ｋ）がハイレベルになり、スキャントランジスタＭ１及びセンストランジスタＭ３がオンになる。この時点でのデータ電圧ＤＡＴＡは、ｋ－１行目に対応する電圧である。このとき、第１ノードＮｇは、ｋ－１行目のデータ電圧に対応する電位を有し、第２ノードＮｓは、基準電圧Ｖｒｅｆに対応する電位を有する。このようにして、ストレージキャパシタＣｓｔの電極間にｋ－１行目に対応するデータ電圧が印加される。

【0029】

時刻ｔ２において、データ電圧ＤＡＴＡは、ｋ行目に対応する電圧に変化し、第１ノードＮｇの電位が、ｋ行目のデータ電圧に対応する電位に変化する。これにより、ストレージキャパシタＣｓｔの電極間にｋ行目に対応するデータ電圧が印加される。

【0030】

時刻ｔ３において、スキャン信号ＳＣＡＮ（ｋ）及びセンシング信号ＳＥＮ（ｋ）がローレベルになり、スキャントランジスタＭ１及びセンストランジスタＭ３がオフになる。これにより、ストレージキャパシタＣｓｔの電極間にはｋ行目に対応するデータ電圧が保持される。

【0031】

時刻ｔ１から時刻ｔ２までの期間はプリチャージ期間ＰＣであり、時刻ｔ２から時刻ｔ３までの期間は書き込み期間ＷＲである。書き込み期間ＷＲは、ストレージキャパシタＣｓｔにｋ行目のデータ電圧を保持させるための期間である。プリチャージ期間ＰＣは、書き込み期間ＷＲに先立って、前の行のデータ電圧をストレージキャパシタＣｓｔに印加させることにより、あらかじめストレージキャパシタＣｓｔに電荷を充電させておく期間である。ストレージキャパシタＣｓｔに電圧を保持させる際に電荷の移動のための時間が十分でないと電圧の精度が十分に得られないことがある。そのため、本実施形態では、プリチャージ期間ＰＣを書き込み期間ＷＲの前に設けており、これにより、ストレージキャパシタＣｓｔに保持される電圧の精度が向上する。

【0032】

時刻ｔ３以降、時刻ｔ４までの期間は、ダイオードＤがストレージキャパシタＣｓｔに保持されているデータ電圧に応じた輝度で発光する発光期間ＴＥである。発光期間ＴＥにおいては、ストレージキャパシタＣｓｔに保持されているデータ電圧が駆動トランジスタＭ２のゲートソース間に印加される。これにより、ダイオードＤに駆動電流が流れ、ダイオードＤは、ストレージキャパシタＣｓｔに保持されているデータ電圧に応じた輝度で発光する。

【0033】

時刻ｔ４において、スキャン信号ＳＣＡＮ（ｋ）がハイレベルになり、スキャントランジスタＭ１がオンになる。この時点でのデータ電圧ＤＡＴＡは、黒レベルの電圧である。このとき、第１ノードＮｇは、黒レベルのデータ電圧に対応する電位になり、駆動トランジスタＭ２がオフになる。

【0034】

時刻ｔ５において、スキャン信号ＳＣＡＮ（ｋ）がローレベルになり、スキャントランジスタＭ１がオフになる。これにより、ストレージキャパシタＣｓｔの電極間には黒レベルの電圧が保持される。時刻ｔ４から時刻ｔ５までの期間は黒レベルの電圧をストレージキャパシタＣｓｔに保持させる黒データ挿入期間ＢＤＩである。

【0035】

時刻ｔ５以降の期間は、ダイオードＤがストレージキャパシタＣｓｔに保持されているデータ電圧に応じた輝度で発光する非発光期間ＴＢである。非発光期間ＴＢにおいては、ストレージキャパシタＣｓｔに保持されている黒レベルの電圧が駆動トランジスタＭ２のゲートソース間に印加される。これにより、ダイオードＤには駆動電流が流れず、ダイオードＤは、非発光状態となる。この状態は、次のフレーム期間の時刻ｔ１まで継続される。

【0036】

本実施形態では、１フレーム期間内に発光期間ＴＥと非発光期間ＴＢを有する。言い換えると、本実施形態のダイオードＤは、発光と非発光とを繰り返す点滅動作を行う。このように１フレーム期間内の一部の期間を非発光とすることにより、ＭＰＲＴが短縮され、動画の表示品質が向上する。なお、この点滅動作における発光のデューティー比は、１フレーム期間の長さに対する発光期間ＴＥの割合に概ね一致する。

【0037】

図４は、表示装置１の一部のブロックの駆動方法を示すタイミング図である。図４を参照して、表示装置１の各行の駆動方法を説明する。図４には、表示部１０のうちの１行目から１６行目、ｎ＋１行目からｎ＋１６行目の画素Ｐに供給されるスキャン信号ＳＣＡＮ（１）、・・・、ＳＣＡＮ（１６）、ＳＣＡＮ（ｎ＋１）、・・・、ＳＣＡＮ（ｎ＋１６）が２０水平期間分だけ示されている。

【0038】

また、本実施形態では８行ごとに同様の動作が繰り返される駆動方法が採用されているため、１行目から８行目、９行目から１６行目のように８行の画素群をまとめてブロック（ＢＬＯＣＫ）と呼ぶ。図４では、１行目から８行目をＢＬＯＣＫ（１）、９行目から１６行目をＢＬＯＣＫ（２）、ｎ＋１行目からｎ＋８行目をＢＬＯＣＫ（ｎ／８＋１）、ｎ＋９行目からｎ＋１６行目をＢＬＯＣＫ（ｎ／８＋２）として示している。

【0039】

例えば、ＢＬＯＣＫ（１）のスキャン信号ＳＣＡＮ（２）に着目すると、スキャン信号ＳＣＡＮ（２）は、１行目のデータ電圧が入力される期間と２行目のデータ電圧が入力される期間にハイレベルになっている。すなわち、２行目の画素Ｐにおいては、１行目のデータ電圧が入力される期間が図３におけるプリチャージ期間ＰＣに相当する。また、２行目の画素Ｐにおいては、２行目のデータ電圧ＤＡＴＡが入力される期間が図３における書き込み期間ＷＲに相当する。

【0040】

次にスキャン信号ＳＣＡＮ（３）に着目すると、スキャン信号ＳＣＡＮ（３）は、スキャン信号ＳＣＡＮ（２）から１水平期間分だけ遅れてハイレベルとなっている。このように、ＢＬＯＣＫ（１）（第１ブロック）においては、スキャン信号ＳＣＡＮ（１）からスキャン信号ＳＣＡＮ（８）は１水平期間ずつ遅れながら順次ハイレベルになる。このようにして、各行の画素Ｐに順次データ電圧が書き込まれる。

【0041】

ここで、３行目のデータ電圧が入力される期間と５行目のデータ電圧が入力される期間の間の期間には４行目のデータ電圧ではなく、黒レベルの電圧（ＢＬＫ）が入力されている。この期間には、ＢＬＯＣＫ（ｎ／８＋１）（第２ブロック）のスキャン信号ＳＣＡＮ（ｎ＋１）、・・・、ＳＣＡＮ（ｎ＋８）がハイレベルになっている。したがって、ＢＬＯＣＫ（ｎ／８＋１）に着目すると、この期間は図３における黒データ挿入期間ＢＤＩに相当する。

【0042】

この黒レベルの電圧（ＢＬＫ）が入力される期間において、４行目の画素Ｐのスキャン信号ＳＣＡＮ（４）はハイレベルであり、４行目の画素Ｐにおいては、この期間が書き込み期間ＷＲに相当する。したがって、４行目の画素ＰのストレージキャパシタＣｓｔの電極間には４行目のデータ電圧ではなく、黒レベルの電圧が保持される。

【0043】

このようにして、１行目から３行目及び５行目から８行目の画素Ｐには、対応する行のデータ電圧が書き込まれ、４行目の画素Ｐには、黒レベルの電圧が書き込まれる。ＢＬＯＣＫ（２）においても同様に、９行目から１１行目及び１３行目から１６行目の画素Ｐには、対応する行のデータ電圧が書き込まれ、１２行目の画素Ｐには、黒レベルの電圧が書き込まれる。このように、あるブロック（本例ではＢＬＯＣＫ（ｎ／８＋１））の黒データ挿入期間ＢＤＩのタイミングが、他のブロック（本例ではＢＬＯＣＫ（１））の画像表示用のデータ電圧の書き込み期間ＷＲのタイミングと重複する場合がある。この場合には、該当する行の画素Ｐには画像表示用のデータ電圧の書き込みは行われず、黒レベルの電圧が保持される。

【0044】

図５は、本実施形態に係る表示装置１の各行における表示処理を示す模式図である。図５の縦方向は行番号を示しており、横方向は水平期間の番号を示している。すなわち、縦方向の番号は表示部１０の縦方向の位置を示しており、横方向の番号は時間の経過を示している。

【0045】

図５の例では、図示の便宜のため、黒レベルの電圧が供給される第２ブロックは、データ電圧が順次供給される第１ブロックの次のブロックであるものとする。言い換えると、図５の例では、図４においてｎの値を８とした場合のタイミングチャートによって表示装置１が駆動されているものとする。

【0046】

行列状に配されている各ボックスの中のパターンは、各画素Ｐの状態を示している。各パターンの示す状態は、図５の下方に示す凡例のとおりである。凡例中の「ＰＣ」は、対応する行番号の画素Ｐがプリチャージ期間ＰＣであることを示している。凡例中の「ＷＲ」は、対応する行番号の画素Ｐが書き込み期間ＷＲであることを示している。凡例中の「ＢＤＩ」は、対応する行番号の画素Ｐが黒データ挿入期間ＢＤＩであることを示している。凡例中の「ＴＢ」は、対応する行番号の画素Ｐが非発光期間ＴＢであることを示している。凡例中の「ＴＥ１」は、対応する行番号の画素Ｐがあるフレームの発光期間ＴＥであることを示しており、「ＴＥ２」は、対応する行番号の画素Ｐが「ＴＥ１」の次のフレームの発光期間ＴＥであることを示している。

【0047】

水平期間４に着目すると、ＢＬＯＣＫ（２）の９行目から１６行目の画素Ｐに黒レベルの電圧の書き込みが行われるとともに、ＢＬＯＣＫ（１）の４行目の画素Ｐにも黒レベルの電圧の書き込みが行われる。ＢＬＯＣＫ（１）の１行目から３行目と５行目から８行目の画素Ｐには、各行に対応するデータ電圧が書き込まれ、データ電圧に応じて発光が生じるが、ＢＬＯＣＫ（１）の４行目の画素Ｐは黒レベルの電圧が書き込まれたことにより、非発光状態のままとなる。したがって、表示部１０の４行目には暗線が生じる。このように、１ブロックごとに１行ずつ暗線が生じる。しかしながら、大部分の行についてはデータ電圧に応じた通常の画像が表示されており、この暗線は動画表示時にはさほど目立たない。したがって、本実施形態の手法により、黒データ挿入を実現することができる。

【0048】

本実施形態の効果について、比較例を示しつつ説明する。図６は比較例に係る表示装置の一部のブロックの駆動方法を示すタイミング図である。図４に示す本実施形態の駆動方法では、ＢＬＯＣＫ（１）のスキャン信号が順次ハイレベルになる際に、４行目の画素Ｐのスキャン信号ＳＣＡＮ（４）がハイレベルになる期間と黒レベルの電圧が入力される期間とが重複している。これに対し、比較例では、４行目の画素Ｐのスキャン信号ＳＣＡＮ（４）がハイレベルになる。そして、４行目のデータ電圧の書き込みが完了した後の黒データ挿入期間ＢＤＩにＢＬＯＣＫ（ｎ／８＋１）の黒データの書き込みが行われ、その後にスキャン信号ＳＣＡＮ（５）がハイレベルになり５行目のデータ電圧の書き込みが行われる。このように、比較例では、ＢＬＯＣＫ（１）の各目の画素Ｐのスキャン信号ＳＣＡＮ（１）からＳＣＡＮ（８）がハイレベルになる期間と黒データ挿入期間ＢＤＩとが重複しないような駆動が行われる。

【0049】

図７は、比較例に係る表示装置の各行における表示処理を示す模式図である。比較例では、ＢＬＯＣＫ（１）の各行の画素Ｐのスキャン信号ＳＣＡＮ（１）からＳＣＡＮ（８）がハイレベルになる期間と黒データ挿入期間ＢＤＩとが重複しない。したがって、すべての行の画素Ｐにデータ電圧が書き込まれるため、暗線が生じない。

【0050】

しかしながら、比較例では、１ブロック内の８行分の書き込みを行うためには、８行分の書き込み用の期間だけでなく、黒データ挿入期間ＢＤＩとプリチャージ期間ＰＣが必要であるため、１０水平期間分の時間を要する。１フレーム期間の長さは仕様により決まっているため、比較例の駆動を実現するためには、１水平期間を短縮する必要がある。したがって、１行分のデータ電圧の書き込みに割り当てることができる時間が短くなる。例えば、比較例では、書き込み時間が８／１０＝０．８倍となる。これにより、データ電圧の書き込み時間を十分に確保できなくなり、表示品質が確保できなくなる場合があり得る。特に、画素の行数が多い高解像度の表示装置においては、１行あたりの書き込み用に確保されている時間が短いため、この問題が顕著になり得る。

【0051】

これに対し、本実施形態では、ＢＬＯＣＫ（ｎ／８＋１）の黒データ挿入期間ＢＤＩがＢＬＯＣＫ（１）の１つのスキャン信号がハイレベルになる期間と重複している。そのため、ＢＬＯＣＫ（１）のスキャンにおいて、黒データ挿入期間ＢＤＩとプリチャージ期間ＰＣを追加する必要がない。これにより、データ電圧の書き込み時間を比較例の駆動方法よりも長く確保することができる。したがって、本実施形態によれば、黒画像挿入によって動画の表示品質を向上しつつ、画像用データの書き込み時間を十分に確保することができる。

【0052】

［第２実施形態］
本実施形態では、第１実施形態とは別の駆動方法により、書き込み時間を十分に確保することができる表示装置の例を説明する。表示装置の基本構成は第１実施形態と同様であるため説明を省略する。

【0053】

図８は本実施形態に係る表示装置の一部のブロックの駆動方法を示すタイミング図である。図４に示す第１実施形態の駆動方法では、ＢＬＯＣＫ（１）のスキャン信号が順次ハイレベルになる際に、４行目の画素Ｐのスキャン信号ＳＣＡＮ（４）がハイレベルになる期間と黒レベルの電圧が入力される期間とが重複している。これに対し、本実施形態では、４行目の画素Ｐのスキャン信号ＳＣＡＮ（４）がハイレベルにならず、スキャンがスキップされることにより、黒レベルの電圧が入力される期間にはデータ電圧が書き込まれないような駆動が行われる。

【0054】

図９は、本実施形態に係る表示装置の各行における表示処理を示す模式図である。水平期間４に着目すると、ＢＬＯＣＫ（２）の９行目から１６行目の画素Ｐに黒レベルの電圧の書き込みが行われるタイミングでは、ＢＬＯＣＫ（１）の４行目の画素Ｐには電圧表示用、黒レベルのいずれのデータ電圧の書き込みも行われない。ＢＬＯＣＫ（１）の４行目の画素Ｐは、このタイミングよりも前の黒データ挿入期間ＢＤＩにおいて書き込まれた黒レベルの電圧が維持され、非発光状態のままとなる。したがって、表示部１０の４行目には暗線が生じる。このように、１ブロックごとに１行ずつ暗線が生じる。しかしながら、大部分の行についてはデータ電圧に応じた通常の画像が表示されており、この暗線は動画表示時にはさほど目立たない。したがって、本実施形態の手法により、黒データ挿入を実現することができる。

【0055】

本実施形態においても第１実施形態と同様に、黒画像挿入によって動画の表示品質を向上しつつ、画像用データの書き込み時間を十分に確保することができる。なお、第１実施形態及び第２実施形態の駆動方法の、後述する第３実施形態及び第４実施形態の駆動方法に対する利点は、処理が単純であることである。

【0056】

［第３実施形態］
本実施形態では、第１実施形態及び第２実施形態とは別の駆動方法により、書き込み時間を十分に確保することができる表示装置の例を説明する。表示装置の基本構成は第１実施形態と同様であるため説明を省略する。

【0057】

図１０は本実施形態に係る表示装置の一部のブロックの駆動方法を示すタイミング図である。図４に示す第１実施形態の駆動方法では、ＢＬＯＣＫ（１）のスキャン信号が順次ハイレベルになる際に、４行目の画素Ｐのスキャン信号ＳＣＡＮ（４）がハイレベルになる期間と黒レベルの電圧が入力される期間とが重複している。これに対し、本実施形態では、４行目の画素Ｐのスキャン信号ＳＣＡＮ（４）が１つ前の水平期間にハイレベルになる。すなわち、４行目の画素Ｐのスキャン信号ＳＣＡＮ（４）は、３行目の画素Ｐのスキャン信号ＳＣＡＮ（３）と同一のタイミングでハイレベルになる。これにより、黒レベルの電圧が入力される期間にはデータ電圧が書き込まれないような駆動が行われる。

【0058】

図１１は、本実施形態に係る表示装置の各行における表示処理を示す模式図である。水平期間３に着目すると、ＢＬＯＣＫ（１）の３行目と４行目の画素Ｐに対して同一のデータ電圧の書き込みが行われている。水平期間４に着目すると、ＢＬＯＣＫ（２）の９行目から１６行目の画素Ｐに黒レベルの電圧の書き込みが行われるタイミングでは、ＢＬＯＣＫ（１）の４行目の画素Ｐにはデータ電圧の書き込みが行われない。ＢＬＯＣＫ（１）の４行目の画素Ｐは、３行目用のデータ電圧に応じた輝度で発光する。したがって、表示部１０では３行目及び４行目に同じ輝度の表示が行われる。他のブロックについても同様に、８行のうちの２行が同じ表示となる。したがって、厳密には本来表示されるべき画像とは異なる画像が表示されることになるが、大部分の行についてはデータ電圧に応じた通常の画像が表示されており、２行が同じ表示になっていることはさほど目立たない。したがって、本実施形態の手法により、黒画像挿入を実現することができる。

【0059】

本実施形態においても第１実施形態及び第２実施形態と同様に、黒画像挿入によって動画の表示品質を向上しつつ、画像用データの書き込み時間を十分に確保することができる。また、本実施形態では、第１実施形態及び第２実施形態のような暗線が表示されないため、表示品質がより向上され、かつ、暗線による輝度低下の影響も軽減される。

【0060】

［第４実施形態］
本実施形態では、第１実施形態乃至第３実施形態とは別の駆動方法により、書き込み時間を十分に確保することができる表示装置の例を説明する。表示装置の基本構成は第１実施形態と同様であるため説明を省略する。

【0061】

図１２は本実施形態に係る表示装置の一部のブロックの駆動方法を示すタイミング図である。図４に示す第１実施形態の駆動方法では、ＢＬＯＣＫ（１）のスキャン信号が順次ハイレベルになる際に、４行目の画素Ｐのスキャン信号ＳＣＡＮ（４）がハイレベルになる期間と黒レベルの電圧が入力される期間とが重複している。これに対し、本実施形態では、４行目の画素Ｐのスキャン信号ＳＣＡＮ（４）が１つ後の水平期間にハイレベルになる。すなわち、４行目の画素Ｐのスキャン信号ＳＣＡＮ（４）は、５行目の画素Ｐのスキャン信号ＳＣＡＮ（５）と同じタイミングでハイレベルになる。これにより、黒レベルの電圧が入力される期間にはデータ電圧が書き込まれないような駆動が行われる。

【0062】

図１３は、本実施形態に係る表示装置の各行における表示処理を示す模式図である。水平期間５に着目すると、ＢＬＯＣＫ（１）の４行目と５行目の画素Ｐに同一のデータ電圧の書き込みが行われている。水平期間４に着目すると、ＢＬＯＣＫ（２）の９行目から１６行目の画素Ｐに黒レベルの電圧の書き込みが行われるタイミングでは、ＢＬＯＣＫ（１）の４行目の画素Ｐにはデータ電圧の書き込みが行われない。ＢＬＯＣＫ（１）の４行目の画素Ｐは、５行目用のデータ電圧に応じた輝度で発光する。したがって、表示部１０では４行目と５行目に同じ輝度で表示が行われる。他のブロックについても同様に、８行のうちの２行が同じ表示となる。したがって、厳密には本来表示されるべき画像とは異なる画像が表示されることになるが、大部分の行についてはデータ電圧に応じた通常の画像が表示されており、２行が同じ表示になっていることはさほど目立たない。したがって、本実施形態の手法により、黒画像挿入を実現することができる。

【0063】

本実施形態においても第１実施形態及び第２実施形態と同様に、黒画像挿入によって動画の表示品質を向上しつつ、画像用データの書き込み時間を十分に確保することができる。また、本実施形態では、第１実施形態及び第２実施形態のような暗線が表示されないため、表示品質がより向上され、かつ、暗線による輝度低下の影響も軽減される。

【0064】

なお、第３実施形態及び第４実施形態では、４行目の画素Ｐのスキャン信号ＳＣＡＮ（４）は、４行目の前後の隣接行と同じタイミングでハイレベルとなっているがこれは特に限定されるものではない。すなわち、少なくとも１つの行のスキャン信号が同じブロックの他の１つの行と同じタイミングでハイレベルになり、これらの行の画素Ｐに同一のデータ電圧が供給されるような駆動方法であればよい。

【0065】

［その他の実施形態］
上述の実施形態は、本発明を適用しうるいくつかの態様を例示したものに過ぎず、本発明の技術的範囲は、上述の実施形態によって限定的に解釈されてならない。また、本発明は、その趣旨を逸脱しない範囲で適宜修正や変形を行って様々な態様で実施可能である。例えば、いずれかの実施形態の一部の構成を、他の実施形態に追加した実施形態、あるいは他の実施形態の一部の構成と置換した実施形態も本発明を適用し得る実施形態であると理解されるべきである。

【0066】

上述の実施形態において、表示装置１等の装置構成は一例であり、図示したものに限定されるものではない。例えば、表示部１０、データ駆動回路２０、ゲート駆動回路３０及びタイミングコントローラ４０の機能の一部又は全部が１つのユニットとして一体化されていてもよい。

【0067】

第１実施形態の図４の例においては、ＢＬＯＣＫ（１）の４行目の画素Ｐの書き込みのタイミングがＢＬＯＣＫ（ｎ／８＋１）の黒データ挿入期間ＢＤＩと重複しているが、この重複のタイミングは適宜設定可能であり、４行目以外と重複していてもよい。また、重複させるタイミングがフレーム期間単位で変更可能であってもよい。重複のタイミングをフレーム期間単位で変化させることにより、暗線の生じる位置をフレーム期間単位で変化させることができるため、暗線がユーザに視認されにくくなる。これにより、動画の見かけ上の画質がより向上する。

【0068】

重複のタイミングを変化させる手法は特に限定されないが、暗線の生じる位置がフレーム期間の経過に従って上から又は下から順番に変化するような手法よりも不規則に変化する手法の方が望ましい。暗線の生じる位置が上下方向に順番に変化すると、暗線がユーザに視認されやすくなるためである。暗線の生じる位置を不規則に変化させるための順序の設定は、あらかじめ設定されている順序をメモリから読み出すことにより決定されてもよく、画像の表示時に乱数等を用いて決定されてもよい。

【0069】

第２実施形態の図８、第３実施形態の図１０及び第４実施形態の図１２の例においても黒データ挿入期間ＢＤＩのタイミングは適宜設定可能である。また、上述の第１実施形態の変形例と同様の理由により、このタイミングをフレーム期間単位で変化させることにより、動画の見かけ上の画質がより向上する。黒データ挿入期間ＢＤＩのタイミングが不規則に変化する方が望ましいことは上述の第１実施形態の変形例の場合と同様である。

【0070】

このように、上述の実施形態において、黒データ挿入期間ＢＤＩの相対的なタイミング、すなわち、フレーム期間の開始のタイミングと黒データ挿入期間ＢＤＩのタイミングとの間隔をフレーム期間単位で変化させることが望ましい。これにより、黒データ挿入による画質の変化が視認されにくくなり、動画の見かけ上の画質がより向上する。

【0071】

また、フレームに応じて上述の実施形態の駆動方法と黒データ挿入を行わない駆動方法とを変更可能であってもよい。例えば、動画が表示されているときには本実施形態の駆動方法を行い、静止画が表示されているときには黒画像挿入を行わない駆動方法を行うように切り替えてもよい。静止画の表示時には、黒画像挿入によりＭＰＲＴを向上させる必要性が少ないことに加え、静止画の表示時に暗線が表示されるとユーザに視認されやすいためである。

【0072】

また、フレームに応じて発光期間ＴＥの長さ、言い換えるとデューティー比を変更可能であってもよい。表示させる動画の内容によって適切な黒画像の表示時間の長さが異なる等の理由により、フレームに応じてデューティー比を変えることでより高品質に動画を表示できる場合があるためである。なお、黒データ挿入期間ＢＤＩのタイミングと書き込み期間ＷＲとの間隔を変えることでデューティー比を変えることができる。

【0073】

第１実施形態及び第２実施形態のように暗線が生じ得る駆動方法においては、８行のうちの１行が暗線になるため、見かけ上の表示輝度が７／８倍になり、画像の見た目が暗くなる。そこで、この場合には、暗線以外の７行の輝度を明るくするようにデータ電圧を補正することが望ましい。これにより、本来表示すべき明るさを適切に表現することができる。より望ましくは、輝度が７／８の逆数、すなわち８／７倍になるようにデータ電圧を補正することで、暗線による表示輝度の変動を正確に補償することができる。より一般的には、１ブロックの行数がｐであり、この１ブロック内で黒データが書き込まれることにより暗線が生じる行数がｑである場合には、輝度がｐ／（ｐ－ｑ）倍になるようにデータ電圧を補正することで表示輝度の変動を正確に補償することができる。

【符号の説明】

【0074】

１ 表示装置
１０ 表示部
２０ データ駆動回路
３０ ゲート駆動回路
４０ タイミングコントローラ
Ｐ 画素

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】